JP5424724B2 - Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector - Google Patents
Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector Download PDFInfo
- Publication number
- JP5424724B2 JP5424724B2 JP2009135489A JP2009135489A JP5424724B2 JP 5424724 B2 JP5424724 B2 JP 5424724B2 JP 2009135489 A JP2009135489 A JP 2009135489A JP 2009135489 A JP2009135489 A JP 2009135489A JP 5424724 B2 JP5424724 B2 JP 5424724B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- layer
- field effect
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 238000000034 method Methods 0.000 claims description 100
- 239000004065 semiconductor Substances 0.000 claims description 76
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 229910010272 inorganic material Inorganic materials 0.000 claims description 15
- 239000011147 inorganic material Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 239000012670 alkaline solution Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 406
- 239000010408 film Substances 0.000 description 84
- 239000000243 solution Substances 0.000 description 50
- 238000005530 etching Methods 0.000 description 44
- 239000000463 material Substances 0.000 description 43
- 230000000052 comparative effect Effects 0.000 description 30
- 238000012545 processing Methods 0.000 description 30
- 238000004544 sputter deposition Methods 0.000 description 30
- 238000011161 development Methods 0.000 description 25
- 230000018109 developmental process Effects 0.000 description 25
- 239000000470 constituent Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 238000001039 wet etching Methods 0.000 description 21
- 238000005401 electroluminescence Methods 0.000 description 19
- 239000007788 liquid Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000003628 erosive effect Effects 0.000 description 13
- 239000000203 mixture Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 239000004925 Acrylic resin Substances 0.000 description 9
- 229920000178 Acrylic resin Polymers 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000001755 magnetron sputter deposition Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- -1 polyethylene terephthalate Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000001771 vacuum deposition Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- 239000003513 alkali Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000007733 ion plating Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000767 polyaniline Polymers 0.000 description 3
- 229920000128 polypyrrole Polymers 0.000 description 3
- 229920000123 polythiophene Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QUSNBJAOOMFDIB-UHFFFAOYSA-N Ethylamine Chemical compound CCN QUSNBJAOOMFDIB-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000002438 flame photometric detection Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GQHTUMJGOHRCHB-UHFFFAOYSA-N 2,3,4,6,7,8,9,10-octahydropyrimido[1,2-a]azepine Chemical compound C1CCCCN2CCCN=C21 GQHTUMJGOHRCHB-UHFFFAOYSA-N 0.000 description 1
- WTQZSMDDRMKJRI-UHFFFAOYSA-N 4-diazoniophenolate Chemical group [O-]C1=CC=C([N+]#N)C=C1 WTQZSMDDRMKJRI-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- UEEJHVSXFDXPFK-UHFFFAOYSA-N N-dimethylaminoethanol Chemical compound CN(C)CCO UEEJHVSXFDXPFK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229960002887 deanol Drugs 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- HPNMFZURTQLUMO-UHFFFAOYSA-N diethylamine Chemical compound CCNCC HPNMFZURTQLUMO-UHFFFAOYSA-N 0.000 description 1
- 239000012972 dimethylethanolamine Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 231100001231 less toxic Toxicity 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical class [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002493 poly(chlorotrifluoroethylene) Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003050 poly-cycloolefin Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- ZNCPFRVNHGOPAG-UHFFFAOYSA-L sodium oxalate Chemical compound [Na+].[Na+].[O-]C(=O)C([O-])=O ZNCPFRVNHGOPAG-UHFFFAOYSA-L 0.000 description 1
- 229940039790 sodium oxalate Drugs 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 1
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000003440 toxic substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器に関する。 The present invention relates to a method for manufacturing a field effect transistor, a field effect transistor, a display device, and an electromagnetic wave detector.
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力化等が期待されている。また、これらのFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を酸化物半導体層に用いる電界効果型トランジスタ(以下、TFTと称する場合がある)のアクティブマトリクス回路により駆動されている。 2. Description of the Related Art In recent years, flat and thin image display devices (Flat Panel Displays: FPD) have been put into practical use due to advances in liquid crystal and electroluminescence (EL) technologies. In particular, an organic electroluminescent device using a thin film material that emits light when excited by passing an electric current (hereinafter sometimes referred to as “organic EL device”) can emit light with high luminance at a low voltage. Device thinning, lightening, miniaturization, and power saving are expected in a wide range of fields including mobile phone displays, personal digital assistants (PDAs), computer displays, automobile information displays, TV monitors, or general lighting. ing. These FPDs are driven by an active matrix circuit of a field effect transistor (hereinafter sometimes referred to as TFT) using an amorphous silicon thin film or a polycrystalline silicon thin film provided on a glass substrate as an oxide semiconductor layer. Has been.
一方、FPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。そこで、低温での成膜が可能な酸化物半導体を用いたTFTの開発が活発に行われている。酸化物半導体は、室温成膜が可能であり、フィルム上に作製が可能であるので、TFTにおける酸化物半導体層の材料として注目を浴びている。また、このようなTFTには、該TFTに設けられている酸化物半導体層や、ソース電極及びドレイン電極等を含む導電層を保護すると共に電気的な絶縁分離を図るために、該酸化物半導体層や該導電層に対応する領域を覆うように、絶縁層が設けられることが一般的である。このような機能を有する絶縁層に相当する層として、特許文献1には、シリコン酸化物を用いることが開示されている(特許文献1)。 On the other hand, in order to further reduce the thickness, weight, and breakage resistance of FPDs, an attempt has been made to use a lightweight and flexible resin substrate instead of a glass substrate. However, the manufacture of the transistor using the above-described silicon thin film requires a relatively high temperature thermal process and is generally difficult to form directly on a resin substrate having low heat resistance. Therefore, development of TFTs using oxide semiconductors that can be formed at low temperatures has been actively conducted. An oxide semiconductor can be formed at room temperature and can be formed on a film, and thus attracts attention as a material for an oxide semiconductor layer in a TFT. In addition, in such a TFT, the oxide semiconductor layer provided in the TFT, the conductive layer including the source electrode, the drain electrode, and the like are protected and electrically insulated and separated in order to protect the oxide semiconductor layer. In general, an insulating layer is provided so as to cover a layer and a region corresponding to the conductive layer. As a layer corresponding to an insulating layer having such a function, Patent Document 1 discloses using silicon oxide (Patent Document 1).
ここで、TFTは、X線等の電磁波を検知する電磁波検出器や、液晶素子や有機EL(エレクトロルミネッセンス)素子を用いた表示装置に好適に適用されている。これらの電磁波検出器や表示素子等の各種機器にTFTを適用するときには、TFTにおける導電層の一部をこれらの各種機器に設けられた素子と電気的に接続させる必要がある。このため、TFTをこれらの各種機器に適用する場合には、TFTにおける上記導電層上に設けられている上記絶縁層を加工してコンタクトホールを形成することで、該導電層の一部を露出させて、この露出した露出領域を介して該導電層と上記各種機器とを電気的に接続させることが行なわれている。 Here, the TFT is suitably applied to an electromagnetic wave detector that detects an electromagnetic wave such as an X-ray, a display device using a liquid crystal element or an organic EL (electroluminescence) element. When applying a TFT to various devices such as these electromagnetic wave detectors and display elements, it is necessary to electrically connect a part of the conductive layer in the TFT to an element provided in these various devices. For this reason, when the TFT is applied to these various devices, a part of the conductive layer is exposed by processing the insulating layer provided on the conductive layer in the TFT to form a contact hole. Thus, the conductive layer and the various devices are electrically connected through the exposed exposed region.
しかし、上記絶縁層の構成材料として特許文献1で用いられているシリコン酸化物(SiO2)は、耐酸性を有すると共に耐アルカリ性を有するため、ドライエッチングによる加工を選択する必要があり、製造コストの上昇を招くという問題がある。 However, since silicon oxide (SiO 2 ) used in Patent Document 1 as a constituent material of the insulating layer has acid resistance and alkali resistance, it is necessary to select processing by dry etching. There is a problem of inviting a rise.
また、特許文献1では、シリコン酸化物以外の材料を用いた形態も開示されているが、絶縁層の加工をアルゴンミリング法により行なっているため、絶縁層の加工時に導電層の表面が損傷を受けるといった問題がある。なお、上記絶縁層を加工するために強酸性溶液を用いる方法も考えられるが、この方法では、導電層の浸食が問題となる場合がある。 Patent Document 1 discloses a form using a material other than silicon oxide. However, since the insulating layer is processed by an argon milling method, the surface of the conductive layer is damaged during the processing of the insulating layer. There is a problem of receiving. Note that a method using a strongly acidic solution for processing the insulating layer may be considered, but in this method, erosion of the conductive layer may be a problem.
本発明は、絶縁層へのコンタクトホール形成時における、導電層の浸食や破損の抑制された電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器を提供することを課題とする。 It is an object of the present invention to provide a method for manufacturing a field effect transistor in which erosion and breakage of a conductive layer are suppressed when forming a contact hole in an insulating layer, a field effect transistor, a display device, and an electromagnetic wave detector. And
上記目的は、以下に示す本発明により達成される。
すなわち、
<1> 基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、画素電極と、酸化物半導体を主成分とする酸化物半導体層と、無機材料を主成分とする無機絶縁層と、を有する電界効果型トランジスタの製造方法であって、前記ソース電極、前記ドレイン電極、及び前記画素電極の少なくとも1つを含む導電層を形成する導電層形成工程と、前記導電層、及び前記酸化物半導体層を覆うように前記無機絶縁層を形成する無機絶縁層形成工程と、前記無機絶縁層形成工程によって形成された前記無機絶縁層上にフォトレジスト膜を形成するレジスト形成工程と、前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、前記露光工程によって露光された前記フォトレジスト膜を現像液を用いて現像してレジストパターンを形成すると共に、該現像液をエッチング液として用いて前記無機絶縁層の内の該レジストパターンから露出した領域を除去することによって前記導電層の一部を露出させる現像工程と、を有する電界効果型トランジスタの製造方法。
The above object is achieved by the present invention described below.
That is,
<1> Substrate, gate electrode, gate insulating film, source electrode, drain electrode, pixel electrode, oxide semiconductor layer mainly containing an oxide semiconductor, and inorganic insulation mainly containing an inorganic material A conductive layer forming step of forming a conductive layer including at least one of the source electrode, the drain electrode, and the pixel electrode, and the conductive layer, and An inorganic insulating layer forming step for forming the inorganic insulating layer so as to cover the oxide semiconductor layer; a resist forming step for forming a photoresist film on the inorganic insulating layer formed by the inorganic insulating layer forming step; An exposure process for exposing the photoresist film formed by the resist formation process in a pattern shape, and developing the photoresist film exposed by the exposure process A resist pattern is formed by developing using a solution, and a part of the conductive layer is exposed by removing a region exposed from the resist pattern in the inorganic insulating layer using the developer as an etching solution. And a developing step for producing a field effect transistor.
<2> 前記現像工程によって一部を露出された前記導電層に、該露出された領域を介して電気的に接続されるように電極層を形成する電極層形成工程を有し、該電極層形成工程によって形成された該電極層が金属酸化物を主成分としたことを特徴とする上記<1>に記載の電界効果型トランジスタの製造方法。 <2> An electrode layer forming step of forming an electrode layer so as to be electrically connected to the conductive layer partially exposed by the developing step through the exposed region, the electrode layer The method for producing a field-effect transistor as described in <1> above, wherein the electrode layer formed in the forming step contains a metal oxide as a main component.
<3> 前記無機材料が、Gaを含む酸化物である上記<1>又は上記<2>に記載の電界効果型トランジスタの製造方法。
<4> 前記無機材料が、非晶質である上記<1>〜上記<3>の何れか1つに記載の電界効果型トランジスタの製造方法。
<5> 前記エッチング液がアルカリ性溶液である上記<1>〜上記<4>の何れか1つに記載の電界効果型トランジスタの製造方法。
< 3 > The method for producing a field effect transistor according to <1> or < 2>, wherein the inorganic material is an oxide containing Ga.
< 4 > The method for producing a field effect transistor according to any one of <1> to < 3 >, wherein the inorganic material is amorphous.
< 5 > The method for producing a field effect transistor according to any one of <1> to < 4 >, wherein the etching solution is an alkaline solution.
<6> 上記<1>〜上記<5>の何れか1つに記載の電界効果型トランジスタの製造方法によって製造された電界効果型トランジスタ。
<7> 上記<1>〜上記<5>の何れか1つに記載の電界効果型トランジスタの製造方法によって製造された電界効果型トランジスタを備えた表示装置。
<8> 上記<1>〜上記<5>の何れか1項に記載の電界効果型トランジスタの製造方法によって製造された電界効果型トランジスタを備えた電磁波検出器。
< 6 > A field effect transistor manufactured by the method for manufacturing a field effect transistor according to any one of <1> to < 5 > above.
< 7 > A display device comprising the field effect transistor manufactured by the method for manufacturing a field effect transistor according to any one of <1> to < 5 >.
< 8 > An electromagnetic wave detector comprising a field effect transistor manufactured by the method for manufacturing a field effect transistor according to any one of <1> to < 5 > above.
本発明の電界効果型トランジスタの製造方法によれば、導電層形成工程によって形成されたソース電極、ドレイン電極、及び画素電極を含む導電層上に、絶縁層として、該導電層及び酸化物半導体層を覆うように、無機材料を主成分とする無機絶縁層を形成する。この無機絶縁層は、酸化物半導体層及び導電層を保護する機能を有している。そして、この無機絶縁層上にフォトレジスト膜を形成してパターン状に露光を行なった後に、現像工程において、現像液を用いて現像することでレジストパターンを形成する。また、現像工程では、例えば、この現像液をエッチング液としても用いて、無機絶縁層の内のレジストパターンから露出した領域を除去することによって導電層の一部を露出させる。このため、現像工程では、現像液及びエッチング液として同じ液体を用いて、レジストパターンが形成されると共に、無機絶縁層にコンタクトホールが形成される。
このように、本発明の電界効果型トランジスタの製造方法によれば、エッチング液を用いたウェットエッチングによって、導電層及び酸化物半導体層を保護する無機絶縁層を加工してコンタクトホールを形成することから、コンタクトホール形成時における導電層の浸食や破損が抑制される。
According to the method for manufacturing a field effect transistor of the present invention, the conductive layer and the oxide semiconductor layer are formed as insulating layers on the conductive layer including the source electrode, the drain electrode, and the pixel electrode formed by the conductive layer formation step. An inorganic insulating layer containing an inorganic material as a main component is formed so as to cover. This inorganic insulating layer has a function of protecting the oxide semiconductor layer and the conductive layer. And after forming a photoresist film on this inorganic insulating layer and performing exposure in a pattern shape, a resist pattern is formed by developing using a developing solution in a development process. In the developing step, for example, the developer is also used as an etching solution to remove a region exposed from the resist pattern in the inorganic insulating layer, thereby exposing a part of the conductive layer. For this reason, in the development process, the resist pattern is formed using the same liquid as the developer and the etchant, and a contact hole is formed in the inorganic insulating layer.
Thus, according to the method for manufacturing a field effect transistor of the present invention, the contact hole is formed by processing the inorganic insulating layer protecting the conductive layer and the oxide semiconductor layer by wet etching using an etching solution. Therefore, erosion and breakage of the conductive layer during contact hole formation are suppressed.
本発明によれば、絶縁層へのコンタクトホール形成時における、導電層の浸食や破損の抑制された電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器が提供される。 According to the present invention, there are provided a method for manufacturing a field effect transistor in which erosion and damage of a conductive layer are suppressed when forming a contact hole in an insulating layer, a field effect transistor, a display device, and an electromagnetic wave detector. .
本発明の電界効果型トランジスタの製造方法、及び本発明の電界効果型トランジスタの製造方法によって製造される電界効果型トランジスタの一の実施の形態について、図面を用いて説明する。 An embodiment of a field effect transistor manufacturing method of the present invention and a field effect transistor manufactured by the field effect transistor manufacturing method of the present invention will be described with reference to the drawings.
図1及び図2に示すように、本実施の形態の電界効果型トランジスタ10は、基板12上に、ゲート電極14A、下部電極14B、ゲート絶縁膜16、導電層20、酸化物半導体層18、及び無機絶縁層22を積層した構成とされている。酸化物半導体層18は、電子またはホールの移動するチャネル層として機能する。導電層20は、その一部が、ソース電極20A、ドレイン電極20B、及び画素電極20Cとして機能する。
As shown in FIGS. 1 and 2, the
また、本実施の形態の電界効果型トランジスタ10には、トランジスタ素子15及びキャパシタ26が設けられている。トランジスタ素子15は、ゲート電極14A、ゲート絶縁膜16、ソース電極20A、ドレイン電極20B、及び酸化物半導体層18から構成されている。キャパシタ26は、下部電極14B、画素電極20Cの下部電極14Bに対向する領域、及びゲート絶縁膜16から構成されている。このため、ゲート絶縁膜16は、ゲート電極14Aの絶縁分離を図る機能を有すると共に、キャパシタ26においては蓄積容量としての機能を有する。
The
このキャパシタ26は、例えば、複数の電界効果型トランジスタ10を一次元または二次元的に配列させて表示装置や電磁波検出装置等の各種機器に適用したときに、各電界効果型トランジスタ10を該各種機器における駆動単位としての画素領域毎に対応させて配置させることで、各画素領域(駆動単位)に対応するキャパシタ26として機能する。具体的には、1つの画素領域内に1つの電界効果型トランジスタ10と1つのキャパシタを備えたTr−1C回路構造や、1つの画素領域内に2つの電界効果型トランジスタ10と1つのキャパシタを備えた2Tr−1C回路構造等の上記各種機器に適用したときに、各画素領域に対応するキャパシタ26として機能する。この画素電極20Cの一部が、キャパシタ26を構成する下部電極14Bに対応する上部電極として機能することとなる。
すなわち、画素電極20Cは、導電層20の内の、このキャパシタ26の下部電極14Bに対応する領域を含む領域であり、電界効果型トランジスタ10を上記各種機器に適用したときには、該各種機器における上記画素領域のサイズの規定に寄与する電極としても機能することとなる。
For example, when the
That is, the pixel electrode 20C is a region including a region corresponding to the
なお、本実施の形態では、電界効果型トランジスタ10は、キャパシタ26を備えた構成である場合を説明するが、電界効果型トランジスタ10を適用する対象の各種機器の構成や種類によって、キャパシタ26を有さない構成であってもよい。この場合には、下部電極14Bを設けない構成とすればよい。また、この場合には、画素電極20Cは、ソース電極20Aまたはドレイン電極20Bの一部(図1ではドレイン電極20Bの一部)として機能することとなる。
In this embodiment, the
無機絶縁層22は、導電層20及び酸化物半導体層18上を覆うように設けられている。これにより、無機絶縁層22は、酸化物半導体層18及び導電層20を保護すると共に、電気的な絶縁分離を図っている。
The inorganic insulating
なお、本実施の形態において、「導電性」、「導電」、及び「電極」とは、体積抵抗率が10-2Ω・cm未満であることを示し、「絶縁性」及び「絶縁」とは、体積抵抗率が1010Ω・cm以上であることを示している。 In the present embodiment, “conductive”, “conductive”, and “electrode” indicate that the volume resistivity is less than 10 −2 Ω · cm, and “insulating” and “insulating” Indicates that the volume resistivity is 10 10 Ω · cm or more.
この無機絶縁層22には、コンタクトホール27が設けられている。コンタクトホール27は、無機絶縁層22の下層側(基板12側)に連続して設けられている導電層20の一部を露出させるために設けられている。電界効果型トランジスタ10を後述する表示装置や電磁波検出器等の各種機器に適用させるときには、この導電層20の露出した領域を介して、導電層20と該各種機器における各種素子とを電気的に接続させる必要がある。このため、電界効果型トランジスタ10を上記各種機器に適用する場合には、このコンタクトホール27の設けられた無機絶縁層22上に電極層24を設けて、導電層20の露出した露出領域21を介して、電極層24と導電層20とが電気的に接続されることとなる。
A
なお、本実施の形態では、コンタクトホール27は、下部電極14Bに対向する領域に設けられている。このため、本実施の形態では、無機絶縁層22にコンタクトホール27が設けられていることによって、導電層20の上面側(基板12とは反対側の面)の全領域の内の下部電極14Bに対向する領域が、無機絶縁層22から露出した状態とされている。
In the present embodiment, the
なお、本実施の形態では、上述のように、コンタクトホール27が下部電極14Bに対向する領域に設けられている場合を説明するが、コンタクトホール27は、導電層20の一部の領域が無機絶縁層22から露出されるように設けられていれば良く、このような位置に限られず、電界効果型トランジスタ10を適用する各種機器の構成や種類に応じて適宜調整すればよい。
Note that in this embodiment, as described above, the case where the
また、本実施の形態の電界効果型トランジスタ10では、酸化物半導体層18が該酸化物半導体層18の下面側(基板12側)でソース電極20A及びドレイン電極20Bに接するボトムコンタクト型とされている場合を説明するが、酸化物半導体層18が該酸化物半導体層18の上面側(基板12とは反対側)でソース電極20A及びドレイン電極20Bに接するトップコンタクト型であってもよい。
In the
上述のように構成された電界効果型トランジスタ10は、ゲート電極14Aに電圧を印加することで酸化物半導体層18に流れる電流を制御して、ソース電極20Aとドレイン電極20Bとの電極間の電流をスイッチングする機能を有するアクティブ素子である。
The field-
基板12を構成する材料としては、例えば、ガラス、YSZ(ジルコニア安定化イットリウム)等の無機材料、ポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の有機材料が挙げられる。基板12を構成する材料として、上記有機材料を用いる場合には、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れた材料を選択することが好ましい。
Examples of the material constituting the
この基板12としては、可撓性を有することが好ましく、この可撓性を有する観点から、上記有機材料をフィルム状とした有機プラスチックフィルムを用いることが好ましい。また、この基板12の絶縁性が不十分の場合には絶縁層を設けたり、基板12に更に、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や酸化物半導体層との密着性を向上するためのアンダーコート層等を積層した構成としてもよい。
The
基板12の厚みは、50μm以上500μm以下とすることが好ましい。基板12の厚みが50μm未満であると、基板12自体が十分な平坦性を保持することが難しい場合がある。基板12の厚みが500μmよりも厚いと、基板12自体を自由に曲げることが困難になり、すなわち基板12自体の可撓性が乏しくなる。
The thickness of the
ゲート電極14A及び下部電極14Bを構成する材料としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。このゲート電極14Aの厚みは、10nm以上1000nm以下とすることが好ましい。
Examples of the material constituting the
ゲート絶縁膜16としては、SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜16として用いられる。
As the
ゲート絶縁膜16の膜厚としては10nm以上10μm以下が好ましい。ゲート絶縁膜16はリーク電流を減らすため、また電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜16の膜厚を厚くすると、電界効果型トランジスタ10の駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜16の膜厚は無機絶縁体で構成する場合には50nm以上1000nm以下、高分子絶縁体で構成する場合には0.5μm以上5μm以下で用いられることが好ましい。特に、HfO2のような高誘電率絶縁体をゲート絶縁膜16に用いると、膜厚を厚くしても、低電圧での電界効果型トランジスタ10の駆動が可能であるので、特に好ましい。
The film thickness of the
導電層20(ソース電極20A、ドレイン電極20B、画素電極20C)を構成する材料としては、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。中でも、酸化物半導体と良好なオーミックコンタクトが取れるとの理由から、IZO、ITO等が好適に用いられる。形成される導電層20の層厚は、10nm以上1000nm以下とすることが好ましい。
As a material constituting the conductive layer 20 (
酸化物半導体層18は、酸化物半導体を主成分としている。なお、主成分とは、酸化物半導体層18に含まれる構成成分中で含有量が最も多いことを示し、好ましくは50質量%以上であることを示している。この酸化物半導体は、低温で成膜可能であるために、可撓性のある基板12上に好適に形成される。
酸化物半導体層18に用いられる酸化物半導体としては、好ましくはIn、Zn、Ga、Sn又はCdよりなる群より選ばれる少なくとも1種の元素を含む非晶質酸化物であり、より好ましくは、In、Zn、Gaよりなる群より選ばれる少なくとも1種を含む非晶質酸化物である。
The
The oxide semiconductor used for the
酸化物半導体層18に用いられる非晶質酸化物としては、具体的には、組成構造としてInGaO3(ZnO)m(mは6未満の自然数)、ZnO・Rh2O3、CuGaO2、SrCu2O2、及び特開2006−165529に開示されている酸化物半導体等が挙げられる。
上記の中でも、酸化物半導体層18に用いられる非晶質酸化物半導体としては、結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表される非晶質酸化物半導体が好適に用いられる。さらに、この結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表される非晶質酸化物半導体の中でも、特に、InGaZnO4がより好ましい。この組成の非晶質酸化物半導体は、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
Specific examples of the amorphous oxide used for the
Among the above, as an amorphous oxide semiconductor used for the
この酸化物半導体層18の電気伝導度は、好ましくは10−4Scm−1以上102Scm−1未満であり、より好ましくは10−1Scm−1以上102Scm−1未満である。この酸化物半導体層18の電気伝導度の調整方法としては、公知の酸素欠陥による調整方法や、組成比による調整方法、不純物による調整方法、酸化物半導体材料による調整方法が挙げられる。
The electric conductivity of the
無機絶縁層22は、無機材料を主成分とする層であり、絶縁性を有している。無機絶縁層22が無機材料を主成分とする層であるため、例えば、スパッタリング法を用いた成膜が可能であり、均一(層厚のバラツキが平均層厚の±10%以内)で薄い(好ましくは、500nm以下)無機絶縁層22の形成が可能となる。
The inorganic insulating
また、この無機絶縁層22は、ウェットエッチングによる加工を可能とされている。すなわち、無機絶縁層22は、コンタクトホール27の形成時に用いられるエッチング液に対して可溶とされている。なお、このエッチング液に対して可溶である、とは、好ましくは、25℃の液温の該エッチング液に対する無機絶縁層22の構成材料の溶解速度が、1nm/s以上であることを示している。
The inorganic insulating
無機絶縁層22を該エッチング液に対して可溶とするためには、無機材料を主成分とする無機絶縁層22の構成材料及びエッチング液(詳細後述)の種類を適宜選択すればよい。
In order to make the inorganic insulating
この無機絶縁層22の構成材料としては、上記特性を満たす材料であればよいが、Gaを含む酸化物であるGa2O3が好ましく用いられる。
As a constituent material of the inorganic insulating
無機絶縁層22を、Gaを含む酸化物で構成することによって、従来技術のように無機絶縁層22としてSiO2を用いた場合に比べて、毒性の少ない薬液を使用したウェットエッチングによる容易な加工が実現される。また、ウェットエッチングによる加工が可能であるため、無機絶縁層22の加工時(コンタクトホール27形成時)における、導電層20の浸食や損傷が抑制される。
また、無機絶縁層22を、Gaを含む酸化物で構成することで、無機絶縁層22がアルカリ可溶性を示すことから、無機絶縁層23の加工に用いられるエッチング液としてアルカリ性のエッチング液を用いることができ、導電層20として耐酸性の低い材料(例えば、導電層20として好適に用いられるIZO)を用いた場合であっても、導電層20を浸食することなく無機絶縁層23を加工することができる。
By forming the inorganic insulating
In addition, since the inorganic insulating
また、この無機絶縁層22の構成材料は、非晶質(アモルファス)であることが望ましい。無機絶縁層22の構成材料が非晶質であることで、無機絶縁層22の、後述するウェットエッチングによる加工時に用いられるエッチング液への良好な可溶性が実現される。
The constituent material of the inorganic insulating
なお、本実施の形態における電界効果型トランジスタ10の製造工程においては、無機絶縁層23上に設けられるフォトレジスト膜30(図8(B)参照、詳細後述)の現像に用いられる現像液を、無機絶縁層22のエッチング液として用いる。このため、本実施の形態では、無機絶縁層22の加工に用いられるエッチング液としては、フォトレジスト膜30の現像に用いられる現像液としても適用可能な液体が選択される(詳細後述)。
In the manufacturing process of the
無機絶縁層22の層厚は、酸化物半導体層18及び導電層20(後述する工程で露出する領域以外の領域)を保護する機能を阻害せず、且つ該無機絶縁層22上に電極層24を設けたときに該電極層24と導電層20との絶縁分離機能を阻害しない程度の厚みであればよい。例えば、この無機絶縁層22の層厚は、20nm以上500nm以下であることが望ましく、30nm以上100nm以下であることが更に望ましい。
The layer thickness of the inorganic insulating
上記構成材料によって構成される電界効果型トランジスタ10は、導電層形成工程、酸化物半導体層形成工程、無機絶縁層形成工程、レジスト形成工程、露光工程、及び現像工程(レジストパターン形成工程、加工工程)、を経ることによって製造される。
以下、上記構成材料によって構成される電界効果型トランジスタ10の製造方法について、詳細に説明する。
The
Hereinafter, a method for manufacturing the field-
(1)導電層形成工程
導電層形成工程では、基板12上に、ゲート電極14A及び下部電極14Bと、ゲート絶縁膜16と、導電層20と、を順に積層した積層体10A(図3(C)参照)を形成する。
(1) Conductive layer forming step In the conductive layer forming step, a
まず、図3(A)及び図4に示すように、基板12上に、ゲート電極14A及び下部電極14Bの構成材料による層を成膜した後にパターニングすることによって、ゲート電極14A及び下部電極14Bを含む電極層14形成する。次に、図3(B)に示すように、この形成されたゲート電極14A及び下部電極14Bを含む電極層14上にゲート絶縁膜16を成膜する。基板12上へのゲート電極14A及び下部電極14Bの構成材料による層及びゲート絶縁膜16の成膜法としては、公知の方法が用いられ特に限定されないが、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から、各層を構成する材料との適性を考慮した方法を適宜選択すればよい。
First, as shown in FIGS. 3A and 4, a layer made of a constituent material of the
例えば、ゲート電極14A及び下部電極14Bを構成する材料としては、ITOを選択する場合には、これらの構成材料による層の成膜方法としては、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等が選択される。また、ゲート電極14A及び下部電極14Bを構成する材料として、有機導電性化合物を選択する場合には、成膜法としては、湿式製膜法が選択される。また、このゲート電極14A及び下部電極14Bの構成材料による層のパターニング方法としては、公知の方法を用いれば良く、例えば、フォトリソグラフィー及びエッチングが用いられる。
For example, when ITO is selected as the material constituting the
次に、ゲート絶縁膜16上に、導電層(図示省略)を成膜すると共にパターニングすることによって、ソース電極20A、ドレイン電極20B、及び画素電極20Cを有する導電層20を形成する(図3(C)及び図5参照)。
Next, a conductive layer (not shown) is formed on the
この導電層(パターニングされる前の導電層20、図示省略)の成膜方法としては、特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から導電層20として選択する材料に応じて適宜選択すればよい。例えば、導電層20としてITOを選択した場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法が好適に用いられる。また、導電層20の形成材料として、有機導電性化合物を用いた場合には、導電層20は湿式製膜法によって好適に形成される。
A method for forming this conductive layer (the
成膜された導電層(パターニングされる前の導電層20)のパターニング方法としては、公知の方法が用いられ、例えば、ゲート絶縁膜16上に成膜した該導電層上に、フォトリソグラフィー法によりレジストパターンを形成し、該導電層の内の該レジストパターンによって保護されていない領域をウェットエッチングによって除去する。これによって、該導電層の一部が、ソース電極20A及びドレイン電極20Bとして形成されることとなり、導電層20が形成される。また、この導電層20における下部電極14Bに対応する領域が、画素電極20Cとして機能することとなる。
A known method is used as a patterning method for the formed conductive layer (the
(2)酸化物半導体層形成工程
酸化物半導体層形成工程では、図3(D)及び図6に示すように、上記導電層形成工程で形成されたソース電極20A及びドレイン電極20Bと、該ソース電極20Aとドレイン電極20Bの電極間を覆うように、酸化物半導体層18を形成する。
(2) Oxide Semiconductor Layer Formation Step In the oxide semiconductor layer formation step, as shown in FIGS. 3D and 6, the
この酸化物半導体層形成工程では、上記ゲート絶縁膜16及び導電層20上に酸化物半導体層18の構成材料による層(図示省略)を成膜した後にパターニングすることによって酸化物半導体層18を形成する。
In this oxide semiconductor layer forming step, a layer (not shown) of the constituent material of the
酸化物半導体層18の構成材料による層の成膜方法としては、上記説明した酸化物半導体層18を構成する非晶質酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。酸化物半導体層18は、例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。この方法を用いた場合、酸素流量が多いほど形成された酸化物半導体層18の電気伝導度を小さくすることができる。なお、成膜された酸化物半導体層18は、周知のX線回折法により非晶質膜であることが確認される。また、酸化物半導体層18の膜厚は触針式表面形状測定により求められる。組成比は、RBS(ラザフォード後方散乱)分析法により求められる。
As a method for forming a layer using the constituent material of the
次に、この酸化物半導体層18の構成材料による層をパターニングすることによって、図3(D)及び図6に示すように、酸化物半導体層18を形成する。
このパターニング法としては、公知の方法が用いられ、例えば、酸化物半導体層18の構成材料による層上にフォトリソグラフィー法によりレジストパターンを形成し、該レジストパターンによって保護されていない領域をウェットエッチングによって除去することで、酸化物半導体層18を形成すればよい。
Next, the
As this patterning method, a known method is used. For example, a resist pattern is formed on the layer made of the constituent material of the
(3)無機絶縁層形成工程
無機絶縁層形成工程では、図7及び図8(A)に示すように、上記工程で形成された導電層20、酸化物半導体層18を覆うように、無機絶縁層23を形成する。
この無機絶縁層23は、後述する現像工程または加工工程で加工(エッチング)されることで、電界効果型トランジスタ10として構成されたときには、コンタクトホール27の設けられた無機絶縁層22として機能する。
無機絶縁層23の成膜方法としては、上記説明した無機絶縁層22を構成する材料の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。中でも、量産性や均一で薄い膜が形成されることから、スパッタリング法が好ましい。なお、無機絶縁層22を、非晶質の無機材料で構成した場合には、成膜された無機絶縁層22が非晶質であるか否かは、周知のX線回折法により確認すればよい。また、無機絶縁層22の膜厚は触針式表面形状測定により求められる。
(3) Inorganic insulating layer forming step In the inorganic insulating layer forming step, as shown in FIGS. 7 and 8A, the inorganic insulating layer is covered so as to cover the
The inorganic insulating
As a method for forming the inorganic insulating
(4)レジスト形成工程
レジスト形成工程では、図8(B)に示すように、上記無機絶縁層形成工程で形成された無機絶縁層23上に、フォトレジスト膜30を形成する。
このフォトレジスト膜30は、無機絶縁層23上にフォトレジストを塗布することによって形成される。このフォトレジストとしては、該フォトレジストによって形成されるフォトレジスト膜30の現像に用いられる現像液に溶解する特性を有すればよく、露光された領域が現像で除去されるポジ型フォトレジストであっても良いし、露光されなかった領域が現像で除去されるネガ型フォトレジストであっても良い。
本実施の形態では、一例として、ポジ型フォトレジストを用いる形態を説明する。
(4) Resist Forming Step In the resist forming step, as shown in FIG. 8B, a
The
In this embodiment mode, a mode using a positive photoresist is described as an example.
フォトレジストとしては、紫外線(g線、i線)、エキシマー・レーザー等を含む遠紫外線、電子線、イオンビーム及びX線等の放射線に感応する感光性樹脂組成物が使用される。 As the photoresist, a photosensitive resin composition that is sensitive to radiation such as ultraviolet rays (g rays, i rays), deep ultraviolet rays including excimer lasers, electron beams, ion beams, and X rays is used.
具体的には、ポジ型フォトレジストとしては、現像液としてアルカリ性現像液を用いる場合には、キノンジアジド化合物及びアルカリ可溶性樹脂を含有する組成物が好ましい。キノンジアジド化合物及びアルカリ可溶性樹脂を含有するポジ型の感光性樹脂組成物は、500nm以下の波長の光照射によりキノンジアジド基が分解してカルボキシル基を生じ、結果としてアルカリ不溶状態からアルカリ可溶性になることを利用し、ポジ型フォトレジストとして用いられる。この感光性樹脂組成物は、解像力が著しく優れているので、ICやLSI等の集積回路の作製に用いられている。前記キノンジアジド化合物としては、ナフトキノンジアジド化合物が挙げられる。 Specifically, the positive photoresist is preferably a composition containing a quinone diazide compound and an alkali-soluble resin when an alkaline developer is used as the developer. A positive-type photosensitive resin composition containing a quinonediazide compound and an alkali-soluble resin indicates that a quinonediazide group is decomposed by light irradiation with a wavelength of 500 nm or less to generate a carboxyl group, and as a result, the alkali-insoluble state becomes alkali-soluble. Used as a positive photoresist. Since this photosensitive resin composition is remarkably excellent in resolving power, it is used for production of integrated circuits such as IC and LSI. Examples of the quinonediazide compound include naphthoquinonediazide compounds.
(5)露光工程
露光工程では、上記レジスト形成工程によって無機絶縁層23上に形成されたフォトレジスト膜30上に、フォトマスクを介してパターン露光を行なうことで、パターン状に露光を行った後に追加加熱して光の照射されなかった部分を硬化させる。
すなわち、この露光工程によって、図8(C)に示すように、フォトレジスト膜30の内の光の照射されなかった領域30Bが硬化し、光の照射された領域30Aが未硬化(現像液に可溶な状態)状態となる。
(5) Exposure Step In the exposure step, pattern exposure is performed on the
That is, by this exposure step, as shown in FIG. 8C, the
この露光工程でフォトレジスト膜30へのパターン露光に用いられる光としては、例えば、上述した紫外線、遠紫外線、電子線、イオンビーム、及び放射線等のフォトレジスト膜30の感応する光が用いられる。
As light used for pattern exposure to the
(6)現像工程
現像工程では、上記露光工程を経たフォトレジスト膜30を、現像液を用いて現像して、上記フォトレジスト膜30の領域30Bに対応するレジストパターン30B’を形成すると共に、該現像液をエッチング液として用いたウェットエッチングによって無機絶縁層23を加工してコンタクトホール27を形成する。
(6) Development Step In the development step, the
詳細には、フォトレジスト膜30を、現像液によって現像することによって、図9(A)に示すように、上記露光工程を経たフォトレジスト膜30における現像液に対して可溶状態とされた領域(ポジ型フォトレジストであれば光の照射された領域30A)を除去して、露光工程において光の照射されなかった領域30Bをレジストパターン30B’として残す。これによって、無機絶縁層23の内の、レジストパターン30B’に連続して接している領域(無機絶縁層22)以外の領域22Aが表面に露出した状態となる。
Specifically, by developing the
そして、フォトレジスト膜30の現像に用いた現像液はエッチング液としても作用し、ウェットエッチングによって無機絶縁層23を加工して(図9(B)参照)、コンタクトホール27を形成する。
本実施の形態では、上述のように、無機絶縁層23は、フォトレジスト膜30の現像に用いた現像液に可溶であることから、該現像液をエッチング液としても用いることによって、該露出した領域22Aが該エッチング液によって除去されて、コンタクトホール27が形成される。また、現像液をエッチング液としても用いることから、フォトレジスト膜30の現像と無機絶縁層23のウェットエッチングとを一つの工程で行なうことができる。
The developer used for developing the
In the present embodiment, as described above, since the inorganic insulating
ここで、上述のように、本実施の形態では、フォトレジスト膜30の現像に用いられる現像液を、無機絶縁層23のウェットエッチングに用いるエッチング液として用いることから、この現像工程で用いられる現像液としては、フォトレジスト膜30を現像可能で、無機絶縁層23を溶解可能で、且つ導電層20を不溶な液体であればいかなるものであってもよく、フォトレジスト膜30、無機絶縁層23、及び導電層20の構成材料に応じて適宜選択すればよい。なお、導電層20を不溶、とは、好ましくは、25℃の液温の該現像液(エッチング液)に対する導電層20の構成材料の溶解速度が、0.2nm/s以下であることを示している。
Here, as described above, in the present embodiment, since the developer used for developing the
例えば、無機絶縁層23を、アルカリ可溶性の材料(例えば、Ga2O3)で構成したとする。また、フォトレジストを、上記露光工程におけるパターン露光によって除去される対象とされた領域がアルカリ可溶性を示し、且つ残される対象とされた領域が耐アルカリ性を示すように、材料を選択したとする。また、導電層20には、耐アルカリ性を示す材料を用いたとする。この組み合わせの場合には、該現像工程で用いられる現像液及びエッチング液としては、アルカリ性のエッチング液を用いればよい。
For example, it is assumed that the inorganic insulating
なお、導電層20に用いられる材料としては、非晶質のIZO等、酸に弱い材料が好適に用いられることから、無機絶縁層23のエッチング液(本実施の形態では現像液としても用いられる)としては、アルカリ性のエッチング液を用いることが望ましい。
Note that as the material used for the
このアルカリ性のエッチング液としては、例えば、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム,硅酸ナトリウム、メタ硅酸ナトリウム、アンモニア水、エチルアミン、ジエチルアミン、ジメチルエタノールアミン、テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、コリン、ピロール、ピペリジン、1,8−ジアザビシクロ−〔5.4.0〕−7−ウンデセン等を含む水溶液が挙げられる。 Examples of the alkaline etching solution include sodium hydroxide, potassium hydroxide, sodium carbonate, sodium oxalate, sodium metasuccinate, aqueous ammonia, ethylamine, diethylamine, dimethylethanolamine, tetramethylammonium hydroxide, tetraethylammonium hydroxide. And an aqueous solution containing 1,8-diazabicyclo- [5.4.0] -7-undecene and the like.
この現像工程において用いられる現像方法には、例えばディップ法、スプレー法、パドル法等があり、現像温度は15℃以上40℃以下とすることが好ましい。また、現像後は一般に流水にて洗浄を行なう。 Examples of the development method used in this development step include a dipping method, a spray method, a paddle method, and the like. Further, after development, washing is generally performed with running water.
次に、レジストパターン30B’を無機絶縁層22から剥離する。このレジストパターン30B’の剥離方法としては、該レジストパターン30B’を防護層22Bから剥離可能な方法であればどのような方法であってもよいが、該レジストパターン30B’を溶解除去する方法や、超音波やアッシング等の方法等が好適に用いられる。
Next, the resist
このレジストパターン30B’を溶解除去するために用いる剥離液としては、無機絶縁層22及び導電層20を溶解せず、且つ該レジストパターン30B’を溶解可能な液体であればよく、無機絶縁層22及び導電層20の構成材料や、レジストパターン30B’の構成材料に応じて適宜選択すればよい。本実施の形態では、例えば、中性の剥離液が好適に用いられる。
なお、このレジストパターン30B’は必ずしも剥離する必要はなく、剥離せずにそのまま残しても良い。
The stripping solution used for dissolving and removing the resist
The resist
この現像処理後には、必要に応じてポストベーク処理が行なわれる。ポストベークは、無機絶縁層22におけるコンタクトホール27の形状を熱変形によりテーパー化させる目的のための工程であり、通常約200℃〜220℃の加熱(ハードベーク)が行なわれる。ホットプレートやコンベクションオーブン(熱風循環式乾燥機)、高周波加熱機等の加熱手段を用いて、連続式あるいはバッチ式で行われる。
After the development processing, post-baking processing is performed as necessary. Post-baking is a process for the purpose of tapering the shape of the
上記工程によって無機絶縁層22のコンタクトホール27の底部周縁のテーパー化が図れるため、従来、無機絶縁層22の加工時に用いられていたリフトオフ法に比べて、容易に該底部周縁のテーパー化が図れるといえる。
Since the bottom edge of the
なお、この無機絶縁層22のコンタクトホール27の底部周縁のテーパー角は、上記ポストベーク時のベーク温度条件や現像液(エッチング液)の温度条件により容易に調整され、例えば、30°〜80°に調整される。
Note that the taper angle of the bottom peripheral edge of the
以上の工程によって、図10及び図11に示すように、電界効果型トランジスタ10が製造される。
Through the above steps, the
なお、この電界効果型トランジスタ10を後述する各種機器に適用する場合には、電極層形成工程によって、この無機絶縁層22上に電極層24を設けてもよい。
In addition, when applying this
この電極層24の成膜方法及びパターニング方法としては、公知の方法が用いられ、例えば、上記導電層20の成膜方法及びパターニング方法を用いればよい。
この電極層24の構成材料は、導電性を有してれば良く、電界効果型トランジスタ10を適用する各種機器等に応じて適宜選択すればよいが、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物及び合金が好適に挙げられる。
中でも、IZOやITO等の金属酸化物を主成分(として用いることで、電極層24を透明(可視光に対する透過率が50%以上)にすることができることから好ましい。例えば、電界効果型トランジスタ10を後述する電磁波検出器に適用する場合には、この電極層24を透明とすることによって、残像消去用のバックライト光照射(詳細後述)を可能とし、検出性能が向上することから好ましい。
なお、金属酸化物を主成分とする、とは、電極層24の構成成分中で含有量が最も多いことを示し、該金属酸化物を主成分とすることで結果的に電極層24が透明な状態とされる程度の含有量であり、好ましくは、50質量%以上であることを示している。
As the film formation method and patterning method of the
The constituent material of the
Among these, a metal oxide such as IZO or ITO is preferably used as a main component (because the
In addition, having a metal oxide as a main component means that the content is the largest among the constituent components of the
以上説明したように、本実施の形態の電界効果型トランジスタ10の製造方法によれば、導電層形成工程によって形成された、ソース電極20A、ドレイン電極20B、及び画素電極20Cを含む導電層20上に、該導電層20及び酸化物半導体層18を覆うように、無機材料を主成分とする無機絶縁層23を形成する。そして、この無機絶縁層23上にフォトレジスト膜30を形成してパターン状に露光した後に、現像工程において、現像液を用いて現像することでレジストパターン30B’を形成する。また、現像工程では、この現像液をエッチング液として用いて、無機絶縁層23の内のレジストパターン30B’から露出した領域を除去することによって導電層20の一部を露出させる。これによって無機絶縁層22にコンタクトホール27が形成される。
このように、本実施の形態の電界効果型トランジスタ10の製造方法によれば、無機絶縁層23を、無機材料を主成分とする絶縁層とし、エッチング液を用いたウェットエッチングによって該無機絶縁層23を加工して、該無機絶縁層23の下層側に設けられている導電層20の一部を露出させることでコンタクトホール27を形成することから、コンタクトホール27形成時における導電層20の浸食や破損が抑制される。
As described above, according to the method of manufacturing the
Thus, according to the manufacturing method of the
具体的には、リフトオフにより無機絶縁層23にコンタクトホール27を形成する場合に比べて加工精度が高く、ゴミが発生しにくいために歩止まりが高い。また、無機絶縁層22におけるコンタクトホール27の形成された領域のエッジ(コンタクトホールの底部周縁)のテーパー化が容易であるため、コンタクトホール27の形成に適している。
さらに、ウェットエッチングによって無機絶縁層23を加工してコンタクトホール27を形成するので、ドライエッチング法に比べて設備が安価であることから、低コスト化が図れる。
Specifically, the processing accuracy is higher than that in the case where the
Furthermore, since the inorganic insulating
また、無機絶縁層22は、無機材料を主成分とする層であるため、スパッタリング法を用いた成膜が可能であり均一で薄い無機絶縁層22の形成が可能となる。
In addition, since the inorganic insulating
また、上述のように、エッチング液としては、好ましくはアルカリ性のエッチング液が用いられることから、該エッチング液としてアルカリ性のエッチング液を用いた場合には、導電層20が非晶質のIZO等のように酸に弱い材料から構成されていた場合であっても、コンタクトホール27形成時における導電層20の浸食が抑制される。
Further, as described above, since an alkaline etching solution is preferably used as the etching solution, when the alkaline etching solution is used as the etching solution, the
なお、本実施の形態の電界効果型トランジスタ10の製造方法では、現像工程において、レジストパターン30B’の現像に用いる現像液を、無機絶縁層23の加工時に用いるエッチング液として適用する場合を説明したが、無機絶縁層23の加工がウェットエッチングにより行なわれ、且つ該無機絶縁層23の加工時に導電層20の浸食及び破損が生じなければよく、異なる液体を用いて現像及びエッチングを行なっても良い。
この場合には、無機絶縁層23のウェットエッチングに用いられるエッチング液としては、導電層20の浸食抑制の観点から、アルカリ性のエッチング液が用いられる。
In the method of manufacturing the
In this case, an alkaline etchant is used as an etchant used for wet etching of the inorganic insulating
具体的には、上記現像工程に変えて、下記のレジストパターン形成工程、及び加工工程を行なえばよい。
(6−1)レジストパターン形成工程
レジストパターン形成工程では、図12(A)に示すように、上記現像工程と同様に、上記露光工程を経たフォトレジスト膜30を現像液によって現像することによって、上記露光工程を経たフォトレジスト膜30における現像液に対して可溶状態とされた領域(ポジ型フォトレジストであれば光の照射された領域30A(図8(C)参照)を除去して、露光工程において光の照射されなかった領域30B(図8(C)参照)をレジストパターン30B’として残す。これによって、無機絶縁層23の内の、レジストパターン30B’に連続して接している領域(無機絶縁層22)以外の領域22Aが表面に露出した状態となる。
このレジストパターン形成工程におけるレジストパターン30B’の形成は、上記現像工程におけるレジストパターン30B’と同じ方法を用いればよいが、現像液の選択枝が上記現像工程より広い。すなわち、このレジストパターン形成工程において用いられる現像液は、フォトレジスト膜30の領域30Bを溶解可能な液体であればよく、無機絶縁層23については不溶な液体であってもよい。
Specifically, instead of the development step, the following resist pattern forming step and processing step may be performed.
(6-1) Resist Pattern Formation Step In the resist pattern formation step, as shown in FIG. 12A, the
The formation of the resist
また、このレジストパターン形成工程におけるレジストパターン30B’の形成方法としては、ウェットエッチングに限られない。
Further, the method for forming the resist
(6−2)加工工程
加工工程では、図12(B)に示すように、無機絶縁層23における、上記レジストパターン形成工程で形成されたレジストパターン30B’から露出している領域22Aを、アルカリ性のエッチング液を用いて、ウェットエッチングにより除去することによって、コンタクトホール27を形成する。この加工工程で用いられるアルカリ性のエッチング液は、上記現像工程でアルカリ性のエッチング液を用いたときの該エッチング液より選択枝が広い。すなわち、この加工工程で用いられるアルカリ性のエッチング液は、無機絶縁層23を溶解可能で且つ導電層20については不溶なアルカリ性の液体であればよく、フォトレジスト膜30の現像液としては不適な液体であってもよい。
(6-2) Processing Step In the processing step, as shown in FIG. 12B, the
このように、無機絶縁層23の加工を、2段階の工程に分けて行なうことによって、レジストパターン30B’を現像するために用いる現像液と、無機絶縁層23の加工のために用いるアルカリ性のエッチング液と、を異なる液体とすることが可能となる。このため、コンタクトホール27形成時における導電層20の浸食や破損が抑制されると共に、現像液及びエッチング液の選択枝が広がることとなる。
また、レジストパターン30B’の形成のために用いる現像液を、無機絶縁層23の加工のために用いるエッチング液としても用いる場合に比べて、現像液としては、よりレジストパターン30B’の形成に適した液体が選択可能となり、また、アルカリ性のエッチング液としては、より無機絶縁層23の加工により適した液体が選択可能となる。このため、無機絶縁層23に形成されたコンタクトホール27の形状及びテーパー角をより所望の形状及び角度に調整することが可能となり、より精度良くコンタクトホール27を形成することが可能となる。
Thus, by processing the inorganic insulating
Further, the developer used for forming the resist
本実施の形態で製造される電界効果型トランジスタ10は、表示装置や電磁波検出器等の各種機器に好適に適用される。以下、一例を挙げて説明する。
The
(表示装置)
本実施の形態で製造される電界効果型トランジスタ10は、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)等の表示装置に好ましく適用される。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本実施の形態の電界効果型トランジスタ10は、有機EL素子を用いた表示装置に好適に用いられる。
(Display device)
The
電界効果型トランジスタ10を、有機EL表示装置に適用した場合には、例えば、図13に示すように、本実施の形態で製造された上記電界効果型トランジスタ10における、コンタクトホール27の設けられた無機絶縁層22上に、電極層24、有機EL層40、及び上部電極層42を順に積層した構成の有機EL素子41を設けた有機EL表示装置50が挙げられる。
When the
また、図示は省略するが、この有機EL層40として、例えば、RGBの3色の領域からなる画素領域が一次元または二次元に配列された構成の有機EL層40を用いて、各画素領域に対応させて電界効果型トランジスタ10を配列させた構成の有機EL表示装置とすれば、表示される画像の各画素の画素領域に対応して電界効果型トランジスタ10の配置された有機EL表示装置が構成される。
Although not shown in the drawings, as the
なお、電界効果型トランジスタ10を、液晶素子を用いた表示装置に適用する場合には、上記有機EL層40に変えて、液晶層を設けた構成とすればよい。
When the
ここで、上記に説明したように、この電界効果型トランジスタ10の無機絶縁層22には、導電層20の浸食や損傷の抑制された状態でコンタクトホール27が形成されていることから、電界効果型トランジスタ10の導電層20と、有機EL素子41の電極層24とは、良好な接触状態で電気的に接続されると考えられる。このため、駆動性能の向上が図れると考えられる。
Here, as described above, the
(電磁波検出器)
本実施の形態で製造される電界効果型トランジスタ10は、X線等の放射線、可視光、紫外光等の電磁波による画像を検出する電磁波検出器に好適に用いられる。
(Electromagnetic wave detector)
The
電界効果型トランジスタ10を電磁波検出器に適用した場合には、例えば、図14に示すように、本実施の形態で製造された上記電界効果型トランジスタ10における、コンタクトホール27の設けられた無機絶縁層22上に、電極層24、検出対象の電磁波に応じて電荷を生成する電荷生成層62、及び透明なバイアス電極64を積層した構成の検出素子66を設けた電磁波検出器60が挙げられる。電極層24は、電荷生成層62で生成された電界を収集する電荷収集電極として機能する。
When the
このような電磁波検出器60では、X線等の電磁波が電荷生成層62に入射すると、電荷生成層62で電荷が発生する。発生した電子は、電極層24を介してキャパシタ26に蓄積され、電界効果型トランジスタ10におけるトランジスタ素子15がオン状態とされることで、外部に取り出される。そして、この電磁波検出器60を一次元または二次元に配置し、各電磁波検出器60における電界効果型トランジスタ10を順次走査(電荷読み出し)することで、一次元または二次元の電荷情報、すなわち画像を読み出すことによって、撮像素子等に用いられる画像を検出するための電磁波検出器として用いることも可能である。
In such an
ここで、上記に説明したように、この電界効果型トランジスタ10の無機絶縁層22には、導電層20の浸食や損傷の抑制された状態でコンタクトホール27が形成されていることから、電界効果型トランジスタ10の導電層20と、検出素子66の電極層24とは、良好な接触状態で電気的に接続されると考えられる。このため、駆動性能の向上が図れると考えられる。
Here, as described above, the
なお、この電極層24を、上述のように、構成材料を選択することによって透明(可視光領域の光を50%以上透過)とし、電界効果型トランジスタ10についても透明な材料を選択することによって、電荷生成層62に残像消去用のバックライト光を照射できることから、検出性能が向上すると考えられる。
この「残像消去用のバックライト光を照射する」とは、基板12側から電極層24を介して、電荷生成層62へ電磁波を照射することを示している。すなわち、電極層24が透明であれば、画像を記録するときには、電磁波検出器60のバイアス電極64側から電荷生成層62へ電磁波を照射し、電荷生成層62に残存した電荷を消去するときには、電磁波検出器60の基板12側から電界効果型トランジスタ10及び電極層24を介して電荷生成層62へ電磁波を照射する。このため、検出性能が向上すると考えられる。
As described above, the
The phrase “irradiate afterimage erasing backlight light” indicates that the
以下に、本発明の電界効果型トランジスタの製造方法を用いて製造した電界効果型トランジスタ、及び該電界効果型トランジスタを電磁波検出器に適用した形態を、実施例により説明するが、本発明はこれらの実施例により限定されるものではない。 Hereinafter, a field effect transistor manufactured by using the method for manufacturing a field effect transistor of the present invention and a mode in which the field effect transistor is applied to an electromagnetic wave detector will be described by way of examples. However, the present invention is not limited to these examples.
(実施例1)
実施例1では、電界効果型トランジスタ1、及び該電界効果型トランジスタ1を用いた電磁波検出器を作製した。
Example 1
In Example 1, a field effect transistor 1 and an electromagnetic wave detector using the field effect transistor 1 were produced.
―電界効果型トランジスタ1の作製―
導電層形成工程
導電層形成工程では、基板上に、ゲート電極及び下部電極と、ゲート絶縁膜と、導電層と、を順に積層した積層体(図3(C)の積層体10A参照)を形成した。
基板としては、無アルカリガラス(イーグル2000、コーニング社)を用いた。
-Fabrication of field effect transistor 1-
Conductive layer forming step In the conductive layer forming step, a stacked body in which a gate electrode and a lower electrode, a gate insulating film, and a conductive layer are stacked in order is formed on a substrate (see the
As the substrate, alkali-free glass (Eagle 2000, Corning) was used.
次に、この基板上に、ゲート電極及び下部電極となる電極層として、Moを厚み40nmに蒸着し、ゲート電極及び下部電極をパターニングした。スパッタリング条件は下記条件とした。
Moのスパッタリング条件:DCマグネトロンスパッタ装置により、DCパワー380W、スパッタリングガス流量Ar=12sccmであった。
このパターニングには、フォトリソグラフィー法とウェットエッチング法とを用いた。
Next, Mo was vapor-deposited to a thickness of 40 nm on the substrate as an electrode layer to be a gate electrode and a lower electrode, and the gate electrode and the lower electrode were patterned. The sputtering conditions were as follows.
Mo sputtering conditions: DC power 380 W and sputtering gas flow rate Ar = 12 sccm by a DC magnetron sputtering apparatus.
For this patterning, a photolithography method and a wet etching method were used.
さらに、ゲート電極及び下部電極上に、下記のゲート絶縁膜を形成した。
ゲート絶縁膜:SiO2をRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO2、成膜温度54℃、スパッタガスAr/O2=12/2sccm、RFパワー400W、成膜圧力0.4Pa)にて200nm形成し、ゲート絶縁膜とした。ゲート絶縁膜SiO2のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
Further, the following gate insulating film was formed on the gate electrode and the lower electrode.
Gate insulating film: SiO 2 by RF magnetron sputtering vacuum deposition method (conditions: target SiO 2 , film forming temperature 54 ° C., sputtering gas Ar / O 2 = 12/2 sccm, RF power 400 W, film forming pressure 0.4 Pa) A gate insulating film was formed to a thickness of 200 nm. Patterning of the gate insulating film SiO 2 was performed by using a shadow mask during sputtering.
このゲート絶縁膜上に、導電層20として、IZOを厚み200nmに蒸着した。スパッタリング条件は下記条件とした。
IZOのスパッタリング条件:DCマグネトロンスパッタ装置により、DCパワー40W、スパッタリングガス流量Ar=12sccmであった。なお、酸素導入無しとした。
On this gate insulating film, IZO was deposited as a
IZO sputtering conditions: DC power 40 W, sputtering gas flow rate Ar = 12 sccm using a DC magnetron sputtering apparatus. No oxygen was introduced.
次に、この導電層上に、レジストパターンを形成した。レジストパターンの形成は、レジストをスピンコーターにより塗布することによって形成し、膜厚は1μmとした。このレジスト膜を形成後、90℃でベークした。次に、上記導電層の内の、該レジストパターンから露出した領域を、エッチング液として液温25℃のリン酸硝酸混合液を用いてエッチングすることによって導電層の加工を行ない、ソース電極、ドレイン電極、及び画素電極を形成した。この画素電極は、上記形成した下部電極と共に、キャパシタを構成する電極(上部電極と称されることもある)として機能する。 Next, a resist pattern was formed on the conductive layer. The resist pattern was formed by applying a resist with a spin coater, and the film thickness was 1 μm. After this resist film was formed, it was baked at 90 ° C. Next, a region exposed from the resist pattern in the conductive layer is etched using a phosphoric acid / nitric acid mixed solution having a liquid temperature of 25 ° C. as an etching solution, and the conductive layer is processed to obtain a source electrode and a drain. Electrodes and pixel electrodes were formed. The pixel electrode functions as an electrode (also referred to as an upper electrode) constituting a capacitor together with the formed lower electrode.
形成されたソース電極及びドレイン電極のテーパー角を、断面TEM写真用いて写真から読み取ったところ、25°であった。なお、ソース電極のテーパー角は、ソース電極の断面端部における、底面と側面との成す角度から求めた。また、ドレイン電極のテーパー角は、ドレイン電極の断面端部における、底面と側面との成す角度からもとめた。なお、この底面とは、ソース電極及びドレイン電極各々の基板側の面を示している。 When the taper angle of the formed source electrode and drain electrode was read from the photograph using a cross-sectional TEM photograph, it was 25 °. The taper angle of the source electrode was determined from the angle formed by the bottom surface and the side surface at the cross-sectional end of the source electrode. Further, the taper angle of the drain electrode was obtained from the angle formed by the bottom surface and the side surface at the end of the cross section of the drain electrode. In addition, this bottom surface has shown the surface at the side of the board | substrate of each source electrode and drain electrode.
酸化物半導体層形成工程
次に、上記ソース電極及びドレイン電極上に、非晶質酸化物半導体から構成された酸化物半導体層を形成した。この酸化物半導体層の形成方法としては、上記形成した導電層20におけるソース電極及びドレイン電極上に、InGaZnO4の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、RFマグネトロンスパッタ真空蒸着法により、Ar流量97sccm、O2流量1.6sccm、RFパワー200W、圧力0.38Paの条件で行った。厚みは、20nmであった。
Step of forming oxide semiconductor layer Next, an oxide semiconductor layer made of an amorphous oxide semiconductor was formed over the source electrode and the drain electrode. As a method for forming this oxide semiconductor layer, an RF magnetron sputtering vacuum deposition method is used to target a polycrystalline sintered body having a composition of InGaZnO 4 on the source electrode and the drain electrode in the
無機絶縁層形成工程、レジスト形成工程、露光工程
次に、上記形成した酸化物半導体層及び導電層(ソース電極、ドレイン電極、及び画素電極)上に、無機絶縁層として、Ga2O3を厚み50nmに蒸着した。スパッタリング条件は、下記条件とした。
スパッタリング条件:ターゲットとしてGa2O3を用い、RFマグネトロンスパッタ装置により、RFパワー100W、スパッタリングガス流量Ar=12sccm、O2=5.0sccmであった。
Next, on the oxide semiconductor layer and conductive layer (source electrode, drain electrode, and pixel electrode) formed above, Ga 2 O 3 is formed as an inorganic insulating layer with a thickness. Vapor deposited to 50 nm. The sputtering conditions were as follows.
Sputtering conditions: Ga 2 O 3 was used as a target, and the RF power was 100 W, the sputtering gas flow rate was Ar = 12 sccm, and O 2 = 5.0 sccm using an RF magnetron sputtering apparatus.
次に、上記無機絶縁層上にフォトレジスト膜を形成して、上記導電層の一部として該導電層における画素電極に対応する領域がコンタクトホールとして露出されるように、パターン状に露光を行なった。
詳細には、フォトレジストとして、AZエレクトロニックマテリアルズ株式会社製、商品名AZ5214−Eを用い、これをスピンコーターにより塗布することによってフォトレジスト膜形成し、プリベークを90℃で15分間行い、パターン露光した。
Next, a photoresist film is formed on the inorganic insulating layer, and exposure is performed in a pattern so that a region corresponding to the pixel electrode in the conductive layer is exposed as a contact hole as a part of the conductive layer. It was.
Specifically, as a photoresist, a product name AZ5214-E manufactured by AZ Electronic Materials Co., Ltd. is used, and this is applied by a spin coater to form a photoresist film, prebaked at 90 ° C. for 15 minutes, and pattern exposure did.
現像工程
現像工程では、アルカリ性の現像液としてAZ300MIFデベロッパー(AZエレクトロニックマテリアルズ株式会社)に90秒間浸漬した。
これによって、無機絶縁層上に形成されていたフォトレジスト膜を現像してレジストパターンを形成すると共に、該フォトレジスト膜の下層側に設けられている無機絶縁層における、該レジストパターンから露出しているが除去された。このため、該アルカリ性の現像液によって、フォトレジスト膜の現像が行なわれるとともに、該アルカリ性の現像液を用いたウェットエッチングによって、無機絶縁層が加工されてコンタクトホールが形成されることが確認された。
Development process In the development process, the film was immersed in an AZ300MIF developer (AZ Electronic Materials Co., Ltd.) for 90 seconds as an alkaline developer.
As a result, the photoresist film formed on the inorganic insulating layer is developed to form a resist pattern, and the inorganic insulating layer provided on the lower layer side of the photoresist film is exposed from the resist pattern. Has been removed. For this reason, it was confirmed that the photoresist film was developed with the alkaline developer, and the inorganic insulating layer was processed to form a contact hole by wet etching using the alkaline developer. .
なお、本実施例1の現像工程で現像したフォトレジスト膜について、25℃の液温の本実施例1で用いた上記アルカリ性の現像液(エッチング液)に対するフォトレジスト膜の溶解速度は、30nm/sであり、フォトレジスト膜は、該アルカリ性の現像液に対して可溶性を有していることが確認された。
同様に、本実施例1の現像工程でエッチングした無機絶縁層について、25℃の液温の本実施例1で用いた上記アルカリ性の現像液(エッチング液)に対する無機絶縁層の溶解速度は、2.5nm/sであり、無機絶縁層は、該アルカリ性の現像液(エッチング液)に対して可溶性を有していることが確認された。
For the photoresist film developed in the development process of Example 1, the dissolution rate of the photoresist film in the alkaline developer (etching solution) used in Example 1 at a liquid temperature of 25 ° C. was 30 nm / It was confirmed that the photoresist film was soluble in the alkaline developer.
Similarly, with respect to the inorganic insulating layer etched in the developing process of Example 1, the dissolution rate of the inorganic insulating layer in the alkaline developer (etching solution) used in Example 1 having a liquid temperature of 25 ° C. is 2 It was confirmed that the inorganic insulating layer was soluble in the alkaline developer (etching solution).
次に、上記レジストパターンを中性の剥離液(東京応化工業社製、剥離液104)を用いて剥離することによって、電界効果型トランジスタ1を作製した。 Next, the field effect transistor 1 was produced by peeling off the resist pattern using a neutral peeling solution (Tokyo Ohka Kogyo Co., Ltd., peeling solution 104).
この作製した電界効果型トランジスタ1の無機絶縁層におけるコンタクトホールの底部周縁のテーパー角を、断面TEM写真を用いて測定したところ、70°であった。
なお、この無機絶縁層におけるコンタクトホールの底部周縁のテーパー角は、無機絶縁層のコンタクトホールによって形成された側面(コンタクトホールの内周面に相当)と、無機絶縁層の底面(基板側の面)と、の成す角を測定することによって得た。
The taper angle of the bottom edge of the contact hole in the inorganic insulating layer of the manufactured field effect transistor 1 was measured using a cross-sectional TEM photograph and found to be 70 °.
Note that the taper angle of the bottom peripheral edge of the contact hole in this inorganic insulating layer is the side surface (corresponding to the inner peripheral surface of the contact hole) formed by the contact hole of the inorganic insulating layer and the bottom surface (surface on the substrate side) of the inorganic insulating layer. ) And the angle formed by measuring.
―電磁波検出器の作製―
この電界効果型トランジスタ1における、上記コンタクトホールの形成された無機絶縁層上に、電荷収集電極として機能する電極層24(図14参照)として、IZOを厚み40nmに蒸着した。スパッタリング条件は下記条件とした。
IZOのスパッタリング条件:DCマグネトロンスパッタ装置により、DCパワー40W、スパッタリングガス流量Ar=12sccmであった。なお、酸素導入無しとした。
-Production of electromagnetic wave detector-
In this field-effect transistor 1, IZO was deposited to a thickness of 40 nm as an electrode layer 24 (see FIG. 14) functioning as a charge collection electrode on the inorganic insulating layer in which the contact hole was formed. The sputtering conditions were as follows.
IZO sputtering conditions: DC power 40 W, sputtering gas flow rate Ar = 12 sccm using a DC magnetron sputtering apparatus. No oxygen was introduced.
さらに、この電荷収集電極上に、アモルファスセレンを、厚み500μmとなるように抵抗加熱蒸着することによって、電荷収集層を積層させた。さらに、この電界収集層上に、Auを厚み0.1μmとなるように抵抗加熱蒸着してバイアス電極とした。
これによって、図14に示す構成の電磁波検出器を作製した。
Further, the charge collection layer was laminated on the charge collection electrode by resistance heating vapor deposition of amorphous selenium to a thickness of 500 μm. Further, on this electric field collecting layer, Au was deposited by resistance heating so as to have a thickness of 0.1 μm to form a bias electrode.
Thus, an electromagnetic wave detector having the configuration shown in FIG. 14 was produced.
作製した電磁波検出器について、バイアス電極に正のバイアス電圧(+5kV)を印加し、電界効果型トランジスタ1のゲート電極に−5Vの電圧を印加し、ソース電極を0V(コモン)とした状態で、X線照射装置によって、80kVp、20mmAlフィルター、タングステンフィラメントのX線を1mR照射した。次に、ゲート電極に+10Vの電圧を10マイクロ秒間印加することによって電界効果型トランジスタ1におけるトランジスタ素子(図14中のトランジスタ素子15参照)をオン状態とすることで、ソース電極から取り出された電荷を検出した。この電荷の検出は、チャージアンプ検出回路を用いて、ソース電極から取り出された電荷の電荷量を検出することによって行なった。検出された電荷量は、2500pCcm-2であり、良好な電磁波検出が確認された。
For the produced electromagnetic wave detector, a positive bias voltage (+5 kV) was applied to the bias electrode, a voltage of −5 V was applied to the gate electrode of the field effect transistor 1, and the source electrode was set to 0 V (common). Using an X-ray irradiation apparatus, 1 mR of 80 kVp, 20 mm Al filter, and tungsten filament X-rays were irradiated. Next, by applying a voltage of +10 V to the gate electrode for 10 microseconds, the transistor element in the field effect transistor 1 (see
(実施例2)
実施例2では、上記実施例1で作製した電界効果型トランジスタ1を用いて、液晶素子を備えた表示装置を作製した。
(Example 2)
In Example 2, a display device including a liquid crystal element was manufactured using the field effect transistor 1 manufactured in Example 1 above.
―表示装置の作製―
実施例1で作製した電界効果型トランジスタ1における、上記コンタクトホールの形成された無機絶縁層上に、電極層24(図13参照)として、IZOを厚み40nmに蒸着した。スパッタリング条件は下記条件とした。
IZOのスパッタリング条件:DCマグネトロンスパッタ装置により、DCパワー40W、スパッタリングガス流量Ar=12sccmであった。なお、酸素導入無しとした。
―Production of display device―
In the field effect transistor 1 fabricated in Example 1, IZO was deposited to a thickness of 40 nm as the electrode layer 24 (see FIG. 13) on the inorganic insulating layer in which the contact hole was formed. The sputtering conditions were as follows.
IZO sputtering conditions: DC power 40 W, sputtering gas flow rate Ar = 12 sccm using a DC magnetron sputtering apparatus. No oxygen was introduced.
さらに、この電極層上に、後工程で設ける基板と該電極層との間隙を保持するための間隙部材として、スペーサ部材をアクリル樹脂により10μmの厚みで形成した後に、ITO電極を備えた基板を積層して接着層により該間隙部材に固定した。そして、この基板と、上記電極層と、上記間隙部材と、の間の領域(セルと称される場合がある)に、液晶層を構成する液晶材料として、(チッソ石油化学社製、商品名 LIXON4032)を注入した後に注入孔を封止することによって、表示装置を作製した。 Further, on the electrode layer, a spacer member having a thickness of 10 μm is formed of an acrylic resin as a gap member for maintaining a gap between the substrate provided in a post process and the electrode layer, and then a substrate provided with an ITO electrode is formed. Laminated and fixed to the gap member by an adhesive layer. As a liquid crystal material constituting the liquid crystal layer in a region (sometimes referred to as a cell) between the substrate, the electrode layer, and the gap member (trade name, manufactured by Chisso Petrochemical Co., Ltd.) The display device was manufactured by sealing the injection hole after injecting LIXON 4032).
作製した表示装置について、信号線電圧を最大5Vとすることによって液晶層に画像を表示させたところ、良好な画像表示が確認された。 With respect to the manufactured display device, when the signal line voltage was set to 5 V at the maximum, an image was displayed on the liquid crystal layer, and good image display was confirmed.
(比較例1)
比較例1では、上記実施例1で作製した電界効果型トランジスタ1の製造工程において酸化物半導体層及び導電層上に形成した無機絶縁層に変えて、該酸化物半導体層及び導電層上に、アクリル樹脂による樹脂層を設けた以外は、電界効果型トランジスタ1の製造方法と同じ条件及び同じ方法を用いて、比較トランジスタ1を作製した。なお、アクリル樹脂へのコンタクトホールの形成についても、電界効果型トランジスタ1の製造工程における無機絶縁層へのコンタクトホールの形成と同じウェットエッチング法を用いて行なった。
(Comparative Example 1)
In Comparative Example 1, instead of the oxide semiconductor layer and the inorganic insulating layer formed on the conductive layer in the manufacturing process of the field effect transistor 1 manufactured in Example 1 above, A comparative transistor 1 was produced using the same conditions and the same method as the method for producing the field effect transistor 1 except that a resin layer made of an acrylic resin was provided. Note that the formation of the contact hole in the acrylic resin was also performed using the same wet etching method as the formation of the contact hole in the inorganic insulating layer in the manufacturing process of the field effect transistor 1.
なお、アクリル樹脂による層(以下、比較層1と称する)の形成は下記方法により行なった。まず、アクリル樹脂として、アルカリ可溶性のアクリル樹脂である(JSR社製、商品名JEM−531)を用いて、アセトンを用いて該樹脂を塗布することによって、厚み50nmのアクリル樹脂による比較層1とした。 In addition, formation of the layer (henceforth the comparison layer 1) by an acrylic resin was performed by the following method. First, as the acrylic resin, an alkali-soluble acrylic resin (manufactured by JSR, trade name: JEM-531) is used to apply the resin using acetone, thereby comparing the comparative layer 1 with an acrylic resin having a thickness of 50 nm. did.
(比較例2)
比較例2では、上記実施例1で作製した電界効果型トランジスタ1の製造工程において、形成した無機絶縁層に変えて、SiO2からなる絶縁層を形成した。
(Comparative Example 2)
In Comparative Example 2, an insulating layer made of SiO 2 was formed in place of the formed inorganic insulating layer in the manufacturing process of the field effect transistor 1 manufactured in Example 1 above.
詳細には、実施例1で調整した電界効果型トランジスタ1の製造工程において酸化物半導体層及び導電層上に形成した無機絶縁層に変えて、該酸化物半導体層及び導電層上に、SiO2による層(以下、比較層2と称する)を設けた以外は、電界効果型トランジスタ1の製造方法と同じ条件及び同じ方法を用いて、比較トランジスタ2を作製した。
Specifically, in the manufacturing process of the field-effect transistor 1 prepared in Example 1, instead of the inorganic insulating layer formed on the oxide semiconductor layer and the conductive layer, SiO 2 is formed on the oxide semiconductor layer and the conductive layer. The
なお、SiO2による比較層2の形成は、下記方法により行なった。
詳細には、実施例1における電界効果型トランジスタ1の製造工程において形成された酸化物半導体層及び導電層上に、SiO2からなる層(50nm)をスパッタ法により形成した。スパッタ条件としては、ターゲットとしてSiO2を用い、スパッタガスとして酸素ガス5sccm、アルゴンガス5sccmの混合比50vol%の酸化性雰囲気を用いた。
次に、このSiO2からなる比較層2について、CF4ガスを用いてドライエッチングを行うことによって、この比較層にコンタクトホールを形成した。なお、この比較層2は、耐酸性及び耐アルカリ性を有しているため、ウェットエッチングは出来なかったため、ドライエッチングにより加工を行なった。
Note that the formation of the comparative layer 2 by SiO 2 was performed by the following method.
Specifically, a layer (50 nm) made of SiO 2 was formed on the oxide semiconductor layer and the conductive layer formed in the manufacturing process of the field effect transistor 1 in Example 1 by the sputtering method. As sputtering conditions, SiO 2 was used as a target, and an oxidizing atmosphere of oxygen gas 5 sccm and argon gas 5 sccm in a mixing ratio of 50 vol% was used as a sputtering gas.
Next, the
―評価―
―導電層の浸食及び破損状態評価―
実施例1で作製した電界効果型トランジスタ1の製造工程において、無機絶縁層にコンタクトホールを形成したときに、導電層におけるコンタクトホール形成によって露出した領域を、断面TEM写真を用いて確認したところ、下地の導電層が残存するという結果が確認され、コンタクトホールの形成による導電層の破損や浸食が抑制されていることが確認された。
―Evaluation―
―Evaluation of erosion and damage state of conductive layer―
In the manufacturing process of the field effect transistor 1 manufactured in Example 1, when a contact hole was formed in the inorganic insulating layer, the region exposed by the contact hole formation in the conductive layer was confirmed using a cross-sectional TEM photograph. It was confirmed that the underlying conductive layer remained, and it was confirmed that damage and erosion of the conductive layer due to the formation of the contact hole were suppressed.
また比較例1で作製した比較トランジスタ1の製造工程において、アクリル樹脂による比較層1にコンタクトホールを形成したときについても同様に、導電層におけるコンタクトホール形成によって露出した領域を、上記と同様にして確認したところ、コンタクトホール部外の領域にアクリル樹脂の無い部分が見られた。すなわち、薄い絶縁層の形成は困難であった。 Further, in the manufacturing process of the comparative transistor 1 manufactured in Comparative Example 1, when the contact hole is formed in the comparative layer 1 made of acrylic resin, the region exposed by the formation of the contact hole in the conductive layer is similarly formed as described above. As a result of confirmation, a portion having no acrylic resin was seen in a region outside the contact hole portion. That is, it was difficult to form a thin insulating layer.
一方、比較例2で作製した比較トランジスタ2の製造工程において、SiO2からなる比較層2にコンタクトホールを形成したときについても同様に、導電層におけるコンタクトホール形成によって露出した領域を、上記と同様にして確認したところ、テーパー角60°という結果が確認され、コンタクトホールは良好に形成されていることがわかった。
On the other hand, when a contact hole is formed in the
―保護性評価―
実施例および比較例で得られた電界効果型トランジスタ1、比較トランジスタ1、及び比較トランジスタ2について、ソース電極とドレイン電極を短絡し、ストレス電流IDS=3μAとなるようにダイオード接続で該ストレス電流を14時間印加した。
―Protective evaluation―
For the field effect transistor 1, the comparative transistor 1, and the
そして、このストレス前後での閾値の変化量を閾値シフト量(ΔVth)と定義し、評価を行ったところ、電界効果型トランジスタ1の閾値シフト量は0.2Vであり、比較トランジスタ1の閾値シフト量は2Vであり、比較トランジスタ2はオフ電流が非常に大きく、測定初期段階からオフ動作が得られなかった。
Then, the amount of change of the threshold before and after the stress is defined as the threshold shift amount (ΔVth) and evaluated. As a result, the threshold shift amount of the field effect transistor 1 is 0.2 V, and the threshold shift of the comparison transistor 1 is The amount was 2 V, and the off-current of the
このように、実施例1で作製した電界効果型トランジスタ1は、比較例1で作製した比較トランジスタ1、及び比較例2で作製した比較トランジスタ2に比べて閾値シフト量が小さく、安定した動作を示した。
As described above, the field-effect transistor 1 manufactured in Example 1 has a smaller threshold shift amount than the comparative transistor 1 manufactured in Comparative Example 1 and the
このように、実施例1で作製した電界効果型トランジスタ1は、比較例1で作製した比較トランジスタ1、及び比較例2で作製した比較トランジスタ2に比べて、導電層のコンタクトホール形成時における該導電層の浸食や破損が抑制されると共に、良好な動作安定性を示し酸化物半導体層及び導電層を良好に保護していることが確認された。
As described above, the field-effect transistor 1 manufactured in Example 1 is different from the comparative transistor 1 manufactured in Comparative Example 1 and the
10 電界効果型トランジスタ
12 基板
14A ゲート電極
16 ゲート絶縁膜
18 酸化物半導体層
20 導電層
20A ソース電極
20B ドレイン電極
20C 画素電極
22 無機絶縁層
24 電極層
50 有機EL表示装置
60 電磁波検出器
30B’ レジストパターン
10
Claims (8)
前記ソース電極、前記ドレイン電極、及び前記画素電極の少なくとも一つを含む導電層を形成する導電層形成工程と、
前記導電層及び前記酸化物半導体層を覆うように前記無機絶縁層を形成する無機絶縁層形成工程と、
前記無機絶縁層形成工程によって形成された前記無機絶縁層上にフォトレジスト膜を形成するレジスト形成工程と、
前記レジスト形成工程によって形成された前記フォトレジスト膜をパターン状に露光する露光工程と、
前記露光工程によって露光された前記フォトレジスト膜を現像液を用いて現像してレジストパターンを形成すると共に、該現像液をエッチング液として用いて前記無機絶縁層の内の該レジストパターンから露出した領域を除去することによって前記導電層の一部を露出させる現像工程と、
を有する電界効果型トランジスタの製造方法。 A substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, a pixel electrode, an oxide semiconductor layer mainly containing an oxide semiconductor, an inorganic insulating layer mainly containing an inorganic material, A method of manufacturing a field effect transistor having
A conductive layer forming step of forming a conductive layer including at least one of the source electrode, the drain electrode, and the pixel electrode;
An inorganic insulating layer forming step of forming the inorganic insulating layer so as to cover the conductive layer and the oxide semiconductor layer;
A resist forming step of forming a photoresist film on the inorganic insulating layer formed by the inorganic insulating layer forming step;
An exposure step of exposing the photoresist film formed by the resist formation step in a pattern;
The photoresist film exposed in the exposure step is developed using a developer to form a resist pattern, and the developer is used as an etchant in the inorganic insulating layer exposed from the resist pattern. A developing step of exposing a portion of the conductive layer by removing
The manufacturing method of the field effect transistor which has this.
該電極層形成工程によって形成された該電極層が金属酸化物を主成分としたことを特徴とする請求項1に記載の電界効果型トランジスタの製造方法。 An electrode layer forming step of forming an electrode layer so as to be electrically connected to the conductive layer partially exposed by the developing step through the exposed region;
2. The method of manufacturing a field effect transistor according to claim 1, wherein the electrode layer formed in the electrode layer forming step contains a metal oxide as a main component.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135489A JP5424724B2 (en) | 2009-06-04 | 2009-06-04 | Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector |
US12/788,298 US9214562B2 (en) | 2009-06-04 | 2010-05-27 | Method of manufacturing field-effect transistor, field-effect display device and electromagnetic wave detector |
TW099117573A TWI495017B (en) | 2009-06-04 | 2010-06-01 | Method of manufacturing field-effect transistor, field-effect transistor, display device and electromagnetic wave detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135489A JP5424724B2 (en) | 2009-06-04 | 2009-06-04 | Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283167A JP2010283167A (en) | 2010-12-16 |
JP5424724B2 true JP5424724B2 (en) | 2014-02-26 |
Family
ID=43300104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009135489A Active JP5424724B2 (en) | 2009-06-04 | 2009-06-04 | Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector |
Country Status (3)
Country | Link |
---|---|
US (1) | US9214562B2 (en) |
JP (1) | JP5424724B2 (en) |
TW (1) | TWI495017B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5241967B2 (en) * | 2010-12-08 | 2013-07-17 | シャープ株式会社 | Semiconductor device and display device |
JP2014032999A (en) * | 2012-08-01 | 2014-02-20 | Panasonic Liquid Crystal Display Co Ltd | Thin film transistor and manufacturing method thereof |
KR20140021118A (en) | 2012-08-07 | 2014-02-20 | 삼성디스플레이 주식회사 | Display device and method of manufacturing the same |
JP2014183265A (en) * | 2013-03-21 | 2014-09-29 | Toppan Printing Co Ltd | Thin film transistor array, manufacturing method thereof and image display device |
US20170236856A1 (en) * | 2014-08-05 | 2017-08-17 | Sharp Kabushiki Kaisha | Imaging panel, method of producing imaging panel, and x-ray imaging device |
WO2016021472A1 (en) * | 2014-08-05 | 2016-02-11 | シャープ株式会社 | Method for producing imaging panel, imaging panel, and x-ray imaging device |
US10192898B2 (en) * | 2016-04-08 | 2019-01-29 | Innolux Corporation | Display device including hybrid types of transistors |
CN106098738B (en) * | 2016-07-11 | 2019-02-15 | 昆山国显光电有限公司 | Organic light-emitting display device and preparation method thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5501943A (en) * | 1995-02-21 | 1996-03-26 | Motorola, Inc. | Method of patterning an inorganic overcoat for a liquid crystal display electrode |
JPH0999944A (en) | 1995-10-04 | 1997-04-15 | Kichinosuke Nagashio | Sealed container |
JP4376522B2 (en) | 2003-01-24 | 2009-12-02 | シャープ株式会社 | Electromagnetic wave detector |
US7382421B2 (en) * | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
KR20070009329A (en) * | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same |
JP2007073705A (en) | 2005-09-06 | 2007-03-22 | Canon Inc | Oxide-semiconductor channel film transistor and its method of manufacturing same |
JP4799332B2 (en) | 2006-09-12 | 2011-10-26 | 株式会社東芝 | Etching solution, etching method, and electronic component manufacturing method |
US7622403B2 (en) * | 2006-12-19 | 2009-11-24 | Chartered Semiconductor Manufacturing Ltd. | Semiconductor processing system with ultra low-K dielectric |
JP5244331B2 (en) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | Amorphous oxide semiconductor thin film, manufacturing method thereof, thin film transistor manufacturing method, field effect transistor, light emitting device, display device, and sputtering target |
US20090076322A1 (en) | 2007-09-13 | 2009-03-19 | Atsushi Matsunaga | Capsule endoscope |
JP5101387B2 (en) * | 2007-09-13 | 2012-12-19 | 富士フイルム株式会社 | Capsule endoscope |
JP4759598B2 (en) | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE USING THE SAME |
KR101058461B1 (en) | 2007-10-17 | 2011-08-24 | 엘지디스플레이 주식회사 | Array board for transverse electric field type liquid crystal display device and manufacturing method thereof |
US9041202B2 (en) * | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US8298751B2 (en) * | 2009-11-02 | 2012-10-30 | International Business Machines Corporation | Alkaline rinse agents for use in lithographic patterning |
-
2009
- 2009-06-04 JP JP2009135489A patent/JP5424724B2/en active Active
-
2010
- 2010-05-27 US US12/788,298 patent/US9214562B2/en active Active
- 2010-06-01 TW TW099117573A patent/TWI495017B/en active
Also Published As
Publication number | Publication date |
---|---|
TWI495017B (en) | 2015-08-01 |
US20100308325A1 (en) | 2010-12-09 |
TW201106432A (en) | 2011-02-16 |
US9214562B2 (en) | 2015-12-15 |
JP2010283167A (en) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5424724B2 (en) | Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector | |
US8134151B2 (en) | Thin film transistor, active matrix substrate, and image pickup device | |
US9508747B2 (en) | Thin film transistor array substrate | |
JP5528734B2 (en) | ELECTRONIC DEVICE AND ITS MANUFACTURING METHOD, DISPLAY DEVICE, AND SENSOR | |
JP5838119B2 (en) | THIN FILM TRANSISTOR AND DISPLAY DEVICE USING THE SAME | |
US20170186809A1 (en) | Tft and manufacturing method thereof, array substrate and manufacturing method thereof, x-ray detector and display device | |
JP5546794B2 (en) | FIELD EFFECT TRANSISTOR MANUFACTURING METHOD, FIELD EFFECT TRANSISTOR, AND DISPLAY DEVICE MANUFACTURING METHOD | |
JP2010186861A (en) | Thin-film transistor, and method for manufacturing the same | |
US8586406B1 (en) | Method for forming an oxide thin film transistor | |
US10475822B2 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
TWI509812B (en) | Field effect transistor, display device and sensor | |
JP5810810B2 (en) | Top gate type active matrix substrate and manufacturing method thereof | |
US9171864B2 (en) | Display substrate and method of manufacturing the same | |
WO2018014559A1 (en) | Array substrate and fabricating method thereof | |
TWI511302B (en) | Manufacturing method of thin film transistor, and display array substrate using same | |
US9893198B2 (en) | Thin film transistor utilized in array substrate and manufacturing method thereof | |
KR20180079511A (en) | Display apparatus and method of manufacturing the same | |
JP2016076712A (en) | Thin film transistor and display device using the same | |
JP2007012877A (en) | Thin film transistor and manufacturing method thereof | |
TWI517412B (en) | Thin film transistor display array substrate using same | |
CN112582479A (en) | Thin film transistor with top gate structure and manufacturing method | |
CN115911061A (en) | Array substrate, manufacturing method thereof, display panel and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5424724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |