JP2007012877A - Thin film transistor and manufacturing method thereof - Google Patents

Thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP2007012877A
JP2007012877A JP2005191902A JP2005191902A JP2007012877A JP 2007012877 A JP2007012877 A JP 2007012877A JP 2005191902 A JP2005191902 A JP 2005191902A JP 2005191902 A JP2005191902 A JP 2005191902A JP 2007012877 A JP2007012877 A JP 2007012877A
Authority
JP
Japan
Prior art keywords
organic electronic
electronic material
material layer
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005191902A
Other languages
Japanese (ja)
Inventor
Haruo Kawakami
春雄 川上
Hisato Kato
久人 加藤
Masahiko Maeda
賢彦 前田
Nobuyuki Sekine
伸行 関根
Kyoko Kato
恭子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005191902A priority Critical patent/JP2007012877A/en
Publication of JP2007012877A publication Critical patent/JP2007012877A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an organic thin film transistor which has stably realized high mobility with smooth transfer of charges among a source electrode, a drain electrode, and a channel on the gate insulating layer. <P>SOLUTION: A gate electrode 11 is provided on a substrate 10. A gate insulating layer 12 is provided on the gate electrode 11. An organic electronic material layer 13 is provided on the gate insulating layer 12. A spacer 30 is provided to a gap region between the regions for providing the source electrode and drain electrode on the organic electronic material layer 13. The organic electronic material layer 13 in the region where the source electrode and/or drain electrode is provided is removed up to the predetermined depth. A source electrode 15 and a drain electrode 14 are provided to the region to provide the source electrode and drain electrode on the gate insulating layer 12 and/or organic electronic material layer 13. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、有機電子材料を用いた薄膜トランジスタに関する。   The present invention relates to a thin film transistor using an organic electronic material.

近年、情報機器用のフラットディスプレイの普及が目覚しい。このうち液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をon/off制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ELディスプレイ(あるいは有機LEDディスプレイ)では各画素が個々に発光する(すなわち、自発光する)。このため、有機ELディスプレイは、視野角が広いという利点ばかりでなく、バックライトが不要であることから薄型化が可能になる点、さらにはフレキシブルな基板上に形成が可能である点等、多くの利点を持っている。このため、有機ELディスプレイは次世代のディスプレイとして期待されている。   In recent years, the spread of flat displays for information equipment has been remarkable. Among these, a liquid crystal display obtains color using a color filter by controlling on / off of backlight light by an optical shutter function of liquid crystal. On the other hand, in an organic EL display (or organic LED display), each pixel emits light individually (that is, self-emission). For this reason, the organic EL display not only has the advantage of a wide viewing angle, but also has the advantage that it can be thinned because it does not require a backlight, and can be formed on a flexible substrate. Have the advantage of. For this reason, an organic EL display is expected as a next-generation display.

これらのディスプレイパネルの駆動方式は、大別して2つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型(あるいは、デューティー駆動方式、単純マトリックス方式)と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には1行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち各行のデューティー期間にのみ発光制御するようにした方式である。第二の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。   The driving methods of these display panels can be roughly divided into two types. The first drive method is called a passive matrix type (or duty drive method, simple matrix method). In this case, a plurality of stripe electrodes are combined in rows and columns in a matrix, and pixels located at the intersections of the row electrodes and the column electrodes are caused to emit light by a drive signal applied to the row electrodes and the column electrodes. Signals for light emission control are usually scanned in time series for each row in the row direction, and are simultaneously applied to each column in the same row. In this method, each pixel is normally not provided with an active element, and light emission is controlled only during the duty period of each row in the row scanning period. The second driving method is an active matrix type in which each pixel has a switching element and can emit light over a scanning period of a row.

例えば、100行×150列のパネル全面を100Cd/m2の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、100Cd/m2で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が1/100になり、そのデューティー期間(選択期間)のみが発光時間となるため、発光時間内の発光輝度を100倍の10000Cd/m2とする必要がある。 For example, assume that the entire panel of 100 rows × 150 columns emits light with a display luminance of 100 Cd / m 2 . In this case, since each pixel basically emits light constantly in the active matrix type, light emission may be performed at 100 Cd / m 2 when the area ratio of the pixel and various losses are not considered. However, when trying to obtain the same display brightness with the passive matrix type, the duty ratio for driving each pixel becomes 1/100, and only the duty period (selection period) becomes the light emission time. Needs to be 100 times 10,000 Cd / m 2 .

ここで、発光輝度を増すためには発光素子に流す電流を増大させればよい。しかし、例えば有機EL発光素子においては電流を増大させるとともに発光効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機EL素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量(駆動ライン数)の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。図5に、薄膜トランジスタによる発光素子制御の等価回路を例示する概念図を示す。通常のアクティブマトリックス駆動の基本回路は、図5に示されるようにスイッチング素子として薄膜トランジスタを用いた方式が知られている。   Here, in order to increase the light emission luminance, the current passed through the light emitting element may be increased. However, it is known that, for example, in an organic EL light emitting element, the current is increased and the luminous efficiency is lowered. Due to this reduction in efficiency, when the active matrix type driving method and the passive matrix type driving method are compared with the same display luminance, the passive matrix type consumes a relatively large amount of power. Further, when the current flowing through the organic EL element is increased, there is a disadvantage that the material is likely to be deteriorated due to heat generation and the life of the display device is shortened. On the other hand, if the maximum current is limited from the viewpoints of efficiency and lifetime, it is necessary to lengthen the light emission period in order to obtain the same display luminance. However, since the duty ratio that determines the light emission time in the passive matrix driving method is the reciprocal of the number of rows of the panel, the extension of the light emission period leads to the limitation of the display capacity (number of drive lines). From these points, it is necessary to use an active matrix type driving method in order to realize a large-area, high-definition panel. FIG. 5 is a conceptual diagram illustrating an equivalent circuit for controlling a light emitting element using a thin film transistor. As a basic circuit for normal active matrix driving, a method using a thin film transistor as a switching element is known as shown in FIG.

大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ(TFT)が最も広く用いられている。しかしながら、例えば、ポリシリコンを用いるTFTを形成するプロセス温度は少なくとも250℃以上の高温であり、フレキシブルなプラスチック基板を用いることが困難である問題点がある。   In an active matrix driving method suitable for a large area and high definition, a thin film transistor (TFT) using polysilicon is most widely used as a pixel switching element. However, for example, the process temperature for forming a TFT using polysilicon is a high temperature of at least 250 ° C., which makes it difficult to use a flexible plastic substrate.

こういった従来のディスプレイパネルが有する種々の問題点に対処するため、従来から有機薄膜トランジスタ素子を用いる事が提案されている。例えば、特許文献1(特開2001-250680号公報)には、有機薄膜整流素子を有機薄膜発光部と直列に接続する技術が開示されている。また、特許文献2(WO01/15233号)には、有機薄膜トランジスタにより画素の駆動制御を行う技術が開示されている。特許文献2の開示によれば、駆動素子が有機材料により構成されるため、低温での製造プロセスが可能であり、従ってフレキシブルなプラスチック基板を用いることが可能となる。また、安価な材料やプロセスを選定できるため低コスト化も可能となる。   In order to cope with various problems of such a conventional display panel, it has been proposed to use an organic thin film transistor element. For example, Patent Document 1 (Japanese Patent Laid-Open No. 2001-250680) discloses a technique for connecting an organic thin film rectifying element in series with an organic thin film light emitting unit. Patent Document 2 (WO01 / 15233) discloses a technique for controlling driving of a pixel by an organic thin film transistor. According to the disclosure of Patent Document 2, since the driving element is made of an organic material, a manufacturing process at a low temperature is possible, and thus a flexible plastic substrate can be used. In addition, since inexpensive materials and processes can be selected, the cost can be reduced.

特開2001-250680号公報JP 2001-250680 A WO01/15233号WO01 / 15233 特開2004-266267号公報JP 2004-266267 A C.D.Sheraw, et.al., Applied Physics Letters Vol.80 (2002) p.1088C.D.Sheraw, et.al., Applied Physics Letters Vol.80 (2002) p.1088

しかしながら、このような有機薄膜トランジスタにおいては以下の問題があった。   However, such an organic thin film transistor has the following problems.

図6に、従来のボトムコンタクト型の有機薄膜トランジスタの断面図を示す。図7に、従来のトップコンタクト型の有機薄膜トランジスタの断面図を示す。図6および7に示すように、有機薄膜トランジスタの代表的な構造は、ボトムコンタクトと呼ばれるものと、トップコンタクトと呼ばれるものに大別される。   FIG. 6 shows a cross-sectional view of a conventional bottom contact type organic thin film transistor. FIG. 7 shows a cross-sectional view of a conventional top contact type organic thin film transistor. As shown in FIGS. 6 and 7, the typical structure of the organic thin film transistor is roughly classified into one called a bottom contact and one called a top contact.

図6に示すように、ボトムコンタクトにおいては、基板110上にゲート電極111が設けられ、その上に設けられたゲート絶縁層112の上にソース電極115とドレイン電極114が直接、あるいは接着層を介して形成され、その後、有機電子材料層113が形成されてなる。一方、図7に示すように、トップコンタクトにおいては、基板210上にゲート電極211が設けられ、その上に設けられたゲート絶縁層212の上に有機電子材料層213が形成された後、その上にソース電極215とドレイン電極214が形成される。いずれの場合もゲート電極に印加されるゲート電圧により、有機電子材料層のゲート絶縁層に接した部分に電荷が誘起され、その電荷がソース電極とドレイン電極の間に印加された電圧により移動することにより電流が流れる。すなわち、ゲート絶縁層に接した有機電子材料層を介して、ソース電極とドレイン電極との間に電流が流れ、この電流はゲート電極の電位により制御することができる。このソース電極とドレイン電極の間の電流経路はチャネル116,216と呼ばれるものである。チャネルは、通常ゲート絶縁層に接した有機電子材料層の数分子層の極薄い部分に形成される。   As shown in FIG. 6, in the bottom contact, a gate electrode 111 is provided on a substrate 110, and a source electrode 115 and a drain electrode 114 are formed directly or on an adhesive layer on a gate insulating layer 112 provided thereon. After that, the organic electronic material layer 113 is formed. On the other hand, as shown in FIG. 7, in the top contact, after the gate electrode 211 is provided on the substrate 210 and the organic electronic material layer 213 is formed on the gate insulating layer 212 provided thereon, A source electrode 215 and a drain electrode 214 are formed thereon. In either case, the gate voltage applied to the gate electrode induces a charge in the portion of the organic electronic material layer in contact with the gate insulating layer, and the charge moves due to the voltage applied between the source electrode and the drain electrode. Current flows. That is, a current flows between the source electrode and the drain electrode through the organic electronic material layer in contact with the gate insulating layer, and this current can be controlled by the potential of the gate electrode. The current path between the source electrode and the drain electrode is called channels 116 and 216. The channel is usually formed in a very thin portion of several molecular layers of the organic electronic material layer in contact with the gate insulating layer.

有機薄膜トランジスタに用いられる有機電子材料としては、ペンタセン、チオフェン、へキシチオフェン系ポリマー、フルオレンチオフェン系ポリマー、銅フタロシアニン、フラーレンなどがあげられる。このうち特に低分子系のペンタセン、チオフェン、銅フタロシアニン、フラーレンなどの材料は、真空蒸着で形成された場合、多結晶薄膜となる。また、成膜条件や基板の種類によって結晶の配向性が異なり、それがトランジスタの特性に大きな影響を与えることが判明している。     Examples of the organic electronic material used for the organic thin film transistor include pentacene, thiophene, hexythiophene-based polymer, fluorenethiophene-based polymer, copper phthalocyanine, and fullerene. Of these, particularly low molecular weight materials such as pentacene, thiophene, copper phthalocyanine, and fullerene, when formed by vacuum vapor deposition, are polycrystalline thin films. In addition, it has been found that the crystal orientation differs depending on the film formation conditions and the type of substrate, which greatly affects the characteristics of the transistor.

例えば、最も広く用いられているペンタセンの場合、ゲート絶縁層に用いられる金属酸化物上では分子の長手方向が基板に対して立つように配向するのに対し、ソース電極やドレイン電極に用いられる金属膜上では分子の長手方向が基板に対して平行に配向することが知られている。図8に、ボトムコンタクト型の有機薄膜トランジスタでの有機電子材料の結晶の配向を模式的に示した概念図を示す。ペンタセンの電気抵抗は分子に垂直な方向が長手方向に対して高い。このため、電流がゲート絶縁層に平行に流れる図6,7の構造では、絶縁膜上の結晶配向は好適である。しかしながら、図8に示すように、ボトムコンタクト構造とした場合、ゲート絶縁層とソース電極、ドレイン電極の境界部でのペンタセン等の結晶性に乱れが生じ、そこでの電気抵抗が増大するという特性上の不具合が生じる。   For example, in the case of pentacene, which is most widely used, the metal oxide used for the gate insulating layer is oriented so that the longitudinal direction of the molecule stands with respect to the substrate, whereas the metal used for the source and drain electrodes It is known that the longitudinal direction of molecules is oriented parallel to the substrate on the film. FIG. 8 is a conceptual diagram schematically showing the crystal orientation of the organic electronic material in the bottom contact type organic thin film transistor. The electrical resistance of pentacene is higher in the direction perpendicular to the molecule than in the longitudinal direction. For this reason, in the structure of FIGS. 6 and 7 in which current flows parallel to the gate insulating layer, the crystal orientation on the insulating film is suitable. However, as shown in FIG. 8, in the case of the bottom contact structure, the crystallinity of pentacene or the like at the boundary between the gate insulating layer and the source and drain electrodes is disturbed, and the electrical resistance increases there. The problem occurs.

トップコンタクトは、上記のようなボトムコンタクトの問題点を回避するための構造である。すなわち、本構造においては、ペンタセン等の有機電子材料層はゲート絶縁層上のみに形成されるため、結晶の配向に不連続性は生じない。このため一般に電荷移動度はボトムコンタクトに比して高い値が得られるものである。しかしながら、ゲート絶縁層上に形成される電流経路(チャネル)とソース電極、ドレイン電極の間に有機電子材料層があるため、これが電気抵抗の増大などを生じるという別の問題点があった。これは、前述のように、ペンタセン等の薄膜においては、分子長手方向の電気抵抗が分子垂直方向に比して高いことも一因となっている。この問題を軽減するには、有機電子材料層の膜厚を小さくすることが望ましい。図9に、有機電子材料が薄い場合における、トップコンタクト型の有機薄膜トランジスタでの有機電子材料の結晶の成長状態を模式的に示した概念図を示す。図9に示すように一般に有機材料薄膜は基板上で結晶が島状に成長するため、膜厚が小さい場合には有機電子材料が基板の全面を被覆できず、空間的欠陥222を生じやすくなる。このような欠陥があるとチャネル内の電流224に対する電気抵抗が高くなるので、トランジスタ素子としての抵抗はかえって低下することになる。このため、トップコンタクトにおいては有機電子材料層は一定以上の厚さが必要であり、上記の問題を解決するには到っていない。   The top contact is a structure for avoiding the problems of the bottom contact as described above. That is, in this structure, since the organic electronic material layer such as pentacene is formed only on the gate insulating layer, there is no discontinuity in crystal orientation. For this reason, generally, the charge mobility is higher than that of the bottom contact. However, since there is an organic electronic material layer between the current path (channel) formed on the gate insulating layer and the source electrode and the drain electrode, there is another problem that this causes an increase in electric resistance. This is partly because, as described above, in a thin film such as pentacene, the electrical resistance in the molecular longitudinal direction is higher than that in the vertical direction of the molecule. In order to alleviate this problem, it is desirable to reduce the thickness of the organic electronic material layer. FIG. 9 is a conceptual diagram schematically showing a crystal growth state of an organic electronic material in a top contact type organic thin film transistor when the organic electronic material is thin. As shown in FIG. 9, generally, an organic material thin film grows in an island shape on a substrate. Therefore, when the film thickness is small, the organic electronic material cannot cover the entire surface of the substrate, and a spatial defect 222 is likely to occur. . If there is such a defect, the electrical resistance to the current 224 in the channel is increased, so that the resistance as a transistor element is lowered. For this reason, the organic electronic material layer needs to have a certain thickness or more in the top contact, and has not yet been solved.

トップコンタクト構造のもう一つの課題は、有機電子材料薄膜が一般に化学的にも機械的にも脆弱であるため、チャネル長(ソース電極とドレイン電極の間隔)の制御が困難である事であった。すなわち、従来は有機電子材料薄膜への損傷を回避するため、例えば真空蒸着での形成の場合は、シャドウマスク蒸着によるパターニングが一般的であった。この場合、マスクボケによるチャネル長のばらつきが不可避であり、かつマスク厚さ等から30μm程度以下のチャネル長は形成が出来なかった。   Another problem with the top contact structure is that it is difficult to control the channel length (distance between the source electrode and the drain electrode) because the organic electronic material thin film is generally chemically and mechanically fragile. . That is, conventionally, in order to avoid damage to the organic electronic material thin film, for example, in the case of formation by vacuum vapor deposition, patterning by shadow mask vapor deposition has been common. In this case, variation in channel length due to mask blur is inevitable, and a channel length of about 30 μm or less cannot be formed due to mask thickness or the like.

このように、いずれの構造においても、ソース電極、ドレイン電極とチャネルの間に大きな電気抵抗が存在することとなり、静的な電気特性や高周波数信号への応答性に悪影響を及ぼしていた。電流経路の電気抵抗が大きい場合には、ソース電極とドレイン電極間に印加された電圧がその部分で費やされるため、素子の移動度が低下し、大きな問題となっていた。   As described above, in any structure, a large electric resistance exists between the source electrode, the drain electrode, and the channel, which adversely affects static electric characteristics and responsiveness to high-frequency signals. When the electric resistance of the current path is large, the voltage applied between the source electrode and the drain electrode is consumed in that portion, and the mobility of the element is lowered, which is a serious problem.

よって本発明の目的は、上述の点に鑑み、有機薄膜トランジスタにおいて、ソース電極、ドレイン電極と、ゲート絶縁層上のチャネルとの電荷移動をスムースにし、高い移動度を安定して実現する手段を提供するものである。   Therefore, in view of the above points, an object of the present invention is to provide means for smoothly realizing high mobility in an organic thin film transistor by smoothing charge transfer between a source electrode, a drain electrode, and a channel on a gate insulating layer. To do.

本発明の一の側面によると、薄膜トランジスタの製造方法であって、
基板を供するステップと、
該基板の上にゲート電極を設けるステップと、
該ゲート電極の上にゲート絶縁層を設けるステップと、
該ゲート絶縁層の上に有機電子材料層を設けるステップと、
該有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部を設けるステップと、
該ソース電極を設ける領域および/または該ドレイン電極を設ける領域における有機電子材料層を、所定の深さまで除去するステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ソース電極を設ける領域に、ソース電極を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ドレイン電極を設ける領域に、ドレイン電極を設けるステップと
を含む方法が提供される。
According to one aspect of the present invention, a method of manufacturing a thin film transistor, comprising:
Providing a substrate;
Providing a gate electrode on the substrate;
Providing a gate insulating layer on the gate electrode;
Providing an organic electronic material layer on the gate insulating layer;
Providing a spacer portion in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer;
Removing the organic electronic material layer in a region where the source electrode is provided and / or a region where the drain electrode is provided to a predetermined depth;
Providing a source electrode in a region where the source electrode is provided on the gate insulating layer and / or the organic electronic material layer;
Providing a drain electrode in a region where the drain electrode is provided on the gate insulating layer and / or the organic electronic material layer.

本発明の他の側面によると、薄膜トランジスタの製造方法であって、
該基板を供するステップと、
該基板の上にゲート電極を設けるステップと、
該ゲート電極の上にゲート絶縁層を設けるステップと、
該ゲート絶縁層の上に有機電子材料層を設けるステップと、
該有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ソース電極を設ける領域に、該ソース電極の上部表面が該スペーサー部の上部表面よりも低くなるように、ソース電極を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ドレイン電極を設ける領域に、該ドレイン電極の上部表面が該スペーサー部の上部表面よりも低くなるように、ドレイン電極を設けるステップと
を含む方法が提供される。
According to another aspect of the present invention, a method of manufacturing a thin film transistor, comprising:
Providing the substrate;
Providing a gate electrode on the substrate;
Providing a gate insulating layer on the gate electrode;
Providing an organic electronic material layer on the gate insulating layer;
Providing a spacer portion in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer;
Providing a source electrode in a region where the source electrode is provided on the gate insulating layer and / or the organic electronic material layer so that an upper surface of the source electrode is lower than an upper surface of the spacer portion;
Providing a drain electrode in a region where the drain electrode is provided on the gate insulating layer and / or the organic electronic material layer such that an upper surface of the drain electrode is lower than an upper surface of the spacer portion; A method of including is provided.

本発明の他の側面によると、薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
ソース電極と、
ドレイン電極と、
該ゲート絶縁層の上の、少なくとも、該ソース電極と該ドレイン電極との間の間隙領域に設けられた有機電子材料層であって、該有機電子材料層が、該ソース電極および/または該ドレイン電極の下の領域にさらに設けられている場合は、該間隙領域と比べて、該ソース電極および/または該ドレイン電極の下の領域において、該有機電子材料層の厚さが小さい、有機電子材料層と、
該有機電子材料層の上の該間隙領域に設けられたスペーサー部と
を有する薄膜トランジスタが提供される。
According to another aspect of the present invention, a thin film transistor comprising:
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode;
A drain electrode;
An organic electronic material layer provided at least in a gap region between the source electrode and the drain electrode on the gate insulating layer, wherein the organic electronic material layer includes the source electrode and / or the drain An organic electronic material having a smaller thickness of the organic electronic material layer in the region under the source electrode and / or the drain electrode than in the gap region, when further provided in the region under the electrode Layers,
There is provided a thin film transistor having a spacer portion provided in the gap region on the organic electronic material layer.

本発明の他の側面によると、薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
ソース電極と、
ドレイン電極と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域ならびに該ソース電極および/または該ドレイン電極の下の領域に設けられた有機電子材料層であって、該間隙領域と比べて、該ソース電極および/または該ドレイン電極の下の領域において、該有機電子材料層の厚さが小さい、有機電子材料層と、
を有する薄膜トランジスタが提供される。
According to another aspect of the present invention, a thin film transistor comprising:
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode;
A drain electrode;
A gap region between the source electrode and the drain electrode on the gate insulating layer and an organic electronic material layer provided in a region under the source electrode and / or the drain electrode, the gap region An organic electronic material layer having a small thickness of the organic electronic material layer in a region under the source electrode and / or the drain electrode,
A thin film transistor is provided.

本発明の他の側面によると、薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
該ゲート絶縁層の上に設けられたソース電極と、
該ゲート絶縁層の上に設けられたドレイン電極と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域に設けられた有機電子材料層であって、該有機電子材料層が結晶性材料を含み、該結晶性材料が実質的に同一の方向に配向している有機電子材料層と、
を有する薄膜トランジスタが提供される。
According to another aspect of the present invention, a thin film transistor comprising:
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode provided on the gate insulating layer;
A drain electrode provided on the gate insulating layer;
An organic electronic material layer provided in a gap region between the source electrode and the drain electrode on the gate insulating layer, wherein the organic electronic material layer includes a crystalline material, and the crystalline material is An organic electronic material layer oriented in substantially the same direction;
A thin film transistor is provided.

本発明の他の側面によると、薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
該ゲート絶縁層の上に設けられた有機電子材料層と、
該有機電子材料層の上に設けられたソース電極と、
該有機電子材料層の上に設けられたドレイン電極と、
該有機電子材料層の上の、該ソース電極と該ドレイン電極との間の間隙領域に設けられたスペーサー部であって、該スペーサー部の上部表面が、該ソース電極の上部表面および該ドレイン電極の上部表面よりも高いスペーサー部と、
を有する薄膜トランジスタが提供される。
According to another aspect of the present invention, a thin film transistor comprising:
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
An organic electronic material layer provided on the gate insulating layer;
A source electrode provided on the organic electronic material layer;
A drain electrode provided on the organic electronic material layer;
A spacer portion provided in a gap region between the source electrode and the drain electrode on the organic electronic material layer, wherein an upper surface of the spacer portion is an upper surface of the source electrode and the drain electrode. A spacer part higher than the upper surface of
A thin film transistor is provided.

本発明によれば、有機薄膜トランジスタにおいて、ソース電極、ドレイン電極と、ゲート絶縁層上のチャネルとの電荷移動をスムースにし、高い移動度と周波数特性を実現する手段を提供することができる。   According to the present invention, in an organic thin film transistor, it is possible to provide means for smooth charge transfer between a source electrode, a drain electrode, and a channel on a gate insulating layer, thereby realizing high mobility and frequency characteristics.

以下に、本発明の実施の形態を、添付図面を参照しながら説明する。もっとも、本発明は、以下に説明する実施の形態によって、限定されるものではない。   Embodiments of the present invention will be described below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described below.

図1〜3に、本発明の第1および第2の実施の形態にかかる薄膜トランジスタの製造方法を示した概念図を示す。本発明の第1および第2の実施の形態によると、薄膜トランジスタの製造方法であって、
基板10を供するステップ(図1(a)参照)と、
基板の上にゲート電極11を設けるステップ(図1(a)参照)と、
ゲート電極の上にゲート絶縁層12を設けるステップ(図1(a)参照)と、
ゲート絶縁層の上に有機電子材料層13を設けるステップ(図1(a)参照)と、
有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部30を設けるステップ(図1(b)および(c)参照)と、
ソース電極を設ける領域および/またはドレイン電極を設ける領域における有機電子材料層を、所定の深さまで除去するステップ(図2(d−1)および図3(d−2)参照)と、
ゲート絶縁層および/または有機電子材料層の上のソース電極を設ける領域に、ソース電極15を設けるステップ(図2(e−1)および図3(e−2)参照)と、
ゲート絶縁層および/または有機電子材料層の上のドレイン電極を設ける領域に、ドレイン電極14を設けるステップ(図2(e−1)および図3(e−2)参照)と
を含む方法が提供される。
1 to 3 are conceptual diagrams showing a method of manufacturing a thin film transistor according to the first and second embodiments of the present invention. According to the first and second embodiments of the present invention, a method of manufacturing a thin film transistor,
Providing a substrate 10 (see FIG. 1A);
Providing a gate electrode 11 on the substrate (see FIG. 1A);
Providing a gate insulating layer 12 on the gate electrode (see FIG. 1A);
Providing an organic electronic material layer 13 on the gate insulating layer (see FIG. 1A);
Providing a spacer portion 30 in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer (see FIGS. 1B and 1C);
Removing the organic electronic material layer in a region where the source electrode is provided and / or a region where the drain electrode is provided to a predetermined depth (see FIGS. 2D-1 and 3D-2);
Providing a source electrode 15 in a region where the source electrode is provided on the gate insulating layer and / or the organic electronic material layer (see FIGS. 2 (e-1) and 3 (e-2));
Providing a drain electrode 14 in a region where a drain electrode is provided on the gate insulating layer and / or the organic electronic material layer (see FIGS. 2 (e-1) and 3 (e-2)). Is done.

本発明にかかる製造方法は、基板10を供するステップを含む(図1(a)参照)。基板に用いることができる材料の例として、各種のガラス基板の他、ポリイミド、PEEK、PETなどの高分子フィルムを挙げることができる。   The manufacturing method according to the present invention includes a step of providing a substrate 10 (see FIG. 1A). Examples of materials that can be used for the substrate include various glass substrates and polymer films such as polyimide, PEEK, and PET.

本発明にかかる製造方法は、基板の上にゲート電極11を設けるステップをさらに含む(図1(a)参照)。ゲート電極は、真空蒸着、スピンコート、スパッタ等により設けることができる。この際、必要に応じて、ゲート電極は、シャドウマスクやフォトプロセスによりパターニングすることができる。ゲート電極に用いることができる材料の例として、各種金属材料、有機導電性材料を挙げることができる。ゲート電極に用いる材料は、基板への密着性や、後述するゲート絶縁層の形成の容易さなどを勘案して決定することが好ましい。例えば、ゲート電極に用いる材料として、タンタルが好ましい。タンタルに陽極酸化処理を行うことにより得られる陽極酸化膜を、ゲート絶縁層として使用することができるためである。   The manufacturing method according to the present invention further includes a step of providing the gate electrode 11 on the substrate (see FIG. 1A). The gate electrode can be provided by vacuum deposition, spin coating, sputtering, or the like. At this time, the gate electrode can be patterned by a shadow mask or a photo process as necessary. Examples of materials that can be used for the gate electrode include various metal materials and organic conductive materials. The material used for the gate electrode is preferably determined in consideration of the adhesion to the substrate and the ease of forming a gate insulating layer described later. For example, tantalum is preferable as a material used for the gate electrode. This is because an anodized film obtained by anodizing tantalum can be used as a gate insulating layer.

本発明にかかる製造方法は、ゲート電極の上にゲート絶縁層12を設けるステップをさらに含む(図1(a)参照)。ゲート絶縁層は、真空蒸着やスピンコート等により設けることができる。この際、必要に応じて、ゲート絶縁層は、シャドウマスクやフォトプロセスによりパターニングすることができる。ゲート絶縁層に用いることができる材料の例として、各種金属酸化物、例えばシリコン、アルミ、タンタル、チタン、ストロンチウム、バリウムなどの酸化物、これらの金属の陽極酸化膜、これら酸化物の混合酸化物を挙げることができる。また、高分子材料、例えばポリスチレン、ポリビニルアルコール、ポリビニールフェノール、アクリルなどのポリマー材料も用いることができる。特に、金属酸化物は高分子材料に比して誘電率が高い材料が多く、トランジスタを比較的低電圧で駆動することが可能であるという特徴を有する。これに対し、高分子材料は比較的誘電率が低いため、高速応答性がよいという特徴がある。   The manufacturing method according to the present invention further includes a step of providing a gate insulating layer 12 on the gate electrode (see FIG. 1A). The gate insulating layer can be provided by vacuum deposition, spin coating, or the like. At this time, the gate insulating layer can be patterned by a shadow mask or a photo process as necessary. Examples of materials that can be used for the gate insulating layer include various metal oxides such as silicon, aluminum, tantalum, titanium, strontium, and barium oxides, anodic oxide films of these metals, and mixed oxides of these oxides. Can be mentioned. In addition, polymer materials such as polymer materials such as polystyrene, polyvinyl alcohol, polyvinyl phenol, and acrylic can also be used. In particular, many metal oxides have a dielectric constant higher than that of a polymer material, and the transistor can be driven at a relatively low voltage. On the other hand, the polymer material has a characteristic that the high-speed response is good because the dielectric constant is relatively low.

本発明にかかる製造方法は、ゲート絶縁層の上に有機電子材料層13を設けるステップをさらに含む(図1(a)参照)。有機電子材料層は、真空蒸着やスピンコート等により設けることができる。以下に詳細に説明するように、本発明は、有機電子材料層が、結晶性材料を含む場合に好適である。   The manufacturing method according to the present invention further includes a step of providing an organic electronic material layer 13 on the gate insulating layer (see FIG. 1A). The organic electronic material layer can be provided by vacuum deposition, spin coating, or the like. As described in detail below, the present invention is suitable when the organic electronic material layer contains a crystalline material.

特に、結晶性材料が、下記構造式(I)で表されるアセン系化合物であることが好ましい。これは、これらのアセン系化合物薄膜は、結晶性が高く、また基板との密着性が高いため、その他の有機電子材料層に比して、化学的にも機械的にも安定性が高いためである。

Figure 2007012877
(式中、Rは、水素、置換基を有しても良い炭素数1〜6のアルキル基、置換基を有しても良いアリール基、置換基を有しても良い炭素数1〜6のアルコキシ基、
Figure 2007012877
またはアントラセン骨格と芳香環もしくは複素環を形成する残基を表し、nは1〜10の整数を表す。) In particular, the crystalline material is preferably an acene compound represented by the following structural formula (I). This is because these acene-based compound thin films have high crystallinity and high adhesion to the substrate, and therefore are more chemically and mechanically stable than other organic electronic material layers. It is.
Figure 2007012877
(In the formula, R is hydrogen, an alkyl group having 1 to 6 carbon atoms which may have a substituent, an aryl group which may have a substituent, or an optionally substituted carbon group having 1 to 6 carbon atoms. An alkoxy group of
Figure 2007012877
Alternatively, it represents a residue that forms an aromatic ring or a heterocyclic ring with an anthracene skeleton, and n represents an integer of 1 to 10. )

上記式(I)で示されるアセン系材料におけるRとして、水素、メチル、フェニル、p−メトキシフェニル、メトキシ、

Figure 2007012877
等が挙げられるが、これらに限定されるものではない。また、Rは、アントラセン骨格と芳香環もしくは複素環を形成する残基であってもよく、例えば、アントラセン骨格と縮合して芳香環もしくは複素環を形成する残基であってもよい。このようなRの例として、下式I−13〜I−15,I−18〜I−26に記載のものが挙げられる。 As R in the acene-based material represented by the above formula (I), hydrogen, methyl, phenyl, p-methoxyphenyl, methoxy,
Figure 2007012877
However, it is not limited to these. R may be a residue that forms an aromatic ring or a heterocyclic ring with an anthracene skeleton. For example, R may be a residue that forms an aromatic ring or a heterocyclic ring by condensing with an anthracene skeleton. Examples of such R include those described in the following formulas I-13 to I-15 and I-18 to I-26.

有機半導体層材料のアセン系材料としては、具体的には下記構造式(I−1)〜(I−26)が挙げられる。

Figure 2007012877
Figure 2007012877
Specific examples of the acene-based material of the organic semiconductor layer material include the following structural formulas (I-1) to (I-26).
Figure 2007012877
Figure 2007012877

有機電子材料層に用いることができる材料として、前記アセン系化合物の他、ペンタセン、チオフェン、へキシチオフェン系ポリマー、フルオレンチオフェン系ポリマー、銅フタロシアニン、フラーレン等を挙げることができる。有機電子材料層に用いることができる材料は、これらに限定されるものではなく、多くの有機電子材料が適用可能である。   Examples of materials that can be used for the organic electronic material layer include pentacene, thiophene, hexthiophene polymer, fluorene thiophene polymer, copper phthalocyanine, and fullerene, in addition to the acene compound. The materials that can be used for the organic electronic material layer are not limited to these, and many organic electronic materials are applicable.

本発明にあっては、後述するように、ソース電極を設ける領域および/またはドレイン電極を設ける領域における有機電子材料層を除去することができるが、除去されない領域(ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域)における有機電子材料層の厚さが、1〜100nmであることが好ましく、5〜50nmであることがさらに好ましい。例えば代表的なアセン系材料であるペンタセンの場合、その分子長さは約1.5nmであり、好ましくはこれが基板上にほぼ垂直方向に立った状態で配向している。そして、その約1.5nm厚さの層が積層されて薄膜が形成され、電流は分子長手方向に垂直(基板に平行)に流れるものである。特に、本発明の素子では電流はゲート絶縁膜側に集中して流れるが、その領域は数分子層の範囲であとされている。分子層の厚さは有機電子材料の構造により異なるが、凡そ1〜2nm程度であり、有機電子材料層の下限はその値と同等となる。本発明の構造における有機電子材料層の厚さについては上限は特にないが、上記のように電気伝導に寄与する領域が数分子層であることから、上記の範囲以上に厚くしても有用な効果はなく、上記の値に止めるのがプロセスコストの面から妥当である。   In the present invention, as described later, the organic electronic material layer in the region where the source electrode is provided and / or the region where the drain electrode is provided can be removed, but the region which is not removed (the region where the source electrode is provided and the drain electrode) The thickness of the organic electronic material layer in the gap region between the region and the region where the first electrode is provided is preferably 1 to 100 nm, and more preferably 5 to 50 nm. For example, in the case of pentacene, which is a typical acene-based material, its molecular length is about 1.5 nm, and it is preferably oriented in a state of standing in a substantially vertical direction on the substrate. Then, the thin layer is formed by laminating the layers having a thickness of about 1.5 nm, and the current flows perpendicularly to the molecular longitudinal direction (parallel to the substrate). In particular, in the element of the present invention, the current flows in a concentrated manner on the gate insulating film side, but the region is in the range of several molecular layers. The thickness of the molecular layer varies depending on the structure of the organic electronic material, but is about 1 to 2 nm, and the lower limit of the organic electronic material layer is equivalent to that value. There is no particular upper limit on the thickness of the organic electronic material layer in the structure of the present invention, but since the region contributing to electrical conduction is a few molecular layers as described above, it is useful to make it thicker than the above range. There is no effect, and it is reasonable from the viewpoint of process cost to stop at the above value.

このように、本発明にあっては、ソース電極およびドレイン電極を設ける前に有機電子材料層を設けるので、上記したボトムコンタクト型のトランジスタのように、結晶の配向はソース電極やドレイン電極近傍でも乱れることがない。すなわち、本発明により、有機電子材料層が結晶性材料を含み、結晶性材料が実質的に同一の方向に配向している薄膜トランジスタを提供することができる。   As described above, in the present invention, since the organic electronic material layer is provided before the source electrode and the drain electrode are provided, the crystal is oriented even in the vicinity of the source electrode and the drain electrode as in the above-described bottom contact type transistor. There is no disturbance. That is, according to the present invention, it is possible to provide a thin film transistor in which the organic electronic material layer includes a crystalline material and the crystalline material is oriented in substantially the same direction.

なお、有機電子材料層における結晶性材料の配向状態、すなわち、有機電子材料層において結晶性材料が実質的に同一の方向に配向しているか否かは、以下のように測定することができる。薄膜の配向解析については幾つかの方法があるが、一般的に行われるX線回折による方法が最も簡便である。例えば、通常のθ―2θ法(out-of-plane法)と薄膜に対するX線の入射角を小さくした低角入射法(in-plane法)での回折角強度の比較によって、配向の概要を知る個とができる。また、レーザー照射の反射光の2次高調波成分の解析によっても可能である。   Note that the orientation state of the crystalline material in the organic electronic material layer, that is, whether or not the crystalline material is oriented in substantially the same direction in the organic electronic material layer can be measured as follows. There are several methods for analyzing the orientation of a thin film, but the X-ray diffraction method generally performed is the simplest. For example, by comparing the diffraction angle intensity between the normal θ-2θ method (out-of-plane method) and the low-angle incidence method (in-plane method) with a small incident angle of X-rays on the thin film, the orientation can be outlined. You can get to know. It is also possible by analyzing the second harmonic component of the reflected light of laser irradiation.

本発明にかかる製造方法は、有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部30を設けるステップをさらに含む(図1(b)および(c)参照)。例えば、当該ステップは、
有機電子材料層の上に、フォトレジスト性材料を塗布する段階(図1(b)参照)と、
塗布されたフォトレジスト性材料のうち、ソース電極を設ける領域およびドレイン電極を設ける領域には電磁波を照射することなしに、前記間隙領域に電磁波を照射し、前記間隙領域においてフォトレジスト性材料を硬化させる段階と、
硬化していないフォトレジスト性材料を除去する段階(図1(c)参照)と
により行うことができる。
The manufacturing method according to the present invention further includes a step of providing a spacer portion 30 in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer (FIG. 1B and (See (c)). For example, the step
Applying a photoresist material on the organic electronic material layer (see FIG. 1B);
Of the applied photoresist material, the region where the source electrode is provided and the region where the drain electrode is provided are not irradiated with electromagnetic waves, but the gap regions are irradiated with electromagnetic waves, and the photoresist materials are cured in the gap regions. And the stage
And removing the uncured photoresist material (see FIG. 1 (c)).

フォトレジスト性材料を塗布するステップは、スピンコート等の方法で行うことができる。塗布されたフォトレジスト性材料の所定の領域に電磁波を照射するステップは、フォトリソグラフにより行うことができる。この際、上記間隙領域には電磁波照射するが、ソース電極を設ける領域とドレイン電極を設ける領域には電磁波を照射しない。当該ステップにより、光架橋反応を起こさせ、間隙領域においてスペーサー部材料を硬化させることができる。一方で、電磁波を照射していない、ソース電極を設ける領域とドレイン電極を設ける領域においては、フォトレジスト性材料は硬化していない。さらに、硬化していないフォトレジスト性材料を除去するステップは、水や有機溶剤等の現像液により洗浄することにより行うことができる。この際の現像液は、用いたフォトレジスト性材料に応じて適宜選択することができる。この際、トランジスタの機能を阻害しない限り、硬化したフォトレジスト性材料の層が、ソース電極を設ける領域およびドレイン電極を設ける領域ならびに上記間隙領域以外の領域に設けられてもよい。   The step of applying the photoresist material can be performed by a method such as spin coating. The step of irradiating the predetermined region of the applied photoresist material with the electromagnetic wave can be performed by photolithography. At this time, the gap region is irradiated with electromagnetic waves, but the region where the source electrode is provided and the region where the drain electrode is provided are not irradiated with electromagnetic waves. By this step, the photocrosslinking reaction can be caused and the spacer material can be cured in the gap region. On the other hand, the photoresist material is not cured in the region where the source electrode is provided and the region where the drain electrode is provided where no electromagnetic wave is irradiated. Furthermore, the step of removing the uncured photoresist material can be performed by washing with a developer such as water or an organic solvent. The developing solution at this time can be appropriately selected according to the photoresist material used. At this time, a layer of a cured photoresist material may be provided in a region other than the region where the source electrode is provided, the region where the drain electrode is provided, and the gap region as long as the function of the transistor is not hindered.

なお、フォトレジスト性材料は、広く、所定の波長を有する電磁波を照射することで硬化させることができる材料をいう。特に、フォトレジスト性材料が、ポリビニルアルコール等に重クロム酸アンモニウム等の感光性付与材料を添加したものであることが好ましい。すなわち、フォトレジスト性材料が、ポリビニルアルコールを含むことが好ましい。なお、ポリビニルアルコール等の数平均分子量(GPC測定、ポリスチレン換算)が、30,000〜190,000であることが好ましい。感光性付与材料の例として、重クロム酸アンモニウムを挙げることができる。これは、ポリビニルアルコールが水溶性であり、これをフォトレジストとして用いる場合、現像液として水を用いることが可能であるため、有機電子材料層への化学的影響を小さくすることが可能なためである。一方で、ペンタセン等の有機電子材料を、水以外の有機溶剤に触れさせた場合、有機電子材料と有機溶剤の組み合わせや、処理条件等によっては、有機電子材料の結晶状態などが変化して電気特性が劣化するおそれがある。   Note that the photoresist material widely refers to a material that can be cured by irradiation with an electromagnetic wave having a predetermined wavelength. In particular, the photoresist material is preferably a material obtained by adding a photosensitizing material such as ammonium dichromate to polyvinyl alcohol or the like. That is, the photoresist material preferably contains polyvinyl alcohol. In addition, it is preferable that number average molecular weights (GPC measurement, polystyrene conversion), such as polyvinyl alcohol, are 30,000-190,000. An example of the photosensitizing material is ammonium bichromate. This is because polyvinyl alcohol is water-soluble, and when it is used as a photoresist, it is possible to use water as a developer, so that the chemical effect on the organic electronic material layer can be reduced. is there. On the other hand, when an organic electronic material such as pentacene is exposed to an organic solvent other than water, the crystalline state of the organic electronic material changes depending on the combination of the organic electronic material and the organic solvent, processing conditions, etc. The characteristics may deteriorate.

なお、ポリビニルアルコール等に重クロム酸アンモニウム等を添加することは、感光性を付与することは従来から行われ、公知の技術である。また、このような材料を用いて、有機電子材料であるペンタセンの薄膜にフォトリソグラフが可能であることは、例えば非特許文献1(Sheraw et al., 2002)に開示されている。   It should be noted that the addition of ammonium bichromate or the like to polyvinyl alcohol or the like has been conventionally performed to impart photosensitivity, and is a known technique. Further, it is disclosed in, for example, Non-Patent Document 1 (Sheraw et al., 2002) that a thin film of pentacene, which is an organic electronic material, can be photolithographed using such a material.

このように、本発明の第1および第2の実施の形態にかかる薄膜トランジスタは、有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域に設けられたスペーサー部を有する。また、上記したように、スペーサー部が、硬化したフォトレジスト性材料を含むことが好ましい。   Thus, the thin film transistor according to the first and second embodiments of the present invention is provided in the gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer. Has a spacer part. Further, as described above, it is preferable that the spacer portion includes a cured photoresist material.

ここで、スペーサー部を設けるステップにおいて、(A)ソース電極を設けるステップを行う際の、(i)有機電子材料層を除去するステップにおいて有機電子材料層が厚さ方向について一部のみ除去されている場合(第1の実施の形態)または除去されていない場合には、スペーサー部の上部表面と有機電子材料層のソース電極を設ける領域における上部表面との間の厚さ方向の距離、または、(ii)有機電子材料層を除去するステップにおいて有機電子材料層が厚さ方向について完全に除去される場合(第2の実施の形態)には、スペーサー部の上部表面とゲート絶縁層の上部表面との間の厚さ方向の距離が、ソース電極の厚さよりも厚くなるようにスペーサー部を設けることが好ましい。同様に、スペーサー部を設けるステップにおいて、(B)ドレイン電極を設けるステップを行う際の、(i)有機電子材料層を除去するステップにおいて有機電子材料層が厚さ方向について一部のみ除去されている場合(第1の実施の形態)または除去されていない場合には、スペーサー部の上部表面と有機電子材料層のドレイン電極を設ける領域における上部表面との間の厚さ方向の距離、または、(ii)有機電子材料層を除去するステップにおいて有機電子材料層が厚さ方向について完全に除去される場合(第2の実施の形態)には、スペーサー部の上部表面とゲート絶縁層の上部表面との間の厚さ方向の距離が、ドレイン電極の厚さよりも厚くなるようにスペーサー部を設けることが好ましい。具体的には、薄膜トランジスタ完成時においてスペーサー部の厚さが、1μm以上であることが好ましい。また、薄膜トランジスタ完成時のスペーサー部の厚さが、10μm以下であることが好ましく、5μm以下であることがさらに好ましい。   Here, in the step of providing the spacer portion, (A) in the step of providing the source electrode, (i) in the step of removing the organic electronic material layer, the organic electronic material layer is partially removed in the thickness direction. If (first embodiment) or not removed, the distance in the thickness direction between the upper surface of the spacer portion and the upper surface in the region where the source electrode of the organic electronic material layer is provided, or (Ii) When the organic electronic material layer is completely removed in the thickness direction in the step of removing the organic electronic material layer (second embodiment), the upper surface of the spacer portion and the upper surface of the gate insulating layer It is preferable to provide the spacer portion so that the distance in the thickness direction between the first electrode and the second electrode is larger than the thickness of the source electrode. Similarly, in the step of providing the spacer portion, in the step of (B) providing the drain electrode, in the step of (i) removing the organic electronic material layer, the organic electronic material layer is partially removed in the thickness direction. If it is (first embodiment) or not removed, the distance in the thickness direction between the upper surface of the spacer portion and the upper surface in the region where the drain electrode of the organic electronic material layer is provided, or (Ii) When the organic electronic material layer is completely removed in the thickness direction in the step of removing the organic electronic material layer (second embodiment), the upper surface of the spacer portion and the upper surface of the gate insulating layer It is preferable to provide the spacer portion so that the distance in the thickness direction between the first electrode and the second electrode is larger than the thickness of the drain electrode. Specifically, the thickness of the spacer portion is preferably 1 μm or more when the thin film transistor is completed. In addition, the thickness of the spacer portion when the thin film transistor is completed is preferably 10 μm or less, and more preferably 5 μm or less.

これは、スペーサー部に、ソース電極およびドレイン電極の厚さに比して充分大きな厚さを与えることで、スペーサー部を形成した後にソース電極とドレイン電極を形成する際に、両電極間の電気的絶縁を容易に確保することができるためである。通常、ソース電極およびドレイン電極は60〜100nmの厚さで形成されるため、スペーサー部の厚さは、それより充分厚い上記範囲であることが好ましい。   This is because the spacer portion is given a sufficiently large thickness compared to the thickness of the source electrode and the drain electrode, so that when the source electrode and the drain electrode are formed after the spacer portion is formed, the electric This is because the electrical insulation can be easily secured. In general, since the source electrode and the drain electrode are formed with a thickness of 60 to 100 nm, it is preferable that the thickness of the spacer portion is in the above range sufficiently thicker than that.

例えば、真空蒸着により電極材料を付着させる場合、蒸着時に基板上に飛来する材料の直進性が高い。このため、基板に対して垂直に材料が飛来する場合は、スペーサー部の側面にはほとんど電極材料が付着しない。また多少でも斜めに材料が飛来する場合は、少なくとも片側のスペーサー部の側面には電極材料が付着しないので、ソース電極とドレイン電極の電気的絶縁は良好に保たれる。ただし、このような場合であっても、蒸着時に飛来する材料の散乱などによる短絡の可能性をより減少させるために、スペーサー部の厚さは、ソース電極、ドレイン電極の厚さに比して充分大きいことが好ましい。発明者らは、検討の結果、スペーサー部の厚さが上記範囲で、短絡の可能性をほぼ無視できることを見出したものである。   For example, when the electrode material is attached by vacuum vapor deposition, the straightness of the material flying on the substrate during vapor deposition is high. For this reason, when the material comes perpendicular to the substrate, the electrode material hardly adheres to the side surface of the spacer portion. In addition, when the material flies at an angle, the electrode material does not adhere to at least the side surface of the spacer portion, so that the electrical insulation between the source electrode and the drain electrode is kept good. However, even in such a case, in order to further reduce the possibility of a short circuit due to scattering of the material flying during deposition, the thickness of the spacer portion is compared with the thickness of the source electrode and the drain electrode. It is preferable that it is sufficiently large. As a result of the study, the inventors have found that the possibility of short-circuiting can be almost ignored when the thickness of the spacer portion is in the above range.

これに加えて、後述する有機電子材料層のエッチングの後にも、スペーサー部は残存する必要がある。通常、有機電子材料層の厚さは50nm程度であり、仮にスペーサー部も、有機電子材料層の厚さと同程度のエッチングを受けたとしても、スペーサー部の厚さが上記範囲であれば、十分な厚さを維持することができる。   In addition to this, the spacer portion needs to remain after the etching of the organic electronic material layer described later. Usually, the thickness of the organic electronic material layer is about 50 nm, and even if the spacer portion is etched to the same extent as the thickness of the organic electronic material layer, it is sufficient if the thickness of the spacer portion is in the above range. Thickness can be maintained.

また、本発明は、チャネル長に対応する、ソース電極を設ける領域とドレイン電極を設ける領域との間の長さを、30μm以下とする場合に好適であり、3〜5μmとする場合にさらに好適である。また、本発明は、ソース電極を設ける領域とドレイン電極を設ける領域との間の幅を、20μm以上とする場合に好適であり、60μm以上とする場合にさらに好適である。   In addition, the present invention is suitable when the length between the region where the source electrode is provided and the region where the drain electrode is provided corresponding to the channel length is 30 μm or less, and more preferably when the length is 3 to 5 μm. It is. The present invention is suitable when the width between the region where the source electrode is provided and the region where the drain electrode is provided is 20 μm or more, and more preferably when the width is 60 μm or more.

なお、本発明にかかる製造方法は、前記間隙領域にスペーサー部を設けるステップの前に、有機電子材料層の上に、保護層を設けるステップをさらに含むことが好ましい。すなわち、本発明にかかる薄膜トランジスタは、有機電子材料層とスペーサー部との間に設けられた保護層をさらに有することが好ましい。保護層には、有機電子材料層を実質的に劣化させることなしに有機電子材料層の上に設けることができ、用いられるフォトレジスト性材料に対する現像液に耐性であり、エッチング等により所定の領域のみ除去できるものであれば、任意の材料を用いることができる。具体的には、保護層に用いることができる材料の例として、パリレンを挙げることができる。   In addition, it is preferable that the manufacturing method concerning this invention further includes the step which provides a protective layer on the organic electronic material layer before the step which provides a spacer part in the said gap | interval area | region. In other words, the thin film transistor according to the present invention preferably further includes a protective layer provided between the organic electronic material layer and the spacer portion. The protective layer can be provided on the organic electronic material layer without substantially degrading the organic electronic material layer, is resistant to a developer for the photoresist material used, and is formed in a predetermined region by etching or the like. Any material that can be removed only can be used. Specifically, parylene can be given as an example of a material that can be used for the protective layer.

パリレン膜等の保護層を設けるステップは、CVDにより行うことができる。このため、パリレン膜を設ける際には、溶剤を用いる必要がない。パリレン膜を設けた後、パリレン膜の上に、フォトレジスト性材料を塗布し、露光、現像を行っても、パリレンに保護された有機電子材料層は現像液により劣化することはない。後述するように、現像によりフォトレジスト性材料を除去した領域を更に酸素プラズマ等によりエッチングすることで所要のスペーサー部を形成することができる。   The step of providing a protective layer such as a parylene film can be performed by CVD. For this reason, when providing a parylene film, it is not necessary to use a solvent. Even if a photoresist material is applied on the parylene film after the parylene film is provided, and exposure and development are performed, the organic electronic material layer protected by the parylene is not deteriorated by the developer. As will be described later, the required spacer portion can be formed by further etching the region where the photoresist material has been removed by development with oxygen plasma or the like.

本発明にかかる製造方法は、ソース電極を設ける領域および/またはドレイン電極を設ける領域における有機電子材料層を、所定の深さまで除去するステップをさらに含むことが好ましい(図2(d−1)および図3(d−2)参照)。所定の深さまで除去するとは、有機電子材料層を、厚さ方向に一部のみ除去すること(第1の実施の形態、図2(d−1)参照)と、ゲート絶縁層に至るまで(完全に)除去すること(第2の実施の形態、図3(d−2)参照)とを含む。有機電子材料層を除去するステップは、エッチングにより行うことができる。より具体的には、有機電子材料層を除去するステップは、酸素プラズマや紫外線照射などによるドライエッチングなどにより容易に行うことができる。   It is preferable that the manufacturing method according to the present invention further includes a step of removing the organic electronic material layer in a region where the source electrode is provided and / or a region where the drain electrode is provided to a predetermined depth (FIG. 2 (d-1) and (Refer FIG.3 (d-2)). The removal to a predetermined depth means that only part of the organic electronic material layer is removed in the thickness direction (see the first embodiment, FIG. 2 (d-1)) and the gate insulating layer is reached ( (Completely) (see the second embodiment, FIG. 3 (d-2)). The step of removing the organic electronic material layer can be performed by etching. More specifically, the step of removing the organic electronic material layer can be easily performed by dry etching using oxygen plasma or ultraviolet irradiation.

これは、スペーサー部(フォトレジスト性材料)を除去することで、有機電子材料層が露出した領域から、スペーサー部の残渣をさらに除去するためである。すなわち、有機電子材料層を除去し、ゲート絶縁層上に形成される電流経路(チャネル)とソース電極またはドレイン電極との間の距離を短くする(またはなくす)ことによって、電流経路(チャネル)とソース電極またはドレイン電極との間の有機電子材料層における電気抵抗を小さくできるためである。本実施の形態にかかる製造方法によれば、有機電子材料層は一旦、均一な厚さの膜として形成された後、エッチング等により膜の厚さを小さくされる。このため、上記したトップコンタクト型おトランジスタで有機電子材料層の厚さを小さくした場合の島状成長のような問題は生じない。   This is because by removing the spacer portion (photoresist material), the spacer portion residue is further removed from the region where the organic electronic material layer is exposed. That is, by removing the organic electronic material layer and shortening (or eliminating) the distance between the current path (channel) formed on the gate insulating layer and the source or drain electrode, the current path (channel) This is because the electric resistance in the organic electronic material layer between the source electrode and the drain electrode can be reduced. According to the manufacturing method according to the present embodiment, the organic electronic material layer is once formed as a film having a uniform thickness, and then the thickness of the film is reduced by etching or the like. Therefore, there is no problem such as island growth when the thickness of the organic electronic material layer is reduced in the above-described top contact transistor.

また特に、例えば、上記したようにスペーサー部がフォトレジスト性材料のような絶縁体であり、かつ有機電子材料層が多結晶膜である場合には、結晶粒界(すなわち、有機電子材料層とソース電極またはドレイン電極との間および有機電子材料の結晶粒同士の間)に絶縁性のフォトレジスト性材料が進入する。このため、有機電子材料層の厚さ方向の電気抵抗は、上記したトップコンタクト型トランジスタ(ソース電極およびドレイン電極が有機電子材料層に直接形成される)に比して大きくなる場合がある。有機電子材料層を除去することは、この影響を最小限に抑制するとともに、上記した有機電子材料層の厚さの低減による電気抵抗の低減に大きな効果を持つものである。   In particular, for example, as described above, when the spacer portion is an insulator such as a photoresist material and the organic electronic material layer is a polycrystalline film, the crystal grain boundary (that is, the organic electronic material layer and An insulating photoresist material enters between the source electrode or the drain electrode and between the crystal grains of the organic electronic material. For this reason, the electrical resistance in the thickness direction of the organic electronic material layer may be larger than that of the above-described top contact transistor (the source electrode and the drain electrode are directly formed on the organic electronic material layer). The removal of the organic electronic material layer suppresses this influence to the minimum, and has a great effect on reducing the electric resistance by reducing the thickness of the organic electronic material layer described above.

このように、本発明にかかる薄膜トランジスタは、ゲート絶縁層の上の、少なくとも、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域に設けられた有機電子材料層を有する。すなわち、有機電子材料層は、ゲート絶縁層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域に加えて、ソース電極を設ける領域および/またはドレイン電極を設ける領域に設けることもできる。特に、有機電子材料層が、ゲート絶縁層の上の、ソース電極を設ける領域および/またはドレイン電極を設ける領域にさらに設けられている場合は、間隙領域と比べて、ソース電極を設ける領域および/またはドレイン電極を設ける領域において、有機電子材料層の厚さが小さいことが好ましい。   As described above, the thin film transistor according to the present invention includes the organic electronic material layer provided on the gate insulating layer at least in the gap region between the region where the source electrode is provided and the region where the drain electrode is provided. That is, the organic electronic material layer is formed on the gate insulating layer in the region where the source electrode is provided and / or the region where the drain electrode is provided, in addition to the gap region between the region where the source electrode is provided and the region where the drain electrode is provided. It can also be provided. In particular, when the organic electronic material layer is further provided on the gate insulating layer in the region where the source electrode is provided and / or the region where the drain electrode is provided, the region where the source electrode is provided and Alternatively, the thickness of the organic electronic material layer is preferably small in the region where the drain electrode is provided.

本発明にかかる製造方法は、ゲート絶縁層および/または有機電子材料層の上のソース電極を設ける領域に、ソース電極を設けるステップと、ゲート絶縁層および/または有機電子材料層の上のドレイン電極を設ける領域に、ドレイン電極を設けるステップとをさらに含む(図2(e−1)および図3(e−2)参照)。すなわち、ソース電極を設ける領域および/またはドレイン電極を設ける領域において、有機電子材料層が、厚さ方向に一部のみ除去されている場合または除去されていない場合、ソース電極およびドレイン電極は、(ゲート絶縁層の上の)有機電子材料層の上に設けられる(図2(e−1)参照)。ソース電極を設ける領域およびドレイン電極を設ける領域において、有機電子材料層が、厚さ方向に完全に(ゲート絶縁層に至るまで)除去されている場合、ソース電極およびドレイン電極は、ゲート絶縁層の上に設けられる(図3(e−2)参照)。電極を設けるステップは、真空蒸着、またはインクジェット等により行うことができる。この際、トランジスタの機能を阻害しない限り、電極に用いられる材料の層が、ソース電極を設ける領域およびドレイン電極を設ける領域以外の領域31に設けられてもよい。   The manufacturing method according to the present invention includes a step of providing a source electrode in a region where a source electrode is provided on the gate insulating layer and / or the organic electronic material layer, and a drain electrode on the gate insulating layer and / or the organic electronic material layer. And a step of providing a drain electrode in a region for providing (see FIGS. 2E-1 and 3E-2). That is, in the region where the source electrode is provided and / or the region where the drain electrode is provided, when the organic electronic material layer is only partially removed or not removed in the thickness direction, the source electrode and the drain electrode are ( It is provided on the organic electronic material layer (on the gate insulating layer) (see FIG. 2E-1). When the organic electronic material layer is completely removed in the thickness direction (up to the gate insulating layer) in the region where the source electrode is provided and the region where the drain electrode is provided, the source electrode and the drain electrode are Provided above (see FIG. 3 (e-2)). The step of providing the electrode can be performed by vacuum deposition, ink jet, or the like. At this time, a layer of a material used for the electrode may be provided in the region 31 other than the region where the source electrode is provided and the region where the drain electrode is provided as long as the function of the transistor is not hindered.

本発明にあっては、ソース電極を設けるステップにおいて、ソース電極の上部表面がスペーサー部の上部表面よりも低くなるように、ソース電極が設けられ、ドレイン電極を設けるステップにおいて、ドレイン電極の上部表面がスペーサー部の上部表面よりも低くなるように、ドレイン電極が設けられることが好ましい。上記したように、これにより、より容易に、ソース電極とドレイン電極との電気的絶縁を良好に保つことができ、ソース電極とドレイン電極との間で短絡が生じる可能性をより小さくすることができる。なお、ソース電極、ドレイン電極およびスペーサー部の上部表面とは、薄膜トランジスタ完成時における、基板とは反対側の、それらの表面をいうものとする。   In the present invention, in the step of providing the source electrode, the source electrode is provided such that the upper surface of the source electrode is lower than the upper surface of the spacer portion, and in the step of providing the drain electrode, the upper surface of the drain electrode is provided. It is preferable that the drain electrode is provided so that is lower than the upper surface of the spacer portion. As described above, this can more easily maintain good electrical insulation between the source electrode and the drain electrode, and can further reduce the possibility of a short circuit between the source electrode and the drain electrode. it can. Note that the upper surfaces of the source electrode, the drain electrode, and the spacer portion are those surfaces on the side opposite to the substrate when the thin film transistor is completed.

ソース電極およびドレイン電極に用いることができる材料として、各種金属材料、有機導電性材料を挙げることができる。例えば、ソース電極およびドレイン電極に有機電子材料を用い、有機電子材料を移動する電荷がホールである場合は、ソース電極でのホールの注入を促進し、かつドレイン電極での電子の注入を抑制するため、電極材料として、仕事関数の大きい金などの材料が一般に用いられる。   Examples of materials that can be used for the source electrode and the drain electrode include various metal materials and organic conductive materials. For example, when an organic electronic material is used for the source electrode and the drain electrode and the charge moving through the organic electronic material is a hole, the hole injection at the source electrode is promoted and the electron injection at the drain electrode is suppressed. Therefore, a material such as gold having a large work function is generally used as the electrode material.

また、本発明にかかる製造方法は、ソース電極と有機電子材料層との間、および/またはドレイン電極と有機電子材料層との間に、補助層を設けるステップをさらに含むことができる。すなわち、図1〜3に示した第1および第2の実施の形態では、ソース電極、ドレイン電極が単一層であるものを示しているが、例えば、電荷注入を容易にする補助層を有機電子材料層との間に設けることも、容易に可能である。補助層に用いることができる材料の例として、有機電子材料に電子受容性材料または電子供与性材料をドーピングしたものを挙げることができる。例えば、有機電子材料ペンタセンの場合は、p型不純物としてF4TCNQをドーピングすることができる。   The manufacturing method according to the present invention may further include a step of providing an auxiliary layer between the source electrode and the organic electronic material layer and / or between the drain electrode and the organic electronic material layer. That is, in the first and second embodiments shown in FIGS. 1 to 3, the source electrode and the drain electrode are shown as a single layer. For example, an auxiliary layer that facilitates charge injection is used as an organic electron. It is also possible to provide between the material layers easily. As an example of a material that can be used for the auxiliary layer, an organic electronic material doped with an electron-accepting material or an electron-donating material can be given. For example, in the case of the organic electronic material pentacene, F4TCNQ can be doped as a p-type impurity.

また、本発明にかかる製造方法は、上記間隙領域におけるスペーサー部を除去するステップをさらに含むことができる。スペーサー部を除去するステップは、トランジスタに必要なスペーサー部以外の部位が損傷を受けなければ、任意の方法により行うことができる。具体的には、スペーサー部を除去するステップは、基板や薄膜に影響を与えない剥離液(苛性ソーダなど)に浸漬し、必要に応じて超音波で振動を与える事等により行うことができる。   The manufacturing method according to the present invention may further include a step of removing the spacer portion in the gap region. The step of removing the spacer portion can be performed by any method as long as the portion other than the spacer portion necessary for the transistor is not damaged. Specifically, the step of removing the spacer portion can be performed by immersing in a stripping solution (caustic soda or the like) that does not affect the substrate or thin film, and applying vibration with ultrasonic waves as necessary.

このように、本発明の第1の実施の形態によると、薄膜トランジスタであって、
基板10と、
該基板の上に設けられたゲート電極11と、
該ゲート電極の上に設けられたゲート絶縁層12と、
ソース電極15と、
ドレイン電極14と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域ならびに該ソース電極および/または該ドレイン電極の下の領域に設けられた有機電子材料層であって、該間隙領域と比べて、該ソース電極および/または該ドレイン電極の下の領域において、該有機電子材料層の厚さが小さく、有機電子材料層が結晶性材料を含み、結晶性材料が実質的に同一の方向に配向している有機電子材料層13と、
該有機電子材料層の上の該間隙領域に設けられたスペーサー部30と
を有する薄膜トランジスタが提供される。
Thus, according to the first embodiment of the present invention, a thin film transistor,
A substrate 10;
A gate electrode 11 provided on the substrate;
A gate insulating layer 12 provided on the gate electrode;
A source electrode 15;
A drain electrode 14;
A gap region between the source electrode and the drain electrode on the gate insulating layer and an organic electronic material layer provided in a region under the source electrode and / or the drain electrode, the gap region Compared to the source electrode and / or the drain electrode, the organic electronic material layer has a small thickness, the organic electronic material layer includes a crystalline material, and the crystalline material is substantially the same. An organic electronic material layer 13 oriented in a direction;
There is provided a thin film transistor having a spacer portion 30 provided in the gap region on the organic electronic material layer.

また、本発明の第2の実施の形態によると、薄膜トランジスタであって、
基板10と、
該基板の上に設けられたゲート電極11と、
該ゲート電極の上に設けられたゲート絶縁層12と、
該ゲート絶縁層の上に設けられたソース電極15と、
該ゲート絶縁層の上に設けられたドレイン電極14と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域に設けられた有機電子材料層であって、有機電子材料層が結晶性材料を含み、結晶性材料が実質的に同一の方向に配向している有機電子材料層13と、
該有機電子材料層の上の該間隙領域に設けられたスペーサー部30と
を有する薄膜トランジスタが提供される。
The second embodiment of the present invention is a thin film transistor,
A substrate 10;
A gate electrode 11 provided on the substrate;
A gate insulating layer 12 provided on the gate electrode;
A source electrode 15 provided on the gate insulating layer;
A drain electrode 14 provided on the gate insulating layer;
An organic electronic material layer provided in a gap region between the source electrode and the drain electrode on the gate insulating layer, wherein the organic electronic material layer includes a crystalline material, and the crystalline material is substantially The organic electronic material layer 13 oriented in the same direction,
There is provided a thin film transistor having a spacer portion 30 provided in the gap region on the organic electronic material layer.

これらの薄膜トランジスタを、従来の素子構造を有する、図6に示したボトムコンタクト型、図7に示したトップコンタクト型のトランジスタと比較する。図4に、本発明における有機電子材料の結晶の配向を模式的に示した概念図を示す。本発明にかかるトランジスタにおいては、有機電子材料層は基本的にゲート絶縁層上に成膜されているので、結晶の配向はソース電極やドレイン電極近傍でも乱れることがない。すなわち、ボトムコンタクトで課題であった、ソース電極、ドレイン電極近傍での有機電子材料の結晶性の乱れが無いため、電極と有機電子材料の接触抵抗は低減される。特に、図3(e−2)に示すトランジスタの素子構造は、図6に示したボトムコンタクト型のトランジスタの構造と類似しているが、本発明では、有機電子材料層を形成した後、それに接してソース電極とドレイン電極が設けられている。一方、図2(e−1)に示すトランジスタの素子構造は、図4に示したトップコンタクト型のトランジスタの構造と類似しているが、本発明の方法によれば、ソース電極、ドレイン電極を形成する際に有機電子材料層上にチャネル長を規定するスペーサー部が存在するため、短いチャネル長のトランジスタを容易に形成することが可能である。また、図3(e−2)に示すように、有機電子材料層をエッチング等により除去した後にソース電極、ドレイン電極を形成すれば、当該電極とチャネルの電気抵抗を低減することも可能である。これは、トップコンタクト型のトランジスタと比較して、電極とチャネルとの間の有機電子材料が短くなることによるものである。   These thin film transistors are compared with the bottom contact type transistor shown in FIG. 6 and the top contact type transistor shown in FIG. In FIG. 4, the conceptual diagram which showed typically the orientation of the crystal | crystallization of the organic electronic material in this invention is shown. In the transistor according to the present invention, since the organic electronic material layer is basically formed on the gate insulating layer, the crystal orientation is not disturbed even in the vicinity of the source electrode or the drain electrode. That is, since there is no disorder of the crystallinity of the organic electronic material in the vicinity of the source electrode and the drain electrode, which is a problem in the bottom contact, the contact resistance between the electrode and the organic electronic material is reduced. In particular, the element structure of the transistor shown in FIG. 3E-2 is similar to the structure of the bottom contact transistor shown in FIG. 6, but in the present invention, after the organic electronic material layer is formed, A source electrode and a drain electrode are provided in contact with each other. On the other hand, the element structure of the transistor shown in FIG. 2 (e-1) is similar to the structure of the top contact transistor shown in FIG. 4, but according to the method of the present invention, the source electrode and the drain electrode are formed. Since a spacer portion that defines a channel length exists on the organic electronic material layer when formed, a transistor having a short channel length can be easily formed. In addition, as shown in FIG. 3E-2, if the source electrode and the drain electrode are formed after the organic electronic material layer is removed by etching or the like, the electric resistance between the electrode and the channel can be reduced. . This is because the organic electronic material between the electrode and the channel is shortened as compared with the top contact type transistor.

このように、本発明においては、従来のボトムコンタクト型、トップコンタクト型トランジスタの問題点を回避し、電流経路における電荷移動をスムースにして、高い移動度を安定して実現することができる。   As described above, in the present invention, the problems of the conventional bottom contact type and top contact type transistors can be avoided, the charge movement in the current path can be made smooth, and high mobility can be realized stably.

なお、「上に」設ける、または「下の」領域のように、用語「上」「下」を用いた場合、用語「上」は、基板に対して有機電子材料層のある向きを、用語「下」は、その逆の向きを意図する。また、有機電子材料層の上にスペーサー部を設けるとは、有機電子材料層の上にスペーサー部を直接設ける場合の他、有機電子材料層の上に、例えば保護層を介してスペーサー部を設ける場合も含む。その他の部材に関しても同様である。また、スペーサー層の「上部表面」は、スペーサー層の表面のうち、より「上」側の表面、すなわち、より基板から遠い側の表面を意図する。その他の部材に関しても同様である。   In addition, when the terms “upper” and “lower” are used as in the “lower” region or the “lower” region, the term “upper” indicates the direction in which the organic electronic material layer is located with respect to the substrate. “Down” intends the opposite direction. In addition to providing the spacer part directly on the organic electronic material layer, providing the spacer part on the organic electronic material layer provides the spacer part on the organic electronic material layer via a protective layer, for example. Including cases. The same applies to other members. Further, the “upper surface” of the spacer layer is intended to mean a surface on the “upper” side of the surface of the spacer layer, that is, a surface farther from the substrate. The same applies to other members.

以下に、本発明の実施例を、添付図面を参照しながら説明する。もっとも、本発明は、以下に説明する実施例によって限定されるものではない。   Embodiments of the present invention will be described below with reference to the accompanying drawings. However, the present invention is not limited to the examples described below.

[実施例1]
ガラス基板10上に、通常のフォトプロセスとスパッタによりタンタルよりなるゲート電極11を形成した。厚さは150nmとした。次にゲート電極11の上に、ゲート絶縁層12として陽極酸化膜を形成した。陽極酸化は1wt%ホウ酸アンモニウム溶液中で70V、50分の処理により形成し、膜厚80nmとした。次に、有機電子材料層13としてペンタセン(アルドリッチ社製)を真空蒸着により、膜厚60nmで成膜した。この時の基板温度は60℃とした。
[Example 1]
A gate electrode 11 made of tantalum was formed on the glass substrate 10 by a normal photo process and sputtering. The thickness was 150 nm. Next, an anodic oxide film was formed as a gate insulating layer 12 on the gate electrode 11. Anodization was performed in a 1 wt% ammonium borate solution by treatment at 70 V for 50 minutes to a film thickness of 80 nm. Next, pentacene (manufactured by Aldrich) was deposited as the organic electronic material layer 13 to a film thickness of 60 nm by vacuum deposition. The substrate temperature at this time was 60 ° C.

その後、以下の手順によりスペーサー部30を形成した。まず、ポリビニルアルコール20wt%、重クロム酸アンモニウム0.5wt%を含有する水溶液を作製し、感光液とした。これをディップ法により、前記ペンタセン薄膜上に膜厚2.2μmとなるよう塗布し、その後60℃で10分間乾燥処理を行った。このように形成したポリビニルアルコール膜にフォトマスクを通して、水銀灯2.5kWにより紫外線を3分間照射して、照射領域を硬化させた。ソース電極とドレイン電極を形成する部分はフォトマスクにより紫外線が照射されないようにした。その後、流水により非照射部を洗い流して現像した。     Then, the spacer part 30 was formed with the following procedures. First, an aqueous solution containing 20% by weight of polyvinyl alcohol and 0.5% by weight of ammonium bichromate was prepared and used as a photosensitive solution. This was coated on the pentacene thin film by a dip method so as to have a film thickness of 2.2 μm, and then dried at 60 ° C. for 10 minutes. The polyvinyl alcohol film thus formed was passed through a photomask and irradiated with ultraviolet rays for 3 minutes with a mercury lamp of 2.5 kW to cure the irradiated region. The portion where the source electrode and the drain electrode are formed was prevented from being irradiated with ultraviolet rays by a photomask. Then, the non-irradiated part was washed away with running water and developed.

その後、酸素プラズマにより硬化したポリビニルアルコール膜と、現像して露出したペンタセン薄膜を同時に約10nmエッチングした。スペーサー部の形状で定まるチャネル長は30μm、チャネル幅は100μmとした。その後、試料を100℃、1時間、真空中でアニールした後、ソース電極15とドレイン電極14を金の蒸着膜で形成した。金膜厚さは80nmとした。     Thereafter, the polyvinyl alcohol film cured by oxygen plasma and the pentacene thin film exposed by development were simultaneously etched by about 10 nm. The channel length determined by the shape of the spacer portion was 30 μm, and the channel width was 100 μm. Thereafter, the sample was annealed in vacuum at 100 ° C. for 1 hour, and then the source electrode 15 and the drain electrode 14 were formed of a gold vapor deposition film. The gold film thickness was 80 nm.

上記の成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は4×10-4Pa(3×10-6torr)の真空度で行った。また、金、ペンタセンの蒸着は抵抗加熱方式により成膜速度はそれぞれ10nm/sec、0.4nm/secで行った。なお、ペンタセン以外の成膜時の基板温度は室温とした。 The vapor deposition apparatus used for the above film formation was diffusion pump exhaust, and the vapor deposition was performed at a vacuum degree of 4 × 10 −4 Pa (3 × 10 −6 torr). Further, gold and pentacene were deposited by a resistance heating method at a film formation rate of 10 nm / sec and 0.4 nm / sec, respectively. The substrate temperature during film formation other than pentacene was room temperature.

[実施例2]
チャネル長を5μmとした以外は実施例1と同様にして実施例2の試料を得た。
[Example 2]
A sample of Example 2 was obtained in the same manner as Example 1 except that the channel length was 5 μm.

[実施例3]
スペーサー部の厚さを1.1μmとした以外は実施例1と同様にして実施例3の試料を得た。
[Example 3]
A sample of Example 3 was obtained in the same manner as in Example 1 except that the thickness of the spacer portion was 1.1 μm.

[実施例4]
スペーサー部を形成した後の有機電子材料のエッチング深さを当該膜厚相当(すなわち60nm)まで行い、ゲート絶縁層上に直接ソース電極とドレイン電極を形成した以外は実施例1と同様にして実施例4の試料を得た。
[Example 4]
The etching depth of the organic electronic material after forming the spacer portion was reduced to the film thickness (ie 60 nm), and the same procedure as in Example 1 was performed except that the source electrode and the drain electrode were formed directly on the gate insulating layer. The sample of Example 4 was obtained.

[実施例5]
ゲート絶縁層12としてポリストレン樹脂膜をスピンコートにより塗布したもの(厚さ150nm)を使用した以外は、実施例1と同様にして実施例5の試料を得た。
[Example 5]
A sample of Example 5 was obtained in the same manner as in Example 1 except that the gate insulating layer 12 was formed by applying a polystryrene resin film by spin coating (thickness 150 nm).

[実施例6]
以下のように、スペーサー部30を形成し、電極14,15を設けた以外は実施例1と同様にして実施例6の試料を得た。すなわち、スペーサー部の形成手段が、ペンタセン薄膜上に膜厚1.1μmのパリレン膜を形成し、その後フォトレジスト(OFPR−800、東京応化工業株式会社)をスピンコートにより厚さ2.0μmで塗布した後、フォトマスクを通して、紫外光405nm、11mW/cm2を4秒間照射し、照射部を硬化させた。ソース電極とドレイン電極を形成する部分はフォトマスクにより紫外光が照射されないようにした。その後、現像液(NMD−3東京応化工業株式会社),により非照射部を洗い流して現像した後、プリベーク(110℃、90秒)、ポストベーク(130℃、30分)を行った。次に、酸素プラズマにより露出したパリレン膜と、その下のペンタセン膜をエッチングした。この際、前記の硬化されたフォトレジストも酸素プラズマによりエッチングされるが、膜厚の違いによってその下にあるパリレン膜はエッチされるに到らない。
[Example 6]
A sample of Example 6 was obtained in the same manner as in Example 1 except that the spacer portion 30 was formed and the electrodes 14 and 15 were provided as follows. That is, the means for forming the spacer portion forms a parylene film having a thickness of 1.1 μm on the pentacene thin film, and then a photoresist (OFPR-800, Tokyo Ohka Kogyo Co., Ltd.) is applied by spin coating to a thickness of 2.0 μm. After that, ultraviolet light of 405 nm and 11 mW / cm 2 were irradiated for 4 seconds through a photomask to cure the irradiated portion. The portion where the source electrode and the drain electrode are formed is prevented from being irradiated with ultraviolet light by a photomask. Thereafter, the non-irradiated portion was washed away and developed with a developer (NMD-3 Tokyo Ohka Kogyo Co., Ltd.), and then pre-baked (110 ° C., 90 seconds) and post-baked (130 ° C., 30 minutes). Next, the parylene film exposed by oxygen plasma and the underlying pentacene film were etched. At this time, the cured photoresist is also etched by oxygen plasma, but the underlying parylene film is not etched due to the difference in film thickness.

[実施例7]
酸素プラズマによるエッチングを行わない以外は実施例1と同様にして実施例7の試料を得た。
[Example 7]
A sample of Example 7 was obtained in the same manner as in Example 1 except that etching with oxygen plasma was not performed.

[比較例1:ボトムコンタクト型1]
ゲート絶縁層を形成後、ソース電極とドレイン電極をフォトリソグラフと真空蒸着を用いて形成し、その後、有機半導体材料層を形成した以外は実施例1と同様にして比較例1の試料を得た。
[Comparative Example 1: Bottom contact type 1]
After forming the gate insulating layer, the source electrode and the drain electrode were formed using photolithography and vacuum evaporation, and then the sample of Comparative Example 1 was obtained in the same manner as in Example 1 except that the organic semiconductor material layer was formed. .

[比較例2:ボトムコンタクト型2]
チャネル長を5μmとした以外は比較例1と同様にして比較例2の試料を得た。
[Comparative Example 2: Bottom contact type 2]
A sample of Comparative Example 2 was obtained in the same manner as Comparative Example 1 except that the channel length was 5 μm.

[比較例3:ボトムコンタクト型3]
スペーサー部の厚さを0.9μmとした以外は実施例1と同様にして比較例3の試料を得た。
[Comparative Example 3: Bottom contact type 3]
A sample of Comparative Example 3 was obtained in the same manner as in Example 1 except that the thickness of the spacer portion was 0.9 μm.

[比較例4:トップコンタクト型1]
スペーサー部を形成せず、ソース電極とドレイン電極を、シャドウマスクを用いた真空蒸着により直接ゲート絶縁層上に形成した以外は実施例1と同様にして比較例4の試料を得た。
[Comparative Example 4: Top contact type 1]
A sample of Comparative Example 4 was obtained in the same manner as in Example 1 except that the spacer part was not formed and the source electrode and the drain electrode were directly formed on the gate insulating layer by vacuum deposition using a shadow mask.

[比較例5:トップコンタクト型2]
チャネル長を5μmとした以外は比較例4と同様にして比較例5の試料を得た。
[Comparative Example 5: Top contact type 2]
A sample of Comparative Example 5 was obtained in the same manner as Comparative Example 4 except that the channel length was 5 μm.

[短絡確率、移動度]
以上の実施例、比較例の試料のうち、比較例3においては10個作製した素子のうち3個でソース電極とドレイン電極の短絡が認められた。また、比較例4においては、同様に10個作製した素子のうち1個、比較例5は7個でソース電極とドレイン電極の短絡が認められた。また、実施例7では移動度が比較的大きく低下した。これはペンタセン粒界にポリビニルアルコールが浸入し、ソース電極、ドレイン電極との接触抵抗を増大させた結果と推定される。
[Short-circuit probability, mobility]
Among the samples of Examples and Comparative Examples described above, in Comparative Example 3, a short circuit between the source electrode and the drain electrode was observed in three of the ten fabricated elements. Further, in Comparative Example 4, one of ten similarly fabricated elements and in Comparative Example 5 seven, a short circuit between the source electrode and the drain electrode was observed. Further, in Example 7, the mobility was relatively lowered. This is presumed to be a result of polyvinyl alcohol permeating into the pentacene grain boundary and increasing the contact resistance with the source electrode and the drain electrode.

その他の薄膜トランジスタ素子ではそれぞれpチャンネル型のトランジスタ動作が確認された。表1に、各試料で得られた移動度およびそのばらつき(標準偏差)ならびに短絡確率を示す。実施例1、2では同じチャネル長の比較例1,2に比較して移動度が著しく改善されており、特に短チャネル長でその効果が著しい。また、比較例4、5の場合は移動度の平均値は同じチャネル長の実施例1、2に比較して大きな差異は無いものの、特性のばらつきを示す標準偏差が大きく、また特に比較例5のように短チャネル長では短絡が多くなる事から、従来のシャドウマスク法に比して本発明の方法の安定性が優れている事が示された。   In other thin film transistor elements, p-channel type transistor operation was confirmed. Table 1 shows the mobility and the variation (standard deviation) obtained in each sample and the short circuit probability. In Examples 1 and 2, the mobility is remarkably improved as compared with Comparative Examples 1 and 2 having the same channel length, and the effect is particularly remarkable at a short channel length. In the case of Comparative Examples 4 and 5, the average value of the mobility is not significantly different from those of Examples 1 and 2 having the same channel length, but the standard deviation indicating the variation in characteristics is large. As described above, since short-circuiting increases with a short channel length, it is shown that the stability of the method of the present invention is superior to the conventional shadow mask method.

Figure 2007012877
Figure 2007012877

このように、本発明により、有機薄膜トランジスタにおいて、ソース電極、ドレイン電極と、ゲート絶縁層上のチャネルとの電荷移動をスムースにし、短チャネル長においても高い移動度を安定して実現することができた。   As described above, according to the present invention, in the organic thin film transistor, the charge transfer between the source electrode, the drain electrode, and the channel on the gate insulating layer can be made smooth, and high mobility can be stably realized even in a short channel length. It was.

本発明の第1および第2の実施の形態にかかる薄膜トランジスタの製造方法を示した概念図を示す。The conceptual diagram which showed the manufacturing method of the thin-film transistor concerning the 1st and 2nd embodiment of this invention is shown. 本発明の第1の実施の形態にかかる薄膜トランジスタの製造方法を示した概念図を示す。The conceptual diagram which showed the manufacturing method of the thin-film transistor concerning the 1st Embodiment of this invention is shown. 本発明の第2の実施の形態にかかる薄膜トランジスタの製造方法を示した概念図を示す。The conceptual diagram which showed the manufacturing method of the thin-film transistor concerning the 2nd Embodiment of this invention is shown. 本発明における有機電子材料の結晶の配向を模式的に示した概念図を示す。The conceptual diagram which showed typically the orientation of the crystal | crystallization of the organic electronic material in this invention is shown. 薄膜トランジスタによる発光素子制御の等価回路を例示する概念図を示す。FIG. 3 is a conceptual diagram illustrating an equivalent circuit for light-emitting element control using a thin film transistor. 従来のボトムコンタクト型の有機薄膜トランジスタの断面図を示す。Sectional drawing of the conventional bottom contact type organic thin-film transistor is shown. 従来のトップコンタクト型の有機薄膜トランジスタの断面図を示す。Sectional drawing of the conventional top contact type organic thin-film transistor is shown. ボトムコンタクト型の有機薄膜トランジスタでの有機電子材料の結晶の配向を模式的に示した概念図を示す。The conceptual diagram which showed typically the crystal orientation of the organic electronic material in a bottom contact type organic thin-film transistor is shown. 有機電子材料が薄い場合における、トップコンタクト型の有機薄膜トランジスタでの有機電子材料の結晶の成長状態を模式的に示した概念図を示す。The conceptual diagram which showed typically the growth state of the crystal | crystallization of the organic electronic material in a top contact type organic thin-film transistor when an organic electronic material is thin is shown.

符号の説明Explanation of symbols

10,110,210:基板
11,111,211:ゲート電極
12,112,212:ゲート絶縁層
13,113,213:有機電子材料層
14,114,214:ドレイン電極、
15,115,215:ソース電極、
16,116,216:チャネル
20,120,220:有機電子材料分子の結晶
221:有機電子材料層の表面
222:有機電子材料層の空間的欠陥
24,124,224:チャネル内の電流
30:スペーサー部
10, 110, 210: Substrate 11, 111, 211: Gate electrode 12, 112, 212: Gate insulating layer 13, 113, 213: Organic electronic material layer 14, 114, 214: Drain electrode,
15, 115, 215: source electrode,
16, 116, 216: Channel 20, 120, 220: Crystal of organic electronic material molecule 221: Surface of organic electronic material layer 222: Spatial defect of organic electronic material layer 24, 124, 224: Current in channel 30: Spacer Part

Claims (15)

薄膜トランジスタの製造方法であって、
基板を供するステップと、
該基板の上にゲート電極を設けるステップと、
該ゲート電極の上にゲート絶縁層を設けるステップと、
該ゲート絶縁層の上に有機電子材料層を設けるステップと、
該有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部を設けるステップと、
該ソース電極を設ける領域および/または該ドレイン電極を設ける領域における有機電子材料層を、所定の深さまで除去するステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ソース電極を設ける領域に、ソース電極を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ドレイン電極を設ける領域に、ドレイン電極を設けるステップと
を含む方法。
A method for manufacturing a thin film transistor, comprising:
Providing a substrate;
Providing a gate electrode on the substrate;
Providing a gate insulating layer on the gate electrode;
Providing an organic electronic material layer on the gate insulating layer;
Providing a spacer portion in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer;
Removing the organic electronic material layer in a region where the source electrode is provided and / or a region where the drain electrode is provided to a predetermined depth;
Providing a source electrode in a region where the source electrode is provided on the gate insulating layer and / or the organic electronic material layer;
Providing a drain electrode in a region where the drain electrode is provided on the gate insulating layer and / or the organic electronic material layer.
前記ソース電極を設けるステップにおいて、前記ソース電極の上部表面が前記スペーサー部の上部表面よりも低くなるように、前記ソース電極が設けられ、前記ドレイン電極を設けるステップにおいて、前記ドレイン電極の上部表面が前記スペーサー部の上部表面よりも低くなるように、前記ドレイン電極が設けられる請求項1に記載の方法。   In the step of providing the source electrode, the source electrode is provided such that the upper surface of the source electrode is lower than the upper surface of the spacer portion, and in the step of providing the drain electrode, the upper surface of the drain electrode is The method according to claim 1, wherein the drain electrode is provided to be lower than an upper surface of the spacer portion. 薄膜トランジスタの製造方法であって、
該基板を供するステップと、
該基板の上にゲート電極を設けるステップと、
該ゲート電極の上にゲート絶縁層を設けるステップと、
該ゲート絶縁層の上に有機電子材料層を設けるステップと、
該有機電子材料層の上の、ソース電極を設ける領域とドレイン電極を設ける領域との間の間隙領域にスペーサー部を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ソース電極を設ける領域に、該ソース電極の上部表面が該スペーサー部の上部表面よりも低くなるように、ソース電極を設けるステップと、
該ゲート絶縁層および/または該有機電子材料層の上の該ドレイン電極を設ける領域に、該ドレイン電極の上部表面が該スペーサー部の上部表面よりも低くなるように、ドレイン電極を設けるステップと
を含む方法。
A method for manufacturing a thin film transistor, comprising:
Providing the substrate;
Providing a gate electrode on the substrate;
Providing a gate insulating layer on the gate electrode;
Providing an organic electronic material layer on the gate insulating layer;
Providing a spacer portion in a gap region between the region where the source electrode is provided and the region where the drain electrode is provided on the organic electronic material layer;
Providing a source electrode in a region where the source electrode is provided on the gate insulating layer and / or the organic electronic material layer so that an upper surface of the source electrode is lower than an upper surface of the spacer portion;
Providing a drain electrode in a region where the drain electrode is provided on the gate insulating layer and / or the organic electronic material layer such that an upper surface of the drain electrode is lower than an upper surface of the spacer portion; Including methods.
前記間隙領域にスペーサー部を設けるステップが、
前記有機電子材料層の上に、フォトレジスト性材料を塗布する段階と、
塗布されたフォトレジスト性材料のうち、前記ソース電極を設ける領域および前記ドレイン電極を設ける領域には電磁波を照射することなしに、前記間隙領域に電磁波を照射し、前記間隙領域において前記フォトレジスト性材料を硬化させる段階と、
硬化していないフォトレジスト性材料を除去する段階と
を含む請求項1〜3のいずれかに記載の方法。
Providing a spacer portion in the gap region,
Applying a photoresist material on the organic electronic material layer;
Of the coated photoresist material, the region where the source electrode is provided and the region where the drain electrode is provided are not irradiated with electromagnetic waves, but the gap regions are irradiated with electromagnetic waves, and the photoresist properties are applied in the gap regions. Curing the material;
Removing the uncured photoresist material. 5. A method according to any preceding claim.
前記間隙領域にスペーサー部を設けるステップの前に、前記有機電子材料層の上に、保護層を設けるステップをさらに含む請求項1〜4のいずれかに記載の方法。   The method according to claim 1, further comprising a step of providing a protective layer on the organic electronic material layer before the step of providing a spacer portion in the gap region. 薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
ソース電極と、
ドレイン電極と、
該ゲート絶縁層の上の、少なくとも、該ソース電極と該ドレイン電極との間の間隙領域に設けられた有機電子材料層であって、該有機電子材料層が、該ソース電極および/または該ドレイン電極の下の領域にさらに設けられている場合は、該間隙領域と比べて、該ソース電極および/または該ドレイン電極の下の領域において、該有機電子材料層の厚さが小さい、有機電子材料層と、
該有機電子材料層の上の該間隙領域に設けられたスペーサー部と
を有する薄膜トランジスタ。
A thin film transistor,
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode;
A drain electrode;
An organic electronic material layer provided at least in a gap region between the source electrode and the drain electrode on the gate insulating layer, wherein the organic electronic material layer includes the source electrode and / or the drain An organic electronic material having a smaller thickness of the organic electronic material layer in the region under the source electrode and / or the drain electrode than in the gap region, when further provided in the region under the electrode Layers,
And a spacer portion provided in the gap region on the organic electronic material layer.
薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
ソース電極と、
ドレイン電極と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域ならびに該ソース電極および/または該ドレイン電極の下の領域に設けられた有機電子材料層であって、該間隙領域と比べて、該ソース電極および/または該ドレイン電極の下の領域において、該有機電子材料層の厚さが小さい、有機電子材料層と、
を有する薄膜トランジスタ。
A thin film transistor,
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode;
A drain electrode;
A gap region between the source electrode and the drain electrode on the gate insulating layer and an organic electronic material layer provided in a region under the source electrode and / or the drain electrode, the gap region An organic electronic material layer having a small thickness of the organic electronic material layer in a region under the source electrode and / or the drain electrode,
Thin film transistor.
薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
該ゲート絶縁層の上に設けられたソース電極と、
該ゲート絶縁層の上に設けられたドレイン電極と、
該ゲート絶縁層の上の、該ソース電極と該ドレイン電極との間の間隙領域に設けられた有機電子材料層であって、該有機電子材料層が結晶性材料を含み、該結晶性材料が実質的に同一の方向に配向している有機電子材料層と、
を有する薄膜トランジスタ。
A thin film transistor,
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
A source electrode provided on the gate insulating layer;
A drain electrode provided on the gate insulating layer;
An organic electronic material layer provided in a gap region between the source electrode and the drain electrode on the gate insulating layer, wherein the organic electronic material layer includes a crystalline material, and the crystalline material is An organic electronic material layer oriented in substantially the same direction;
Thin film transistor.
前記有機電子材料層の上の前記間隙領域に設けられたスペーサー部をさらに有する請求項7または8に記載の薄膜トランジスタ。   The thin film transistor according to claim 7, further comprising a spacer portion provided in the gap region on the organic electronic material layer. 前記スペーサー部の上部表面が、前記ソース電極の上部表面および前記ドレイン電極の上部表面よりも高い請求項6または9に記載の方法。   The method according to claim 6 or 9, wherein an upper surface of the spacer portion is higher than an upper surface of the source electrode and an upper surface of the drain electrode. 薄膜トランジスタであって、
基板と、
該基板の上に設けられたゲート電極と、
該ゲート電極の上に設けられたゲート絶縁層と、
該ゲート絶縁層の上に設けられた有機電子材料層と、
該有機電子材料層の上に設けられたソース電極と、
該有機電子材料層の上に設けられたドレイン電極と、
該有機電子材料層の上の、該ソース電極と該ドレイン電極との間の間隙領域に設けられたスペーサー部であって、該スペーサー部の上部表面が、該ソース電極の上部表面および該ドレイン電極の上部表面よりも高いスペーサー部と、
を有する薄膜トランジスタ。
A thin film transistor,
A substrate,
A gate electrode provided on the substrate;
A gate insulating layer provided on the gate electrode;
An organic electronic material layer provided on the gate insulating layer;
A source electrode provided on the organic electronic material layer;
A drain electrode provided on the organic electronic material layer;
A spacer portion provided in a gap region between the source electrode and the drain electrode on the organic electronic material layer, wherein an upper surface of the spacer portion is an upper surface of the source electrode and the drain electrode. A spacer part higher than the upper surface of
Thin film transistor.
スペーサー部の厚さが、1μm以上である請求項6および9〜11のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to any one of claims 6 and 9 to 11, wherein the spacer portion has a thickness of 1 µm or more. 前記有機電子材料層と前記スペーサー部との間に設けられた保護層をさらに有する請求項6および9〜12のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to any one of claims 6 and 9 to 12, further comprising a protective layer provided between the organic electronic material layer and the spacer portion. 前記有機電子材料層が、結晶性材料を含む請求項6、7および9〜13のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to claim 6, wherein the organic electronic material layer includes a crystalline material. 前記結晶性材料が、下記構造式(I)で表されるアセン系化合物である請求項8または14に記載の薄膜トランジスタ。
Figure 2007012877
(式中、Rは、水素、置換基を有しても良い炭素数1〜6のアルキル基、置換基を有しても良いアリール基、置換基を有しても良い炭素数1〜6のアルコキシ基、
Figure 2007012877
またはアントラセン骨格と芳香環もしくは複素環を形成する残基を表し、nは1〜10の整数を表す。)
The thin film transistor according to claim 8 or 14, wherein the crystalline material is an acene compound represented by the following structural formula (I).
Figure 2007012877
(In the formula, R is hydrogen, an alkyl group having 1 to 6 carbon atoms which may have a substituent, an aryl group which may have a substituent, or an optionally substituted carbon group having 1 to 6 carbon atoms. An alkoxy group of
Figure 2007012877
Alternatively, it represents a residue that forms an aromatic ring or a heterocyclic ring with an anthracene skeleton, and n represents an integer of 1 to 10. )
JP2005191902A 2005-06-30 2005-06-30 Thin film transistor and manufacturing method thereof Pending JP2007012877A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005191902A JP2007012877A (en) 2005-06-30 2005-06-30 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005191902A JP2007012877A (en) 2005-06-30 2005-06-30 Thin film transistor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007012877A true JP2007012877A (en) 2007-01-18

Family

ID=37750995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005191902A Pending JP2007012877A (en) 2005-06-30 2005-06-30 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007012877A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288241B1 (en) * 2020-03-19 2021-08-11 광주과학기술원 Negative Differential Resistance Device based on heterojunction having spacer layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288241B1 (en) * 2020-03-19 2021-08-11 광주과학기술원 Negative Differential Resistance Device based on heterojunction having spacer layer

Similar Documents

Publication Publication Date Title
US10547017B2 (en) Organic light emitting diode display device and method of fabricating the same
US6582888B1 (en) Method for producing organic electroluminescent components
CN102106186B (en) Organic EL display panel and method for manufacturing same
US8686629B2 (en) Organic light emitting display device with partition wall having first and second tapered structures
US7829890B2 (en) Organic light emitting display device and method of fabricating the same
EP0966182A1 (en) Method of fabricating organic electroluminescent display panel
TW200913255A (en) Light emitting apparatus and method of manufacturing the same
JP5041267B2 (en) Thin film field effect transistor and method for manufacturing the same
WO2011122481A1 (en) Method of producing substrate for light-emitting device
US20090078941A1 (en) Backplane structures for solution processed electronic devices
JP5424724B2 (en) Field effect transistor manufacturing method, field effect transistor, display device, and electromagnetic wave detector
JP2011138683A (en) Electronic element
JP2011509498A (en) Backplane structure for electronic devices
KR101123751B1 (en) Electric appliance, semiconductor device, and method for manufacturing the same
JP5546794B2 (en) FIELD EFFECT TRANSISTOR MANUFACTURING METHOD, FIELD EFFECT TRANSISTOR, AND DISPLAY DEVICE MANUFACTURING METHOD
JP2007012877A (en) Thin film transistor and manufacturing method thereof
JP2013069615A (en) Organic el display and manufacturing method therefor
JP5481893B2 (en) Organic transistor active substrate, organic transistor active substrate manufacturing method, and electrophoretic display using organic transistor active substrate
JPH09161969A (en) Organic electroluminescence element and manufacture thereof
JP2007134546A (en) Thin-film transistor
JP5287015B2 (en) Patterning method, organic electric element, organic electroluminescent element, and organic semiconductor transistor
KR100603353B1 (en) Thin film transitor and Organic electroluminescence display employing the same
JP2010086840A (en) Patterning method, and device manufacturing method using the same
KR100623704B1 (en) method for fabricating Organic light emission device panel
JP2006186290A (en) Thin film transistor and manufacturing method thereof