JP5423450B2 - Gate driver for bidirectional switch - Google Patents

Gate driver for bidirectional switch Download PDF

Info

Publication number
JP5423450B2
JP5423450B2 JP2010025093A JP2010025093A JP5423450B2 JP 5423450 B2 JP5423450 B2 JP 5423450B2 JP 2010025093 A JP2010025093 A JP 2010025093A JP 2010025093 A JP2010025093 A JP 2010025093A JP 5423450 B2 JP5423450 B2 JP 5423450B2
Authority
JP
Japan
Prior art keywords
gate
bidirectional switch
terminal
bidirectional
gate terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010025093A
Other languages
Japanese (ja)
Other versions
JP2011166897A (en
Inventor
篤史 森本
裕介 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010025093A priority Critical patent/JP5423450B2/en
Publication of JP2011166897A publication Critical patent/JP2011166897A/en
Application granted granted Critical
Publication of JP5423450B2 publication Critical patent/JP5423450B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ゲート信号の制御により4つの状態を有する双方向スイッチの駆動装置に関する。   The present invention relates to a driving device for a bidirectional switch having four states by controlling a gate signal.

従来、単方向スイッチを使用した一般的なインバータ等の電力変換回路は、各スイッチング素子と逆並列に還流ダイオードを接続し、このフライホイルダイオードを通じてモータのインダクタンスに蓄積されたエネルギーの消勢を行っている。   Conventionally, a power converter circuit such as a general inverter using a unidirectional switch connects a freewheeling diode in antiparallel with each switching element, and extinguishes the energy accumulated in the motor inductance through this flywheel diode. ing.

インバータのPWM制御では、フライホイルダイオードに順方向の電流が通電した直後に、逆方向の高電圧が印加される動作が行われる。このとき、還流ダイオードはリカバリ電流とよばれる逆方向へ流れる電流を瞬間的に通電する。リカバリ電流は、モータを駆動するために不要な電力であり、インバータ回路で熱として消費され、インバータの電力変換効率を低下させる一因となる。   In the PWM control of the inverter, an operation in which a high voltage in the reverse direction is applied immediately after the forward current is supplied to the flywheel diode. At this time, the freewheeling diode instantaneously energizes a current flowing in the reverse direction called a recovery current. The recovery current is unnecessary power for driving the motor, is consumed as heat in the inverter circuit, and contributes to a reduction in power conversion efficiency of the inverter.

スイッチング素子にMOS(金属−絶縁膜−半導体)トランジスタを用いる場合には、フライホイルダイオードとして、MOSトランジスタの寄生ダイオードが用いられる。しかし、MOSトランジスタの寄生ダイオードはリカバリ電流が流れるリカバリ時間が長い。このため、リカバリ電流による電力損失が大きく、発熱しやすい。   When a MOS (metal-insulating film-semiconductor) transistor is used as the switching element, a parasitic diode of a MOS transistor is used as the flywheel diode. However, the parasitic diode of the MOS transistor has a long recovery time in which a recovery current flows. For this reason, power loss due to the recovery current is large and heat is likely to be generated.

スイッチング素子に絶縁ゲートバイポーラトランジスタ(IGBT)を用いる場合には、寄生ダイオードを有していないため、フライホイルダイオードを外付けする必要がある。外付けの還流ダイオードにリカバリ電流の少ないファーストリカバリダイオードを用いることにより、スイッチングロスを低減することができる(例えば特許文献1を参照)。   When an insulated gate bipolar transistor (IGBT) is used as the switching element, it does not have a parasitic diode, so that a flywheel diode needs to be externally attached. Switching loss can be reduced by using a fast recovery diode with a small recovery current as an external reflux diode (see, for example, Patent Document 1).

また、特許文献2のように、ANDゲートやORゲートを用いて同期制御信号を生成する方法もある。この方法を使用することによって還流電流を低損失に導通させることができる。   Further, as disclosed in Patent Document 2, there is a method of generating a synchronization control signal using an AND gate or an OR gate. By using this method, the reflux current can be conducted with low loss.

特開平7−222459号公報Japanese Patent Application Laid-Open No. 7-222459 特開2002−272162号公報JP 2002-272162 A

しかしながら、特許文献1の例では、単方向スイッチを使用した一般的なインバータ等の電力変換回路は、スイッチング素子と逆並列に還流ダイオードを接続して還流電流を常時ダイオード側に通電していたため、回路の部品点数が増大し、また、逆方向に流す際のダイオードの順方向電圧による損失が大きくなるため、冷却フィン、あるいは冷却ファンなど装置が大型化し、小型化及び低コスト化を阻害するという問題がある。   However, in the example of Patent Document 1, a power converter circuit such as a general inverter using a unidirectional switch is connected to a freewheeling diode in antiparallel with the switching element, and the freewheeling current is always supplied to the diode side. The number of parts of the circuit increases, and the loss due to the forward voltage of the diode when flowing in the reverse direction increases, so the size of the device such as a cooling fin or a cooling fan becomes larger, hindering downsizing and cost reduction There's a problem.

また、特許文献2の例では、同期信号生成のためにロジック回路を追加する必要があるため、高コストであり、かつ信号の信頼性の観点からロジック回路のチャタリング等による安定性の問題がある。   Further, in the example of Patent Document 2, since it is necessary to add a logic circuit for generating a synchronization signal, the cost is high and there is a problem of stability due to chattering of the logic circuit from the viewpoint of signal reliability. .

本発明は、前記の問題を解決し、還流電流の流れる時間の長い各アームの何れかの双方向スイッチを低損失な状態で駆動し、外付けしたダイオードに常時還流電流を通電することを回避し、切り換え時以外の期間では低損失な双方向スイッチに通電し、還流電流の流れる時間が短いもう一方は外付けダイオードに通電するようなインバータを構成し、単方向スイッチを応用した一般的なインバータ等の電力変換回路に比べて低損失、かつ安定した同期制御を図りつつ、簡単な構成で低コスト化を図ることができる双方向スイッチの駆動装置を提供することを目的としている。   The present invention solves the above-described problem, and drives a bidirectional switch of each arm having a long return current flow time in a low loss state to avoid constantly supplying a return current to an external diode. In a period other than when switching, a low-loss bidirectional switch is energized, and the other in which the return current flows for a short time, an inverter is configured to energize an external diode. An object of the present invention is to provide a bidirectional switch drive device that can achieve low-loss and stable synchronous control as compared with a power conversion circuit such as an inverter and can reduce the cost with a simple configuration.

そして、この目的を達成するために、本発明の双方向スイッチの駆動装置は、ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、前記双方向スイッチを駆動する駆動装置とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、第1の双方向スイッチと第2の双方向スイッチを駆動する信号源を出力する信号出力部と、前記信号出力部より出力した信号源から第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第一ゲート端子と第二ゲート端子へ駆動信号を分配する分配手段を備え、前記第1の双方向スイッチまたは第2の双方向スイッチのうち一方は第一ゲート端子および第二ゲート端子は、前記分配手段からの出力信号により制御し、切り替え時の過渡時間に逆方向に流れる還流電流を通電可能とする逆導通素子を備え、第1の双方向スイッチあるいは第2の双方向スイッチのうち他方の第一ゲート端子は常時オン状態とし、かつ第二ゲート端子は還流電流を通電する際に、前記第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第二ゲート端子と相補動作するように制御する同期制御手段を備えることを特徴とするものであり、これにより初期の目的を達成するものである。   In order to achieve this object, a bidirectional switch drive device according to the present invention includes a bidirectional switch that is arranged in a bridge circuit to form a single-phase or three-phase inverter, and a drive device that drives the bidirectional switch. The bidirectional switch includes a semiconductor layer stack having a channel, a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stack at a distance from each other, and the first switch A first p-type semiconductor layer and a second p-type semiconductor layer formed in this order from the first ohmic electrode side between the ohmic electrode and the second ohmic electrode, and the first p-type semiconductor layer A substrate comprising a first gate electrode formed on the second p-type semiconductor layer and a second gate electrode formed on the second p-type semiconductor layer; a drain terminal connected to the first ohmic electrode; A source terminal connected to the second ohmic electrode, a first gate terminal connected to the first gate electrode, and a second gate terminal connected to the second gate electrode; and When a gate drive signal is input only between one gate terminal and a drain terminal, a first mode in which an on-state bidirectional device and a reverse diode operate as a semiconductor connected in series from the drain terminal to the source terminal; When a gate drive signal is input only between the second gate terminal and the source terminal, a forward diode and an on-state bidirectional device operate as a semiconductor connected in series from the drain terminal to the source terminal. In the second mode, gate drive signals are input between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal. A third mode that operates in a bidirectional manner between the drain terminal and the source terminal without passing through either a forward diode or a reverse diode, and between the first gate terminal and the drain terminal and the second gate terminal. A fourth mode in which a forward / reverse bidirectional current is cut off without applying a gate drive signal between any of the source terminals, and the drive device includes a first bidirectional switch and a second bidirectional switch. A signal output unit for outputting a signal source to be driven, and driving from the signal source output from the signal output unit to the first gate terminal and the second gate terminal of one of the first bidirectional switch and the second bidirectional switch Distribution means for distributing a signal, wherein one of the first bidirectional switch and the second bidirectional switch is configured such that the first gate terminal and the second gate terminal are the distribution means. And a reverse conducting element that is capable of energizing a reflux current that flows in the reverse direction during the transition time at the time of switching, and the other one of the first bidirectional switch and the second bidirectional switch. The gate terminal is always turned on, and the second gate terminal complementarily operates with one second gate terminal of the first bidirectional switch or the second bidirectional switch when the return current is applied. It is characterized by comprising synchronous control means for controlling, thereby achieving the initial purpose.

本発明によれば、ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、前記双方向スイッチを駆動する駆動装置とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、第1の双方向スイッチと第2の双方向スイッチを駆動する信号源を出力する信号出力部と、前記信号出力部より出力した信号源から第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第一ゲート端子と第二ゲート端子へ駆動信号を分配する分配手段を備え、第1の双方向スイッチまたは第2の双方向スイッチの第一ゲート端子および第二ゲート端子は、前記分配手段からの出力信号により制御し、切り替え時の過渡時間に逆方向に流れる還流電流を通電可能とする逆導通素子を備えることを特徴とするものであり、前記駆動装置は、第1の双方向スイッチと第2の双方向スイッチを駆動する信号源を出力する信号出力部と、前記信号出力部より出力した信号源から第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第一ゲート端子と第二ゲート端子へ駆動信号を分配する分配手段を備え、前記第1の双方向スイッチまたは第2の双方向スイッチのうち一方は第一ゲート端子および第二ゲート端子は、前記分配手段からの出力信号により制御し、切り替え時の過渡時間に逆方向に流れる還流電流を通電可能とする逆導通素子を備え、第1の双方向スイッチあるいは第2の双方向スイッチのうち他方の第一ゲート端子は常時オン状態とし、かつ第二ゲート端子は還流電流を通電する際に、前記第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第二ゲート端子と相補動作するように制御する同期制御手段を備えるので、還流電流の流れる時間の長い各アームの何れかの双方向スイッチを低損失な状態で駆動し、還流ダイオードのVfによる損失を低減することができ、低損失な電力変換回路を実現することを可能とした双方向スイッチの駆動装置を提供することができる。また、同期信号生成のためにロジック回路を必要とせず、低コストかつロジック回路のチャタリング等により不安定になることを防止することができ、そして、この双方向スイッチの駆動装置を用いることで損失が少なく効率の良い前記単相あるいは三相インバータを提供することもできる。更に、還流電流の流れる時間が短いもう一方の双方向スイッチは外付けダイオードに通電するため、簡単な構成とすることができ、低コスト化を図ることができるという効果が得られる。   According to the present invention, a bidirectional switch disposed in a bridge circuit and constituting a single-phase or three-phase inverter, and a driving device for driving the bidirectional switch, the bidirectional switch includes a semiconductor layer having a channel. A stacked body, a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stacked body at intervals, and the first ohmic electrode and the second ohmic electrode between the first ohmic electrode and the second ohmic electrode; A first p-type semiconductor layer and a second p-type semiconductor layer formed in order from the first ohmic electrode side; a first gate electrode formed on the first p-type semiconductor layer; A substrate provided with a second gate electrode formed on the p-type semiconductor layer, a drain terminal connected to the first ohmic electrode, a source terminal connected to the second ohmic electrode, A first gate terminal connected to the gate electrode and a second gate terminal connected to the second gate electrode, and when a gate drive signal is input only between the first gate terminal and the drain terminal, A first mode that operates as a semiconductor in which a bidirectional device and a reverse diode connected in series from the drain terminal to the source terminal are connected in series, and a gate drive signal only between the second gate terminal and the source terminal , A second mode in which a forward diode and an on-state bidirectional device operate as a semiconductor connected in series from the drain terminal to the source terminal, between the first gate terminal and the drain terminal, and the A gate drive signal is input between the second gate terminal and the source terminal, and a forward diode is connected between the drain terminal and the source terminal. A gate drive signal between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal. A fourth mode that cuts off the forward and reverse bidirectional current without adding, and the drive device outputs a signal source that drives the first bidirectional switch and the second bidirectional switch; Distributing means for distributing a drive signal from the signal source output from the signal output unit to one of the first bidirectional terminal and the second bidirectional terminal of the second bidirectional switch, The first gate terminal and the second gate terminal of the bidirectional switch or the second bidirectional switch are controlled by the output signal from the distributing means, and flow in the reverse direction during the transition time at the time of switching. And a signal output unit that outputs a signal source that drives the first bidirectional switch and the second bidirectional switch. Distribution means for distributing a drive signal from the signal source output from the signal output unit to the first gate terminal and the second gate terminal of one of the first bidirectional switch and the second bidirectional switch, One of the one bidirectional switch and the second bidirectional switch, one of the first gate terminal and the second gate terminal is controlled by an output signal from the distributing means, and the return current flows in the reverse direction during the transition time at the time of switching. Of the first bidirectional switch or the second bidirectional switch, the other first gate terminal is always on, and the second gate terminal is a return current. When energized, it is provided with synchronous control means for controlling so as to complement the second gate terminal of one of the first bidirectional switch or the second bidirectional switch. A bidirectional switch drive device that can drive any bidirectional switch of the arm in a low loss state, reduce the loss due to Vf of the freewheeling diode, and realize a low loss power conversion circuit. Can be provided. In addition, no logic circuit is required to generate the synchronization signal, and it is possible to prevent instability due to low cost and logic circuit chattering, etc., and loss is achieved by using this bidirectional switch drive device. It is also possible to provide the single-phase or three-phase inverter with low efficiency and high efficiency. Furthermore, since the other bidirectional switch in which the flow time of the return current is short is energized to the external diode, the configuration can be simplified and the cost can be reduced.

本発明の実施の形態1の双方向スイッチの構成図Configuration diagram of bidirectional switch according to Embodiment 1 of the present invention 同双方向スイッチの等価回路図((a)第1、第2のトランジスタで構成する等価回路図、(b)第2のトランジスタの等価回路図、(c)第2のトランジスタをダイオードとみなした場合の等価回路図)Equivalent circuit diagram of the bidirectional switch ((a) Equivalent circuit diagram composed of first and second transistors, (b) Equivalent circuit diagram of the second transistor, (c) The second transistor is regarded as a diode. Equivalent circuit diagram) 同双方向スイッチの電圧・電流の相関図Correlation diagram of voltage and current of the bidirectional switch 同双方向スイッチの動作モードを示す図Diagram showing the operation mode of the bidirectional switch 同インバータ装置の構成図Configuration diagram of the inverter device 同同期制御手段の詳細な構成を示す図The figure which shows the detailed structure of the synchronous control means 同信号出力部の出力パターンを示す図The figure which shows the output pattern of the same signal output section 同双方向スイッチ1a、1bの駆動パターンの拡大図Enlarged view of drive pattern of the bidirectional switch 1a, 1b 本発明の実施の形態2の同期制御手段の詳細な構成を示す図The figure which shows the detailed structure of the synchronous control means of Embodiment 2 of this invention. 同信号出力部の出力パターンを示す図The figure which shows the output pattern of the same signal output section 同駆動パターンの拡大図Enlarged view of the drive pattern 本発明の実施の形態3における換気扇の構成図The block diagram of the ventilation fan in Embodiment 3 of this invention

本発明の請求項1記載の双方向スイッチの駆動装置は、ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、前記双方向スイッチを駆動する駆動装置とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、第1の双方向スイッチと第2の双方向スイッチを駆動する信号源を出力する信号出力部と、前記信号出力部より出力した信号源から第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第一ゲート端子と第二ゲート端子へ駆動信号を分配する分配手段を備え、前記第1の双方向スイッチまたは第2の双方向スイッチのうち一方は第一ゲート端子および第二ゲート端子は、前記分配手段からの出力信号により制御し、切り替え時の過渡時間に逆方向に流れる還流電流を通電可能とする逆導通素子を備え、第1の双方向スイッチあるいは第2の双方向スイッチのうち他方の第一ゲート端子は常時オン状態とし、かつ第二ゲート端子は還流電流を通電する際に、前記第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第二ゲート端子と相補動作するように制御する同期制御手段を備えることを特徴とするものである。これにより、駆動装置は、前記単相あるいは三相インバータにおいて、接続された誘導負荷から還流電流を第2の双方向スイッチに流す場合に前記第三モードで通電するように前記第一ゲート端子、および第二ゲート端子に制御信号を送り、第2の双方向スイッチを駆動させるので、還流電流の流れる時間の長い各アームの何れかの双方向スイッチを低損失な状態で駆動し、還流電流の流れる時間が短いもう一方は外付けダイオードに通電することで、還流ダイオードのVfによる損失を低減することができ、低損失な電力変換回路を実現しつつ、簡単な構成で低コスト化を図ることを可能とした双方向スイッチの駆動装置を提供することができる。また、同期信号生成のためにロジック回路を必要とせず、低コストかつロジック回路のチャタリング等により不安定になることを防止することができ、そして、この双方向スイッチの駆動装置を用いることで損失が少なく効率の良い前記単相あるいは三相インバータを提供することもできるという双方向スイッチの駆動装置を提供する。   The bidirectional switch drive device according to claim 1 of the present invention includes a bidirectional switch arranged in a bridge circuit to constitute a single-phase or three-phase inverter, and a drive device for driving the bidirectional switch, The bidirectional switch includes: a semiconductor layer stack having a channel; a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stack at an interval; the first ohmic electrode; Formed on the first p-type semiconductor layer, the first p-type semiconductor layer and the second p-type semiconductor layer formed in order from the first ohmic electrode side between the second ohmic electrode and A substrate including a first gate electrode and a second gate electrode formed on the second p-type semiconductor layer; a drain terminal connected to the first ohmic electrode; and the second ohmic electrode. A source terminal connected to the pole; a first gate terminal connected to the first gate electrode; and a second gate terminal connected to the second gate electrode; and the first gate terminal and drain When a gate drive signal is input only between the terminals, the first mode operates as a semiconductor in which a bidirectional device and a reverse diode are connected in series from the drain terminal to the source terminal, and the second gate When a gate drive signal is input only between a terminal and the source terminal, a second mode in which a forward diode and an on-state bidirectional device operate as a semiconductor connected in series from the drain terminal to the source terminal; A gate drive signal is input between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal to input the drain terminal. A third mode that operates in a bidirectional manner without any of a forward diode and a reverse diode between the source terminals, between the first gate terminal and the drain terminal, and between the second gate terminal and the source terminal. And a fourth mode for blocking forward and reverse bidirectional current without applying a gate drive signal to any of the above, and the drive device is a signal source for driving the first bidirectional switch and the second bidirectional switch. A signal output unit that outputs a signal and a drive signal from the signal source output from the signal output unit to the first gate terminal and the second gate terminal of the first bidirectional switch or the second bidirectional switch Distribution means, wherein one of the first bidirectional switch and the second bidirectional switch has a first gate terminal and a second gate terminal depending on an output signal from the distribution means. A reverse conducting element that controls and allows the return current flowing in the reverse direction to flow during the transition time at the time of switching, and the other first gate terminal of the first bidirectional switch or the second bidirectional switch is always on And synchronous control means for controlling the second gate terminal to perform a complementary operation with one of the first bidirectional switch and the second bidirectional switch when the return current is applied to the second gate terminal. It is characterized by providing. Thereby, in the single-phase or three-phase inverter, the driving device has the first gate terminal to energize in the third mode when a return current flows from the connected inductive load to the second bidirectional switch, Since the control signal is sent to the second gate terminal and the second bidirectional switch is driven, the bidirectional switch of each arm having a long flow time of the return current is driven in a low loss state. The other, which has a short flow time, can reduce the loss due to Vf of the freewheeling diode by energizing the external diode, and realize a low-loss power conversion circuit and reduce the cost with a simple configuration. It is possible to provide a drive device for a bidirectional switch that enables the above. In addition, no logic circuit is required to generate the synchronization signal, and it is possible to prevent instability due to low cost and logic circuit chattering, etc., and loss is achieved by using this bidirectional switch drive device. The present invention provides a bidirectional switch drive device that can provide the single-phase or three-phase inverter with low efficiency and high efficiency.

また、請求項2記載の双方向スイッチの駆動装置は、信号出力部は、第1の双方向スイッチと第2の双方向スイッチに対して唯一のゲート駆動信号を出力するようにしたものである。これにより、駆動装置は、第1の双方向スイッチ、および第2の双方向スイッチの計4ゲート端子それぞれに信号出力する必要がなく、ゲート駆動部の簡略化を図ることができると同時に低損失な電力変換回路を実現することができる。   According to another aspect of the present invention, the signal output unit outputs a single gate drive signal to the first bidirectional switch and the second bidirectional switch. . As a result, it is not necessary for the driving device to output signals to each of the total four gate terminals of the first bidirectional switch and the second bidirectional switch, and the gate drive unit can be simplified and at the same time low loss is achieved. A simple power conversion circuit can be realized.

また、請求項3記載の双方向スイッチの駆動装置は、駆動装置の信号出力部は、矩形波駆動信号を出力するようにしたものである。これにより、矩形波駆動の還流電流を双方向スイッチへ通電する際のゲート駆動信号の生成において、相の切り換えを行なう上下何れかのアームの変調は、オン状態である時間帯が多いため、常時オンとした場合とロジック回路でゲートオフ状態を生成した時のゲート消費電力に大差がなく、複雑な回路やゲート駆動のタイミング生成のソフトウェアを搭載せずに、より簡単な構成で低損失な電力変換回路を実現することができる。   According to another aspect of the present invention, the signal output unit of the drive device outputs a rectangular wave drive signal. As a result, in the generation of the gate drive signal when energizing the return current of the rectangular wave drive to the bidirectional switch, the modulation of either the upper or lower arm that switches the phase is often in the on state, so it is always There is no big difference in gate power consumption when the gate is turned off and when the logic circuit generates a gate-off state, and there is no complicated circuit or gate drive timing generation software. A circuit can be realized.

また、請求項4記載のモータ駆動装置は、請求項1から4いずれか一つに記載の双方向スイッチの駆動装置を使用したものである。これにより、還流電流を通電する際に双方向スイッチへ通電することができることによって損失が低減されるので、変換効率が良く、省エネ効果もある電力変換装置を得ることができる。   According to a fourth aspect of the present invention, there is provided a motor driving apparatus using the bidirectional switch driving apparatus according to any one of the first to fourth aspects. Accordingly, since the loss is reduced by energizing the bidirectional switch when energizing the return current, a power conversion device having good conversion efficiency and energy saving effect can be obtained.

また、請求項5記載の空気調和機は、請求項1から4いずれか一つに記載の双方向スイッチの駆動装置を使用したものである。これにより、同期制御手段によって損失が低減されるので、変換効率が良く、省エネ効果もある空気調和機を得ることができる。   An air conditioner according to a fifth aspect uses the bidirectional switch drive device according to any one of the first to fourth aspects. Thereby, since loss is reduced by the synchronization control means, an air conditioner with good conversion efficiency and energy saving effect can be obtained.

(実施の形態1)
双方向スイッチ1について、図1を参照しながら構成について説明する。図1に示すように、双方向スイッチ1は、第一ゲート端子2と第二ゲート端子3とドレイン端子4とソース端子5により構成されている。双方向スイッチ1は、シリコン(Si)からなる基板6の上に厚さが10nm窒化アルミニウム(AlN)と厚さが10nmの窒化ガリウム(GaN)とが交互に積層されてなる厚さが1μmのバッファ層7が形成され、その上に半導体層積層体8が形成されている。半導体層積層体8は、第1の半導体層とこの第1の半導体層と比べてバンドギャップが大きい第2の半導体層とが基板側から順次積層されている。第1の半導体層は、厚さが2μmのGaN(アンドープの窒化ガリウム)層9であり、第2の半導体層は、厚さが20nmのn型のAlGaN(窒化アルミニウムガリウム)層10である。GaN層9のAlGaN層10とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が1×1013cm―2以上で且つ移動度が1000cm2V/sec以上の2次元電子ガス(2DEG)層であるチャネル領域が生成されている。つまり、半導体層積層体8は、2次元電子ガス(2DEG)層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体8の上には、互いに間隔をおいて第1のオーミック電極11Aと第2のオーミック電極11Bとが形成されている。第1のオーミック電極11A及び第2のオーミック電極11Bは、チタン(Ti)とアルミニウム(Al)とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、AlGaN層10の一部を除去すると共にGaN層9を40nm程度掘り下げて、第1のオーミック電極11A及び第2のオーミック電極11BがAlGaN層10とGaN層9との界面に接するように形成した例を示している。なお、第1のオーミック電極11A及び第2のオーミック電極11Bは、AlGaN層10の上に形成してもよい。n型のAlGaN層10の上における第1のオーミック電極11Aと第2のオーミック電極11Bとの間の領域には、第1のp型半導体層12A及び第2のp型半導体層12Bが互いに間隔をおいて選択的に形成されている。第1のp型半導体層12Aの上には第1のゲート電極13Aが形成され、第2のp型半導体層12Bの上には第2のゲート電極13Bが形成されている。第1のゲート電極13A及び第2のゲート電極13Bは、それぞれパラジウム(Pd)と金(Au)とが積層されており、第1のp型半導体層12A及び第2のp型半導体層12Bとオーミック接触している。AlGaN層10及び第1のp型半導体層12A及び第2のp型半導体層12Bを覆うように窒化シリコン(SiN)からなる保護膜14が形成されている。保護膜14を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第1のp型半導体層12A及び第2のp型半導体層12Bは、それぞれ厚さが300nmで、マグネシウム(Mg)がドープされたp型のGaNからなる。第1のp型半導体層12A及び第2のp型半導体層12Bと、AlGaN層10とによりPN接合がそれぞれ形成される。これにより、第1のオーミック電極11Aと第1のゲート電極13Aとの間の電圧が例えば0Vでは、第1のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第2のオーミック電極11Bと第2のゲート電極13Bとの間の電圧が例えば0V以下のときには、第2のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第1のオーミック電極11Aの電位をV1、第1のゲート電極13Aの電位をV2、第2のゲート電極13Bの電位をV3、第2のオーミック電極11Bの電位をV4とする。この場合において、V2がV1より1.5V以上高ければ、第1のp型半導体層12Aからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にV3がV4より1.5V以上高ければ、第2のp型半導体層12Bからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第1のゲート電極13Aのいわゆる閾値電圧及び第2のゲート電極13Bのいわゆる閾値電圧は共に1.5Vである。以下においては、第1のゲート電極13Aの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第1のゲート電極13Aの閾値電圧を第1の閾値電圧とし、第2のゲート電極13Bの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第2のゲート電極13Bの閾値電圧を第2の閾値電圧とする。また、第1のp型半導体層12Aと第2のp型半導体層12Bとの間の距離は、第1のオーミック電極11A及び第2のオーミック電極11Bに印加される最大電圧に耐えられるように構成する。
(Embodiment 1)
The configuration of the bidirectional switch 1 will be described with reference to FIG. As shown in FIG. 1, the bidirectional switch 1 includes a first gate terminal 2, a second gate terminal 3, a drain terminal 4, and a source terminal 5. The bidirectional switch 1 has a thickness of 1 μm formed by alternately laminating 10 nm thick aluminum nitride (AlN) and 10 nm thick gallium nitride (GaN) on a substrate 6 made of silicon (Si). A buffer layer 7 is formed, and a semiconductor layer stack 8 is formed thereon. In the semiconductor layer stacked body 8, a first semiconductor layer and a second semiconductor layer having a band gap larger than that of the first semiconductor layer are sequentially stacked from the substrate side. The first semiconductor layer is a GaN (undoped gallium nitride) layer 9 having a thickness of 2 μm, and the second semiconductor layer is an n-type AlGaN (aluminum gallium nitride) layer 10 having a thickness of 20 nm. In the vicinity of the hetero interface between the GaN layer 9 and the AlGaN layer 10, charges are generated due to spontaneous polarization and piezoelectric polarization. Accordingly, and mobility 1 × 1013cm- 2 or sheet carrier concentration channel region is generated a 1000 cm 2 V / sec or more two-dimensional electron gas (2DEG) layer. That is, the semiconductor layer stack 8 has a channel region that is a two-dimensional electron gas (2DEG) layer and is formed on the substrate. On the semiconductor layer stacked body 8, a first ohmic electrode 11A and a second ohmic electrode 11B are formed at a distance from each other. The first ohmic electrode 11A and the second ohmic electrode 11B are formed by stacking titanium (Ti) and aluminum (Al), and form an ohmic junction with the channel region. Further, in order to reduce the contact resistance, a part of the AlGaN layer 10 is removed and the GaN layer 9 is dug down by about 40 nm. The example formed so that it may contact | connect an interface with is shown. Note that the first ohmic electrode 11 </ b> A and the second ohmic electrode 11 </ b> B may be formed on the AlGaN layer 10. In the region between the first ohmic electrode 11A and the second ohmic electrode 11B on the n-type AlGaN layer 10, the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B are spaced from each other. And selectively formed. A first gate electrode 13A is formed on the first p-type semiconductor layer 12A, and a second gate electrode 13B is formed on the second p-type semiconductor layer 12B. The first gate electrode 13A and the second gate electrode 13B are each formed by stacking palladium (Pd) and gold (Au), and the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B. Ohmic contact. A protective film 14 made of silicon nitride (SiN) is formed so as to cover the AlGaN layer 10, the first p-type semiconductor layer 12A, and the second p-type semiconductor layer 12B. By forming the protective film 14, it is possible to ensure a defect that causes so-called current collapse and to improve current collapse. The first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B each have a thickness of 300 nm and are made of p-type GaN doped with magnesium (Mg). The first p-type semiconductor layer 12A, the second p-type semiconductor layer 12B, and the AlGaN layer 10 form PN junctions. As a result, when the voltage between the first ohmic electrode 11A and the first gate electrode 13A is 0 V, for example, the depletion layer spreads from the first p-type GaN layer into the channel region, so that the current flowing through the channel is cut off. Similarly, when the voltage between the second ohmic electrode 11B and the second gate electrode 13B is, for example, 0 V or less, a depletion layer spreads from the second p-type GaN layer into the channel region. Thus, a semiconductor element capable of interrupting a current flowing through the channel and performing a so-called normally-off operation is realized. The potential of the first ohmic electrode 11A is V1, the potential of the first gate electrode 13A is V2, the potential of the second gate electrode 13B is V3, and the potential of the second ohmic electrode 11B is V4. In this case, if V2 is higher than V1 by 1.5V or more, the depletion layer extending from the first p-type semiconductor layer 12A into the channel region is reduced, so that a current can flow in the channel region. Similarly, if V3 is higher than V4 by 1.5V or more, the depletion layer extending from the second p-type semiconductor layer 12B into the channel region is reduced, and current can flow through the channel region. That is, the so-called threshold voltage of the first gate electrode 13A and the so-called threshold voltage of the second gate electrode 13B are both 1.5V. In the following, the threshold voltage of the first gate electrode 13A at which the depletion layer extending in the channel region below the first gate electrode 13A is reduced and current can flow through the channel region is set to the first threshold voltage. The threshold voltage is set to the second gate electrode 13B so that the depletion layer extending in the channel region on the lower side of the second gate electrode 13B is reduced and current can flow in the channel region. The threshold voltage is used. The distance between the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B can withstand the maximum voltage applied to the first ohmic electrode 11A and the second ohmic electrode 11B. Configure.

つまり、双方向スイッチ1は、チャネル領域を有する半導体層積層体8と、この半導体層積層体8の上に互いに間隔をおいて形成した第1のオーミック電極11A及び第2のオーミック電極11Bと、第1のオーミック電極11Aと前記第2のオーミック電極11Bとの間に前記第1のオーミック電極11A側から順に形成した第1のp型半導体層12A及び第2のp型半導体層12Bと、第1のp型半導体層12Aの上に形成した第1のゲート電極13Aと、第2のp型半導体層12Bの上に形成した第2のゲート電極13Bとを備えた基板と、前記第1のオーミック電極11Aに接続したドレイン端子4と、前記第2のオーミック電極11Bに接続したソース端子5と、前記第1のゲート電極13Aに接続した第一ゲート端子2と、前記第2のゲート電極13Bに接続した第二ゲート端子3とで構成される。   That is, the bidirectional switch 1 includes a semiconductor layer stack 8 having a channel region, a first ohmic electrode 11A and a second ohmic electrode 11B formed on the semiconductor layer stack 8 with a space therebetween, A first p-type semiconductor layer 12A and a second p-type semiconductor layer 12B formed in order from the first ohmic electrode 11A side between the first ohmic electrode 11A and the second ohmic electrode 11B; A substrate comprising a first gate electrode 13A formed on one p-type semiconductor layer 12A and a second gate electrode 13B formed on a second p-type semiconductor layer 12B; A drain terminal 4 connected to the ohmic electrode 11A; a source terminal 5 connected to the second ohmic electrode 11B; a first gate terminal 2 connected to the first gate electrode 13A; Composed of the second gate terminal 3 connected to the gate electrode 13B of 2.

次に、双方向スイッチ1の動作について説明する。説明のため、第1のオーミック電極11Aの電位を0Vとし、第一ゲート端子2に印加する電圧をVg1、第二ゲート端子3に印加する電圧をVg2、第2のオーミック電極11Bと第1のオーミック電極11Aとの間の電圧をVs2s1、第2のオーミック電極11Bと第1のオーミック電極11Aとの間に流れる電流をIs2s1とする。   Next, the operation of the bidirectional switch 1 will be described. For explanation, the potential of the first ohmic electrode 11A is set to 0V, the voltage applied to the first gate terminal 2 is Vg1, the voltage applied to the second gate terminal 3 is Vg2, and the second ohmic electrode 11B and the first The voltage between the ohmic electrode 11A is Vs2s1, and the current flowing between the second ohmic electrode 11B and the first ohmic electrode 11A is Is2s1.

V4がV1よりも高い場合、例えば、V4が+100Vで、V1が0Vの場合において、第一ゲート端子2と第二ゲート端子3の入力電圧であるVg1及びVg2をそれぞれ第1の閾値電圧及び第2の閾値電圧以下の電圧、例えば0Vとする。これにより、第1のp型半導体層12Aから広がる空乏層が、チャネル領域中を第2のp型GaN層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、V4が正の高電圧であっても、第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を遮断する遮断状態を実現できる。一方、V4がV1よりも低い場合、例えばV4が−100Vで、V1が0Vの場合においても、第2のp型半導体層12Bから広がる空乏層が、チャネル領域中を第1のp型半導体層12Aの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第2のオーミック電極11Bに負の高電圧が印加されている場合においても、第1のオーミック電極11Aから第2のオーミック電極11Bへ流れる電流を遮断することができる。すなわち、双方向スイッチ1の双方向の電流を遮断することが可能となる。   When V4 is higher than V1, for example, when V4 is + 100V and V1 is 0V, the input voltages Vg1 and Vg2 of the first gate terminal 2 and the second gate terminal 3 are set to the first threshold voltage and the first threshold voltage, respectively. The voltage is equal to or lower than the threshold voltage of 2, for example, 0V. As a result, the depletion layer extending from the first p-type semiconductor layer 12A extends in the channel region toward the second p-type GaN layer, so that the current flowing through the channel can be blocked. Therefore, even when V4 is a positive high voltage, it is possible to realize a cut-off state in which a current flowing from the second ohmic electrode 11B to the first ohmic electrode 11A is cut off. On the other hand, when V4 is lower than V1, for example, even when V4 is −100 V and V1 is 0 V, the depletion layer extending from the second p-type semiconductor layer 12B is in the channel region in the first p-type semiconductor layer. The current spreads in the direction of 12A and can flow through the channel. For this reason, even when a negative high voltage is applied to the second ohmic electrode 11B, the current flowing from the first ohmic electrode 11A to the second ohmic electrode 11B can be blocked. That is, the bidirectional current of the bidirectional switch 1 can be cut off.

以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第1のゲート電極13Aと第2のゲート電極13Bとが共有する。この素子は、1素子分のチャネル領域の面積で双方向スイッチ1が実現可能であり、双方向スイッチ1全体を考えると、2つのダイオードと2つのノーマリーオフ型のAlGaN/GaN−HFETとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ1の低コスト化及び小型化が可能となる。   In the structure and operation as described above, the first gate electrode 13A and the second gate electrode 13B share a channel region for ensuring a withstand voltage. In this device, the bidirectional switch 1 can be realized with the area of the channel region for one device. Considering the entire bidirectional switch 1, two diodes and two normally-off type AlGaN / GaN-HFETs are provided. The chip area can be reduced as compared with the case where it is used, and the bidirectional switch 1 can be reduced in cost and size.

次に、第一ゲート端子2、第二ゲート端子3の入力電圧であるVg1及びVg2が、それぞれ第1の閾値電圧及び第2の閾値電圧よりも高い電圧、例えば5Vの場合には、第1のゲート電極13A及び第2のゲート電極13Bに印加される電圧は、共に閾値電圧よりも高くなる。従って、第1のp型半導体層12A及び第2のp型半導体層12Bからチャネル領域に空乏層が広がらないため、チャネル領域は第1のゲート電極13Aの下側においても、第2のゲート電極13Bの下側においてもピンチオフされない。その結果、第1のオーミック電極11Aと第2のオーミック電極11Bとの間に双方向に電流が流れる導通状態を実現できる。   Next, when the input voltages Vg1 and Vg2 of the first gate terminal 2 and the second gate terminal 3 are higher than the first threshold voltage and the second threshold voltage, respectively, for example, 5V, the first voltage Both of the voltages applied to the gate electrode 13A and the second gate electrode 13B are higher than the threshold voltage. Accordingly, since the depletion layer does not extend from the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B to the channel region, the channel region is also formed below the first gate electrode 13A. It is not pinched off on the lower side of 13B. As a result, it is possible to realize a conductive state in which current flows bidirectionally between the first ohmic electrode 11A and the second ohmic electrode 11B.

次に、Vg1を第1の閾値電圧よりも高い電圧とし、Vg2を第2の閾値電圧以下とした場合の動作について説明する。第一ゲート端子2、第二ゲート端子3を備えた双方向スイッチ1を等価回路で表すと図2(a)に示すように第1のトランジスタ15と第2のトランジスタ16とが直列に接続された回路とみなすことができる。この場合、第1のトランジスタ15のソース(S)が第1のオーミック電極11A、第1のトランジスタ15のゲート(G)が第1のゲート電極13Aに対応し、第2のトランジスタ16のソース(S)が第2のオーミック電極11B、第2のトランジスタ16のゲート(G)が第2のゲート電極13Bに対応する。このような回路において、例えば、Vg1を5V、Vg2を0Vとした場合、Vg2が0Vであるということは第2のトランジスタ16のゲートとソースが短絡されている状態と等しいため、双方向スイッチ1は図2(b)に示すような回路とみなすことができる。   Next, the operation when Vg1 is higher than the first threshold voltage and Vg2 is equal to or lower than the second threshold voltage will be described. When the bidirectional switch 1 having the first gate terminal 2 and the second gate terminal 3 is represented by an equivalent circuit, a first transistor 15 and a second transistor 16 are connected in series as shown in FIG. It can be regarded as a circuit. In this case, the source (S) of the first transistor 15 corresponds to the first ohmic electrode 11A, the gate (G) of the first transistor 15 corresponds to the first gate electrode 13A, and the source ( S) corresponds to the second ohmic electrode 11B, and the gate (G) of the second transistor 16 corresponds to the second gate electrode 13B. In such a circuit, for example, when Vg1 is 5V and Vg2 is 0V, the fact that Vg2 is 0V is equivalent to the state where the gate and the source of the second transistor 16 are short-circuited. Can be regarded as a circuit as shown in FIG.

さらに、図2(b)に示す第2のトランジスタ16のソース(S)をA端子、ドレイン(D)をB端子、ゲート(G)をC端子として説明を行う。図に示すB端子の電位がA端子の電位よりも高い場合には、A端子がソースでB端子がドレインであるトランジスタとみなすことができ、このような場合、C端子(ゲート)とA端子(ソース)との間の電圧は0Vであり、閾値電圧以下のため、B端子(ドレイン)からA端子(ソース)に電流は流れない。一方、A端子の電位がB端子の電位よりも高い場合には、B端子がソースでA端子がドレインのトランジスタとみなすことができる。このような場合、C端子(ゲート)とA端子(ドレイン)との電位が同じであるため、A端子の電位がB端子を基準として閾値電圧以下の場合にはA端子(ドレイン)からB端子(ソース)へ電流を通電しない。A端子の電位がB端子を基準として閾値電圧以上となると、ゲートにB端子(ソース)を基準として閾値電圧以上の電圧が印加され、A端子(ドレイン)からB端子(ソース)へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図2(a)に示す第2のトランジスタ16の部分は、ダイオードとみなすことができ、図2(c)に示すような等価回路となる。図2(c)に示す等価回路において、双方向スイッチ1のドレイン端子4の電位がソース端子5の電位よりも高い場合、第1のトランジスタ15の第一ゲート端子2に5Vが印加されている場合には、第1のトランジスタ15はオン状態であり、S2からS1へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ1のS1の電位がS2の電位よりも高い場合、その電圧は第2のトランジスタ16からなるダイオードが担い、双方向スイッチ1のS1からS2へ流れる電流を阻止する。つまり、第一ゲート端子2に閾値電圧以上の電圧を与え、第二ゲート端子3に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。   Further, description will be made assuming that the source (S) of the second transistor 16 shown in FIG. 2B is the A terminal, the drain (D) is the B terminal, and the gate (G) is the C terminal. When the potential of the B terminal shown in the figure is higher than the potential of the A terminal, it can be regarded as a transistor in which the A terminal is a source and the B terminal is a drain. In such a case, the C terminal (gate) and the A terminal Since the voltage between the source and the source is 0 V and is equal to or lower than the threshold voltage, no current flows from the B terminal (drain) to the A terminal (source). On the other hand, when the potential of the A terminal is higher than the potential of the B terminal, the transistor can be regarded as a transistor in which the B terminal is a source and the A terminal is a drain. In such a case, since the potentials of the C terminal (gate) and the A terminal (drain) are the same, when the potential of the A terminal is equal to or lower than the threshold voltage with respect to the B terminal, the A terminal (drain) to the B terminal Do not supply current to the (source). When the potential of the A terminal becomes equal to or higher than the threshold voltage with reference to the B terminal, a voltage higher than the threshold voltage is applied to the gate with reference to the B terminal (source), and current flows from the A terminal (drain) to the B terminal (source). be able to. That is, when the gate and the source of the transistor are short-circuited, the transistor functions as a diode having a drain as a cathode and a source as an anode, and the forward rising voltage becomes the threshold voltage of the transistor. Therefore, the portion of the second transistor 16 shown in FIG. 2A can be regarded as a diode, and an equivalent circuit as shown in FIG. In the equivalent circuit shown in FIG. 2C, when the potential of the drain terminal 4 of the bidirectional switch 1 is higher than the potential of the source terminal 5, 5 V is applied to the first gate terminal 2 of the first transistor 15. In this case, the first transistor 15 is in an on state, and a current can flow from S2 to S1. However, an on-voltage is generated due to the forward rising voltage of the diode. Further, when the potential of S1 of the bidirectional switch 1 is higher than the potential of S2, the voltage is carried by the diode composed of the second transistor 16, and the current flowing from S1 to S2 of the bidirectional switch 1 is blocked. That is, by applying a voltage equal to or higher than the threshold voltage to the first gate terminal 2 and applying a voltage equal to or lower than the threshold voltage to the second gate terminal 3, a so-called bidirectional device is turned on and the cathode side of the diode is connected in series to the drain side. A switch capable of connected operation can be realized.

図3は、双方向スイッチ1のVs2s1とIs2s1との関係であり、図3(a)は、Vg1とVg2とを同時に変化させた場合を示し、図3(b)はVg2を第2の閾値電圧以下の0Vとし、Vg1を変化させた場合を示し、図3(c)はVg1を第1の閾値電圧以下の0VとしてVg2を変化させた場合を示している。なお、図3において横軸であるS2−S1間電圧(Vs2s1)は、第1のオーミック電極11Aを基準とした電圧であり、縦軸であるS2−S1間電流(Is2s1)は第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を正としている。図3(a)に示すように、Vg1及びVg2が0Vの場合及び1Vの場合には、Vs2s1が正の場合にも負の場合にもIs2s1は流れず、双方向スイッチ1は遮断状態となる。また、Vg1とVg2とが共に閾値電圧よりも高くなると、Vs2s1に応じてIs2s1が双方向に流れる導通状態となる。一方、図3(b)に示すように、Vg2を第2の閾値電圧以下の0Vとし、Vg1を第1の閾値電圧以下の0Vとした場合には、Is2s1は双方向に遮断される。しかし、Vg1を第1の閾値電圧以上の2V〜5Vとした場合には、Vs2s1が1.5V未満の場合にはIs2s1が流れないが、Vs2s1が1.5V以上になるとIs2s1が流れる。つまり、第2のオーミック電極11Bから第1のオーミック電極11Aにのみに電流が流れ、第1のオーミック電極11Aから第2のオーミック電極11Bには電流が流れない逆阻止状態となる。また、Vg1を0Vとし、Vg2を変化させた場合には図3(c)に示すように、第1のオーミック電極11Aから第2のオーミック電極11Bにのみに電流が流れ、第2のオーミック電極11Bから第1のオーミック電極11Aには電流が流れない逆阻止状態となる。   3 shows the relationship between Vs2s1 and Is2s1 of the bidirectional switch 1. FIG. 3 (a) shows a case where Vg1 and Vg2 are changed simultaneously, and FIG. 3 (b) shows Vg2 as a second threshold value. FIG. 3C shows a case where Vg1 is changed by setting Vg1 to 0 V which is lower than the first threshold voltage. In FIG. 3, the voltage between S2 and S1 (Vs2s1), which is the horizontal axis, is a voltage based on the first ohmic electrode 11A, and the current between S2 and S1 (Is2s1), which is the vertical axis, is the second ohmic. The current flowing from the electrode 11B to the first ohmic electrode 11A is positive. As shown in FIG. 3A, when Vg1 and Vg2 are 0 V and 1 V, Is2s1 does not flow regardless of whether Vs2s1 is positive or negative, and the bidirectional switch 1 is cut off. . Further, when both Vg1 and Vg2 become higher than the threshold voltage, a conductive state in which Is2s1 flows bidirectionally according to Vs2s1 is established. On the other hand, as shown in FIG. 3B, when Vg2 is set to 0 V that is equal to or lower than the second threshold voltage and Vg1 is set to 0 V that is equal to or lower than the first threshold voltage, Is2s1 is blocked in both directions. However, when Vg1 is 2V to 5V that is equal to or higher than the first threshold voltage, Is2s1 does not flow when Vs2s1 is less than 1.5V, but Is2s1 flows when Vs2s1 becomes 1.5V or higher. That is, a reverse blocking state is reached in which current flows only from the second ohmic electrode 11B to the first ohmic electrode 11A, and no current flows from the first ohmic electrode 11A to the second ohmic electrode 11B. Further, when Vg1 is set to 0V and Vg2 is changed, as shown in FIG. 3C, a current flows only from the first ohmic electrode 11A to the second ohmic electrode 11B, and the second ohmic electrode A reverse blocking state in which no current flows from 11B to the first ohmic electrode 11A is obtained.

以上より、双方向スイッチ1は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。   As described above, the bidirectional switch 1 has a function of interrupting and energizing the bidirectional current according to the gate bias condition, and can also operate as a diode, and can also switch the direction in which the current of the diode is energized.

以上、説明したように双方向スイッチ1の第一ゲート端子2と第二ゲート端子3のオンあるいはオフ条件に応じて、図4示す4つの動作モードで動作することができる。つまり、双方向スイッチ1は、前記第一ゲート端子2とドレイン端子4間のみにゲート駆動信号を入力する(簡略化して言うと、第一ゲート端子2のみをオンする)と、前記ドレイン端子4から前記ソース端子5間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子3と前記ソース端子5間のみにゲート駆動信号を入力する(簡略化して言うと、第二ゲート端子3のみをオンする)と、前記ドレイン端子4から前記ソース端子5間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子2とドレイン端子4間および前記第二ゲート端子3と前記ソース端子5間にゲート駆動信号を入力(簡略化して言うと、第一ゲート端子2および前記第二ゲート端子3をオンする信号を入力)して前記ドレイン端子4から前記ソース端子5間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子2とドレイン端子4間および前記第二ゲート端子3と前記ソース端子5間のいずれにもゲート駆動信号を加えないで(簡略化して言うと、第一ゲート端子2および前記第二ゲート端子3をオフして)順逆双方向の電流を遮断する第四モードとを有するものである。   As described above, the operation can be performed in the four operation modes shown in FIG. 4 according to the ON or OFF condition of the first gate terminal 2 and the second gate terminal 3 of the bidirectional switch 1. That is, when the bidirectional switch 1 inputs a gate drive signal only between the first gate terminal 2 and the drain terminal 4 (in short, only the first gate terminal 2 is turned on), the drain terminal 4 A first mode that operates as a semiconductor in which a bidirectional device and a reverse diode connected in series from the source terminal 5 to the source terminal 5 are connected in series, and a gate drive signal only between the second gate terminal 3 and the source terminal 5 Is input (in short, only the second gate terminal 3 is turned on), a forward diode and an on-state bidirectional device are connected in series from the drain terminal 4 to the source terminal 5. A second mode that operates as a semiconductor, and a gate drive signal is input between the first gate terminal 2 and the drain terminal 4 and between the second gate terminal 3 and the source terminal 5 ( In short, a signal for turning on the first gate terminal 2 and the second gate terminal 3 is input), and neither a forward diode nor a reverse diode is interposed between the drain terminal 4 and the source terminal 5. A gate drive signal is not applied to the third mode that operates in both directions, between the first gate terminal 2 and the drain terminal 4 and between the second gate terminal 3 and the source terminal 5 (simplification). In other words, the first mode has a fourth mode in which the first and second gate terminals 2 and 3 are turned off to block forward and reverse currents.

本構造はJFETに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うJFETとは全く異なった動作原理により動作する。具体的には、ゲート電圧が3VまではJFETとして動作するが、pn接合のビルトインポテンシャルを超える3V以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。   This structure is similar to a JFET, but operates on a completely different operating principle from a JFET that performs carrier modulation in a channel region by a gate electric field in that carrier injection is intentionally performed. Specifically, it operates as a JFET up to a gate voltage of 3V. However, when a gate voltage of 3V or more exceeding the built-in potential of the pn junction is applied, holes are injected into the gate, and the current flows through the mechanism described above. Increases, and a large current and low on-resistance operation becomes possible.

また、双方向スイッチ1は、第1のゲート電極13Aがp型の導電性を有する第1のp型半導体層12Aの上に形成され、第2のゲート電極13Bがp型の導電性を有する第2のp型半導体層12Bの上に形成されている。このため、第1の半導体層と第2の半導体層との界面領域に生成されるチャネル領域に対して、第1のゲート電極13A及び第2のゲート電極13Bから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第1のゲート電極13A及び第2のゲート電極13Bから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリーオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。   In the bidirectional switch 1, the first gate electrode 13A is formed on the first p-type semiconductor layer 12A having p-type conductivity, and the second gate electrode 13B has p-type conductivity. It is formed on the second p-type semiconductor layer 12B. For this reason, a forward bias is applied from the first gate electrode 13A and the second gate electrode 13B to the channel region generated in the interface region between the first semiconductor layer and the second semiconductor layer. Thus, holes can be injected into the channel region. In a nitride semiconductor, the mobility of holes is much lower than the mobility of electrons, so that holes injected into the channel region hardly contribute as carriers for passing current. For this reason, holes injected from the first gate electrode 13A and the second gate electrode 13B generate the same amount of electrons in the channel region, so that the effect of generating electrons in the channel region is increased, and the donor is increased. It functions like an ion. That is, since the carrier concentration can be modulated in the channel region, it is possible to realize a normally-off type nitride semiconductor layer bidirectional switch having a large operating current.

次に双方向スイッチ1を使用した電力変換装置としてモータ駆動装置である三相インバータ17について、図5を参照しながら説明する。図5に示すように、三相インバータ17は、双方向スイッチ1を二個直列に接続したハーフブリッジ回路18a、18b、18cを並列に備え、第一ゲート端子2a〜2f、第二ゲート端子3a〜3fの12ゲートを駆動する駆動装置19が備えられている。また、双方向スイッチ1a、1c、1eには、逆導通素子としてのダイオード20a、20b、20cが並列に接続している。ここで、前記二個直列に接続したそれぞれの双方向スイッチ1は、ハーフブリッジ回路18a、18b、18cの上アームと下アームを形成し、双方向スイッチ1a、1c、1eを上アーム、双方向スイッチ1b、1d、1fを下アームとする。三相インバータ17の出力としてハーフブリッジ回路18a、18b、18cの中間接続点には、例えばブラシレスDCモータが誘導負荷21として接続されている。また、ここでは、三相インバータとしたが、ハーフブリッジ回路を2対備えた構成として、単相負荷を接続してもよい。   Next, a three-phase inverter 17 that is a motor drive device as a power conversion device using the bidirectional switch 1 will be described with reference to FIG. As shown in FIG. 5, the three-phase inverter 17 includes half-bridge circuits 18 a, 18 b and 18 c in which two bidirectional switches 1 are connected in series, and includes first gate terminals 2 a to 2 f and a second gate terminal 3 a. A driving device 19 for driving 12 gates of 3 to 3f is provided. The bidirectional switches 1a, 1c, and 1e are connected in parallel with diodes 20a, 20b, and 20c as reverse conducting elements. Here, the two bidirectional switches 1 connected in series form upper and lower arms of the half bridge circuits 18a, 18b, 18c, and the bidirectional switches 1a, 1c, 1e are upper arms, bidirectional. The switches 1b, 1d, and 1f are the lower arms. As an output of the three-phase inverter 17, for example, a brushless DC motor is connected as an inductive load 21 to an intermediate connection point of the half bridge circuits 18a, 18b, and 18c. Although a three-phase inverter is used here, a single-phase load may be connected as a configuration having two pairs of half-bridge circuits.

次に、双方向スイッチ1a〜1fの変調パターンは、各端子共にPWM制御を行なう方法や、上アームである双方向スイッチ1b、1d、1fを出力の電気角120度毎に常時オンとし、下アームである双方向スイッチ1a、1c、1eのみPWM制御を行なう方法、あるいは上アームと下アームが逆の変調パターンなどがあるが、一般に行われるものであるので、ここでは詳細な説明は省略する。   Next, the modulation patterns of the bidirectional switches 1a to 1f are such that the PWM control is performed for each terminal and the bidirectional switches 1b, 1d, and 1f, which are upper arms, are always turned on every 120 electrical degrees of output. There is a method of performing PWM control only for the bidirectional switches 1a, 1c, and 1e that are arms, or a modulation pattern in which the upper arm and the lower arm are reversed. However, since they are generally performed, detailed description is omitted here. .

次に、駆動装置19の内部構成について図6を参照しながら説明する。なお、ハーフブリッジ回路18a、18b、18cに対応する駆動装置19のそれぞれは同様の構成のため、ハーフブリッジ回路18aに対応する部分のみを代表として説明する。図6に示すように、駆動装置19は、上アームの双方向スイッチ1aに対してキャリア周期毎にPWM制御信号を出力する信号出力部22と、双方向スイッチ1aと双方向スイッチ1bに対して唯一のゲート駆動信号とし、かつ相補動作するための同期制御手段としての信号共有手段23と、双方向スイッチ1aに対する信号を第一ゲート端子2a、第二ゲート端子3aに分配する分配手段24と、絶縁あるいはレベルシフトさせた後の信号を第一ゲート端子へ出力するゲート出力部25を備えている。ここで、双方向スイッチ1aへの信号である第一ゲート端子2aと第二ゲート端子3aとは、基準電位が異なるのみであり、タイミングや論理を変化させるものではない。“H210038と同じ。上アームを特殊な制御をすると聞いていました記載がありません。”また、分配手段24を介さずに信号出力部22より直接駆動する下アーム側は、高電位側である第一ゲート端子2bを常時オン状態となるように構成している。また、信号出力部22は、図7に示すようなパターンで、上アームの第一ゲート端子2a、2c、2eに対して矩形波駆動を行なうための駆動信号2ag、2cg、2egを出力している。   Next, the internal configuration of the drive device 19 will be described with reference to FIG. Since each of the drive devices 19 corresponding to the half bridge circuits 18a, 18b, and 18c has the same configuration, only the portion corresponding to the half bridge circuit 18a will be described as a representative. As shown in FIG. 6, the drive device 19 is connected to the signal output unit 22 that outputs a PWM control signal for each carrier cycle to the bidirectional switch 1a of the upper arm, A signal sharing means 23 as a single gate drive signal and a synchronization control means for complementary operation; a distribution means 24 for distributing a signal for the bidirectional switch 1a to the first gate terminal 2a and the second gate terminal 3a; A gate output unit 25 is provided for outputting a signal after insulation or level shifting to the first gate terminal. Here, the first gate terminal 2a and the second gate terminal 3a, which are signals to the bidirectional switch 1a, differ only in the reference potential, and do not change the timing or logic. “Same as H210038. There is no description that I heard that the upper arm is specially controlled.” Also, the lower arm side that is driven directly from the signal output unit 22 without the distribution means 24 is the high potential side. One gate terminal 2b is configured to be always on. Further, the signal output unit 22 outputs drive signals 2ag, 2cg, 2eg for performing rectangular wave driving to the first gate terminals 2a, 2c, 2e of the upper arm in a pattern as shown in FIG. Yes.

また、上アームの第二ゲート端子3a、3c、3eと、下アームの第二ゲート端子3b、3d、3fへの駆動信号3bg、3dg、3fgは前述の通り、信号共有手段23を経由して出力される。よって、信号出力部22における出力信号数は3本であるのに対し、分配手段24を通過した後には9本に分配されて、常時オンとなっている双方向スイッチ1bの第一ゲート端子2b、2d、2fへ駆動信号3ag、3cg、3egの3信号を含め、12ゲート信号を3信号で制御していることとなる。   The drive signals 3bg, 3dg, and 3fg to the second gate terminals 3a, 3c, and 3e of the upper arm and the second gate terminals 3b, 3d, and 3f of the lower arm pass through the signal sharing means 23 as described above. Is output. Therefore, while the number of output signals in the signal output unit 22 is 3, the first gate terminal 2b of the bidirectional switch 1b which is distributed to 9 after passing through the distributing means 24 and is always on. 12 gate signals are controlled by 3 signals including 3 signals of 3d, 3cg and 3eg to 2d and 2f.

次に、各ゲート端子の駆動状態と双方向スイッチ1a、1bの駆動状態の相関について、駆動パターンの拡大したチャートを図8に示す。図8では、出力相を1相分のみを示しているが、その他の出力相は1相分と電気角120度ずれているのみで、基本動作は同等のため、詳細な説明は省略する。タイミングチャートの上からゲート信号源の信号(信号A)、上アームの第一ゲート端子2aとドレイン端子4a間の電圧(信号B)、上アームの第二ゲート端子3aとソース端子5a間の電圧(信号C)、上アームの駆動状態(信号D)、同様に下アームも以下順に表している。駆動状態(信号D、信号G)で斜線部分は第三モードを示し、Lo部分は第四モードであり、また、信号GのHi部分では第一モードである。ここで、U相の上アームが順方向に電流を流す(誘導負荷21に電流を順方向に流す)場合について説明する。つまり上アームの双方向スイッチ1aが順方向にオンとなるのは、駆動状態(信号D)が斜線の状態となった期間である。また、下アームの双方向スイッチ1bは、上アームの双方向スイッチ1aの順方向電流が遮断される斜線部分以外の場合つまり信号GのHi部分では、図示した如く第一モードで駆動している。すなわち、上アームの双方向スイッチ1aが斜線部分の状態(第三モード)に切換わるときには、下アームの双方向スイッチ1bはすでに第一モードに切り換わっていて、ソース端子5bからドレイン端子4bに逆方向に電流を通電できる状態が確保されている。従って、誘導負荷21に対して順方向に電流を通電する場合、PWM(パルス幅変調)によるスイッチングを行っても誘導負荷21に連続して電流の供給ができるように、駆動状態を適切に切換えることができる。次に、U相の下アームが順方向に電流を流す(誘導負荷21から電流が流れてくる)場合を説明する。誘導負荷21から電流が流れ込む場合、下アームの双方向スイッチ1bに順方向電流(ドレイン端子4bからソース端子5bに流れる電流)が流れる。下アームの双方向スイッチ1bはPWMによるスイッチングを行い状態が変化し、第三モードから第一モードと切換わった場合、下アームには順方向電流を通電することができない。この期間は、上アームの双方向スイッチ1aについても、第一ゲート端子2a、第二ゲート端子3a共にオフ状態であるため、上アームの双方向スイッチ1aが第一あるいは第三モードとなるまでの間は通電することができない。この期間は、双方向スイッチ1a、1c、1eと逆並列に挿入した逆導通素子としてのダイオード20aを通電することになる。図8の電流通電状態は、双方向スイッチ1a、1bの第一ゲート端子2a、2b、第二ゲート端子3a、3bの状態に応じた通電経路を示している。従って、誘導負荷21から電流が流れる場合に対しても、連続して誘導負荷21からの電流を通電できるように、駆動状態が適切に切換えることができる。ここで、本実施例の場合、還流電流の流れる時間の長いのは下アーム側であり、下アームの双方向スイッチ1b、1d、1fは還流電流が流れる際に低損失な状態で駆動するために、第一ゲート端子2b、2d、2fは常時オン状態としており、外付けしたダイオードに常時還流電流を通電することを回避している。また、上アームの双方向スイッチ1a、1c、1eは還流電流の流れる時間が短いため、第一ゲート端子2a、2c、2eは常時オン状態とせず、信号を分配して入力することでオンオフを行い、前述の通り、モードを切り替える過渡時間の間にのみ外付けダイオードに通電する。   Next, FIG. 8 shows an enlarged chart of drive patterns for the correlation between the drive states of the gate terminals and the drive states of the bidirectional switches 1a and 1b. Although only one output phase is shown in FIG. 8, the other output phases are only shifted by 120 degrees in electrical angle from the one phase, and the basic operation is the same, so detailed description is omitted. From the top of the timing chart, the signal from the gate signal source (signal A), the voltage between the first gate terminal 2a and the drain terminal 4a of the upper arm (signal B), and the voltage between the second gate terminal 3a and the source terminal 5a of the upper arm (Signal C), the driving state of the upper arm (Signal D), and similarly the lower arm are also represented in the following order. In the driving state (signal D, signal G), the shaded portion indicates the third mode, the Lo portion is the fourth mode, and the Hi portion of the signal G is the first mode. Here, the case where the upper arm of the U phase flows current in the forward direction (current flows through the inductive load 21 in the forward direction) will be described. That is, the upper arm bidirectional switch 1a is turned on in the forward direction during the period in which the drive state (signal D) is in a shaded state. Further, the lower arm bidirectional switch 1b is driven in the first mode as shown in the case other than the hatched portion where the forward current of the upper arm bidirectional switch 1a is cut off, that is, in the Hi portion of the signal G. . That is, when the bidirectional switch 1a on the upper arm is switched to the shaded portion (third mode), the bidirectional switch 1b on the lower arm has already been switched to the first mode, and the source terminal 5b is switched to the drain terminal 4b. A state in which current can be supplied in the reverse direction is ensured. Therefore, when a current is supplied to the inductive load 21 in the forward direction, the driving state is appropriately switched so that current can be continuously supplied to the inductive load 21 even if switching by PWM (pulse width modulation) is performed. be able to. Next, the case where the lower arm of the U phase flows current in the forward direction (current flows from the inductive load 21) will be described. When current flows from the inductive load 21, forward current (current flowing from the drain terminal 4b to the source terminal 5b) flows through the bidirectional switch 1b of the lower arm. When the bidirectional switch 1b of the lower arm is switched by PWM to change its state and switched from the third mode to the first mode, forward current cannot be supplied to the lower arm. During this period, both the first gate terminal 2a and the second gate terminal 3a of the upper arm bidirectional switch 1a are also in the off state, so that the upper arm bidirectional switch 1a is in the first or third mode. It is not possible to energize during that time. During this period, the diode 20a as a reverse conducting element inserted in antiparallel with the bidirectional switches 1a, 1c, and 1e is energized. The current energization state of FIG. 8 shows an energization path according to the states of the first gate terminals 2a and 2b and the second gate terminals 3a and 3b of the bidirectional switches 1a and 1b. Therefore, even when a current flows from the inductive load 21, the driving state can be appropriately switched so that the current from the inductive load 21 can be continuously supplied. Here, in this embodiment, the flow time of the return current is long on the lower arm side, and the bidirectional switches 1b, 1d, and 1f of the lower arm are driven in a low loss state when the return current flows. In addition, the first gate terminals 2b, 2d, and 2f are always in an on state, and it is avoided to always supply a reflux current to an externally attached diode. Since the upper arm bidirectional switches 1a, 1c, and 1e have a short time for the return current to flow, the first gate terminals 2a, 2c, and 2e are not always turned on. As described above, the external diode is energized only during the transition time for mode switching.

また、上アームの双方向スイッチ1aの駆動状態の斜線部分の時間と、下アームの双方向スイッチ1bの駆動状態の斜線部分の時間が重複させていないため、上アームと下アームの同時オンが発生して高電位側から低電位側に短絡電流が流れないように切り換え制御ができる。また、逆並列に挿入されたダイオードに通電されるのは、上アームが斜線部分の期間に移行するまでのデッドタイムtdのみであり、デッドタイムtdの後は、上アームの双方向スイッチ1aが低損失、すなわちオン抵抗と通電電流の乗算結果である順方向電圧Vfがダイオードの順方向電圧よりも小さいため、双方向スイッチ1aに通電することとなる。   In addition, since the time of the shaded portion of the drive state of the bidirectional switch 1a of the upper arm and the time of the shaded portion of the drive state of the bidirectional switch 1b of the lower arm are not overlapped, the upper arm and the lower arm are simultaneously turned on. Switching control can be performed so that a short-circuit current does not flow from the high potential side to the low potential side. Also, the diode inserted in antiparallel is energized only during the dead time td until the upper arm shifts to the shaded portion, and after the dead time td, the bidirectional switch 1a of the upper arm is turned on. Since the forward voltage Vf, which is a low loss, that is, the multiplication result of the on-resistance and the energization current, is smaller than the forward voltage of the diode, the bidirectional switch 1a is energized.

なお、誘導負荷21からの電流を連続的に通電するために、ダイオードを挿入しているが、誘導負荷21への出力の線間にコンデンサ等を挿入して通電経路を確保してもよい。   Although a diode is inserted in order to energize the current from the inductive load 21 continuously, an energization path may be secured by inserting a capacitor or the like between the lines of output to the inductive load 21.

以上のように、双方向スイッチ1と逆並列した外付けしたダイオードに常時還流電流を通電することを回避し、切り換え時以外の期間では低損失な双方向スイッチに通電するようなインバータを構成し、還流ダイオードのVfによる損失を低減することができ、低損失な電力変換回路を実現することができ、同期信号生成のためにロジック回路を必要とせず、低コストかつロジック回路のチャタリング等により不安定になることを防止することができ、更に、この双方向スイッチ1の駆動装置19を用いることで損失が少なく効率の良い三相インバータ17を実現することができる。   As described above, an inverter is constructed that avoids constantly supplying a reflux current to an external diode connected in reverse parallel to the bidirectional switch 1 and energizes a low-loss bidirectional switch during periods other than switching. Therefore, the loss due to Vf of the freewheeling diode can be reduced, a low-loss power conversion circuit can be realized, a logic circuit is not required for generating a synchronization signal, and the cost is low and it is not caused by chattering of the logic circuit. It is possible to prevent the stabilization, and further, by using the driving device 19 of the bidirectional switch 1, it is possible to realize the three-phase inverter 17 with low loss and high efficiency.

また、信号共有手段23により、双方向スイッチ1の第一ゲート端子2、第二ゲート端子3の信号源を共有、共用することができるため、第一ゲート端子2、第二ゲート端子3に入力する信号源を少なくすることができ、通常の単方向スイッチと同様の信号源の本数で駆動することができ、より低コスト化を図ることができる。   Further, since the signal sharing means 23 can share and share the signal source of the first gate terminal 2 and the second gate terminal 3 of the bidirectional switch 1, it is input to the first gate terminal 2 and the second gate terminal 3. Therefore, it is possible to reduce the number of signal sources to be driven and to drive the same number of signal sources as in a normal unidirectional switch, and to further reduce the cost.

(実施の形態2)
以下、実施の形態2について、図9〜図11を参照しながら双方向スイッチ1の駆動装置19について説明する。
(Embodiment 2)
Hereinafter, the driving device 19 of the bidirectional switch 1 will be described with reference to FIGS. 9 to 11 for the second embodiment.

なお、実施の形態1と同一機能を有するものは、同一符号を付して詳細な説明は省略する。   In addition, what has the same function as Embodiment 1 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図9は、矩形波通電制御を行う場合の駆動装置19Bの構成を示している。図9に示すように、駆動装置19Bは、位置センサ信号を入力することで、磁極位置情報を取り入れ、位置情報と信号出力部22の出力とによりゲート駆動を行なう。位置センサ信号は、U、V、W相の電気角120度導通させる相を切り換える信号として利用するように接続されている。その結果として、第一ゲート端子2a〜2f、第二ゲート端子3a〜3fの駆動タイミングチャートについて図10に示す。それぞれ第一ゲート端子2a〜2fを駆動する信号を駆動信号2ag〜2fgとしてゲート端子をあらわす符号にgを追加して表す。同様に第二ゲート端子3a〜3fを駆動する信号は、駆動信号3ag〜3fgとしている。図に示すように、各相の上アームがキャリア周期毎にスイッチングし、各相の下アームが通電切り換えを行なうための相切り換えを行なうように、電気角で120度の期間常時オン状態としている。   FIG. 9 shows the configuration of the drive device 19B when rectangular wave energization control is performed. As illustrated in FIG. 9, the driving device 19 </ b> B inputs magnetic pole position information by inputting a position sensor signal, and performs gate driving based on the position information and the output of the signal output unit 22. The position sensor signal is connected so as to be used as a signal for switching the phase for conducting the electrical angle of 120 degrees in the U, V, and W phases. As a result, a driving timing chart of the first gate terminals 2a to 2f and the second gate terminals 3a to 3f is shown in FIG. Signals for driving the first gate terminals 2a to 2f are respectively represented as drive signals 2ag to 2fg by adding g to a symbol representing the gate terminal. Similarly, signals for driving the second gate terminals 3a to 3f are drive signals 3ag to 3fg. As shown in the figure, the upper arm of each phase is switched at every carrier cycle, and the lower arm of each phase is always on for a period of 120 degrees in electrical angle so as to perform phase switching for energization switching. .

次に、図11に矩形波通電の制御について、駆動パターンの拡大したチャートを示す。図に示すように、上アームの双方向スイッチ1aでゲート電圧(信号B、信号C)は、ゲート信号源(信号A)に沿って同一のタイミングでオンまたはオフするようになっている。一方、下アームの双方向スイッチ1bでは、第一ゲート端子2bが常時オン状態となっており、ドレイン端子4bからソース端子5bに通電する順方向電流も、ソース端子5bからドレイン端子4bに通電する逆電流(還流電流)に対しても、通電することができる。また、双方向スイッチ1と逆並列した還流ダイオードに電流が流れるのは、上アームの切り換えの過渡期であるデッドタイムのみとなり、常時還流電流が通電されることはなく、低損失な双方向スイッチ1に通電されることとなる。これは、上アームがスイッチングした後に下アームが相補動作する必要があるため、正弦波通電の場合と同様のタイミングとなる。図示していないが、下アーム(例えば双方向スイッチ1b)が120度の期間の常時オン状態からオフに切り換えた際、上アーム(例えば双方向スイッチ1a)はオフ状態にあるため、逆導通素子としてのダイオード20aにて還流電流を流すことができる。但し、ダイオード20aに還流電流が流れるタイミングは、1回転当たり1回のみであり、損失に対する影響は小さい。   Next, FIG. 11 shows an enlarged chart of drive patterns for rectangular wave energization control. As shown in the figure, the gate voltage (signal B, signal C) is turned on or off at the same timing along the gate signal source (signal A) by the bidirectional switch 1a of the upper arm. On the other hand, in the bidirectional switch 1b of the lower arm, the first gate terminal 2b is always on, and the forward current flowing from the drain terminal 4b to the source terminal 5b also flows from the source terminal 5b to the drain terminal 4b. It is also possible to energize the reverse current (reflux current). In addition, the current flows through the freewheeling diode in antiparallel with the bidirectional switch 1 only in the dead time which is the transitional period of the switching of the upper arm. 1 is energized. This is the same timing as in the case of sine wave energization because the lower arm needs to perform a complementary operation after the upper arm is switched. Although not shown, since the upper arm (for example, the bidirectional switch 1a) is in the off state when the lower arm (for example, the bidirectional switch 1b) is switched from the constantly on state to the off state for a period of 120 degrees, the reverse conducting element A reflux current can be passed through the diode 20a. However, the timing at which the reflux current flows through the diode 20a is only once per rotation, and the influence on the loss is small.

以上のように、双方向スイッチ1と逆並列した還流ダイオードに常時還流電流を通電することを回避し、切り換え時以外の期間では低損失な双方向スイッチに通電するようなインバータを構成し、還流ダイオードのVfによる損失を低減することができ、低損失な電力変換回路を実現することができ、同期信号生成のためにロジック回路を必要とせず、低コストかつロジック回路のチャタリング等により不安定になることを防止することができ、更に、この双方向スイッチ1の駆動装置19を用いることで損失が少なく効率の良い三相インバータ17を実現することができる。   As described above, an inverter is constructed that avoids constantly supplying a reflux current to the freewheeling diode in antiparallel with the bidirectional switch 1 and energizes the low-loss bidirectional switch during periods other than switching. Loss due to Vf of the diode can be reduced, a low-loss power conversion circuit can be realized, a logic circuit is not required for generating a synchronization signal, and the cost is low and unstable due to chattering of the logic circuit. Furthermore, by using the drive device 19 of the bidirectional switch 1, it is possible to realize the three-phase inverter 17 with low loss and high efficiency.

なお、本実施の形態では、位置センサ信号をORゲートで受けて第二ゲート端子3b、3d、3fを制御するようにしたが、取り付け位置の制約などがある場合には、ロジックを追加して対応するか、あるいは信号出力部22より別途信号を出力する構成としてもよい。   In the present embodiment, the position sensor signal is received by the OR gate to control the second gate terminals 3b, 3d, and 3f. However, if there is a restriction on the mounting position, a logic is added. It is good also as a structure which responds | corresponds or outputs a signal separately from the signal output part 22. FIG.

(実施の形態3)
本発明の実施の形態3における空気調和機としての換気扇26の構成図について、図12を参照しながら説明する。なお、実施の形態1あるいは実施の形態2と同一機能を有するものは、同一符号を付して詳細な説明は省略する。
(Embodiment 3)
The block diagram of the ventilation fan 26 as an air conditioner in Embodiment 3 of this invention is demonstrated, referring FIG. In addition, what has the same function as Embodiment 1 or Embodiment 2 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図12に示すように、換気扇26は、本体ケーシング27、ファン28、ブラシレスDCモータ29、三相インバータ17、および操作部30により構成されている。操作部30にて入り切りを行なうことで、三相インバータ17の駆動装置19に入力され、所望の回転数となるように変調率を演算し、双方向スイッチ1a〜1fを駆動する。これにより、ブラシレスDCモータ29を駆動して、ファン28が回転することで送風することができる。   As shown in FIG. 12, the ventilation fan 26 includes a main body casing 27, a fan 28, a brushless DC motor 29, a three-phase inverter 17, and an operation unit 30. By turning on and off at the operation unit 30, it is input to the drive device 19 of the three-phase inverter 17, calculates the modulation rate so as to have a desired rotational speed, and drives the bidirectional switches 1a to 1f. As a result, the brushless DC motor 29 can be driven and the fan 28 can rotate to blow air.

なお、本実施の形態では、空気調和機の一例を換気扇としたが、その他の機器のインバータとして利用してもよく、また、三相でなく、単相インバータであってもよい。   In the present embodiment, an example of the air conditioner is a ventilation fan, but it may be used as an inverter for other devices, and may be a single-phase inverter instead of a three-phase inverter.

本発明にかかる双方向スイッチのゲート駆動回路は、ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、この双方向スイッチを駆動する駆動装置とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、前記双方向スイッチのうちの第1の双方向スイッチに順方向電流を流している状態から、切り替えによって前記順方向電流を遮断し、前記単相あるいは三相インバータの負荷電流を還流電流として第2の双方向スイッチに流す場合において、前記第2の双方向スイッチを第三モードで通電させるようにこの第2の双方向スイッチの第一ゲート端子、および第二ゲート端子の状態を第1の双方向スイッチの駆動状態に同期させる同期制御手段を備え、前記同期制御手段は、第1の双方向スイッチおよび第2の双方向スイッチの各第一ゲート端子および第二ゲート端子のターンオン時間およびターンオフ時間を相違なる時間とすることでタイミングを同期するようにしたものである。これにより、前記同期制御手段は、前記単相あるいは三相インバータにおいて、接続された誘導負荷から還流電流を第2の双方向スイッチに流す場合に前記第三モードで通電するように前記第一ゲート端子、および第二ゲート端子に制御信号を送り、第2の双方向スイッチを駆動させるので、双方向スイッチと逆並列した還流ダイオードに外付けしたダイオードに常時還流電流を通電することを回避し、切り換え時以外の期間では低損失な双方向スイッチに通電するようなインバータを構成して還流ダイオードのVfによる損失を低減することができ、低損失な電力変換回路を実現することを可能とした双方向スイッチの駆動装置を提供することができる。また、同期信号生成のためにロジック回路を必要とせず、低コストかつロジック回路のチャタリング等により不安定になることを防止することができ、そして、この双方向スイッチの駆動装置を用いることで損失が少なく効率の良い前記単相あるいは三相インバータを提供することもでき有用である。   The bidirectional switch gate drive circuit according to the present invention includes a bidirectional switch arranged in a bridge circuit to constitute a single-phase or three-phase inverter, and a drive device for driving the bidirectional switch, the bidirectional switch Includes a semiconductor layer stack having a channel, a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stack at an interval, the first ohmic electrode, and the second ohmic electrode. A first p-type semiconductor layer and a second p-type semiconductor layer formed in order from the first ohmic electrode side between the ohmic electrode and a first p-type semiconductor layer formed on the first p-type semiconductor layer. A substrate comprising a gate electrode and a second gate electrode formed on the second p-type semiconductor layer; a drain terminal connected to the first ohmic electrode; and the second ohmic current. A source terminal connected to the first gate electrode, a first gate terminal connected to the first gate electrode, and a second gate terminal connected to the second gate electrode, and the first gate terminal and the drain terminal When a gate driving signal is input only between the first terminal and the second gate terminal, the first device operates as a semiconductor in which a bidirectional device and a reverse diode are connected in series from the drain terminal to the source terminal. And a second mode in which a forward diode and an on-state bidirectional device operate as a semiconductor connected in series from the drain terminal to the source terminal when the gate drive signal is input only between the source terminal and the source terminal, A gate drive signal is input between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal to input the drain terminal. A third mode that operates in a bidirectional manner without passing through either a forward diode or a reverse diode between the source terminals; and between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal. And a fourth mode that cuts off a forward / reverse bidirectional current without applying a gate drive signal to either of them, and the drive device sends a forward current to a first bidirectional switch of the bidirectional switches. In the case where the forward current is interrupted by switching and the load current of the single-phase or three-phase inverter is caused to flow as a return current to the second bidirectional switch, the second bidirectional switch is The state of the first gate terminal and the second gate terminal of the second bidirectional switch is synchronized with the driving state of the first bidirectional switch so as to energize in the mode. Synchronization control means for making the first and second gate terminals of the first bidirectional switch and the second bidirectional switch have different turn-on and turn-off times. The timing is synchronized with. Accordingly, the synchronous control means is configured to cause the first gate to energize in the third mode when a return current flows from the connected inductive load to the second bidirectional switch in the single-phase or three-phase inverter. Since the control signal is sent to the terminal and the second gate terminal and the second bidirectional switch is driven, it is possible to avoid constantly supplying the reflux current to the diode externally attached to the reflux diode in reverse parallel to the bidirectional switch, An inverter that energizes a low-loss bidirectional switch during a period other than the switching time can be configured to reduce the loss due to Vf of the freewheeling diode, making it possible to realize a low-loss power conversion circuit A driving device for a directional switch can be provided. In addition, no logic circuit is required to generate the synchronization signal, and it is possible to prevent instability due to low cost and logic circuit chattering, etc., and loss is achieved by using this bidirectional switch drive device. Therefore, it is possible to provide the single-phase or three-phase inverter with low efficiency and high efficiency.

1 双方向スイッチ
1a〜1f 双方向スイッチ
2 第一ゲート端子
2a〜2f 第一ゲート端子
3 第二ゲート端子
3a〜3f 第二ゲート端子
4a〜4f ドレイン端子
5a〜5f ソース端子
6 基板
7 バッファ層
8 半導体層積層体
9 GaN層
10 AlGaN層
11A 第1のオーミック電極
11B 第2のオーミック電極
12A 第1のp型半導体層
12B 第2のp型半導体層
13A 第1のゲート電極
13B 第2のゲート電極
14 保護膜
15 第1のトランジスタ
16 第2のトランジスタ
17 三相インバータ
18a〜18c ハーフブリッジ回路
19 駆動装置
20a〜20c ダイオード
21 誘導負荷
22 信号出力部
23 信号共有手段
24 分配手段
25 ゲート出力部
26 換気扇
27 本体ケーシング
28 ファン
29 ブラシレスDCモータ
30 操作部
DESCRIPTION OF SYMBOLS 1 Bidirectional switch 1a-1f Bidirectional switch 2 1st gate terminal 2a-2f 1st gate terminal 3 2nd gate terminal 3a-3f 2nd gate terminal 4a-4f Drain terminal 5a-5f Source terminal 6 Substrate 7 Buffer layer 8 Semiconductor layer laminate 9 GaN layer 10 AlGaN layer 11A first ohmic electrode 11B second ohmic electrode 12A first p-type semiconductor layer 12B second p-type semiconductor layer 13A first gate electrode 13B second gate electrode DESCRIPTION OF SYMBOLS 14 Protective film 15 1st transistor 16 2nd transistor 17 Three-phase inverter 18a-18c Half bridge circuit 19 Drive apparatus 20a-20c Diode 21 Inductive load 22 Signal output part 23 Signal sharing means 24 Distribution means 25 Gate output part 26 Ventilation fan 27 Body casing 28 Fan 29 Siles DC motor 30 operation unit

Claims (5)

ブリッジ回路に配置して単相あるいは三相インバータを構成する双方向スイッチと、前記双方向スイッチを駆動する駆動装置とを備え、前記双方向スイッチは、チャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成した第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に前記第1のオーミック電極側から順に形成した第1のp型半導体層及び第2のp型半導体層と、前記第1のp型半導体層の上に形成した第1のゲート電極と、前記第2のp型半導体層の上に形成した第2のゲート電極とを備えた基板と、前記第1のオーミック電極に接続したドレイン端子と、前記第2のオーミック電極に接続したソース端子と、前記第1のゲート電極に接続した第一ゲート端子と、前記第2のゲート電極に接続した第二ゲート端子とで構成し、かつ、前記第一ゲート端子とドレイン端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モードと、前記第二ゲート端子と前記ソース端子間のみにゲート駆動信号を入力すると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間にゲート駆動信号を入力して前記ドレイン端子から前記ソース端子間に順方向ダイオードおよび逆方向ダイオードのいずれも介さない双方向に導通する動作する第三モードと、前記第一ゲート端子とドレイン端子間および前記第二ゲート端子と前記ソース端子間のいずれにもゲート駆動信号を加えないで順逆双方向の電流を遮断する第四モードとを有し、前記駆動装置は、第1の双方向スイッチと第2の双方向スイッチを駆動する信号源を出力する信号出力部と、前記信号出力部より出力した信号源から第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第一ゲート端子と第二ゲート端子へ駆動信号を分配する分配手段を備え、前記第1の双方向スイッチまたは第2の双方向スイッチのうち一方は第一ゲート端子および第二ゲート端子は、前記分配手段からの出力信号により制御し、切り替え時の過渡時間に逆方向に流れる還流電流を通電可能とする逆導通素子を備え、第1の双方向スイッチあるいは第2の双方向スイッチのうち他方の第一ゲート端子は常時オン状態とし、かつ第二ゲート端子は還流電流を通電する際に、前記第1の双方向スイッチあるいは第2の双方向スイッチのうち一方の第二ゲート端子と相補動作するように制御する同期制御手段を備えたことを特徴とする双方向スイッチの駆動装置。 A bidirectional switch disposed in a bridge circuit to form a single-phase or three-phase inverter; and a driving device for driving the bidirectional switch, wherein the bidirectional switch includes a semiconductor layer stack having a channel, and the semiconductor A first ohmic electrode and a second ohmic electrode formed on the layer stack at intervals, and the first ohmic electrode side between the first ohmic electrode and the second ohmic electrode; A first p-type semiconductor layer and a second p-type semiconductor layer formed in order, a first gate electrode formed on the first p-type semiconductor layer, and a second p-type semiconductor layer. A substrate having a second gate electrode formed thereon, a drain terminal connected to the first ohmic electrode, a source terminal connected to the second ohmic electrode, and a first gate electrode When the gate drive signal is input only between the first gate terminal and the drain terminal, the first gate terminal is connected to the second gate electrode and the second gate terminal is connected to the second gate electrode. When a gate drive signal is input only between the second gate terminal and the source terminal, a first mode that operates as a semiconductor in which a bidirectional device and a reverse diode connected in series toward the source terminal are connected in series, A second mode in which a forward diode and an on-state bidirectional device operate in series from the drain terminal to the source terminal, and operate between the first gate terminal and the drain terminal, and the second gate terminal. A gate drive signal is input between the source terminal and the forward terminal and the reverse direction between the drain terminal and the source terminal. A third mode that operates in both directions without passing through any of the diodes, and forward / reverse without applying a gate drive signal between the first gate terminal and the drain terminal and between the second gate terminal and the source terminal. A fourth mode that cuts off a bidirectional current, and the driving device outputs a signal source that drives a first bidirectional switch and a second bidirectional switch; and the signal output unit Distributing means for distributing a drive signal from the signal source output from the first bidirectional switch or the second bidirectional switch to one of the first gate terminal and the second gate terminal of the first bidirectional switch, Alternatively, one of the second bidirectional switches, the first gate terminal and the second gate terminal are controlled by the output signal from the distribution means, and the reflux current flows in the reverse direction during the transition time at the time of switching. A reverse conducting element capable of energizing a current, the other first gate terminal of the first bidirectional switch or the second bidirectional switch is always on, and the second gate terminal energizes the reflux current. At the same time, the bidirectional switch drive device further comprises synchronization control means for controlling the first bidirectional switch or the second bidirectional switch so as to complement the second gate terminal of one of the first bidirectional switch and the second bidirectional switch. . 信号出力部は、第1の双方向スイッチと第2の双方向スイッチに対して唯一のゲート駆動信号を出力することを特徴とする請求項1記載の双方向スイッチの駆動装置。 2. The bidirectional switch drive device according to claim 1, wherein the signal output unit outputs a single gate drive signal to the first bidirectional switch and the second bidirectional switch. 駆動装置の信号出力部は、矩形波駆動信号を出力することを特徴とする請求項1記載の双方向スイッチの駆動装置。 2. The bidirectional switch drive device according to claim 1, wherein the signal output unit of the drive device outputs a rectangular wave drive signal. 請求項1から3いずれか一つに記載の双方向スイッチの駆動装置を使用したことを特徴とするモータ駆動装置。 4. A motor drive device using the bidirectional switch drive device according to claim 1. 請求項1から3いずれか一つに記載の双方向スイッチの駆動装置を使用したことを特徴とする空気調和機。 An air conditioner using the bidirectional switch drive device according to any one of claims 1 to 3.
JP2010025093A 2010-02-08 2010-02-08 Gate driver for bidirectional switch Active JP5423450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010025093A JP5423450B2 (en) 2010-02-08 2010-02-08 Gate driver for bidirectional switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010025093A JP5423450B2 (en) 2010-02-08 2010-02-08 Gate driver for bidirectional switch

Publications (2)

Publication Number Publication Date
JP2011166897A JP2011166897A (en) 2011-08-25
JP5423450B2 true JP5423450B2 (en) 2014-02-19

Family

ID=44596905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010025093A Active JP5423450B2 (en) 2010-02-08 2010-02-08 Gate driver for bidirectional switch

Country Status (1)

Country Link
JP (1) JP5423450B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07222459A (en) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd Motor driving igbt module
JP3890906B2 (en) * 2001-03-09 2007-03-07 松下電器産業株式会社 Brushless motor drive device and motor using the same
JP4366712B2 (en) * 2004-03-30 2009-11-18 株式会社デンソー Motor drive device and failure detection method for motor drive device
JP5009680B2 (en) * 2007-05-16 2012-08-22 三菱電機株式会社 Switchgear
JP2010004588A (en) * 2008-06-18 2010-01-07 Panasonic Corp Method of driving gate of bidirectional switch, and power converter using it
JP2011151905A (en) * 2010-01-20 2011-08-04 Panasonic Corp Gate driving device for bidirectional switches

Also Published As

Publication number Publication date
JP2011166897A (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US8299737B2 (en) Motor driving circuit
JP5262101B2 (en) Power conversion circuit
KR101655519B1 (en) Electronic circuit with a reverse-conducting igbt and gate driver circuit
WO2009153965A1 (en) Gate drive technique for bidirectional switches and power converter that uses the same
JP4240140B1 (en) Power supply apparatus and driving method thereof
JP2008153748A (en) Bidirectional switch and method of driving bidirectional switch
JP6658021B2 (en) Semiconductor device
JPWO2012056720A1 (en) Inverter
JP2010004588A (en) Method of driving gate of bidirectional switch, and power converter using it
CN111788695B (en) Semiconductor device and power conversion device
JP2009295684A (en) Semiconductor bidirectional switching device
US20130002336A1 (en) Bidirectional switch
US20150162429A1 (en) Semiconductor Device and Power Conversion Device Using the Same
JP5440201B2 (en) Gate driver for bidirectional switch
CN111162073B (en) Silicon carbide semiconductor device and power conversion device
JP2010094006A (en) Gate drive circuit and inverter circuit using the same
JP2010004697A (en) Method of driving gate of bidirectional switch and power conversion equipment using it
JP5423450B2 (en) Gate driver for bidirectional switch
JP2011151905A (en) Gate driving device for bidirectional switches
JP2010068606A (en) Single phase-three phase matrix converter
JP2011087368A (en) Power converting module, power converter using the same or, motor driver or air conditioner
JP2013175728A (en) Semiconductor bi-directional switching device
CN114902548A (en) Semiconductor circuit control method and power converter using same
JP2011109761A (en) Power conversion module, and power converter, motor drive or air conditioner each using the same
JP5625363B2 (en) Gate driver for bidirectional switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R151 Written notification of patent or utility model registration

Ref document number: 5423450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151