JP2013175728A - Semiconductor bi-directional switching device - Google Patents

Semiconductor bi-directional switching device Download PDF

Info

Publication number
JP2013175728A
JP2013175728A JP2013034883A JP2013034883A JP2013175728A JP 2013175728 A JP2013175728 A JP 2013175728A JP 2013034883 A JP2013034883 A JP 2013034883A JP 2013034883 A JP2013034883 A JP 2013034883A JP 2013175728 A JP2013175728 A JP 2013175728A
Authority
JP
Japan
Prior art keywords
type semiconductor
control unit
semiconductor layer
current control
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013034883A
Other languages
Japanese (ja)
Other versions
JP5605664B2 (en
Inventor
Mitsuaki Shimizu
三聡 清水
Hiromichi Ohashi
弘通 大橋
Masatake Kamaga
昌武 釜我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013034883A priority Critical patent/JP5605664B2/en
Publication of JP2013175728A publication Critical patent/JP2013175728A/en
Application granted granted Critical
Publication of JP5605664B2 publication Critical patent/JP5605664B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor bi-directional switching device including a super junction structure and capable of performing bi-directional switching.SOLUTION: There is provided a semiconductor bi-directional switching device including a first current control part 23 configured to control a current that flows into and out of a first main electrode 21 and a second current control part 24 configured to control a current that flows into and out of a second main electrode 22 between the first main electrode 21 and the second main electrode 22. Both of the first current control part 23 and the second current control part 24 control an electronic current and a Hall current.

Description

本発明は双方向スイッチングが可能な半導体デバイスに関し、さらにはダイオード等による拡散電位による電圧降下がない双方向スイッチング装置に関する。   The present invention relates to a semiconductor device capable of bidirectional switching, and further relates to a bidirectional switching apparatus free from a voltage drop due to a diffusion potential caused by a diode or the like.

家電製品や産業用機器の高性能化と低消費電力化が進み、パワーエレクトロニクスの分野では、マトリックスコンバータ等の高性能な電力変換装置に対する需要が大きくなっている。そのため電力変換装置で用いる双方向スイッチの高性能化が必要不可欠である。   The demand for high-performance power converters such as matrix converters is increasing in the field of power electronics as home appliances and industrial equipment have been improved in performance and power consumption. Therefore, it is indispensable to improve the performance of the bidirectional switch used in the power converter.

従来の双方向スイッチは、MOSFETや、IGBT、ダイオードなどの組み合わせにより作られてきた。ダイオードには、ファーストリカバリーダイオードなどが用いられてきた。主に四つの方法がある。   Conventional bidirectional switches have been made by a combination of MOSFET, IGBT, diode, and the like. As the diode, a fast recovery diode or the like has been used. There are mainly four ways.

第1の方法は、二つのMOS−FETを逆方向に直列に接続する方法である。MOS−FETは双方向に電流が流せるが、耐圧は一方向にしかない。そのため二つのMOS−FETを逆向きに直列に接続すれば双方向スイッチが実現できる。しかし抵抗が上がる欠点がある。   The first method is a method of connecting two MOS-FETs in series in opposite directions. A MOS-FET can flow current in both directions, but the withstand voltage is only in one direction. Therefore, a bidirectional switch can be realized by connecting two MOS-FETs in series in opposite directions. However, there is a drawback that resistance increases.

第2の方法は、第1の方法の欠点を補う方法である。MOS−FETは逆方向に電流を流すと抵抗が高い。そのため第1の方法の二つのMOS−FETに各々逆並列にダイオードを接続し、逆方向に流すときはダイオードにも流れるようにする方法である。この方法でもやはりダイオードを電流が通る場合には、ダイオードの立ち上がり電圧による損失が発生する。   The second method is a method that compensates for the disadvantages of the first method. A MOS-FET has a high resistance when a current flows in the opposite direction. Therefore, in the first method, a diode is connected in antiparallel to each of the two MOS-FETs, and when flowing in the reverse direction, the current also flows in the diode. Even in this method, when a current passes through the diode, a loss due to the rising voltage of the diode occurs.

第3の方法は、ダイオードが逆並列に接続されたIGBTを用いる方法である。この方法は第2の方法のMOS−FETの代わりにIGBTを用いる方法である。IGBTはMOS−FETよりも順方向に電流を流すときには、伝導度変調があるため抵抗が低い。しかし逆方向に電流を流すときには抵抗が高い。そのため逆方向に電流を流す経路として、ダイオードを逆並列にIGBTに接続し、逆方向に電流を流す場合はダイオードに流す。   The third method uses an IGBT in which diodes are connected in antiparallel. This method uses an IGBT instead of the MOS-FET of the second method. The IGBT has a low resistance when conducting a current in the forward direction than the MOS-FET because of conductivity modulation. However, the resistance is high when current flows in the opposite direction. Therefore, as a path for passing a current in the reverse direction, a diode is connected in reverse parallel to the IGBT, and when a current is flowed in the reverse direction, the current is passed through the diode.

この方法も、ダイオードを通して電流を流すので、ダイオードの立上り電圧、つまり拡散電位に応じた損失が発生する。   Also in this method, since a current flows through the diode, a loss corresponding to the rising voltage of the diode, that is, the diffusion potential occurs.

第4の方法は、逆阻止IGBTを用いる方法である。逆阻止IGBTは逆方向に電流を流すことはできないが、逆方向に耐圧を有する。これを2個用いて逆並列に接続すれば双方向スイッチができる。しかし、逆阻止特性を実現させるために、素子抵抗が高いなどの問題点がある。   The fourth method is a method using reverse blocking IGBT. The reverse blocking IGBT cannot flow current in the reverse direction, but has a breakdown voltage in the reverse direction. If two of them are used and connected in antiparallel, a bidirectional switch can be formed. However, there are problems such as high element resistance in order to realize reverse blocking characteristics.

このように、双方向スイッチをMOSFETや、IGBT、ダイオードなどの半導体素子の組み合わせによって実現することは可能であるが、いずれの場合においても、抵抗が高いなどの問題点があった。   As described above, the bidirectional switch can be realized by a combination of semiconductor elements such as MOSFET, IGBT, and diode, but in either case, there is a problem such as high resistance.

半導体素子の組み合わせによる方法ではなく、双方向スイッチを単一の素子で実現させる例もある。非特許文献1に示すように、N. Luther-King等によるシリコン材料を用いた縦形半導体素子で、上下に二つのゲートを有するMOSFETの報告例がある。   There is an example in which the bidirectional switch is realized by a single element instead of a method using a combination of semiconductor elements. As shown in Non-Patent Document 1, there is a report example of a MOSFET having vertical gates and two vertical gates using a silicon material by N. Luther-King et al.

しかしながら、この素子は、ヒートシンクの問題がある。通常の縦形のMOSFETならばドレイン側は一面ドレイン電極だけなので、ドレイン側に放熱機構を設ければよい。しかしこの素子は、上下にゲートを有するため、放熱板などのヒートシンクを取り付けるのが容易ではない。   However, this element has a heat sink problem. In the case of a normal vertical MOSFET, the drain side has only one drain electrode, so a heat dissipation mechanism may be provided on the drain side. However, since this element has gates at the top and bottom, it is not easy to attach a heat sink such as a heat sink.

また、上部の構造と、下部の構造をウエハボンディングにより貼り付けている。このウエハを貼り付ける工程が素子構造を作成した後であるため、容易ではない。またボンディングにより貼り付けた界面には、結晶欠陥などが存在する。   Also, the upper structure and the lower structure are attached by wafer bonding. Since the process of attaching the wafer is after the element structure is created, it is not easy. There are crystal defects and the like at the interface pasted by bonding.

また、電界マネージメントの機能がないため耐圧を高くするためにはゲートとドレイン間を長くする必要があり、その結果素子抵抗が高くなる。さらに、横形素子ではないため、集積化が困難である。   Also, since there is no electric field management function, it is necessary to lengthen the distance between the gate and the drain in order to increase the breakdown voltage, resulting in an increase in device resistance. Furthermore, since it is not a lateral element, integration is difficult.

今後ますます電力変換装置の高効率化が求められる状況において、半導体スイッチング素子の低損失化が必要である。その為素子設計では、特許文献1から特許文献5、および非特許文献2から非特許文献4に示すように、電界マネージメントを行うスーパージャンクション構造や、IGBTなどの低抵抗化に用いられている電子とホールの両方の注入による伝導度変調を起こす構造が必要である。   In the situation where higher efficiency of power conversion devices is required in the future, it is necessary to reduce the loss of semiconductor switching elements. Therefore, in the element design, as shown in Patent Document 1 to Patent Document 5 and Non-Patent Document 2 to Non-Patent Document 4, an electron used for a super junction structure for performing electric field management and a low resistance of an IGBT or the like. A structure that causes conductivity modulation by injection of both holes and holes is required.

スーパージャンクション構造は、n形半導体層とp形半導体層を交互に積層もしくは並べた構造である。これについて説明する。   The super junction structure is a structure in which n-type semiconductor layers and p-type semiconductor layers are alternately stacked or arranged. This will be described.

スーパージャンクション構造を有してないMOSFETは、ゲートがオフで電流を阻止した場合は、加わっている電圧に応じて、ゲートからドレインに向かった部分に空乏層ができる。この空乏層は電子もしくはホールなどのキャリアが排出されたところであり、ドーピング濃度に応じた空間電荷を持っている。   In a MOSFET that does not have a super junction structure, when the gate is off and current is blocked, a depletion layer is formed in a portion from the gate to the drain in accordance with the applied voltage. This depletion layer is where carriers such as electrons or holes are discharged, and has a space charge according to the doping concentration.

たとえば、通常のnpn構造のMOSFETでは、ソースとゲート間はn形半導体、ゲート部分がp形半導体、ゲートとドレイン間はn形半導体である。空乏層が出来るゲートとドレイン間はn形半導体であるため、外部から加わる電圧により電子が排出されて空乏化した空乏層は、プラスの空間電荷を持っている。   For example, in a normal npn-structure MOSFET, an n-type semiconductor is formed between the source and the gate, a p-type semiconductor is formed at the gate portion, and an n-type semiconductor is formed between the gate and the drain. Since the gap between the gate and drain where the depletion layer is formed is an n-type semiconductor, the depletion layer that has been depleted by discharging electrons due to an externally applied voltage has a positive space charge.

この空乏化してプラスの空間電荷を持っている領域内の電界強度は一様ではない。これは、空間電荷から発生する電気力線が電界に加わるためである。詳細には空乏層内の電界強度はポアソンの方程式を解く事により得られるが、一般的にはゲートの近くほど電界が強くドレイン側ほど弱い。外部から加わる電圧が大きくなっていき、ゲート近辺の電界が、材料がもつ絶縁破壊電界よりも大きくなったときに、素子が絶縁破壊を起こし電流が流れる。   The electric field strength in this depleted region having a positive space charge is not uniform. This is because electric lines of force generated from space charges are applied to the electric field. Specifically, the electric field strength in the depletion layer can be obtained by solving Poisson's equation, but in general, the electric field is stronger near the gate and weaker on the drain side. When the voltage applied from the outside increases and the electric field in the vicinity of the gate becomes larger than the dielectric breakdown electric field of the material, the element causes dielectric breakdown and current flows.

一方、n形半導体層とp形半導体層が交互に並んでいる構造の場合、つまりスーパージャンクション構造の場合は、n形半導体層とp形半導体層の両方が空乏化する。n形半導体層が空乏化するとマイナスの空間電荷を持つ領域になり、p形半導体層が空乏化するとプラスの空間電荷を持つ領域になる。   On the other hand, in the case of a structure in which n-type semiconductor layers and p-type semiconductor layers are alternately arranged, that is, in the case of a super junction structure, both the n-type semiconductor layer and the p-type semiconductor layer are depleted. When the n-type semiconductor layer is depleted, it becomes a region having a negative space charge, and when the p-type semiconductor layer is depleted, it becomes a region having a positive space charge.

そしてこの場合は、マイナスとプラスの空間電荷から発生する電気力線が打ち消しあう。そのため、空乏化して空間電荷を持つ部分から発生した電気力線が電界強度を大きく変化させることがないため、空乏化した部分の電界の強度を均一にすることが可能である。通常のMOSFETと比較してみると、スーパージャンクション構造を用いれば、ゲート近辺だけの電界が強くなるような局所的に電界が強くなる部分が発生しない。よってスーパージャンクション構造を用いた方が、素子の絶縁破壊電圧を高くすることが可能である。   In this case, the lines of electric force generated from the negative and positive space charges cancel each other. Therefore, the lines of electric force generated from the depleted portion having the space charge do not change the electric field strength greatly, so that the electric field strength of the depleted portion can be made uniform. When compared with a normal MOSFET, when the super junction structure is used, a portion where the electric field is locally increased so that the electric field only in the vicinity of the gate is increased does not occur. Therefore, the breakdown voltage of the element can be increased by using the super junction structure.

このようなスーパージャンクション構造を用いた素子において、逆方向の耐圧を有して、双方向スイッチング機能を持つものはない。また、電子とホールの両方の注入による伝導度変調を起こす構造を採用するのも、低抵抗化には有効な方法である。これは、IGBTなどで用いられている構造である。しかし、双方向スイッチングが可能なIGBTはない。   No element using such a super junction structure has a reverse breakdown voltage and a bidirectional switching function. In addition, adopting a structure that causes conductivity modulation by injection of both electrons and holes is also an effective method for reducing the resistance. This is a structure used in an IGBT or the like. However, there is no IGBT capable of bidirectional switching.

非特許文献3に見られるように、IGBTでゲートを二つ有するものはある。従来の素子ではカソード側にのみゲートを有しているが、この素子ではカソード側とアノード側の両方にゲートを有している。しかしながらアノード側のゲートは、逆方向にホール電流を流す場合に抵抗を低くするようにするためのものである。またこのアノード側のゲートはアノード側から電子が流れ込むのを制御する機能を持っておらず、この素子は逆阻止特性を持っていない。   As seen in Non-Patent Document 3, some IGBTs have two gates. A conventional device has a gate only on the cathode side, but this device has a gate on both the cathode side and the anode side. However, the gate on the anode side is for reducing the resistance when a hole current is passed in the opposite direction. Further, the gate on the anode side does not have a function of controlling the flow of electrons from the anode side, and this element does not have a reverse blocking characteristic.

以上シリコン材料を用いた場合について述べたが、ワイドギャップ半導体材料を用いた双方向スイッチも報告されている。   Although the case of using a silicon material has been described above, a bidirectional switch using a wide gap semiconductor material has also been reported.

非特許文献5に見られるように、ワイドギャップ半導体材料を用いた双方向スイッチングが可能な従来の素子としては、二つのゲートを有するAlGaN/GaNヘテロ接合電界効果トランジスタがある。これは、二つの主電極間に二つのゲートを有しており、ゲート部においてのみAlGaN/GaNヘテロ接合上にpドーピングされたAlGaNキャップ層を有している。このAlGaNキャップ層があるためノーマリオフ動作が可能である。   As seen in Non-Patent Document 5, as a conventional device capable of bidirectional switching using a wide gap semiconductor material, there is an AlGaN / GaN heterojunction field effect transistor having two gates. It has two gates between two main electrodes and has a p-doped AlGaN cap layer on the AlGaN / GaN heterojunction only at the gate. Because of the AlGaN cap layer, normally-off operation is possible.

またAlGaN/GaNヘテロ接合界面に形成される二次元電子ガスをチャンネルとして用いており、低抵抗化が可能、高速動作が可能などの特徴がある。しかしながら、300Vから400V以上のスイッチングを行う場合には、AlGaNバリアー層の厚さが20nmから40nmと薄いためAlGaNバリアー層表面にチャンネルから放出された電子がトラップされたり、ヘテロ接合を形成するGaN層中に電子がトラップされるなどにより電流コラプスが生じ、実際には低抵抗にならない。   In addition, a two-dimensional electron gas formed at the AlGaN / GaN heterojunction interface is used as a channel, and there are features such as low resistance and high speed operation. However, when switching from 300 V to 400 V or more, since the thickness of the AlGaN barrier layer is as thin as 20 to 40 nm, electrons emitted from the channel are trapped on the surface of the AlGaN barrier layer or a heterojunction is formed. Current collapse occurs when electrons are trapped inside, and the resistance does not actually become low.

またシリコン材料ではないため、低価格化が容易ではない。さらにシリコン材料をベースとする他の素子との集積化などが容易ではない。   Moreover, since it is not a silicon material, it is not easy to reduce the price. Furthermore, integration with other elements based on silicon materials is not easy.

特開2003−273355号公報JP 2003-273355 A 特開2004−6731号公報JP 20046731 A 特開2005−175416号公報JP 2005-175416 A 特開2005−333068号公報JP 2005-333068 A 特開2007−96336号公報JP 2007-96336 A Ngwendson Luther-King, Mark Sweet, Oana Spulber, Konstantin V. Vershinin, M. M. De Souza, and E. M. Sankara Narayanan, 'MOS Control Device Concepts for AC-AC MatrixConverter Applications: The HCD Concept for High-Efficiency Anode-Gated Devices,' IEEE Transactions on Electron Devices, vol. 52, No. 9, pp. 2075-2080, Sep. 2005.Ngwendson Luther-King, Mark Sweet, Oana Spulber, Konstantin V. Vershinin, MM De Souza, and EM Sankara Narayanan, 'MOS Control Device Concepts for AC-AC MatrixConverter Applications: The HCD Concept for High-Efficiency Anode-Gated Devices,' IEEE Transactions on Electron Devices, vol. 52, No. 9, pp. 2075-2080, Sep. 2005. YuChen, Kavitha D. Buddharaju, Yung C. Liang, Ganesh S. Samudra and Han Hua Feng, 'Superjunction Power LDMOS on Partial SOI Platform,' Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 177-179, May 27-30, 2007, Jeju, Korea.YuChen, Kavitha D. Buddharaju, Yung C. Liang, Ganesh S. Samudra and Han Hua Feng, 'Superjunction Power LDMOS on Partial SOI Platform,' Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 177-179, May 27-30, 2007, Jeju, Korea. F. Udrea, U. N. K. Udugampola, T. Trajkovic and G. A. J. Amaratunga, 'Reverse Conducting Double Gate Lateral Insulated Gate Bipolar Transistor in SOI Based Technology,'Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 221-224, May 27-30, 2007, Jeju, Korea.F. Udrea, UNK Udugampola, T. Trajkovic and GAJ Amaratunga, 'Reverse Conducting Double Gate Lateral Insulated Gate Bipolar Transistor in SOI Based Technology,' Proceedings of the 19th International Symposium on Power Semiconductor Devices & ICs, pp. 221-224, May 27-30, 2007, Jeju, Korea. Tatsuhiko Fujihira, 'Theory of Semiconductor Superjunction Devices,' Jpn. J. Appl. Phys. Part 1, vol. 36, No. 10, pp. 6254-6262, 1997.Tatsuhiko Fujihira, 'Theory of Semiconductor Superjunction Devices,' Jpn. J. Appl.Phys. Part 1, vol. 36, No. 10, pp. 6254-6262, 1997. Tatsuo Morita, Manabu Yanagihara, Hidetoshi Ishida, Masahiro Hikita, Kazuhiro Kaibara, Hisayoshi Matsuo, Yasuhiro Uemoto, Tetsuzo Ueda, Tsuyoshi Tanaka and DaisukeUeda, '650V 3.1mΩcm2 GaN-based Monolithic Bidirectional Switch Using Normally-off Gate Injection Transistor,' International Electron Devices Meeting (IEDM), 2007.Tatsuo Morita, Manabu Yanagihara, Hidetoshi Ishida, Masahiro Hikita, Kazuhiro Kaibara, Hisayoshi Matsuo, Yasuhiro Uemoto, Tetsuzo Ueda, Tsuyoshi Tanaka and DaisukeUeda, '650V 3.1mΩcm2 GaN-based Monolithic Bidirectional Switch Using Normally-off Gate Injection Transistor,' International Electron Devices Meeting (IEDM), 2007.

本発明は、双方向に電流を制御することが可能であり、かつダブルインジェクションによる低抵抗動作やスーパージャンクション構造による電界マネージメントが可能な双方向スイッチを提供することを目的としている。   An object of the present invention is to provide a bidirectional switch capable of controlling current in both directions and capable of low resistance operation by double injection and electric field management by a super junction structure.

本発明の半導体双方向スイッチング装置は、第1の主電極と第2の主電極の間に双方向に流れる電流を制御する。この半導体双方向スイッチング装置は、第1の主電極に出入りする電流を制御する第1の電流制御部、及び第2の主電極に出入りする電流を制御する第2の電流制御部を、第1の主電極と第2の主電極の間に有し、第1の電流制御部と第2の電流制御部の両方がそれぞれ、電子電流とホール電流の両者を制御する構造を有する。   The semiconductor bidirectional switching device of the present invention controls a current that flows bidirectionally between the first main electrode and the second main electrode. The semiconductor bidirectional switching device includes a first current control unit that controls a current flowing into and out of the first main electrode, and a second current control unit that controls a current flowing into and out of the second main electrode. Between the main electrode and the second main electrode, and both the first current control unit and the second current control unit have a structure for controlling both the electron current and the hole current.

本発明の半導体双方向スイッチング装置は、Si、SiC、GaN、ダイヤモンド、GaAs等の材料を用いて製作できる。しかし、現在の半導体の集積技術や、供給される基板の大きさ、プロセス技術を考えて、低価格で高性能な双方向スイッチを作成するための材料は現在広く用いられているシリコン材料である。そして、低損失に動作させるには、ホールと電子の両方の注入により、つまりダブルインジェクションにより低抵抗化させたり、あるいはスーパージャンクション構造により電界マネージメントを行い素子内の電界強度を均一にする必要がある。   The semiconductor bidirectional switching device of the present invention can be manufactured using materials such as Si, SiC, GaN, diamond, and GaAs. However, considering the current semiconductor integration technology, the size of the substrate to be supplied, and the process technology, the material for creating a low-cost, high-performance bidirectional switch is a silicon material that is currently widely used. . In order to operate with low loss, it is necessary to reduce the resistance by injecting both holes and electrons, that is, by double injection, or to manage the electric field by the super junction structure to make the electric field strength uniform in the element. .

しかし、ダブルインジェクションはホールと電子が両方ともがキャリアとして関与している。また、スーパージャンクション構造は、n形半導体層とp形半導体層が交互に並ぶ構造であり、やはりホールと電子が両方とも関与している。そのため、これらの構造の特性を生かし、かつ双方向スイッチの機能を可能とする素子構造は、スイッチングさせる電流が出入りする二つの主電極に電子の流れとホールの流れの両方を制御する構造を持つ素子構造である。   However, in double injection, both holes and electrons are involved as carriers. The super junction structure is a structure in which n-type semiconductor layers and p-type semiconductor layers are alternately arranged, and both holes and electrons are also involved. Therefore, an element structure that makes use of the characteristics of these structures and enables the function of a bidirectional switch has a structure that controls both the flow of electrons and the flow of holes to and from two main electrodes through which switching currents enter and exit. It is an element structure.

具体的には、スーパージャンクション構造を構成するn形半導体層中の電子の流れ、つまり電子電流を制御する制御構造を、スイッチングさせる電流が出入りする二つの主電極に設けた素子構造である。また同時に、スーパージャンクションを構成するp形半導体中のホールの流れ、つまりホール電流を制御する制御構造を、スイッチングさせる電流が出入りする二つの主電極に設けた素子構造である。   Specifically, it is an element structure in which the control structure for controlling the flow of electrons in the n-type semiconductor layer constituting the super junction structure, that is, the electron current, is provided in two main electrodes through which the switching current enters and exits. At the same time, it is an element structure in which the control structure for controlling the flow of holes in the p-type semiconductor constituting the super junction, that is, the hole current, is provided in the two main electrodes through which the switching current enters and exits.

ダブルインジェクションの効果を双方向に持たせるには、二つの主電極にpn接合を利用した電子とホールの流れを制御する構造を設ける。電子電流の制御とホール電流の制御には、バイポーラトランジスタの制御と同様な電流注入による制御や、MOS−FETの制御と同様な電界効果による制御が可能である。しかし両者を同じ主電極に備えるには、絶縁体などにより隔離する。あるいは、p形半導体層とn形半導体層の位置関係を工夫する。   In order to provide the double injection effect in both directions, a structure for controlling the flow of electrons and holes using pn junctions is provided on the two main electrodes. The control of the electron current and the control of the hall current can be controlled by current injection similar to the control of the bipolar transistor or control by the electric field effect similar to the control of the MOS-FET. However, in order to provide both on the same main electrode, they are separated by an insulator or the like. Alternatively, the positional relationship between the p-type semiconductor layer and the n-type semiconductor layer is devised.

また、主電極に電子とホールの流れを制御する機能を設けた場合、各々別々の電極で制御することも可能であるが、素子のプロセス等の関係から、短絡して一つの電極で制御する方が良い場合がある。MOS構造を用いる場合には、しきい電圧を制御することにより、ダイオードとしても動作させることが可能となる。   In addition, when the main electrode is provided with a function for controlling the flow of electrons and holes, it is possible to control each with separate electrodes. However, due to the process of the element, etc., it is short-circuited and controlled with one electrode. Sometimes it is better. When the MOS structure is used, it can be operated as a diode by controlling the threshold voltage.

また、二つの主電極の両方に制御電極があると、縦型デバイスには不利である。そこで、pn接合を利用し、片方の主電極の制御電極で双方向スイッチを可能にする。片方の主電極側からの電子の注入により、もう片方からのホールの流れをオンにする。あるいは、片方の主電極側からのホールの注入により、もう片方からの電子の流れをオンにする。   Also, if there are control electrodes on both of the two main electrodes, this is disadvantageous for a vertical device. Therefore, a pn junction is used to enable a bidirectional switch with the control electrode of one main electrode. By injecting electrons from one main electrode side, the flow of holes from the other side is turned on. Alternatively, by injecting holes from one main electrode side, the flow of electrons from the other is turned on.

二つの主電極に電子とホールの流れを制御する構造を設けることにより、スーパージャンクション構造を持ち、その耐圧特性の利点を有する双方向スイッチが可能となる。   By providing a structure for controlling the flow of electrons and holes in the two main electrodes, a bidirectional switch having the super junction structure and having the advantage of the withstand voltage characteristic can be realized.

また、二つの主電極の電子の制御を両方ともオンにすれば、拡散電位なしでオン動作、つまり通電でき、電圧の低い用途に有効なスイッチング素子が可能である。ホールの制御についても同様である。   Further, if both of the control of electrons of the two main electrodes are turned on, a switching element that can be turned on without a diffusion potential, that is, can be energized, and is effective for a low voltage application. The same applies to the control of the hall.

さらに、二つの主電極で電子とホールの制御を行えば、スーパージャンクション構造においてダブルインジェクションの効果が得ることが可能となる。これは、双方向の電流に対して可能である。これは従来の素子ではなかった効果である。   Furthermore, if electrons and holes are controlled by two main electrodes, the effect of double injection can be obtained in the super junction structure. This is possible for bidirectional current. This is an effect which is not a conventional element.

またしきい電圧を制御することにより、双方向に耐圧を持ちながらも、通常時つまり制御回路がオフであったり、主電源が停止した場合において、ダイオードとして機能することが可能である。   In addition, by controlling the threshold voltage, it is possible to function as a diode in normal times, that is, when the control circuit is off or when the main power supply is stopped, while having a withstand voltage in both directions.

また主電極に電子とホールの制御構造をもち、スーパージャンクション構造を持ち、pn接合によるダブルインジェクションを利用した素子では、片方の主電極の制御電極だけで双方向スイッチが可能となる。   An element having a control structure of electrons and holes in the main electrode, a super junction structure, and utilizing double injection by a pn junction enables bidirectional switching only with the control electrode of one of the main electrodes.

電流注入形制御部を持つ双方向スイッチBidirectional switch with current injection controller 電流注入形制御部を持つ双方向スイッチの半導体表面図Semiconductor surface view of bidirectional switch with current injection controller 図2のA−B方向の素子断面図Sectional view of the element in the direction AB in FIG. 図2のC−D方向の素子断面図Device sectional view in the CD direction of FIG. 電界制御形制御部を持つ双方向スイッチBidirectional switch with electric field control type controller 電界制御形制御部を持つ双方向スイッチの半導体表面図Semiconductor surface view of bidirectional switch with electric field control type controller 図6のA−B方向の素子断面図Cross-sectional view of the element in the AB direction of FIG. 図6のC−D方向の素子断面図Device sectional view in the CD direction of FIG. しきい制御が可能な電界効果形双方向スイッチの半導体構造図Semiconductor structure diagram of field effect bidirectional switch capable of threshold control しきい制御が可能な電界効果形双方向スイッチの断面図Cross section of field effect bidirectional switch capable of threshold control しきい制御が可能な電界効果形双方向スイッチの断面図Cross section of field effect bidirectional switch capable of threshold control ラッチアップしにくい電界効果形双方向スイッチField-effect bidirectional switch that is difficult to latch up ラッチアップしにくい電界効果形双方向スイッチの半導体表面Semiconductor surface of a field-effect bidirectional switch that is difficult to latch up 図13のA−B方向の断面図Sectional view in the AB direction of FIG. 図13のC−D方向の断面図Sectional view of CD direction of FIG. 絶縁体のない電界効果形双方向スイッチField effect bidirectional switch without insulator 絶縁体のない電界効果形双方向スイッチの半導体表面Semiconductor surface of field effect bidirectional switch without insulator 図17のA−B方向の断面図A sectional view in the direction of AB in FIG. 図17のC−D方向の断面図Sectional view in the CD direction of FIG. 電界効果形双方向スイッチの半導体構造図Semiconductor structure of field effect bidirectional switch 電界効果形双方向スイッチの半導体構造図Semiconductor structure of field effect bidirectional switch n形基板を用いた双方向スイッチBi-directional switch using n-type substrate n形基板を用いた双方向スイッチの素子断面図Cross-sectional view of bidirectional switch element using n-type substrate n形基板を用いた双方向スイッチの素子断面図Cross-sectional view of bidirectional switch element using n-type substrate 積層構造のスーパージャンクション構造を持つ双方向スイッチBidirectional switch with superjunction structure of laminated structure pn接合を利用した双方向スイッチBidirectional switch using pn junction pn接合を利用した双方向スイッチの半導体構造図Semiconductor structure diagram of bidirectional switch using pn junction pn接合を利用した双方向スイッチの半導体表面Semiconductor surface of bidirectional switch using pn junction 図28のA−B方向の断面図28 is a cross-sectional view in the direction AB of FIG. 図28のC−D方向の断面図28 is a cross-sectional view in the CD direction of FIG. 一つの電極で制御可能な双方向スイッチBidirectional switch that can be controlled by one electrode 一つの電極で制御可能な双方向スイッチの素子断面図Cross-sectional view of bidirectional switch controllable with one electrode 一つの電極で制御可能な双方向スイッチの素子断面図Cross-sectional view of bidirectional switch controllable with one electrode 一つの電極で制御可能な縦型双方向スイッチVertical bidirectional switch that can be controlled by a single electrode

二つの主電極の間を流れる電子の流れとホールの流れを制御する方法としては、大きく分けて二つの方法がある。一つ目の方法は電流制御を全て直接制御電極により行う方法である。電界効果形もしく電流注入形である。二つ目の方法は反対側の主電極から流れてくる電流により制御する方法である。たとえば、第1の主電極側から流れてくる電子の流れにより、第2の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。   There are roughly two methods for controlling the flow of electrons and the flow of holes flowing between two main electrodes. The first method is a method in which all current control is performed directly by the control electrode. It is a field effect type or a current injection type. The second method is a method of controlling by the current flowing from the opposite main electrode. For example, there is a method of turning on the flow of holes flowing out from the second main electrode side by the flow of electrons flowing from the first main electrode side. In this case, the number of control electrodes is reduced.

電流を制御する一つ目の方法、つまり電流制御を全て直接制御電極により行う方法についてまず述べる。制御電極により行う電子電流制御部とホール電流制御部での電流制御の基本的な方法は二通りある。一つ目が、npnトランジスタやpnpトランジスタなどのバイポーラトランジスタで用いられている電流注入で制御する方法である。二つ目が電界効果形トランジスタで用いられているMOSゲート構造などを用いる方法である。   A first method for controlling the current, that is, a method for performing all current control directly by the control electrode will be described first. There are two basic methods of current control in the electron current controller and the hole current controller performed by the control electrode. The first is a method of controlling by current injection used in bipolar transistors such as npn transistors and pnp transistors. The second is a method using a MOS gate structure used in a field effect transistor.

(実施形態1)
まず、バイポーラトランジスタと同じ方法で電流を制御する双方向スイッチについて述べる。図1に、第1の主電極21と第2の主電極22の両方に、絶縁体を挟んで隣り合う電子電流制御部とホール電流制御部が接続されている構造を示す。各々の主電極にある電子電流制御部とホール電流制御部は交互に並んでいる。
(Embodiment 1)
First, a bidirectional switch that controls current in the same way as a bipolar transistor will be described. FIG. 1 shows a structure in which an electron current control unit and a hole current control unit that are adjacent to each other with an insulator interposed therebetween are connected to both the first main electrode 21 and the second main electrode 22. The electron current controller and the hole current controller in each main electrode are alternately arranged.

また、図1に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極21側と主電極22側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計4つの制御電極で双方向スイッチを制御することが可能である。   Further, the structure shown in FIG. 1 is a structure in which the electron current control unit and the hole current control unit on the same main electrode side are connected to the same control electrode. It is also possible to control the electron current control unit and the hall current control unit on the same main electrode side with different control electrodes. When controlling with different control electrodes, both the main electrode 21 side and the main electrode 22 side are provided with one electrode for controlling the electron current and one electrode for controlling the hole current. It is possible to control the switch.

しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。   However, when the process becomes complicated, the capacity between the control electrodes becomes a problem, the control circuit needs to be simplified, etc., the electronic current control unit and the hall current control unit on the same main electrode side are A structure that can be performed with the same control electrode is preferable.

この双方向スイッチは集積化が可能なように、絶縁基板1の上に形成されている。絶縁基板1として、例えばp形や、n形、高抵抗のシリコン半導体層2の上に埋め込み酸化膜3が形成されたものを用いることが可能である。   This bidirectional switch is formed on the insulating substrate 1 so as to be integrated. As the insulating substrate 1, for example, a p-type, n-type, or high-resistance silicon semiconductor layer 2 formed on a buried oxide film 3 can be used.

図1の素子表面を図2に示す。n形半導体層11、p形半導体層12、n形半導体層13、p形半導体層14、n形半導体層15の並ぶ部分の断面構造、すなわち図2でA−Bに沿った断面を図3に示す。p形半導体層16、n形半導体層17、p形半導体層18、n形半導体層19、p形半導体層20の並ぶ部分の断面構造、すなわち図2でC−Dに沿った断面を図4に示す。   The element surface of FIG. 1 is shown in FIG. 3 shows a cross-sectional structure of a portion where the n-type semiconductor layer 11, the p-type semiconductor layer 12, the n-type semiconductor layer 13, the p-type semiconductor layer 14, and the n-type semiconductor layer 15 are arranged, that is, a cross section taken along line AB in FIG. Shown in 4 shows a cross-sectional structure of a portion where the p-type semiconductor layer 16, the n-type semiconductor layer 17, the p-type semiconductor layer 18, the n-type semiconductor layer 19, and the p-type semiconductor layer 20 are arranged, that is, a cross section taken along line CD in FIG. Shown in

図3および図4に示すように、絶縁基板1上の半導体層の位置関係は、厚さ方向に変化せず一様である。絶縁体4は電子電流制御部とホール電流制御部の間にあり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。絶縁体4の形成には、絶縁膜3に到達するまで穴を開けたあと、穴の側面を酸化すれば良い。その後必要に応じて穴を埋める。   As shown in FIGS. 3 and 4, the positional relationship of the semiconductor layers on the insulating substrate 1 is uniform without changing in the thickness direction. The insulator 4 is located between the electron current control unit and the hole current control unit, and prevents electrons or holes from flowing between the electron current control unit and the hole current control unit. In order to form the insulator 4, a hole is formed until reaching the insulating film 3, and then the side surface of the hole is oxidized. Then fill in the holes as needed.

第1の主電極21側の第1の電流制御部と、第2の主電極22側の第2の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているn形半導体層13とp形半導体層18は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、n形半導体層13とp形半導体層18が並ぶ。n形半導体層13とp形半導体層18の幅とドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。   A super junction structure is formed between the first current control unit on the first main electrode 21 side and the second current control unit on the second main electrode 22 side. The n-type semiconductor layer 13 and the p-type semiconductor layer 18 forming the super junction structure are in direct contact with each other at the element center. The n-type semiconductor layer 13 and the p-type semiconductor layer 18 are arranged periodically and alternately in a direction perpendicular to the direction in which the current flows. It is necessary to control the width and doping concentration of the n-type semiconductor layer 13 and the p-type semiconductor layer 18. This may be achieved by using a conventional super junction design method.

第1の主電極21と第2の主電極22の電子電流制御部とホール電流制御部も、スーパージャンクションの周期と同じ周期で並んで形成する。第1の主電極21に出入りする電子電流を制御する第1の電子電流制御部は、主電極21に電気的に接続するn形半導体層11、p形半導体層12、およびp形半導体層12に接続する第1の制御電極23からなる。制御電極23の電位を主電極21の電位よりも高くして、制御電極23からホールを注入することにより電子電流制御部はオンになり、n形半導体層11とn形半導体層13の間を電子電流が流れる。   The electron current control unit and the hole current control unit of the first main electrode 21 and the second main electrode 22 are also formed side by side with the same cycle as the cycle of the super junction. The first electronic current control unit that controls the electron current flowing into and out of the first main electrode 21 includes an n-type semiconductor layer 11, a p-type semiconductor layer 12, and a p-type semiconductor layer 12 that are electrically connected to the main electrode 21. It consists of the 1st control electrode 23 connected to. By making the potential of the control electrode 23 higher than the potential of the main electrode 21 and injecting holes from the control electrode 23, the electron current control unit is turned on, and between the n-type semiconductor layer 11 and the n-type semiconductor layer 13. An electronic current flows.

第2の主電極22に出入りする電子電流を制御する第2の電子電流制御部は、主電極22に電気的に接続するn形半導体層15、p形半導体層14、およびp形半導体層14に接続する第2の制御電極24からなる。制御電極24の電位を主電極22の電位よりも高くして、制御電極24からホールを注入することにより電子電流制御部はオンになり、n形半導体層15とn形半導体層13の間を電子電流が流れる。   The second electronic current control unit that controls the electron current flowing into and out of the second main electrode 22 includes an n-type semiconductor layer 15, a p-type semiconductor layer 14, and a p-type semiconductor layer 14 that are electrically connected to the main electrode 22. The second control electrode 24 is connected to the. By making the potential of the control electrode 24 higher than the potential of the main electrode 22 and injecting holes from the control electrode 24, the electron current control unit is turned on, and between the n-type semiconductor layer 15 and the n-type semiconductor layer 13. An electronic current flows.

p形半導体層12とp形半導体層14は、npn形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態の電子電流制御部は、主電極側からもスーパージャンクション側からも電子が流れる。オフ状態の電子電流制御部は、主電極側から電子が流れることはない。   The p-type semiconductor layer 12 and the p-type semiconductor layer 14 correspond to the base layer of an npn-type bipolar transistor. It operates on the same principle as a bipolar transistor controlled by a base current. In the electronic current control unit in the on state, electrons flow from both the main electrode side and the super junction side. In the off-state electron current control unit, electrons do not flow from the main electrode side.

しかし、オフ状態の電子電流制御部は、スーパージャンクション側から主電極側へは、pnダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するn形半導体層13からn形半導体層11へ流れる場合は、n形半導体層13にある電子は、n形半導体層13とp形半導体層12の間にある拡散電位を乗り越えてからp形半導体層12を通り、n形半導体層11へ流れることになる。   However, the electronic current control unit in the off state flows from the super junction side to the main electrode side because it is the same as the pn diode flowing in the forward direction. For example, when flowing from the n-type semiconductor layer 13 constituting the super junction to the n-type semiconductor layer 11, electrons in the n-type semiconductor layer 13 are diffused between the n-type semiconductor layer 13 and the p-type semiconductor layer 12. After overcoming the flow, it flows through the p-type semiconductor layer 12 to the n-type semiconductor layer 11.

第1の主電極21に出入りするホール電流を制御する第1のホール電流制御部は、主電極21に電気的に接続するp形半導体層16、n形半導体層17、およびn形半導体層17に接続する第1の制御電極23からなる。制御電極23の電位を主電極21の電位よりも低くして、制御電極23から電子を注入することによりホール電流制御部はオンになり、p形半導体層16とp形半導体層18の間をホール電流が流れる。   The first hole current control unit that controls the hole current flowing into and out of the first main electrode 21 includes a p-type semiconductor layer 16, an n-type semiconductor layer 17, and an n-type semiconductor layer 17 that are electrically connected to the main electrode 21. It consists of the 1st control electrode 23 connected to. By making the potential of the control electrode 23 lower than the potential of the main electrode 21 and injecting electrons from the control electrode 23, the hole current control unit is turned on, and between the p-type semiconductor layer 16 and the p-type semiconductor layer 18. Hall current flows.

第2の主電極22に出入りするホール電流を制御する第2のホール電流制御部は、主電極22に電気的に接続するp形半導体層20、n形半導体層19、およびn形半導体層19に接続する第2の制御電極24からなる。制御電極24の電位を主電極22の電位よりも低くして、制御電極24から電子を注入することによりホール電流制御部はオンになり、p形半導体層20とp形半導体層18の間をホール電流が流れる。   The second hole current control unit that controls the hole current flowing into and out of the second main electrode 22 includes a p-type semiconductor layer 20, an n-type semiconductor layer 19, and an n-type semiconductor layer 19 that are electrically connected to the main electrode 22. The second control electrode 24 is connected to the. By making the potential of the control electrode 24 lower than the potential of the main electrode 22 and injecting electrons from the control electrode 24, the hole current control unit is turned on, and between the p-type semiconductor layer 20 and the p-type semiconductor layer 18. Hall current flows.

n形半導体層17とn形半導体19は、pnp形のバイポーラトランジスタのベース層に相当する。ベース電流により制御するバイポーラトランジスタと同じ原理で動作する。オン状態のホール電流制御部は、主電極側からもスーパージャンクション側からもホールが流れる。オフ状態のホール電流制御部は、主電極側からホールが流れることはない。   The n-type semiconductor layer 17 and the n-type semiconductor 19 correspond to the base layer of a pnp bipolar transistor. It operates on the same principle as a bipolar transistor controlled by a base current. In the hole current control unit in the on state, holes flow from both the main electrode side and the super junction side. In the Hall current control unit in the off state, holes do not flow from the main electrode side.

しかし、オフ状態のホール電流制御部は、スーパージャンクション側からは、pnダイオードが順方向に流すのと同じなので、流れる。例えば、スーパージャンクションを構成するp形半導体層18からp形半導体層20へ流れる場合は、p形半導体層18にあるホールは、p形半導体層18とn形半導体層19の間にある拡散電位を乗り越えてからn形半導体層19を通り、p形半導体層20へ流れることになる。   However, the Hall current controller in the off state flows from the super junction side because it is the same as the pn diode flowing in the forward direction. For example, when flowing from the p-type semiconductor layer 18 constituting the super junction to the p-type semiconductor layer 20, the hole in the p-type semiconductor layer 18 is a diffusion potential between the p-type semiconductor layer 18 and the n-type semiconductor layer 19. After overcoming the flow, it flows through the n-type semiconductor layer 19 to the p-type semiconductor layer 20.

また、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている。そのため、片方をオンにすると、もう片方はオフになる。例えば電子電流制御部をオンにした場合には、ホール電流制御部はオフになる。また、制御電極と主電極を同電位にすると、電子電流制御部とホール電流制御部は、両方ともオフである。   Further, the electron current control unit and the hall current control unit on the same main electrode side are connected to the same control electrode. Therefore, when one is turned on, the other is turned off. For example, when the electronic current control unit is turned on, the hole current control unit is turned off. When the control electrode and the main electrode are set to the same potential, both the electron current control unit and the hall current control unit are off.

半導体の層構造の形成方法や、主電極の形成方法、制御電極の形成方法などは、公知のバイポーラトランジスタの制作方法を用いれば良い。主電極21および主電極22の各々に電気的に接続するn形半導体層11とn形半導体層15の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のn形半導体層を設けても良い。あるいはドーピングの濃度を調整する。   As a method for forming a semiconductor layer structure, a method for forming a main electrode, a method for forming a control electrode, and the like, a known bipolar transistor manufacturing method may be used. At the junction between the n-type semiconductor layer 11 and the electrode of the n-type semiconductor layer 15 electrically connected to each of the main electrode 21 and the main electrode 22, a high-concentration n-type is used to reduce ohmic resistance as necessary. A semiconductor layer may be provided. Alternatively, the doping concentration is adjusted.

同様に、主電極21および主電極22の各々に電気的に接続するp形半導体層16とp形半導体層20の電極との接合部には、必要に応じてオーミック抵抗を下げるために高濃度のp形半導体層を設けても良い。あるいはドーピングの濃度を調整する。n形半導体層もしくはp形半導体層へのオーミック抵抗を下げるための高濃度層については、他の実施形態についても同様であり、必要に応じて電極部へ形成する。   Similarly, the junction between the p-type semiconductor layer 16 and the electrode of the p-type semiconductor layer 20 electrically connected to each of the main electrode 21 and the main electrode 22 has a high concentration in order to reduce ohmic resistance as necessary. A p-type semiconductor layer may be provided. Alternatively, the doping concentration is adjusted. The high concentration layer for reducing the ohmic resistance to the n-type semiconductor layer or the p-type semiconductor layer is the same in the other embodiments, and is formed on the electrode portion as necessary.

この素子を用いて双方向スイッチングさせる場合には、制御電極23と制御電極24の電圧を制御する必要がある。制御方法は以下の通りである。まず素子をオフにする場合について述べる。主電極21の電位が主電極22の電位よりも高い時に、主電極21から主電極22に向かって電流が流れるのを防ぐためには、主電極21からホールが流れ込むのと、主電極22から電子が流れ込むのを同時に防ぐ必要がある。そのためには、制御電極23の電位を主電極21と同電位かあるいは高くし、制御電極24の電位を主電極22と同電位かあるいは低くすれば良い。   When bidirectional switching is performed using this element, it is necessary to control the voltages of the control electrode 23 and the control electrode 24. The control method is as follows. First, the case where the element is turned off will be described. In order to prevent a current from flowing from the main electrode 21 toward the main electrode 22 when the potential of the main electrode 21 is higher than the potential of the main electrode 22, holes flow from the main electrode 21 and electrons from the main electrode 22. Must be prevented at the same time. For this purpose, the potential of the control electrode 23 may be the same or higher than that of the main electrode 21, and the potential of the control electrode 24 may be the same or lower than that of the main electrode 22.

また、主電極22の電位が主電極21の電位よりも高い時に、主電極22から主電極21に向かって電流が流れるのを防ぐためには、制御電極23の電位を主電極21と同電位かあるいは低くし、制御電極24の電位を主電極22と同電位かあるいは高くすれば良い。制御電極23の電位を主電極21と同電位にし、制御電極24の電位を主電極22と同電位にすると、双方向の電流を阻止することになる。   In order to prevent a current from flowing from the main electrode 22 toward the main electrode 21 when the potential of the main electrode 22 is higher than the potential of the main electrode 21, the potential of the control electrode 23 should be the same as that of the main electrode 21. Alternatively, it may be lowered and the potential of the control electrode 24 may be the same as or higher than that of the main electrode 22. When the potential of the control electrode 23 is set to the same potential as the main electrode 21 and the potential of the control electrode 24 is set to the same potential as that of the main electrode 22, bidirectional current is blocked.

次に、主電極21から主電極22に向かって電流を流す場合を説明する。電流を流す方法は3通りある。第1の方法は、制御電極23の電位を主電極21の電位よりも高くし、制御電極24の電位を主電極22の電位よりも高くする方法である。主電極21と主電極22の両方の電子電流制御部がオンになる。また主電極21と主電極22の両方のホール電流制御部はオフである。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。   Next, a case where a current is passed from the main electrode 21 toward the main electrode 22 will be described. There are three ways to pass current. In the first method, the potential of the control electrode 23 is set higher than the potential of the main electrode 21, and the potential of the control electrode 24 is set higher than the potential of the main electrode 22. The electronic current control units of both the main electrode 21 and the main electrode 22 are turned on. In addition, the hole current control portions of both the main electrode 21 and the main electrode 22 are off. In this case, electrons are carriers. The hole does not flow. Therefore, conductivity modulation due to double injection does not occur. This is an effective method when the voltage of power to be switched is low.

第2の方法は、制御電極23の電位を主電極21の電位よりも低くし、制御電極24の電位を主電極22の電位よりも低くする方法である。主電極21と主電極22の両方のホール電流制御部がオンになる。また主電極21と主電極22の両方の電子電流制御部はオフである。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。   The second method is a method in which the potential of the control electrode 23 is made lower than the potential of the main electrode 21 and the potential of the control electrode 24 is made lower than the potential of the main electrode 22. The hall current control units of both the main electrode 21 and the main electrode 22 are turned on. In addition, the electronic current control units of both the main electrode 21 and the main electrode 22 are off. In this case, the hole becomes the carrier. Electrons do not flow. Therefore, conductivity modulation due to double injection does not occur.

第3の方法は、主電極21側のホール電流制御部をオンにし、主電極22側の電子電流制御をオンにする方法である。そのためには、制御電極23の電位を主電極21の電位よりも低くし、制御電極24の電位を主電極22の電位よりも高くする。主電21側からのホールは、p形半導体層16からn形半導体層17、p形半導体層18へ流れる。主電極22側からの電子は、n形半導体層15からp形半導体層14、n形半導体層13へ流れる。   The third method is a method of turning on the hole current control unit on the main electrode 21 side and turning on the electron current control on the main electrode 22 side. For this purpose, the potential of the control electrode 23 is set lower than the potential of the main electrode 21, and the potential of the control electrode 24 is set higher than the potential of the main electrode 22. Holes from the main electric current 21 flow from the p-type semiconductor layer 16 to the n-type semiconductor layer 17 and the p-type semiconductor layer 18. Electrons from the main electrode 22 side flow from the n-type semiconductor layer 15 to the p-type semiconductor layer 14 and the n-type semiconductor layer 13.

しかし、主電極21側の電子電流制御部のp形半導体層12の電極と、ホール電流制御部のn形半導体層17の電極はともに同じ制御電極23に接続されている。そのため、主電極21側のホール電流制御部をオンにした場合には、電子電流制御部はオンにならない。   However, the electrode of the p-type semiconductor layer 12 of the electron current control unit on the main electrode 21 side and the electrode of the n-type semiconductor layer 17 of the hole current control unit are both connected to the same control electrode 23. Therefore, when the hole current control unit on the main electrode 21 side is turned on, the electron current control unit is not turned on.

同様に、主電極22側の電子電流制御部のp形半導体層14の電極と、ホール電流制御部のn形半導体層19の電極はともに同じ制御電極24に接続されている。そのため、主電極22側の電子電流制御部をオンにした場合には、ホール電流制御部はオンにならない。   Similarly, the electrode of the p-type semiconductor layer 14 of the electron current control unit on the main electrode 22 side and the electrode of the n-type semiconductor layer 19 of the hole current control unit are both connected to the same control electrode 24. Therefore, when the electronic current control unit on the main electrode 22 side is turned on, the hole current control unit is not turned on.

そのため第3の方法では、主電極21側から主電極22側に向かってp形半導体層18を流れてきたホールは、p形半導体層18とn形半導体層19の間にある拡散電位を乗り越えてからn形半導体層19へ通り抜けることになる。同様に主電極22側から主電極21側に向かってn形半導体層13を流れてきた電子は、n形半導体層13とp形半導体層12の間にある拡散電位を乗り越えてからp形半導体層12へ通り抜けることになる。   Therefore, in the third method, the holes flowing through the p-type semiconductor layer 18 from the main electrode 21 side toward the main electrode 22 side overcome the diffusion potential between the p-type semiconductor layer 18 and the n-type semiconductor layer 19. After that, it passes through the n-type semiconductor layer 19. Similarly, electrons flowing through the n-type semiconductor layer 13 from the main electrode 22 side toward the main electrode 21 side overcome the diffusion potential between the n-type semiconductor layer 13 and the p-type semiconductor layer 12 and then the p-type semiconductor. Pass through to layer 12.

このように拡散電位による電圧降下があるが、ホールと電子が両方とも注入されるため、IGBTと同様な伝導度変調が生じる。これは、主に、隣合って並ぶn形半導体層13とp形半導体層18で構成されるスーパージャンクション構造の部分で起こる。具体的には、n形半導体層13にp形半導体層18からホールが供給され、さらに、p形半導体層18にn形半導体層13から供給され、ホールと電子が共存して、電流の担い手であるキャリア数が増えることにより抵抗が下がる。この効果は、これらの層の幅が狭いほど起こりやすくなる。また長さが長いほど起こりやすくなる。   As described above, although there is a voltage drop due to the diffusion potential, both holes and electrons are injected, and thus conductivity modulation similar to that of IGBT occurs. This mainly occurs in the super junction structure portion composed of the n-type semiconductor layer 13 and the p-type semiconductor layer 18 that are adjacent to each other. Specifically, holes are supplied from the p-type semiconductor layer 18 to the n-type semiconductor layer 13 and further supplied from the n-type semiconductor layer 13 to the p-type semiconductor layer 18. As the number of carriers increases, the resistance decreases. This effect is more likely to occur as these layers are narrower. The longer the length, the more likely it will occur.

スイッチングする電力の電圧が高く、耐圧を高く設計する場合には、素子長が長くなり抵抗が増加するが、伝導度変調により抵抗の大きな増加を抑えることが可能である。その結果拡散電位による電圧降下があっても、伝導度変調により拡散電位による電圧降下を上回る素子抵抗の減少が可能となる。よって、この方法は高い耐圧を必要とする用途に使用する場合に素子をオンする方法として有効である。   When the switching power voltage is high and the withstand voltage is designed to be high, the element length becomes long and the resistance increases, but it is possible to suppress a large increase in resistance by conductivity modulation. As a result, even if there is a voltage drop due to the diffusion potential, it is possible to reduce the element resistance exceeding the voltage drop due to the diffusion potential by conductivity modulation. Therefore, this method is effective as a method for turning on the element when used for an application requiring a high breakdown voltage.

このようにスーパージャンクションを構成するn形半導体層に流れる電子電流と、同じくスーパージャンクションを構成するp形半導体層に流れるホール電流を、両方ともオン状態で流すように制御することにより、ダブルインジェクションによる低抵抗化の効果も得られる。このように、スーパージャンクション構造においてダブルインジェクションによる低抵抗化の効果を得ることは、従来のスーパージャンクション構造のトランジスタでは不可能であった。   By controlling the electron current flowing in the n-type semiconductor layer constituting the super junction and the hole current flowing in the p-type semiconductor layer also constituting the super junction to flow in the ON state, double injection is performed. The effect of lowering resistance can also be obtained. As described above, it is impossible to obtain the effect of reducing the resistance by double injection in the super junction structure in the conventional super junction structure transistor.

以上において、主電極21から主電極22に向かって電流を流す場合を説明したが、主電極22から主電極21に流す場合も同様である。対称的な構造であるため、対称的に動作させれば良い。   In the above description, the case where the current flows from the main electrode 21 toward the main electrode 22 has been described, but the same applies to the case where the current flows from the main electrode 22 to the main electrode 21. Since it has a symmetric structure, it may be operated symmetrically.

次に、双方向スイッチをダイオードとして用いる場合について述べる。電流を流す第3の方法は、逆方向の電流を阻止する方法でもある。たとえば、制御電極23の電位を主電極21より低くし、制御電極24の電位を主電極22よりも高くすると、主電極21側から主電極22側へ電流は流れるが、主電極22側から主電極21側へ電流は流れない。制御電極をこのような状態にすると、双方向スイッチはダイオードとして動作する。   Next, a case where the bidirectional switch is used as a diode will be described. The third method of flowing current is also a method of blocking current in the reverse direction. For example, when the potential of the control electrode 23 is made lower than that of the main electrode 21 and the potential of the control electrode 24 is made higher than that of the main electrode 22, current flows from the main electrode 21 side to the main electrode 22 side. No current flows to the electrode 21 side. When the control electrode is in this state, the bidirectional switch operates as a diode.

また4つある電流制御部のどれか一つだけでもオンにするとダイオード動作する。例えば、主電極21側の電子電流制御部をオンにすれば、主電極21側から主電極22側へ電流は流れず、主電極22側から主電極21側へ電流は流れる。別の例としては、主電極21側のホール電流制御部をオンにすれば、主電極21側から主電極22側へ電流は流れ、主電極22側から主電極21側へ電流は流れない。   When only one of the four current control units is turned on, the diode operates. For example, if the electronic current control unit on the main electrode 21 side is turned on, current does not flow from the main electrode 21 side to the main electrode 22 side, but current flows from the main electrode 22 side to the main electrode 21 side. As another example, if the hall current control unit on the main electrode 21 side is turned on, current flows from the main electrode 21 side to the main electrode 22 side, and no current flows from the main electrode 22 side to the main electrode 21 side.

この特性を利用して双方向スイッチを、帰還ダイオードまたは還流ダイオードとして用いることが可能である。つまり、コイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。   Using this characteristic, the bidirectional switch can be used as a feedback diode or a free wheel diode. That is, a diode is used when the current cannot be completely stopped in a circuit having a reactor such as a coil or leakage inductance, but it can be used in the same manner as the diode in that case. It can also be used when energy needs to be regenerated using diode characteristics.

次にラッチアップについて述べる。本発明の双方向スイッチは、ダブルインジェクションによる伝導度変調がスーパージャンクション構造で起こると、制御電極による制御が不可能になり常にオンになる場合がある。つまりラッチアップが起こる可能性がある。これは以下のように起こる。   Next, latch-up will be described. When the conductivity modulation by double injection occurs in the super junction structure, the bidirectional switch of the present invention may not be controlled by the control electrode and may always be turned on. In other words, latch-up can occur. This happens as follows.

たとえば、主電極21の電位の方が主電極22の電位よりも高く、電流が主電極21側から主電極22側へ流れているとする。伝導度変調が起こるとスーパージャンクション構造を構成するn形半導体層13にもホールが流れるようになる。そのホールが主電極22側の電子電流制御部に入り、電子電流制御部のp形半導体層14に流れ、その結果電子電流制御部をオフに出来なくなる。   For example, it is assumed that the potential of the main electrode 21 is higher than the potential of the main electrode 22 and current flows from the main electrode 21 side to the main electrode 22 side. When conductivity modulation occurs, holes also flow through the n-type semiconductor layer 13 constituting the super junction structure. The holes enter the electron current control unit on the main electrode 22 side, and flow into the p-type semiconductor layer 14 of the electron current control unit. As a result, the electron current control unit cannot be turned off.

また、伝導度変調が起こるとスーパージャンクションを構成するp形半導体層18にも電子が流れるようになる。その電子が主電極21側のホール電流制御部に入り、ホール電流制御部のn形半導体層17に流れ、その結果ホール電流制御をオフに出来なくなる。その結果、主電極21側のホール電流制御部と、主電極22側の電子電流制御部の両方がオフに出来ないため、ラッチアップが起こる。   Further, when conductivity modulation occurs, electrons also flow through the p-type semiconductor layer 18 constituting the super junction. The electrons enter the hole current control unit on the main electrode 21 side, flow into the n-type semiconductor layer 17 of the hole current control unit, and as a result, the hole current control cannot be turned off. As a result, since both the hole current control unit on the main electrode 21 side and the electron current control unit on the main electrode 22 side cannot be turned off, latch-up occurs.

このとき双方向スイッチをオフにするには、電子とホールの流れを制御すればよい。電子については、スーパージャンクション構造部分から主電極21側のホール電流制御部へ流れ込んでいた電子を主電極21側の電子電流制御部へ流れ込ませれば良い。ホールについては、スーパージャンクション構造部分から主電極22側の電子電流制御部へ流れ込んでいたホールを主電極22側のホール電流制御部へ流れ込ませれば良い。   At this time, in order to turn off the bidirectional switch, the flow of electrons and holes may be controlled. As for electrons, the electrons that have flowed from the super junction structure portion into the hole current control unit on the main electrode 21 side may flow into the electron current control unit on the main electrode 21 side. With respect to the holes, the holes that have flowed from the super junction structure portion into the electron current control unit on the main electrode 22 side may flow into the hole current control unit on the main electrode 22 side.

つまり、電圧の高い主電極側についてはホール電流制御部をオフにし電子電流制御をオンにする。電圧の低い主電極側についてはホール電流制御部をオンにし電子電流制御部をオフにする。具体的に、この場合には、制御電極23の電位を主電極21よりも大きく高くし、制御電極24の電位を主電極22よりも大きく低くすればよい。   That is, on the main electrode side having a high voltage, the hole current control unit is turned off and the electronic current control is turned on. On the main electrode side where the voltage is low, the Hall current control unit is turned on and the electronic current control unit is turned off. Specifically, in this case, the potential of the control electrode 23 may be set higher than that of the main electrode 21 and the potential of the control electrode 24 may be set lower than that of the main electrode 22.

このとき、主電極21側のホール電流制御部では電子がn形半導体層17から制御電極23を通って排出される。そのためp形半導体層16からn形半導体層17へホールが入りづらくなり、スーパージャンクション構造側へ入るホールの量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってn形半導体層17へ入る電子の量が減る。   At this time, electrons are discharged from the n-type semiconductor layer 17 through the control electrode 23 in the hole current control unit on the main electrode 21 side. Therefore, it is difficult for holes to enter from the p-type semiconductor layer 16 to the n-type semiconductor layer 17, and the amount of holes entering the super junction structure side is reduced. Therefore, the conductivity modulation in the super junction structure is weakened and the resistance is increased. Since the resistance has increased, the amount of electrons entering the n-type semiconductor layer 17 through the super junction structure is reduced.

一方で主電極21側の電子電流制御部ではホールが制御電極23よりp形半導体層12へ注入されるため、スーパージャンクション側よりp形半導体層12へ電子が入りやすくなる。その結果、主電極21側に抜ける電子電流は主に電子電流制御部を通ることになる。   On the other hand, in the electron current control unit on the main electrode 21 side, holes are injected from the control electrode 23 into the p-type semiconductor layer 12, so that electrons easily enter the p-type semiconductor layer 12 from the super junction side. As a result, the electron current flowing out to the main electrode 21 side mainly passes through the electron current control unit.

また、主電極22側の電子電流制御部ではホールがp形半導体層14から制御電極24を通って排出される。そのためn形半導体層15からp形半導体層14へ電子が入りづらくなり、スーパージャンクション構造側へ入る電子の量が減る。そのため、スーパージャンクション構造での伝導度変調が弱まり、抵抗が高くなる。抵抗が上がったため、スーパージャンクション構造を通ってp形半導体層14へ入るホールの量が減る。   Also, holes are discharged from the p-type semiconductor layer 14 through the control electrode 24 in the electron current control unit on the main electrode 22 side. Therefore, it becomes difficult for electrons to enter from the n-type semiconductor layer 15 to the p-type semiconductor layer 14, and the amount of electrons entering the super junction structure side is reduced. Therefore, the conductivity modulation in the super junction structure is weakened and the resistance is increased. Since the resistance has increased, the amount of holes entering the p-type semiconductor layer 14 through the super junction structure is reduced.

一方で主電極22側のホール電流制御部では電子が制御電極24よりn形半導体層19へ注入されるため、スーパージャンクション側よりn形半導体層19へホールが入りやすくなる。その結果、主電極22側に抜けるホール電流は主にホール電流制御部を通ることになる。これにより、主電極21側のホール電流制御部と、主電極22側の電子電流制御部がオフになり、双方向スイッチがオフになる。   On the other hand, in the hole current control section on the main electrode 22 side, electrons are injected from the control electrode 24 into the n-type semiconductor layer 19, so that holes can easily enter the n-type semiconductor layer 19 from the super junction side. As a result, the hole current flowing out to the main electrode 22 side mainly passes through the hole current control unit. As a result, the hall current control unit on the main electrode 21 side and the electron current control unit on the main electrode 22 side are turned off, and the bidirectional switch is turned off.

以上の実施形態1において絶縁基板上に形成された横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。イオン注入やエピ成長を用いてn形とp形の層構造を形成すればよい。   In the above Embodiment 1, the horizontal bidirectional switch formed on the insulating substrate has been described. However, vertical devices with this layer structure are also possible. The electron current controller and the hole current controller are insulated using a trench structure or the like. An n-type and a p-type layer structure may be formed by ion implantation or epi growth.

(実施形態2)
つぎに、電界効果形の制御電極を用いた双方向スイッチを図5に示す。これは酸化物を絶縁体として用いたMOSゲート構造である。しかし必要に応じて、高誘電率材料(High−K材料)などの絶縁体を用いた電界効果形のゲート構造が使用可能である。この双方向スイッチは集積化が可能なように、絶縁基板1の上の形成されている。また、第1の主電極41と第2の主電極42には絶縁体を挟んで交互に並ぶ電子電流制御部とホール電流制御部が接続されている。
(Embodiment 2)
Next, FIG. 5 shows a bidirectional switch using a field effect type control electrode. This is a MOS gate structure using an oxide as an insulator. However, a field-effect gate structure using an insulator such as a high dielectric constant material (High-K material) can be used as necessary. The bidirectional switch is formed on the insulating substrate 1 so as to be integrated. The first main electrode 41 and the second main electrode 42 are connected to an electron current control unit and a hole current control unit that are alternately arranged with an insulator interposed therebetween.

図5に示す構造は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極に接続されている構造である。同じ主電極側にある電子電流制御部とホール電流制御部を異なる制御電極で制御することも可能である。異なる制御電極で制御する場合には、主電極41側と主電極42側の両方に、電子電流を制御する電極とホール電流を制御する電極を一つづつ備え、合計4つの制御電極で双方向スイッチを制御することが可能である。   The structure shown in FIG. 5 is a structure in which the electron current control unit and the hall current control unit on the same main electrode side are connected to the same control electrode. It is also possible to control the electron current control unit and the hall current control unit on the same main electrode side with different control electrodes. In the case of controlling with different control electrodes, both the main electrode 41 side and the main electrode 42 side are provided with one electrode for controlling the electron current and one electrode for controlling the hall current. It is possible to control the switch.

しかしながら、プロセスが複雑になる、制御電極間での容量が問題になる、制御回路を簡単にする必要がある、などの場合は、同じ主電極側にある電子電流制御部とホール電流制御部は同じ制御電極で行える構造が良い。   However, when the process becomes complicated, the capacity between the control electrodes becomes a problem, the control circuit needs to be simplified, etc., the electronic current control unit and the hall current control unit on the same main electrode side are A structure that can be performed with the same control electrode is preferable.

素子の半導体構造の説明のため、第1の主電極41、第2の主電極42、第1の制御電極43、第2の制御電極44、絶縁層45、絶縁層46を取り除いた半導体の表面構造を図6に示す。   The semiconductor surface from which the first main electrode 41, the second main electrode 42, the first control electrode 43, the second control electrode 44, the insulating layer 45, and the insulating layer 46 are removed for the description of the semiconductor structure of the device. The structure is shown in FIG.

n形半導体層31、p形半導体層32、n形半導体層33、p形半導体層34、n形半導体層35の並ぶ部分の断面構造、つまり図6でA−B方向に沿った断面構造を図7に示す。p形半導体層36、n形半導体層37、p形半導体層38、n形半導体層39、p形半導体層40の並ぶ部分の断面構造、つまり図6でC−D方向に沿った断面構造を図8に示す。   The cross-sectional structure of the portion where the n-type semiconductor layer 31, the p-type semiconductor layer 32, the n-type semiconductor layer 33, the p-type semiconductor layer 34, and the n-type semiconductor layer 35 are arranged, that is, the cross-sectional structure along the AB direction in FIG. As shown in FIG. The cross-sectional structure of the portion where the p-type semiconductor layer 36, the n-type semiconductor layer 37, the p-type semiconductor layer 38, the n-type semiconductor layer 39, and the p-type semiconductor layer 40 are arranged, that is, the cross-sectional structure along the CD direction in FIG. As shown in FIG.

電子電流制御部とホール電流制御部の間にある絶縁体4は、素子表面から絶縁基板まであり、電子電流制御部とホール電流制御部の間で電子又はホールが流れることを防いでいる。第1の主電極41側の第1の電流制御部と、第2の主電極42側の第2の電流制御部の間にはスーパージャンクション構造が形成されている。スーパージャンクション構造を形成しているn形半導体層33とp形半導体層38は素子中央では直接接している。電流が流れる方向に対して垂直の方向に、周期的かつ交互に、n形半導体層33とp形半導体層38が並ぶ。n形半導体層33とp形半導体層38の幅と、ドーピング濃度は制御する必要がある。これは従来のスーパージャンクションの設計方法を用いればよい。   The insulator 4 between the electron current control unit and the hole current control unit is provided from the element surface to the insulating substrate, and prevents electrons or holes from flowing between the electron current control unit and the hole current control unit. A super junction structure is formed between the first current control unit on the first main electrode 41 side and the second current control unit on the second main electrode 42 side. The n-type semiconductor layer 33 and the p-type semiconductor layer 38 forming the super junction structure are in direct contact with each other at the element center. The n-type semiconductor layers 33 and the p-type semiconductor layers 38 are arranged periodically and alternately in a direction perpendicular to the direction in which the current flows. It is necessary to control the width and doping concentration of the n-type semiconductor layer 33 and the p-type semiconductor layer 38. This may be achieved by using a conventional super junction design method.

つぎに電子電流制御部について説明する。第1の主電極41に出入りする電子電流を制御する第1の電子電流制御部は、主電極41に電気的に接続するn形半導体層31、主電極41に電気的に接続するp形半導体層32、およびp形半導体層32上に設けた酸化膜45と第1の制御電極43からなる。p形半導体層32と酸化膜45の界面にチャンネルが形成される。制御電極43に加える電圧によりチャンネル内の電子密度を制御する。   Next, the electronic current control unit will be described. The first electronic current control unit that controls the electronic current flowing into and out of the first main electrode 41 includes an n-type semiconductor layer 31 that is electrically connected to the main electrode 41 and a p-type semiconductor that is electrically connected to the main electrode 41. The oxide film 45 and the first control electrode 43 are provided on the layer 32 and the p-type semiconductor layer 32. A channel is formed at the interface between the p-type semiconductor layer 32 and the oxide film 45. The electron density in the channel is controlled by the voltage applied to the control electrode 43.

制御電極43の電位と主電極41の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極43の電位を主電極41の電位よりも高くすると、チャンネル部分に電子が存在しn形半導体層31とn形半導体層33の間を電子電流が流れる。   If the potential of the control electrode 43 and the potential of the main electrode 41 are equal, there is no electron in the portion where the channel is formed, and the electron current control unit is off. When the potential of the control electrode 43 is made higher than the potential of the main electrode 41, electrons are present in the channel portion and an electron current flows between the n-type semiconductor layer 31 and the n-type semiconductor layer 33.

第2の主電極42に出入りする電子電流を制御する第2の電子電流制御部は、主電極42に電気的に接続するn形半導体層35、主電極42に電気的に接続するp形半導体層34、およびp形半導体層34上に設けた酸化膜46と第2の制御電極44からなる。p形半導体層34と酸化膜46の界面にチャンネルが形成される。制御電極44に加える電圧によりチャンネル内の電子密度を制御する。   The second electronic current control unit that controls the electron current flowing into and out of the second main electrode 42 includes an n-type semiconductor layer 35 that is electrically connected to the main electrode 42, and a p-type semiconductor that is electrically connected to the main electrode 42. The layer 34 includes an oxide film 46 and a second control electrode 44 provided on the p-type semiconductor layer 34. A channel is formed at the interface between the p-type semiconductor layer 34 and the oxide film 46. The electron density in the channel is controlled by the voltage applied to the control electrode 44.

制御電極44の電位と主電極42の電位を等しくすると、チャンネルが形成される部分には電子がなく、電子電流制御部はオフである。制御電極44の電位を主電極42の電位よりも高くすると、チャンネル部分に電子が存在しn形半導体層35とn形半導体層33の間を電子電流が流れる。電流制御の原理は、nチャンネルのMOSトランジスタと同じである。p形半導体層32とp形半導体34は、MOSのベース層またはボディに相当する。   If the potential of the control electrode 44 is equal to the potential of the main electrode 42, there is no electron in the portion where the channel is formed, and the electron current control unit is off. When the potential of the control electrode 44 is made higher than the potential of the main electrode 42, electrons are present in the channel portion and an electron current flows between the n-type semiconductor layer 35 and the n-type semiconductor layer 33. The principle of current control is the same as that of an n-channel MOS transistor. The p-type semiconductor layer 32 and the p-type semiconductor 34 correspond to a MOS base layer or body.

電子電流制御部がオフの時は、主電極側からスーパージャンクション側へは電子は流れない。しかしスーパージャンクション側から主電極側へは、pnダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極43の電位が主電極41の電位と同じか低く、p形半導体層32と酸化膜45の界面には電子のチャンネルが形成されておらず、主電極41側の電子電流制御部がオフの場合を考える。また主電極42側の電子電流制御部はオンであり、主電極42側からはスーパージャンクションを構成するn形半導体層33へ電子が流れる事が可能な場合とする。   When the electron current control unit is off, electrons do not flow from the main electrode side to the super junction side. However, it flows from the super junction side to the main electrode side because it is the same as the case of flowing in the forward direction of the pn diode. In order to explain this characteristic, for example, the potential of the control electrode 43 is equal to or lower than the potential of the main electrode 41, and no electron channel is formed at the interface between the p-type semiconductor layer 32 and the oxide film 45. Consider a case where the electron current control unit on the electrode 41 side is off. In addition, it is assumed that the electron current control unit on the main electrode 42 side is on and electrons can flow from the main electrode 42 side to the n-type semiconductor layer 33 constituting the super junction.

この場合に、スーパージャンクションを構成するn形半導体層33からp形半導体層32へ電子が流れるには、n形半導体層33とp形半導体層32の間の拡散電位を乗り越える必要がある。n形半導体層33とp形半導体層32はpnダイオードと見なすことができ、この場合の電子が流れる方向は、このpnダイオードの順方向である。そのため、pnダイオードと同様に、n形半導体層33とp形半導体層32の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。   In this case, in order for electrons to flow from the n-type semiconductor layer 33 constituting the super junction to the p-type semiconductor layer 32, it is necessary to overcome the diffusion potential between the n-type semiconductor layer 33 and the p-type semiconductor layer 32. The n-type semiconductor layer 33 and the p-type semiconductor layer 32 can be regarded as pn diodes, and the direction in which electrons flow in this case is the forward direction of the pn diode. Therefore, like the pn diode, the current flows according to a current-voltage characteristic having a rising voltage determined by a diffusion potential between the n-type semiconductor layer 33 and the p-type semiconductor layer 32.

つぎにホール電流制御部について説明する。第1の主電極41に出入りするホール電流を制御する第1のホール電流制御部は、主電極41に電気的に接続するp形半導体層36、主電極41に電気的に接続するn形半導体層37、およびn形半導体層37上に設けた酸化膜45と第1の制御電極43からなる。n形半導体層37と酸化膜45の界面にチャンネルが形成される。制御電極43に加える電圧によりチャンネル内のホール密度を制御する。   Next, the hall current control unit will be described. The first hole current control unit that controls the hole current flowing into and out of the first main electrode 41 includes a p-type semiconductor layer 36 that is electrically connected to the main electrode 41 and an n-type semiconductor that is electrically connected to the main electrode 41. The oxide film 45 and the first control electrode 43 are provided on the layer 37 and the n-type semiconductor layer 37. A channel is formed at the interface between the n-type semiconductor layer 37 and the oxide film 45. The hole density in the channel is controlled by the voltage applied to the control electrode 43.

制御電極43の電位と主電極41の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極43の電位を主電極41の電位よりも低くすると、チャンネル部分にホールが存在しp形半導体層36とp形半導体層38の間をホール電流が流れる。   When the potential of the control electrode 43 is equal to the potential of the main electrode 41, there is no hole in the portion where the channel is formed, and the hole current control unit is off. When the potential of the control electrode 43 is made lower than the potential of the main electrode 41, holes exist in the channel portion and a hole current flows between the p-type semiconductor layer 36 and the p-type semiconductor layer 38.

第2の主電極42に出入りするホール電流を制御する第2のホール電流制御部は、主電極42に電気的に接続するp形半導体層40、主電極42に電気的に接続するn形半導体層39、およびn形半導体層39上に設けた酸化膜46と第2の制御電極44からなる。n形半導体層39と酸化膜46の界面にチャンネルが形成される。制御電極44に加える電圧によりチャンネル内のホール密度を制御する。   The second hole current control unit that controls the hole current flowing into and out of the second main electrode 42 includes a p-type semiconductor layer 40 that is electrically connected to the main electrode 42, and an n-type semiconductor that is electrically connected to the main electrode 42. The layer 39 includes an oxide film 46 and a second control electrode 44 provided on the n-type semiconductor layer 39. A channel is formed at the interface between the n-type semiconductor layer 39 and the oxide film 46. The voltage applied to the control electrode 44 controls the hole density in the channel.

制御電極44の電位と主電極42の電位を等しくすると、チャンネルが形成される部分にはホールがなく、ホール電流制御部はオフである。制御電極44の電位を主電極42の電位よりも低くすると、チャンネル部分にホールが存在しp形半導体層40とp形半導体層38の間をホール電流が流れる。電流制御の原理は、pチャンネルのMOSトランジスタと同じである。n形半導体層37とn形半導体39は、MOSのベース層またはボディに相当する。   If the potential of the control electrode 44 is equal to the potential of the main electrode 42, there is no hole in the portion where the channel is formed, and the hole current control unit is off. When the potential of the control electrode 44 is made lower than the potential of the main electrode 42, holes exist in the channel portion and a hole current flows between the p-type semiconductor layer 40 and the p-type semiconductor layer 38. The principle of current control is the same as that of a p-channel MOS transistor. The n-type semiconductor layer 37 and the n-type semiconductor 39 correspond to a MOS base layer or body.

ホール電流制御部がオフの時は、主電極側からスーパージャンクション側へはホールは流れない。しかしスーパージャンクション側から主電極側へは、pnダイオードの順方向に流れる場合と同じなので流れる。この特性を説明するために、例えば、制御電極43の電位が主電極41の電位と同じか高く、n形半導体層37と酸化膜45の界面にはホールのチャンネルが形成されておらず、主電極41側のホール電流制御部がオフの場合を考える。また主電極42側のホール電流制御部はオンであり、主電極42側からはスーパージャンクションを構成するp形半導体層38へホールが流れる事が可能な場合とする。   When the hole current control unit is off, no hole flows from the main electrode side to the super junction side. However, it flows from the super junction side to the main electrode side because it is the same as the case of flowing in the forward direction of the pn diode. In order to explain this characteristic, for example, the potential of the control electrode 43 is equal to or higher than the potential of the main electrode 41, and no hole channel is formed at the interface between the n-type semiconductor layer 37 and the oxide film 45. Consider a case where the hole current control unit on the electrode 41 side is off. Further, it is assumed that the hole current control unit on the main electrode 42 side is on and holes can flow from the main electrode 42 side to the p-type semiconductor layer 38 constituting the super junction.

この場合に、スーパージャンクションを構成するp形半導体層38からn形半導体層37へホールが流れるには、p形半導体層38とn形半導体層37の間の拡散電位を乗り越える必要がある。p形半導体層38とn形半導体層37はpnダイオードと見なすことができ、この場合のホールが流れる方向は、このpnダイオードの順方向である。そのため、pnダイオードと同様に、p形半導体層38とn形半導体層37の間の拡散電位で決まる立ち上がり電圧を有する電流電圧特性にしたがって流れる。   In this case, in order for holes to flow from the p-type semiconductor layer 38 constituting the super junction to the n-type semiconductor layer 37, it is necessary to overcome the diffusion potential between the p-type semiconductor layer 38 and the n-type semiconductor layer 37. The p-type semiconductor layer 38 and the n-type semiconductor layer 37 can be regarded as pn diodes, and the direction in which holes flow in this case is the forward direction of the pn diode. Therefore, like the pn diode, the current flows according to a current-voltage characteristic having a rising voltage determined by a diffusion potential between the p-type semiconductor layer 38 and the n-type semiconductor layer 37.

ホール電流制御部の電極と電子電流制御部の電極は同一の制御電極に接続されている。そのため、ホール電流制御部と電子電流制御部を同時にオンにできない。片方づつオンにできる。また図5に示す構造は、ノーマリオフの制御電極である。   The electrode of the hall current control unit and the electrode of the electron current control unit are connected to the same control electrode. Therefore, the Hall current control unit and the electronic current control unit cannot be turned on at the same time. Can be turned on one by one. The structure shown in FIG. 5 is a normally-off control electrode.

制御電極43と主電極41を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極43の電位を主電極41の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極43の電位を主電極41の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。   If the control electrode 43 and the main electrode 41 are set to the same potential, both the electron current control unit and the hole current control unit are off. If the potential of the control electrode 43 is made higher than the potential of the main electrode 41, the electron current control unit is turned on and the hole current control unit is turned off. Conversely, if the potential of the control electrode 43 is made lower than the potential of the main electrode 41, the electron current control unit is turned off and the hole current control unit is turned on.

同様に、制御電極44と主電極42を同じ電位にすれば、電子電流制御部とホール電流制御部は両方ともオフである。制御電極44の電位を主電極42の電位よりも高くすれば、電子電流制御部はオンになり、ホール電流制御部はオフになる。逆に制御電極44の電位を主電極42の電位よりも低くすれば、電子電流制御部はオフになり、ホール電流制御部はオンになる。   Similarly, if the control electrode 44 and the main electrode 42 are set to the same potential, both the electron current control unit and the hole current control unit are off. If the potential of the control electrode 44 is made higher than the potential of the main electrode 42, the electron current control unit is turned on and the hole current control unit is turned off. Conversely, if the potential of the control electrode 44 is made lower than the potential of the main electrode 42, the electron current control unit is turned off and the hole current control unit is turned on.

以上、双方向スイッチの構造と機能の一部を述べた。半導体層構造や、主電極に用いるオーミック電極、電流制御部のMOS構造などの作成方法は、公知のMOSトランジスタでの作成方法と同様である。   The above is a partial description of the structure and function of the bidirectional switch. The production method of the semiconductor layer structure, the ohmic electrode used for the main electrode, the MOS structure of the current control unit, and the like is the same as the production method of a known MOS transistor.

この素子を用いて双方向スイッチングさせる場合には、制御電極43と制御電極44の電圧を制御する必要がある。制御方法は以下の通りである。まず双方向スイッチをオフにする場合について述べる。   When bidirectional switching is performed using this element, it is necessary to control the voltages of the control electrode 43 and the control electrode 44. The control method is as follows. First, the case where the bidirectional switch is turned off will be described.

外部から加わった電圧が高い側の主電極からホールが流れ込むのと、外部から加わった電圧が低い側の主電極から電子が流れ込むのを止めればよい。電圧が高い側の制御電極の電位を主電極と同じかそれより高くし、電圧の低い側の制御電極の電位を主電極と同じかそれより低くすれば良い。   It is only necessary to stop holes from flowing from the main electrode on the side having a higher voltage applied from the outside and electrons from flowing from the main electrode on the side having a lower voltage applied from the outside. The potential of the control electrode on the higher voltage side may be equal to or higher than that of the main electrode, and the potential of the control electrode on the lower voltage side may be equal to or lower than that of the main electrode.

具体的には、主電極41の電位が主電極42の電位よりも高い場合に、主電極41から主電極42に向かって電流が流れるのを防ぐためには、制御電極43の電位を主電極41より高くし、制御電極44の電位を主電極42より低くすれば良い。   Specifically, in order to prevent a current from flowing from the main electrode 41 toward the main electrode 42 when the potential of the main electrode 41 is higher than the potential of the main electrode 42, the potential of the control electrode 43 is set to the main electrode 41. What is necessary is just to make it higher and to make the electric potential of the control electrode 44 lower than the main electrode 42.

同様に、主電極42の電位が主電極41の電位よりも高い場合に、主電極42から主電極41に向かって電流が流れるのを防ぐためには、制御電極43の電位を主電極41より低くし、制御電極44の電位を主電極42より高くすれば良い。   Similarly, in order to prevent a current from flowing from the main electrode 42 toward the main electrode 41 when the potential of the main electrode 42 is higher than the potential of the main electrode 41, the potential of the control electrode 43 is set lower than that of the main electrode 41. Then, the potential of the control electrode 44 may be made higher than that of the main electrode 42.

また図5に示す構造はノーマリオフの構造であるため、制御電極43の電位を主電極41と同じ電位にし、制御電極44の電位を主電極42と同じ電位にすればどちらの方向に対しても電流は流れない。そのため制御電極を制御する回路設計を、制御回路の電源がオフなどの通常時(ノーマル)な状態の時に、制御電極43の電位を主電極41と同じ電位になり、制御電極44の電位を主電極42と同じ電位になるようにすれば、ノーマリオフの双方向スイッチとなる。   Since the structure shown in FIG. 5 is a normally-off structure, if the potential of the control electrode 43 is set to the same potential as that of the main electrode 41 and the potential of the control electrode 44 is set to the same potential as that of the main electrode 42, the direction of the control electrode 43 is No current flows. For this reason, when designing a circuit for controlling the control electrode, the control electrode 43 has the same potential as the main electrode 41 and the control electrode 44 has the same potential as the main electrode 41 when the control circuit is in a normal state such as when the power is off. If the potential is the same as that of the electrode 42, a normally-off bidirectional switch is obtained.

次に電流を流す方法、つまり双方向スイッチをオンにする方法について述べる。主電極41の電位の方が主電極42の電位よりも高く、主電極41から主電極42に向かって電流を流す場合を説明する。また逆方向に電流を流す方法は素子が対称であるため、対称に動作させればよい。電流を流す方法は3通りある。   Next, a method of flowing current, that is, a method of turning on the bidirectional switch will be described. A case will be described in which the potential of the main electrode 41 is higher than the potential of the main electrode 42 and current flows from the main electrode 41 toward the main electrode 42. Moreover, since the element is symmetric in the method of flowing current in the reverse direction, the element may be operated symmetrically. There are three ways to pass current.

第1の方法は、主に電子を流す方法である。この場合には、主電極41と主電極42の両方の電子電流制御部をオンにする。つまり制御電極43の電位を主電極41の電位よりも高くし、制御電極44の電位を主電極42の電位よりも高くする。この場合には、電子がキャリアとなる。ホールは流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。スイッチングする電力の電圧が低い場合に有効な方法である。   The first method is mainly a method of flowing electrons. In this case, the electronic current control units of both the main electrode 41 and the main electrode 42 are turned on. That is, the potential of the control electrode 43 is set higher than the potential of the main electrode 41, and the potential of the control electrode 44 is set higher than the potential of the main electrode 42. In this case, electrons are carriers. The hole does not flow. Therefore, conductivity modulation due to double injection does not occur. This is an effective method when the voltage of power to be switched is low.

第2の方法は、主にホールを流す方法である。この場合には、主電極41と主電極42の両方のホール電流制御部をオンにする。つまり制御電極43の電位を主電極41の電位よりも低くし、制御電極44の電位を主電極42の電位よりも低くする。この場合には、ホールがキャリアとなる。電子は流れない。そのため、ダブルインジェクションによる伝導度変調は起きない。   The second method is mainly a method of flowing holes. In this case, the hole current control units of both the main electrode 41 and the main electrode 42 are turned on. That is, the potential of the control electrode 43 is set lower than the potential of the main electrode 41, and the potential of the control electrode 44 is set lower than the potential of the main electrode 42. In this case, the hole becomes the carrier. Electrons do not flow. Therefore, conductivity modulation due to double injection does not occur.

第3の方法は、主電極41側のホール電流制御部をオンにし、主電極42側の電子電流制御部をオンにする方法である。そのためには、制御電極43の電位を主電極41の電位よりも低くし、n形半導体層37と酸化膜45の界面にホールのチャンネルを形成させる。また、制御電極44の電位を主電極42の電位よりも高くし、p形半導体層34と酸化膜46の界面に電子のチャンネルを形成させる。これにより主電極41側からのホールは、p形半導体層36から、n形半導体層37と酸化膜45の界面のホールのチャンネルを通って、p形半導体層38へ流れる。主電極42側からの電子は、n形半導体層35から、p形半導体層34と酸化膜46の界面の電子のチャンネルを通って、n形半導体層33へ流れる。   The third method is a method of turning on the hole current control unit on the main electrode 41 side and turning on the electron current control unit on the main electrode 42 side. For this purpose, the potential of the control electrode 43 is made lower than the potential of the main electrode 41, and a hole channel is formed at the interface between the n-type semiconductor layer 37 and the oxide film 45. Further, the potential of the control electrode 44 is set higher than the potential of the main electrode 42, and an electron channel is formed at the interface between the p-type semiconductor layer 34 and the oxide film 46. Accordingly, holes from the main electrode 41 side flow from the p-type semiconductor layer 36 to the p-type semiconductor layer 38 through the hole channel at the interface between the n-type semiconductor layer 37 and the oxide film 45. Electrons from the main electrode 42 side flow from the n-type semiconductor layer 35 to the n-type semiconductor layer 33 through the electron channel at the interface between the p-type semiconductor layer 34 and the oxide film 46.

この第3の方法では、n形半導体層33を主電極42側から主電極41側に向かって流れる電子は、p形半導体層32を通り抜ける場合に拡散電位を乗り越えることになる。同様にp形半導体層38を主電極41側から主電極42側に向かって流れるホールは、n形半導体層39を通り抜ける場合に拡散電位を乗り越えることになる。   In the third method, electrons flowing through the n-type semiconductor layer 33 from the main electrode 42 side toward the main electrode 41 side overcome the diffusion potential when passing through the p-type semiconductor layer 32. Similarly, holes flowing in the p-type semiconductor layer 38 from the main electrode 41 side to the main electrode 42 side will overcome the diffusion potential when passing through the n-type semiconductor layer 39.

また、n形半導体層33を流れる電子はp形半導体層38へ流れ、p形半導体層38を流れるホールはn形半導体層33へ流れることも可能であり、この場合にはダブルインジェクションによる伝導度変調が起き、抵抗が低くなる。このように、ホールと電子が両方とも注入されるため、IGBTと同様な伝導度変調が生じる。そのため、耐圧が高い用途に使用する場合には、有効である。   It is also possible for electrons flowing through the n-type semiconductor layer 33 to flow to the p-type semiconductor layer 38 and holes flowing through the p-type semiconductor layer 38 to flow to the n-type semiconductor layer 33. In this case, the conductivity by double injection Modulation occurs and resistance decreases. Thus, since both holes and electrons are injected, conductivity modulation similar to that of IGBT occurs. Therefore, it is effective when used for an application with a high breakdown voltage.

以上において、主電極41から主電極42に向かって電流を流す場合を説明したが、主電極42から主電極41に流す場合も同様である。また、この双方向スイッチをダイオードのように動作させることも可能である。   In the above description, the case where the current flows from the main electrode 41 toward the main electrode 42 has been described, but the same applies to the case where the current flows from the main electrode 42 to the main electrode 41. It is also possible to operate this bidirectional switch like a diode.

この実施形態における電流を流す第3の方法は、逆方向に対しては電流を阻止する方法であり、逆方向には電流は流れない。そのためダイオードとして機能する。   The third method of flowing current in this embodiment is a method of blocking current in the reverse direction, and no current flows in the reverse direction. Therefore, it functions as a diode.

また、他の方法としては、4つの電流制御部のうちどれか一つだけオンにすれば、ダイオードとして機能する。例えば、主電極41側の電子電流制御部をオンにすれば、主電極41側から主電極42側へ電流は流さないが、主電極42側から主電極41側へ電流は流す。別の例としては、主電極41側のホール電流制御部をオンにすれば、主電極41側から主電極42側へ電流は流すが、主電極42側から主電極41側へ電流は流さない。   As another method, if only one of the four current control units is turned on, it functions as a diode. For example, if the electronic current control unit on the main electrode 41 side is turned on, no current flows from the main electrode 41 side to the main electrode 42 side, but current flows from the main electrode 42 side to the main electrode 41 side. As another example, if the hall current control unit on the main electrode 41 side is turned on, current flows from the main electrode 41 side to the main electrode 42 side, but no current flows from the main electrode 42 side to the main electrode 41 side. .

この特性は、帰還ダイオードまたは還流ダイオードとして用いることが可能である。またコイルなどのリアクトルや漏れインダクタンスがある回路で完全に電流を止めることが出来ない場合にダイオードが用いられているが、その場合のダイオードと同様に用いることが可能である。またダイオード特性を用いてエネルギーを回生する必要がある場合にも用いることが可能である。   This characteristic can be used as a feedback diode or a freewheeling diode. A diode is used when the current cannot be completely stopped in a circuit having a reactor such as a coil or leakage inductance, but it can be used in the same manner as the diode in that case. It can also be used when energy needs to be regenerated using diode characteristics.

以上で絶縁基板上に形成された電界効果形の電流制御部を持つ横形双方向スイッチを述べた。しかしこの層構造を持つ縦形デバイスも可能である。電子電流制御部とホール電流制御部はトレンチ構造などを用いて絶縁する。またこのトレンチ構造にゲート部を形成すれば、スーパージャンクションを構成するn形半導体層とp形半導体層が繰り返す周期を短くすることが可能である。またイオン注入やエピ成長を用いてn形とp形の層構造を形成すればよい。   The horizontal bidirectional switch having the field effect type current controller formed on the insulating substrate is described above. However, vertical devices with this layer structure are also possible. The electron current controller and the hole current controller are insulated using a trench structure or the like. In addition, if a gate portion is formed in this trench structure, it is possible to shorten the cycle in which the n-type semiconductor layer and the p-type semiconductor layer constituting the super junction are repeated. Further, n-type and p-type layer structures may be formed by ion implantation or epi growth.

(実施形態3)
制御電極を制御する制御回路の電源が入っていない場合、つまり通常時(ノーマル)の場合の電源装置の設計は重要である。モーター等の制御では、主電源が切れた時や停電時などにゲート制御回路が動作しなくなった時、電流を帰還させてエネルギーの回生を行ったり、回路を保護する必要がある。
(Embodiment 3)
The design of the power supply device is important when the power supply of the control circuit for controlling the control electrode is not turned on, that is, in the normal state (normal). In the control of a motor or the like, when the gate control circuit stops operating when the main power is cut off or at the time of a power failure, it is necessary to feed back current to regenerate energy or protect the circuit.

現状では、そのためのダイオードクランプ回路などを別に用いている。しかし、ゲート回路が機能しない場合に双方向スイッチが帰還ダイオードとして機能することが可能であれば、電流を帰還させる回路が不必要になる。   At present, a diode clamp circuit for this purpose is used separately. However, if the bidirectional switch can function as a feedback diode when the gate circuit does not function, a circuit for feeding back current is unnecessary.

そのためには、図5に示す電界効果形の電流制御部を用いた双方向スイッチにおいて、電流制御部のしきい電圧を制御すれば良い。双方向スイッチを通常時(ノーマル)の時にダイオード動作させたり、拡散電位なしにオンにさせたりすることが可能になる。しきい制御のためには、図9に示すようにしきい制御のための層を設ければ良い。   For this purpose, the threshold voltage of the current control unit may be controlled in the bidirectional switch using the field effect type current control unit shown in FIG. The bidirectional switch can be diode-operated at normal time (normal) or turned on without a diffusion potential. For threshold control, a layer for threshold control may be provided as shown in FIG.

図9では、主電極、制御電極、およびMOS構造部の酸化膜は示してないが、図5と同じである。図9に示す構造は、図5に示す構造において、電流制御部の制御電極下の絶縁体もしくは酸化膜と、その下の半導体との界面のチャンネルを形成する部分に、しきい電圧を制御するための層を作成したものである。   FIG. 9 does not show the main electrode, the control electrode, and the oxide film of the MOS structure, but is the same as FIG. The structure shown in FIG. 9 controls the threshold voltage in the portion shown in FIG. 5 where a channel is formed at the interface between the insulator or oxide film under the control electrode of the current control unit and the semiconductor underneath. A layer is created for this purpose.

n形半導体層31、p形半導体層32、しきい電圧制御層47、n形半導体層33、しきい電圧制御層48、p形半導体層34、n形半導体層35の並ぶ部分の断面構造を図10に示す。p形半導体層36、n形半導体層37、しきい電圧制御層49、p形半導体層38、しきい電圧制御層50、n形半導体層39、p形半導体層40の並ぶ部分の断面構造を図11に示す。   A cross-sectional structure of a portion where the n-type semiconductor layer 31, the p-type semiconductor layer 32, the threshold voltage control layer 47, the n-type semiconductor layer 33, the threshold voltage control layer 48, the p-type semiconductor layer 34, and the n-type semiconductor layer 35 are arranged. As shown in FIG. A cross-sectional structure of a portion where the p-type semiconductor layer 36, the n-type semiconductor layer 37, the threshold voltage control layer 49, the p-type semiconductor layer 38, the threshold voltage control layer 50, the n-type semiconductor layer 39, and the p-type semiconductor layer 40 are arranged. As shown in FIG.

しきい電圧制御層47は主電極41側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層48は主電極42側の電子電流制御部のしきい電圧を制御する。しきい電圧制御層49は主電極41側のホール電流制御部のしきい電圧を制御する。しきい電圧制御層50は主電極42側のホール電流制御部のしきい電圧を制御する。   The threshold voltage control layer 47 controls the threshold voltage of the electronic current control unit on the main electrode 41 side. The threshold voltage control layer 48 controls the threshold voltage of the electron current control unit on the main electrode 42 side. The threshold voltage control layer 49 controls the threshold voltage of the hole current control unit on the main electrode 41 side. The threshold voltage control layer 50 controls the threshold voltage of the hole current control unit on the main electrode 42 side.

しきい電圧の制御は、しきい電圧制御層のドーピング濃度を変化させれば良い。またしきい電圧は、制御電極との間にある酸化膜などの絶縁膜の厚さにも依存する。これは、従来からの設計方法を用いればよい。   The threshold voltage can be controlled by changing the doping concentration of the threshold voltage control layer. The threshold voltage also depends on the thickness of an insulating film such as an oxide film between the control electrode. For this purpose, a conventional design method may be used.

電子電流制御部をノーマリオンにするには、電子のチャンネルが形成されるp形半導体層と酸化膜の界面、つまりp形半導体層の表面に、n形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いn形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このn形半導体層が、電子を流すチャンネルとして機能するように設計する。しきい電圧が−3から−5V程度になるように設計しておけばよい。   In order to make the electron current control unit normally on, an n-type threshold voltage control layer may be provided at the interface between the p-type semiconductor layer and the oxide film where the electron channel is formed, that is, on the surface of the p-type semiconductor layer. . A thin n-type semiconductor layer is formed by ion implantation or diffusion. The amount and thickness of ion implantation are designed so that the n-type semiconductor layer functions as a channel through which electrons flow if the potential of the control electrode is equal to the potential of the main electrode. What is necessary is just to design so that a threshold voltage may be about -3 to -5V.

しきい電圧制御層のやや高めの濃度にn形にドーピングしておけば、しきい電圧をより低く、例えば−10V以下にすることも可能である。一方で、p形にすれば、+5V程度にできる。同様に高めの濃度にp形にしておけば、+10V以上にもできる。   If n-type doping is performed at a slightly higher concentration of the threshold voltage control layer, the threshold voltage can be lowered, for example, -10 V or less. On the other hand, if it is p-type, it can be about + 5V. Similarly, if p-type is used at a higher concentration, + 10V or more can be achieved.

同様にホール電流制御部をノーマリオンにするには、ホールのチャンネルが形成されるn形半導体層と酸化膜の界面、つまりn形半導体層の表面に、p形のしきい電圧制御層があればよい。イオン注入や拡散などにより薄いp形半導体層を形成する。イオン注入量と厚さは、制御電極の電位が主電極の電位と等しいならば、このp形半導体層が、ホールを流すチャンネルとして機能するように設計する。しきい電圧が3から5V程度になるように設計しておけばよい。   Similarly, in order to make the hole current control part normally on, there is a p-type threshold voltage control layer at the interface between the n-type semiconductor layer and the oxide film where the hole channel is formed, that is, on the surface of the n-type semiconductor layer. That's fine. A thin p-type semiconductor layer is formed by ion implantation or diffusion. The ion implantation amount and thickness are designed so that the p-type semiconductor layer functions as a channel through which holes flow if the potential of the control electrode is equal to the potential of the main electrode. The threshold voltage may be designed to be about 3 to 5V.

しきい電圧制御層のやや高めの濃度にp形にドーピングしておけば、しきい電圧をより高く例えば10V以上にすることも可能である。一方で、n形にすれば、−5V程度にできる。同様に高めの濃度にn形にしておけば、−10V以下にもできる。   If the p-type doping is performed at a slightly higher concentration of the threshold voltage control layer, the threshold voltage can be made higher, for example, 10 V or higher. On the other hand, if it is made n-type, it can be made about -5V. Similarly, if n-type is used at a higher concentration, it can be made -10V or less.

以下にしきい電圧制御を行い、ノーマルな状態でダイオードとして機能させる場合について述べる。第1の方法は、ダイオードとして機能させたい場合の順方向の下流側、つまり電流を流す場合の下流側の主電極の電子電流制御部をノーマリオンにする。その他の3つの電流制御はノーマリオフにしておく。例えば、主電極41の電位が主電極42の電位より高いときに電流を流し、主電極41の電位が主電極42の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極42側の電子電流制御部をノーマリオンにしておく。   The case where threshold voltage control is performed below to function as a diode in a normal state will be described below. In the first method, the electronic current control unit of the main electrode on the downstream side in the forward direction when it is desired to function as a diode, that is, on the downstream side when current is passed, is set to be normally on. The other three current controls are normally off. For example, in order to function as a diode that allows a current to flow when the potential of the main electrode 41 is higher than the potential of the main electrode 42 and blocks the current when the potential of the main electrode 41 is lower than the potential of the main electrode 42, the main electrode 42 The electronic current control unit on the side is normally turned on.

また、通常時(ノーマル)において、言い換えれば主電源が切れた時や停電時において、制御電極43の電位と主電極41の電位を等しくするように、制御電極43を駆動する制御電源回路を設計しておけば、制御電極43によって制御する電子電流制御部とホール電流制御部はノーマリオフ構造となる。   In addition, a control power supply circuit that drives the control electrode 43 is designed so that the potential of the control electrode 43 and the potential of the main electrode 41 are equal at the normal time (in other words, when the main power supply is cut off or during a power failure). In this case, the electronic current control unit and the hole current control unit controlled by the control electrode 43 have a normally-off structure.

同様に、通常時(ノーマル)において、制御電極44の電位と主電極42の電位を等しくするように、制御電極44を駆動する制御電源回路を設計しておく。こうしておけば、制御電極44によって制御する電子電流制御部はノーマリオン構造となる。またホール電流制御部はノーマリオフ構造となる。このような構造と制御方法により双方向スイッチは通常時(ノーマル)においては、ダイオードとして機能する。また、この構造では電子電流だけが流れる。   Similarly, a control power supply circuit for driving the control electrode 44 is designed so that the potential of the control electrode 44 and the potential of the main electrode 42 are equal in normal time (normal). In this way, the electronic current controller controlled by the control electrode 44 has a normally-on structure. The hole current control unit has a normally-off structure. With such a structure and control method, the bidirectional switch functions as a diode in a normal state. Moreover, only an electronic current flows in this structure.

第2の方法は、ダイオードとして機能させたい場合の順方向の上流側、つまり電流を流す場合の上流側の主電極のホール電流制御部をノーマリオンにする。その他の3つの電流制御はノーマリオフにしておく。例えば、主電極41の電位が主電極42の電位より高いときに電流を流し、主電極41の電位が主電極42の電位より低いときに電流を阻止するダイオードとして機能させるには、主電極41側のホール電流制御部をノーマリオンにしておく。   In the second method, the hole current control unit of the main electrode on the upstream side in the forward direction when it is desired to function as a diode, that is, on the upstream side when current is passed, is set to be normally on. The other three current controls are normally off. For example, in order to function as a diode that allows current to flow when the potential of the main electrode 41 is higher than the potential of the main electrode 42 and to block current when the potential of the main electrode 41 is lower than the potential of the main electrode 42, the main electrode 41 Side Hall current control section is normally on.

制御電極の制御方法を第1の方法と同様に行えば、この構造の双方向スイッチは通常時つまりノーマルにおいては、ダイオードとして機能する。また、この構造ではホール電流だけが流れる。   If the control method of the control electrode is performed in the same manner as in the first method, the bidirectional switch having this structure functions as a diode in a normal state, that is, in a normal state. Further, in this structure, only a hole current flows.

以上、ノーマルな状態でダイオードとして機能する第1の方法と第2の方法を述べたが、両方とも組み合わせれば、順方向に電流が流れる時にスーパージャンクション構造部に電子とホールの両方が流れるため、低抵抗のダイオードとなる。   As described above, the first method and the second method that function as a diode in a normal state have been described. If both are combined, both electrons and holes flow in the super junction structure when a current flows in the forward direction. It becomes a low resistance diode.

(実施形態4)
以上、ノーマルな状態に、ダイオードとして動作させる方法について述べたが、ノーマリオンの双方向スイッチを作成することも可能である。主電極41の電位をV1、主電極42の電位をV2とする。また、制御電極43の電位をVc1、制御電極44の電位をVc2とする。またしきい電圧は、通常主電極の電位に対する制御電極の電位として定義される。例えば、FETではソース電位に対するゲート電位である。
(Embodiment 4)
Although the method for operating as a diode in the normal state has been described above, it is also possible to create a normally-on bidirectional switch. The potential of the main electrode 41 is V1, and the potential of the main electrode 42 is V2. The potential of the control electrode 43 is Vc1, and the potential of the control electrode 44 is Vc2. The threshold voltage is usually defined as the potential of the control electrode relative to the potential of the main electrode. For example, in FET, it is the gate potential with respect to the source potential.

主電極1側の電子電流制御部のしきい電圧をVn1、ホール電流制御部のしきい電圧をVp1とする。Vc1−V1 > Vn1ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Vc1−V1 < Vp1ならば、ホール電流制御部はオンである。そうでないならば、オフである。   The threshold voltage of the electron current control unit on the main electrode 1 side is Vn1, and the threshold voltage of the hole current control unit is Vp1. If Vc1-V1> Vn1, the electronic current controller is on. If not, it is off. Similarly, if Vc1-V1 <Vp1, the hole current control unit is on. If not, it is off.

同様に主電極2側の電子電流制御部のしきい電圧をVn2、ホール電流制御部のしきい電圧をVp2とする。Vc2−V2 > Vn2ならば、電子電流制御部はオンである。そうでないならば、オフである。同様に、Vc2−V2 < Vp2ならば、ホール電流制御部はオンである。そうでないならば、オフである。   Similarly, the threshold voltage of the electron current controller on the main electrode 2 side is Vn2, and the threshold voltage of the hole current controller is Vp2. If Vc2-V2> Vn2, the electronic current controller is on. If not, it is off. Similarly, if Vc2-V2 <Vp2, the hole current control unit is on. If not, it is off.

また制御電極を制御する回路は、ノーマルな状態において、V1=Vc1、V2=Vc2となるように、設計する。この場合に、しきい電圧制御層を、Vn1 < 0 < Vp1、かつ、Vn2 < 0 < Vp2、となるように設計しておけば、ノーマリオンの双方向スイッチになる。   The circuit for controlling the control electrodes is designed so that V1 = Vc1 and V2 = Vc2 in a normal state. In this case, if the threshold voltage control layer is designed so that Vn1 <0 <Vp1 and Vn2 <0 <Vp2, a normally-on bidirectional switch is obtained.

(実施形態5)
またノーマルな状態で、ダイオードとして作用し、オンの場合には、電子電流もホール電流も両方とも拡散電位なしに流れるようにすることが可能である。例えば、ノーマルで、主電極1から主電極2に電流が流れるダイオードとして用いる場合については、0 < Vn1 < Vp1 かつ、Vn2 < Vp2 < 0 の条件を満たすように、しきい電圧を制御する。
(Embodiment 5)
Further, in the normal state, it acts as a diode, and when it is on, both the electron current and the hall current can flow without a diffusion potential. For example, in the case of normal use as a diode in which current flows from the main electrode 1 to the main electrode 2, the threshold voltage is controlled so as to satisfy the conditions of 0 <Vn1 <Vp1 and Vn2 <Vp2 <0.

このようにしておけば、主電極21側は、Vc1−V1 < Vn1 の時、ホール電流制御部のみオン。Vn1 < Vc1−V1 < Vp1 の時、ホール電流制御部と電子電流制御部の両方がオン。Vp1 < Vc1−V1 の時、電子電流制御部のみオンとなる。   In this way, on the main electrode 21 side, when Vc1-V1 <Vn1, only the hole current control unit is on. When Vn1 <Vc1-V1 <Vp1, both the hole current control unit and the electron current control unit are on. When Vp1 <Vc1-V1, only the electronic current control unit is turned on.

また、主電極42側は、次のようになる。Vc2−V2 < Vn2 の時、ホール電流制御部のみオン。Vn2 < Vc2−V2 < Vp2 の時、ホール電流制御部と電子電流制御部の両方がオン。Vp2 < Vc2−V2 の時、電子電流制御部のみオンとなる。具体的には、例えば、Vn1=5V、Vp1=15V、Vn2=−15V,Vp2=−5Vとする。   The main electrode 42 side is as follows. When Vc2-V2 <Vn2, only the hall current control unit is on. When Vn2 <Vc2-V2 <Vp2, both the hole current control unit and the electron current control unit are on. When Vp2 <Vc2-V2, only the electronic current control unit is turned on. Specifically, for example, Vn1 = 5V, Vp1 = 15V, Vn2 = -15V, and Vp2 = -5V.

そして、電流制御電極の回路設計は以下のようにする。ノーマルの場合には、制御電極と主電極の電位が等しい、つまり、Vc1−V1=0、かつVc2−V2=0になるようにする。このときに、Vc1−V1は、0V、+10V、+20Vの3レベルで制御する。また、Vc2−V2は、−20V、−10V、0Vの3レベルで制御する。   The circuit design of the current control electrode is as follows. In the normal case, the potentials of the control electrode and the main electrode are equal, that is, Vc1-V1 = 0 and Vc2-V2 = 0. At this time, Vc1-V1 is controlled at three levels of 0V, + 10V, and + 20V. Vc2-V2 is controlled at three levels of -20V, -10V, and 0V.

ノーマルの時、つまりVc1−V1=0、かつVc2−V2=0の時は、主電極41から主電極42へは電流を流し、主電極42から主電極41へは電流を阻止するダイオードとして動作する。また、Vc1−V1=10V,Vc2−V2=−10Vにすると、拡散電位なしに、ホール電流と電子電流を流すことが可能となる。Vc1−V1=20V,Vc2−V2=−20Vにすると、主電極41から主電極42へは電流を阻止し、主電極42から主電極41へは電流を流すダイオードとして動作する。   During normal operation, that is, when Vc1-V1 = 0 and Vc2-V2 = 0, a current flows from the main electrode 41 to the main electrode 42, and operates as a diode that blocks current from the main electrode 42 to the main electrode 41. To do. Further, when Vc1-V1 = 10V and Vc2-V2 = -10V, it becomes possible to flow hole current and electron current without diffusion potential. When Vc1−V1 = 20V and Vc2−V2 = −20V, current is blocked from the main electrode 41 to the main electrode 42, and operates as a diode for flowing current from the main electrode 42 to the main electrode 41.

(実施形態6)
つぎに、ラッチアップを止める方法について述べる。実施形態2では、主電極41はn形半導体層37に接続しており、主電極42はn形半導体層39に接続している。また、n形半導体層33とp形半導体層38の間には、絶縁膜はない。そのため、やはり素子の形状にも依存するが、たとえば主電極41の電位を主電極42の電位よりも高い場合には、n形半導体層39から制御電極44の近辺のp形半導体層38の一部を通りすぐにn形半導体層33へ抜け、n形半導体層33を通って制御電極43の近辺でp形半導体層38の一部を通りすぐにn形半導体層37へ抜ける電子の流れる通路がある。これを電子の流れのパスAとする。このパスAを通る電子の流れは、何回もpn接合を通るため、単独では考えられない。
(Embodiment 6)
Next, a method for stopping latch-up will be described. In the second embodiment, the main electrode 41 is connected to the n-type semiconductor layer 37, and the main electrode 42 is connected to the n-type semiconductor layer 39. Further, there is no insulating film between the n-type semiconductor layer 33 and the p-type semiconductor layer 38. Therefore, although depending on the shape of the element, for example, when the potential of the main electrode 41 is higher than the potential of the main electrode 42, one of the p-type semiconductor layers 38 near the control electrode 44 from the n-type semiconductor layer 39. A path through which electrons pass immediately through the portion to the n-type semiconductor layer 33, pass through the n-type semiconductor layer 33, pass through a part of the p-type semiconductor layer 38 near the control electrode 43, and immediately pass through the n-type semiconductor layer 37. There is. This is the electron flow path A. The flow of electrons through the path A cannot be considered alone because it passes through the pn junction many times.

また、同様に、主電極41はp形半導体層32に接続しており、主電極42はp形半導体層34に接続している。また、n形半導体層33とp形半導体層38の間には、絶縁膜はない。そのため、素子の形状にも依存するが、たとえば主電極41の電位を主電極42の電位よりも高い場合には、p形半導体層32から制御電極43の近辺のn形半導体層33の一部を通りすぐにp形半導体層38へ抜け、p形半導体層38を通って制御電極44の近辺でn形半導体層33の一部を通りすぐにp形半導体層34へ抜けるホールの流れる通路がある。これをホールの流れのパスBとする。このパスBを通るホールの流れは、何回もpn接合を通るため、単独では考えられない。   Similarly, the main electrode 41 is connected to the p-type semiconductor layer 32, and the main electrode 42 is connected to the p-type semiconductor layer 34. Further, there is no insulating film between the n-type semiconductor layer 33 and the p-type semiconductor layer 38. Therefore, depending on the shape of the element, for example, when the potential of the main electrode 41 is higher than the potential of the main electrode 42, a part of the n-type semiconductor layer 33 near the control electrode 43 from the p-type semiconductor layer 32. Passing through the p-type semiconductor layer 38 immediately after passing through the p-type semiconductor layer 38 and passing through a part of the n-type semiconductor layer 33 in the vicinity of the control electrode 44 through the p-type semiconductor layer 38, there is a passage through which holes pass. is there. This is the path B of the hole flow. This flow of holes through the path B cannot be considered alone because it passes through the pn junction many times.

しかしながら、素子に流れる電流量が多く、パスAの電子の流れと、パスBのホールの流れが両方存在する時について考える。電子とホールの流れが一致する部分においては、伝導度変調が起こり抵抗が小さくなる。制御電極43の近辺においては、電子とホールの両方の流れがあるため、抵抗が小さくなる。制御電極44の近辺においても、電子とホールの両方の流れがあるため、抵抗が小さくなる。そのため、pn接合があっても流れ続けることになる。   However, let us consider a case where there is a large amount of current flowing through the element, and both the flow of electrons in path A and the flow of holes in path B exist. In the portion where the flow of electrons and holes coincides, conductivity modulation occurs and the resistance decreases. In the vicinity of the control electrode 43, there is a flow of both electrons and holes, so that the resistance is reduced. Even in the vicinity of the control electrode 44, since there is a flow of both electrons and holes, the resistance is reduced. Therefore, it continues to flow even if there is a pn junction.

このような電流を阻止するためには、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする。たとえば、主電極41の電位が主電極42の電位よりも高い状態で流れるこのような電流を阻止する場合、制御電極43の電位を主電極41よりも高くし、制御電極44の電位を主電極42よりも低くする。   In order to prevent such a current, the hole current control unit on the main electrode side having a high voltage is turned off to turn on the electron current control unit, and the electron current control unit on the main electrode side having a low voltage is turned off. Turn on the current control. For example, when blocking such a current that flows in a state where the potential of the main electrode 41 is higher than the potential of the main electrode 42, the potential of the control electrode 43 is set higher than that of the main electrode 41, and the potential of the control electrode 44 is set to the main electrode 41. Lower than 42.

この時、主電極41側では、制御電極43の電位により、酸化膜45とp形半導体層32の界面に電子のチャンネルが形成される。そのため、n形半導体層33を通って主電極41へ向かう電子は、拡散電位を乗り越える必要がなく、酸化膜45とp形半導体層32の界面のチャンネルを通って、n形半導体層31へ通りぬける。   At this time, on the main electrode 41 side, an electron channel is formed at the interface between the oxide film 45 and the p-type semiconductor layer 32 due to the potential of the control electrode 43. For this reason, electrons traveling to the main electrode 41 through the n-type semiconductor layer 33 do not need to overcome the diffusion potential, and pass through the channel at the interface between the oxide film 45 and the p-type semiconductor layer 32 to the n-type semiconductor layer 31. I'll go through.

この電子の流れはp形半導体層32の表面のチャンネルを通過するため、n形半導体層33を通って制御電極43の近辺でp形半導体層38の一部を通りすぐにn形半導体層37へ抜ける電子の流れよりも、障壁が小さい。   Since this electron flow passes through the channel on the surface of the p-type semiconductor layer 32, it passes through the n-type semiconductor layer 33, near the control electrode 43, and immediately passes through a part of the p-type semiconductor layer 38. The barrier is smaller than the flow of electrons passing through.

ホールの流れについても同様である。主電極42側では、制御電極44の電位により、酸化膜46とn形半導体層39の界面にホールのチャンネルが形成される。そのため、p形半導体層38を通って主電極42へ向かうホールは、拡散電位を乗り越える必要がなく、酸化膜46とn形半導体層39の界面のチャンネルを通って、p形半導体層40へ通りぬける。   The same applies to the flow of holes. On the main electrode 42 side, a hole channel is formed at the interface between the oxide film 46 and the n-type semiconductor layer 39 due to the potential of the control electrode 44. Therefore, the holes passing through the p-type semiconductor layer 38 toward the main electrode 42 do not need to overcome the diffusion potential, and pass through the channel at the interface between the oxide film 46 and the n-type semiconductor layer 39 to the p-type semiconductor layer 40. I'll go through.

このホールの流れはn形半導体層39の表面のチャンネルを通過するため、p形半導体層38を通って制御電極44の近辺でn形半導体層33の一部を通りすぐにp形半導体層34へ抜けるホールの流れよりも、障壁が小さい。   Since the flow of holes passes through the channel on the surface of the n-type semiconductor layer 39, it passes through the p-type semiconductor layer 38 and in the vicinity of the control electrode 44 and immediately passes through a part of the n-type semiconductor layer 33. The barrier is smaller than the flow of holes that go through.

そのため、以上述べたように、電圧の高い主電極側のホール電流制御部をオフにして電子電流制御部をオンにし、電圧の低い主電極側の電子電流制御部をオフにしてホール電流制御部をオンにする方法を用いれば、電子の流れとホールの流れを切り分けられ、ラッチアップをせずに、素子を安定に止めることが可能である。   Therefore, as described above, the hole current control unit on the main electrode side having a high voltage is turned off to turn on the electron current control unit, and the electron current control unit on the main electrode side having a low voltage is turned off to turn on the hole current control unit. If the method of turning on is used, the flow of electrons and the flow of holes can be separated, and the device can be stably stopped without latch-up.

(実施形態7)
しかしながら、制御電極での制御では阻止できない場合には、構造を変える必要がある。ラッチアップが起こるのは、電子の流れのパスAとホールの流れのパスBが両方存在する場合である。
(Embodiment 7)
However, if the control with the control electrode cannot prevent the structure, it is necessary to change the structure. Latch-up occurs when both an electron flow path A and a hole flow path B exist.

そのような電流パスを防ぐために、図5及び図9の構造において、ベース層に相当し、制御電極のMOS構造があるp形半導体層32やp形半導体層34、n形半導体層37やn形半導体層39を各々二つに分ける構造が有効である。例えば、p形半導体層32においては、主電極41にコンタクトする部分と、MOS構造がある部分の二つに分ける。MOS構造のあるベース層はフローティングになるので、必要に応じて、例えば電子電流制御部においては、制御電極43の制御により主電極41にコンタクトするp形半導体層の部分から、MOS構造がある部分へのホールの供給を行うのが有効である。   In order to prevent such a current path, the p-type semiconductor layer 32, the p-type semiconductor layer 34, the n-type semiconductor layer 37, and the n-type semiconductor layer 32 corresponding to the base layer and having the MOS structure of the control electrode in the structures of FIGS. A structure in which the semiconductor layer 39 is divided into two is effective. For example, the p-type semiconductor layer 32 is divided into two parts: a part that contacts the main electrode 41 and a part that has a MOS structure. Since the base layer having the MOS structure is in a floating state, if necessary, for example, in the electronic current control unit, the part having the MOS structure is changed from the part of the p-type semiconductor layer that contacts the main electrode 41 under the control of the control electrode 43. It is effective to supply the hall to

図12に構造を示す。またこの構造の主電極、制御電極、絶縁膜を取り去った半導体構造の表面を図13に示す。また、p形半導体層67、n形半導体層51、p形半導体層52、n形半導体層53、p形半導体層54、n形半導体層55、p形半導体層68の並ぶ部分の断面構造、つまり図13でA−B方向に沿った断面構造を図14に示す。n形半導体層69、p形半導体層56、n形半導体層57、p形半導体層58、n形半導体層59、p形半導体層60、n形半導体層70の並ぶ部分の断面構造、つまり図13でC−D方向に沿った断面構造を図15に示す。   FIG. 12 shows the structure. FIG. 13 shows the surface of the semiconductor structure from which the main electrode, control electrode, and insulating film of this structure are removed. Further, a cross-sectional structure of a portion where the p-type semiconductor layer 67, the n-type semiconductor layer 51, the p-type semiconductor layer 52, the n-type semiconductor layer 53, the p-type semiconductor layer 54, the n-type semiconductor layer 55, and the p-type semiconductor layer 68 are arranged, That is, FIG. 14 shows a cross-sectional structure along the direction AB in FIG. A cross-sectional structure of a portion where the n-type semiconductor layer 69, the p-type semiconductor layer 56, the n-type semiconductor layer 57, the p-type semiconductor layer 58, the n-type semiconductor layer 59, the p-type semiconductor layer 60, and the n-type semiconductor layer 70 are arranged, that is, FIG. 13 shows a cross-sectional structure along the CD direction in FIG.

この構造では、p形半導体層52が直接第1の主電極61とコンタクトしないようにしてあり、新たに主電極61にコンタクトするp形半導体層67を設けている。そしてp形半導体層52とp形半導体層67の間のホールの流れを第1の制御電極63で制御ができるようになっている。p形半導体54についても直接第2の主電極62とコンタクトしないようにしてあり、新たに主電極62にコンタクトするp形半導体層68を設けている。そしてp形半導体層54とp形半導体層68の間のホールの流れを第2の制御電極64で制御ができるようになっている。   In this structure, the p-type semiconductor layer 52 is not directly in contact with the first main electrode 61, and a p-type semiconductor layer 67 that is in contact with the main electrode 61 is newly provided. The flow of holes between the p-type semiconductor layer 52 and the p-type semiconductor layer 67 can be controlled by the first control electrode 63. The p-type semiconductor 54 is not directly in contact with the second main electrode 62, and a p-type semiconductor layer 68 that is in contact with the main electrode 62 is newly provided. The hole flow between the p-type semiconductor layer 54 and the p-type semiconductor layer 68 can be controlled by the second control electrode 64.

また、n形半導体層57が直接第1の主電極61とコンタクトしないようにしてあり、新たに主電極61にコンタクトするn形半導体層69を設けている。そしてn形半導体層57とn形半導体層69の間の電子の流れを、第1の制御電極63で制御ができるようになっている。n形半導体59についても直接第2の主電極62とコンタクトしないようにしてあり、新たに主電極62にコンタクトするn形半導体層70を設けている。そしてn形半導体層59とn形半導体層70の間の電子の流れを、第2の制御電極64で制御ができるようになっている。   Further, the n-type semiconductor layer 57 is not directly in contact with the first main electrode 61, and an n-type semiconductor layer 69 that is in contact with the main electrode 61 is newly provided. The flow of electrons between the n-type semiconductor layer 57 and the n-type semiconductor layer 69 can be controlled by the first control electrode 63. The n-type semiconductor 59 is not directly in contact with the second main electrode 62, and an n-type semiconductor layer 70 that is in contact with the main electrode 62 is newly provided. The flow of electrons between the n-type semiconductor layer 59 and the n-type semiconductor layer 70 can be controlled by the second control electrode 64.

この構造においては、ゲートがオフの場合には、p形半導体層52やp形半導体層54、n形半導体層57、n形半導体層59に、電子やホールが供給されないため、問題が発生しない。   In this structure, when the gate is off, no problem occurs because electrons and holes are not supplied to the p-type semiconductor layer 52, the p-type semiconductor layer 54, the n-type semiconductor layer 57, and the n-type semiconductor layer 59. .

(実施形態8)
主電極の電流を制御する電子電流制御部とホール電流制御部を絶縁層を用いて電気的に絶縁すると、絶縁層の幅だけ電流の流れる領域が狭くなる。また、絶縁基板上の素子が厚いと、垂直な絶縁層を作成する工程は困難になる。そのため、絶縁層を用いない実施形態を示す。
(Embodiment 8)
When the electronic current control unit for controlling the current of the main electrode and the hall current control unit are electrically insulated using an insulating layer, a region where current flows is narrowed by the width of the insulating layer. In addition, when the element on the insulating substrate is thick, the process of forming the vertical insulating layer becomes difficult. Therefore, an embodiment in which an insulating layer is not used is shown.

この双方向スイッチは集積化が可能なように、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。この構造を図16に示す。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った半導体表面構造を図17に示す。   This bidirectional switch is formed on a buried oxide film formed on a p-type or n-type silicon semiconductor so that integration is possible. This structure is shown in FIG. In order to show the structure of the semiconductor, FIG. 17 shows the semiconductor surface structure from which the main electrode, the control electrode, and the oxide film are removed.

また、n形半導体層71、p形半導体層76、n形半導体層73、p形半導体層80、n形半導体層75の並ぶ部分の断面構造、つまり図17でA−B方向に沿った断面構造を図18に示す。p形半導体層76、n形半導体層73、p形半導体層78、n形半導体層73、p形半導体層80の並ぶ部分の断面構造、つまり図17でC−D方向に沿った断面構造を図19に示す。   In addition, a cross-sectional structure of a portion where the n-type semiconductor layer 71, the p-type semiconductor layer 76, the n-type semiconductor layer 73, the p-type semiconductor layer 80, and the n-type semiconductor layer 75 are arranged, that is, a cross section along the AB direction in FIG. The structure is shown in FIG. The cross-sectional structure of the portion where the p-type semiconductor layer 76, the n-type semiconductor layer 73, the p-type semiconductor layer 78, the n-type semiconductor layer 73, and the p-type semiconductor layer 80 are arranged, that is, the cross-sectional structure along the CD direction in FIG. It shows in FIG.

この素子の半導体の構造は、第1の主電極81に電気的に接続したn形半導体層71とp形半導体層76、二つの主電極の電流制御部の間にあるn形半導体層73とp形半導体層78、及び第2の主電極82に電気的に接続したn形半導体層75とp形半導体層80からなる。   The semiconductor structure of this element includes an n-type semiconductor layer 71 and a p-type semiconductor layer 76 electrically connected to the first main electrode 81, an n-type semiconductor layer 73 between the current control portions of the two main electrodes, and The p-type semiconductor layer 78 includes an n-type semiconductor layer 75 and a p-type semiconductor layer 80 electrically connected to the second main electrode 82.

第1の主電極81に出入りする電子電流を制御する第1の電子電流制御部は、主電極81に電気的に接続するn形半導体層71と、第1の制御電極83と、制御電極83の下部にある酸化膜85と、酸化膜85の下部にあるp形半導体層76からなる。p形半導体層76と酸化膜85の界面にはチャンネルが形成される。制御電極83に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層71とn形半導体層73の間を流れる電子電流が制御される。   The first electronic current control unit that controls the electronic current that enters and exits the first main electrode 81 includes an n-type semiconductor layer 71 that is electrically connected to the main electrode 81, a first control electrode 83, and a control electrode 83. The oxide film 85 under the oxide film 85 and the p-type semiconductor layer 76 under the oxide film 85 are formed. A channel is formed at the interface between the p-type semiconductor layer 76 and the oxide film 85. The electron density in the channel is controlled by the voltage applied to the control electrode 83, and the electron current flowing between the n-type semiconductor layer 71 and the n-type semiconductor layer 73 is controlled.

第2の主電極82に出入りする電子電流を制御する第2の電子電流制御部は、主電極82に電気的に接続するn形半導体層75と、第2の制御電極84と、制御電極84の下部にある酸化膜86と、酸化膜86の下部にあるp形半導体層80からなる。p形半導体層80と酸化膜86の界面にはチャンネルが形成される。制御電極84に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層75とn形半導体層73の間を流れる電子電流が制御される。   The second electronic current control unit that controls the electronic current that enters and exits the second main electrode 82 includes an n-type semiconductor layer 75 that is electrically connected to the main electrode 82, a second control electrode 84, and a control electrode 84. The oxide film 86 is formed under the oxide film 86, and the p-type semiconductor layer 80 is formed under the oxide film 86. A channel is formed at the interface between the p-type semiconductor layer 80 and the oxide film 86. The voltage applied to the control electrode 84 controls the electron density in the channel, and the electron current flowing between the n-type semiconductor layer 75 and the n-type semiconductor layer 73 is controlled.

第1の主電極81に出入りするホール電流を制御する第1のホール電流制御部は、主電極81に電気的に接続するp形半導体層76と、第1の制御電極83と、制御電極83の下部にある酸化膜85と、酸化膜85の下部にあるn形半導体層73からなる。n形半導体層73と酸化膜85の界面にはチャンネルが形成される。制御電極83に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層76とp形半導体層78の間を流れるホール電流が制御される。   The first hole current control unit that controls the hole current flowing into and out of the first main electrode 81 includes a p-type semiconductor layer 76 that is electrically connected to the main electrode 81, a first control electrode 83, and a control electrode 83. The oxide film 85 under the oxide film 85 and the n-type semiconductor layer 73 under the oxide film 85 are formed. A channel is formed at the interface between the n-type semiconductor layer 73 and the oxide film 85. The voltage applied to the control electrode 83 controls the hole density in the channel, and the hole current flowing between the p-type semiconductor layer 76 and the p-type semiconductor layer 78 is controlled.

第2の主電極82に出入りするホール電流を制御する第2のホール電流制御部は、主電極82に電気的に接続するp形半導体層80と、第2の制御電極84と、制御電極84の下部にある酸化膜86と、酸化膜86の下部にあるn形半導体層73からなる。n形半導体層73と酸化膜86の界面にはチャンネルが形成される。制御電極84に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層80とp形半導体層78の間を流れるホール電流が制御される。   The second Hall current controller that controls the Hall current flowing into and out of the second main electrode 82 includes a p-type semiconductor layer 80 that is electrically connected to the main electrode 82, a second control electrode 84, and a control electrode 84. The oxide film 86 under the oxide film 86 and the n-type semiconductor layer 73 under the oxide film 86 are formed. A channel is formed at the interface between the n-type semiconductor layer 73 and the oxide film 86. The voltage applied to the control electrode 84 controls the hole density in the channel, and the hole current flowing between the p-type semiconductor layer 80 and the p-type semiconductor layer 78 is controlled.

通常のトランジスタでは、ゲート電圧によりチャンネルを形成するベース層のドーピング濃度はドリフト層よりも高くし、オフ時にベース層に空乏層が伸びないようにする。一方、図16に示す素子では、ホール電流制御部のベース層に相当するn形半導体層73は、スーパージャンクションの設計で決まるドーピング濃度であり、それほど高くない。それは、スーパージャンクション構造で電界マネージメントが行われるため、ホール電流制御部の制御電極下に空乏層が伸びにくいためである。   In a normal transistor, the doping concentration of the base layer that forms the channel by the gate voltage is higher than that of the drift layer so that the depletion layer does not extend to the base layer when the transistor is off. On the other hand, in the element shown in FIG. 16, the n-type semiconductor layer 73 corresponding to the base layer of the hole current control unit has a doping concentration determined by the super junction design and is not so high. This is because the electric field management is performed in the super junction structure, so that the depletion layer hardly extends under the control electrode of the hole current control unit.

しかしながら、スーパージャンクション構造を形成するn形半導体層73の幅が広い場合は十分とはいえない。その時は、このホール電流制御部の酸化膜の下部のみ、ドーピング濃度の高い層を設けると良い。   However, it cannot be said that the n-type semiconductor layer 73 forming the super junction structure is wide enough. At that time, it is preferable to provide a layer having a high doping concentration only under the oxide film of the hole current control section.

(実施形態9)
この構造を図20に示す。主電極、制御電極、酸化膜は取り除いた構造である。これは、図16の素子において、ホール電流を制御する部分の酸化膜の下の部分にのみ、ドーピング濃度の高いn形半導体層を用いる構造である。主電極81側のホール電流制御には、n形半導体層77を形成してある。主電極82側のホール電流制御には、n形半導体層79を形成してある。これにより、空乏層が酸化膜下に伸びるのを防ぐことが可能となる。
(Embodiment 9)
This structure is shown in FIG. The main electrode, the control electrode, and the oxide film are removed. This is a structure in which an n-type semiconductor layer having a high doping concentration is used only in a portion under the oxide film that controls the hole current in the element of FIG. An n-type semiconductor layer 77 is formed for controlling the hole current on the main electrode 81 side. An n-type semiconductor layer 79 is formed for controlling the hole current on the main electrode 82 side. Thereby, it is possible to prevent the depletion layer from extending under the oxide film.

(実施形態10)
図16および図20に示す構造においては、半導体の属性であるn形およびp形をそのまま逆転させても素子は動作することがわかる。また、主電極1側と主電極2側で対称である必要はない。その構造を図21に示す。主電極、制御電極、酸化膜は取り除いた構造である。また絶縁基板上の素子を構成する半導体層は、膜厚方向に均一である。このような構造でも動作可能である。
(Embodiment 10)
In the structure shown in FIGS. 16 and 20, it can be seen that the element operates even if the n-type and p-type, which are the attributes of the semiconductor, are reversed as they are. Further, it is not necessary that the main electrode 1 side and the main electrode 2 side are symmetrical. The structure is shown in FIG. The main electrode, the control electrode, and the oxide film are removed. Further, the semiconductor layer constituting the element on the insulating substrate is uniform in the film thickness direction. Such a structure can also be operated.

(実施形態11)
さらに半導体層を厚くできる構造の実施形態を図22に示す。図22では、やはり半導体構造がわかるように主電極や制御電極、絶縁膜は取り除いてある。主電極や制御電極絶縁膜の位置は、図16と同様である。これは絶縁基板1上に形成してある。しかし、絶縁基板は必要ではなく、高抵抗基板やp形基板などに作成することが可能である。
(Embodiment 11)
Further, an embodiment of a structure capable of increasing the thickness of the semiconductor layer is shown in FIG. In FIG. 22, the main electrode, the control electrode, and the insulating film are removed so that the semiconductor structure can be seen. The positions of the main electrode and the control electrode insulating film are the same as those in FIG. This is formed on the insulating substrate 1. However, an insulating substrate is not necessary, and it can be formed on a high-resistance substrate or a p-type substrate.

図22において、n形半導体層91、n形半導体層93、n形半導体層95が半導体表面に並ぶ位置での断面図を、図23に示す。同じく図22において、p形半導体層96、p形半導体層98、p形半導体層100が半導体表面に並ぶ位置での断面図を、図24に示す。   FIG. 23 is a cross-sectional view at the position where the n-type semiconductor layer 91, the n-type semiconductor layer 93, and the n-type semiconductor layer 95 are aligned on the semiconductor surface in FIG. Similarly, FIG. 24 is a cross-sectional view at the position where the p-type semiconductor layer 96, the p-type semiconductor layer 98, and the p-type semiconductor layer 100 are aligned on the semiconductor surface in FIG.

この素子の半導体の構造は、第1の主電極101に電気的に接続したn形半導体層91とp形半導体層96、二つの電流制御部の間にありスーパージャンクションを構成するn形半導体層93とp形半導体層98、及び第2の主電極102に電気的に接続したn形半導体層95とp形半導体層100からなる。   The semiconductor structure of this element has an n-type semiconductor layer 91 and a p-type semiconductor layer 96 electrically connected to the first main electrode 101, and an n-type semiconductor layer that forms a super junction between two current control units. 93, a p-type semiconductor layer 98, and an n-type semiconductor layer 95 and a p-type semiconductor layer 100 electrically connected to the second main electrode 102.

第1の主電極101に出入りする電子電流を制御する第1の電子電流制御部は、主電極101に電気的に接続するn形半導体層91と、第1の制御電極103と、制御電極103の下部にある酸化膜105と、酸化膜105の下部にあるp形半導体層96からなる。p形半導体層96と酸化膜105の界面にはチャンネルが形成される。制御電極103に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層91とn形半導体層93の間を流れる電子電流が制御される。   The first electronic current control unit that controls the electronic current flowing into and out of the first main electrode 101 includes an n-type semiconductor layer 91 that is electrically connected to the main electrode 101, a first control electrode 103, and a control electrode 103. And an ap type semiconductor layer 96 below the oxide film 105. A channel is formed at the interface between the p-type semiconductor layer 96 and the oxide film 105. The electron density in the channel is controlled by the voltage applied to the control electrode 103, and the electron current flowing between the n-type semiconductor layer 91 and the n-type semiconductor layer 93 is controlled.

第2の主電極102に出入りする電子電流を制御する第2の電子電流制御部は、主電極102に電気的に接続するn形半導体層95と、第2の制御電極104と、制御電極104の下部にある酸化膜106と、酸化膜106の下部にあるp形半導体層100からなる。p形半導体層100と酸化膜106の界面にはチャンネルが形成される。制御電極104に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層95とn形半導体層93の間を流れる電子電流が制御される。   The second electronic current control unit that controls the electron current that enters and exits the second main electrode 102 includes an n-type semiconductor layer 95 that is electrically connected to the main electrode 102, a second control electrode 104, and a control electrode 104. An oxide film 106 under the oxide film 106 and a p-type semiconductor layer 100 under the oxide film 106. A channel is formed at the interface between the p-type semiconductor layer 100 and the oxide film 106. The electron density in the channel is controlled by the voltage applied to the control electrode 104, and the electron current flowing between the n-type semiconductor layer 95 and the n-type semiconductor layer 93 is controlled.

第1の主電極101に出入りするホール電流を制御する第1のホール電流制御部は、主電極101に電気的に接続するp形半導体層96と、第1の制御電極103と、制御電極103の下部にある酸化膜105と、酸化膜105の下部にあるn形半導体層93からなる。n形半導体層93と酸化膜105の界面にはチャンネルが形成される。制御電極103に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層96とp形半導体層98の間を流れるホール電流が制御される。   The first Hall current control unit that controls the Hall current flowing into and out of the first main electrode 101 includes a p-type semiconductor layer 96 electrically connected to the main electrode 101, a first control electrode 103, and a control electrode 103. And an n-type semiconductor layer 93 below the oxide film 105. A channel is formed at the interface between the n-type semiconductor layer 93 and the oxide film 105. The voltage applied to the control electrode 103 controls the hole density in the channel, and the hole current flowing between the p-type semiconductor layer 96 and the p-type semiconductor layer 98 is controlled.

第2の主電極102に出入りするホール電流を制御する第2のホール電流制御部は、主電極102に電気的に接続するp形半導体層100と、第2の制御電極104と、制御電極104の下部にある酸化膜106と、酸化膜106の下部にあるn形半導体層93からなる。n形半導体層93と酸化膜106の界面にはチャンネルが形成される。制御電極104に加えた電圧によりチャンネル内のホール密度が制御され、p形半導体層100とp形半導体層98の間を流れるホール電流が制御される。   The second Hall current control unit that controls the Hall current flowing into and out of the second main electrode 102 includes a p-type semiconductor layer 100 that is electrically connected to the main electrode 102, a second control electrode 104, and a control electrode 104. The oxide film 106 under the oxide film 106 and the n-type semiconductor layer 93 under the oxide film 106 are formed. A channel is formed at the interface between the n-type semiconductor layer 93 and the oxide film 106. The voltage applied to the control electrode 104 controls the hole density in the channel, and the hole current flowing between the p-type semiconductor layer 100 and the p-type semiconductor layer 98 is controlled.

図22に示す構造において、半導体の属性であるn形およびp形をそのまま逆転させても素子は動作することがわかる。   In the structure shown in FIG. 22, it can be seen that the element operates even if the n-type and p-type, which are the attributes of the semiconductor, are reversed as they are.

(実施形態12)
図25は、電子電流制御とホール電流制御を同じ構造が兼ねている双方向スイッチである。この双方向スイッチは、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜上に形成されている。
Embodiment 12
FIG. 25 shows a bidirectional switch in which the same structure is used for both electronic current control and hall current control. This bidirectional switch is formed on a buried oxide film formed on a p-type or n-type silicon semiconductor.

n形半導体層111とp形半導体層116は主電極121に電気的に接続する。p形半導体層120とn形半導体層115は主電極122に電気的に接続する。p形半導体層116とp形半導体層120の間には、n形半導体層117がある。n形半導体層117の下には、p形半導体層118とn形半導体層113が周期的に積層されている。n形半導体層117と、周期的に積層されたp形半導体層118とn形半導体層113はスーパージャンクション構造を構成している。   The n-type semiconductor layer 111 and the p-type semiconductor layer 116 are electrically connected to the main electrode 121. The p-type semiconductor layer 120 and the n-type semiconductor layer 115 are electrically connected to the main electrode 122. There is an n-type semiconductor layer 117 between the p-type semiconductor layer 116 and the p-type semiconductor layer 120. Under the n-type semiconductor layer 117, a p-type semiconductor layer 118 and an n-type semiconductor layer 113 are periodically stacked. The n-type semiconductor layer 117, the p-type semiconductor layer 118 and the n-type semiconductor layer 113 that are periodically stacked constitute a super junction structure.

n形半導体層111とp形半導体層116、n形半導体層117、周期的に積層されたp形半導体層118とn形半導体層113の側面には、酸化膜125と制御電極123が形成されている。n形半導体層115とp形半導体層120、n形半導体層117、周期的に積層されたp形半導体層118とn形半導体層113の側面には、酸化膜126と制御電極124が形成されている。   An oxide film 125 and a control electrode 123 are formed on the side surfaces of the n-type semiconductor layer 111, the p-type semiconductor layer 116, the n-type semiconductor layer 117, and the periodically stacked p-type semiconductor layer 118 and n-type semiconductor layer 113. ing. An oxide film 126 and a control electrode 124 are formed on the side surfaces of the n-type semiconductor layer 115, the p-type semiconductor layer 120, the n-type semiconductor layer 117, and the periodically stacked p-type semiconductor layer 118 and n-type semiconductor layer 113. ing.

第1の主電極121に出入りする電子電流の制御は、p形半導体層116と酸化膜125の界面に形成されるチャンネルと、p形半導体層118と酸化膜125の界面に形成されるチャンネルを第1の制御電極123の電位で制御することにより行われる。制御電極123の電位を主電極121の電位よりも高くすることにより、p形半導体層116と酸化膜125の界面と、p形半導体層118と酸化膜125の界面に電子のチャンネルが形成される。その結果、主電極121に電気的に接続するn形半導体層111からn形半導体層117やn形半導体層113に電子が流れることが可能になる。また逆方向にも流れることが可能になる。   Control of the electron current flowing into and out of the first main electrode 121 is performed by controlling the channel formed at the interface between the p-type semiconductor layer 116 and the oxide film 125 and the channel formed at the interface between the p-type semiconductor layer 118 and the oxide film 125. This is performed by controlling with the potential of the first control electrode 123. By making the potential of the control electrode 123 higher than the potential of the main electrode 121, electron channels are formed at the interface between the p-type semiconductor layer 116 and the oxide film 125 and at the interface between the p-type semiconductor layer 118 and the oxide film 125. . As a result, electrons can flow from the n-type semiconductor layer 111 electrically connected to the main electrode 121 to the n-type semiconductor layer 117 and the n-type semiconductor layer 113. It is also possible to flow in the reverse direction.

第1の主電極121に出入りするホール電流の制御は、n形半導体層117と酸化膜125の界面に形成されるチャンネルと、n形半導体層113と酸化膜125の界面に形成されるチャンネルを第1の制御電極123の電位で制御することにより行われる。制御電極123の電位を主電極121の電位よりも低くすることにより、n形半導体層117と酸化膜125の界面と、n形半導体層113と酸化膜125の界面にホールのチャンネルが形成される。その結果、主電極121に電気的に接続するp形半導体層116からp形半導体層118にホールが流れることが可能になる。また逆方向にも流れることが可能になる。   The control of the hole current flowing into and out of the first main electrode 121 is performed by controlling the channel formed at the interface between the n-type semiconductor layer 117 and the oxide film 125 and the channel formed at the interface between the n-type semiconductor layer 113 and the oxide film 125. This is performed by controlling with the potential of the first control electrode 123. By making the potential of the control electrode 123 lower than the potential of the main electrode 121, a hole channel is formed at the interface between the n-type semiconductor layer 117 and the oxide film 125 and at the interface between the n-type semiconductor layer 113 and the oxide film 125. . As a result, holes can flow from the p-type semiconductor layer 116 electrically connected to the main electrode 121 to the p-type semiconductor layer 118. It is also possible to flow in the reverse direction.

第2の主電極122側の電子電流の制御、およびホール電流の制御も同様である。また、電流の阻止やダイオード動作もMOS構造を用いた他の実施形態と同様である。   The same applies to the control of the electron current on the second main electrode 122 side and the control of the hole current. Also, current blocking and diode operation are the same as in other embodiments using the MOS structure.

以上において、電流制御を全て直接制御電極により行う方法について述べた。それ以外の方法として反対側の主電極から流れてくる電流により制御する方法である。たとえば、第1の主電極側から流れてくる電子の流れにより、第2の主電極側から流れ出るホールの流れをオンにする方法である。この場合には、制御電極の数が減ることになる。以下この方法について述べる。   In the above, the method of performing all current control directly by the control electrode has been described. Another method is to control by the current flowing from the opposite main electrode. For example, there is a method of turning on the flow of holes flowing out from the second main electrode side by the flow of electrons flowing from the first main electrode side. In this case, the number of control electrodes is reduced. This method will be described below.

この方法は、反対側の主電極からの電子の流れによりホールの流れをオンにするか、あるいは、反対側の主電極からのホールの流れにより電子の流れをオンにする。そのため双方向にスイッチする場合には、3通りの方法がある。   In this method, the flow of holes is turned on by the flow of electrons from the opposite main electrode, or the flow of electrons is turned on by the flow of holes from the opposite main electrode. Therefore, there are three ways to switch bidirectionally.

第1の方法は、二つの主電極のホール電流の制御を、両方とも反対側からの電子電流によりオンにする方法である。第2の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。第3の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。   The first method is a method in which the control of the hole currents of the two main electrodes is both turned on by the electron current from the opposite side. The second method is a method in which the control of the electron currents of the two main electrodes are both turned on by the hole current from the opposite side. The third method is a method in which the control of the electron current and the hole current of one main electrode is both turned on by the hole current and the electron current from the opposite side.

第1の方法について述べる。第1の主電極に制御電極により制御する第1の電子電流制御部を形成し、第2の主電極に制御電極により制御する第2の電子電流制御部を形成する。また第1の主電極に第2の主電極側からの電子電流によりホール電流をオンにする第1のホール電流制御部を形成し、第2の主電極に第1の主電極側からの電子電流によりホール電流をオンにする第2のホール電流制御部を形成する。   The first method will be described. A first electronic current controller controlled by the control electrode is formed on the first main electrode, and a second electronic current controller controlled by the control electrode is formed on the second main electrode. In addition, a first hole current control unit that turns on a hole current by an electron current from the second main electrode side is formed in the first main electrode, and electrons from the first main electrode side are formed in the second main electrode. A second hole current control unit that turns on the hole current by the current is formed.

第1の電子電流制御部と第2のホール電流制御部の間は第1のn形半導体層を形成を形成する。また、第2の電子電流制御部と第1のホール電流制御部の間は第2のn形半導体層を形成する。   A first n-type semiconductor layer is formed between the first electron current controller and the second hole current controller. A second n-type semiconductor layer is formed between the second electron current controller and the first hole current controller.

スーパージャンクション構造を用いない場合には、第1の主電極側の電流制御部と第2の主電極側の電流制御部の間は、n形半導体層だけになるので、第1のn形半導体層と第2のn形半導体層は同じものになる。また第1のn形半導体層と第2のn形半導体層は同じであっても良い。   When the super junction structure is not used, the first n-type semiconductor layer is formed between the current control unit on the first main electrode side and the current control unit on the second main electrode side, so that only the n-type semiconductor layer exists. The layer and the second n-type semiconductor layer are the same. The first n-type semiconductor layer and the second n-type semiconductor layer may be the same.

(実施形態13)
この電子電流制御部にMOS構造を用いた場合の構造の実施形態を図26に示す。この場合には、主電極がMOS構造のp形ベース層にも電気的に接続しているため、このp形ベース層を通してホールの電流を流すことが可能になる。そのため簡単な構造になる。
(Embodiment 13)
FIG. 26 shows an embodiment of a structure in which a MOS structure is used for this electronic current control unit. In this case, since the main electrode is also electrically connected to the p-type base layer having the MOS structure, the hole current can flow through the p-type base layer. Therefore, it becomes a simple structure.

この双方向スイッチは集積化が可能なように、p形又はn形のシリコン半導体上に形成された埋め込み酸化膜を用いた絶縁基板1上に形成されている。また半導体の構造を示すために、主電極と制御電極、および酸化膜を取り去った構造を図27に示す。絶縁基板1上の半導体の層構造は、電子電流制御部を除き、厚さ方向に一様である。また半導体の表面構造を図28に示す。   This bidirectional switch is formed on an insulating substrate 1 using a buried oxide film formed on a p-type or n-type silicon semiconductor so that it can be integrated. FIG. 27 shows a structure in which the main electrode, the control electrode, and the oxide film are removed in order to show the structure of the semiconductor. The semiconductor layer structure on the insulating substrate 1 is uniform in the thickness direction except for the electron current control unit. FIG. 28 shows the surface structure of the semiconductor.

図28のA―Bに沿った断面構造、つまりn形半導体層131、p形半導体層132、n形半導体層133、p形半導体層134、n形半導体層135が半導体表面に並ぶ位置での断面図を図29に示す。   28 is a cross-sectional structure taken along the line AB of FIG. 28, that is, at a position where the n-type semiconductor layer 131, the p-type semiconductor layer 132, the n-type semiconductor layer 133, the p-type semiconductor layer 134, and the n-type semiconductor layer 135 are aligned on the semiconductor surface. A cross-sectional view is shown in FIG.

同じく図28のC―Dに沿った断面構造、つまりn形半導体層137、p形半導体層138、n形半導体層139が半導体表面に並ぶ位置での断面図を、図30に示す。   Similarly, FIG. 30 shows a cross-sectional structure taken along line CD in FIG. 28, that is, a cross-sectional view at a position where the n-type semiconductor layer 137, the p-type semiconductor layer 138, and the n-type semiconductor layer 139 are aligned on the semiconductor surface.

第1の主電極141に出入りする電子電流を制御する第1の電子電流制御部は、主電極141に電気的に接続するn形半導体層131と、第1の制御電極143と、制御電極143の下部にある酸化膜145と、酸化膜145の下部にあり主電極141に電気的に接続するp形半導体層132からなる。p形半導体層132と酸化膜145の界面にはチャンネルが形成される。制御電極143に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層131とn形半導体層133の間を流れる電子電流が制御される。これは通常のMOSゲート構造である。   The first electronic current control unit that controls the electronic current flowing into and out of the first main electrode 141 includes an n-type semiconductor layer 131 that is electrically connected to the main electrode 141, a first control electrode 143, and a control electrode 143. An oxide film 145 below the oxide film 145 and a p-type semiconductor layer 132 below the oxide film 145 and electrically connected to the main electrode 141. A channel is formed at the interface between the p-type semiconductor layer 132 and the oxide film 145. The electron density in the channel is controlled by the voltage applied to the control electrode 143, and the electron current flowing between the n-type semiconductor layer 131 and the n-type semiconductor layer 133 is controlled. This is a normal MOS gate structure.

第1の主電極141に出入りするホール電流は、主電極141に電気的に接続するp形半導体層132を通して流れる。主電極142側よりn形半導体層133を通ってきた電子によりオンになる。主電極142側よりn形半導体層133を通ってきた電子は、n形半導体層133とp形半導体層132の間に存在する拡散電位を乗り越えてp形半導体層132へ流れる。このとき同時に、p形半導体層132からn形半導体層133へホールが流れる。これはpnダイオードの順方向と同じ動作である。p形半導体層132とn形半導体層133が形成するpn接合が、第1のホール電流制御部として動作する。   The hole current that enters and exits the first main electrode 141 flows through the p-type semiconductor layer 132 that is electrically connected to the main electrode 141. It is turned on by electrons passing through the n-type semiconductor layer 133 from the main electrode 142 side. Electrons that have passed through the n-type semiconductor layer 133 from the main electrode 142 side overcome the diffusion potential existing between the n-type semiconductor layer 133 and the p-type semiconductor layer 132 and flow to the p-type semiconductor layer 132. At the same time, holes flow from the p-type semiconductor layer 132 to the n-type semiconductor layer 133. This is the same operation as the forward direction of the pn diode. A pn junction formed by the p-type semiconductor layer 132 and the n-type semiconductor layer 133 operates as a first hole current control unit.

p形半導体層132からn形半導体層133へホールが流れたホールは、その後p形半導体層138にも流れる。p形半導体層138中を主電極142側へ流れるホールは、p形半導体層138とn形半導体層139の形成する拡散電位を乗り越えて、n形半導体層139へ流れる。これは、pnダイオードの順方向と同じ動作である。そのため、n形半導体層139より電子が供給される。   The holes that have flowed from the p-type semiconductor layer 132 to the n-type semiconductor layer 133 then flow to the p-type semiconductor layer 138 as well. The holes flowing in the p-type semiconductor layer 138 to the main electrode 142 side overcome the diffusion potential formed by the p-type semiconductor layer 138 and the n-type semiconductor layer 139 and flow to the n-type semiconductor layer 139. This is the same operation as the forward direction of the pn diode. Therefore, electrons are supplied from the n-type semiconductor layer 139.

第2の主電極142に出入りする電子電流を制御する第2の電子電流制御部は、主電極142に電気的に接続するn形半導体層135と、第2の制御電極144と、制御電極144の下部にある酸化膜146と、酸化膜146の下部にあり主電極142に電気的に接続するp形半導体層134からなる。p形半導体層134と酸化膜146の界面にはチャンネルが形成される。制御電極144に加えた電圧によりチャンネル内の電子密度が制御され、n形半導体層135とn形半導体層133の間を流れる電子電流が制御される。これは通常のMOSゲート構造である。   The second electronic current control unit that controls the electronic current that enters and exits the second main electrode 142 includes an n-type semiconductor layer 135 that is electrically connected to the main electrode 142, a second control electrode 144, and a control electrode 144. An oxide film 146 below the oxide film 146 and a p-type semiconductor layer 134 below the oxide film 146 and electrically connected to the main electrode 142. A channel is formed at the interface between the p-type semiconductor layer 134 and the oxide film 146. The electron density in the channel is controlled by the voltage applied to the control electrode 144, and the electron current flowing between the n-type semiconductor layer 135 and the n-type semiconductor layer 133 is controlled. This is a normal MOS gate structure.

第2の主電極142に出入りするホール電流は、主電極142に電気的に接続するp形半導体層134を通して流れる。主電極141側よりn形半導体層133を通ってきた電子によりオンになる。主電極141側よりn形半導体層133を通ってきた電子は、n形半導体層133とp形半導体層134の間に存在する拡散電位を乗り越えてp形半導体層134へ流れる。このとき同時に、p形半導体層134からn形半導体層133へホールが流れる。これはpnダイオードの順方向と同じ動作である。p形半導体層134とn形半導体層133が形成するpn接合が、第2のホール電流制御部として動作する。   The hole current that enters and exits the second main electrode 142 flows through the p-type semiconductor layer 134 that is electrically connected to the main electrode 142. It is turned on by electrons passing through the n-type semiconductor layer 133 from the main electrode 141 side. Electrons passing through the n-type semiconductor layer 133 from the main electrode 141 side flow over the diffusion potential existing between the n-type semiconductor layer 133 and the p-type semiconductor layer 134 and flow to the p-type semiconductor layer 134. At the same time, holes flow from the p-type semiconductor layer 134 to the n-type semiconductor layer 133. This is the same operation as the forward direction of the pn diode. A pn junction formed by the p-type semiconductor layer 134 and the n-type semiconductor layer 133 operates as a second hole current control unit.

p形半導体層134からn形半導体層133へホールが流れたホールは、その後p形半導体層138にも流れる。p形半導体層138中を主電極141側へ流れるホールは、p形半導体層138とn形半導体層137の形成する拡散電位を乗り越えて、n形半導体層137へ流れる。これは、pnダイオードの順方向と同じ動作である。そのため、n形半導体層137より電子が供給される。   The holes that have flowed from the p-type semiconductor layer 134 to the n-type semiconductor layer 133 then flow to the p-type semiconductor layer 138 as well. The holes flowing in the p-type semiconductor layer 138 toward the main electrode 141 flow over the diffusion potential formed by the p-type semiconductor layer 138 and the n-type semiconductor layer 137 and flow to the n-type semiconductor layer 137. This is the same operation as the forward direction of the pn diode. For this reason, electrons are supplied from the n-type semiconductor layer 137.

まず、n形半導体層131、p形半導体層132、n形半導体層133、p形半導体層134、n形半導体層135、および主電極141と主電極142、制御電極143と制御電極144、酸化膜145と酸化膜146からなる構造だけを見てみる。   First, the n-type semiconductor layer 131, the p-type semiconductor layer 132, the n-type semiconductor layer 133, the p-type semiconductor layer 134, the n-type semiconductor layer 135, the main electrode 141 and the main electrode 142, the control electrode 143 and the control electrode 144, oxidation Only the structure composed of the film 145 and the oxide film 146 will be considered.

この構造は、IGBTにおいて、p形コレクタ層側に、電子の注入構造つまりnチャンネルのMOS構造を形成したのと同じである。そのためこの構造だけで動作が可能である。また、両方に電子電流の制御機能があるため、安全動作領域を広げることが可能である。つまりオフ動作が確実に行うことが可能である。   This structure is the same as that in which an electron injection structure, that is, an n-channel MOS structure is formed on the p-type collector layer side in the IGBT. Therefore, operation is possible only with this structure. In addition, since both have an electronic current control function, the safe operation area can be expanded. That is, the off operation can be reliably performed.

IGBTでコレクタ側にプラスの電圧が加わっている時にオフさせる場合を考える。この時、素子内の電子の排出はp形コレクタ層を通って行われる。そのため、p形コレクタ層を通るため、再びホールが注入されることになる。よってラッチアップが起こる要因になる。   Consider a case where the IGBT is turned off when a positive voltage is applied to the collector side. At this time, electrons are discharged through the p-type collector layer. Therefore, holes are injected again to pass through the p-type collector layer. Therefore, latch-up occurs.

しかし、主電極に電子電流制御部があれば、p形半導体層を通らずに電子が主電極へ抜ける。つまり、図29の構造において、主電極142の方が主電極141の電位よりも高く、電子が主電極141から主電極142へ流れている時にオフする場合に、主電極142側の電子電流制御部をオンにしておけば、電子は、p形半導体層134を通らずに、電子電流制御部に形成されたnチャンネルを通って排出することができる。その結果、主電極142に接続するp形半導体層134からのホールの注入が抑えられ、ラッチアップの原因を減らすことが可能となる。   However, if the main electrode has an electron current control unit, electrons escape to the main electrode without passing through the p-type semiconductor layer. That is, in the structure of FIG. 29, when the main electrode 142 is higher than the potential of the main electrode 141 and the electron is turned off when electrons flow from the main electrode 141 to the main electrode 142, the electron current control on the main electrode 142 side is performed. If the part is turned on, electrons can be discharged through the n-channel formed in the electron current controller without passing through the p-type semiconductor layer 134. As a result, injection of holes from the p-type semiconductor layer 134 connected to the main electrode 142 is suppressed, and the cause of latch-up can be reduced.

図26の素子の安全なオフの方法は、電圧の高い側の主電極側の電子電流の制御をオンにし、電圧の低い側の電子電流の制御をオフにすればよい。また、図26の素子で、n形半導体層133とp形半導体層138がスーパージャンクション構造を形成している。また、n形半導体層137とp形半導体層138、およびn形半導体層139とp形半導体138がpn接合を形成しており、ホールにより電子の注入が起こる。そのため、スーパージャンクション構造であり、かつダブルインジェクションの効果があるため低抵抗化が可能である。   26 can be safely turned off by turning on the control of the electron current on the main electrode side on the higher voltage side and turning off the control of the electron current on the lower voltage side. In the element shown in FIG. 26, the n-type semiconductor layer 133 and the p-type semiconductor layer 138 form a super junction structure. Further, the n-type semiconductor layer 137 and the p-type semiconductor layer 138, and the n-type semiconductor layer 139 and the p-type semiconductor 138 form a pn junction, and electrons are injected by holes. Therefore, a super junction structure and a double injection effect can be achieved, so that the resistance can be reduced.

第2の方法は、二つの主電極の電子電流の制御を、両方とも反対側からのホール電流によりオンにする方法である。これについても、図25の構造をそのままn形とp形を反転させれば良い。   The second method is a method in which the control of the electron currents of the two main electrodes are both turned on by the hole current from the opposite side. Also in this case, the n-type and p-type may be inverted as they are in the structure of FIG.

図26において制御電極は、n形半導体層137やn形半導体層139上にもあるが、この部分は制御にかかわっていない。そのため、この部分は不要であり、取り去るか、この部分だけ酸化膜を厚くすると良い。そして、p形半導体層132やp形半導体層134の表面に形成されるチャンネルだけ制御すればよい。この場合には、ゲート容量が小さくなるという利点がある。   In FIG. 26, the control electrode is also on the n-type semiconductor layer 137 and the n-type semiconductor layer 139, but this portion is not involved in the control. Therefore, this portion is unnecessary, and it is preferable to remove this portion or to thicken the oxide film only in this portion. Then, only the channel formed on the surface of the p-type semiconductor layer 132 or the p-type semiconductor layer 134 needs to be controlled. In this case, there is an advantage that the gate capacitance is reduced.

(実施形態14)
第3の方法は、片方の主電極の電子電流とホール電流の制御を、両方とも反対側からのホール電流と電子電流により各々オンにする方法である。この構造を図31に示す。また、図31において、電子電流制御部分、n形半導体層153、p形半導体層154が半導体表面に並ぶ位置での断面図を、図32に示す。同じく図31において、ホール電流制御部分、p形半導体層158、p形半導体層159が半導体表面に並ぶ位置での断面図を、図33に示す。
(Embodiment 14)
The third method is a method in which the control of the electron current and the hole current of one main electrode is both turned on by the hole current and the electron current from the opposite side. This structure is shown in FIG. In addition, FIG. 32 shows a cross-sectional view at a position where the electron current control portion, the n-type semiconductor layer 153, and the p-type semiconductor layer 154 are aligned on the semiconductor surface in FIG. Similarly, FIG. 33 shows a cross-sectional view at the position where the hole current control portion, the p-type semiconductor layer 158, and the p-type semiconductor layer 159 are aligned on the semiconductor surface in FIG.

第1の主電極161側の電子電流制御部とホール電流制御部は、図5の構造と同様である。この構造では、第1の主電極161側に第1の電子電流制御部と第1のホール電流制御部がある。第1の電子電流制御部は、n形半導体層151とp形半導体層152などから構成される。第1のホール電流制御部は、p形半導体層156とn形半導体層157などから構成される。   The electron current control unit and the hole current control unit on the first main electrode 161 side are the same as the structure of FIG. In this structure, a first electron current control unit and a first hole current control unit are provided on the first main electrode 161 side. The first electronic current control unit includes an n-type semiconductor layer 151, a p-type semiconductor layer 152, and the like. The first hole current control unit includes a p-type semiconductor layer 156, an n-type semiconductor layer 157, and the like.

第1の電子電流制御部と第1のホール電流制御部は別々の電極で制御することも可能である。しかし同じ制御電極により制御した方が、制御回路もプロセスも簡単になる。図31の構造は、同じ制御電極で制御する構造である。   The first electronic current control unit and the first Hall current control unit can be controlled by separate electrodes. However, control with the same control electrode simplifies the control circuit and process. The structure of FIG. 31 is a structure controlled by the same control electrode.

第1の電子電流制御部に出入りする電子電流が流れるn形半導体層153と、第1のホール電流制御部に出入りするホール電流が流れるp形半導体層158は、スーパージャンクション構造を構成している。   The n-type semiconductor layer 153 through which the electron current flowing into and out of the first electron current control unit flows and the p-type semiconductor layer 158 through which the hole current flowing into and out of the first hole current control unit forms a super junction structure. .

第2の主電極162側の第2の電子電流制御部と第2のホール電流制御部は、pn接合である。絶縁体4により隔離されている。主電極162側のn形半導体層159より電子が流れる。主電極162側のp形半導体層154よりホールが流れる。   The second electron current control unit and the second hole current control unit on the second main electrode 162 side are pn junctions. It is isolated by an insulator 4. Electrons flow from the n-type semiconductor layer 159 on the main electrode 162 side. Holes flow from the p-type semiconductor layer 154 on the main electrode 162 side.

主電極161の電位が主電極162の電位よりも高く、主電極161から主電極162へ電流を流す場合には、制御電極163の電位を主電極161の電位よりも低くし、第1のホール電流制御部をオンにすれば良い。   When the potential of the main electrode 161 is higher than the potential of the main electrode 162 and current flows from the main electrode 161 to the main electrode 162, the potential of the control electrode 163 is made lower than the potential of the main electrode 161, and the first hole The current control unit may be turned on.

この時、第1のホール電流制御部よりp形半導体層158を通って流れてきたホール電流は、p形半導体層158とn形半導体層159が形成するpn接合の拡散電位を乗り越えて、主電極162へ流れる。これは、pnダイオードの順方向に電流を流すのと同じである。   At this time, the hole current flowing through the p-type semiconductor layer 158 from the first hole current control unit overcomes the diffusion potential of the pn junction formed by the p-type semiconductor layer 158 and the n-type semiconductor layer 159, and It flows to the electrode 162. This is the same as passing a current in the forward direction of the pn diode.

よって、同時に電子もn形半導体層159よりp形半導体層158へ流れる。つまりp形半導体層158とn形半導体層159が形成するpn接合は、主電極162側の第2の電子電流制御部として作用する。p形半導体層158へ流れる電子は、そのままp形半導体層158を通ってn形半導体層157へ到達するか、n形半導体層153へ通り抜ける。   Accordingly, at the same time, electrons flow from the n-type semiconductor layer 159 to the p-type semiconductor layer 158. That is, the pn junction formed by the p-type semiconductor layer 158 and the n-type semiconductor layer 159 functions as a second electron current control unit on the main electrode 162 side. The electrons flowing to the p-type semiconductor layer 158 pass through the p-type semiconductor layer 158 as they are to reach the n-type semiconductor layer 157 or pass through to the n-type semiconductor layer 153.

n形半導体層153を通った電子は、n形半導体層153とp形半導体層152の間に存在する拡散電位を乗り越えてp形半導体層152へ流れる。この時同時に、p形半導体層152からn形半導体層153へホールが流れる。これはpnダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。   The electrons passing through the n-type semiconductor layer 153 flow over the diffusion potential existing between the n-type semiconductor layer 153 and the p-type semiconductor layer 152 and flow to the p-type semiconductor layer 152. At the same time, holes flow from the p-type semiconductor layer 152 to the n-type semiconductor layer 153. This is the same operation as a pn diode. This causes double injection and low resistance.

一方オフにする場合は、制御電極163の電位を主電極161の電位よりも高くし、第1のホール電流制御部をオフにし、第1の電子電流制御部をオンにすれば良い。n形半導体層153を通って電子は、p形半導体層152と絶縁膜165の間に形成されているnチャンネルを通って、n形半導体層151へ流れる。その結果、p形半導体層152からホールが供給されることはなくなり、安全にオフ動作する。   On the other hand, in order to turn it off, the potential of the control electrode 163 is made higher than the potential of the main electrode 161, the first hole current control unit is turned off, and the first electron current control unit is turned on. Electrons flow through the n-type semiconductor layer 153 to the n-type semiconductor layer 151 through an n-channel formed between the p-type semiconductor layer 152 and the insulating film 165. As a result, holes are not supplied from the p-type semiconductor layer 152, and the off operation is performed safely.

主電極162の電位が主電極161の電位よりも高く、主電極162から主電極161へ電流を流す場合には、制御電極163の電位を主電極161の電位よりも高くし、第1の電子電流制御部をオンにすれば良い。   When the potential of the main electrode 162 is higher than the potential of the main electrode 161 and current flows from the main electrode 162 to the main electrode 161, the potential of the control electrode 163 is set higher than the potential of the main electrode 161, and the first electrons The current control unit may be turned on.

この時、第1の電子電流制御部よりn形半導体層153を通って流れてきた電子電流は、n形半導体層153とp形半導体層154が形成するpn接合の拡散電位を乗り越えて、主電極162へ流れる。これは、pnダイオードの順方向に電流を流すのと同じである。   At this time, the electron current flowing through the n-type semiconductor layer 153 from the first electron current control unit overcomes the diffusion potential of the pn junction formed by the n-type semiconductor layer 153 and the p-type semiconductor layer 154, and mainly It flows to the electrode 162. This is the same as passing a current in the forward direction of the pn diode.

よって、同時にホールもp形半導体層154よりn形半導体層153へ流れる。つまりp形半導体層154とn形半導体層153が形成するpn接合は、主電極162側の第2のホール電流制御部として作用する。n形半導体層153へ流れるホールは、そのままn形半導体層153を通ってp形半導体層152へ到達するか、p形半導体層158へ通り抜ける。   Accordingly, holes also flow from the p-type semiconductor layer 154 to the n-type semiconductor layer 153 at the same time. That is, the pn junction formed by the p-type semiconductor layer 154 and the n-type semiconductor layer 153 functions as a second hole current control unit on the main electrode 162 side. The holes flowing to the n-type semiconductor layer 153 pass through the n-type semiconductor layer 153 as they are to reach the p-type semiconductor layer 152 or pass through to the p-type semiconductor layer 158.

p形半導体層158を通ったホールは、p形半導体層158とn形半導体層157の間に存在する拡散電位を乗り越えてn形半導体層157へ流れる。この時同時に、n形半導体層157からp形半導体層158へ電子が流れる。これはpnダイオードと同じ動作である。これによりダブルインジェクションが起こり低抵抗になる。   The holes passing through the p-type semiconductor layer 158 flow over the diffusion potential existing between the p-type semiconductor layer 158 and the n-type semiconductor layer 157 and flow to the n-type semiconductor layer 157. At the same time, electrons flow from the n-type semiconductor layer 157 to the p-type semiconductor layer 158. This is the same operation as a pn diode. This causes double injection and low resistance.

一方オフにする場合は、制御電極163の電位を主電極161の電位よりも低くし、第1の電子電流制御部をオフにし、第1のホール電流制御部をオンにすれば良い。p形半導体層158を通ってホールは、n形半導体層157と絶縁膜165の間に形成されているpチャンネルを通って、p形半導体層156へ流れる。その結果、n形半導体層157から電子が供給されることはなくなり、安全にオフ動作する。   On the other hand, when turning off, the potential of the control electrode 163 is made lower than the potential of the main electrode 161, the first electron current controller is turned off, and the first hole current controller is turned on. Through the p-type semiconductor layer 158, holes flow to the p-type semiconductor layer 156 through a p-channel formed between the n-type semiconductor layer 157 and the insulating film 165. As a result, electrons are not supplied from the n-type semiconductor layer 157, and the off operation is performed safely.

この構造で、主電極161側の電流制御部にしきい電圧制御層を設けて、通常時においてダイオードとして動作させることも可能である。例えば、第1の電子電流制御部をノーマリオンにしておけば、通常時に主電極162の電位が主電極161の電位よりも高い時に電流を流すダイオードとして動作する。   With this structure, it is also possible to provide a threshold voltage control layer in the current control unit on the main electrode 161 side and operate as a diode in a normal state. For example, if the first electronic current control unit is normally on, it operates as a diode through which current flows when the potential of the main electrode 162 is higher than the potential of the main electrode 161 during normal operation.

また縦形デバイス構造にすることも可能である。その構造を図34に示す。この場合には、主電極162側にヒートシンクが形成可能であり、大電流用に適している。   A vertical device structure is also possible. The structure is shown in FIG. In this case, a heat sink can be formed on the main electrode 162 side, which is suitable for a large current.

(実施形態15)
この構造は図31に示す横型素子をそのまま縦型にしたものである。第1の主電極161側の電流制御部には、トレンチ構造を用いている。この電流制御部は、同時に第1の電子電流制御部と第1のホール電流制御部を隔離している。
(Embodiment 15)
In this structure, the horizontal element shown in FIG. The current control unit on the first main electrode 161 side uses a trench structure. The current control unit simultaneously isolates the first electronic current control unit and the first hall current control unit.

第1の主電極161側の第1の電子電流制御部は、n形半導体層151とp形半導体層152、制御電極163、制御電極163とp形半導体層152の間にある酸化膜165からなる。第1の主電極161側の第1のホール電流制御部は、p形半導体層156とn形半導体層157、制御電極163、制御電極163とn形半導体層157の間にある酸化膜165からなる。   The first electronic current controller on the first main electrode 161 side includes an n-type semiconductor layer 151 and a p-type semiconductor layer 152, a control electrode 163, and an oxide film 165 between the control electrode 163 and the p-type semiconductor layer 152. Become. The first hole current control unit on the first main electrode 161 side includes a p-type semiconductor layer 156 and an n-type semiconductor layer 157, a control electrode 163, and an oxide film 165 between the control electrode 163 and the n-type semiconductor layer 157. Become.

主電極161は、n形半導体層151、p形半導体層152、n形半導体層157、p形半導体層156に電気的に接続している。n形半導体層153とp形半導体層158は、スーパージャンクション構造を形成している。n形半導体層153はp形半導体層154を介して、第2の主電極に電気的に接続している。p形半導体層158はn形半導体層159を介して、第2の主電極に電気的に接続している。p形半導体層154とn形半導体層159は絶縁体4により隔離されている。第2の主電極は素子の底面に形成されている。図34の素子の動作原理は、図27の素子の動作原理と同様である。   The main electrode 161 is electrically connected to the n-type semiconductor layer 151, the p-type semiconductor layer 152, the n-type semiconductor layer 157, and the p-type semiconductor layer 156. The n-type semiconductor layer 153 and the p-type semiconductor layer 158 form a super junction structure. The n-type semiconductor layer 153 is electrically connected to the second main electrode through the p-type semiconductor layer 154. The p-type semiconductor layer 158 is electrically connected to the second main electrode through the n-type semiconductor layer 159. The p-type semiconductor layer 154 and the n-type semiconductor layer 159 are separated by the insulator 4. The second main electrode is formed on the bottom surface of the element. The operation principle of the element shown in FIG. 34 is the same as the operation principle of the element shown in FIG.

小型モーターなどの駆動用のマトリックスコンバータとして使用できる。また集積化が可能なため、安価で高機能なマトリックスコンバータが実現できる。また、家庭用電源のインバータ、コンバータ等に使用可能である。他の電子部品との集積化も可能であり、家庭用DC電源のAC−DC変換部等を小形化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。   It can be used as a matrix converter for driving small motors. Further, since integration is possible, an inexpensive and highly functional matrix converter can be realized. It can also be used for inverters, converters, etc. for household power supplies. Integration with other electronic components is also possible, and the AC-DC conversion unit of the household DC power supply can be miniaturized. In addition, high-speed operation is possible, which is effective for energy saving.

1:絶縁基板
2:半導体基板
3:埋め込み絶縁膜
4:絶縁体
11、31、51、69、71、91、111、131、137、151、:第1の主電極に接続するn形半導体層
12、32、52、132、152、:第1の電子電流制御部のp形半導体ベース層
13、33、53、73、93、113、133、153、:スーパージャンクションを構成するn形半導体層
14、34、54、134、:第2の電子電流制御部のp形半導体ベース層
15、35、55、70、75、95、115、135、139、159、:第2の主電極に接続するn形半導体層
16、36、56、67、76、96、116、156、:第1の主電極に接続するp形半導体層
17、37、57、77、117、157、:第1のホール電流制御部のn形半導体ベース層
18、38、58、78、98、118、138、158、:スーパージャンクションを構成するp形半導体層
19、39、59、79、:第2のホール電流制御部のn形半導体ベース層
20、40、60、68、80、100、120、154、:第2の主電極に接続するp形半導体層
21、41、61、81、101、121、141、161:第1の主電極
22、42、62、82、102、122、142、162:第2の主電極
23、43、63、83、103、123、143、163:第1の制御電極
24、44、64、84、104、124、144:第2の制御電極
45、65、85、105、125、145、165:第1の電流制御部の酸化膜
46、66、86、106、126、146:第2の電流制御部の酸化膜
47、48、49、50:しきい電圧制御層
1: Insulating substrate 2: Semiconductor substrate 3: Buried insulating film 4: Insulator 11, 31, 51, 69, 71, 91, 111, 131, 137, 151: n-type semiconductor layer connected to the first main electrode 12, 32, 52, 132, 152: p-type semiconductor base layer of the first electronic current control unit 13, 33, 53, 73, 93, 113, 133, 153: n-type semiconductor layer constituting a super junction 14, 34, 54, 134: p-type semiconductor base layer of the second electron current controller 15, 35, 55, 70, 75, 95, 115, 135, 139, 159: connected to the second main electrode N-type semiconductor layer 16, 36, 56, 67, 76, 96, 116, 156, p-type semiconductor layer connected to the first main electrode 17, 37, 57, 77, 117, 157, first Hall current controller n-type semiconductor base layer 18, 38, 58, 78, 98, 118, 138, 158, p-type semiconductor layer constituting super junction 19, 39, 59, 79, n-type of second hole current control unit Semiconductor base layer 20, 40, 60, 68, 80, 100, 120, 154, p-type semiconductor layer connected to the second main electrode 21, 41, 61, 81, 101, 121, 141, 161: first Main electrodes 22, 42, 62, 82, 102, 122, 142, 162: second main electrodes 23, 43, 63, 83, 103, 123, 143, 163: first control electrodes 24, 44, 64 , 84, 104, 124, 144: second control electrode 45, 65, 85, 105, 125, 145, 165: oxide film 46, 66, 86, 106, 126, 146 of the first current control unit: Oxide film of the second current control unit 47, 48, 49, 50: the threshold voltage control layer

Claims (19)

第1の主電極と第2の主電極の間に双方向に流れる電流を制御する半導体双方向スイッチング装置において、
第1の主電極に出入りする電流を制御する第1の電流制御部、及び第2の主電極に出入りする電流を制御する第2の電流制御部を、第1の主電極と第2の主電極の間に有し、
第1の電流制御部と第2の電流制御部の両方がそれぞれ、電子電流とホール電流の両者を制御する構造を有することを特徴とする半導体双方向スイッチング装置。
In a semiconductor bidirectional switching device that controls a current that flows bidirectionally between a first main electrode and a second main electrode,
A first current control unit that controls a current flowing into and out of the first main electrode, and a second current control unit that controls a current flowing into and out of the second main electrode are connected to the first main electrode and the second main electrode. Between the electrodes,
A semiconductor bidirectional switching device characterized in that both the first current control unit and the second current control unit have a structure for controlling both an electron current and a hall current.
電子電流とホール電流の両者を制御する前記構造は、第1の電流制御部と第2の電流制御部の間を電子電流が流れるn形半導体と、第1の電流制御部と第2の電流制御部の間をホール電流が流れるp形半導体とを有し、該n形半導体と該p形半導体がスーパージャンクション構造となっていることを特徴する請求項1に記載の半導体双方向スイッチング装置。   The structure for controlling both the electron current and the hall current includes an n-type semiconductor in which an electron current flows between the first current control unit and the second current control unit, and the first current control unit and the second current. 2. The semiconductor bidirectional switching device according to claim 1, further comprising a p-type semiconductor in which a hole current flows between the control units, wherein the n-type semiconductor and the p-type semiconductor have a super junction structure. 絶縁基板上に構成されていることを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。   3. The semiconductor bidirectional switching device according to claim 1, wherein the semiconductor bidirectional switching device is configured on an insulating substrate. 第1の電流制御部が、第1の電子電流制御部と第1のホール電流制御部から構成されており、第2の電流制御部が、第2の電子電流制御部と第2のホール電流制御部から構成されていることを特徴とする請求項1〜3のいずれかに記載の半導体双方向スイッチング装置。   The first current control unit includes a first electronic current control unit and a first Hall current control unit, and the second current control unit includes the second electronic current control unit and the second Hall current. The semiconductor bidirectional switching device according to claim 1, comprising a control unit. 第1の電子電流制御部と第2の電子電流制御部がスーパージャンクション構造を構成するn形半導体層により接続されており、第1のホール電流制御部と第2のホール電流制御部がスーパージャンクション構造を構成するp形半導体層により接続されていることを特徴とする請求項4に記載の半導体双方向スイッチング装置。   The first electronic current control unit and the second electronic current control unit are connected by an n-type semiconductor layer constituting a super junction structure, and the first Hall current control unit and the second Hall current control unit are super junctions. The semiconductor bidirectional switching device according to claim 4, wherein the semiconductor bidirectional switching device is connected by a p-type semiconductor layer constituting the structure. 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する電子電流制御部とホール電流制御部が絶縁体により隔離されていることを特徴とする請求項4に記載の半導体双方向スイッチング装置。   5. The electron current control unit and the hole current control unit that control currents flowing into and out of the same main electrode of the first main electrode and the second main electrode, respectively, are isolated by an insulator. Semiconductor bidirectional switching device. 前記電子電流制御部とホール電流制御部が電流注入形であることを特徴とする請求項4〜6のいずれかに記載の半導体双方向スイッチング装置。   7. The semiconductor bidirectional switching device according to claim 4, wherein the electronic current control unit and the hall current control unit are of a current injection type. 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する前記電子電流制御部とホール電流制御部の制御電極が電気的に接続されていることを特徴とする請求項7に記載の半導体双方向スイッチング装置。   The electronic current control unit that controls currents flowing in and out of the same main electrode of each of the first main electrode and the second main electrode is electrically connected to a control electrode of the hall current control unit. Item 8. The semiconductor bidirectional switching device according to Item 7. 前記電子電流制御部とホール電流制御部が電界効果形であることを特徴とする請求項4〜6のいずれかに記載の半導体双方向スイッチング装置。   7. The semiconductor bidirectional switching device according to claim 4, wherein the electron current control unit and the Hall current control unit are of a field effect type. 第1の主電極と第2の主電極のそれぞれ同じ主電極に出入りする電流を制御する電子電流制御部とホール電流制御部の制御電極が電気的に接続されていることを特徴とする請求項9に記載の半導体双方向スイッチング装置。   The electronic current control unit for controlling the current flowing into and out of the same main electrode of the first main electrode and the second main electrode and the control electrode of the hall current control unit are electrically connected to each other. 9. The semiconductor bidirectional switching device according to 9. 電子電流制御部とホール電流制御部にしきい電圧制御層を有し、通常時にダイオードとして動作し、二つの電圧レベルの制御電圧で電流制御部を制御することを特徴とする請求項10に記載の半導体双方向スイッチング装置。   11. The electronic current control unit and the hall current control unit have a threshold voltage control layer, operate as a diode during normal operation, and control the current control unit with control voltages of two voltage levels. Semiconductor bidirectional switching device. 電子電流制御部とホール電流制御部にしきい電圧制御層を有し、通常時にダイオードとして動作し、拡散電位なしに導通させる動作モードを持ち、三つの電圧レベルの制御電圧で電流制御部を制御することを特徴とする請求項10に記載の半導体双方向スイッチング装置。   The electronic current control unit and the hall current control unit have a threshold voltage control layer, operate as a diode during normal operation, and have an operation mode for conducting without a diffusion potential, and control the current control unit with control voltages of three voltage levels. The semiconductor bidirectional switching device according to claim 10. 電界効果によりチャンネルが形成されるベース層がフローティングになっていることを特徴とする請求項9又は10に記載の半導体双方向スイッチング装置。   11. The semiconductor bidirectional switching device according to claim 9, wherein a base layer in which a channel is formed by a field effect is floating. 第1の電流制御部の第1の電子電流制御部が電極により制御する構造であり、第2の電流制御部の第2の電子電流制御部が電極により制御する構造であり、第1の電子電流制御部と第2の電子電流制御部の間にn形半導体層が位置しており、第1の電流制御部が第2の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有しており、第2の電流制御部が第1の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有しており、双方向の電流に対して該n形半導体層においてダブルインジェクションを起こすことが可能なことを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。   The first electronic current control unit of the first current control unit is controlled by the electrode, the second electronic current control unit of the second current control unit is controlled by the electrode, and the first electron An n-type semiconductor layer is located between the current control unit and the second electronic current control unit, and the first current control unit injects an electron current from the second electronic current control unit through the n-type semiconductor layer. The pn junction structure that turns on the hole current by the second current control unit pn that turns on the hole current by injecting the electron current from the first electron current control unit through the n-type semiconductor layer 3. The semiconductor bidirectional switching device according to claim 1, wherein the semiconductor bidirectional switching device has a junction structure and can cause double injection in the n-type semiconductor layer with respect to bidirectional current. 第1の電流制御部と第2の電流制御部の間にp形半導体層があり、該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項14に記載の半導体双方向スイッチング装置。   The p-type semiconductor layer is provided between the first current control unit and the second current control unit, and the n-type semiconductor layer and the p-type semiconductor layer form a super junction structure. 14. The semiconductor bidirectional switching device according to 14. 第1の電流制御部の第1のホール電流制御部が電極により制御する構造であり、第2の電流制御部の第2のホール電流制御部が電極により制御する構造であり、第1のホール電流制御部と第2のホール電流制御部の間にp形半導体層が位置しており、第1の電流制御部が第2のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有しており、第2の電流制御部が第1のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有しており、双方向の電流に対して該p形半導体層においてダブルインジェクションを起こすことが可能なことを特徴とする請求項1又は2に記載の半導体双方向スイッチング装置。   The first hole current control unit of the first current control unit is controlled by the electrode, the second hole current control unit of the second current control unit is controlled by the electrode, and the first hole A p-type semiconductor layer is positioned between the current controller and the second hole current controller, and the first current controller injects hole current from the second hole current controller through the p-type semiconductor layer. The pn junction structure that turns on the electron current by the second current control unit pn that turns on the electron current by injecting the hole current from the first hole current control unit through the p-type semiconductor layer. 3. The semiconductor bidirectional switching device according to claim 1, wherein the semiconductor bidirectional switching device has a junction structure and can cause double injection in the p-type semiconductor layer with respect to bidirectional current. 第1の電流制御部と第2の電流制御部の間にn形半導体層があり、該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項16に記載の半導体双方向スイッチング装置。   The n-type semiconductor layer is provided between the first current control unit and the second current control unit, and the n-type semiconductor layer and the p-type semiconductor layer form a super junction structure. 16. The semiconductor bidirectional switching device according to 16. 第1の電流制御部の第1の電子電流制御部と、第1の電流制御部の第1のホール電流制御部を有し、第1の電子電流制御部と第1のホール電流制御部が両者とも電極により制御する構造であり、第2の電流制御部を有し、第1の電子電流制御部と第2の電流制御部の間にn形半導体層を有し、第1のホール電流制御部と第2の電流制御部の間にp形半導体層を有し、第2の電流制御部が第1のホール電流制御部から該p形半導体層を通してのホール電流の注入により電子電流をオンにするpn接合構造を有し、第2の電流制御部が第1の電子電流制御部から該n形半導体層を通しての電子電流の注入によりホール電流をオンにするpn接合構造を有することを特徴とする請求項1又は2記載の半導体双方向スイッチング装置。   The first current control unit includes a first electronic current control unit and a first current control unit includes a first hole current control unit. The first electronic current control unit and the first hole current control unit include Both are structures controlled by electrodes, have a second current control unit, have an n-type semiconductor layer between the first electronic current control unit and the second current control unit, and have a first hole current. A p-type semiconductor layer is provided between the control unit and the second current control unit, and the second current control unit generates an electron current by injecting a hole current from the first hole current control unit through the p-type semiconductor layer. A pn junction structure that turns on, and a second current control unit that has a pn junction structure that turns on a hole current by injecting an electron current from the first electron current control unit through the n-type semiconductor layer. 3. The semiconductor bidirectional switching device according to claim 1, wherein the semiconductor bidirectional switching device is characterized. 該n形半導体層と該p形半導体層がスーパージャンクション構造を構成していることを特徴とする請求項18に記載の半導体双方向スイッチング装置。   19. The semiconductor bidirectional switching device according to claim 18, wherein the n-type semiconductor layer and the p-type semiconductor layer form a super junction structure.
JP2013034883A 2013-02-25 2013-02-25 Semiconductor bidirectional switching device Expired - Fee Related JP5605664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013034883A JP5605664B2 (en) 2013-02-25 2013-02-25 Semiconductor bidirectional switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013034883A JP5605664B2 (en) 2013-02-25 2013-02-25 Semiconductor bidirectional switching device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008145975A Division JP5245157B2 (en) 2008-06-03 2008-06-03 Semiconductor bidirectional switching device

Publications (2)

Publication Number Publication Date
JP2013175728A true JP2013175728A (en) 2013-09-05
JP5605664B2 JP5605664B2 (en) 2014-10-15

Family

ID=49268337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013034883A Expired - Fee Related JP5605664B2 (en) 2013-02-25 2013-02-25 Semiconductor bidirectional switching device

Country Status (1)

Country Link
JP (1) JP5605664B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140272A (en) * 2014-06-09 2015-12-09 恩智浦有限公司 Apparatuses and methods including a superjunction transistor
WO2021090944A1 (en) * 2019-11-08 2021-05-14 新日本無線株式会社 Semiconductor device
US11031491B2 (en) 2018-09-25 2021-06-08 Mitsubishi Electric Corporation Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307469A (en) * 1994-03-14 1995-11-21 Toshiba Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307469A (en) * 1994-03-14 1995-11-21 Toshiba Corp Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140272A (en) * 2014-06-09 2015-12-09 恩智浦有限公司 Apparatuses and methods including a superjunction transistor
EP2955754A1 (en) * 2014-06-09 2015-12-16 Nxp B.V. Apparatuses and methods including a superjunction transistor
US9666667B2 (en) 2014-06-09 2017-05-30 Nxp B.V. Apparatuses and methods including a superjunction transistor
US11031491B2 (en) 2018-09-25 2021-06-08 Mitsubishi Electric Corporation Semiconductor device
WO2021090944A1 (en) * 2019-11-08 2021-05-14 新日本無線株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP5605664B2 (en) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5245157B2 (en) Semiconductor bidirectional switching device
JP5767811B2 (en) III-nitride bidirectional switch
JP5271515B2 (en) Semiconductor device
JP4832731B2 (en) Power semiconductor device
KR101309674B1 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP5671014B2 (en) High voltage insulated gate bipolar transistor including minority carrier divertor
EP3017478B1 (en) Lateral power semiconductor transistors
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
US11336279B2 (en) Power semiconductor device with a series connection of two devices
JP5229288B2 (en) Semiconductor device and control method thereof
CN110678988B (en) Semiconductor device with a plurality of semiconductor chips
JP6984021B2 (en) Wide bandgap semiconductor device and power converter
JP2008198735A (en) Composite semiconductor device including rectifier element
JP2007165380A (en) Semiconductor device and method of manufacturing same
JP2011181583A (en) Semiconductor device
JP2009033036A (en) Semiconductor device, and electric circuit device using same
WO2019163478A1 (en) Semiconductor device and power conversion apparatus
CN108337917B (en) Power conversion device
US11088275B2 (en) Method for operating a superjunction transistor device
JP2011035292A (en) Semiconductor device and power supply circuit
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
JP5605664B2 (en) Semiconductor bidirectional switching device
JP2006165387A (en) Bidirectional field effect transistor and matrix converter
US10217765B2 (en) Semiconductor integrated circuit
US20150187869A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5605664

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees