JP2010068606A - Single phase-three phase matrix converter - Google Patents

Single phase-three phase matrix converter Download PDF

Info

Publication number
JP2010068606A
JP2010068606A JP2008231732A JP2008231732A JP2010068606A JP 2010068606 A JP2010068606 A JP 2010068606A JP 2008231732 A JP2008231732 A JP 2008231732A JP 2008231732 A JP2008231732 A JP 2008231732A JP 2010068606 A JP2010068606 A JP 2010068606A
Authority
JP
Japan
Prior art keywords
phase
gate terminal
gate
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008231732A
Other languages
Japanese (ja)
Inventor
Atsushi Morimoto
篤史 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008231732A priority Critical patent/JP2010068606A/en
Publication of JP2010068606A publication Critical patent/JP2010068606A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve such problems of a matrix converter which employs a bi-directional switch and converts single phase directly into three phase that a clamp circuit, and the like, are required for conducting the circulation current from an inductive load, that the apparatus is enlarged, the control is complicated and the cost is increased because a high performance microprocessor is required for gate drive. <P>SOLUTION: A single phase-three phase matrix converter is constituted by applying a bi-directional switch 1 including a first gate terminal 2, a second gate terminal 3, a drain terminal 4 and a source terminal 5 and having four operation modes by turning the first gate terminal 2 and second gate terminal 3 on/off, respectively, wherein the first gate terminal 2 and second gate terminal 3 are driven optimally so that the number of gate signals is decreased by performing gate drive partially while ensuring a route for feeding a circulation current to the bi-directional switch 1 thus attaining simple circuitry at a low cost. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、ゲート信号の制御により4つの状態を有する双方向スイッチを採用した単相−三相マトリックスコンバータに関する。   The present invention relates to a single-phase to three-phase matrix converter that employs a bidirectional switch having four states by controlling a gate signal.

近年、電子機器の普及がさらに拡大傾向にあるが、同時に電子機器の消費電力増加、引いては地球温暖化などが発生しており、社会的な問題と認識されている。このような社会的背景から、電子機器の低消費電力化の要求も高くなっており、根幹となる電源回路、あるいは電子機器の主たる機能を実現するためのアクチュエータなど待機電力、運転のための電力の何れの電力消費についても技術革新による消費削減が期待されている。   In recent years, the spread of electronic devices has tended to expand further. At the same time, however, the power consumption of electronic devices has increased, and global warming has occurred, which is recognized as a social problem. Due to this social background, there is an increasing demand for low power consumption of electronic devices. Standby power, such as actuators for realizing the main functions of the main power supply circuit or electronic devices, and power for operation Any power consumption is expected to be reduced by technological innovation.

従来、この種の低消費電力化を図るための電力変換方式として、マトリックスコンバータが提案されている。   Conventionally, a matrix converter has been proposed as a power conversion method for reducing power consumption of this type.

以下、そのマトリックスコンバータについて、特許文献1を一例として説明する。   Hereinafter, the matrix converter will be described using Patent Document 1 as an example.

図12に示すのは、三相交流電源101を異なる周波数あるいは電圧振幅の三相電力に変換する三相−三相マトリックスコンバータ102である。三相−三相マトリックスコンバータ102では、各相の入力電位が異なるため、各相電圧の大小関係に応じて、転流パターンを発生させるゲート駆動パルスを生成し、負荷側をオープン状態とせず、誘導性負荷が接続された場合であっても、過大なサージ電圧をスイッチに印加する事象は発生しないこととなる。   FIG. 12 shows a three-phase to three-phase matrix converter 102 that converts the three-phase AC power source 101 into three-phase power having different frequencies or voltage amplitudes. In the three-phase to three-phase matrix converter 102, since the input potential of each phase is different, a gate drive pulse that generates a commutation pattern is generated according to the magnitude relationship of each phase voltage, the load side is not opened, Even when an inductive load is connected, an event of applying an excessive surge voltage to the switch does not occur.

また、単相−三相マトリックスコンバータの還流電流を流す経路を確保するためにも適用できるスナバ回路を採用した三相−三相マトリックスコンバータについて、特許文献2を一例として説明する。   Patent Document 2 will be described as an example of a three-phase to three-phase matrix converter that employs a snubber circuit that can also be applied to secure a path for flowing a return current of a single-phase to three-phase matrix converter.

図13に示すのは、三相−三相マトリックスコンバータ103であり、マトリックスコンバータ103にはスナバコンデンサ104、放電手段105、全波整流回路106が付加されている。三相−三相マトリックスコンバータ103の負荷側に誘導性負荷が接続された場合、全波整流回路105を介してスナバコンデンサ104に充電されるように構成されている。本構成では、三相−三相マトリックスコンバータ103の双方向スイッチ107〜115が電源短絡を防止するために設けたデッドタイムの期間の間、還流電流が全波整流回路106を介してスナバコンデンサ104に充電される。また、スナバコンデンサに充電された電荷は放電手段105によって放電することになる。
特開2004−312912号公報 特開2004−274906号公報
FIG. 13 shows a three-phase to three-phase matrix converter 103, to which a snubber capacitor 104, a discharge means 105, and a full-wave rectifier circuit 106 are added. When an inductive load is connected to the load side of the three-phase to three-phase matrix converter 103, the snubber capacitor 104 is charged via the full-wave rectifier circuit 105. In this configuration, during the dead time period provided for the bidirectional switches 107 to 115 of the three-phase to three-phase matrix converter 103 to prevent a power supply short circuit, the return current is passed through the full-wave rectifier circuit 106 and the snubber capacitor 104. Is charged. Further, the electric charge charged in the snubber capacitor is discharged by the discharging means 105.
JP 2004-312912 A JP 2004-274906 A

このような従来のマトリックスコンバータの還流電流の処理方法では、単相電源を入力とする場合、出力の各相には一相分の入力しかないため、大小関係を比較して転流パターンを発生させるゲート駆動パルスを生成することはできないため、特許文献1のような方法は、単相−三相マトリックスコンバータには適用できず、ハーフブリッジ回路の相互のスイッチの同時オンによる電源ショートを回避するためのデッドタイムの期間の間、負荷側の各相がオープン状態となり、還流電流を流す経路が確保できないという課題があった。   In such a conventional matrix converter return current processing method, when a single-phase power supply is used as an input, each phase of the output has only one phase input, so a commutation pattern is generated by comparing the magnitude relationship. Since the gate drive pulse to be generated cannot be generated, the method as in Patent Document 1 cannot be applied to a single-phase to three-phase matrix converter, and avoids a power supply short-circuit due to simultaneous turning-on of switches of the half-bridge circuit Therefore, during the dead time period, each phase on the load side is in an open state, and there is a problem that a path for flowing a reflux current cannot be secured.

また、還流電流を流すための経路を生成するためにスナバ回路を用いた特許文献2のような方法では、ダイオードを各相に接続し、コンデンサや放電手段に接続して消費する回路を設ける必要があり、構成部品が多くなり、コストが高くなるという課題があった。   Further, in the method as in Patent Document 2 using a snubber circuit for generating a path for flowing a reflux current, it is necessary to provide a circuit for consuming by connecting a diode to each phase and connecting to a capacitor or a discharging means. There is a problem that the number of components increases and the cost increases.

さらに、単方向スイッチを直列に接続した双方向スイッチを用いた単相−三相マトリックスコンバータでは、負荷側に供給する際の順方向の電流が、IGBTあるいはMOSFETと対になるダイオードを経由するため、損失が増加することになり、装置が大きくなるという課題があった。   Furthermore, in a single-phase to three-phase matrix converter using a bidirectional switch in which unidirectional switches are connected in series, the forward current when supplying to the load side passes through a diode paired with the IGBT or MOSFET. There is a problem that the loss increases and the apparatus becomes large.

また、単相−三相マトリックスコンバータの各双方向スイッチの駆動において、三相負荷に対して双方向スイッチは6素子必要となることから、単方向スイッチを組み合わせて実現した場合、12個のゲート信号を出力する必要があり、マイクロコンピュータ内部の処理が大容量、複雑、かつ高速に行なうため、高機能なマイクロプロセッサを選択、あるいはゲート駆動のために外付けのICを設けるなどが必要となり、コストが高くなるという課題があった。   In addition, in the driving of each bidirectional switch of the single-phase to three-phase matrix converter, six bidirectional switches are required for the three-phase load. It is necessary to output signals, and because the processing inside the microcomputer is large, complex, and high speed, it is necessary to select a high-performance microprocessor or to provide an external IC for driving the gate. There was a problem of high costs.

本発明は、このような従来の課題を解決するものであり、電源ショートを回避しつつ、還流電流の流す経路を確保し、また、負荷側に供給する際の順方向電流を低損失にすることができ、また、駆動のためのゲート信号数を減らし、高機能なマイクロコンピュータの選択を必要としない単相−三相マトリックスコンバータを提供することを目的としている。   The present invention solves such a conventional problem, secures a path for the return current to flow while avoiding a power supply short circuit, and reduces the forward current when supplying to the load side with a low loss. It is also an object of the present invention to provide a single-phase to three-phase matrix converter that can reduce the number of gate signals for driving and does not require selection of a high-performance microcomputer.

本発明の単相−三相マトリックスコンバータは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に、前記第1のオーミック電極側から順に形成された、第1のゲート電極及び第2のゲート電極と、前記半導体層積層体と第1のゲート電極との間に形成された第1のp型半導体層と、前記半導体層積層体と第2のゲート電極との間に形成された第2のp型半導体とを有し、前記第1のオーミック電極と前記第1のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第2のオーミック電極と前記第2のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第1のオーミック電極に接続されたドレイン端子と、前記第2のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものである。   The single-phase to three-phase matrix converter of the present invention includes a semiconductor layer stack having a channel formed on a substrate, a first ohmic electrode formed on the semiconductor layer stack and spaced from each other, and A first ohmic electrode, and a first gate electrode and a second gate electrode, which are sequentially formed from the first ohmic electrode side between the first ohmic electrode and the second ohmic electrode; A first p-type semiconductor layer formed between the semiconductor layer stack and the first gate electrode, and a second p formed between the semiconductor layer stack and the second gate electrode. A first gate terminal that inputs a gate drive signal between the first ohmic electrode and the first gate electrode, the second ohmic electrode, and the second gate electrode. Gate drive signal during A drain terminal connected to the first ohmic electrode, a source terminal connected to the second ohmic electrode, and when only the first gate terminal is turned on, the drain terminal A first mode in which a bidirectional device and a reverse diode that are in an ON state are connected in series from the source terminal to the source terminal and operate as a semiconductor connected in series, and when only the second gate terminal is turned ON, between the drain terminal and the source terminal A forward mode diode and an on-state bidirectional device operate as a semiconductor connected in series. When the first gate terminal and the second gate terminal are turned on, a diode is connected between the drain terminal and the source terminal. A third mode which operates to conduct in both directions without passing through the first gate terminal and the second gate A half-bridge circuit is formed by connecting a bidirectional switch having a fourth mode that cuts off current in both forward and reverse directions when the child is turned off to form a half-bridge circuit, and this half-bridge circuit is arranged in parallel. The matrix converter is configured to control the return current from the load connected to the output to flow through the bidirectional switch.

この手段により、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができることとなる。   By this means, it is possible to secure a path for flowing a return current from a load connected to the output, and to connect a diode to each phase, and to provide a capacitor or a circuit that consumes the diode, thereby reducing components. Thus, the cost can be reduced and the size can be reduced.

また、2つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにしたものである。   In addition, when two bidirectional switches are connected in series and a half bridge circuit is connected, the gate terminals are arranged from the positive pole side when the voltage phase of the single-phase AC power supply has a positive polarity. The first gate terminal and the second gate terminal are arranged in this order.

この手段により、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができることとなる。   By this means, it is possible to secure a path for flowing a return current from a load connected to the output, and to connect a diode to each phase, and to provide a capacitor or a circuit that consumes the diode, thereby reducing components. Thus, the cost can be reduced and the size can be reduced.

また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成としたものである。   In addition, when the voltage phase of the single-phase AC power supply has a positive polarity, the first gate terminal of each bidirectional switch is always turned on.

この手段により、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができることとなる。   By this means, it is possible to avoid a power supply short circuit while ensuring a path for flowing a return current from a load connected to the output.

さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成としたものである。   Furthermore, when the voltage phase of the single-phase AC power supply has a negative polarity, the second gate terminal of each bidirectional switch is always turned on.

この手段により、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができることとなる。   By this means, it is possible to avoid a power supply short circuit while ensuring a path for flowing a return current from a load connected to the output.

また、各双方向スイッチのPWM制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成としたものである。   Also, PWM control of each bidirectional switch is such that it outputs only to either the first gate terminal or the second gate terminal of each bidirectional switch according to the positive / negative polarity of the voltage phase of the single-phase AC power supply. It is a configuration.

この手段により、12個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができることとなる。   By this means, it is not necessary to generate 12 gate signals, the processing amount inside the microprocessor can be reduced, and a large-capacity, complicated and high-speed processing is eliminated, so that an inexpensive microprocessor can be obtained. Can be driven, and cost reduction can be achieved.

さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。   Furthermore, when the single-phase AC power supply has a positive polarity voltage phase, the first gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state The configuration is as follows.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。   By this means, even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always turned on intentionally according to the polarity. A power supply short circuit can be avoided.

また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。   In addition, when the single-phase AC power supply has a negative polarity voltage phase, the second gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state The configuration is as follows.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。   By this means, even if an error occurs in voltage detection of the single-phase AC power supply or a minute vibration occurs in the zero cross, the second gate terminal is always turned on intentionally according to the polarity. A power supply short circuit can be avoided.

さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。   Further, when the voltage of the single-phase AC power supply has a positive polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the first gate terminal of each bidirectional switch is always on. The configuration is such that the state is canceled and turned off.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。   By this means, even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always turned on intentionally according to the polarity. A power supply short circuit can be avoided.

また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものである。   In addition, when the voltage of the single-phase AC power supply has a negative polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the second gate terminal of each bidirectional switch is always on. The configuration is such that the state is canceled and turned off.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができることとなる。   By this means, even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always turned on intentionally according to the polarity. A power supply short circuit can be avoided.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものである。   Furthermore, the bidirectional switch for canceling the normally-on state of the first gate terminal is configured to be either one of the bidirectional switches connected in series in each half bridge circuit.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができることとなる。   By this means, even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always turned on intentionally according to the polarity. Loss can be reduced while avoiding a power supply short circuit.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものである。   Further, the bidirectional switch for canceling the always-on state of the second gate terminal is configured to be either one of the bidirectional switches connected in series in each half bridge circuit.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができることとなる。   By this means, even if an error occurs in voltage detection of the single-phase AC power supply or a minute vibration occurs in the zero cross, the second gate terminal is always turned on intentionally according to the polarity. Loss can be reduced while avoiding a power supply short circuit.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものである。   Furthermore, the bidirectional switch for canceling the normally-on state of the first gate terminal is configured such that bidirectional switches connected in series are alternately performed.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができることとなる。   By this means, even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always turned on intentionally according to the polarity. While avoiding a power supply short circuit, the loss can be reduced, and the loss can be distributed without concentrating on a specific bidirectional switch, and the radiator can be further downsized.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものである。   In addition, the bidirectional switch for canceling the always-on state of the second gate terminal is configured such that bidirectional switches connected in series are alternately performed.

この手段により、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができることとなる。   By this means, even if an error occurs in voltage detection of the single-phase AC power supply or a minute vibration occurs in the zero cross, the second gate terminal is always turned on intentionally according to the polarity. While avoiding a power supply short circuit, the loss can be reduced, and the loss can be distributed without concentrating on a specific bidirectional switch, and the radiator can be further downsized.

さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成としたものである。   Furthermore, one of the two-way switches connected in series in each half-bridge circuit corresponding to the path of the return current from the load side is always kept on, and the other always-on state is released. It is what.

この手段により、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができることとなる。   By this means, it is possible to avoid a power supply short circuit on the bidirectional switch side not corresponding to the path while reducing the loss of the part corresponding to the return current path.

また、PWM信号は、マイクロプロセッサから個別の信号により生成するような構成としたものである。   Further, the PWM signal is generated by an individual signal from the microprocessor.

この手段により、PWM信号の生成に必要な回路部品を低減することができ、低コストに実現することができることとなる。   By this means, the circuit components necessary for generating the PWM signal can be reduced, which can be realized at low cost.

さらに、PWM信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成としたものである。   Further, the PWM signal is generated by comparing the modulation rate output from the microprocessor with the carrier signal output from the external circuit.

この手段により、各双方向スイッチの制御以外の他の制御を平行して1つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができることとなる。   By this means, control other than the control of each bidirectional switch can be realized by one microprocessor in parallel, reducing the processing load on the microprocessor and at the same time ensuring simultaneity in each processing. Therefore, it is not necessary to input the signals of the respective detectors to a plurality of microprocessors, and the cost can be reduced.

本発明によれば、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に、前記第1のオーミック電極側から順に形成された、第1のゲート電極及び第2のゲート電極と、前記半導体層積層体と第1のゲート電極との間に形成された第1のp型半導体層と、前記半導体層積層体と第2のゲート電極との間に形成された第2のp型半導体とを有し、前記第1のオーミック電極と前記第1のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第2のオーミック電極と前記第2のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第1のオーミック電極に接続されたドレイン端子と、前記第2のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができる単相−三相マトリックスコンバータを提供できる。   According to the present invention, a semiconductor layer stack having a channel formed on a substrate, and a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stack at a distance from each other; A first gate electrode and a second gate electrode formed in order from the first ohmic electrode side between the first ohmic electrode and the second ohmic electrode, and the semiconductor layer stack And a first p-type semiconductor layer formed between the semiconductor layer stack and the second gate electrode. , A first gate terminal for inputting a gate drive signal between the first ohmic electrode and the first gate electrode, and a gate drive signal between the second ohmic electrode and the second gate electrode. Input the second gate terminal and the front A drain terminal connected to the first ohmic electrode; and a source terminal connected to the second ohmic electrode; when only the first gate terminal is turned on, the drain terminal is turned on between the source terminals. The first mode in which the bidirectional device in the state and the reverse diode operate as a semiconductor connected in series, when only the second gate terminal is turned on, the forward diode and the on-state are turned from the drain terminal to the source terminal A second mode in which the bidirectional device operates as a semiconductor connected in series, and when the first gate terminal and the second gate terminal are turned on, the bidirectional connection is established between the drain terminal and the source terminal without a diode. The third mode that operates in the forward and reverse directions when the first gate terminal and the second gate terminal are turned off A single-phase to three-phase matrix converter in which a half-bridge circuit is configured by connecting two-way switches having a fourth mode for interrupting a flow in series, and the half-bridge circuits are arranged in parallel, By adopting a configuration that controls the return current from the connected load to flow through the bidirectional switch, a path for the return current from the load connected to the output is secured, and a diode is connected to each phase. Thus, it is not necessary to provide a circuit that is consumed by a capacitor or a diode, the number of components can be reduced, and a single-phase to three-phase matrix converter that can be reduced in cost and size can be provided.

また、2つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした単相―三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができる単相−三相マトリックスコンバータを提供できる。   In addition, when two bidirectional switches are connected in series and a half bridge circuit is connected, the gate terminals are arranged from the positive pole side when the voltage phase of the single-phase AC power supply has a positive polarity. A single-phase to three-phase matrix converter arranged in the order of one gate terminal and second gate terminal, and configured to control the return current from the load connected to the output to flow through the bidirectional switch As a result, it is not necessary to secure a path for the return current from the load connected to the output to flow, connect the diode to each phase, and use a capacitor or diode to reduce the number of components. Thus, it is possible to provide a single-phase to three-phase matrix converter that can be reduced in cost and size.

また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   In addition, when the voltage phase of the single-phase AC power supply is positive, the first gate terminal of each bidirectional switch is always turned on so that the return current from the load connected to the output flows. A single-phase to three-phase matrix converter that can avoid a power supply short circuit while securing a route can be provided.

さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成とすることで、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   In addition, when the voltage phase of the single-phase AC power supply is negative, the second gate terminal of each bidirectional switch is always turned on, so that a path for flowing the return current from the load connected to the output is provided. It is possible to provide a single-phase to three-phase matrix converter capable of avoiding a power supply short circuit while ensuring.

また、各双方向スイッチのPWM制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成とすることで、12個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができる単相−三相マトリックスコンバータを提供できる。   Also, PWM control of each bidirectional switch is such that it outputs only to either the first gate terminal or the second gate terminal of each bidirectional switch according to the positive / negative polarity of the voltage phase of the single-phase AC power supply. With this configuration, it is not necessary to generate 12 gate signals, the amount of processing inside the microprocessor can be reduced, and it is inexpensive because it does not require large capacity, complexity, and high-speed processing. A single-phase to three-phase matrix converter that can be driven by a microprocessor and can be reduced in cost can be provided.

さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   Furthermore, when the single-phase AC power supply has a positive polarity voltage phase, the first gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state Even if an error occurs in the voltage detection of a single-phase AC power supply or a minute vibration at the zero cross occurs, the first gate terminal is always intentionally set according to the polarity. It is possible to provide a single-phase to three-phase matrix converter that can avoid a power supply short-circuit due to turning on.

また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   In addition, when the single-phase AC power supply has a negative polarity voltage phase, the second gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state Even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, the second gate terminal is always intentionally set according to the polarity. It is possible to provide a single-phase to three-phase matrix converter that can avoid a power supply short-circuit due to turning on.

さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   Further, when the voltage of the single-phase AC power supply has a positive polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the first gate terminal of each bidirectional switch is always on. Even if an error occurs in the voltage detection of a single-phase AC power supply or a minute vibration occurs in the zero crossing, it is intentional depending on the polarity. In addition, it is possible to provide a single-phase to three-phase matrix converter capable of avoiding a power supply short circuit caused by always turning on the first gate terminal.

また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   In addition, when the voltage of the single-phase AC power supply has a negative polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the second gate terminal of each bidirectional switch is always on. Even if an error occurs in the voltage detection of a single-phase AC power supply or a minute vibration occurs in the zero crossing, it is intentional depending on the polarity. In addition, it is possible to provide a single-phase to three-phase matrix converter capable of avoiding a power supply short circuit caused by always turning on the first gate terminal.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができる単相−三相マトリックスコンバータを提供できる。   Furthermore, the bidirectional switch for releasing the normally-on state of the first gate terminal is configured to be one of the bidirectional switches connected in series in each half-bridge circuit, thereby detecting the voltage of the single-phase AC power supply. Even if there is an error in the case or when a minute vibration occurs at the zero crossing, the loss is reduced while avoiding a power short-circuit caused by always turning on the first gate terminal intentionally according to the polarity. A single-phase to three-phase matrix converter can be provided.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができる単相−三相マトリックスコンバータを提供できる。   In addition, the bidirectional switch for canceling the normally-on state of the second gate terminal is configured to be one of the bidirectional switches connected in series in each half-bridge circuit, thereby detecting the voltage of the single-phase AC power supply. Even if there is an error in the case or when a minute vibration occurs at the zero crossing, the loss is reduced while avoiding a power supply short-circuit by always turning on the second gate terminal intentionally according to the polarity. A single-phase to three-phase matrix converter can be provided.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができる単相−三相マトリックスコンバータを提供できる。   Furthermore, the bidirectional switch for canceling the normally-on state of the first gate terminal is configured such that the bidirectional switches connected in series are alternately arranged, so that an error occurs in voltage detection of the single-phase AC power supply or Even if a minute vibration occurs at the zero cross, both the loss is reduced while avoiding a power short by intentionally turning on the first gate terminal according to the polarity. It is possible to provide a single-phase to three-phase matrix converter that can be distributed without concentrating on the direction switch and that can further reduce the size of the radiator.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成とすることで、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができる単相−三相マトリックスコンバータを提供できる。   In addition, the bidirectional switch that releases the always-on state of the second gate terminal is configured such that bidirectional switches that are connected in series are alternately performed, so that an error occurs in voltage detection of the single-phase AC power supply or Even if a minute vibration occurs at the zero cross, both the loss is reduced and the loss is specified while avoiding a power short circuit by always turning on the second gate terminal intentionally according to the polarity. It is possible to provide a single-phase to three-phase matrix converter that can be distributed without concentrating on the direction switch and that can further reduce the size of the radiator.

さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成とすることで、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができる単相−三相マトリックスコンバータを提供できる。   Furthermore, one of the two-way switches connected in series in each half-bridge circuit corresponding to the path of the return current from the load side is always kept on, and the other always-on state is released. By doing so, it is possible to provide a single-phase to three-phase matrix converter capable of avoiding a power supply short circuit on the bidirectional switch side not corresponding to the path while reducing the loss of the part corresponding to the path of the return current.

また、PWM信号は、マイクロプロセッサから個別の信号により生成するような構成とすることで、PWM信号の生成に必要な回路部品を低減することができ、低コストに実現することができる単相−三相マトリックスコンバータを提供できる。   In addition, by adopting a configuration in which the PWM signal is generated by an individual signal from the microprocessor, the circuit components necessary for generating the PWM signal can be reduced, and the single phase can be realized at low cost. A three-phase matrix converter can be provided.

さらに、PWM信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成とすることで、各双方向スイッチの制御以外の他の制御を平行して1つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができる単相−三相マトリックスコンバータを提供できる。   Further, the PWM signal is generated by comparing the modulation rate output from the microprocessor and the carrier signal output from the external circuit, so that other control than the control of each bidirectional switch is performed in parallel. Since it can be realized with one microprocessor, the processing burden on the microprocessor can be reduced, and at the same time, the simultaneity in each process can be secured, so there is no need to input the signal of each detector to multiple microprocessors, A single-phase to three-phase matrix converter capable of reducing the cost can be provided.

本発明の請求項1記載の発明は、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に、前記第1のオーミック電極側から順に形成された、第1のゲート電極及び第2のゲート電極と、前記半導体層積層体と第1のゲート電極との間に形成された第1のp型半導体層と、前記半導体層積層体と第2のゲート電極との間に形成された第2のp型半導体とを有し、前記第1のオーミック電極と前記第1のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第2のオーミック電極と前記第2のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第1のオーミック電極に接続されたドレイン端子と、前記第2のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができるという作用を有する。   According to a first aspect of the present invention, there is provided a semiconductor layer stack having a channel formed on a substrate, a first ohmic electrode and a first ohmic electrode formed on the semiconductor layer stack at a distance from each other. A first gate electrode and a second gate electrode formed in order from the first ohmic electrode side between the two ohmic electrodes, the first ohmic electrode, and the second ohmic electrode; A first p-type semiconductor layer formed between the semiconductor layer stack and a first gate electrode; and a second p-type formed between the semiconductor layer stack and a second gate electrode. A first gate terminal that inputs a gate drive signal between the first ohmic electrode and the first gate electrode, and the second ohmic electrode and the second gate electrode. The second gate that inputs the gate drive signal between A drain terminal connected to the first ohmic electrode, and a source terminal connected to the second ohmic electrode, when only the first gate terminal is turned on, the drain terminal to the source terminal A first mode in which a bidirectional device that is in an on state and a reverse diode operate as a semiconductor connected in series, and when only the second gate terminal is turned on, forward direction from the drain terminal to the source terminal A second mode in which a diode and an on-state bidirectional device operate as a semiconductor connected in series, and when both the first gate terminal and the second gate terminal are turned on, no diode is interposed between the drain terminal and the source terminal The third mode operating to conduct in the direction, turning off the first gate terminal and the second gate terminal This is a single-phase to three-phase matrix converter in which a half-bridge circuit is configured by connecting a bidirectional switch having a fourth mode that cuts off current in both forward and reverse directions in series to form a half-bridge circuit. And configured to control the flow of the return current from the load connected to the output to the bidirectional switch, ensuring a path for flowing the return current from the load connected to the output, and a diode. It is not necessary to provide a circuit that is consumed by a capacitor or a diode by connecting to each phase, so that the number of components can be reduced, and the cost and size can be reduced.

また、2つの双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした請求項1記載の単相―三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御するような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、低コストかつ小型化を図ることができるという作用を有する。   In addition, when two bidirectional switches are connected in series and a half bridge circuit is connected, the gate terminals are arranged from the positive pole side when the voltage phase of the single-phase AC power supply has a positive polarity. 2. The single-phase to three-phase matrix converter according to claim 1, wherein a one-gate terminal and a second-gate terminal are arranged in this order so that a return current from a load connected to an output is passed through the bidirectional switch. It is necessary to provide a circuit that consumes the capacitor and the diode by connecting the diode to each phase by securing the path for the return current from the load connected to the output. Therefore, it is possible to reduce the number of components and to reduce the cost and size.

また、単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とするような構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができるという作用を有する。   In addition, when the voltage phase of the single-phase AC power supply is positive polarity, the first gate terminal of each bidirectional switch is always on, and the return current from the load connected to the output is It has the effect that a power supply short circuit can be avoided while securing a flow path.

さらに、単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とする構成としたものであり、出力に接続した負荷からの還流電流を流す経路を確保しつつ、電源ショートを回避することができるという作用を有する。   Furthermore, when the voltage phase of the single-phase AC power supply has a negative polarity, the second gate terminal of each bidirectional switch is always turned on, and the flow path for the return current from the load connected to the output It is possible to avoid a power supply short circuit while ensuring the above.

また、各双方向スイッチのPWM制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力するような構成としたものであり、12個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要がなくなることで安価なマイクロプロセッサで駆動が可能となり、低コスト化を図ることができるという作用を有する。   Also, PWM control of each bidirectional switch is such that it outputs only to either the first gate terminal or the second gate terminal of each bidirectional switch according to the positive / negative polarity of the voltage phase of the single-phase AC power supply. It is configured, and it is not necessary to generate 12 gate signals, the amount of processing inside the microprocessor can be reduced, and it is inexpensive because it does not require large capacity, complexity, and high-speed processing. It can be driven by a simple microprocessor and has the effect of reducing the cost.

さらに、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。   Furthermore, when the single-phase AC power supply has a positive polarity voltage phase, the first gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state Even if an error occurs in the voltage detection of a single-phase AC power supply or a minute vibration occurs at the zero cross, the first gate terminal is intentionally set according to the polarity. It has the effect that it is possible to avoid a power supply short-circuit caused by always turning on.

また、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。   In addition, when the single-phase AC power supply has a negative polarity voltage phase, the second gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and the off-state Even if there is an error in the voltage detection of a single-phase AC power supply or a minute vibration at the zero cross occurs, the second gate terminal is intentionally set according to the polarity. It has the effect that it is possible to avoid a power supply short-circuit caused by always turning on.

さらに、単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。   Further, when the voltage of the single-phase AC power supply has a positive polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the first gate terminal of each bidirectional switch is always on. It is configured to release the state and turn off, and even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, it is intended according to the polarity. Therefore, it is possible to avoid a power supply short circuit caused by always turning on the first gate terminal.

また、単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避することができるという作用を有する。   In addition, when the voltage of the single-phase AC power supply has a negative polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is not more than a predetermined value, the second gate terminal of each bidirectional switch is always on. It is configured to release the state and turn off, and even if an error occurs in the voltage detection of the single-phase AC power supply or a minute vibration at the zero cross occurs, it is intended according to the polarity. Therefore, it is possible to avoid a power supply short circuit caused by always turning on the first gate terminal.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができるという作用を有する。   Further, the bidirectional switch for releasing the normally-on state of the first gate terminal is configured to be one of the bidirectional switches connected in series in each half bridge circuit, and the voltage of the single-phase AC power supply. Loss is reduced while avoiding power supply short-circuits by always turning on the first gate terminal intentionally according to the polarity, even when errors occur in detection or when minute vibrations occur at the zero cross. It has the effect of being able to.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方とする構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減することができるという作用を有する。   In addition, the bidirectional switch for releasing the normally-on state of the second gate terminal is configured as one of the serially connected bidirectional switches of each half-bridge circuit, and the voltage of the single-phase AC power supply Loss is reduced while avoiding a power short-circuit by always turning on the second gate terminal intentionally according to the polarity, even if an error occurs in detection or a minute vibration occurs at the zero cross. It has the effect of being able to.

さらに、第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができるという作用を有する。   In addition, the bidirectional switch that releases the always-on state of the first gate terminal is configured to alternately perform bidirectional switches connected in series, and when an error occurs in voltage detection of a single-phase AC power supply. Even if a minute vibration occurs at the zero crossing, the loss is reduced while avoiding a power short by intentionally always turning on the first gate terminal according to the polarity. Dispersion can be achieved without concentrating on the bidirectional switch, and the radiator can be further downsized.

また、第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうような構成としたものであり、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避しつつ、損失を低減し、また損失を特定の双方向スイッチに集中することなく、分散することができ、放熱器をより小型化することができるという作用を有する。   In addition, the bidirectional switch that releases the always-on state of the second gate terminal is configured to alternately perform bidirectional switches connected in series, and when an error occurs in the voltage detection of the single-phase AC power supply. Even when a minute vibration occurs at the zero cross, the loss is reduced while the power supply short circuit caused by always turning on the second gate terminal intentionally according to the polarity is avoided, and the loss is specified. Dispersion can be achieved without concentrating on the bidirectional switch, and the radiator can be further downsized.

さらに、負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除するような構成としたものであり、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができるという作用を有する。   Furthermore, one of the two-way switches connected in series in each half-bridge circuit corresponding to the path of the return current from the load side is always kept on, and the other always-on state is released. Thus, it is possible to avoid a power supply short circuit on the bidirectional switch side not corresponding to the path while reducing the loss of the part corresponding to the path of the return current.

また、PWM信号は、マイクロプロセッサから個別の信号により生成するような構成としたものであり、PWM信号の生成に必要な回路部品を低減することができ、低コストに実現することができるという作用を有する。   In addition, the PWM signal is generated by an individual signal from the microprocessor, and circuit components necessary for generating the PWM signal can be reduced, which can be realized at low cost. Have

さらに、PWM信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成する構成としたものであり、各双方向スイッチの制御以外の他の制御を平行して1つのマイクロプロセッサで実現することができ、マイクロプロセッサへの処理の負担の軽減できると同時に、各処理における同時性を確保できるため、各検出器の信号を複数のマイクロプロセッサに入力する必要がなく、低コスト化を図ることができるという作用を有する。   Further, the PWM signal is generated by comparing the modulation factor output from the microprocessor and the carrier signal output from the external circuit, and in parallel with other controls other than the control of each bidirectional switch. Since it can be realized by one microprocessor, the processing burden on the microprocessor can be reduced, and at the same time, the simultaneity in each processing can be secured, so there is no need to input the signals of each detector to a plurality of microprocessors. , It has the effect of reducing the cost.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(実施の形態1)
まずは、双方向スイッチ1について、図1を参照しながら構成について説明する。図1に示すように、双方向スイッチ1は、第一ゲート端子2と第二ゲート端子3とドレイン端子4とソース端子5により構成されている。双方向スイッチ1は、シリコン(Si)からなる基板6の上に厚さが10nm窒化アルミニウム(AlN)と厚さが10nmの窒化ガリウム(GaN)とが交互に積層されてなる厚さが1μmのバッファ層7が形成され、その上に半導体層積層体8が形成されている。半導体層積層体8は、第1の半導体層とこの第1の半導体層と比べてバンドギャップが大きい第2の半導体層とが基板側から順次積層されている。第1の半導体層は、厚さが2μmのGaN(アンドープの窒化ガリウム)層9であり、第2の半導体層は、厚さが20nmのn型のAlGaN(窒化アルミニウムガリウム)層10である。GaN層9のAlGaN層10とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が1×1013cm―2以上で且つ移動度が1000cm2V/sec以上の2次元電子ガス(2DEG)層であるチャネル領域が生成されている。半導体層積層体8の上には、互いに間隔をおいて第1のオーミック電極11Aと第2のオーミック電極11Bとが形成されている。第1のオーミック電極11A及び第2のオーミック電極11Bは、チタン(Ti)とアルミニウム(Al)とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、AlGaN層10の一部を除去すると共にGaN層9を40nm程度掘り下げて、第1のオーミック電極11A及び第2のオーミック電極11BがAlGaN層10とGaN層9との界面に接するように形成した例を示している。なお、第1のオーミック電極11A及び第2のオーミック電極11Bは、AlGaN層10の上に形成してもよい。n型のAlGaN層10の上における第1のオーミック電極11Aと第2のオーミック電極11Bとの間の領域には、第1のp型半導体層12A及び第2のp型半導体層12Bが互いに間隔をおいて選択的に形成されている。第1のp型半導体層12Aの上には第1のゲート電極13Aが形成され、第2のp型半導体層12Bの上には第2のゲート電極13Bが形成されている。第1のゲート電極13A及び第2のゲート電極13Bは、それぞれパラジウム(Pd)と金(Au)とが積層されており、第1のp型半導体層12A及び第2のp型半導体層12Bとオーミック接触している。AlGaN層10及び第1のp型半導体層12A及び第2のp型半導体層12Bを覆うように窒化シリコン(SiN)からなる保護膜14が形成されている。保護膜14を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第1のp型半導体層12A及び第2のp型半導体層12Bは、それぞれ厚さが300nmで、マグネシウム(Mg)がドープされたp型のGaNからなる。第1のp型半導体層12A及び第2のp型半導体層12Bと、AlGaN層10とによりPN接合がそれぞれ形成される。これにより、第1のオーミック電極11Aと第1のゲート電極13Aとの間の電圧が例えば0Vでは、第1のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第2のオーミック電極11Bと第2のゲート電極13Bとの間の電圧が例えば0V以下のときには、第2のp型GaN層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第1のオーミック電極11Aの電位をV1、第1のゲート電極13Aの電位をV2、第2のゲート電極13Bの電位をV3、第2のオーミック電極11Bの電位をV4とする。この場合において、V2がV1より1.5V以上高ければ、第1のp型半導体層12Aからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にV3がV4より1.5V以上高ければ、第2のp型半導体層12Bからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第1のゲート電極13Aのいわゆる閾値電圧及び第2のゲート電極13Bのいわゆる閾値電圧は共に1.5Vである。以下においては、第1のゲート電極13Aの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第1のゲート電極13Aの閾値電圧を第1の閾値電圧とし、第2のゲート電極13Bの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第2のゲート電極13Bの閾値電圧を第2の閾値電圧とする。また、第1のp型半導体層12Aと第2のp型半導体層12Bとの間の距離は、第1のオーミック電極11A及び第2のオーミック電極11Bに印加される最大電圧に耐えられるように構成する。第1のオーミック電極11Aと第1のゲート電極13Aとの間にゲート駆動信号(すなわち、第一ゲート端子2への制御信号)を入力するようになっている。第2のオーミック電極11Bと第2のゲート電極13Bとの間も同様にゲート駆動信号(すなわち、第二ゲート端子3への制御信号)を入力するようになっている。なお、ソース端子5は第1のオーミック電極11Aに接続され、ドレイン端子4は第2のオーミック電極11Bに接続され、第一ゲート端子2は第1のゲート電極13Aに接続され、第二ゲート端子3は第2のゲート電極13Bに接続されている。
(Embodiment 1)
First, the configuration of the bidirectional switch 1 will be described with reference to FIG. As shown in FIG. 1, the bidirectional switch 1 includes a first gate terminal 2, a second gate terminal 3, a drain terminal 4, and a source terminal 5. The bidirectional switch 1 has a thickness of 1 μm formed by alternately laminating 10 nm thick aluminum nitride (AlN) and 10 nm thick gallium nitride (GaN) on a substrate 6 made of silicon (Si). A buffer layer 7 is formed, and a semiconductor layer stack 8 is formed thereon. In the semiconductor layer stacked body 8, a first semiconductor layer and a second semiconductor layer having a band gap larger than that of the first semiconductor layer are sequentially stacked from the substrate side. The first semiconductor layer is a GaN (undoped gallium nitride) layer 9 having a thickness of 2 μm, and the second semiconductor layer is an n-type AlGaN (aluminum gallium nitride) layer 10 having a thickness of 20 nm. In the vicinity of the hetero interface between the GaN layer 9 and the AlGaN layer 10, charges are generated due to spontaneous polarization and piezoelectric polarization. Accordingly, and mobility 1 × 1013cm- 2 or sheet carrier concentration channel region is generated a 1000 cm 2 V / sec or more two-dimensional electron gas (2DEG) layer. On the semiconductor layer stacked body 8, a first ohmic electrode 11A and a second ohmic electrode 11B are formed at a distance from each other. The first ohmic electrode 11A and the second ohmic electrode 11B are formed by stacking titanium (Ti) and aluminum (Al), and form an ohmic junction with the channel region. Further, in order to reduce the contact resistance, a part of the AlGaN layer 10 is removed and the GaN layer 9 is dug down by about 40 nm, so that the first ohmic electrode 11A and the second ohmic electrode 11B become the AlGaN layer 10 and the GaN layer 9. The example formed so that it may contact | connect an interface with is shown. Note that the first ohmic electrode 11 </ b> A and the second ohmic electrode 11 </ b> B may be formed on the AlGaN layer 10. In the region between the first ohmic electrode 11A and the second ohmic electrode 11B on the n-type AlGaN layer 10, the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B are spaced from each other. And selectively formed. A first gate electrode 13A is formed on the first p-type semiconductor layer 12A, and a second gate electrode 13B is formed on the second p-type semiconductor layer 12B. The first gate electrode 13A and the second gate electrode 13B are each formed by stacking palladium (Pd) and gold (Au), and the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B. Ohmic contact. A protective film 14 made of silicon nitride (SiN) is formed so as to cover the AlGaN layer 10, the first p-type semiconductor layer 12A, and the second p-type semiconductor layer 12B. By forming the protective film 14, it is possible to ensure a defect that causes so-called current collapse and to improve current collapse. The first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B each have a thickness of 300 nm and are made of p-type GaN doped with magnesium (Mg). The first p-type semiconductor layer 12A, the second p-type semiconductor layer 12B, and the AlGaN layer 10 form PN junctions. As a result, when the voltage between the first ohmic electrode 11A and the first gate electrode 13A is 0 V, for example, the depletion layer spreads from the first p-type GaN layer into the channel region, so that the current flowing through the channel is cut off. Similarly, when the voltage between the second ohmic electrode 11B and the second gate electrode 13B is, for example, 0 V or less, a depletion layer spreads from the second p-type GaN layer into the channel region. Thus, a semiconductor element capable of interrupting a current flowing through the channel and performing a so-called normally-off operation is realized. The potential of the first ohmic electrode 11A is V1, the potential of the first gate electrode 13A is V2, the potential of the second gate electrode 13B is V3, and the potential of the second ohmic electrode 11B is V4. In this case, if V2 is higher than V1 by 1.5V or more, the depletion layer extending from the first p-type semiconductor layer 12A into the channel region is reduced, so that a current can flow in the channel region. Similarly, if V3 is higher than V4 by 1.5V or more, the depletion layer extending from the second p-type semiconductor layer 12B into the channel region is reduced, and current can flow through the channel region. That is, the so-called threshold voltage of the first gate electrode 13A and the so-called threshold voltage of the second gate electrode 13B are both 1.5V. In the following, the threshold voltage of the first gate electrode 13A at which the depletion layer extending in the channel region below the first gate electrode 13A is reduced and current can flow through the channel region is set to the first threshold voltage. The threshold voltage is set to the second gate electrode 13B so that the depletion layer extending in the channel region on the lower side of the second gate electrode 13B is reduced and current can flow in the channel region. The threshold voltage is used. The distance between the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B can withstand the maximum voltage applied to the first ohmic electrode 11A and the second ohmic electrode 11B. Constitute. A gate drive signal (that is, a control signal to the first gate terminal 2) is input between the first ohmic electrode 11A and the first gate electrode 13A. Similarly, a gate drive signal (that is, a control signal to the second gate terminal 3) is input between the second ohmic electrode 11B and the second gate electrode 13B. The source terminal 5 is connected to the first ohmic electrode 11A, the drain terminal 4 is connected to the second ohmic electrode 11B, the first gate terminal 2 is connected to the first gate electrode 13A, and the second gate terminal. 3 is connected to the second gate electrode 13B.

次に、双方向スイッチ1の動作について説明する。説明のため、第1のオーミック電極11Aの電位を0Vとし、第一ゲート端子2に印加する電圧をVg1、第二ゲート端子3に印加する電圧をVg2、第2のオーミック電極11Bと第1のオーミック電極11Aとの間の電圧をVs2s1、第2のオーミック電極11Bと第1のオーミック電極11Aとの間に流れる電流をIs2s1とする。   Next, the operation of the bidirectional switch 1 will be described. For explanation, the potential of the first ohmic electrode 11A is set to 0V, the voltage applied to the first gate terminal 2 is Vg1, the voltage applied to the second gate terminal 3 is Vg2, and the second ohmic electrode 11B and the first The voltage between the ohmic electrode 11A is Vs2s1, and the current flowing between the second ohmic electrode 11B and the first ohmic electrode 11A is Is2s1.

V4がV1よりも高い場合、例えば、V4が+100Vで、V1が0Vの場合において、第一ゲート端子2と第二ゲート端子3の入力電圧であるVg1及びVg2をそれぞれ第1の閾値電圧及び第2の閾値電圧以下の電圧、例えば0Vとする。これにより、第1のp型半導体層12Aから広がる空乏層が、チャネル領域中を第2のp型GaN層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、V4が正の高電圧であっても、第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を遮断する遮断状態を実現できる。一方、V4がV1よりも低い場合、例えばV4が−100Vで、V1が0Vの場合においても、第2のp型半導体層12Bから広がる空乏層が、チャネル領域中を第1のp型半導体層12Aの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第2のオーミック電極11Bに負の高電圧が印加されている場合においても、第1のオーミック電極11Aから第2のオーミック電極11Bへ流れる電流を遮断することができる。すなわち、双方向スイッチ1の双方向の電流を遮断することが可能となる。   When V4 is higher than V1, for example, when V4 is + 100V and V1 is 0V, the input voltages Vg1 and Vg2 of the first gate terminal 2 and the second gate terminal 3 are set to the first threshold voltage and the first threshold voltage, respectively. The voltage is equal to or lower than the threshold voltage of 2, for example, 0V. As a result, the depletion layer extending from the first p-type semiconductor layer 12A extends in the channel region toward the second p-type GaN layer, so that the current flowing through the channel can be blocked. Therefore, even when V4 is a positive high voltage, it is possible to realize a cut-off state in which a current flowing from the second ohmic electrode 11B to the first ohmic electrode 11A is cut off. On the other hand, when V4 is lower than V1, for example, even when V4 is −100 V and V1 is 0 V, the depletion layer extending from the second p-type semiconductor layer 12B is in the channel region in the first p-type semiconductor layer. The current spreads in the direction of 12A and can flow through the channel. For this reason, even when a negative high voltage is applied to the second ohmic electrode 11B, the current flowing from the first ohmic electrode 11A to the second ohmic electrode 11B can be blocked. That is, the bidirectional current of the bidirectional switch 1 can be cut off.

以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第1のゲート電極13Aと第2のゲート電極13Bとが共有する。この素子は、1素子分のチャネル領域の面積で双方向スイッチ1が実現可能であり、双方向スイッチ1全体を考えると、2つのダイオードと2つのノーマリーオフ型のAlGaN/GaN−HFETとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ1の低コスト化及び小型化が可能となる。   In the structure and operation as described above, the first gate electrode 13A and the second gate electrode 13B share a channel region for ensuring a withstand voltage. In this device, the bidirectional switch 1 can be realized with the area of the channel region for one device. Considering the entire bidirectional switch 1, two diodes and two normally-off type AlGaN / GaN-HFETs are provided. The chip area can be reduced as compared with the case where it is used, and the bidirectional switch 1 can be reduced in cost and size.

次に、第一ゲート端子2、第二ゲート端子3の入力電圧であるVg1及びVg2が、それぞれ第1の閾値電圧及び第2の閾値電圧よりも高い電圧、例えば5Vの場合には、第1のゲート電極13A及び第2のゲート電極13Bに印加される電圧は、共に閾値電圧よりも高くなる。従って、第1のp型半導体層12A及び第2のp型半導体層12Bからチャネル領域に空乏層が広がらないため、チャネル領域は第1のゲート電極13Aの下側においても、第2のゲート電極13Bの下側においてもピンチオフされない。その結果、第1のオーミック電極11Aと第2のオーミック電極11Bとの間に双方向に電流が流れる導通状態を実現できる。   Next, when the input voltages Vg1 and Vg2 of the first gate terminal 2 and the second gate terminal 3 are higher than the first threshold voltage and the second threshold voltage, respectively, for example, 5V, the first voltage Both of the voltages applied to the gate electrode 13A and the second gate electrode 13B are higher than the threshold voltage. Accordingly, since the depletion layer does not extend from the first p-type semiconductor layer 12A and the second p-type semiconductor layer 12B to the channel region, the channel region is also formed below the first gate electrode 13A. It is not pinched off on the lower side of 13B. As a result, it is possible to realize a conductive state in which a current flows bidirectionally between the first ohmic electrode 11A and the second ohmic electrode 11B.

次に、Vg1を第1の閾値電圧よりも高い電圧とし、Vg2を第2の閾値電圧以下とした場合の動作について説明する。第一ゲート端子2、第二ゲート端子3を備えた双方向スイッチ1を等価回路で表すと図2(a)に示すように第1のトランジスタ15と第2のトランジスタ16とが直列に接続された回路とみなすことができる。この場合、第1のトランジスタ15のソース(S)が第1のオーミック電極11A、第1のトランジスタ15のゲート(G)が第1のゲート電極13Aに対応し、第2のトランジスタ16のソース(S)が第2のオーミック電極11B、第2のトランジスタ16のゲート(G)が第2のゲート電極13Bに対応する。このような回路において、例えば、Vg1を5V、Vg2を0Vとした場合、Vg2が0Vであるということは第2のトランジスタ16のゲートとソースが短絡されている状態と等しいため、双方向スイッチ1は図2(b)に示すような回路とみなすことができる。   Next, the operation when Vg1 is higher than the first threshold voltage and Vg2 is equal to or lower than the second threshold voltage will be described. When the bidirectional switch 1 having the first gate terminal 2 and the second gate terminal 3 is represented by an equivalent circuit, a first transistor 15 and a second transistor 16 are connected in series as shown in FIG. It can be regarded as a circuit. In this case, the source (S) of the first transistor 15 corresponds to the first ohmic electrode 11A, the gate (G) of the first transistor 15 corresponds to the first gate electrode 13A, and the source ( S) corresponds to the second ohmic electrode 11B, and the gate (G) of the second transistor 16 corresponds to the second gate electrode 13B. In such a circuit, for example, when Vg1 is 5V and Vg2 is 0V, the fact that Vg2 is 0V is equivalent to the state where the gate and the source of the second transistor 16 are short-circuited. Can be regarded as a circuit as shown in FIG.

さらに、図2(b)に示す第2のトランジスタ16のソース(S)をA端子、ドレイン(D)をB端子、ゲート(G)をC端子として説明を行う。図に示すB端子の電位がA端子の電位よりも高い場合には、A端子がソースでB端子がドレインであるトランジスタとみなすことができ、このような場合、C端子(ゲート)とA端子(ソース)との間の電圧は0Vであり、閾値電圧以下のため、B端子(ドレイン)からA端子(ソース)に電流は流れない。一方、A端子の電位がB端子の電位よりも高い場合には、B端子がソースでA端子がドレインのトランジスタとみなすことができる。このような場合、C端子(ゲート)とA端子(ドレイン)との電位が同じであるため、A端子の電位がB端子を基準として閾値電圧以下の場合にはA端子(ドレイン)からB端子(ソース)へ電流を通電しない。A端子の電位がB端子を基準として閾値電圧以上となると、ゲートにB端子(ソース)を基準として閾値電圧以上の電圧が印加され、A端子(ドレイン)からB端子(ソース)へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図2(a)に示す第2のトランジスタ16の部分は、ダイオードとみなすことができ、図2(c)に示すような等価回路となる。図2(c)に示す等価回路において、双方向スイッチ1のドレイン端子4の電位がソース端子5の電位よりも高い場合、第1のトランジスタ15の第一ゲート端子2に5Vが印加されている場合には、第1のトランジスタ15はオン状態であり、S2からS1へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ1のS1の電位がS2の電位よりも高い場合、その電圧は第2のトランジスタ16からなるダイオードが担い、双方向スイッチ1のS1からS2へ流れる電流を阻止する。つまり、第一ゲート端子2に閾値電圧以上の電圧を与え、第二ゲート端子3に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。   Further, description will be made assuming that the source (S) of the second transistor 16 shown in FIG. 2B is the A terminal, the drain (D) is the B terminal, and the gate (G) is the C terminal. When the potential of the B terminal shown in the figure is higher than the potential of the A terminal, it can be regarded as a transistor in which the A terminal is a source and the B terminal is a drain. In such a case, the C terminal (gate) and the A terminal Since the voltage between the source and the source is 0 V and is equal to or lower than the threshold voltage, no current flows from the B terminal (drain) to the A terminal (source). On the other hand, when the potential of the A terminal is higher than the potential of the B terminal, the transistor can be regarded as a transistor in which the B terminal is a source and the A terminal is a drain. In such a case, since the potentials of the C terminal (gate) and the A terminal (drain) are the same, when the potential of the A terminal is equal to or lower than the threshold voltage with respect to the B terminal, the A terminal (drain) to the B terminal Do not supply current to the (source). When the potential of the A terminal becomes equal to or higher than the threshold voltage with reference to the B terminal, a voltage higher than the threshold voltage is applied to the gate with reference to the B terminal (source), and current flows from the A terminal (drain) to the B terminal (source). be able to. That is, when the gate and the source of the transistor are short-circuited, the transistor functions as a diode having a drain as a cathode and a source as an anode, and the forward rising voltage becomes the threshold voltage of the transistor. Therefore, the portion of the second transistor 16 shown in FIG. 2A can be regarded as a diode, and an equivalent circuit as shown in FIG. In the equivalent circuit shown in FIG. 2C, when the potential of the drain terminal 4 of the bidirectional switch 1 is higher than the potential of the source terminal 5, 5 V is applied to the first gate terminal 2 of the first transistor 15. In this case, the first transistor 15 is in an on state, and a current can flow from S2 to S1. However, an on-voltage is generated due to the forward rising voltage of the diode. Further, when the potential of S1 of the bidirectional switch 1 is higher than the potential of S2, the voltage is carried by the diode composed of the second transistor 16, and the current flowing from S1 to S2 of the bidirectional switch 1 is blocked. That is, by applying a voltage equal to or higher than the threshold voltage to the first gate terminal 2 and applying a voltage equal to or lower than the threshold voltage to the second gate terminal 3, a so-called bidirectional device is turned on and the cathode side of the diode is connected in series to the drain side. A switch capable of connected operation can be realized.

図3は、双方向スイッチ1のVs2s1とIs2s1との関係であり、(a)は、Vg1とVg2とを同時に変化させた場合を示し、(b)はVg2を第2の閾値電圧以下の0Vとし、Vg1を変化させた場合を示し、(c)はVg1を第1の閾値電圧以下の0VとしてVg2を変化させた場合を示している。なお、図3において横軸であるS2−S1間電圧(Vs2s1)は、第1のオーミック電極11Aを基準とした電圧であり、縦軸であるS2−S1間電流(Is2s1)は第2のオーミック電極11Bから第1のオーミック電極11Aへ流れる電流を正としている。図3(a)に示すように、Vg1及びVg2が0Vの場合及び1Vの場合には、Vs2s1が正の場合にも負の場合にもIs2s1は流れず、双方向スイッチ1は遮断状態となる。また、Vg1とVg2とが共に閾値電圧よりも高くなると、Vs2s1に応じてIs2s1が双方向に流れる導通状態となる。一方、図3(b)に示すように、Vg2を第2の閾値電圧以下の0Vとし、Vg1を第1の閾値電圧以下の0Vとした場合には、Is2s1は双方向に遮断される。しかし、Vg1を第1の閾値電圧以上の2V〜5Vとした場合には、Vs2s1が1.5V未満の場合にはIs2s1が流れないが、Vs2s1が1.5V以上になるとIs2s1が流れる。つまり、第2のオーミック電極11Bから第1のオーミック電極11Aにのみに電流が流れ、第1のオーミック電極11Aから第2のオーミック電極11Bには電流が流れない逆阻止状態となる。また、Vg1を0Vとし、Vg2を変化させた場合には図3(c)に示すように、第1のオーミック電極11Aから第2のオーミック電極11Bにのみに電流が流れ、第2のオーミック電極11Bから第1のオーミック電極11Aには電流が流れない逆阻止状態となる。   FIG. 3 shows the relationship between Vs2s1 and Is2s1 of the bidirectional switch 1. FIG. 3A shows a case where Vg1 and Vg2 are changed simultaneously, and FIG. 3B shows a case where Vg2 is 0 V that is equal to or lower than the second threshold voltage. (C) shows a case where Vg2 is changed with Vg1 being 0 V which is equal to or lower than the first threshold voltage. In FIG. 3, the horizontal axis S2-S1 voltage (Vs2s1) is a voltage based on the first ohmic electrode 11A, and the vertical axis S2-S1 current (Is2s1) is the second ohmic voltage. The current flowing from the electrode 11B to the first ohmic electrode 11A is positive. As shown in FIG. 3A, when Vg1 and Vg2 are 0 V and 1 V, Is2s1 does not flow regardless of whether Vs2s1 is positive or negative, and the bidirectional switch 1 is cut off. . Further, when both Vg1 and Vg2 become higher than the threshold voltage, a conductive state in which Is2s1 flows bidirectionally according to Vs2s1 is established. On the other hand, as shown in FIG. 3B, when Vg2 is set to 0 V that is equal to or lower than the second threshold voltage and Vg1 is set to 0 V that is equal to or lower than the first threshold voltage, Is2s1 is blocked in both directions. However, when Vg1 is 2V to 5V that is equal to or higher than the first threshold voltage, Is2s1 does not flow when Vs2s1 is less than 1.5V, but Is2s1 flows when Vs2s1 becomes 1.5V or higher. That is, a reverse blocking state is reached in which current flows only from the second ohmic electrode 11B to the first ohmic electrode 11A, and no current flows from the first ohmic electrode 11A to the second ohmic electrode 11B. When Vg1 is set to 0 V and Vg2 is changed, as shown in FIG. 3C, a current flows only from the first ohmic electrode 11A to the second ohmic electrode 11B, and the second ohmic electrode A reverse blocking state in which no current flows from 11B to the first ohmic electrode 11A is obtained.

以上より、双方向スイッチ1は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。以上、説明したように双方向スイッチ1の第一ゲート端子2と第二ゲート端子3のオンあるいはオフ条件に応じて、図4に示す4つの動作モードで動作することができる。すなわち、前記第一ゲート端子2のみをオンすると、前記ドレイン端子4から前記ソース端子5間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子3のみをオンすると、前記ドレイン端子4から前記ソース端子5間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子2および前記第二ゲート端子3をオンすると、前記ドレイン端子4から前記ソース端子5間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子2および前記第二ゲート端子3をオフすると順逆双方向に電流を遮断する第四モードを有するものである。本構造はJFETに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うJFETとは全く異なった動作原理により動作する。具体的には、ゲート電圧が3VまではJFETとして動作するが、pn接合のビルトインポテンシャルを超える3V以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。   As described above, the bidirectional switch 1 has a function of interrupting and energizing the bidirectional current according to the gate bias condition, and can also operate as a diode, and can also switch the direction in which the current of the diode is energized. As described above, the operation can be performed in the four operation modes shown in FIG. 4 according to the ON or OFF condition of the first gate terminal 2 and the second gate terminal 3 of the bidirectional switch 1. That is, when only the first gate terminal 2 is turned on, the first mode operates as a semiconductor in which a bidirectional device and a reverse diode are connected in series from the drain terminal 4 to the source terminal 5; When only the second gate terminal 3 is turned on, the first gate operates as a semiconductor in which a forward diode and an on-state bidirectional device operate in series from the drain terminal 4 to the source terminal 5. When the terminal 2 and the second gate terminal 3 are turned on, the third mode operates so as to conduct in a bidirectional manner without a diode between the drain terminal 4 and the source terminal 5, the first gate terminal 2 and the first gate terminal 3. When the two-gate terminal 3 is turned off, it has a fourth mode in which current is cut off in both forward and reverse directions. This structure is similar to a JFET, but operates on a completely different operating principle from a JFET that performs carrier modulation in a channel region by a gate electric field in that carrier injection is intentionally performed. Specifically, it operates as a JFET up to a gate voltage of 3V. However, when a gate voltage of 3V or more exceeding the built-in potential of the pn junction is applied, holes are injected into the gate, and the current flows through the mechanism described above. Increases, and a large current and low on-resistance operation becomes possible.

また、双方向スイッチ1は、第1のゲート電極13Aがp型の導電性を有する第1のp型半導体層12Aの上に形成され、第2のゲート電極13Bがp型の導電性を有する第2のp型半導体層12Bの上に形成されている。このため、第1の半導体層と第2の半導体層との界面領域に生成されるチャネル領域に対して、第1のゲート電極13A及び第2のゲート電極13Bから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第1のゲート電極13A及び第2のゲート電極13Bから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。   In the bidirectional switch 1, the first gate electrode 13A is formed on the first p-type semiconductor layer 12A having p-type conductivity, and the second gate electrode 13B has p-type conductivity. It is formed on the second p-type semiconductor layer 12B. For this reason, a forward bias is applied from the first gate electrode 13A and the second gate electrode 13B to the channel region generated in the interface region between the first semiconductor layer and the second semiconductor layer. Thus, holes can be injected into the channel region. In a nitride semiconductor, the mobility of holes is much lower than the mobility of electrons, so that holes injected into the channel region hardly contribute as carriers for passing current. For this reason, holes injected from the first gate electrode 13A and the second gate electrode 13B generate the same amount of electrons in the channel region, so that the effect of generating electrons in the channel region is increased, and the donor is increased. It functions like an ion. That is, since the carrier concentration can be modulated in the channel region, it is possible to realize a normally-off type nitride semiconductor layer bidirectional switch with a large operating current.

次に双方向スイッチ1を使用した単相−三相マトリックスコンバータ17について、図5を参照しながら説明する。図に示すように、単相−三相マトリックスコンバータ17は、図1および図2に示す双方向スイッチ1を双方向スイッチ1a、1b、及び1c、1d、及び1e、1fとして各直列に接続して、それぞれゲート端子の配置は、単相交流電源の一方の側から第一ゲート端子、第二ゲート端子の順になるようにしたハーフブリッジ回路18a、18b、18cと、双方向スイッチ1a〜1fの各第一ゲート端子2a〜2fと各第二ゲート端子3a〜3fのオンオフ制御を行なう駆動制御部19と、駆動制御部19にPWM信号を6系統分のみ出力するマイクロプロセッサ20を備えている。また、マイクロプロセッサ20は、PWM信号を第一ゲート端子2a〜2f、あるいは第二ゲート端子3a〜3fのどちらに出力するか選択するための交流電源電圧の極性フラグを出力している。   Next, a single-phase to three-phase matrix converter 17 using the bidirectional switch 1 will be described with reference to FIG. As shown in the figure, the single-phase to three-phase matrix converter 17 connects the bidirectional switch 1 shown in FIGS. 1 and 2 in series as bidirectional switches 1a, 1b, 1c, 1d, 1e, and 1f. The gate terminals are arranged in the order of the first bridge terminal and the second gate terminal from one side of the single-phase AC power source, and the half-bridge circuits 18a, 18b, and 18c, and the bidirectional switches 1a to 1f. A drive control unit 19 that performs on / off control of each of the first gate terminals 2a to 2f and each of the second gate terminals 3a to 3f, and a microprocessor 20 that outputs only six systems of PWM signals to the drive control unit 19 are provided. Further, the microprocessor 20 outputs a polarity flag of the AC power supply voltage for selecting whether the PWM signal is output to the first gate terminals 2a to 2f or the second gate terminals 3a to 3f.

次に、双方向スイッチ1a〜1fの第一ゲート端子2a〜2fと第二ゲート端子3a〜3fのオンオフ制御を行なう駆動制御部19について図6を参照しながら説明する。図に示すように、出力側の各相U相、V相、W相それぞれの瞬時目標電圧をVu*、Vv*、Vw*として、単相交流電源の入力電圧をVacとする。また、キャリア信号をcarryとし、デッドタイムの設定をtdeadとしている。双方向スイッチ1a〜1fの制御は、各相の瞬時目標電圧が異なるのみであり、論理回路は同等のため、一相分のみ詳細な説明を行い、その他の相について詳細な説明は省略する。まず、双方向スイッチ1a〜1fを用いた単相−三相マトリックスコンバータ17は、単相交流電源の入力電圧の極性に応じて、前記単相交流電源の一方の側の極性が正であれば、第一ゲート端子2a〜2fを常時オン状態として、かつ第二ゲート端子3a〜3fをPWM制御する。また、極性が負であれば、第二ゲート端子3a〜3fを常時オン状態として、かつ第一ゲート端子2a〜2fをPWM制御する。駆動制御部19からの出力はアンプ回路を経由して、第一ゲート端子2a〜2f、および第二ゲート端子3a〜3fに供給する。この動作に対して、図6の左の入力側から順に説明すると、U相の瞬時目標電圧Vu*に対して、変調率を演算するために、単相交流電源の瞬時電圧値Vacを入力し、瞬時的な直流電源として考えて、Vu*を単相交流電源の瞬時電圧値の絶対値ABSで除算している(図6に図示したABSは絶対値演算ロジック)。さらに除算した値は、制限器に入力し、上下限値でリミットする。ここで、単相交流電源の瞬時電圧値の絶対値はゼロとなる瞬間があるため、ABSでは微小な電圧を加算する構成とする。演算した変調率はキャリア信号carryと比較し、その後に単相交流電源の電圧Vacが正の極性の電圧の時のみに限定して、第二ゲート端子3aの正の極性の時のオン信号を生成する。第二ゲート端子3aの正の極性の時のオン信号は、第二ゲート端子3bの正の極性の時のオン信号と同時オンできないため、第二ゲート端子3bのターンオフからデッドタイムtdeadの時間が経過した後にターンオンするようにAND回路20aを通している。また、負の極性の電圧の際には常時オンとするように、後段でOR回路20bにて加算している。さらに、第二ゲート端子3aとハーフブリッジ回路で対をなす第二ゲート端子3bは、第二ゲート端子3aのオン時と第二ゲート端子3aのターンオフ時のデッドタイムtdeadの時間をオフ時間とし、それ以外をオン時間としてセットする。   Next, the drive control unit 19 that performs on / off control of the first gate terminals 2a to 2f and the second gate terminals 3a to 3f of the bidirectional switches 1a to 1f will be described with reference to FIG. As shown in the figure, the instantaneous target voltages of the U-phase, V-phase, and W-phase on the output side are Vu *, Vv *, and Vw *, and the input voltage of the single-phase AC power supply is Vac. The carrier signal is carry and the dead time setting is tdead. The control of the bidirectional switches 1a to 1f is different only in the instantaneous target voltage of each phase, and since the logic circuit is the same, only one phase is described in detail, and detailed description of the other phases is omitted. First, the single-phase to three-phase matrix converter 17 using the bidirectional switches 1a to 1f has a positive polarity on one side of the single-phase AC power supply according to the polarity of the input voltage of the single-phase AC power supply. The first gate terminals 2a to 2f are always turned on, and the second gate terminals 3a to 3f are PWM-controlled. If the polarity is negative, the second gate terminals 3a to 3f are always turned on, and the first gate terminals 2a to 2f are PWM-controlled. The output from the drive control unit 19 is supplied to the first gate terminals 2a to 2f and the second gate terminals 3a to 3f via the amplifier circuit. This operation will be described in order from the left input side in FIG. 6. In order to calculate the modulation factor for the U-phase instantaneous target voltage Vu *, the instantaneous voltage value Vac of the single-phase AC power supply is input. Considering as an instantaneous DC power supply, Vu * is divided by the absolute value ABS of the instantaneous voltage value of the single-phase AC power supply (ABS shown in FIG. 6 is an absolute value calculation logic). The further divided value is input to the limiter and limited by the upper and lower limit values. Here, since there is a moment when the absolute value of the instantaneous voltage value of the single-phase AC power supply becomes zero, the ABS is configured to add a minute voltage. The calculated modulation rate is compared with the carrier signal carry, and then the ON signal when the second gate terminal 3a has a positive polarity is limited only when the voltage Vac of the single-phase AC power supply has a positive polarity. Generate. Since the ON signal when the second gate terminal 3a has a positive polarity cannot be turned ON simultaneously with the ON signal when the second gate terminal 3b has a positive polarity, the time from the turn-off of the second gate terminal 3b to the dead time tdead It passes through the AND circuit 20a so as to turn on after a lapse. Further, the OR circuit 20b adds in the subsequent stage so that the negative polarity voltage is always turned on. Further, the second gate terminal 3b paired with the second gate terminal 3a in a half-bridge circuit has a dead time tdead when the second gate terminal 3a is turned on and when the second gate terminal 3a is turned off as an off time, Set other times as on-time.

以上により、双方向スイッチ1a〜1fのPWM制御は、単相交流電源の電圧位相の正負極性に応じて、第一ゲート端子2a〜2f、あるいは第二ゲート端子3a〜3fの何れか一方にのみ出力することになり、PWM制御しない場合は、常時オン状態となっている。   As described above, the PWM control of the bidirectional switches 1a to 1f is performed only on one of the first gate terminals 2a to 2f or the second gate terminals 3a to 3f according to the positive / negative polarity of the voltage phase of the single-phase AC power supply. When the PWM control is not performed, the output is always on.

次に、第一ゲート端子2a〜2f、および第二ゲート端子3a〜3fに供給した駆動信号による動作の一例について、単相交流電源の入力電圧が正の極性の場合を図7にて説明する。図に示すように、単相交流電源の入力電圧が正の場合、双方向スイッチ1a〜1fは、第一ゲート端子2a〜2fは常時オン状態とするため、各双方向スイッチ1a〜1fは、図4に示した状態(1)あるいは状態(3)の何れかとなる。状態(1)は順方向電流を遮断し、逆方向電流は通流させることができ、状態(3)では、順逆双方向に電流を通流させることができるため、双方向スイッチ1aを状態(3)へと遷移した際には、U相の相電圧は、単相交流電源の入力電圧とほぼ等しい電圧となる。   Next, with respect to an example of the operation by the drive signal supplied to the first gate terminals 2a to 2f and the second gate terminals 3a to 3f, the case where the input voltage of the single-phase AC power supply has a positive polarity will be described with reference to FIG. . As shown in the figure, when the input voltage of the single-phase AC power supply is positive, the bidirectional switches 1a to 1f are always on, so that the bidirectional switches 1a to 1f are Either state (1) or state (3) shown in FIG. In the state (1), the forward current can be cut off and the reverse current can be made to flow. In the state (3), since the current can be made to flow in both the forward and reverse directions, the bidirectional switch 1a is turned on ( At the time of transition to 3), the phase voltage of the U phase becomes substantially equal to the input voltage of the single-phase AC power supply.

図7のようにモータへ電流を流している状態で、双方向スイッチ1aの第二ゲート端子3aをターンオフさせた場合、状態(3)から状態(1)へと遷移し、順方向電流が遮断されるが、その時に、双方向スイッチ1bが状態(1)となっていることから、還流電流の経路は双方向スイッチ1bから負荷としてのモータを経由して、双方向スイッチ1dへ循環する経路が形成される。そして、双方向スイッチ1aの第一ゲート端子2aがターンオフした後、双方向スイッチ1bを状態(1)から状態(3)へ遷移することで、還流電流の経路を保持しながらダイオードの順方向電圧のないオン状態へと遷移することになるため、双方向スイッチ1bの損失を低減することとなる。更に、その時の還流電流を通流させる例えば他方の双方向スイッチ1dを状態(3)とすることで、還流電流の経路として双方向スイッチ1a〜1fを経由させる経路を形成することとなる。図では、第二ゲート端子3a、3d、3fがオンした時の等価回路を示している。また、単相交流電源の入力電圧の極性が反転した場合は、すなわち単相交流電源の入力電圧が負の極性の場合は、双方向スイッチ1a〜1fは第二ゲート端子3a〜3bは常時オン状態となり、各双方向スイッチ1a〜1fは、図4に示した状態(1)あるいは状態(3)の何れかとなる。そして、上述したように双方向スイッチ1a、1c、1eと双方向スイッチ1b、1d、1fを第一ゲート端子2a〜2fと第二ゲート端子3a〜3bの制御について逆の制御を行うことで同様の制御が可能となる。   When the second gate terminal 3a of the bidirectional switch 1a is turned off while the current is flowing to the motor as shown in FIG. 7, the state transitions from the state (3) to the state (1), and the forward current is cut off. However, since the bidirectional switch 1b is in the state (1) at that time, the path of the return current circulates from the bidirectional switch 1b to the bidirectional switch 1d via the motor as a load. Is formed. Then, after the first gate terminal 2a of the bidirectional switch 1a is turned off, the bidirectional switch 1b is changed from the state (1) to the state (3), so that the forward voltage of the diode is maintained while maintaining the path of the return current. Therefore, the loss of the bidirectional switch 1b is reduced. Further, for example, by setting the other bidirectional switch 1d through which the reflux current flows at that time to the state (3), a path through the bidirectional switches 1a to 1f is formed as a path of the reflux current. In the figure, an equivalent circuit when the second gate terminals 3a, 3d, and 3f are turned on is shown. When the polarity of the input voltage of the single-phase AC power supply is inverted, that is, when the input voltage of the single-phase AC power supply is negative, the bidirectional switches 1a to 1f are always on for the second gate terminals 3a to 3b. Each of the bidirectional switches 1a to 1f is in a state (1) or a state (3) shown in FIG. As described above, the bidirectional switches 1a, 1c, and 1e and the bidirectional switches 1b, 1d, and 1f are similarly controlled by performing the reverse control with respect to the control of the first gate terminals 2a to 2f and the second gate terminals 3a to 3b. Can be controlled.

以上のように、双方向スイッチ1a〜1fを採用した単相−三相マトリックスコンバータ17では、出力に接続した負荷からの還流電流を流す経路を確保し、ダイオードを各相に接続して、コンデンサやダイオードにて消費するような回路を設ける必要がなく、構成部品を削減することができ、電源ショートを回避することができる。また、12個のゲート信号を生成する必要がなく、マイクロプロセッサ内部の処理量の低減を図ることができ、大容量、複雑、かつ高速に処理を行なう必要性を無くすことができる。さらに、PWM信号は、マイクロプロセッサから個別の信号により生成するような構成としていることから、PWM信号の生成に必要な回路部品を低減することができ、低コストに実現することができる。   As described above, in the single-phase to three-phase matrix converter 17 employing the bidirectional switches 1a to 1f, a path for flowing the return current from the load connected to the output is secured, a diode is connected to each phase, and the capacitor In addition, it is not necessary to provide a circuit that is consumed by a diode or a diode, the number of components can be reduced, and a power supply short circuit can be avoided. Further, it is not necessary to generate 12 gate signals, the amount of processing inside the microprocessor can be reduced, and the necessity for processing with a large capacity, complexity, and high speed can be eliminated. Furthermore, since the PWM signal is generated by an individual signal from the microprocessor, the circuit components necessary for generating the PWM signal can be reduced, and can be realized at low cost.

(実施の形態2)
以下、実施の形態2における駆動制御部19について、図8を参照しながら説明する。
(Embodiment 2)
Hereinafter, the drive control unit 19 according to the second embodiment will be described with reference to FIG.

なお、実施の形態1と同一機能を有するものは、同一符号を付して詳細な説明は省略する。   In addition, what has the same function as Embodiment 1 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図8では、単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間(例えば、200μs)の間は、すべての第一ゲート端子2a〜2fではなく、第一ゲート端子2a、2c、2eのみ常時オン状態を解除してオフ状態とし、単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間(例えば、200μs)の間は、すべての第二ゲート端子3a〜3fではなく、第二ゲート端子3b、3d、3fのみ常時オン状態を解除してオフ状態とするように構成している。   In FIG. 8, when the single-phase AC power supply has a positive polarity voltage phase, not all the first gate terminals 2 a to 2 f during a predetermined time (for example, 200 μs) immediately before the phase when the voltage becomes zero, When only the first gate terminals 2a, 2c, and 2e are always released from the on state and turned off, and the single-phase AC power supply has a negative polarity voltage phase, a predetermined time immediately before the phase when the voltage becomes zero (for example, 200 μs) ), Only the second gate terminals 3b, 3d, and 3f are always released from the on state and turned off, not all the second gate terminals 3a to 3f.

具体的には、オフタイミング生成部20cにPLL回路20dよりゼロクロスの同期信号を入力し、オフタイミング生成部20cは、ゼロクロス間のカウンタ値から単相交流電源の周期に基づく所定時間(例えば、200μs)に相当するカウンタ値を差し引く。そして、オフタイミング生成部20cは、差し引いたカウンタ値から各ゼロクロスタイミングよりディクリメントし、カウンタ値がゼロとなった時に、単相交流電源電圧の検出値が正であれば、常時オン状態として制御している第一ゲート端子2a、2c、2eの常時オンを解除(すなわち、論理出力を1から0へと移行)し、単相交流電源電圧の検出値が負であれば、常時オン状態として制御している第二ゲート端子3b、3d、3fの常時オン状態を解除する。   Specifically, a zero-cross synchronization signal is input from the PLL circuit 20d to the off-timing generator 20c, and the off-timing generator 20c determines a predetermined time (for example, 200 μs) based on the cycle of the single-phase AC power supply from the counter value between zero crosses. ) Is subtracted from the counter value. Then, the off-timing generator 20c decrements from the subtracted counter value at each zero cross timing, and when the counter value becomes zero, if the detected value of the single-phase AC power supply voltage is positive, the off-timing generator 20c is controlled to be always on. The first gate terminals 2a, 2c, and 2e that have been released are always turned off (that is, the logic output is shifted from 1 to 0), and the detected value of the single-phase AC power supply voltage is negative, The always-on state of the controlled second gate terminals 3b, 3d, and 3f is released.

以上のように、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第一ゲート端子2を常時オンすることによる電源ショートを回避することができ、また、第一ゲート端子2a、2c、2e、あるいは第二ゲート端子3b、3d、3fの何れか一方のみ常時オン状態を解除するため、損失の低減を図ることができる。   As described above, the first gate terminal 2 is always turned on intentionally according to the polarity even when an error occurs in the voltage detection of the single-phase AC power supply or when a minute vibration at the zero cross occurs. The power supply short circuit can be avoided, and only one of the first gate terminals 2a, 2c, 2e or the second gate terminals 3b, 3d, 3f is always released from the on state, thereby reducing loss. Can be planned.

なお、所定時間は200μsとしたが、単相交流電源の供給電源環境や機器側の電圧検出精度に応じて、時間を変更しても作用効果に差異はない。   Although the predetermined time is 200 μs, there is no difference in operational effects even if the time is changed according to the power supply environment of the single-phase AC power supply or the voltage detection accuracy on the device side.

(実施の形態3)
以下、実施の形態3における駆動制御部19について、図9を参照しながら説明する。
(Embodiment 3)
Hereinafter, the drive control unit 19 according to Embodiment 3 will be described with reference to FIG.

なお、実施の形態1あるいは2と同一機能を有するものは、同一符号を付して詳細な説明は省略する。   In addition, what has the same function as Embodiment 1 or 2 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図9では、単相交流電源が正の極性の電圧位相である場合、オフタイミング生成部20eは、電圧の絶対値が所定の値(例えば、3V)以下である場合、第一ゲート端子2a、2c、2eの常時オン状態を解除してオフ状態とし、単相交流電源が負の極性の電圧位相である場合、絶対値が所定の値(例えば、−3V)以上である場合、第二ゲート端子3b、3d、3fの常時オン状態を解除してオフ状態とする。さらに、前回常時オン状態を解除した双方向スイッチ1a、1c、1eあるいは双方向スイッチ1b、1d、1fを記憶し、次回の第一ゲート端子2、第二ゲート端子3の各常時オン状態を解除する双方向スイッチ1は、前回と一致しない双方向スイッチ1の第一ゲート端子2、第二ゲート端子3を解除するように構成している。   In FIG. 9, when the single-phase AC power supply has a positive polarity voltage phase, the off-timing generator 20e determines that the first gate terminal 2a, when the absolute value of the voltage is a predetermined value (eg, 3V) or less. 2c, 2e, when the always-on state is canceled and the single-phase AC power supply is in the negative polarity voltage phase, the absolute value is greater than or equal to a predetermined value (for example, -3V), the second gate The terminals 3b, 3d, and 3f are released from the always-on state and turned off. Further, the bidirectional switches 1a, 1c, 1e or the bidirectional switches 1b, 1d, 1f that have been released from the always-on state last time are stored, and the next-time always-on states of the first gate terminal 2 and the second gate terminal 3 are released. The bidirectional switch 1 is configured to release the first gate terminal 2 and the second gate terminal 3 of the bidirectional switch 1 that do not match the previous switch.

以上のように、単相交流電源の電圧検出に誤差が生じた場合や、ゼロクロスにおける微小な振動が生じた場合であっても、極性に応じて意図的に第二ゲート端子を常時オンすることによる電源ショートを回避することができ、また、第一ゲート端子2a、2c、2e、あるいは第二ゲート端子3b、3d、3fの何れか一方のみ常時オン状態を解除するため、損失の低減を図ることができる。   As described above, the second gate terminal should always be turned on intentionally according to the polarity even when there is an error in the voltage detection of the single-phase AC power supply or when there is a minute vibration at the zero cross. In addition, it is possible to avoid a power supply short circuit due to the above, and it is possible to reduce the loss because only one of the first gate terminals 2a, 2c, 2e or the second gate terminals 3b, 3d, 3f is always released. be able to.

(実施の形態4)
以下、実施の形態4における単相−三相マトリックスコンバータ17のゲート駆動制御の一例について、図10を参照しながら説明する。
(Embodiment 4)
Hereinafter, an example of gate drive control of the single-phase to three-phase matrix converter 17 in the fourth embodiment will be described with reference to FIG.

なお、実施の形態1〜3と同一機能を有するものは、同一符号を付して詳細な説明は省略する。   In addition, what has the same function as Embodiments 1-3 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図10では、負荷側からの還流電流の経路に相当するハーフブリッジ回路18aの直列接続した双方向スイッチ1aがターンオフした後に、双方向スイッチ1dの第二ゲート端子3dは常時オン状態を継続する。   In FIG. 10, the second gate terminal 3d of the bidirectional switch 1d is always kept on after the serially connected bidirectional switch 1a of the half bridge circuit 18a corresponding to the path of the return current from the load side is turned off.

以上のように、負荷側からの還流電流の経路に相当する双方向スイッチ1a〜1fのうち何れかの常時オン状態を継続し、何れか他方の常時オン状態を解除することができ、還流電流の経路に相当する部分の損失を低減しつつ、経路に相当しない双方向スイッチ側で電源ショートを回避することができる。   As described above, one of the bidirectional switches 1a to 1f corresponding to the path of the return current from the load side can be kept in the always-on state, and the other always-on state can be released. The power supply short circuit can be avoided on the bidirectional switch side not corresponding to the path while reducing the loss of the part corresponding to the path.

(実施の形態5)
以下、実施の形態5における駆動制御部19について、図11を参照しながら説明する。
(Embodiment 5)
Hereinafter, the drive control unit 19 according to the fifth embodiment will be described with reference to FIG.

なお、実施の形態1〜4と同一機能を有するものは、同一符号を付して詳細な説明は省略する。   In addition, what has the same function as Embodiments 1-4 attaches | subjects the same code | symbol, and abbreviate | omits detailed description.

図11に示す駆動制御部19では、マイクロプロセッサ20で変調率を演算して出力し、外部回路でキャリア信号carryを生成し、外部回路でキャリア信号carryと比較、ロジック回路にて単相交流電源の電圧Vacが正の極性の電圧の時のみに限定して、第二ゲート端子3aの正の極性の時のオン信号を生成する。第二ゲート端子3aの正の極性の時のオン信号は、第二ゲート端子3bの正の極性の時のオン信号と同時オンできないため、第二ゲート端子3bのターンオフからデッドタイムtdeadの時間が経過した後にターンオンするように外部回路にてAND回路20aを通している。また、負の極性の電圧の際には常時オンとするように、後段で外部回路のOR回路20bにて加算している。さらに、第二ゲート端子3aとハーフブリッジ回路で対をなす第二ゲート端子3bは、第二ゲート端子3aのオン時と第二ゲート端子3aのターンオフ時のデッドタイムtdeadの時間をオフ時間とし、それ以外をオン時間としてセットする。   In the drive control unit 19 shown in FIG. 11, the microprocessor 20 calculates and outputs a modulation factor, generates a carrier signal carry in an external circuit, compares it with the carrier signal carry in an external circuit, and a single-phase AC power source in a logic circuit Only when the voltage Vac is a positive polarity voltage, an ON signal is generated when the second gate terminal 3a has a positive polarity. Since the ON signal when the second gate terminal 3a has a positive polarity cannot be turned ON simultaneously with the ON signal when the second gate terminal 3b has a positive polarity, the time from the turn-off of the second gate terminal 3b to the dead time tdead After the elapse of time, an AND circuit 20a is passed through an external circuit so as to turn on. In addition, an addition is performed in the OR circuit 20b of the external circuit in the subsequent stage so that the negative polarity voltage is always turned on. Further, the second gate terminal 3b paired with the second gate terminal 3a in a half-bridge circuit has a dead time tdead when the second gate terminal 3a is turned on and when the second gate terminal 3a is turned off as an off time, Set other times as on-time.

以上のように、双方向スイッチ1a〜1fのゲート駆動制御以外の他の制御を平行して1つのマイクロプロセッサ20で実現することができ、マイクロプロセッサ20への処理の負担の軽減できると同時に、各処理における同時性を確保できる。   As described above, the control other than the gate drive control of the bidirectional switches 1a to 1f can be realized by one microprocessor 20 in parallel, and the processing load on the microprocessor 20 can be reduced. It is possible to ensure simultaneity in each process.

本発明は、ゲート信号に制御により4つの状態を有する双方向スイッチを利用した単相−三相マトリックスコンバータ回路として、高効率かつ低コストなモータ用インバータを主とした交流−交流直接変換回路に適用できる。   The present invention provides an AC-AC direct conversion circuit mainly composed of a high-efficiency and low-cost motor inverter as a single-phase to three-phase matrix converter circuit using a bidirectional switch having four states by controlling a gate signal. Applicable.

本発明の実施の形態1の双方向スイッチの構成図Configuration diagram of bidirectional switch according to Embodiment 1 of the present invention 同双方向スイッチの等価回路図Equivalent circuit diagram of the bidirectional switch 同双方向スイッチの電圧・電流の相関図Correlation diagram of voltage and current of the bidirectional switch 同双方向スイッチの動作モードを示す図Diagram showing the operation mode of the bidirectional switch 同単相−三相マトリックスコンバータ17の構成図Configuration diagram of the single-phase to three-phase matrix converter 17 同駆動制御部19の説明図Explanatory drawing of the drive control unit 19 同駆動信号の動作例を示す図The figure which shows the operation example of the same drive signal 本発明の実施の形態2における駆動制御部19の説明図Explanatory drawing of the drive control part 19 in Embodiment 2 of this invention. 本発明の実施の形態3における駆動制御部19の説明図Explanatory drawing of the drive control part 19 in Embodiment 3 of this invention. 本発明の実施の形態4における単相−三相マトリックスコンバータの動作説明図Operational explanatory diagram of the single-phase to three-phase matrix converter in Embodiment 4 of the present invention 本発明の実施の形態5における駆動制御部19の説明図Explanatory drawing of the drive control part 19 in Embodiment 5 of this invention 従来の特許文献1におけるマトリックスコンバータの構成図Configuration diagram of matrix converter in conventional Patent Document 1 従来の特許文献2におけるマトリックスコンバータの構成図Configuration diagram of matrix converter in conventional Patent Document 2

符号の説明Explanation of symbols

1 双方向スイッチ
1a〜1f 双方向スイッチ
2 第一ゲート端子
2a〜2f 第一ゲート端子
3 第二ゲート端子
3a〜3f 第二ゲート端子
4 ドレイン端子
5 ソース端子
6 基板
7 バッファ層
8 半導体層積層体
9 GaN層
10 AlGaN層
11A 第1のオーミック電極
11B 第2のオーミック電極
12A 第1のp型半導体層
12B 第2のp型半導体層
13A 第1のゲート電極
13B 第2のゲート電極
14 保護膜
15 第1のトランジスタ
16 第2のトランジスタ
17 単相−三相マトリックスコンバータ
18a〜18c ハーフブリッジ回路
19 駆動制御部
20 マイクロプロセッサ
DESCRIPTION OF SYMBOLS 1 Bidirectional switch 1a-1f Bidirectional switch 2 1st gate terminal 2a-2f 1st gate terminal 3 2nd gate terminal 3a-3f 2nd gate terminal 4 Drain terminal 5 Source terminal 6 Substrate 7 Buffer layer 8 Semiconductor layer laminated body 9 GaN layer 10 AlGaN layer 11A 1st ohmic electrode 11B 2nd ohmic electrode 12A 1st p-type semiconductor layer 12B 2nd p-type semiconductor layer 13A 1st gate electrode 13B 2nd gate electrode 14 Protective film 15 First transistor 16 Second transistor 17 Single-phase to three-phase matrix converter 18a to 18c Half bridge circuit 19 Drive controller 20 Microprocessor

Claims (16)

基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第1のオーミック電極及び第2のオーミック電極と、前記第1のオーミック電極と前記第2のオーミック電極との間に、前記第1のオーミック電極側から順に形成された、第1のゲート電極及び第2のゲート電極と、前記半導体層積層体と第1のゲート電極との間に形成された第1のp型半導体層と、前記半導体層積層体と第2のゲート電極との間に形成された第2のp型半導体とを有し、前記第1のオーミック電極と前記第1のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第2のオーミック電極と前記第2のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第1のオーミック電極に接続されたドレイン端子と、前記第2のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有した双方向スイッチを直列に接続してハーフブリッジ回路を構成し、このハーフブリッジ回路を並列に配してなる単相−三相マトリックスコンバータであって、出力に接続した負荷からの還流電流を前記双方向スイッチに通流させるように制御することを特徴とする単相−三相マトリックスコンバータ。 A semiconductor layer stack having a channel formed on a substrate; a first ohmic electrode and a second ohmic electrode formed on the semiconductor layer stack spaced apart from each other; and the first ohmic electrode. A first gate electrode, a second gate electrode, and the semiconductor layer stack and the first gate electrode, which are sequentially formed from the first ohmic electrode side between the electrode and the second ohmic electrode; And a first p-type semiconductor layer formed between the semiconductor layer stack and the second gate electrode, and the first ohmic contact. A first gate terminal for inputting a gate drive signal between an electrode and the first gate electrode; and a second gate for inputting a gate drive signal between the second ohmic electrode and the second gate electrode A terminal and the first ohmic A drain terminal connected to the electrode and a source terminal connected to the second ohmic electrode, and when only the first gate terminal is turned on, the bidirectional state is turned on between the drain terminal and the source terminal A first mode in which a device and a reverse diode operate as a semiconductor connected in series, when only the second gate terminal is turned on, a forward diode and an on-state bidirectional device from the drain terminal to the source terminal A second mode that operates as a semiconductor connected in series, and when the first gate terminal and the second gate terminal are turned on, the second mode operates to conduct in both directions without a diode between the drain terminal and the source terminal. When the three-mode, the first gate terminal and the second gate terminal are turned off, the current is cut off in both forward and reverse directions. This is a single-phase to three-phase matrix converter in which half-bridge circuits are configured by connecting bidirectional switches with modes in series, and the half-bridge circuits are arranged in parallel, and the return from the load connected to the output A single-phase to three-phase matrix converter, wherein current is controlled to flow through the bidirectional switch. 第1双方向スイッチと第2双方向スイッチを直列に接続してハーフブリッジ回路を接続して、それぞれゲート端子の配置は、双方向スイッチを単相交流電源の電圧位相の正の極性の場合に、この正の極側から第一ゲート端子、第二ゲート端子の順になるようにした請求項1記載の単相―三相マトリックスコンバータ。 The first bidirectional switch and the second bidirectional switch are connected in series and the half bridge circuit is connected. The gate terminals are arranged in the case where the bidirectional switch is a positive polarity of the voltage phase of the single-phase AC power supply. 2. The single-phase to three-phase matrix converter according to claim 1, wherein the first gate terminal and the second gate terminal are arranged in this order from the positive pole side. 単相交流電源の電圧位相が正の極性の場合、各双方向スイッチの第一ゲート端子は常時オン状態とすることを特徴とする請求項1または2記載の単相−三相マトリックスコンバータ。 3. The single-phase to three-phase matrix converter according to claim 1, wherein when the voltage phase of the single-phase AC power supply is positive, the first gate terminal of each bidirectional switch is always turned on. 単相交流電源の電圧位相が負の極性の場合、各双方向スイッチの第二ゲート端子は常時オン状態とすることを特徴とする請求項1〜3の何れかにに記載の単相−三相マトリックスコンバータ。 The single-phase-3 according to any one of claims 1 to 3, wherein when the voltage phase of the single-phase AC power supply has a negative polarity, the second gate terminal of each bidirectional switch is always on. Phase matrix converter. 各双方向スイッチのPWM制御は、単相交流電源の電圧位相の正負極性に応じて、前記各双方向スイッチの第一ゲート端子あるいは第二ゲート端子の何れか一方にのみ出力することを特徴とする請求項1〜4何れかに記載のマトリックスコンバータ。 The PWM control of each bidirectional switch outputs only to one of the first gate terminal and the second gate terminal of each bidirectional switch according to the positive / negative polarity of the voltage phase of the single-phase AC power supply. The matrix converter according to any one of claims 1 to 4. 単相交流電源が正の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項3に記載の単相−三相マトリックスコンバータ。 When the single-phase AC power supply has a positive polarity voltage phase, the first gate terminal of each bidirectional switch is released from the normally-on state for a predetermined time immediately before the phase when the voltage becomes zero, and is turned off. The single-phase to three-phase matrix converter according to claim 3. 単相交流電源が負の極性の電圧位相である場合、電圧がゼロとなる位相直前の所定時間の間は、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項4に記載の単相−三相マトリックスコンバータ。 When the single-phase AC power supply has a negative polarity voltage phase, the second gate terminal of each bidirectional switch is released from the always-on state for a predetermined time immediately before the phase when the voltage becomes zero, and is turned off. The single-phase to three-phase matrix converter according to claim 4. 単相交流電源の電圧が正の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第一ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項3に記載の単相−三相マトリックスコンバータ。 When the voltage of the single-phase AC power supply has a positive polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is equal to or less than a predetermined value, the first gate terminal of each bidirectional switch is always turned on. The single-phase to three-phase matrix converter according to claim 3, wherein the single-phase to three-phase matrix converter is released to be in an off state. 単相交流電源の電圧が負の極性の電圧位相であり、かつ前記単相交流電源の電圧の絶対値が所定の値以下である場合、各双方向スイッチの第二ゲート端子の常時オン状態を解除し、オフ状態とすることを特徴とする請求項4に記載の単相−三相マトリックスコンバータ。 When the voltage of the single-phase AC power supply has a negative polarity voltage phase and the absolute value of the voltage of the single-phase AC power supply is equal to or less than a predetermined value, the second gate terminal of each bidirectional switch is always turned on. The single-phase to three-phase matrix converter according to claim 4, wherein the single-phase to three-phase matrix converter is released. 第一ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方であることを特徴とする請求項6〜8の何れかに記載の単相−三相マトリックスコンバータ。 The bidirectional switch for releasing the normally-on state of the first gate terminal is any one of bidirectional switches connected in series in each half bridge circuit. Single-phase to three-phase matrix converter. 第二ゲート端子の常時オン状態を解除する双方向スイッチは、各ハーフブリッジ回路の直列接続した双方向スイッチのうち、何れか一方であることを特徴とする請求項7〜9の何れかに記載の単相−三相マトリックスコンバータ。 The bidirectional switch for releasing the normally-on state of the second gate terminal is any one of bidirectional switches connected in series in each half bridge circuit. Single-phase to three-phase matrix converter. 第一ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうことを特徴とする請求項10に記載の単相−三相マトリックスコンバータ。 11. The single-phase to three-phase matrix converter according to claim 10, wherein the bidirectional switch for canceling the normally-on state of the first gate terminal alternately performs bidirectional switches connected in series. 第二ゲート端子の常時オン状態を解除する双方向スイッチは、直列接続した双方向スイッチを交互に行なうことを特徴とする請求項11に記載の単相−三相マトリックスコンバータ。 12. The single-phase to three-phase matrix converter according to claim 11, wherein the bidirectional switch for releasing the normally-on state of the second gate terminal alternately performs bidirectional switches connected in series. 負荷側からの還流電流の経路に相当する各ハーフブリッジ回路の直列接続した双方向スイッチのうち何れか一方は常時オン状態を継続し、何れか他方の常時オン状態を解除することを特徴とする請求項10または11に記載の単相−三相マトリックスコンバータ。 Any one of the bidirectional switches connected in series of the half-bridge circuits corresponding to the path of the return current from the load side is always kept on, and the other always-on state is released. The single-phase to three-phase matrix converter according to claim 10 or 11. PWM制御の信号は、マイクロプロセッサから個別の信号により生成することを特徴とする請求項5〜14の何れかに記載の単相−三相マトリックスコンバータ。 15. The single-phase to three-phase matrix converter according to claim 5, wherein the PWM control signal is generated by an individual signal from a microprocessor. PWM制御の信号は、マイクロプロセッサからの変調率出力と、外部回路からのキャリア信号出力との比較により生成することを特徴とする請求項5〜14の何れかに記載の単相−三相マトリックスコンバータ。 15. The single-phase to three-phase matrix according to claim 5, wherein the PWM control signal is generated by comparing a modulation factor output from a microprocessor and a carrier signal output from an external circuit. converter.
JP2008231732A 2008-09-10 2008-09-10 Single phase-three phase matrix converter Pending JP2010068606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008231732A JP2010068606A (en) 2008-09-10 2008-09-10 Single phase-three phase matrix converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008231732A JP2010068606A (en) 2008-09-10 2008-09-10 Single phase-three phase matrix converter

Publications (1)

Publication Number Publication Date
JP2010068606A true JP2010068606A (en) 2010-03-25

Family

ID=42193699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008231732A Pending JP2010068606A (en) 2008-09-10 2008-09-10 Single phase-three phase matrix converter

Country Status (1)

Country Link
JP (1) JP2010068606A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011117948A1 (en) * 2010-03-26 2011-09-29 パナソニック株式会社 Bidirectional switch element and bidirectional switch circuit using same
JP2012004253A (en) * 2010-06-15 2012-01-05 Panasonic Corp Bidirectional switch, two-wire ac switch, switching power circuit, and method for driving bidirectional switch
WO2014115498A1 (en) * 2013-01-25 2014-07-31 パナソニック株式会社 Power conversion device, power conversion method, motor system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011117948A1 (en) * 2010-03-26 2011-09-29 パナソニック株式会社 Bidirectional switch element and bidirectional switch circuit using same
JP2011204993A (en) * 2010-03-26 2011-10-13 Panasonic Corp Bidirectional switch element and bidirectional switch circuit using the same
US8742467B2 (en) 2010-03-26 2014-06-03 Panasonic Corporation Bidirectional switching device and bidirectional switching circuit using the same
JP2012004253A (en) * 2010-06-15 2012-01-05 Panasonic Corp Bidirectional switch, two-wire ac switch, switching power circuit, and method for driving bidirectional switch
CN102315272A (en) * 2010-06-15 2012-01-11 松下电器产业株式会社 The driving method of bidirectional switch, AC two-conductor switch, switching power circuit and bidirectional switch
CN102315272B (en) * 2010-06-15 2015-07-08 松下电器产业株式会社 Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch
WO2014115498A1 (en) * 2013-01-25 2014-07-31 パナソニック株式会社 Power conversion device, power conversion method, motor system
US9531317B2 (en) 2013-01-25 2016-12-27 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus, power conversion method, and motor system
JPWO2014115498A1 (en) * 2013-01-25 2017-01-26 パナソニックIpマネジメント株式会社 Power conversion device, power conversion method, and motor system

Similar Documents

Publication Publication Date Title
JP5262101B2 (en) Power conversion circuit
US8299737B2 (en) Motor driving circuit
JP4772542B2 (en) Power converter
US8791744B2 (en) Semiconductor switching system
US9281680B2 (en) Power switching circuit
JP5651927B2 (en) Switching control circuit
US9281776B2 (en) Power conversion apparatus including different voltage-type bridge circuits
JP2010004588A (en) Method of driving gate of bidirectional switch, and power converter using it
JP5223610B2 (en) Power conversion circuit
JP2011172298A (en) Gate drive technique for bidirectional switch, and power converter that uses the same
JP5939908B2 (en) Synchronous rectifier circuit
JP2006020405A (en) Semiconductor switch circuit
JP2016158478A (en) Semiconductor element driving device
US20160241030A1 (en) Four segment ac mosfet switch
JP2010068606A (en) Single phase-three phase matrix converter
JP2010004697A (en) Method of driving gate of bidirectional switch and power conversion equipment using it
JP2010094006A (en) Gate drive circuit and inverter circuit using the same
JP5440201B2 (en) Gate driver for bidirectional switch
JP2011087368A (en) Power converting module, power converter using the same or, motor driver or air conditioner
JP2011109761A (en) Power conversion module, and power converter, motor drive or air conditioner each using the same
JP6167244B2 (en) Power conversion device, motor device and inverse converter module
JP2011151905A (en) Gate driving device for bidirectional switches
JP2011041348A (en) Power converter
JP2010057263A (en) Gate drive circuit
JP5423450B2 (en) Gate driver for bidirectional switch