JP5423316B2 - Layout design apparatus, layout design method, and program - Google Patents

Layout design apparatus, layout design method, and program Download PDF

Info

Publication number
JP5423316B2
JP5423316B2 JP2009245485A JP2009245485A JP5423316B2 JP 5423316 B2 JP5423316 B2 JP 5423316B2 JP 2009245485 A JP2009245485 A JP 2009245485A JP 2009245485 A JP2009245485 A JP 2009245485A JP 5423316 B2 JP5423316 B2 JP 5423316B2
Authority
JP
Japan
Prior art keywords
unit
wiring
layout
passage
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009245485A
Other languages
Japanese (ja)
Other versions
JP2011090624A (en
Inventor
知紀 沢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009245485A priority Critical patent/JP5423316B2/en
Publication of JP2011090624A publication Critical patent/JP2011090624A/en
Application granted granted Critical
Publication of JP5423316B2 publication Critical patent/JP5423316B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置のレイアウト設計装置、レイアウト設計方法、及びプログラムに関する。   The present invention relates to a semiconductor device layout design apparatus, a layout design method, and a program.

一般に、LSI(Large Scale Integration;大規模集積回路)におけるトランジスタ、抵抗などの回路素子の配置、及び回路素子間の配線等のレイアウトする処理は、コンピュータを用いたCAD(Computer Aided Design;コンピュータ支援設計)システム、例えば、レイアウト設計装置によって行われている。
近年、LSIの機能及び構成が複雑化すると共に、回路規模が増大している。このため、LSIの設計は、設計を効率的に進めるために、回路を複数のユニットに分け、半導体装置における複数のユニットの配置、及びユニット間の配線をする上位の階層の設計(フロアプラン設計)と、ユニット内における回路素子の配置、及び回路素子間の配線をする下位の階層の設計(レイアウト設計)とに階層化して行われる。この階層化におけるユニットは、半導体装置の機能を複数に分割することによって定められる。
In general, the layout of circuit elements such as transistors and resistors in LSI (Large Scale Integration) and the layout of wiring between circuit elements is performed by computer-aided CAD (Computer Aided Design). ) System, for example, by a layout design device.
In recent years, the functions and configurations of LSIs have become complicated, and the circuit scale has increased. For this reason, in order to advance the design efficiently, the LSI design is divided into a plurality of units, the arrangement of the plurality of units in the semiconductor device, and the design of the upper hierarchy for wiring between the units (floor plan design) ) And a lower level design (layout design) for arranging circuit elements in the unit and wiring between the circuit elements. The unit in this hierarchization is determined by dividing the function of the semiconductor device into a plurality.

階層化された設計では、上位の階層の設計を行い、LSIにおける複数のユニットそれぞれの領域を示す座標と、ユニット間を接続するグローバル配線の配置する座標とを決定する。この上位の階層のレイアウト設計を行うとき、ユニット間を接続するグローバル配線(以下、通過配線)が、レイアウトされた他のユニットの領域を通過することがしばしば発生する。
上位の階層の設計の後に行う下位の階層の設計において、グローバル配線と、ユニット内の回路素子を接続する配線とが同じ配線層を用いる場合、ユニット内のレイアウト設計をする際に、ユニット内を通過するグローバル配線(通過配線)が配置される領域を考慮してレイアウト設計をする必要があり、ユニット内を通過するグローバル配線は、下位の階層のレイアウト設計において障害物(制約条件)となる。
なお、ユニット間をグローバル配線で接続する際に、他のユニットの領域を通過しないように配線を配置することは可能である。この場合、グローバル配線のための十分な配線領域をユニット間に確保することによる面積の増加と、グローバル配線が各ユニットを迂回することによる配線長の増加とを許容する必要がある。更に、グローバル配線の配線長の増加は、遅延時間の増加をまねいてしまう。
In the hierarchized design, the upper hierarchy is designed, and the coordinates indicating the areas of the plurality of units in the LSI and the coordinates where the global wirings connecting the units are arranged are determined. When the layout design of the upper hierarchy is performed, it often occurs that a global wiring (hereinafter referred to as a passing wiring) that connects between units passes through an area of another unit that is laid out.
In the design of the lower hierarchy performed after the design of the upper hierarchy, if the global wiring uses the same wiring layer as the wiring that connects the circuit elements in the unit, It is necessary to design a layout in consideration of an area where a passing global wiring (passing wiring) is arranged. The global wiring passing through the unit becomes an obstacle (constraint condition) in the layout design of the lower hierarchy.
Note that when connecting the units with global wiring, it is possible to arrange the wirings so as not to pass through the area of other units. In this case, it is necessary to allow an increase in area by securing a sufficient wiring area for the global wiring between the units and an increase in wiring length due to the global wiring bypassing each unit. Furthermore, an increase in the wiring length of the global wiring leads to an increase in delay time.

また、LSIの階層化された設計において、同一の構成を有するユニットが複数ある場合、同一の構成を有するユニットのうち1つのユニットのレイアウトパターンを、基本のパターンとして共用することが一般的に行われている。そのため、共用するユニットのレイアウト設計は、それぞれのユニット内を通過するグローバル配線すべてを考慮してユニット内のレイアウト設計を行わなければならない。
そこで、特許文献1に記載の技術は、機能及び論理回路が同一のユニットが複数ある場合、その複数のユニットそれぞれの通過配線が配置される領域を足し合わせるマージを行い、このマージされた領域をユニット内に埋め込む(落とし込む)処理を行う。このユニット内に通過配線が落とし込まれた落とし込み禁止領域は、ユニット内の論理回路や配線の配置に対する制約条件の1つであり、落とし込み禁止領域を避けて当該ユニット内の論理回路や配線のレイアウト設計が行われている。また、特許文献2に記載の技術は、特許文献1と同様に、通過配線が配置される領域をマージした領域をユニット内に落とし込む処理を行うが、落とし込み禁止領域を、位置の変更可能な回路の一部として扱い、ユニット内の論理回路と同様にレイアウト設計を行っている。
In addition, in a hierarchical design of an LSI, when there are a plurality of units having the same configuration, the layout pattern of one unit among the units having the same configuration is generally shared as a basic pattern. It has been broken. Therefore, the layout design of the unit to be shared must be performed in the unit in consideration of all the global wiring passing through each unit.
Therefore, in the technique described in Patent Document 1, when there are a plurality of units having the same function and logic circuit, merging is performed by adding the areas where the passing wirings of the plurality of units are arranged. Perform the process of embedding (dropping) in the unit. The drop-in prohibition area where the passing wiring is dropped into this unit is one of the constraints on the arrangement of the logic circuits and wiring in the unit, and the layout of the logic circuit and wiring in the unit avoiding the drop-in prohibition area The design is done. In addition, the technique described in Patent Document 2 performs a process of dropping an area obtained by merging areas in which passing wirings are arranged into a unit, as in Patent Document 1, but a circuit that can change the position of the drop-in prohibition area. The layout is designed in the same way as the logic circuit in the unit.

特開2005-235804号公報JP 2005-235804 A 特開2005-332053号公報JP 2005-332053 A

しかしながら、特許文献1及び特許文献2に記載の方法では、同一の構成を有するユニットそれぞれの通過配線の領域をマージすることにより、マージした領域が当該ユニット内の領域で大きくなる場合、ユニット内のレイアウト設計の制約条件が増加するという問題がある。   However, in the methods described in Patent Document 1 and Patent Document 2, when the areas of the passing wirings of the units having the same configuration are merged, the merged area becomes larger in the area in the unit. There is a problem that the constraint conditions of the layout design increase.

本発明は、上記問題を解決すべくなされたもので、その目的は、通過配線の配置によるユニット内のレイアウト設計の制約条件の増加を抑制する半導体装置のレイアウト設計装置、レイアウト設計方法、及びプログラムを提供することにある。   SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a semiconductor device layout design apparatus, a layout design method, and a program for suppressing an increase in layout design constraints in a unit due to the arrangement of passing wirings. Is to provide.

上記問題を解決するために、本発明のレイアウト設計装置は、半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込むレイアウト情報取得部と、前記レイアウト情報取得部が取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する基本ユニット選択部と、前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する通過配線変更部とを具備することを特徴とする。
また、本発明のレイアウト設計方法は、レイアウト設計装置のレイアウト設計方法であって、前記レイアウト設計装置が、半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込む過程と、前記レイアウト設計装置が、前記レイアウト情報取得を記憶部から読み込む過程にて取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する過程と、前記レイアウト設計装置が、前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する過程とを具備することを特徴とする。
また、本発明のプログラムは、半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込むレイアウト情報取得手段、前記レイアウト情報取得手段が取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する基本ユニット選択手段、前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する通過配線変更手段としてコンピュータを動作させる。
In order to solve the above problem, the layout design apparatus of the present invention shows information indicating an area where a plurality of units constituting the semiconductor device are arranged and an area where wirings connecting the plurality of units are arranged. A unit having the same configuration among the plurality of units is detected from the layout information acquisition unit that reads layout information including information from the storage unit, and the layout information acquired by the layout information acquisition unit, and the detected unit A basic unit selection unit that selects, as a basic unit, a unit having the largest number of passing wirings, which is a portion where the wiring passes through the area of the unit, and an arrangement position of the passing wirings of each of the units having the same configuration Is changed to the same arrangement position as any of the passing wirings in the area of the basic unit, and the layout Characterized by comprising a passage line changing unit to update the broadcast.
Also, the layout design method of the present invention is a layout design method for a layout design apparatus, wherein the layout design apparatus includes information indicating an area in which a plurality of units constituting a semiconductor device are arranged, and between the plurality of units. a step of reading the layout information including the information indicating an area where the wiring is placed for connecting the storage unit, the layout design apparatus, from the layout information acquired in the process of reading the layout information acquired from the storage unit, A process of detecting a unit having the same configuration among the plurality of units and selecting a unit having the largest number of passing wirings as a basic unit among the detected units through which the wiring passes through a region of the unit. When the layout design apparatus, the arrangement of units each of the pass line having the same configuration The location was changed to the same position as one of the pass-through wiring in the area of the base unit, characterized by comprising the step of updating the layout information.
Further, the program of the present invention stores layout information including information indicating a region where a plurality of units constituting the semiconductor device are arranged and information indicating a region where a wiring connecting the plurality of units is arranged. layout information acquiring means for reading from the parts, the from the layout information layout information acquiring unit has acquired, wherein the detecting unit having the same configuration of the plurality of units, in the area of the wiring unit of the detected said unit A basic unit selection means for selecting a unit having the largest number of passing wirings as a basic unit, and a position of the passing wiring of each of the units having the same configuration in the region of the basic unit. Change the passing line to change the layout position to the same placement position as any of the passing lines It causes a computer to operate as a stage.

この発明によれば、ユニットと他のユニット間を接続するグローバル配線の通過によるユニット内のレイアウト設計の制約条件の増加を抑制することができ、ユニット内の領域がグローバル配線により分割されることにより、ユニットのレイアウト面積の増加などを防ぐことができる。   According to the present invention, it is possible to suppress an increase in the constraint conditions of the layout design in the unit due to the passage of the global wiring connecting the unit and other units, and the area in the unit is divided by the global wiring. It is possible to prevent an increase in the layout area of the unit.

本実施形態におけるレイアウト設計装置1の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the layout design apparatus 1 in this embodiment. 本実施形態における記憶部11に記憶されているレイアウト情報が表すレイアウトの一例を示す図である。It is a figure which shows an example of the layout which the layout information memorize | stored in the memory | storage part 11 in this embodiment represents. 本実施例におけるレイアウト設計装置1の再配線処理のフローを示す図である。It is a figure which shows the flow of the rewiring process of the layout design apparatus 1 in a present Example. 本実施形態において基本ユニット選択部13が基本ユニットに選択したCユニット133の領域内の通過配線を示す図である。It is a figure which shows the passing wiring in the area | region of C unit 133 which the basic unit selection part 13 selected as a basic unit in this embodiment. 図2に示すレイアウト情報に対して、ステップS103の終了後のレイアウト情報が示すレイアウトを示す図である。It is a figure which shows the layout which the layout information after completion | finish of step S103 with respect to the layout information shown in FIG. 図2に示したレイアウト情報に対して再配線処理を行った後のレイアウト情報が表すレイアウトを示す図である。FIG. 3 is a diagram illustrating a layout represented by layout information after performing rewiring processing on the layout information illustrated in FIG. 2.

以下、本発明の一実施形態によるレイアウト設計装置を図面を参照して説明する。
図1は、本実施形態におけるレイアウト設計装置1の構成を示す概略ブロック図である。図示するように、レイアウト設計装置1は、記憶部11と、レイアウト情報取得部12と、基本ユニット選択部13と、通過配線変更部14とを具備している。
Hereinafter, a layout design apparatus according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic block diagram showing the configuration of the layout design apparatus 1 in the present embodiment. As illustrated, the layout design apparatus 1 includes a storage unit 11, a layout information acquisition unit 12, a basic unit selection unit 13, and a passing wiring change unit 14.

記憶部11は、レイアウト情報を記憶している。このレイアウト情報は、半導体装置を構成する複数のユニットが半導体装置内において配置されている領域を示す座標を表す情報と、ユニット間を接続するグローバル配線の配置されている領域を示す座標を表す配置情報とを含む情報である。   The storage unit 11 stores layout information. This layout information includes information indicating coordinates indicating a region where a plurality of units constituting the semiconductor device are arranged in the semiconductor device, and arrangement indicating coordinates indicating a region where a global wiring connecting the units is arranged. Information including information.

レイアウト情報取得部12は、記憶部11からレイアウト情報を読み出し、読み出したレイアウト情報を基本ユニット選択部13に出力する。基本ユニット選択部13は、半導体装置を構成する複数のユニットに予め割り当てられた識別子、例えば、ユニット名により複数のユニットのうち同じ構成を有するユニットを検出し、検出した同じ構成を有するユニットのうちグローバル配線が当該ユニットの領域内を通過する数の最も多いユニットを基本ユニットに選択する。以下、グローバル配線のうちユニットの領域内を通過する部分を通過配線という。   The layout information acquisition unit 12 reads layout information from the storage unit 11 and outputs the read layout information to the basic unit selection unit 13. The basic unit selection unit 13 detects an identifier assigned in advance to a plurality of units constituting the semiconductor device, for example, a unit having the same configuration among the plurality of units based on the unit name, and among the units having the detected same configuration The unit with the largest number of global wiring passing through the area of the unit is selected as the basic unit. Hereinafter, a portion of the global wiring that passes through the unit area is referred to as a passing wiring.

通過配線変更部14は、基本ユニット内の通過配線のユニット内における領域を示す座標により表される配置位置のいずれかを選択し、基本ユニットと同じ構成を有するユニットの通過配線のユニット内における配置位置を選択した配置位置に変更する。以下、配置位置は、ユニット内における通過配線の領域が配置された位置を示す。
また、通過配線変更部14は、変更する通過配線の配置位置を選択する際、変更対象の通過配線と、基本ユニット内の選択する通過配線とが平行なこと、通過配線の配置位置を変更することによりグローバル配線の配線長が長くならないことを条件として通過配線の配置位置を選択する。なお、前述の条件を満たす通過配線が複数ある場合は、ユニット内の通過配線のうち変更する部分が少ない配置位置を選択するなどして1つの通過配線の配置位置を選択する。この場合、通過配線変更部14は、条件を満たすユニット内の配置位置に変更したときのそれぞれのグローバル配線の配線長を算出し、算出した配線長のうち最も短い配置位置を選択する。
The passage wiring changing unit 14 selects any one of the arrangement positions represented by the coordinates indicating the area in the unit of the passage wiring in the basic unit, and arranges the passage wiring of the unit having the same configuration as the basic unit in the unit. Change the position to the selected placement position. Hereinafter, the arrangement position indicates the position where the area of the passing wiring in the unit is arranged.
Further, when the passage wiring changing unit 14 selects the placement position of the passage wiring to be changed, the passage wiring to be changed is parallel to the passage wiring to be selected in the basic unit, and the passage wiring placement position is changed. Accordingly, the arrangement position of the passing wiring is selected on the condition that the wiring length of the global wiring does not become long. When there are a plurality of passage wirings that satisfy the above-described conditions, the placement position of one passage wiring is selected by selecting a placement position with few portions to be changed among the passage wirings in the unit. In this case, the passing wiring changing unit 14 calculates the wiring length of each global wiring when changing to the arrangement position in the unit satisfying the condition, and selects the shortest arrangement position among the calculated wiring lengths.

また、通過配線変更部14は、基本ユニット選択部13が検出した同一の構成を有するユニットの領域に沿って外部に配置されたグローバル配線を当該ユニットの通過配線にすると共に、当該ユニットの領域内における当該通過配線の配置位置を、基本ユニットの領域内における通過配線のうちのいずれかの配置位置と同じに変更する。この動作においても、通過配線変更部14は、前記の条件と、変更に伴うグローバル配線を移動させる量が少なくなることとを適用して、基本ユニットの通過配線の配置位置を選択する。
また、通過配線変更部14は、配置位置を変更したグローバル配線の情報を含むレイアウト情報を記憶部11に記憶させる。
In addition, the passing wiring changing unit 14 converts the global wiring arranged outside along the region of the unit having the same configuration detected by the basic unit selecting unit 13 to the passing wiring of the unit, and within the region of the unit. Is changed to the same position as any one of the passing lines in the area of the basic unit. Also in this operation, the passing wiring changing unit 14 selects the position of the passing wiring of the basic unit by applying the above-described condition and the amount of movement of the global wiring accompanying the change.
Further, the passing wiring changing unit 14 causes the storage unit 11 to store layout information including information on the global wiring whose arrangement position has been changed.

図2は、本実施形態における記憶部11に記憶されているレイアウト情報が示すレイアウトの一例を示す図である。図2に示すように、半導体装置100は、同一の構成を有する6個のCユニット131〜136と、Aユニット111と、Bユニット121と、Dユニット141と、各ユニット間を接続するグローバル配線L101〜L106、L201〜204とを具備している。Aユニット111、Bユニット121、Cユニット131〜136と、Dユニット141とは、矩形状の領域を有し、上辺、下辺、左辺、及び右辺の境界により領域が定められている。また、Cユニット131〜136が配置されている領域は、同じ形状である。以下、図において、鉛直方向を上下方向といい、水平方向を左右方向という。   FIG. 2 is a diagram illustrating an example of the layout indicated by the layout information stored in the storage unit 11 according to the present embodiment. As shown in FIG. 2, the semiconductor device 100 includes six C units 131 to 136 having the same configuration, an A unit 111, a B unit 121, a D unit 141, and global wiring that connects the units. L101 to L106 and L201 to 204 are provided. The A unit 111, the B unit 121, the C units 131 to 136, and the D unit 141 have a rectangular area, and the areas are defined by boundaries of the upper side, the lower side, the left side, and the right side. Moreover, the area | region where C unit 131-136 is arrange | positioned is the same shape. Hereinafter, in the drawings, the vertical direction is referred to as the up-down direction, and the horizontal direction is referred to as the left-right direction.

グローバル配線L101は、Cユニット133とAユニット111とを接続している。グローバル配線L102は、Cユニット133の領域内を上側の境界(上辺)と下側の境界(下辺)とに交差する上下方向に通過して、Cユニット132とAユニット111とを接続している。グローバル配線L103は、Cユニット132、133の領域内それぞれを上下方向に通過して、Cユニット131とAユニット111とを接続している。   The global wiring L101 connects the C unit 133 and the A unit 111. The global wiring L102 passes through the region of the C unit 133 in the vertical direction intersecting the upper boundary (upper side) and the lower boundary (lower side), and connects the C unit 132 and the A unit 111. . The global wiring L103 passes through the areas of the C units 132 and 133 in the vertical direction to connect the C unit 131 and the A unit 111.

グローバル配線L104は、Cユニット136とAユニット111とを接続している。グローバル配線L105は、Cユニット136の領域内を上下方向に通過して、Cユニット135とAユニット111とを接続している。グローバル配線L106は、Cユニット135の領域を上側の境界(上辺)と右側の境界(右辺)とに交差するように通過して、Cユニット134とAユニット111とを接続している。   The global wiring L104 connects the C unit 136 and the A unit 111. The global wiring L105 passes through the area of the C unit 136 in the vertical direction, and connects the C unit 135 and the A unit 111. The global wiring L106 passes the region of the C unit 135 so as to intersect the upper boundary (upper side) and the right boundary (right side), and connects the C unit 134 and the A unit 111.

グローバル配線L201は、Cユニット133、136の領域内を左側の境界(左辺)と右側の境界(右辺)とに交差する左右方向に通過して、Aユニット111とDユニット141とを接続している。グローバル配線L202は、Cユニット133、136の領域内を左右方向に通過して、Bユニット121とDユニット141とを接続している。グローバル配線L203は、Cユニット132、135の領域内を左右方向に通過して、Bユニット121と、Dユニット141とを接続している。グローバル配線L204は、Cユニット131〜136の領域を迂回して、Cユニット131〜134に沿って外部に配置され、Bユニット121とDユニット141とを接続している。   The global wiring L201 passes through the region of the C units 133 and 136 in the left-right direction intersecting the left boundary (left side) and the right boundary (right side), and connects the A unit 111 and the D unit 141. Yes. The global wiring L202 passes through the area of the C units 133 and 136 in the left-right direction, and connects the B unit 121 and the D unit 141. The global wiring L203 passes through the area of the C units 132 and 135 in the left-right direction, and connects the B unit 121 and the D unit 141. The global wiring L204 bypasses the area of the C units 131 to 136, is arranged outside along the C units 131 to 134, and connects the B unit 121 and the D unit 141.

図3は、本実施例におけるレイアウト設計装置1の再配線処理のフローを示す図である。ここでは、図2に示したレイアウト情報が記憶部11に記憶されている場合について再配線処理を説明する。   FIG. 3 is a diagram showing a flow of rewiring processing of the layout design apparatus 1 in the present embodiment. Here, the rewiring process will be described in the case where the layout information illustrated in FIG. 2 is stored in the storage unit 11.

まず、レイアウト情報取得部12は、記憶部11からレイアウト情報(図2)を読み出して、読み出したレイアウト情報を基本ユニット選択部13に出力する(ステップS101)。
基本ユニット選択部13は、入力されたレイアウト情報に含まれるAユニット111、Bユニット121、Cユニット131〜136、及びDユニット141のうち同一の構成を有するCユニット131〜136を検出する。そして、基本ユニット選択部13は、検出したCユニット131〜136のうち通過配線の数が最も多いCユニット133を基本ユニットに選択する(ステップS102)。
First, the layout information acquisition unit 12 reads layout information (FIG. 2) from the storage unit 11, and outputs the read layout information to the basic unit selection unit 13 (step S101).
The basic unit selection unit 13 detects C units 131 to 136 having the same configuration among the A unit 111, the B unit 121, the C units 131 to 136, and the D unit 141 included in the input layout information. Then, the basic unit selection unit 13 selects the C unit 133 having the largest number of passing wires among the detected C units 131 to 136 as a basic unit (step S102).

図4は、本実施形態において基本ユニット選択部13が基本ユニットに選択したCユニット133の領域内の通過配線L102a、L103a、L201a、L202aを示す図である。図示するように、Cユニット133の領域内には、グローバル配線L201がCユニット133の領域を通過する部分である通過配線L201aと、グローバル配線L201がCユニット133の領域を通過する部分である通過配線L202aと、グローバル配線L102がCユニット133の領域を通過する部分である通過配線L102aと、グローバル配線L103がCユニット133の領域を通過する部分である通過配線L103aとがある。   FIG. 4 is a diagram showing the passing wirings L102a, L103a, L201a, and L202a in the area of the C unit 133 selected as the basic unit by the basic unit selection unit 13 in this embodiment. As shown in the figure, in the area of the C unit 133, the global wiring L201 passes through the area of the C unit 133, and the global wiring L201 passes through the area of the C unit 133. There are a wiring L202a, a passing wiring L102a where the global wiring L102 passes through the area of the C unit 133, and a passing wiring L103a where the global wiring L103 passes through the area of the C unit 133.

図3に戻り、通過配線変更部14は、基本ユニット選択部13が基本ユニットに選択したCユニット133の通過配線L102a、L103a、L201a、L202aの配置位置に応じて、Cユニット133と同一の構成を有するCユニット131、132、134〜136の領域内の通過配線の配置位置を変更する。ここでは、通過配線変更部14は、通過配線を有するCユニット132、135、136を対象として通過配線の配置位置の変更処理を行う(ステップS103)。
以下、通過配線変更部14が行う具体的な動作について図2に示したレイアウトを用いて説明する。
Returning to FIG. 3, the passage wiring changing unit 14 has the same configuration as the C unit 133 according to the arrangement positions of the passage wirings L102a, L103a, L201a, and L202a of the C unit 133 selected as the basic unit by the basic unit selection unit 13. The arrangement position of the passing wiring in the area of the C units 131, 132, and 134 to 136 having the above is changed. Here, the passage wiring changing unit 14 performs a process of changing the arrangement position of the passage wiring for the C units 132, 135, and 136 having the passage wiring (step S103).
Hereinafter, a specific operation performed by the passage wiring changing unit 14 will be described using the layout shown in FIG.

まず、通過配線変更部14は、基本ユニット内の通過配線L102a、L103a、L201a、L202aの配置位置からいずれかを選択し、Cユニット132の領域内を通過するグローバル配線L103、L203の配置位置を変更する。このとき、通過配線変更部14は、Cユニット132の領域内を通過するグローバル配線L103と平行な通過配線L102a、L103aの配置位置のうち、通過配線の変更する部分が少ない通過配線L102aの配置位置を選択して、Cユニット132の領域内を通過するグローバル配線L103の通過配線の配置位置を変更する。
また、通過配線変更部14は、Cユニット132の領域内を通過するグローバル配線L203の通過配線の配置位置を通過配線L201aの配置位置に変更する。
First, the passage wiring changing unit 14 selects one of the placement positions of the passage wirings L102a, L103a, L201a, and L202a in the basic unit, and sets the placement positions of the global wirings L103 and L203 that pass through the area of the C unit 132. change. At this time, the passage wiring changing unit 14 has an arrangement position of the passage wiring L102a in which the portion of the passage wiring to be changed is small among the arrangement positions of the passage wirings L102a and L103a parallel to the global wiring L103 passing through the region of the C unit 132. Is selected, and the arrangement position of the passing wiring of the global wiring L103 passing through the area of the C unit 132 is changed.
In addition, the passage wiring changing unit 14 changes the passage wiring arrangement position of the global wiring L203 passing through the area of the C unit 132 to the arrangement position of the passage wiring L201a.

また、通過配線変更部14は、Cユニット135の領域内を通過するグローバル配線L106の通過する方向と同一の通過配線が、基本ユニットにないので、変更を行わない。一方、通過配線変更部14は、Cユニット135の領域内を通過するグローバル配線L203の通過配線の配置位置を通過配線L201aの配置位置に変更する。
また、通過配線変更部14は、Cユニット136内を通過するグローバル配線L103と平行な通過配線L102a、L103aの配置位置のうち、通過配線L102aの配置位置を選択して、Cユニット136の領域内を通過するグローバル配線L103の通過配線の配置位置を通過配線L102aの配置位置に変更する。
Further, the passing wiring changing unit 14 does not change the basic unit because there is no passing wiring in the same direction as the global wiring L106 passing through the area of the C unit 135. On the other hand, the passage wiring changing unit 14 changes the position of the passage wiring of the global wiring L203 passing through the area of the C unit 135 to the position of the passage wiring L201a.
Further, the passage wiring changing unit 14 selects the placement position of the passage wiring L102a from the placement positions of the passage wirings L102a and L103a parallel to the global wiring L103 passing through the C unit 136, and within the region of the C unit 136. Is changed to the arrangement position of the passage wiring L102a.

そして、通過配線変更部14は、Cユニット132、135、136の通過配線の配置位置を変更に応じてグローバル配線L103、L203、L105それぞれのユニットの領域と重ならない部分の配置する領域を変更する。このとき、通過配線変更部14は、グローバル配線L103、L203、L105の配線長が増加しないように配置する領域の変更を行う。
以上の動作が、図2に示すレイアウト情報を対象とした場合、ステップS103において通過配線変更部14の行う動作である。
Then, the passage wiring changing unit 14 changes the area where the portions that do not overlap the areas of the units of the global wirings L103, L203, and L105 are arranged according to the change of the arrangement position of the passage wiring of the C units 132, 135, and 136. . At this time, the passing wiring changing unit 14 changes the arrangement area so that the wiring lengths of the global wirings L103, L203, and L105 do not increase.
The above operation is the operation performed by the passage wiring changing unit 14 in step S103 when the layout information shown in FIG. 2 is targeted.

図5は、図2に示すレイアウト情報に対して、ステップS103の終了後のレイアウト情報が示すレイアウトを示す図である。図示するように、Cユニット132、136の通過配線がCユニット133の領域内の通過配線と同じ配置位置に変更されている。また、Cユニット135の領域内を通過するグローバル配線L203の配置位置が変更されている。   FIG. 5 is a diagram showing a layout indicated by the layout information after step S103 with respect to the layout information shown in FIG. As shown in the drawing, the passing wirings of the C units 132 and 136 are changed to the same arrangement positions as the passing wirings in the region of the C unit 133. In addition, the arrangement position of the global wiring L203 passing through the area of the C unit 135 is changed.

次に、通過配線変更部14は、同一の構成を有するCユニット135、136の領域に沿って配置されたグローバル配線L106をCユニット135、136の通過配線として扱う。そして、通過配線変更部14は、Cユニット135、136の領域内のグローバル配線L106の配置位置を、基本ユニット内の通過配線L102a、L103a、L201a、L202aのいずれかの配置位置に変更する。
また、通過配線変更部14は、Cユニット131、134の領域に沿って配置されたグローバル配線L204を通過配線として扱う。そして、通過配線変更部14は、Cユニット131、134の領域内のグローバル配線L204の配置位置を、基本ユニット内の通過配線L102a、L103a、L201a、L202aのいずれかの配置位置に変更をする(ステップS104)。
Next, the passage wiring changing unit 14 treats the global wiring L106 arranged along the region of the C units 135 and 136 having the same configuration as the passage wiring of the C units 135 and 136. Then, the passage wiring changing unit 14 changes the arrangement position of the global wiring L106 in the region of the C units 135 and 136 to any one of the passage wirings L102a, L103a, L201a, and L202a in the basic unit.
In addition, the passing wiring changing unit 14 treats the global wiring L204 arranged along the area of the C units 131 and 134 as a passing wiring. Then, the passage wiring changing unit 14 changes the placement position of the global wiring L204 in the area of the C units 131 and 134 to any one of the passage wirings L102a, L103a, L201a, and L202a in the basic unit ( Step S104).

以下、通過配線変更部14が行う具体的な動作について説明する。
通過配線変更部14は、Cユニット131の上辺に沿って外部に配置されているグローバル配線L204を、Cユニット131の通過配線に変更すると共に、基本ユニットの通過配線L102a、L103a、L201a、L202aから、通過配線L201aの配置位置を選択し、Cユニット131におけるグローバル配線L204の通過配線の配置位置を通過配線L201aの配置位置に変更する。
また、通過配線変更部14は、Cユニット134の上辺に沿って外部に配置されているグローバル配線L204を、Cユニット134の通過配線に変更すると共に、基本ユニットの通過配線L102a、L103a、L201a、L202aから、通過配線L201aの配置位置を選択し、Cユニット134におけるグローバル配線L204の通過配線の配置位置を通過配線L201aの配置位置に変更する。
Hereinafter, specific operations performed by the passage wiring changing unit 14 will be described.
The passing wiring changing unit 14 changes the global wiring L204 arranged outside along the upper side of the C unit 131 to the passing wiring of the C unit 131, and from the passing wirings L102a, L103a, L201a, and L202a of the basic unit. Then, the arrangement position of the passage wiring L201a is selected, and the arrangement position of the passage wiring of the global wiring L204 in the C unit 131 is changed to the arrangement position of the passage wiring L201a.
The passing wiring changing unit 14 changes the global wiring L204 arranged outside along the upper side of the C unit 134 to the passing wiring of the C unit 134, and also passes through the basic unit passing wirings L102a, L103a, L201a, The arrangement position of the passage wiring L201a is selected from L202a, and the arrangement position of the passage wiring of the global wiring L204 in the C unit 134 is changed to the arrangement position of the passage wiring L201a.

更に、通過配線変更部14は、Cユニット135の右辺に沿って外部に配置されているグローバル配線L106をCユニット135の通過配線に変更すると共に、基本ユニットの通過配線L102a、L103a、L202aから、通過配線L102aの配置位置を選択して、Cユニット135におけるグローバル配線L106の通過配線の配置位置を通過配線L102aの配置位置に変更する。
また、通過配線変更部14は、Cユニット136の右辺に沿って外部に配置されるグローバル配線L106をCユニット136の通過配線に変更すると共に、基本ユニットの通過配線L103aの配置位置を選択して、Cユニット136におけるグローバル配線L106の通過配線の配置位置を通過配線L103aの配置位置に変更する。
Further, the passage wiring changing unit 14 changes the global wiring L106 arranged outside along the right side of the C unit 135 to the passage wiring of the C unit 135, and from the passage wirings L102a, L103a, and L202a of the basic unit, The arrangement position of the passage wiring L102a is selected, and the arrangement position of the passage wiring of the global wiring L106 in the C unit 135 is changed to the arrangement position of the passage wiring L102a.
Further, the passage wiring changing unit 14 changes the global wiring L106 arranged outside along the right side of the C unit 136 to the passage wiring of the C unit 136, and selects the arrangement position of the passage wiring L103a of the basic unit. Then, the arrangement position of the passage wiring of the global wiring L106 in the C unit 136 is changed to the arrangement position of the passage wiring L103a.

そして、通過配線変更部14は、グローバル配線L106に対して行った配置位置の変更に応じてCユニット134とCユニット135との間、Cユニット135とCユニット136との間、及びCユニット135とAユニット111との間それぞれの部分のグローバル配線L106、すなわち、グローバル配線L106の各ユニットの領域と重ならない通過配線部分以外の領域の配置を変更する。また、通過配線変更部14は、グローバル配線L204に対して行った配置位置の変更に応じて、Bユニット121とCユニット134との間、Cユニット134とCユニット131との間、及びCユニット131とDユニット141との間それぞれの部分のグローバル配線L204の各ユニットの領域と重ならない領域の配置を変更する。
以上の動作が、図5に示すレイアウト情報を対象とした場合、ステップS104において、通過配線変更部14の動作である。
Then, the passing wiring changing unit 14 is arranged between the C unit 134 and the C unit 135, between the C unit 135 and the C unit 136, and between the C unit 135 according to the change of the arrangement position performed on the global wiring L106. And the arrangement of the area other than the pass-through wiring part that does not overlap the area of each unit of the global wiring L106. In addition, the passing wiring changing unit 14 is arranged between the B unit 121 and the C unit 134, between the C unit 134 and the C unit 131, and between the C unit according to the change of the arrangement position performed on the global wiring L204. The arrangement of the area that does not overlap the area of each unit of the global wiring L204 in each part between 131 and the D unit 141 is changed.
When the above operation is intended for the layout information shown in FIG. 5, it is the operation of the passing wire changing unit 14 in step S <b> 104.

次に、通過配線変更部14は、Cユニット131〜136それぞれの通過配線の配置位置と、グローバル配線L103、L105、L106、L203、L204を配置する領域とを変更したレイアウト情報を記憶部11に記憶させる(ステップS105)。
以上が、レイアウト設計装置1が行う再配線処理のフロー(ステップS101〜ステップS105)である。
Next, the passage wiring changing unit 14 stores layout information obtained by changing the arrangement positions of the passage wirings of the C units 131 to 136 and the areas where the global wirings L103, L105, L106, L203, and L204 are arranged in the storage unit 11. Store (step S105).
The above is the flow of the rewiring process performed by the layout design apparatus 1 (steps S101 to S105).

図6は、図5に示したレイアウト情報に対して、ステップS104の動作の終了後のレイアウト情報、すなわち、図2に示したレイアウト情報に対して再配線処理を行った後のレイアウト情報が表すレイアウトを示す図である。図示するように、Cユニット131、134を迂回して配置されていたグローバル配線L204が、Cユニット131、134の通過配線として配置される領域が変更されている。また、Cユニット135、136の右辺に沿って配置されていたグローバル配線L106が、Cユニット135、136の通過配線として配置される領域が変更されている。   6 represents the layout information shown in FIG. 5 after the completion of the operation in step S104, that is, the layout information after the rewiring process is performed on the layout information shown in FIG. It is a figure which shows a layout. As shown in the drawing, the area where the global wiring L204 arranged around the C units 131 and 134 is arranged as a passing wiring of the C units 131 and 134 is changed. Further, the area where the global wiring L106 arranged along the right side of the C units 135 and 136 is arranged as a passing wiring of the C units 135 and 136 is changed.

以上のように、レイアウト設計装置1は、同一の構成を有するCユニット131〜136のうち、最も通過配線の数の多いCユニット133を基本ユニットに選択し基本ユニットの通過配線の配置位置に合わせるように他のCユニット131、132、134〜136の通過配線を配置位置を変更するようにした。これにより、Cユニット131〜136の通過配線が配置された領域をすべてマージした領域を、Cユニットの論理回路をレイアウトする際の制約条件とする場合に比べ、少ない領域を制約条件とすることができる。その結果、基本ユニット内の通過配線の領域を落とし込み禁止領域とした制約条件を用いることで、Cユニット131〜136の共通のレイアウト設計において、論理素子や配線が配置されない無駄な領域を減らすことができ、Cユニットの集積密度を改善し、効率的なレイアウト設計を行うことができる。   As described above, the layout design apparatus 1 selects the C unit 133 having the largest number of passing wirings among the C units 131 to 136 having the same configuration as the basic unit and matches the arrangement position of the passing wiring of the basic unit. Thus, the arrangement positions of the passing wirings of the other C units 131, 132, and 134 to 136 are changed. As a result, the area obtained by merging all the areas where the passing wirings of the C units 131 to 136 are merged is set as a restriction condition compared to a restriction condition when the logic circuit of the C unit is laid out. it can. As a result, by using the constraint condition that the pass-through wiring area in the basic unit is set as a prohibited area, it is possible to reduce a useless area where logic elements and wiring are not arranged in the common layout design of the C units 131 to 136. In addition, the integration density of the C unit can be improved and an efficient layout design can be performed.

すなわち、レイアウト設計装置1は、同一の構成を有するユニットを検出すると、当該ユニットのうち最も通過配線の数が多いものを基本ユニットに選択し、基本ユニット内の通過配線の領域に該当する領域を、同一構成を有する各ユニットの通過配線を配置する領域とする。これにより、下位のユニットのレイアウト設計を行う際の落とし込み禁止領域(制約条件)の増加を抑制して、制約条件を減らすことで効率的なレイアウト設計を行うことができる。   That is, when the layout design apparatus 1 detects a unit having the same configuration, the layout design apparatus 1 selects the unit having the largest number of passing wires among the units as a basic unit, and selects a region corresponding to the region of the passing wires in the basic unit. A region where the passing wiring of each unit having the same configuration is arranged. Thus, an efficient layout design can be performed by suppressing an increase in the drop-in prohibition area (constraint condition) when designing the layout of the lower unit and reducing the constraint condition.

また、レイアウト設計装置1が行う再配線処理は、1ビットごとの信号配線に対して行う場合と、複数の1ビットの信号配線からなるバス配線に対して行う場合とに違いはなく、ユニット内を通過する配置位置のみに着目して配置位置を変更することができる。   The rewiring process performed by the layout design apparatus 1 is not different between the case where it is performed for signal wiring for each bit and the case where it is performed for bus wiring composed of a plurality of 1-bit signal wirings. The arrangement position can be changed by paying attention only to the arrangement position that passes through.

なお、本実施形態では、レイアウト設計装置1は、読み出したレイアウト情報に対して、ステップS103の次にステップS104を行う場合について説明したが、逆の順に行うようにしてもよい。また、ステップS104を行わずに再配線処理を終了してもよい。
また、通過配線変更部14は、同一構成を有するユニットの通過配線を変更する配置位置を各ユニットごとに選択して決定する例を示したが、通過配線を有するユニットすべての通過配線が選択し得る配置位置の組合せすべてについて試行し、そのうち最もグローバル配線の配線長が短くなる組合せの通過配線の配置位置を選択するようにしてもよい。このとき、グローバル配線の伝搬遅延時間の総和が最小になる組合せを選択するようにしてもよい。
In the present embodiment, the layout design apparatus 1 has been described with reference to the case where step S104 is performed next to step S103 on the read layout information, but the layout information may be performed in the reverse order. Further, the rewiring process may be terminated without performing step S104.
In addition, although the example in which the passage wiring changing unit 14 selects and determines the arrangement position for changing the passage wiring of the unit having the same configuration for each unit is shown, the passage wiring of all the units having the passage wiring is selected. It is possible to try all the combinations of arrangement positions to be obtained, and to select the arrangement position of the passing wiring of the combination in which the wiring length of the global wiring is the shortest. At this time, a combination that minimizes the sum of the propagation delay times of the global wirings may be selected.

また、通過配線変更部14は、ユニット内の通過配線の配置位置を変更する際、グローバル配線に設けられる遅延時間の制約を満たすことを配置位置を選択する条件としてもよい。
また、レイアウト情報は、グローバル配線に挿入されたバッファを含んでいてもよい。この場合、通過配線変更部14は、ユニット内の通過配線だけではなくユニット内に配置されたバッファの配置位置も通過配線と同様に、基本ユニット内に配置されたバッファのうちのいずれかと同じ配置位置に変更する。
In addition, when changing the arrangement position of the passage wiring in the unit, the passage wiring changing unit 14 may satisfy the delay time constraint provided in the global wiring as a condition for selecting the arrangement position.
The layout information may include a buffer inserted in the global wiring. In this case, the passage wiring changing unit 14 is arranged not only in the passage wiring in the unit but also in the placement position of the buffer arranged in the unit, as in the case of the passage wiring, in the same arrangement as any of the buffers arranged in the basic unit. Change to position.

また、本実施形態では、レイアウト設計装置1は、記憶部11を具備する構成としたが、これに限らず、外部からレイアウト情報が入力され、通過配線の配置位置を変更した後のレイアウト情報を外部に出力するようにしてもよい。この場合、レイアウト情報取得部12は、外部からレイアウト情報を読み出し、或いは、入力される。通過配線変更部14は、グローバル配線の配置位置を変更したレイアウト情報を外部に出力する。   In the present embodiment, the layout design device 1 includes the storage unit 11. However, the layout information is not limited to this, and layout information after the layout information is input from the outside and the arrangement position of the passage wiring is changed is displayed. You may make it output outside. In this case, the layout information acquisition unit 12 reads or inputs layout information from the outside. The passing wiring changing unit 14 outputs the layout information in which the arrangement position of the global wiring is changed to the outside.

また、本実施形態では、通過配線変更部14は、通過配線の変更位置を選択する際に、グローバル配線が通過する方向が同一であることを条件の1つとして、上下方向と左右方向とを方向が同一であることの判定条件としたが、この方向を更に細かく定めてもよい。例えば、ユニットの右辺の上側と、上辺の左側との境界を通過する通過配線など方向を定める。これにより、ユニットの領域が大きい場合や、ユニット内の通過配線が多い場合に、選択の対象となる通過配線の配置位置を減らして、選択に要する時間を削減することにより、ターン・アラウンド・タイム(処理時間)を短くすることができる。   In the present embodiment, when the passage wiring changing unit 14 selects the change position of the passage wiring, the passage wiring changing unit 14 sets the vertical direction and the horizontal direction as one of the conditions that the global wiring passes in the same direction. Although the determination condition that the directions are the same is used, this direction may be determined more finely. For example, a direction such as a passing wire passing through the boundary between the upper side of the right side of the unit and the left side of the upper side is determined. As a result, when the unit area is large or there are many passing wires in the unit, the turnaround time can be reduced by reducing the position of the passing wires to be selected and reducing the time required for selection. (Processing time) can be shortened.

上述のレイアウト設計装置1は内部に、コンピュータシステムを有していてもよい。その場合、上述した再配線処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われることになる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。   The layout design apparatus 1 described above may have a computer system inside. In that case, the process of the rewiring process described above is stored in a computer-readable recording medium in the form of a program, and the above process is performed by the computer reading and executing this program. Here, the computer-readable recording medium means a magnetic disk, a magneto-optical disk, a CD-ROM, a DVD-ROM, a semiconductor memory, or the like. Alternatively, the computer program may be distributed to the computer via a communication line, and the computer that has received the distribution may execute the program.

1 レイアウト設計装置
11 記憶部
12 レイアウト情報取得部
13 基本ユニット選択部
14 通過配線変更部
100 半導体装置
111 Aユニット
121 Bユニット
131、132、133、134、135、136 Cユニット
141 Dユニット
L101、L102、L103、L104、L105、L106、L201、L202、L203、L204 グローバル配線
L102a、L103a、L201a、L202a 通過配線
DESCRIPTION OF SYMBOLS 1 Layout design apparatus 11 Memory | storage part 12 Layout information acquisition part 13 Basic unit selection part 14 Passing wiring change part 100 Semiconductor device 111 A unit 121 B unit 131, 132, 133, 134, 135, 136 C unit 141 D unit L101, L102 , L103, L104, L105, L106, L201, L202, L203, L204 Global wiring L102a, L103a, L201a, L202a Passing wiring

Claims (6)

半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込むレイアウト情報取得部と、
前記レイアウト情報取得部が取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する基本ユニット選択部と、
前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する通過配線変更部と
を具備することを特徴とするレイアウト設計装置。
A layout information acquisition unit for reading layout information including information indicating a region where a plurality of units constituting the semiconductor device are disposed and information indicating a region where wirings connecting the plurality of units are disposed from a storage unit; ,
From the layout information acquired by the layout information acquisition unit, a unit having the same configuration among the plurality of units is detected, and a passing wiring that is a portion of the detected unit through which the wiring passes through the region of the unit A basic unit selector that selects the unit with the largest number of
A passage wiring changing section that changes the layout position of the passage wiring of each unit having the same configuration to the same placement position as one of the passage wirings in the region of the basic unit, and updates the layout information; A layout design apparatus comprising:
前記通過配線変更部が、前記同一の構成を有するユニットそれぞれの通過配線の配置位置を変更する際、該通過配線を含む前記配線の配線長が短くなる配置位置を前記基本ユニットの通過配線の配置位置から選択する
ことを特徴とする請求項1に記載のレイアウト設計装置。
When the passage wiring changing unit changes the placement position of the passage wiring of each unit having the same configuration, the placement position where the wiring length of the wiring including the passage wiring is shortened is the placement of the passage wiring of the basic unit. The layout design apparatus according to claim 1, wherein the layout design apparatus is selected from positions.
前記通過配線変更部が、前記同一の構成を有するユニットの領域に沿って外部に配置された前記配線を該ユニットの通過配線とすると共に、該ユニットの領域内において該通過配線の配置位置を、記基本ユニットの領域内の通過配線のうちのいずれかと同じ配置位置に変更する
ことを特徴とする請求項1又は請求項2に記載のレイアウト設計装置。
The passage wiring changing unit, the wiring arranged outside along the region of the unit having the same configuration as the passage wiring of the unit, the placement position of the passage wiring in the unit region, The layout design apparatus according to claim 1, wherein the layout design apparatus is changed to the same arrangement position as any one of the passing wirings in the region of the basic unit.
前記レイアウト情報が、前記配線に接続されたバッファの配置された配置位置を示す情報を含み、
前記通過配線変更部が、前記同一の構成を有するユニットの領域内に配置された前記バッファの配置位置を、前記基本ユニットの領域内に配置された前記バッファのうちのいずれかと同じ配置位置に変更する
ことを特徴とする請求項1から請求項3のいずれか1項に記載のレイアウト設計装置。
The layout information includes information indicating an arrangement position of a buffer connected to the wiring;
The passage wiring changing unit changes the arrangement position of the buffer arranged in the area of the unit having the same configuration to the same arrangement position as any of the buffers arranged in the area of the basic unit. The layout design apparatus according to any one of claims 1 to 3, wherein the layout design apparatus includes:
レイアウト設計装置のレイアウト設計方法であって、
前記レイアウト設計装置が、半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込む過程と、
前記レイアウト設計装置が、前記レイアウト情報を記憶部から読み込む過程にて取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する過程と、
前記レイアウト設計装置が、前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する過程と
を具備することを特徴とするレイアウト設計方法。
A layout design method for a layout design apparatus,
The layout design apparatus stores layout information including information indicating a region where a plurality of units constituting the semiconductor device are disposed and information indicating a region where a wiring connecting the plurality of units is disposed from a storage unit. Loading process,
The layout design apparatus detects a unit having the same configuration among the plurality of units from the layout information acquired in the process of reading the layout information from the storage unit, and the wiring among the detected units is a unit. The process of selecting the unit with the largest number of passing wirings as the basic unit that passes through the area of
The layout design apparatus changes the layout position of the passing wiring of each unit having the same configuration to the same layout position as one of the passing wirings in the area of the basic unit, and updates the layout information A layout design method comprising the steps of:
半導体装置を構成する複数のユニットが配置された領域を示す情報と、該複数のユニット間を接続する配線が配置された領域を示す情報とを含むレイアウト情報を記憶部から読み込むレイアウト情報取得手段、
前記レイアウト情報取得手段が取得した前記レイアウト情報から、前記複数のユニットのうち同一の構成を有するユニットを検出し、検出した該ユニットのうち前記配線がユニットの領域内を通過する部分である通過配線の数が最も多いユニットを基本ユニットに選択する基本ユニット選択手段、
前記同一の構成を有するユニットそれぞれの前記通過配線の配置位置を、前記基本ユニットの領域内の前記通過配線のうちのいずれかと同じ配置位置に変更し、前記レイアウト情報を更新する通過配線変更手段
としてコンピュータを動作させるプログラム。
Layout information acquisition means for reading layout information including information indicating an area in which a plurality of units constituting the semiconductor device are disposed and information indicating an area in which wiring connecting the plurality of units is disposed from a storage unit;
From the layout information acquired by the layout information acquisition means , a unit having the same configuration is detected from among the plurality of units, and the wiring is a portion of the detected unit where the wiring passes through the region of the unit Basic unit selection means for selecting the unit with the largest number of as the basic unit,
Passing wiring changing means for changing the placement position of the passing wiring of each unit having the same configuration to the same placement position as any of the passing wirings in the area of the basic unit, and updating the layout information A program that runs a computer.
JP2009245485A 2009-10-26 2009-10-26 Layout design apparatus, layout design method, and program Expired - Fee Related JP5423316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009245485A JP5423316B2 (en) 2009-10-26 2009-10-26 Layout design apparatus, layout design method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009245485A JP5423316B2 (en) 2009-10-26 2009-10-26 Layout design apparatus, layout design method, and program

Publications (2)

Publication Number Publication Date
JP2011090624A JP2011090624A (en) 2011-05-06
JP5423316B2 true JP5423316B2 (en) 2014-02-19

Family

ID=44108797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009245485A Expired - Fee Related JP5423316B2 (en) 2009-10-26 2009-10-26 Layout design apparatus, layout design method, and program

Country Status (1)

Country Link
JP (1) JP5423316B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7000287B2 (en) 2018-09-18 2022-01-19 株式会社東芝 Integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299510A (en) * 1992-04-16 1993-11-12 Nippon Steel Corp Cad device for routing design
JP2933605B1 (en) * 1998-04-30 1999-08-16 日本電気アイシーマイコンシステム株式会社 How to create layout data
JP2001230327A (en) * 2000-02-17 2001-08-24 Nec Microsystems Ltd Hierarchical layout designing technique
JP4071507B2 (en) * 2002-02-14 2008-04-02 株式会社東芝 Hierarchical layout method of semiconductor integrated circuit
JP2005235804A (en) * 2004-02-17 2005-09-02 Nec Electronics Corp Design method and program of semiconductor device
JP4179221B2 (en) * 2004-05-18 2008-11-12 日本電気株式会社 LSI layout design method, layout design apparatus, and layout design program

Also Published As

Publication number Publication date
JP2011090624A (en) 2011-05-06

Similar Documents

Publication Publication Date Title
US6539529B2 (en) Method and apparatus for designing integrated circuits and storage medium for storing the method
US7992122B1 (en) Method of placing and routing for power optimization and timing closure
KR20190024723A (en) Integrated circuit design and/or fabrication
JP2004502259A (en) Method and system for checking tiered metal terminations, surroundings, and exposure
JP4676123B2 (en) H-shaped tree clock layout system and method
JP2013037451A (en) Layout design device, layout design method, and layout design program
JP2001274254A (en) Automatic layout and wiring method for semiconductor integrated circuit
US7249336B2 (en) Automatic wiring method for semiconductor integrated circuit, program for the same, and semiconductor integrated circuit
CN107180791A (en) Semiconductor device and its design method
US7962884B2 (en) Floorplanning apparatus and computer readable recording medium storing floorplanning program
JP3006824B2 (en) Wiring design method and wiring design device
US9940422B2 (en) Methods for reducing congestion region in layout area of IC
JP5423316B2 (en) Layout design apparatus, layout design method, and program
JPH10173058A (en) Method for arrangement and interconnection
JP2008310527A (en) Layout design device and layout design method for semiconductor integrated circuit
JP2009134439A (en) Layout design method using soft macro, data structure for soft macro and creation method for soft macro library
JP4071507B2 (en) Hierarchical layout method of semiconductor integrated circuit
Ng et al. A hierarchical floor-planning, placement, and routing tool for sea-of-gates designs
JP4275722B2 (en) Wiring design method
US20170061063A1 (en) Integrated circuit with reduced routing congestion
JP4480484B2 (en) Hierarchical layout design method for semiconductor integrated circuit
JP2006332423A (en) Memory macro and semiconductor integrated circuit design apparatus
JP4186890B2 (en) Semiconductor integrated circuit element arrangement system, element arrangement method, and program
JP2006331006A (en) Method for suppressing wiring congestion of lsi layout
JP2921454B2 (en) Wiring method of integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5423316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees