JP5417831B2 - Power control device - Google Patents

Power control device Download PDF

Info

Publication number
JP5417831B2
JP5417831B2 JP2008317569A JP2008317569A JP5417831B2 JP 5417831 B2 JP5417831 B2 JP 5417831B2 JP 2008317569 A JP2008317569 A JP 2008317569A JP 2008317569 A JP2008317569 A JP 2008317569A JP 5417831 B2 JP5417831 B2 JP 5417831B2
Authority
JP
Japan
Prior art keywords
voltage value
power supply
pwm control
period
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008317569A
Other languages
Japanese (ja)
Other versions
JP2010142054A (en
Inventor
次夫 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2008317569A priority Critical patent/JP5417831B2/en
Publication of JP2010142054A publication Critical patent/JP2010142054A/en
Application granted granted Critical
Publication of JP5417831B2 publication Critical patent/JP5417831B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、負荷へ供給すべき電力をPWM制御する電源制御装置に関する。   The present invention relates to a power supply control device that performs PWM control of power to be supplied to a load.

従来、複数の負荷を制御するシステムにあっては、演算処理機能及び通信機能を有する1又は少数の制御装置と、各負荷の夫々に付随する通信端末との間を1系統に集約された通信線で接続し、前記制御装置が通信線を介して夫々の通信端末に制御信号を送信することによって各負荷を制御する形態が一般的である。一方、各負荷へ電力を供給する電源線は、電源から各負荷又は夫々の負荷の駆動回路へ個別に配線される形態が多く、この場合は負荷の数だけ電源線が必要とされていた。   Conventionally, in a system for controlling a plurality of loads, communication is integrated into one system between one or a small number of control devices having an arithmetic processing function and a communication function and a communication terminal associated with each load. In general, the load is connected by a line, and the control device controls each load by transmitting a control signal to each communication terminal via the communication line. On the other hand, power supply lines for supplying power to each load are often individually wired from a power supply to each load or a drive circuit for each load, and in this case, power supply lines corresponding to the number of loads are required.

ところで、近年、自動車等の乗り物では、制御装置によって制御される負荷の数がモデルチェンジごとに増加する傾向にある。これに伴う電線数の増加及びワイヤハーネスの肥大化が、車体重量の増加をもたらし、更には燃費の低下を招く結果となるため、通信線のみならず電源線をも集約化させることが喫緊の課題となっている。   Incidentally, in recent years, in vehicles such as automobiles, the number of loads controlled by a control device tends to increase with each model change. The increase in the number of wires and the increase in wire harnesses accompanying this increase in the weight of the vehicle body, and further results in a decrease in fuel consumption. Therefore, it is urgent to consolidate not only communication lines but also power lines. It has become a challenge.

これに対し、例えば特許文献1では、各負荷へ電力を供給するための拠点間をパワーバスと称する集約化されたケーブルで接続することにより、バッテリが車体後部に配置された場合であっても、例えばバッテリとスタータ及びオルタネータとの間を直接太く長いケーブルで接続する必要性を排除し、電線数の増加及びワイヤハーネスの肥大化を防止する技術が開示されている。
特開2003−137044号公報
On the other hand, for example, in Patent Document 1, even when the battery is arranged at the rear part of the vehicle body by connecting the bases for supplying power to each load with an integrated cable called a power bus. For example, a technique for eliminating the necessity of directly connecting a battery and a starter and an alternator with a thick and long cable, and preventing an increase in the number of wires and an enlargement of a wire harness is disclosed.
Japanese Patent Laid-Open No. 2003-137044

しかしながら、特許文献1に開示された技術では、複数の負荷の電源電流が共通のパワーバスを流れるため、1つの負荷の電源電流とパワーバスの抵抗との積で決まる電圧降下が、他の負荷にとっては電源電圧の低下となって現れる。このため、例えば、ヒータが作動したときにランプの輝度が低下するように、1つの負荷が作動したときに他の負荷が発揮する性能が低下する虞がある。   However, in the technique disclosed in Patent Document 1, since the power supply currents of a plurality of loads flow through a common power bus, the voltage drop determined by the product of the power supply current of one load and the resistance of the power bus is different from that of other loads. Appears as a drop in power supply voltage. For this reason, there exists a possibility that the performance which other load may exhibit when one load act | operates may fall, for example so that the brightness | luminance of a lamp | ramp may fall when a heater act | operates.

また、負荷への供給電力を、変動する電源電圧値に基づいてPWM制御する場合であっても、電源電圧値の変動に対してPWM制御が追従するまでには時間遅れを伴うため、他の負荷がオンした瞬間に、供給電力がPWM制御されている負荷の性能が、一瞬低下するという問題があった。   Further, even when PWM control is performed on the power supplied to the load based on the fluctuating power supply voltage value, there is a time delay until the PWM control follows the fluctuation of the power supply voltage value. At the moment when the load is turned on, there is a problem that the performance of the load whose supplied power is PWM-controlled decreases for a moment.

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、電源の電圧値に応じて供給電力がPWM制御されている負荷と電源及び電源線の一部又は全部を共有する他の負荷がオンされたとしても、PWM制御されている負荷の性能の瞬時低下を防止することが可能な電源制御装置を提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to share a part of or all of a power supply and a power supply line with a load whose power supply is PWM-controlled according to the voltage value of the power supply. An object of the present invention is to provide a power supply control device capable of preventing an instantaneous decrease in the performance of a load subjected to PWM control even when another load is turned on.

本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つようにPWM制御するPWM制御部とを備える電源制御装置において、前記電源から電力が供給されるべき第2の負荷のオン/オフを指定する信号を時系列的に検出する検出手段と、該検出手段がオフを指定する信号を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え、前記PWM制御部は、前記検出手段がオンを指定する信号を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてPWM制御するようにしてあることを特徴とする。 A power supply control device according to the present invention includes a voltmeter that detects a voltage value of a power supply, and PWM that performs PWM control so that the power to be supplied from the power supply to a load is kept constant based on the voltage value detected by the voltmeter In a power supply control device including a control unit, a detection unit that detects in time series a signal that specifies ON / OFF of a second load to which power is to be supplied from the power supply, and the detection unit specifies OFF Storage means for storing the voltage value detected by the voltmeter when the signal is detected, and the PWM control section stores the voltage stored by the storage means when the detection means detects a signal designating ON. PWM control is performed based on a voltage value lower than the value.

本発明にあっては、PWM制御された電力を負荷へ供給すべき電源から電力が供給されるべき第2の負荷のオン/オフを検出するようにしてあり、オンを検出した場合は、オフを検出した場合に記憶した電源電圧値より低い電圧値に基づいてPWM制御を行う。
これにより、第2の負荷のオフを検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいてPWM制御を行うようにした場合は、第2の負荷のオンによって電源電圧値が低下したとしてもPWM制御された電力が一定に保たれる。
In the present invention, on / off of the second load to which power is to be supplied from the power source to which PWM-controlled power is to be supplied to the load is detected. PWM control is performed based on a voltage value lower than the stored power supply voltage value.
Thus, when PWM control is performed based on a voltage value obtained by subtracting an appropriate value from the power supply voltage value when the second load is detected to be off, the power supply voltage value is reduced by turning on the second load. Even if the voltage drops, the PWM-controlled power is kept constant.

本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つようにPWM制御するPWM制御部とを備える電源制御装置において、前記電源から電力が供給されるべき第2の負荷のオン/オフを指定する信号を時系列的に検出する検出手段と、該検出手段がオンを指定する信号を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフを検出した場合に記憶する記憶手段とを備え、前記PWM制御部は、前記検出手段がオンを指定する信号を検出した場合、前記記憶手段が記憶した電圧値に基づいてPWM制御するようにしてあることを特徴とする。 A power supply control device according to the present invention includes a voltmeter that detects a voltage value of a power supply, and PWM that performs PWM control so that the power to be supplied from the power supply to a load is kept constant based on the voltage value detected by the voltmeter In a power supply control device comprising a control unit, detection means for detecting in time series a signal designating on / off of a second load to which power is to be supplied from the power supply, and the detection means designates on Storage means for storing the voltage value detected by the voltmeter when the signal is detected when the detection means detects off, and the PWM control unit outputs a signal for designating on by the detection means When detected, PWM control is performed based on the voltage value stored in the storage means.

本発明にあっては、PWM制御された電力を負荷へ供給すべき電源から電力が供給されるべき第2の負荷のオン/オフを検出するようにしてあり、オンを検出した場合の電源電圧値を、オフを検出した場合に記憶し、その後オンを検出した場合に、記憶した電源電圧値に基づいてPWM制御を行う。
これにより、第2の負荷のオンを検出した場合は、第2の負荷が前回オンからオフに切り替わる前に検出した低い電源電圧値に基づいてPWM制御を行うため、第2の負荷のオンによって電源電圧値が低下したとしてもPWM制御された電力が一定に保たれる。
In the present invention, on / off of the second load to which power is to be supplied from the power source to which PWM controlled power is to be supplied is detected, and the power supply voltage when on is detected The value is stored when OFF is detected, and then PWM control is performed based on the stored power supply voltage value when ON is detected.
As a result, when the second load is detected to be on, the PWM control is performed based on the low power supply voltage value detected before the second load switches from the previous on to the off. Even if the power supply voltage value decreases, the PWM-controlled power is kept constant.

本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を第1周期でPWM制御する第1PWM制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を一定に保つように前記第1周期より長い第2周期でPWM制御する第2PWM制御部とを備える電源制御装置において、前記第2PWM制御部によるPWM制御のオン/オフ期間を時系列的に検出する検出手段と、該検出手段がオフ期間を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え前記第1PWM制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてPWM制御するようにしてあることを特徴とする。 A power supply control device according to the present invention includes a voltmeter that detects a voltage value of a power supply, and a first PWM that performs PWM control of power to be supplied from the power supply to a load based on the voltage value detected by the voltmeter in a first period . a control unit, the power supply control device and a second 2PWM controller for PWM control with a long second period than the first circumferential-life so as to maintain a constant power to be supplied to the different loads from the load from the power source, Detection means for detecting the on / off period of PWM control by the second PWM control unit in time series, and storage means for storing a voltage value detected by the voltmeter when the detection means detects the off period. wherein the first 1PWM control section, when the detecting means detects the on period, and wherein that you have to be PWM controlled based on a voltage value lower than the voltage value wherein the storage means has stored.

本発明にあっては、第2PWM制御部の制御周期のオン/オフ期間を検出するようにしてあり、オン期間を検出した場合は、オフ期間を検出した場合に記憶した電源電圧値より低い電圧値に基づいて第1PWM制御部がPWM制御を行う。
これにより、第2PWM制御部の制御周期のオフ期間を検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいて、第1PWM制御部がPWM制御を行うようにした場合は、第2PWM制御部の制御周期がオン期間となることによって電源電圧値が低下したとしても、第1PWM制御部によってPWM制御された電力が一定に保たれる。
In the present invention, the on / off period of the control period of the second PWM control unit is detected. When the on period is detected, the voltage is lower than the power supply voltage value stored when the off period is detected. The first PWM control unit performs PWM control based on the value.
Thus, when the first PWM control unit performs PWM control based on the voltage value obtained by subtracting an appropriate value from the power supply voltage value when the off period of the control cycle of the second PWM control unit is detected, Even if the power supply voltage value decreases due to the ON period of the control cycle of the 2PWM control unit, the power PWM-controlled by the first PWM control unit is kept constant.

本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つように第1周期でPWM制御する第1PWM制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を一定に保つように前記第1周期より長い第2周期でPWM制御する第2PWM制御部とを備える電源制御装置において、前記第2PWM制御部によるPWM制御のオン/オフ期間を時系列的に検出する検出手段と、該検出手段がオン期間を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフ期間を検出した場合に記憶する記憶手段とを備え、前記第1PWM制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値に基づいてPWM制御するようにしてあることを特徴とする。 A power supply control device according to the present invention includes a voltmeter for detecting a voltage value of a power supply and a first cycle so as to keep constant the power to be supplied from the power supply to the load based on the voltage value detected by the voltmeter. comprising a first 1PWM controller for PWM control, and a second 2PWM controller for PWM control with a long second period than the first circumferential-life so as to maintain a constant power to be supplied to the different loads from the load from the power supply In the power supply control device, the detection means for detecting the on / off period of the PWM control by the second PWM control unit in time series, and the voltage value detected by the voltmeter when the detection means detects the on period, Storage means for storing when the detection means detects an off period, and the first PWM control unit, based on the voltage value stored by the storage means when the detection means detects an on period, Characterized in that you have to be controlled.

本発明にあっては、第2PWM制御部の制御周期のオン/オフ期間を検出するようにしてあり、オン期間を検出した場合の電源電圧値を、オフ期間を検出した場合に記憶し、その後オン期間を検出した場合に、記憶した電源電圧値に基づいて第1PWM制御部がPWM制御を行う。
これにより、第2制御部の制御周期のオン期間を検出した場合は、制御周期が前回オン期間からオフ期間に切り替わる前に検出した低い電源電圧値に基づいて第1PWM制御部がPWM制御を行うため、第2PWM制御部の制御周期がオン期間となることによって電源電圧値が低下したとしても、第1PWM制御部によってPWM制御された電力が一定に保たれる。
In the present invention, the ON / OFF period of the control period of the second PWM control unit is detected, the power supply voltage value when the ON period is detected is stored when the OFF period is detected, and then When the ON period is detected, the first PWM control unit performs PWM control based on the stored power supply voltage value.
Thereby, when the ON period of the control cycle of the second control unit is detected, the first PWM control unit performs PWM control based on the low power supply voltage value detected before the control cycle is switched from the previous ON period to the OFF period. Therefore, even if the power supply voltage value decreases due to the control period of the second PWM control unit being in the ON period, the power PWM-controlled by the first PWM control unit is kept constant.

本発明によれば、第2の負荷のオフ(又は第2PWM制御部の制御周期のオフ期間)を検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいてPWM制御を行うようにした場合は、第2の負荷のオン(又は第2PWM制御部の制御周期がオン期間となること)によって電源電圧値が低下する場合であってもPWM制御された電力が一定に保たれる。
また、第2の負荷がオンからオフに(又は第2PWM制御部の制御周期がオン期間からオフ期間に)切り替わる前に検出した低い電源電圧値に基づいてPWM制御を行うため、第2の負荷のオン(又は第2PWM制御部の制御周期がオン期間となること)によって電源電圧値が低下したとしてもPWM制御された電力が一定に保たれる。
従って、電源の電圧値に応じて供給電力がPWM制御されている負荷と電源及び電源線の一部又は全部を共有する他の負荷がオンされたとしても、PWM制御されている負荷の性能の瞬時低下を防止することが可能となる。
According to the present invention, PWM control is performed based on a voltage value obtained by subtracting an appropriate value from the power supply voltage value when the second load is turned off (or the off period of the control period of the second PWM control unit). When the second load is turned on (or the control period of the second PWM control unit is turned on), the power controlled by PWM control is kept constant even when the power supply voltage value decreases. .
Further, since the second load is PWM controlled based on the low power supply voltage value detected before the second load is switched from on to off (or the control period of the second PWM control unit is switched from the on period to the off period), the second load Even if the power supply voltage value is reduced by turning on (or when the control period of the second PWM control unit becomes the on period), the PWM-controlled power is kept constant.
Therefore, even if a load whose supply power is PWM-controlled according to the voltage value of the power supply and another load that shares part or all of the power supply and the power supply line are turned on, the performance of the load that is PWM-controlled It is possible to prevent an instantaneous drop.

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明に係る電源制御装置100の実施の形態1の概略構成を示すブロック図である。図中1は、図示しない車両が備えるエンジン2に連動して発電するオルタネータであり、オルタネータ1には、オルタネータ1が発電及び整流した電圧を定電圧制御及び昇降圧制御してバッテリ3に与えるレギュレータ(図示せず)が付設されている。尚、オルタネータ1及びバッテリ3が、車載電源を構成する。
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
(Embodiment 1)
FIG. 1 is a block diagram showing a schematic configuration of a first embodiment of a power supply control device 100 according to the present invention. In the figure, reference numeral 1 denotes an alternator that generates electric power in conjunction with an engine 2 provided in a vehicle (not shown). (Not shown) is attached. The alternator 1 and the battery 3 constitute an in-vehicle power source.

電源制御装置100は、CPU41を有する制御部4を備え、CPU41は、プログラム等の情報を記憶するROM42、一時的に発生した情報を記憶するRAM(記憶手段)43、時間を計時するためのタイマ44、及び各種の信号を入出力するための入出力ポート45,46,47,48,49と互いにバス接続されている。入出力ポート45には、ブレーキペダルスイッチ8aが入力端子に接続されたブレーキ制御部8の出力端子が接続されており、入出力ポート46には、デフォガスイッチ9aと一体化されたエアコン9の出力端子が接続されている。   The power supply control device 100 includes a control unit 4 having a CPU 41. The CPU 41 includes a ROM 42 for storing information such as programs, a RAM (storage means) 43 for storing temporarily generated information, and a timer for measuring time. 44 and input / output ports 45, 46, 47, 48, 49 for inputting / outputting various signals are connected to each other by a bus. The input / output port 45 is connected to the output terminal of the brake control unit 8 to which the brake pedal switch 8a is connected to the input terminal. The input / output port 46 is connected to the air conditioner 9 integrated with the defogger switch 9a. The output terminal is connected.

電源制御装置100は、また、オルタネータ1及びバッテリ3(以下、これらを車載電源という)が供給する電圧値を検出する電圧計5と、車載電源から左右のブレーキランプ(負荷)6b,6b及びデフォガ(第2の負荷、前記負荷とは異なる負荷)7bに供給される電流を夫々開閉する半導体リレーからなるブレーキランプリレー6a及びデフォガリレー7aとを備える。電圧計5が検出した電圧値は入出力ポート47に与えられる。ブレーキランプリレー6a及びデフォガリレー7aは、夫々駆動回路6,7を介して入出力ポート49,48と接続されている。
尚、駆動回路6及びブレーキランプリレー6aと、駆動回路7及びデフォガリレー7aとは、夫々駆動回路が一体化された半導体リレーで置き換えてもよい。
The power supply control device 100 also includes a voltmeter 5 that detects voltage values supplied from the alternator 1 and the battery 3 (hereinafter referred to as on-vehicle power source), left and right brake lamps (loads) 6b and 6b, and a defogger from the on-vehicle power source. (Second load, load different from the load) 7b includes a brake lamp relay 6a and a defogger relay 7a, each of which is a semiconductor relay that opens and closes current supplied to 7b. The voltage value detected by the voltmeter 5 is given to the input / output port 47. The brake lamp relay 6a and the defogger relay 7a are connected to the input / output ports 49 and 48 via the drive circuits 6 and 7, respectively.
The drive circuit 6 and the brake lamp relay 6a, and the drive circuit 7 and the defogger relay 7a may be replaced with a semiconductor relay in which the drive circuit is integrated.

上述した構成において、使用者が、図示しないブレーキペダルを踏圧/解放する操作を行った場合、ブレーキ制御部8がブレーキペダルスイッチ8aのオン/オフを検出して制動のオン/オフを示すブレーキ信号を入出力ポート45に与える。該ブレーキ信号のオンを制御部4のCPU41が検出した場合、CPU41は、入出力ポート49を介して駆動回路6にパルス幅変調されたPWM信号を与え、ブレーキランプリレー6aをPWM周期でオン/オフさせる。これにより、ブレーキランプ6b,6bに供給される電流がPWM制御される。   In the configuration described above, when the user performs an operation of depressing / releasing a brake pedal (not shown), the brake control unit 8 detects the on / off of the brake pedal switch 8a and indicates a brake signal indicating on / off of braking. Is given to the input / output port 45. When the CPU 41 of the control unit 4 detects that the brake signal is turned on, the CPU 41 gives a pulse width-modulated PWM signal to the drive circuit 6 via the input / output port 49, and turns on / off the brake lamp relay 6a at the PWM cycle. Turn off. Thereby, the current supplied to the brake lamps 6b and 6b is PWM-controlled.

尚、上述したPWM信号のデューティ比は、電圧計5が検出した電圧値に基づいて決定されるため、電圧計5からブレーキランプリレー6aまでの配線は可能な限り短くして、この間の電圧降下を無視できるようにすることが好ましい。   Since the duty ratio of the PWM signal is determined based on the voltage value detected by the voltmeter 5, the wiring from the voltmeter 5 to the brake lamp relay 6a is made as short as possible, and the voltage drop during this period Is preferably negligible.

また、使用者が、デフォガスイッチ9aを押圧するトグル操作を行った場合、エアコン9より入出力ポート46に対してデフォガ7bのオン/オフを指定するデフォガ信号が与えられる。該デフォガ信号のオン/オフを制御部4のCPU41が検出した場合、CPU41は、入出力ポート48を介して駆動回路7にデフォガリレー7aをオン/オフさせる信号を与える。これにより、デフォガ7bに供給される電流がオン/オフされる。   In addition, when the user performs a toggle operation to press the defogger switch 9a, a defogger signal designating on / off of the defogger 7b is given from the air conditioner 9 to the input / output port 46. When the CPU 41 of the control unit 4 detects on / off of the defogger signal, the CPU 41 gives a signal for turning on / off the defogger relay 7 a to the drive circuit 7 via the input / output port 48. As a result, the current supplied to the defogger 7b is turned on / off.

ここでは、車載電源からデフォガリレー7aに至る電源の配線と、車載電源から電圧計5及びブレーキランプリレー6aに至る電源の配線とでは、少なくとも車載電源から電源制御装置100に至る間について共用されている。このため、デフォガ7bがオンした場合、車載電源の内部抵抗及び車載電源から電源制御装置100に至る電源の配線の抵抗の和と、デフォガ7bの負荷電流との積で決まる電圧降下の分だけ、電圧計5が検出する電圧値が低下する。   Here, the wiring of the power source from the in-vehicle power source to the defogger relay 7a and the wiring of the power source from the in-vehicle power source to the voltmeter 5 and the brake lamp relay 6a are shared at least from the in-vehicle power source to the power control device 100. Yes. For this reason, when the defogger 7b is turned on, the voltage drop determined by the product of the internal resistance of the in-vehicle power source and the resistance of the wiring of the power source from the in-vehicle power source to the power control device 100 and the load current of the defogger 7b, The voltage value detected by the voltmeter 5 decreases.

図2は、デフォガ7bのオンがブレーキランプ6b,6bの照度に与える影響を説明するためのタイミングチャートである。図2(a)は、デフォガ信号のオンとは無関係にブレーキランプ6b,6bへ供給する電力をPWM制御した場合のタイミングチャートであり、図2(b)は、デフォガ信号のオンを検出した場合に、該オンと同期させてPWM制御のデューティ比を変化させた場合のタイミングチャートである。
図中横軸は時間を表し、縦軸は、上のチャートから順に、夫々デフォガ信号のオン/オフ、デフォガ7bの負荷電流の大きさ、電圧計5が接続された部位における電源電圧(以下、単に電源電圧という)の大きさ、ブレーキランプ6b,6bに係るPWM制御のデューティ比の大きさ、ブレーキランプ6b,6bの照度の大きさを表す。
FIG. 2 is a timing chart for explaining the effect of turning on the defogger 7b on the illuminance of the brake lamps 6b and 6b. FIG. 2A is a timing chart when the power supplied to the brake lamps 6b and 6b is PWM-controlled regardless of whether the defogger signal is on, and FIG. 2B is a case where the defogger signal is on. 7 is a timing chart when the duty ratio of PWM control is changed in synchronization with the ON.
In the figure, the abscissa represents time, and the ordinate represents the defogger signal on / off, the magnitude of the load current of the defogger 7b, and the power supply voltage at the site to which the voltmeter 5 is connected (hereinafter referred to as the ordinate) in order from the above chart. The magnitude of the power supply voltage), the duty ratio of the PWM control related to the brake lamps 6b and 6b, and the intensity of the illuminance of the brake lamps 6b and 6b.

図2(a)において、デフォガ信号が時刻T0でオンした場合、CPU41がデフォガ信号のオンを検出してデフォガリレー7aをオンさせる。この場合、デフォガ7bの負荷電流がステップ状に立ち上がるため、上述した電圧降下の影響で電源電圧がステップ状に立ち下がる。一方、ブレーキランプ6b,6bへ供給される電流は、電源電圧値によって定まるデューティ比でPWM制御されており、このデューティ比は、電源電圧の低下に追従して増大するように算出される。   In FIG. 2A, when the defogger signal is turned on at time T0, the CPU 41 detects the defogger signal being turned on and turns on the defogger relay 7a. In this case, since the load current of the defogger 7b rises in a step shape, the power supply voltage falls in a step shape due to the influence of the voltage drop described above. On the other hand, the current supplied to the brake lamps 6b and 6b is PWM-controlled with a duty ratio determined by the power supply voltage value, and this duty ratio is calculated so as to increase following a decrease in the power supply voltage.

ところで、一般的にPWM制御には時間遅れを伴うため、前記PWM制御のデューティ比は、時刻T0より遅い時刻T1において漸く適正値にまで増大する。この遅れは、PWM制御が、例えば、電圧計5が検出した電圧値を時間積分した値に基づいて行われるような場合に顕著となる。このため、時刻T0から時刻T1までの間は、PWM制御のデューティ比が適正値に対して不足する結果となり、この間にブレーキランプ6b,6bの照度が低下する現象が現れる。   Incidentally, since PWM control is generally accompanied by a time delay, the duty ratio of the PWM control gradually increases to an appropriate value at time T1 later than time T0. This delay becomes significant when the PWM control is performed based on, for example, a value obtained by integrating the voltage value detected by the voltmeter 5 with time. For this reason, from time T0 to time T1, the result is that the duty ratio of the PWM control becomes insufficient with respect to the appropriate value, and during this time, a phenomenon occurs in which the illuminance of the brake lamps 6b and 6b decreases.

これに対し、図2(b)に示すように、デフォガ信号がオンしてデフォガ7bの負荷電流が立ち上がり、電源電圧が立ち下がった場合に、デフォガ信号のオフ期間中に検出して記憶した電源電圧値より低い電圧値に基づいて前記PWM制御のデューティ比を算出することにより、PWM制御の遅れに伴うブレーキランプ6b,6bの照度の低下を回避させることが可能となる。この場合デューティ比は、デフォガ信号がオンする前に電圧計5が検出した電圧値から、上述した電圧降下の量を減算した値に基づいて算出すればよい。 On the other hand, as shown in FIG. 2B, when the defogger signal is turned on and the load current of the defogger 7b rises and the power supply voltage falls, the power supply detected and stored during the off period of the defogger signal By calculating the duty ratio of the PWM control based on a voltage value lower than the voltage value, it is possible to avoid a decrease in illuminance of the brake lamps 6b and 6b due to a delay in the PWM control. Duty ratio in this case, the voltage value voltmeter 5 is detected before the defogger signal is turned on, may be calculated based on the value obtained by subtracting the amount of the above-mentioned voltage drop.

図3は、デフォガ信号のオン/オフを検出し、オフの場合に電圧計5が検出した電圧値を記憶するCPU41の処理手順を示すフローチャートであり、図4は、ブレーキランプ6b,6bに供給すべき電力をPWM制御するCPU41の処理手順を示すフローチャートである。また、図5は、オン時間算出のサブルーチンに係るCPU41の処理手順を示すフローチャートである。以下の処理は、タイマ44が計時する一定周期ごとに起動され、ROM42に予め格納されている制御プログラムに従って実行される。   FIG. 3 is a flowchart showing the processing procedure of the CPU 41 for detecting the on / off of the defogger signal and storing the voltage value detected by the voltmeter 5 when the defogger signal is off, and FIG. 4 is supplied to the brake lamps 6b and 6b. It is a flowchart which shows the process sequence of CPU41 which carries out PWM control of the electric power which should be. FIG. 5 is a flowchart showing the processing procedure of the CPU 41 according to the on-time calculation subroutine. The following processing is started at regular intervals counted by the timer 44 and executed according to a control program stored in the ROM 42 in advance.

本実施の形態1では、図4に示す処理をPWM制御の制御周期ごとに起動する。図3に示す処理は、図4に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
尚、「オンフラグ」、「変化フラグ」、「Vmem」、「PWMカウンタ」、「Vtgt」及び「オン時間」は、RAM43に記憶される変数であり、これらの変数は、図示しない初期化処理の中で、CPU41によって「0」にクリアされるものとする。また、「PWM周期」及び「Vc」は、既知の常数とする。更に、「Vt」及び「D」は、CPU41のレジスタに一時的に記憶される変数とする。
In the first embodiment, the process shown in FIG. 4 is started every control cycle of PWM control. The process shown in FIG. 3 may be started at the same cycle as the process shown in FIG. 4 or may be started at a different cycle.
The “on flag”, “change flag”, “Vmem”, “PWM counter”, “Vtgt”, and “on time” are variables stored in the RAM 43, and these variables are not shown in the initialization process. Among them, it is assumed that the CPU 41 clears it to “0”. “PWM cycle” and “Vc” are known constants. Further, “Vt” and “D” are variables temporarily stored in the register of the CPU 41.

図3の処理が起動された場合、CPU41は、入出力ポート47を介して電圧計5が検出した電圧値を取り込み(ステップS11)、取り込んだ電圧値を「Vt」としてレジスタに記憶する。その後、CPU41は、入出力ポート46を介してデフォガ信号を取り込み(ステップS12)、取り込んだデフォガ信号がオンであるか否かを判定する(ステップS13)。オンであると判定した場合(ステップS13:YES)、CPU41は、デフォガ信号の状態を記憶する「オンフラグ」がオンの状態を示す「1」であるか否かを判定する(ステップS14)。   When the processing of FIG. 3 is started, the CPU 41 takes in the voltage value detected by the voltmeter 5 via the input / output port 47 (step S11), and stores the taken-in voltage value as “Vt” in the register. Thereafter, the CPU 41 captures a defogger signal via the input / output port 46 (step S12), and determines whether or not the captured defogger signal is on (step S13). When it determines with it being ON (step S13: YES), CPU41 determines whether the "ON flag" which memorize | stores the state of a defogger signal is "1" which shows the state of ON (step S14).

「1」であると判定した場合(ステップS14:YES)、CPU41は、処理を終了する。「1」ではないと判定した場合(ステップS14:NO)、CPU41は、「オンフラグ」に「1」を書き込み(ステップS15)、デフォガ信号がオンに変化したことを示す「変化フラグ」に「1」を書き込む(ステップS16)。その後、CPU41は、入出力ポート48を介して駆動回路7にデフォガリレー7aをオンさせる信号を出力して(ステップS17)処理を終了する。   When it determines with it being "1" (step S14: YES), CPU41 complete | finishes a process. If it is determined that it is not “1” (step S14: NO), the CPU 41 writes “1” in the “on flag” (step S15), and “1” in the “change flag” indicating that the defogger signal has changed to on. "Is written (step S16). Thereafter, the CPU 41 outputs a signal for turning on the defogger relay 7a to the drive circuit 7 via the input / output port 48 (step S17), and ends the process.

ステップS13でデフォガ信号がオンではないと判定した場合(ステップS13:NO)、CPU41は、上述した「オンフラグ」がオフの状態を示す「0」であるか否かを判定する(ステップS19)。「0」ではないと判定した場合(ステップS19:NO)、CPU41は、「オンフラグ」に「0」を書き込む(ステップS20)。その後、CPU41は、入出力ポート48を介して駆動回路7にデフォガリレー7aをオフさせる信号を出力する(ステップS21)。   When it is determined in step S13 that the defogger signal is not on (step S13: NO), the CPU 41 determines whether or not the above-described “on flag” is “0” indicating an off state (step S19). When determining that it is not “0” (step S19: NO), the CPU 41 writes “0” in the “on flag” (step S20). Thereafter, the CPU 41 outputs a signal for turning off the defogger relay 7a to the drive circuit 7 via the input / output port 48 (step S21).

ステップS21の処理を終えた場合、又はステップS19で「オンフラグ」が「0」であると判定した場合(ステップS19:YES)、CPU41は、レジスタに記憶した「Vt」を「Vmem」に書き込んで(ステップS23)処理を終了する。
このようにして、CPU41は、デフォガ信号のオフを検出した場合に電圧計5が検出した電圧値を「Vmem」に書き込む。従って、電源電圧がステップ状に立ち下がる前に、「Vmem」に電源電圧値が記憶される。
When the process of step S21 is completed, or when it is determined in step S19 that the “on flag” is “0” (step S19: YES), the CPU 41 writes “Vt” stored in the register to “Vmem”. (Step S23) The process ends.
In this way, the CPU 41 writes the voltage value detected by the voltmeter 5 in “Vmem” when it detects that the defogger signal is turned off. Therefore, the power supply voltage value is stored in “Vmem” before the power supply voltage falls stepwise.

図4の処理が起動された場合、CPU41は、入出力ポート45を介してブレーキ信号を取り込み(ステップS31)、取り込んだブレーキ信号がオンであるか否かを判定する(ステップS32)。オンではないと判定した場合(ステップS32:NO)、CPU41は、そのまま処理を終了する。   When the process of FIG. 4 is activated, the CPU 41 captures a brake signal via the input / output port 45 (step S31), and determines whether the captured brake signal is on (step S32). When it determines with it not being ON (step S32: NO), CPU41 complete | finishes a process as it is.

ブレーキ信号がオンであると判定した場合(ステップS32:YES)、CPU41は、「変化フラグ」に「0」を書き込み(ステップS33)、オン時間算出に係るサブルーチンを呼び出して実行する(ステップS34)。ここで算出する「オン時間」は、後述する単位時間との積が実際の時間となるような値である。
そして、CPU41は、処理中の制御周期についてオン期間を開始させるために、入出力ポート49を介して駆動回路6にブレーキランプリレー6aをオンさせる信号を出力し(ステップS35)、制御周期をカウントするための「PWMカウンタ」に「0」を書き込む(ステップS36)。
When it is determined that the brake signal is on (step S32: YES), the CPU 41 writes “0” in the “change flag” (step S33) and calls and executes a subroutine related to the on-time calculation (step S34). . The “on time” calculated here is a value such that a product with a unit time described later becomes an actual time.
Then, the CPU 41 outputs a signal for turning on the brake lamp relay 6a to the drive circuit 6 via the input / output port 49 in order to start the on period for the control cycle being processed (step S35), and counts the control cycle. "0" is written in the "PWM counter" for this (step S36).

次いで、CPU41は、「変化フラグ」が「1」であるか否かを判定し(ステップS37)、「1」であると判定した場合(ステップS37:YES)、再び「変化フラグ」に「0」を書き込む(ステップS38)と共に、オン時間算出に係るサブルーチンを呼び出して実行する(ステップS39)。
このように、一旦開始した制御周期のオン期間中に「変化フラグ」の「1」を検出した時に、処理中の制御周期のオン時間を再計算する。
Next, the CPU 41 determines whether or not the “change flag” is “1” (step S37). When the CPU 41 determines that it is “1” (step S37: YES), the “change flag” is set to “0” again. "Is written (step S38), and a subroutine related to the on-time calculation is called and executed (step S39).
As described above, when “1” of the “change flag” is detected during the ON period of the control cycle once started, the ON time of the control cycle being processed is recalculated.

ステップS39の処理を終えた場合、又はステップS37で「変化フラグ」が「1」ではないと判定した場合(ステップS37:NO)、CPU41は、単位時間が経過するまで待機する(ステップS40)。ここでの待機は、例えば100μsの待ち処理とし、100μs後に処理を再開するようにしてある。
その後、CPU41は、「PWMカウンタ」に「1」を加算し(ステップS41)、「PWMカウンタ」が「オン時間」と等しいか否かを判定する(ステップS42)。
When the process of step S39 is completed, or when it is determined in step S37 that the “change flag” is not “1” (step S37: NO), the CPU 41 waits until the unit time elapses (step S40). The waiting here is, for example, a waiting process of 100 μs, and the process is resumed after 100 μs.
Thereafter, the CPU 41 adds “1” to the “PWM counter” (step S41), and determines whether the “PWM counter” is equal to the “ON time” (step S42).

「オン時間」と等しくないと判定した場合(ステップS42:NO)、CPU41は、処理をステップS37に戻す。
このようにして、制御周期のオン期間が終了するまで、CPU41は、ステップS37からステップS42までのループを巡回する処理を実行する。
「PWMカウンタ」が「オン時間」と等しいと判定した場合(ステップS42:YES)、CPU41は、制御周期のオン期間を終了させるために、入出力ポート49を介して駆動回路6にブレーキランプリレー6aをオフさせる信号を出力し(ステップS43)、処理を終了する。
When determining that it is not equal to the “on time” (step S42: NO), the CPU 41 returns the process to step S37.
In this manner, the CPU 41 executes a process of cycling through the loop from step S37 to step S42 until the ON period of the control cycle ends.
When it is determined that the “PWM counter” is equal to the “ON time” (step S42: YES), the CPU 41 sends a brake lamp relay to the drive circuit 6 via the input / output port 49 in order to end the ON period of the control cycle. A signal for turning off 6a is output (step S43), and the process ends.

図5のサブルーチンが呼び出しされた場合、CPU41は、入出力ポート47を介して電圧計5が検出した電圧値を取り込み(ステップS51)、取り込んだ電圧値を「Vt」としてレジスタに記憶する。その後、CPU41は、デフォガ信号の状態を記憶する「オンフラグ」が「1」であるか否かを判定する(ステップS52)。「1」であると判定した場合(ステップS52:YES)、CPU41は、「Vmem」から、固定値である「Vc」の値を減算し、「Vt」としてレジスタに記憶する(ステップS53)。ここで、「Vc」は、図1で説明した電圧降下に対応する値である。   When the subroutine of FIG. 5 is called, the CPU 41 fetches the voltage value detected by the voltmeter 5 via the input / output port 47 (step S51), and stores the fetched voltage value as “Vt” in the register. Thereafter, the CPU 41 determines whether or not the “on flag” for storing the state of the defogger signal is “1” (step S52). If it is determined that it is “1” (step S52: YES), the CPU 41 subtracts the value of “Vc”, which is a fixed value, from “Vmem” and stores it as “Vt” in the register (step S53). Here, “Vc” is a value corresponding to the voltage drop described in FIG.

ステップS53の処理を終えた場合、又はステップS52で「オンフラグ」が「1」ではないと判定した場合(ステップS52:NO)、CPU41は、「Vtgt」/「Vt」の自乗値を「D」に書き込む(ステップS54)。ここで、「Vtgt」は、PWM制御の目標電圧値であり、図示しない他の処理において設定されるものとする。また、「D」は、処理中の制御周期で設定されるべきデューティ比である。
次いで、CPU41は、固定値である「PWM周期」と「D」との積を整数化して「オン時間」に書き込み(ステップS55)、呼び出された処理にリターンする。ここで、「PWM周期」は、単位時間との積が制御周期となるような値である。
When the process of step S53 is completed, or when it is determined in step S52 that the “on flag” is not “1” (step S52: NO), the CPU 41 sets the square value of “Vtgt” / “Vt” to “D”. (Step S54). Here, “Vtgt” is a target voltage value for PWM control, and is set in another process (not shown). “D” is a duty ratio to be set in the control cycle being processed.
Next, the CPU 41 converts the product of the fixed value “PWM period” and “D” into an integer and writes it to the “ON time” (step S55), and returns to the called process. Here, the “PWM period” is a value such that the product of the unit time is the control period.

以上のように、本実施の形態1によれば、PWM制御された電力をブレーキランプへ供給すべき車載電源から電力が供給されるべきデフォガのオン/オフを、デフォガ信号のオン/オフとして検出するようにしてある。デフォガ信号のオンを検出した場合は、オフを検出した場合に記憶した電源電圧値より「Vc」(即ち車載電源の内部抵抗及び車載電源から電源制御装置に至る電源の配線の抵抗の和とデフォガの負荷電流との積で決まる電圧降下の値)だけ低い電圧値に基づいてPWM制御を行う。
従って、車載電源の電圧値に応じて供給電力がPWM制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
As described above, according to the first embodiment, on / off of a defogger to which power is to be supplied from an in-vehicle power source to which PWM-controlled power is to be supplied to the brake lamp is detected as on / off of the defogger signal. I have to do it. When the defogger signal is detected to be on, the power supply voltage value stored when the defogger is detected is “Vc” (ie, the internal resistance of the in-vehicle power source and the sum of the resistance of the power source wiring from the in-vehicle power source to the power control device and the PWM control is performed based on a voltage value that is lower by a value of a voltage drop determined by the product of the load current and the load current.
Therefore, even if a brake lamp whose supply power is PWM-controlled according to the voltage value of the in-vehicle power supply and a defogger that shares part or all of the power supply and power supply line are turned on, the illuminance of the brake lamp can be prevented from instantaneously decreasing. It becomes possible to do.

また、PWM制御の制御周期がブレーキランプをオンさせるべきオン期間にある場合に、デフォガ信号のオンへの変化を検出した時は、検出した時の制御周期についてオン期間長を再度算出し、延長する方向に算出されたオン期間を処理中の制御周期に反映させてブレーキランプへ供給すべき電力を増大させる。
従って、デフォガのオンによって電源電圧値が低下する場合のPWM制御の遅れを、制御周期のオフ期間長以内に抑えることが可能となる。
In addition, when the control cycle of PWM control is in the on period where the brake lamp should be turned on, when a change to the defogger signal is detected, the on period length is recalculated and extended for the control cycle at the time of detection. The power to be supplied to the brake lamp is increased by reflecting the ON period calculated in the direction to be applied to the control cycle being processed.
Therefore, it is possible to suppress a delay in PWM control when the power supply voltage value decreases due to turning on the defogger within the off period length of the control cycle.

尚、本実施の形態1にあっては、デフォガ信号のオン/オフを一定の周期で(即ち時系列的に)検出しているが、これに限定するものではなく、例えば、デフォガ信号がオン/オフした時にCPU41に割り込みをかけることにより、CPU41へ前記オン/オフを積極的に通知してCPU41に図3の処理を実行させるようにしてもよい。
この場合も、図4及び図5の処理については共通である。
In the first embodiment, on / off of the defogger signal is detected at a constant period (that is, in time series), but the present invention is not limited to this. For example, the defogger signal is on. When the CPU 41 is turned off, the CPU 41 may be interrupted so as to actively notify the CPU 41 of the on / off and cause the CPU 41 to execute the processing of FIG.
Also in this case, the processes in FIGS. 4 and 5 are common.

また、デフォガ信号のオン/オフを検出した時に、CPU41がデフォガリレー7aをオン/オフさせているが、例えば、電源制御装置100の外部にある他のCPUが前記デフォガ信号のオン/オフを並列的に検出してデフォガリレー7aをオン/オフさせる形態であってもよい。この場合、図3のステップS17及びステップS21の処理は不要となる。   Further, when detecting the on / off of the defogger signal, the CPU 41 turns on / off the defogger relay 7a. For example, another CPU outside the power supply control device 100 parallels on / off of the defogger signal. Alternatively, the defogger relay 7a may be turned on / off by detection. In this case, the processing of step S17 and step S21 in FIG. 3 is not necessary.

更にまた、デフォガ信号のオフを検出した場合に電源電圧値を記憶しているが、該電源電圧値に基づいて先にデューティ比を決定して記憶し、デフォガ信号のオンを検出した場合に、記憶したデューティ比でPWM制御するようにしてもよい。   Furthermore, when the defogger signal is detected to be off, the power supply voltage value is stored, but based on the power supply voltage value, the duty ratio is first determined and stored, and when the defogger signal is turned on, PWM control may be performed with the stored duty ratio.

(実施の形態2)
実施の形態1は、デフォガ信号がオンした場合、デフォガ信号がオフした場合に記憶した電源電圧値から一定値を減算した値に基づいてPWM制御を行う形態であるのに対し、実施の形態2は、デフォガ信号がオンした場合、1つ前にデフォガ信号がオンしていた場合の電源電圧値に基づいてPWM制御を行う形態である。実施の形態1と2とでは、処理手順に違いがあるが、図4の処理については共通であるため、その説明を省略する。以下では、図4の処理と図6及び図7の処理との組み合わせについて説明する。
(Embodiment 2)
In the first embodiment, when the defogger signal is turned on, PWM control is performed based on a value obtained by subtracting a constant value from the stored power supply voltage value when the defogger signal is turned off. Is a mode in which PWM control is performed based on the power supply voltage value when the defogger signal is turned on when the defogger signal is turned on. Although the processing procedure is different between the first and second embodiments, the processing in FIG. 4 is common, and the description thereof is omitted. Below, the combination of the process of FIG. 4 and the process of FIG.6 and FIG.7 is demonstrated.

図6は、デフォガ信号のオン/オフを検出し、オンの場合に電圧計5が検出した電圧値をオフの場合に記憶するCPU41の処理手順を示すフローチャートである。また、図7は、オン時間算出のサブルーチンに係るCPU41の処理手順を示すフローチャートである。以下の処理は、タイマ44が計時する一定周期ごとに起動され、ROM42に予め格納されている制御プログラムに従って実行される。本実施の形態では、図6に示す処理を図4に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。   FIG. 6 is a flowchart showing the processing procedure of the CPU 41 that detects the on / off of the defogger signal and stores the voltage value detected by the voltmeter 5 when it is on when it is off. FIG. 7 is a flowchart showing the processing procedure of the CPU 41 according to the on-time calculation subroutine. The following processing is started at regular intervals counted by the timer 44 and executed according to a control program stored in the ROM 42 in advance. In the present embodiment, the process shown in FIG. 6 may be started with the same cycle as the process shown in FIG. 4, or may be started with a different cycle.

図6の処理のステップS114、ステップS118、ステップS119及びステップS122を除いて、ステップS111からステップS121までの処理については、夫々図3の処理のステップS11からステップS21までと同一内容であるため、その説明を省略する。
ステップS114で「オンフラグ」が「1」であると判定した場合(ステップS114:YES)、又はステップS117の処理を終えた場合、CPU41は、レジスタに記憶した電圧値「Vt」を「Von」に書き込んで(ステップS118)処理を終了する。
Except for step S114, step S118, step S119, and step S122 of the process of FIG. 6, the process from step S111 to step S121 is the same as the process from step S11 to step S21 of the process of FIG. The description is omitted.
When it is determined in step S114 that the “on flag” is “1” (step S114: YES), or when the process of step S117 is completed, the CPU 41 sets the voltage value “Vt” stored in the register to “Von”. Write (step S118) and the process is terminated.

また、ステップS121の処理を終えた場合、CPU41は、「Von」を「Vmem」に書き込んで(ステップS122)処理を終了する。一方、ステップS119で「オンフラグ」が「0」であると判定した場合(ステップS119:YES)、CPU41は、そのまま処理を終了するが、この場合にもステップS122の処理を実行してから処理を終了するようにしてもよい。
このようにして、CPU41は、デフォガ信号のオンを検出した場合に電圧計5が検出した電圧値を、デフォガ信号のオフを検出した場合に「Vmem」に書き込む。従って、ステップ状に立ち下がった電源電圧が復帰して立ち上がる前に、「Vmem」に電源電圧値が記憶される。
When the process of step S121 is completed, the CPU 41 writes “Von” in “Vmem” (step S122) and ends the process. On the other hand, when it is determined in step S119 that the “on flag” is “0” (step S119: YES), the CPU 41 ends the process as it is, but in this case as well, the process is performed after executing the process of step S122. You may make it complete | finish.
In this way, the CPU 41 writes the voltage value detected by the voltmeter 5 when the defogger signal is turned on to “Vmem” when it detects the defogger signal being turned off. Therefore, the power supply voltage value is stored in “Vmem” before the power supply voltage that has fallen in a step-like manner recovers and rises.

図7のオン時間算出に係るサブルーチンのステップS151,S152,S154,S155については、夫々図5のオン時間算出に係るサブルーチンのステップS51,S52,S54,S55と同一内容であるため、その説明を省略する。
ステップS152で「オンフラグ」が「1」であると判定した場合(ステップS152:YES)、CPU41は、「Vmem」を「Vt」に書き込む(ステップS153)。これにより、続くステップS154では、上述したステップS122で書き込まれた「Vmem」に基づいてPWM制御のデューティ比「D」が算出される。
Steps S151, S152, S154, and S155 of the subroutine related to the on-time calculation in FIG. 7 have the same contents as steps S51, S52, S54, and S55 of the subroutine related to the on-time calculation in FIG. Omitted.
If it is determined in step S152 that the “on flag” is “1” (step S152: YES), the CPU 41 writes “Vmem” in “Vt” (step S153). Thereby, in the subsequent step S154, the duty ratio “D” of the PWM control is calculated based on “Vmem” written in step S122 described above.

その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。   In addition, the same code | symbol is attached | subjected to the location corresponding to Embodiment 1, and the detailed description is abbreviate | omitted.

以上のように、本実施の形態2によれば、デフォガ信号のオンを検出した場合の電源電圧値を、オフを検出した場合に記憶し、その後オンを検出した場合に、記憶した電源電圧値「Vmem」に基づいてPWM制御を行う。
これにより、デフォガ信号のオンを検出した場合は、デフォガ信号がオンからオフに切り替わる前に検出した低い電源電圧値に基づいてPWM制御を行うため、デフォガのオンによって電源電圧値が低下したとしても、ブレーキランプに供給される電力を一定に保つことが可能となる。
As described above, according to the second embodiment, the power supply voltage value when turning on the defogger signal is stored is stored when off is detected, and then the stored power supply voltage value is detected when turning on is detected. PWM control is performed based on “Vmem”.
As a result, when the defogger signal is turned on, PWM control is performed based on the low power supply voltage value detected before the defogger signal switches from on to off. The electric power supplied to the brake lamp can be kept constant.

(実施の形態3)
実施の形態1及び2は、車載電源からデフォガ7bへ直流的に電力を供給する形態であるのに対し、実施の形態3は、車載電源からデフォガ7bに供給する電力をPWM制御する形態である。実施の形態1及び3では、図4及び図5の処理が共通であるため、その説明を省略する。後に、図4及び図5の処理と、図9及び図10の処理との組み合わせについて説明する。
(Embodiment 3)
While the first and second embodiments are configured to supply electric power from the in-vehicle power source to the defogger 7b in a DC manner, the third embodiment is a mode in which the power supplied from the in-vehicle power source to the defogger 7b is PWM-controlled. . In the first and third embodiments, the processes in FIGS. 4 and 5 are common, and thus the description thereof is omitted. A combination of the processes in FIGS. 4 and 5 and the processes in FIGS. 9 and 10 will be described later.

図8は、デフォガ7bに供給される電力のPWM制御が、ブレーキランプ6b,6bの照度に与える影響を説明するためのタイミングチャートである。図8(a)は、デフォガ7bに係るPWM制御とは無関係にブレーキランプ6b,6bへ供給する電力をPWM制御した場合のタイミングチャートである。また、図8(b)は、デフォガ7bに係るPWM制御の制御周期のオン/オフ期間を検出した場合に、該オン/オフ期間と同期させてブレーキランプ6b,6bへ供給する電力をPWM制御した場合のタイミングチャートである。   FIG. 8 is a timing chart for explaining the influence of the PWM control of the power supplied to the defogger 7b on the illuminance of the brake lamps 6b and 6b. FIG. 8A is a timing chart when the power supplied to the brake lamps 6b and 6b is PWM controlled regardless of the PWM control related to the defogger 7b. FIG. 8B shows the PWM control of the power supplied to the brake lamps 6b and 6b in synchronization with the on / off period when the on / off period of the control cycle of the PWM control related to the defogger 7b is detected. It is a timing chart in the case of doing.

図中横軸は時間を表し、縦軸は、上のチャートから順に、夫々デフォガ信号のオン/オフ、デフォガ7bの負荷電流の大きさ、電源電圧の大きさ、ブレーキランプ6b,6bに係るPWM制御(以下、第1PWM制御という)のデューティ比の大きさ、ブレーキランプ6b,6bの照度の大きさを表す。   In the figure, the abscissa represents time, and the ordinate represents the defogger signal on / off, the magnitude of the load current of the defogger 7b, the magnitude of the power supply voltage, and the PWM related to the brake lamps 6b and 6b in order from the above chart. It represents the magnitude of the duty ratio of the control (hereinafter referred to as the first PWM control) and the magnitude of the illuminance of the brake lamps 6b and 6b.

図8(a)において、デフォガ信号が時刻T0でオンした場合、CPU41がデフォガ信号のオンを検出してデフォガ7bに係るPWM制御(以下、第2PWM制御という)を開始する。この場合、デフォガ7bの負荷電流が矩形状をなして周期的に変化するため、上述した電圧降下の影響で電源電圧も矩形状をなして周期的に変化する。この場合の周期は、第2PWM制御の制御周期と対応している。
ここで、第1PWM制御のデューティ比を、実施の形態1,2の如くデフォガ信号がオンしたときに所定の値に固定した場合、ブレーキランプ6b,6bの照度は、電源電圧の周期的な変化の影響を受けて変動する。
In FIG. 8A, when the defogger signal is turned on at time T0, the CPU 41 detects the defogger signal being turned on and starts PWM control (hereinafter referred to as second PWM control) related to the defogger 7b. In this case, since the load current of the defogger 7b periodically changes in a rectangular shape, the power supply voltage also periodically changes in a rectangular shape due to the influence of the voltage drop described above. The period in this case corresponds to the control period of the second PWM control.
Here, when the duty ratio of the first PWM control is fixed to a predetermined value when the defogger signal is turned on as in the first and second embodiments, the illuminance of the brake lamps 6b and 6b changes periodically with the power supply voltage. Fluctuates under the influence of

これに対し、図8(b)に示すように、デフォガ信号がオンしてデフォガ7bの負荷電流が周期的に増加し、電源電圧が矩形状をなして周期的に低下した場合に、第2PWM制御のオン期間中はオフ期間中に検出して記憶した第1PWM制御のデューティ比を算出することにより、ブレーキランプ6b,6bの照度の変動を回避させることが可能となる。この場合デューティ比は、第2PWM制御の制御周期がオフ期間である場合に電圧計5が検出した電圧値から、上述した電圧降下の量を減算した値に基づいて算出すればよい。 On the other hand, as shown in FIG. 8B, when the defogger signal is turned on and the load current of the defogger 7b periodically increases, and the power supply voltage periodically decreases in a rectangular shape, the second PWM By calculating the duty ratio of the first PWM control detected and stored during the off period during the control on period, it is possible to avoid fluctuations in the illuminance of the brake lamps 6b and 6b. Duty ratio in this case, the voltage value voltmeter 5 was detected when the control period of the 2PWM control is OFF period may be calculated based on the value obtained by subtracting the amount of the above-mentioned voltage drop.

図9は、デフォガ7bに係るPWM制御の制御周期のオン/オフ期間を検出し、オフ期間の場合に電圧計5が検出した電圧値を記憶するCPU41の処理手順を示すフローチャートであり、図10は、デフォガ7bに供給すべき電力をPWM制御するCPU41の処理手順を示すフローチャートである。以下の処理は、タイマ44が計時する一定周期ごとに起動され、ROM42に予め格納されている制御プログラムに従って実行される。   FIG. 9 is a flowchart showing a processing procedure of the CPU 41 that detects the on / off period of the control cycle of the PWM control related to the defogger 7b and stores the voltage value detected by the voltmeter 5 in the off period. These are the flowcharts which show the process sequence of CPU41 which carries out PWM control of the electric power which should be supplied to the defogger 7b. The following processing is started at regular intervals counted by the timer 44 and executed according to a control program stored in the ROM 42 in advance.

本実施の形態3では、図4及び図10に示す夫々の処理を、第1PWM制御及び第2PWM制御の制御周期ごとに起動する。図9に示す処理は、図4に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
尚、「オン期間フラグ」、「PWMカウンタ2」及び「オン時間2」は、RAM43に記憶される変数であり、これらの変数は、図示しない初期化処理の中で、CPU41によって「0」にクリアされるものとする。また、「PWM周期2」は、既知の常数とする。更に、「D2」は、CPU41のレジスタに一時的に記憶される変数とする。
In the third embodiment, the processes shown in FIGS. 4 and 10 are started for each control cycle of the first PWM control and the second PWM control. The process shown in FIG. 9 may be started at the same cycle as the process shown in FIG. 4 or may be started at a different cycle.
The “ON period flag”, “PWM counter 2”, and “ON time 2” are variables stored in the RAM 43, and these variables are set to “0” by the CPU 41 during initialization processing (not shown). It shall be cleared. In addition, “PWM cycle 2” is a known constant. Further, “D2” is a variable temporarily stored in the register of the CPU 41.

図9の処理が起動された場合、CPU41は、入出力ポート47を介して電圧計5が検出した電圧値を取り込み(ステップS211)、取り込んだ電圧値を「Vt」としてレジスタに記憶する。その後、CPU41は、第2PWM制御の制御周期のオン期間を示す「オン期間フラグ」が「1」であるか否かを判定する(ステップS213)。「1」であると判定した場合(ステップS213:YES)、CPU41は、「オン期間フラグ」を遅延させて記憶する「オンフラグ」が「1」であるか否かを判定する(ステップS214)。   When the process of FIG. 9 is started, the CPU 41 takes in the voltage value detected by the voltmeter 5 via the input / output port 47 (step S211), and stores the taken-in voltage value as “Vt” in the register. Thereafter, the CPU 41 determines whether or not the “on period flag” indicating the on period of the control period of the second PWM control is “1” (step S213). When it is determined that it is “1” (step S213: YES), the CPU 41 determines whether or not the “on flag” stored by delaying the “on period flag” is “1” (step S214).

「1」であると判定した場合(ステップS214:YES)、CPU41は処理を終了する。「1」ではないと判定した場合(ステップS214:NO)、CPU41は、「オンフラグ」に「1」を書き込み(ステップS215)、「オン期間フラグ」が「1」に変化したことを示す「変化フラグ」に「1」を書き込み(ステップS216)、処理を終了する。   When it determines with it being "1" (step S214: YES), CPU41 complete | finishes a process. When it is determined that it is not “1” (step S214: NO), the CPU 41 writes “1” in the “on flag” (step S215), and “change” indicating that the “on period flag” has changed to “1”. “1” is written in the “flag” (step S216), and the process ends.

ステップS213で「オン期間フラグ」が「1」ではないと判定した場合(ステップS213:NO)、CPU41は、「オンフラグ」が「0」であるか否かを判定する(ステップS219)。「0」ではないと判定した場合(ステップS219:NO)、CPU41は、「オンフラグ」に「0」を書き込む(ステップS220)。ステップS220の処理を終えた場合、又はステップS219で「オンフラグ」が「0」であると判定した場合(ステップS219:YES)、CPU41は、レジスタに記憶した「Vt」を「Vmem」に書き込んで(ステップS223)処理を終了する。   When it is determined in step S213 that the “on period flag” is not “1” (step S213: NO), the CPU 41 determines whether or not the “on flag” is “0” (step S219). When it is determined that it is not “0” (step S219: NO), the CPU 41 writes “0” in the “on flag” (step S220). When the process of step S220 is completed, or when it is determined in step S219 that the “on flag” is “0” (step S219: YES), the CPU 41 writes “Vt” stored in the register to “Vmem”. (Step S223) The process ends.

このようにして、CPU41は、「オン期間フラグ」が「0」であることを検出した場合に電圧計5が検出した電圧値を「Vmem」に書き込む。従って、後述する図10の処理でデフォガリレー7aがオンされて電源電圧がステップ状に立ち下がる前に、「Vmem」に電源電圧値が記憶される。   In this way, the CPU 41 writes the voltage value detected by the voltmeter 5 in “Vmem” when it detects that the “ON period flag” is “0”. Therefore, the power supply voltage value is stored in “Vmem” before the defogger relay 7a is turned on in the process of FIG. 10 described later and the power supply voltage falls stepwise.

図10の処理が起動された場合、CPU41は、入出力ポート46を介してデフォガ信号を取り込み(ステップS231)、取り込んだデフォガ信号がオンであるか否かを判定する(ステップS232)。オンではないと判定した場合(ステップS232:NO)、CPU41は、そのまま処理を終了する。   When the process of FIG. 10 is activated, the CPU 41 captures a defogger signal via the input / output port 46 (step S231), and determines whether the captured defogger signal is on (step S232). When it determines with it not being on (step S232: NO), CPU41 complete | finishes a process as it is.

デフォガ信号がオンであると判定した場合(ステップS232:YES)、CPU41は、設定すべきデューティ比である「D2」をRAM43から取得する(ステップS233)。ここで、「D2」は、図示しない他の処理において設定されるものとする。
その後、CPU41は、固定値である「PWM周期2」と「D2」との積を整数化して「オン時間2」に書き込む(ステップS234)。ここで、「PWM周期2」は、単位時間との積が、第2PWM制御の制御周期となるような値である。
If it is determined that the defogger signal is on (step S232: YES), the CPU 41 acquires “D2”, which is the duty ratio to be set, from the RAM 43 (step S233). Here, “D2” is set in another process (not shown).
After that, the CPU 41 converts the product of the fixed value “PWM cycle 2” and “D2” into an integer and writes it to “ON time 2” (step S234). Here, “PWM cycle 2” is a value such that the product of the unit time is the control cycle of the second PWM control.

次いで、CPU41は、制御周期のオン期間を示す「オン期間フラグ」に「1」を書き込む(ステップS235)。そして、CPU41は、オン期間を開始させるために、入出力ポート48を介して駆動回路7にデフォガリレー7aをオンさせる信号を出力し(ステップS236)、制御周期をカウントするための「PWMカウンタ2」に「0」を書き込む(ステップS237)。   Next, the CPU 41 writes “1” in the “on period flag” indicating the on period of the control cycle (step S235). Then, the CPU 41 outputs a signal for turning on the defogger relay 7a to the drive circuit 7 via the input / output port 48 in order to start the on period (step S236), and the “PWM counter 2 for counting the control period” "0" is written into "" (step S237).

更に、CPU41は、単位時間が経過するまで待機する(ステップS238)。そして、CPU41は、「PWMカウンタ2」に「1」を加算し(ステップS239)、「PWMカウンタ2」が「オン時間2」と等しいか否かを判定する(ステップS240)。「オン時間2」と等しくないと判定した場合(ステップS240:NO)、CPU41は、処理をステップS238に戻す。
このようにして、制御周期のオン期間が終了するまで、CPU41は、ステップS238からステップS240までのループを巡回する処理を実行する。
Further, the CPU 41 waits until the unit time has elapsed (step S238). Then, the CPU 41 adds “1” to “PWM counter 2” (step S239), and determines whether “PWM counter 2” is equal to “ON time 2” (step S240). When determining that it is not equal to “ON time 2” (step S240: NO), the CPU 41 returns the process to step S238.
In this way, the CPU 41 executes a process of cycling through the loop from step S238 to step S240 until the ON period of the control cycle ends.

「PWMカウンタ2」が「オン時間2」と等しいと判定した場合(ステップS240:YES)、CPU41は、制御周期のオン期間を終了させるために、入出力ポート48を介して駆動回路7にデフォガリレー7aをオフさせる信号を出力する(ステップS241)。そして、CPU41は、「オン期間フラグ」に「0」を書き込み(ステップS242)、処理を終了する。   When it is determined that “PWM counter 2” is equal to “ON time 2” (step S240: YES), the CPU 41 applies a default to the drive circuit 7 via the input / output port 48 in order to end the ON period of the control cycle. A signal for turning off the galley 7a is output (step S241). Then, the CPU 41 writes “0” in the “ON period flag” (step S242), and ends the process.

その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。   In addition, the same code | symbol is attached | subjected to the location corresponding to Embodiment 1, and the detailed description is abbreviate | omitted.

以上のように、本実施の形態3によれば、デフォガに係るPWM制御の制御周期のオン/オフ期間を検出するようにしてあり、オン期間を検出した場合は、オフ期間を検出した場合に記憶した電源電圧値より「Vc」(即ち車載電源の内部抵抗及び車載電源から電源制御装置に至る電源の配線の抵抗の和とデフォガの負荷電流との積で決まる電圧降下の値)だけ低い電圧値に基づいて、ブレーキランプに係るPWM制御を行う。
従って、車載電源の電圧値に応じて供給電力がPWM制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
As described above, according to the third embodiment, the on / off period of the control cycle of the PWM control related to the defogger is detected. When the on period is detected, the off period is detected. A voltage lower than the stored power supply voltage value by “Vc” (that is, a voltage drop value determined by the product of the internal resistance of the in-vehicle power supply and the resistance of the power supply wiring from the in-vehicle power supply to the power supply controller and the load current of the defogger) Based on the value, PWM control related to the brake lamp is performed.
Therefore, even if a brake lamp whose supply power is PWM-controlled according to the voltage value of the in-vehicle power supply and a defogger that shares part or all of the power supply and power supply line are turned on, the illuminance of the brake lamp can be prevented from instantaneously decreasing. It becomes possible to do.

また、第1PWM制御の制御周期がオン期間にある場合に、第2PWM制御の制御周期がオン期間へ変化したことを検出した時は、検出した時の制御周期についてオン期間長を再度算出し、延長する方向に算出されたオン期間を処理中の制御周期に反映させてブレーキランプへ供給すべき電力を増大させる。
従って、デフォガのオンによって電源電圧値が低下する場合の第1PWM制御の遅れを、制御周期のオフ期間長以内に抑えることが可能となる。
Further, when it is detected that the control period of the second PWM control is changed to the on period when the control period of the first PWM control is in the on period, the on period length is calculated again for the control period at the time of detection, The power to be supplied to the brake lamp is increased by reflecting the ON period calculated in the extending direction in the control cycle being processed.
Therefore, it is possible to suppress the delay of the first PWM control when the power supply voltage value is lowered by turning on the defogger within the off period length of the control cycle.

尚、本実施の形態3にあっては、制御部4のCPU41が、第1PWM制御及び第2PWM制御を行っているが、これに限定されるものではなく、他の制御部が、図4の処理により第2PWM制御を行うようにしてもよい。この場合、CPU41が、前記他の制御部から受け渡された「オン期間フラグ」を、図9と同一の処理により一定の周期で(即ち時系列的に)検出してもよい。また、例えば、第2PWM制御の制御周期のオン/オフ期間の立ち上がりでCPU41に割り込みをかけることにより、CPU41へ上記オン/オフ期間を積極的に通知してCPU41に図9に相当する処理を実行させるようにしてもよい。   In the third embodiment, the CPU 41 of the control unit 4 performs the first PWM control and the second PWM control. However, the present invention is not limited to this. You may make it perform 2nd PWM control by a process. In this case, the CPU 41 may detect the “on period flag” delivered from the other control unit at a constant cycle (that is, in time series) by the same process as in FIG. 9. Further, for example, by interrupting the CPU 41 at the rising edge of the on / off period of the control period of the second PWM control, the CPU 41 is actively notified of the on / off period, and the process corresponding to FIG. You may make it make it.

(実施の形態4)
実施の形態3は、第2PWM制御の制御周期のオン期間を検出した場合、オフ期間を検出した場合に記憶した電源電圧値から一定値を減算した値に基づいて第1PWM制御を行う形態であるのに対し、実施の形態4は、第2PWM制御の制御周期のオン期間を検出した場合、1つ前のオン期間を検出していた場合の電源電圧値に基づいて第1PWM制御を行う形態である。
(Embodiment 4)
In the third embodiment, when the ON period of the control period of the second PWM control is detected, the first PWM control is performed based on a value obtained by subtracting a constant value from the stored power supply voltage value when the OFF period is detected. On the other hand, in the fourth embodiment, when the ON period of the control period of the second PWM control is detected, the first PWM control is performed based on the power supply voltage value when the previous ON period is detected. is there.

実施の形態3と4とでは、処理手順に違いがあるが、図4及び図10の処理については共通である。また、実施の形態3で説明した図5の処理に代えて、実施の形態1で説明した図7の処理を実行する。図4、図7及び図10の処理については、その説明を省略する。以下では、図4、図7及び図10の処理と、図11の処理との組み合わせについて説明する。   Although the processing procedure is different between the third and fourth embodiments, the processing in FIGS. 4 and 10 is common. Further, instead of the process of FIG. 5 described in the third embodiment, the process of FIG. 7 described in the first embodiment is executed. Description of the processing of FIGS. 4, 7, and 10 is omitted. Below, the combination of the process of FIG.4, FIG.7 and FIG.10 and the process of FIG. 11 is demonstrated.

図11は、デフォガ7bに係るPWM制御の制御周期のオン/オフ期間を検出し、オン期間の場合に電圧計5が検出した電圧値をオフ期間の場合に記憶するCPU41の処理手順を示すフローチャートである。以下の処理は、タイマ44が計時する一定周期ごとに起動され、ROM42に予め格納されている制御プログラムに従って実行される。本実施の形態では、図11に示す処理を図4に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。   FIG. 11 is a flowchart showing a processing procedure of the CPU 41 that detects the on / off period of the control cycle of the PWM control related to the defogger 7b and stores the voltage value detected by the voltmeter 5 in the on period in the off period. It is. The following processing is started at regular intervals counted by the timer 44 and executed according to a control program stored in the ROM 42 in advance. In the present embodiment, the processing shown in FIG. 11 may be started at the same cycle as the processing shown in FIG. 4 or may be started at a different cycle.

図11の処理のステップS314、ステップS318、ステップS319及びステップS322を除いて、ステップS311からステップS320までの処理については、夫々図9の処理のステップS211からステップS220までと同一内容であるため、その説明を省略する。
ステップS314で「オンフラグ」が「1」であると判定した場合(ステップS314:YES)、又はステップS316の処理を終えた場合、CPU41は、レジスタに記憶した電圧値「Vt」を「Von」に書き込んで(ステップS318)処理を終了する。
Except for step S314, step S318, step S319, and step S322 of the process of FIG. 11, the process from step S311 to step S320 is the same as the process from step S211 to step S220 of the process of FIG. The description is omitted.
When it is determined in step S314 that the “on flag” is “1” (step S314: YES), or when the process of step S316 is completed, the CPU 41 sets the voltage value “Vt” stored in the register to “Von”. Write (step S318) and the process is terminated.

また、ステップS320の処理を終えた場合、CPU41は、「Von」を「Vmem」に書き込んで(ステップS322)処理を終了する。一方、ステップS319で「オンフラグ」が「0」であると判定した場合(ステップS319:YES)、CPU41は、そのまま処理を終了するが、この場合にもステップS322の処理を実行してから処理を終了するようにしてもよい。
このようにして、CPU41は、「オン期間フラグ」が「1」であることを検出した場合に電圧計5が検出した電圧値を、「オン期間フラグ」が「0」であることを検出した場合に「Vmem」に書き込む。従って、ステップ状に立ち下がった電源電圧が復帰して立ち上がる前に、「Vmem」に電源電圧値が記憶される。
When the process of step S320 is completed, the CPU 41 writes “Von” in “Vmem” (step S322) and ends the process. On the other hand, when it is determined in step S319 that the “on flag” is “0” (step S319: YES), the CPU 41 ends the process as it is, but in this case as well, the process is performed after executing the process of step S322. You may make it complete | finish.
In this way, the CPU 41 detects the voltage value detected by the voltmeter 5 when it detects that the “on period flag” is “1”, and detects that the “on period flag” is “0”. Write to "Vmem". Therefore, the power supply voltage value is stored in “Vmem” before the power supply voltage that has fallen in a step-like manner recovers and rises.

その他、実施の形態1,3に対応する箇所には同様の符号を付して、その詳細な説明を省略する。   In addition, the same code | symbol is attached | subjected to the location corresponding to Embodiment 1, 3, and the detailed description is abbreviate | omitted.

以上のように、本実施の形態4によれば、デフォガに係るPWM制御の制御周期のオン/オフ期間を検出するようにしてあり、オン期間を検出した場合の電源電圧値を、オフ期間を検出した場合に記憶し、その後オン期間を検出した場合に、記憶した電源電圧値に基づいてブレーキランプに係るPWM制御を行う。
従って、車載電源の電圧値に応じて供給電力がPWM制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
As described above, according to the fourth embodiment, the on / off period of the control cycle of the PWM control related to the defogger is detected, and the power supply voltage value when the on period is detected is set to the off period. When it is detected, it is stored, and when the ON period is detected thereafter, PWM control related to the brake lamp is performed based on the stored power supply voltage value.
Therefore, even if a brake lamp whose supply power is PWM-controlled according to the voltage value of the in-vehicle power supply and a defogger that shares part or all of the power supply and power supply line are turned on, the illuminance of the brake lamp can be prevented from instantaneously decreasing. It becomes possible to do.

本発明に係る電源制御装置の実施の形態1の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of Embodiment 1 of the power supply control apparatus which concerns on this invention. デフォガのオンがブレーキランプの照度に与える影響を説明するためのタイミングチャートである。It is a timing chart for demonstrating the influence which ON of a defogger has on the illumination intensity of a brake lamp. デフォガ信号のオン/オフを検出し、オフの場合に電圧計が検出した電圧値を記憶するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which detects ON / OFF of a defogger signal, and memorize | stores the voltage value which the voltmeter detected in the case of OFF. ブレーキランプに供給すべき電力をPWM制御するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which carries out PWM control of the electric power which should be supplied to a brake lamp. オン時間算出のサブルーチンに係るCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which concerns on the subroutine of ON time calculation. デフォガ信号のオン/オフを検出し、オンの場合に電圧計が検出した電圧値をオフの場合に記憶するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the processing procedure of CPU which detects ON / OFF of a defogger signal, and memorize | stores the voltage value which the voltmeter detected in the case of being turned off. オン時間算出のサブルーチンに係るCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which concerns on the subroutine of ON time calculation. デフォガに供給される電力のPWM制御が、ブレーキランプの照度に与える影響を説明するためのタイミングチャートである。It is a timing chart for demonstrating the influence which PWM control of the electric power supplied to a defogger has on the illumination intensity of a brake lamp. デフォガに係るPWM制御の制御周期のオン/オフ期間を検出し、オフ期間の場合に電圧計が検出した電圧値を記憶するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which detects the on / off period of the control period of the PWM control which concerns on a defogger, and memorize | stores the voltage value which the voltmeter detected in the off period. デフォガに供給すべき電力をPWM制御するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which carries out PWM control of the electric power which should be supplied to a defogger. デフォガに係るPWM制御の制御周期のオン/オフ期間を検出し、オン期間の場合に電圧計が検出した電圧値をオフ期間の場合に記憶するCPUの処理手順を示すフローチャートである。It is a flowchart which shows the process sequence of CPU which detects the ON / OFF period of the control cycle of the PWM control which concerns on a defogger, and memorize | stores the voltage value which the voltmeter detected in the ON period in the OFF period.

符号の説明Explanation of symbols

1 オルタネータ(電源)
3 バッテリ(電源)
4 制御部
41 CPU(PWM制御部、第1PWM制御部、第2PWM制御部、検出手段)
42 ROM
43 RAM(記憶手段)
44 タイマ
5 電圧計
6b ブレーキランプ(負荷)
7b デフォガ(第2の負荷、前記負荷とは異なる負荷)
100 電源制御装置
1 Alternator (power supply)
3 Battery (Power)
4 control unit 41 CPU (PWM control unit, first PWM control unit, second PWM control unit, detection means)
42 ROM
43 RAM (storage means)
44 Timer 5 Voltmeter 6b Brake lamp (load)
7b Defogger (second load, load different from the load)
100 Power supply control device

Claims (4)

電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つようにPWM制御するPWM制御部とを備える電源制御装置において、
前記電源から電力が供給されるべき第2の負荷のオン/オフを指定する信号を時系列的に検出する検出手段と、
該検出手段がオフを指定する信号を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え
前記PWM制御部は、前記検出手段がオンを指定する信号を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてPWM制御するようにしてあること
を特徴とする電源制御装置。
In a power supply control device comprising: a voltmeter that detects a voltage value of a power supply; and a PWM control unit that performs PWM control so as to keep constant the power to be supplied from the power supply to the load based on the voltage value detected by the voltmeter ,
Detecting means for detecting in time series a signal designating on / off of the second load to which power is to be supplied from the power source;
Storage means for storing the voltage value detected by the voltmeter when the detection means detects a signal designating OFF ;
The PWM control unit is configured to perform PWM control based on a voltage value lower than a voltage value stored by the storage unit when the detection unit detects a signal designating ON. .
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つようにPWM制御するPWM制御部とを備える電源制御装置において、
前記電源から電力が供給されるべき第2の負荷のオン/オフを指定する信号を時系列的に検出する検出手段と、
該検出手段がオンを指定する信号を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフを検出した場合に記憶する記憶手段とを備え、
前記PWM制御部は、前記検出手段がオンを指定する信号を検出した場合、前記記憶手段が記憶した電圧値に基づいてPWM制御するようにしてあること
を特徴とする電源制御装置。
In a power supply control device comprising: a voltmeter that detects a voltage value of a power supply; and a PWM control unit that performs PWM control so as to keep constant the power to be supplied from the power supply to the load based on the voltage value detected by the voltmeter ,
Detecting means for detecting in time series a signal designating on / off of the second load to which power is to be supplied from the power source;
Storage means for storing the voltage value detected by the voltmeter when the detection means detects a signal designating on, and when the detection means detects off;
The PWM control unit is configured to perform PWM control based on a voltage value stored in the storage unit when the detection unit detects a signal designating ON.
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を第1周期でPWM制御する第1PWM制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を一定に保つように前記第1周期より長い第2周期でPWM制御する第2PWM制御部とを備える電源制御装置において、
前記第2PWM制御部によるPWM制御のオン/オフ期間を時系列的に検出する検出手段と、
該検出手段がオフ期間を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え
前記第1PWM制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてPWM制御するようにしてあること
を特徴とする電源制御装置。
A voltmeter that detects a voltage value of the power supply, a first PWM control unit that PWM-controls power to be supplied from the power supply to the load based on the voltage value detected by the voltmeter in a first period, and a load from the power supply to the load in the power supply control device and a second 2PWM controller for PWM control with a long second period than the first circumferential-life so as to maintain a constant power to be supplied to different loads and,
Detecting means for detecting on / off periods of PWM control by the second PWM control unit in time series ;
Storage means for storing a voltage value detected by the voltmeter when the detection means detects an off period ;
The first PWM control unit is configured to perform PWM control based on a voltage value lower than the voltage value stored in the storage unit when the detection unit detects an ON period.
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力を一定に保つように第1周期でPWM制御する第1PWM制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を一定に保つように前記第1周期より長い第2周期でPWM制御する第2PWM制御部とを備える電源制御装置において、
前記第2PWM制御部によるPWM制御のオン/オフ期間を時系列的に検出する検出手段と、
該検出手段がオン期間を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフ期間を検出した場合に記憶する記憶手段とを備え、
前記第1PWM制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値に基づいてPWM制御するようにしてあること
を特徴とする電源制御装置。
A voltmeter that detects a voltage value of the power supply, and a first PWM control unit that performs PWM control in a first period so as to keep constant the power to be supplied from the power supply to the load based on the voltage value detected by the voltmeter; in the power supply control device and a second 2PWM controller for PWM control with a long second period than the first circumferential-life so as to maintain a constant power to be supplied to the different loads from the load from the power source,
Detecting means for detecting on / off periods of PWM control by the second PWM control unit in time series ;
Storage means for storing the voltage value detected by the voltmeter when the detection means detects an on period, and when the detection means detects an off period;
The first PWM control unit is configured to perform PWM control based on a voltage value stored in the storage unit when the detection unit detects an ON period.
JP2008317569A 2008-12-12 2008-12-12 Power control device Expired - Fee Related JP5417831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008317569A JP5417831B2 (en) 2008-12-12 2008-12-12 Power control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008317569A JP5417831B2 (en) 2008-12-12 2008-12-12 Power control device

Publications (2)

Publication Number Publication Date
JP2010142054A JP2010142054A (en) 2010-06-24
JP5417831B2 true JP5417831B2 (en) 2014-02-19

Family

ID=42351667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008317569A Expired - Fee Related JP5417831B2 (en) 2008-12-12 2008-12-12 Power control device

Country Status (1)

Country Link
JP (1) JP5417831B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793993B2 (en) * 2011-06-27 2015-10-14 株式会社オートネットワーク技術研究所 Power supply system, PWM power supply control device, and load control device
JP5874541B2 (en) * 2012-06-08 2016-03-02 株式会社オートネットワーク技術研究所 Vehicle power supply control device
JP2013255399A (en) * 2012-06-08 2013-12-19 Auto Network Gijutsu Kenkyusho:Kk Vehicle power supply controller

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302386B2 (en) * 1991-12-17 2002-07-15 本田技研工業株式会社 Drive circuit for vehicle load using high voltage battery
JP3679700B2 (en) * 2000-10-18 2005-08-03 アイシン精機株式会社 Vehicle lamp control device
JP4116327B2 (en) * 2002-05-21 2008-07-09 株式会社オートネットワーク技術研究所 Lamp lighting circuit and lamp lighting method
JP3968298B2 (en) * 2002-12-06 2007-08-29 株式会社日立製作所 Power supply
JP2006131048A (en) * 2004-11-04 2006-05-25 Honda Motor Co Ltd Vehicular headlight lighting control system
JP4201050B2 (en) * 2006-10-11 2008-12-24 トヨタ自動車株式会社 Electric load control device, electric load control method, electric load control device, and electric load control method
JP2010116080A (en) * 2008-11-13 2010-05-27 Autonetworks Technologies Ltd Power supply device for vehicle

Also Published As

Publication number Publication date
JP2010142054A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
US11188107B2 (en) In-vehicle power control system
JP4978734B2 (en) Boost control device and idling stop system using the same
CN108292889B (en) Power supply device, control method of power supply device, and recording medium
CN107852021B (en) Method and device for operating an electrical system, and electrical system
WO2019188077A1 (en) Power control device for vehicle and power control system for vehicle
JP5417831B2 (en) Power control device
JP2004531787A (en) System for controlling or regulating
JP7346957B2 (en) Charging control device
JP2009253993A (en) Power control device for vehicles
JP2007168638A (en) Load drive control device for vehicle
US20180215371A1 (en) Electric power source system
JPH0577680A (en) Vehicle power distribution adjusting device
JPH08135476A (en) Engine control device
US10714972B2 (en) Power supply control apparatus
JP2017206082A (en) Electric air compressor control device
JPH0139306B2 (en)
JP5298756B2 (en) Vehicle power supply
CN110816509B (en) Braking force control device
JP2007309751A (en) Gas detector
JP2006025471A (en) Degradation determining system of battery for electric vehicle
JP6319073B2 (en) Vehicle braking control device
JP6913496B2 (en) Vehicle control device
KR19980026998A (en) Idle control device by load compensation and its method
JP6206292B2 (en) Power system
JP7396383B2 (en) Electric energy calculation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131104

LAPS Cancellation because of no payment of annual fees