JP3679700B2 - The vehicle lamp control device - Google Patents

The vehicle lamp control device

Info

Publication number
JP3679700B2
JP3679700B2 JP2000317616A JP2000317616A JP3679700B2 JP 3679700 B2 JP3679700 B2 JP 3679700B2 JP 2000317616 A JP2000317616 A JP 2000317616A JP 2000317616 A JP2000317616 A JP 2000317616A JP 3679700 B2 JP3679700 B2 JP 3679700B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
lamp
circuit
cpu
step
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000317616A
Other languages
Japanese (ja)
Other versions
JP2002120644A (en )
Inventor
武彦 伏見
達夫 寺谷
幸彦 梅田
浩司 梶野
克芳 水元
Original Assignee
アイシン精機株式会社
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、高電圧化されたバッテリ(以下、「高電圧バッテリ」という)によりランプに給電する車両用ランプ制御装置に関するものである。 The present invention, high voltage is battery (hereinafter, referred to as "high-voltage battery") relates to a vehicle lamp control apparatus for supplying power to the lamp by.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、ユーザによる車両へのオプション的な電装品の設置、あるいは車両の高性能化に伴い、電力消耗が大きくなってきていることから、従来のバッテリ(乗用車では通常12V電圧を供給)では電力を供給する能力が不足ぎみとなってきている。 Recently, the installation of options specific electrical equipment of the vehicle by the user, or with the performance of the vehicle, since the power consumption has become large, the power in the (supply normal 12V voltage in passenger cars) conventional battery supply capacity is becoming scarce. また、このような電装品の増加により、電装品とバッテリとを接続するハーネスに電流がより多く流れるようになるため、その発熱への対応を余儀なくされている。 Also, an increase of such electric equipment, since the current to the harness for connecting the electric component and the battery becomes to flow more, have been forced to correspond the to the heating.
【0003】 [0003]
そこで、こうした問題への対応として、車両のバッテリを高電圧化(例えば、36V電源など)した新しい規格への移行が検討されている。 Therefore, as a response to these problems, the battery of the vehicle high voltage (e.g., 36V power supply, etc.) transition has been studied to the new standard.
【0004】 [0004]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
ところで、こうした高電圧バッテリが採用された場合、現行の12V仕様のランプを従来の手法で点灯させることはできない。 By the way, if such a high-voltage battery is adopted, it is not possible to turn on the lamp current of 12V specification in a conventional manner. そこで、各ランプへの給電時間をデューティ制御することで当該ランプに供給する電力量を制御する車両用ランプ制御装置が提案されている。 Accordingly, the vehicle lamp control apparatus for controlling the amount of power supplied to the lamp by duty control of power supply time to each lamp is proposed.
【0005】 [0005]
こうした装置においては、そのときの制御態様に応じた好適なランプの点灯制御が望まれている。 In such an apparatus, the lighting control of a suitable lamp according to the control mode at that time is desired.
特に、現行の12V仕様のランプを高電圧バッテリにより給電するため、その給電異常(過大な給電、あるいは給電不能等)に対する対応の向上が望まれている。 In particular, for supplying the lamp current 12V specifications by the high voltage battery, corresponding improvement in it is desired for the power supply abnormality (excessive feeding or feeding impossible or the like).
【0006】 [0006]
本発明の第1の目的は、高電圧バッテリにより給電される車両用ランプ制御装置において、ランプへの給電異常に対する対応を向上することができる車両用ランプ制御装置を提供することにある。 A first object of the present invention is to provide a vehicle lamp control device powered by a high voltage battery, a vehicle lamp control apparatus capable of improving the response to power supply abnormality of the lamp.
【0007】 [0007]
本発明の第2の目的は、高電圧バッテリにより給電される車両用ランプ制御装置において、運転者が著しい暗さを感じる状態でのランプへの給電量を好適に制御することができる車両用ランプ制御装置を提供することにある。 A second object of the present invention, in the vehicle lamp control device powered by a high voltage battery, the driver vehicle lamp capable of suitably controlling the amount of power supplied to the lamp in a state feel the significant darkness to provide a control device.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
上記問題点を解決するために、請求項1に記載の発明は、高電圧バッテリからランプへの給電時間をデューティ制御することで該ランプへの給電量を制御する車両用ランプ制御装置において、CPUから出力される駆動信号に応じて前記ランプへの給電時間をデューティ制御する第1デューティ制御手段と、前記CPU以外から出力される駆動信号に応じて前記ランプへの給電時間をデューティ制御する第2デューティ制御手段と、 前記第1デューティ制御手段による前記ランプへの給電異常が検出されたときに、 前記第2デューティ制御手段による前記ランプへの給電に切り替えるデューティ制御切替手段とを備えたことを要旨とする。 In order to solve the above problems, a first aspect of the present invention, in the vehicle lamp control apparatus for controlling a power supply amount to the lamp by duty control of the power supply time from the high voltage battery to the lamp, CPU a first duty control means for duty-controlling the power supply time to the lamp in response to a driving signal outputted from the duty control of the power feed time to the lamp in response to a driving signal outputted from other than the CPU 2 SUMMARY duty control means, when the power supply abnormality of the said lamp is detected by the first duty control means, further comprising a duty control switching means for switching the power supply to the lamp according to the second duty control section to.
【0011】 [0011]
請求項に記載の発明は、 請求項1に記載の車両用ランプ制御装置において、始動時には、前記第1デューティ制御手段による前記ランプへの給電を停止した状態で前記第2デューティ制御手段による該ランプへの給電を行い、該第2デューティ制御手段による該ランプへの給電が正常であることを確認した後に前記第1デューティ制御手段による該ランプへの給電に切り替える始動時デューティ制御切替手段を更に備えたことを要旨とする。 The invention according to claim 2, in the vehicle lamp controlling device according to claim 1, at the time of startup, the by the second duty control means in a state of stopping the power supply to the lamp according to the first duty control means performs power supply to the lamp, further the starting duty control switching means for switching the power supply to the lamp according to the first duty control means after confirming that power supply to the lamp according to the second duty control section is normal and summarized in that with.
【0012】 [0012]
請求項に記載の発明は、請求項1 又は請求項2に記載の車両用ランプ制御装置において、前記ランプへの給電時間のデューティ比を制限して該ランプへの過大な給電を制限する給電量制限手段を更に備えたことを要旨とする。 Invention according to claim 3, limits in the vehicle lamp controlling device according to claim 1 or claim 2, an excessive supply of power to the lamp to limit the duty ratio of the power feed time to the lamp power supply and summarized in that further comprising a quantity limiting means.
【0013】 [0013]
請求項に記載の発明は、請求項1〜 のうち何れか1項に記載の車両用ランプ制御装置において、ワイパースイッチ及び光量増スイッチの少なくとも一方がオンされているときに、前記ランプへの給電量を基準量よりも増大補正する給電量補正手段とを更に備えたことを要旨とする。 The invention of claim 4 is the vehicle lamp controlling device according to any one of claims 1-3, when at least one of the wiper switch and the light quantity increase switch is turned on, to the lamp further summarized in that with a power supply amount correcting means for increasing the correction than the reference amount of feed amount.
【0014】 [0014]
請求項に記載の発明は、請求項に記載の車両用ランプ制御装置において、前記給電量補正手段は、前記増大補正された給電量を所定時間経過後において基準量に戻すことを要旨とする。 The invention of claim 5 is the vehicle lamp controlling device according to claim 4, wherein the feed amount correction means includes a gist that returning the increased corrected feeding amount to the reference amount after a predetermined time span to.
【0015】 [0015]
請求項に記載の発明は、請求項に記載の車両用ランプ制御装置において、前記給電量補正手段は、前記増大補正された給電量を漸減して基準量に戻すことを要旨とする。 Invention according to claim 6, in the vehicle lamp controlling device according to claim 5, wherein the feed amount correction means, and summarized in that return to the reference quantity gradually decreases the increased corrected feeding amount.
【0018】 [0018]
(作用) (Action)
請求項に記載の発明によれば、上記第1デューティ制御手段によるランプへの給電異常が検出されたときに、上記第2デューティ制御手段によるランプへの給電に切り替えるデューティ制御切替手段を備えている。 According to the invention described in claim 1, when the power supply abnormality of the lamp according to the first duty control means is detected, it includes a duty control switching means for switching the power supply to the lamp according to the second duty control section there. 従って、上記第1デューティ制御手段(CPU)の不具合発生時には、上記第2デューティ制御手段によるランプへの給電時間のデューティ制御に切り替えることで、不具合発生に対する装置の強靱性が向上される。 Accordingly, the at the time of defect occurrence of the first duty control means (CPU), by switching the duty control of the power feed time to the lamp according to the second duty control section, toughness of the device to malfunction occurred is improved.
【0019】 [0019]
請求項に記載の発明によれば、始動時には、上記第1デューティ制御手段によるランプへの給電を停止した状態で上記第2デューティ制御手段によるランプへの給電を行い、同第2デューティ制御手段によるランプへの給電が正常であることが確認された後に第1デューティ制御手段によるランプへの給電に切り替えられる。 According to the invention described in claim 2, at the time of start-up, it performs a power supply to the lamp according to the second duty control means in a state of stopping the power supply to the lamp according to the first duty control unit, the second duty control means power supply to the lamp is switched to the power supply to the lamp according to the first duty control means after it is confirmed to be normal by. このように、始動時において第2デューティ制御手段によるランプへの給電が正常であることを予め確認しておくことで、例えば同第2デューティ制御手段によるランプへの給電が異常であるときの迅速な対応を促し、第1及び第2デューティ制御手段に同時に不具合が発生する状態が回避される。 Thus, by previously confirmed that power supply to the lamp according to the second duty control unit at the start is normal, fast when e.g. power supply to the lamp according to the second duty control section is abnormal Do encourage correspondence, state simultaneously trouble in the first and second duty control means generates is avoided.
【0020】 [0020]
請求項に記載の発明によれば、上記ランプへの給電時間のデューティ比を制限して同ランプへの過大な給電を制限する給電量制限手段を備えている。 According to the invention described in claim 3, and a power supply amount limiting means for limiting an excessive power supply to limit the duty ratio of the power feed time to the lamp in the same lamp. 従って、意図しないランプへの過大な給電が制限されることで、同ランプの損傷等は回避される。 Therefore, by excessive feeding in an unintended lamp is restricted, damage or the like of the lamp is avoided.
【0021】 [0021]
請求項に記載の発明によれば、ワイパースイッチ及び光量増スイッチの少なくとも一方がオンされているときには、ランプへの給電量は基準量よりも増大補正される。 According to the invention described in claim 4, when at least one of the wiper switch and the light quantity increase switch is turned on, the power supply amount to the lamp is increased correction than the reference amount. 従って、例えば夜間の降雨時等、運転者が著しい暗さを感じる状態において、ランプの明るさが好適に確保される。 Thus, for example, during nighttime rain, etc., in the state feel the driver significant darkness, the brightness of the lamp is suitably secured.
【0022】 [0022]
請求項に記載の発明によれば、上記増大補正された給電量は所定時間経過後において基準量に戻されるため、同増大補正された給電量がランプに長時間にわたって供給されてランプの寿命が短くなったりすることは回避される。 According to the invention of claim 5, since the increased corrected feeding amount is returned to the reference amount after a predetermined time span, it is supplied for a long time in the increased corrected feeding amount lamp Lamp life it is avoided that may become shorter.
【0023】 [0023]
請求項に記載の発明によれば、上記増大補正された給電量は漸減されて基準量に戻されるため、同ランプは違和感なく基準の明るさに戻される。 According to the invention described in claim 6, since the increased corrected feeding amount is returned to the reference quantity is gradually reduced, the lamp is returned to the brightness of seamlessly criteria.
【0024】 [0024]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明を具体化した一実施形態を図1〜図8に従って説明する。 Hereinafter, an embodiment embodying the present invention with reference to FIGS. 1 to 8.
図1〜図3は、本実施形態の電気的構成を示す回路図であり、特に図1及び図2は主としてその入力側及び出力側をそれぞれ示している。 1-3 is a circuit diagram showing an electrical configuration of the present embodiment, in particular Figures 1 and 2 mainly shows the input and output sides, respectively. 同図に示されるように、この車両用ランプ制御装置は、例えば36Vの高電圧バッテリ11及び12Vのバッテリ12に接続されており、ライトコントロールスイッチ13、ディマースイッチ14、DRL(Daytime Runnning Light)スイッチ15、フォグスイッチ16、光量増スイッチ17、イグニッションスイッチ18、ワイパースイッチ19、照度センサ20、これらスイッチ等に基づき点灯制御される右左各側のロービームランプ21,22、同ハイビームランプ23,24、同フォグランプ25,26、同ヘッドランプインジケータ27,28及び制御態様等に応じてこれらランプの制御を行うコントローラ30を備えている。 As shown in the figure, the vehicle lamp control system, for example, 36V is connected to the high voltage battery 11 and the 12V battery 12 of the write control switch 13, dimmer switch 14, DRL (Daytime Runnning Light) Switch 15, fog switch 16, the light amount up switch 17, ignition switch 18, a wiper switch 19, the illumination sensor 20, the switches or the like on the basis of the lighting being controlled right and left each side of the low beam lamp 21 and 22, the high beam lamp 23 and 24, the fog lamps 25 and 26, and a controller 30 for controlling these lamps in accordance with the headlamp indicators 27, 28 and the control aspects like.
【0025】 [0025]
上記ライトコントロールスイッチ13は、運転者等の操作によりヘッドライト(ロービームランプ21,22及びハイビームランプ23,24)を点灯又は消灯するためのスイッチである。 The write control switch 13 is a switch for turning on or off the headlight (low beam lamp 21 and the high beam lamp 23, 24) by operation such as the driver. また、上記ディマースイッチ14は、特にハイビームランプ23,24を点灯又は消灯するためのスイッチである。 Moreover, the dimmer switch 14 is a switch for particularly turned on or off the high beam lamps 23 and 24.
【0026】 [0026]
上記DRLスイッチ15は、運転者等の操作によりカナダの法規制に対応して昼間に前照灯(ロービームランプ21,22)を基準の80%程度の明るさで点灯させるためのスイッチである。 The DRL switch 15 is a switch for lighting with brightness of about 80% of the reference during the day in response to Canadian Regulatory headlight (the low beam lamp 21, 22) by operation such as the driver.
【0027】 [0027]
上記光量増スイッチ17は、運転者等の操作により特に暗さの著しい状態において選択されているランプ21〜26を、例えば基準の120%程度の明るさで点灯させるためのスイッチである。 The amount up switch 17, the lamp 21 to 26 is selected in the significant state of the particular darkness by an operation of the driver and is a switch for lighting with the brightness of about 120%, for example reference.
【0028】 [0028]
上記照度センサ20は、例えば車両のインストルメントパネル(図示略)の上部に設置されており、周囲の明るさを検出する。 The illuminance sensor 20, for example, is installed on top of the vehicle instrument panel (not shown), it detects the ambient brightness.
上記ランプ21〜26は、高電圧バッテリ11に接続されて給電されるが、現行の12V仕様のランプが採用されている。 The lamp 21 to 26 is fed is connected to the high voltage battery 11, the lamp current 12V specification is employed. 上記ヘッドランプインジケータ27,28は、例えばコンビネーションメータに組み込まれており、それぞれ後述するロービームランプ21,22への給電異常が検出されることで点灯制御される。 The headlamp indicator 27 and 28, for example, incorporated in a combination meter, is lighting control by feeding abnormalities to the low beam lamp 21 and 22 which will be described later, respectively, are detected.
【0029】 [0029]
上記コントローラ30は、CPU(Central Processing Unit )31、入力インターフェース32、イグニッションスイッチ18のオン・オフ状態を検出するイグニッションスイッチ入力回路部33、基準電源34、ウォッチドッグタイマ35、リセット回路36、電圧検出回路部37、給電量制限手段を構成する出力部40a〜40f、スイッチングトランジスタT1〜T6、電流検出回路部41,42及びパルス発振器を構成するフェイルセーフ回路43等により構成されている。 The controller 30, CPU (Central Processing Unit) 31, an input interface 32, an ignition switch input circuit 33 for detecting the on-off state of the ignition switch 18, reference power source 34, watchdog timer 35, a reset circuit 36, a voltage detection circuit portion 37, an output unit 40a~40f constituting the power supply amount limiting means, the switching transistor T1 to T6, is constituted by a fail-safe circuit 43 and the like constituting the current detecting circuit unit 41, 42 and pulse oscillator.
【0030】 [0030]
上記イグニッションスイッチ入力回路部33はCPU31に接続されており、同CPU31にはイグニッションスイッチ18のオン状態に対応してH(ハイ)レベルとなるイグニッションスイッチ信号IGが入力されている。 The ignition switch input circuit 33 is connected to the CPU 31, the same CPU 31 is inputted an ignition switch signal IG which becomes H (high) level corresponding to the ON state of the ignition switch 18. このイグニッションスイッチ信号IGは、上記フェイルセーフ回路43にも入力されている。 The ignition switch signal IG is also input to the fail-safe circuit 43.
【0031】 [0031]
上記基準電源34は、例えば5Vの基準電圧Vccを生成してCPU31等に給電する。 The reference power supply 34, for example, generates a reference voltage Vcc of 5V to power the CPU31 like.
上記ウォッチドッグタイマ35は、CPU31に接続されて同CPU31からのランパルス信号を監視する。 The watchdog timer 35 monitors the Ranparusu signal from the CPU 31 is connected to the CPU 31. このランパルス信号は、CPU31が正常に動作しているときに出力される信号であって、ウォッチドッグタイマ35は、このランパルス信号を監視することでCPU31の診断を行っている。 The Ranparusu signal is a signal outputted when the CPU31 is operating normally, the watchdog timer 35 is performing diagnostics CPU31 by monitoring the Ranparusu signal. そして、ウォッチドッグタイマ35は、この診断結果を上記リセット回路36に出力している。 Then, the watchdog timer 35 outputs the diagnosis result to the reset circuit 36. リセット回路36は、この診断において異常が検出されたときに、CPU31をリセットする。 Reset circuit 36, when an abnormality is detected in this diagnosis, it resets the CPU 31.
【0032】 [0032]
上記電圧検出回路部37は、一方端が上記高電圧バッテリ11に接続された第1抵抗Rf1と、同第1抵抗Rf1に直列接続され、一方端の接地された第2抵抗Rf2を有し、これら第1及び第2抵抗Rf1,Rf2の接続端はCPU31に接続されている。 The voltage detecting circuit unit 37, whereas the first resistor Rf1 the end of which is connected to the high voltage battery 11, connected in series in the first resistor Rf1, whereas a second resistor Rf2 which is grounded at the end, the first and the connection end of the second resistor Rf1, Rf2 is connected to the CPU 31. CPU31は、この電圧検出回路部37の上記第1及び第2抵抗Rf1,Rf2に基づく高電圧バッテリ11の分圧が入力されることで同高電圧バッテリ11の実際の電圧値を演算する。 CPU31 calculates the actual voltage value of the same height voltage battery 11 by the partial pressure of the high voltage battery 11 based on the voltage detection circuit section 37 of the first and second resistors Rf1, Rf2 is input.
【0033】 [0033]
上記ライトコントロールスイッチ13、ディマースイッチ14、DRLスイッチ15、フォグスイッチ16、光量増スイッチ17及びワイパースイッチ19は、上記入力インターフェース32を介してCPU31に接続されており、同CPU31にはこれらスイッチの操作状態等が入力されている。 The write control switch 13, dimmer switch 14, DRL switch 15, fog switch 16, the light amount up switch 17 and the wiper switch 19 is connected to the CPU31 through the input interface 32, the operation of these switches is in the CPU31 state, and the like are input. 特に、ライトコントロールスイッチ13からは、そのオン状態に対応してHレベルとなるヘッドスイッチ信号HEADがCPU31に入力されている。 In particular, from the write control switch 13, the head switch signal HEAD which becomes H level corresponding to the ON state is input to the CPU 31. このヘッドスイッチ信号HEADは、上記フェイルセーフ回路43にも入力されている。 The head switch signal HEAD is also input to the fail-safe circuit 43.
【0034】 [0034]
図2に示されるように、上記各出力部40a〜40fはそれぞれNOR回路46及びMMV(単安定マルチバイブレータ)47を有している。 As shown in FIG. 2, has a respective said respective output section 40a~40f the NOR circuit 46 and MMV (monostable multivibrator) 47. そして、各NOR回路46の一方の入力端子はCPU31に直接接続されており、同他方の入力端子はMMV47を介してCPU31に接続されている。 Then, one input terminal of each NOR circuit 46 is connected directly to the CPU 31, the other input terminal is connected to the CPU 31 via the MMV47. また、各NOR回路46の出力端子は対応するスイッチングトランジスタT1〜T6のゲートに接続されている。 The output terminal of the NOR circuit 46 is connected to the gate of the corresponding switching transistors T1 to T6.
【0035】 [0035]
本実施形態では、高電圧バッテリ11からランプ21〜26に互いに異なるタイミングで順次、周期的に給電するようになっており、通常は同ランプ21〜26への給電時間をPWM制御(デューティ制御)することでその給電量、すなわちランプ21〜26の明るさを制御する。 In this embodiment, successively at different timings to the lamp 21 through 26 from the high voltage battery 11, is adapted to periodically feed, typically PWM controls power supply time to the lamp 21 to 26 (duty control) its power supply amount by, that controls the brightness of the lamp 21 to 26. そして、CPU31は、ランプ21〜26への所要の給電時間に対応するL(ロー)レベルの時間幅を有する信号を所要のタイミングで各出力部40a〜40fに選択的に出力するようになっている。 Then, CPU 31 may become a signal having a time width corresponding L (low) level to the required power supply time to the lamp 21 to 26 at a required timing to selectively output to the output unit 40a~40f there.
【0036】 [0036]
従って、ランプ21〜26への給電時、各NOR回路46の一方の入力端子には所要の給電時間のLレベルの幅を有する信号が入力される。 Accordingly, in feeding the lamps 21 to 26, to one input terminal of each NOR circuit 46 signals having a width of L level of the required power supply time it is input. 一方、上記MMV47は、CPU31からの上記信号のHレベルからLレベルへの立ち下がりに同期して所定時間(例えば、3[ms])のLレベルの時間幅を有するパルス信号を生成する。 On the other hand, the MMV47 a predetermined time in synchronization from the H level of the signal from the CPU31 to fall to L level (for example, 3 [ms]) to generate a pulse signal having a time width of the L level. 従って、ランプ21〜26への給電時、各NOR回路46の他方の入力端子には上記所定時間のLレベルの幅を有する信号が入力される。 Accordingly, in feeding the lamps 21 to 26, the other input terminal of each NOR circuit 46 signals having a width of L level of the predetermined time is input. この時間(3[ms])は、CPU31によって制御(PWM制御)されるランプ21〜26への給電時間に比べて長く、且つ、同ランプ21〜26に対して過大に給電されることのない好適な値に設定されている。 The time (3 [ms]) is longer than the feed time of the lamp 21 to 26 is controlled by CPU 31 (PWM control), and, without being excessively supplying power to the lamp 21 to 26 It is set to the preferred value.
【0037】 [0037]
各NOR回路46の出力端子からは、その一方及び他方の入力端子にともにLレベルの信号が入力された状態のときに当該スイッチングトランジスタT1〜T6のゲートにHレベルの信号が出力される。 From the output terminal of the NOR circuit 46, the one and the other H-level signal to the gate of the switching transistor T1~T6 in a state in which both L-level signal to the input terminal is inputted is outputted. 換言すると、各NOR回路46の出力端子からは、その一方及び他方の入力端子に入力される各信号のうち、そのLレベルの時間幅の小さい方の信号、通常はCPU31によってPWM制御される信号が反転した状態で当該スイッチングトランジスタT1〜T6のゲートに出力される。 In other words, the signal from the output terminal of the NOR circuit 46, among the signals input to the one and the other input terminal, the smaller signal time width of the L level, that is normally PWM-controlled by CPU31 There are output in an inverted state to the gates of the switching transistors T1 to T6.
【0038】 [0038]
上記各スイッチングトランジスタT1〜T6のドレインは、それぞれランプ21〜26に接続されており、同ランプ21〜26は高電圧バッテリ11のプラス極に接続されている。 The drain of each switching transistor T1~T6 is connected to each lamp 21-26, the lamp 21 to 26 is connected to the positive pole of the high voltage battery 11. また、右側のランプ21,23,25に対応する各スイッチングトランジスタT1,T3,T5のソースは、一括されて一方の電流検出回路部41に接続されており、同電流検出回路部41を介して接地されている。 The source of each of the switching transistors T1, T3, T5 corresponding to the right side of the lamp 21, 23 is connected to one of the current detecting circuit 41 are collectively via the current detecting circuit 41 It is grounded. 左側のランプ22,24,26に対応する各スイッチングトランジスタT2,T4,T6のソースは、一括されて他方の電流検出回路部42に接続されており、同電流検出回路部42を介して接地されている。 The source of the switching transistor T2, T4, T6 is being collectively connected to the other of the current detection circuit 42 is grounded via the same current detecting circuit unit 42 corresponding to the left side of the lamp 22, 24, 26 ing. 従って、出力部40a〜40fを介してCPU31から所要のスイッチングトランジスタT1〜T6のゲートにHレベルの信号が出力されると、当該トランジスタT1〜T6はオン状態となって対応するランプ21〜26に電流が流れ、同ランプ21〜26に給電される。 Therefore, when the H level signal is outputted from the CPU31 through the output unit 40a~40f the required gate of the switching transistor T1 to T6, the transistor T1 to T6 and the corresponding lamp 21-26 turned on current flows, is fed to the lamp 21-26.
【0039】 [0039]
なお、スイッチングトランジスタT1〜T6のゲートに出力されるHレベルの信号は、既述のようにNOR回路46の一方及び他方の入力端子に入力される各信号のうち、そのLレベルの時間幅の小さい方の信号が反転されて生成される。 Incidentally, the H level output to the gate of the switching transistor T1~T6 signals, among the signals inputted to the one and the other input terminal of the NOR circuit 46 as described above, the time width of the L level smaller signals are generated is reversed. このため、図3に併せ示されるように、CPU31の不具合などで出力部40a〜40fに過大なLレベルの時間幅を有する信号が入力されても、スイッチングトランジスタT1〜T6のゲートに出力される信号のHレベルの時間幅は出力部(NOR回路46及びMMV47)によって規制されるため、当該トランジスタT1〜T6のオン時間(デューティ比)は制限されて上記ランプ21〜26への過大な給電は防止されている。 Therefore, as shown together in Figure 3, even if the input signal having a time width of excessive L level to the output unit 40a~40f like CPU31 defect, is outputted to the gate of the switching transistor T1~T6 since the time width of the signal of the H level is restricted by the output unit (NOR circuits 46 and MMV47), oN time of the transistor T1 to T6 (duty ratio) is limited excessive power supply to the lamp 21 to 26 It is prevented.
【0040】 [0040]
上記電流検出回路部41,42は、それぞれコンパレータ51、MMV52及び抵抗Rを備えている。 The current detection circuit 41 and 42, each include a comparator 51, MMV52 and resistor R. そして、右側のランプ21,23,25に対応する各スイッチングトランジスタT1,T3,T5のソースは電流検出回路部41の抵抗Rを介して接地されており、左側のランプ22,24,26に対応する各スイッチングトランジスタT2,T4,T6のソースは電流検出回路部42の抵抗Rを介して接地されている。 The sources of the switching transistors T1, T3, T5 corresponding to the right side of the lamp 21, 23 and 25 is grounded through a resistor R of the current detecting circuit unit 41, corresponding to the left side of the lamp 22, 24, 26 the source of the switching transistor T2, T4, T6 is grounded through a resistor R of the current detection circuit 42 for.
【0041】 [0041]
また、これら抵抗Rの上記ソース側は、それぞれ対応するコンパレータ51の+入力端子に接続されている。 Further, the source side of the resistors R are connected to the respective + input terminal of the corresponding comparator 51. そして、各コンパレータ51の−入力端子はCPU31に接続されて所定の判定基準電圧が入力されている。 Then, of the comparators 51 - input terminal is connected to the CPU31 and a predetermined determination reference voltage is input. 従って、各コンパレータ51の出力端子からは、抵抗Rの上記ソース側の電圧が判定基準電圧よりも大きいか否かを示す2値信号が出力される。 Thus, from the output terminal of the comparators 51, the source side voltage of the resistor R is a binary signal indicating whether or not greater than the determination reference voltage is outputted.
【0042】 [0042]
ここで、右側のランプ21,23,25若しくは左側のランプ22,24,26を一括して流れる各電流が対応する電流検出回路部41,42の抵抗Rを流れると、そのソース側に電圧を発生する。 Here, when flowing through the resistor R of the current detection circuit 41 and 42 that each current flowing collectively right lamp 21, 23, 25 or the left side of the lamp 22, 24, 26 corresponding, the voltage on the source side Occur. これら電圧がそれぞれコンパレータ51及びMMV52を介してCPU31に入力されることで、同電圧、すなわち右側のランプ21,23,25若しくは左側のランプ22,24,26を一括して流れる各電流(ランプ電流)が2値化された電圧値としてそれぞれ検出される。 By these voltages are input to CPU31 through a comparator 51 and MMV52 respectively, the voltages, i.e. the currents flowing collectively right lamp 21, 23, 25 or the left side of the lamp 22, 24, 26 (lamp current ) are detected respectively as a two-valued voltage values.
【0043】 [0043]
なお、各MMV52は、コンパレータ51の出力端子からの信号のHレベルからLレベルへの立ち下がりに同期して所定時間(例えば、3[ms])のLレベルの時間幅を有するパルス信号を生成する。 Each MMV52 is synchronized from H-level signal from the output terminal of the comparator 51 to fall to L level for a predetermined time (for example, 3 [ms]) generates a pulse signal having a time width of L level to. 従って、各コンパレータ51の出力端子からの上記2値信号は、このMMV52を介することで、一定のLレベルの時間幅を有するパルス信号としてCPU31に入力される。 Accordingly, the binary signal from the output terminal of the comparator 51, that through this MMV52, are input to CPU31 as a pulse signal having a time width of a constant L level. 以上により、例えば各コンパレータ51の出力端子からの上記2値信号が短周期的に変動しても、MMV52によって一定のLレベルの時間幅を有するパルス信号に変換されるため、CPU31に影響を及ぼすことはない。 By the above, for example, for the binary signal from the output terminal of the comparator 51 is also varied short periodically, which is converted into a pulse signal having a time width of a constant L level by the MMV52, affecting CPU31 it is not.
【0044】 [0044]
次に、上記フェイルセーフ回路43について、図3を併せ参照して説明する。 Next, the fail-safe circuit 43 will now be described with reference to FIG. このフェイルセーフ回路43は、大きくはパルス信号生成部61、出力部62a,62b及びスイッチングトランジスタ63a,63bを備えている。 The fail-safe circuit 43 is roughly provided with the pulse signal generator 61, an output section 62a, 62b and the switching transistor 63a, the 63 b.
【0045】 [0045]
上記パルス信号生成部61は、ロービームランプ21,22に対して個別に設けられたレベルシフト回路64、MMV65、パルス生成回路66及びAND回路67,68,69を備えている(図3においては、便宜的にロービームランプ21に対してのみ図示)。 The pulse signal generator 61, in the low-level shift circuit 64 provided separately for beam lamp 21, 22, MMV65, and a pulse generating circuit 66 and the AND circuit 67, 68, 69 (FIG. 3, illustrated only for convenience low beam lamp 21). レベルシフト回路64は、各ロービームランプ21,22と対応するスイッチングトランジスタT1,T2のドレインとの間にそれぞれ接続されている。 Level shift circuit 64 are connected between the drain of the switching transistor T1, T2 corresponding to the low beam lamp 21 and 22. このレベルシフト回路64は、各ロービームランプ21,22の非通電時において、例えば36Vの電圧を5Vの基準電圧に変換し、Hレベルの信号としてMMV65に出力する。 The level shift circuit 64, when not energized the low beam lamp 21 and 22, for example, the 36V voltage is converted into a reference voltage of 5V, and outputs the MMV65 as H-level signal. また、レベルシフト回路64は、各ロービームランプ21,22の通電時において電圧降下した電圧をLレベルの信号としてMMV65に出力する。 The level shift circuit 64 outputs a voltage drop voltage to MMV65 as L level signal at the time of energization of each low beam lamp 21 and 22.
【0046】 [0046]
上記MMV65は、レベルシフト回路64からの信号のHレベルからLレベルへの立ち下がりに同期して所定時間(例えば、40〜100[ms])のLレベルの時間幅を有するパルス信号を生成する。 The MMV65 a predetermined time in synchronization from the H-level signal from the level shift circuit 64 to fall to L level (for example, 40 to 100 [ms]) to generate a pulse signal having a time width of L level . この時間(40〜100[ms])は、ロービームランプ21,22に対する通常の給電周期に対して十分に長く設定されている。 The time (40~100 [ms]) is set sufficiently longer than the normal feeding period for the low beam lamp 21 and 22. 従って、ロービームランプ21,22に対して正常な通電が行われると、MMV65はその給電周期を通してLレベルの信号を生成する。 Therefore, the normal energization is performed for the low beam lamp 21, 22, MMV65 generates an L level signal through the feed period.
【0047】 [0047]
上記AND回路67の一方の入力端子はMMV65に接続されており、同他方の入力端子は上記パルス生成回路66に接続されている。 One input terminal of the AND circuit 67 is connected to MMV65, the other input terminal is connected to the pulse generation circuit 66. このパルス生成回路66は、各ロービームランプ21,22への給電周期と同等の周期にて所定時間(例えば、3[ms])のLレベルの時間幅を有するパルス信号を生成する。 The pulse generating circuit 66, a predetermined time at the feeding period equivalent to the period of the respective low beam lamp 21 (e.g., 3 [ms]) to generate a pulse signal having a time width of the L level. 従って、ロービームランプ21,22の非通電時には、MMV65からHレベルの信号がAND回路67の一方の入力端子に入力されるため、パルス生成回路66において生成された信号がそのままその出力端子から出力される。 Therefore, when not energized is the low beam lamp 21 and 22, since the H-level signal from MMV65 is input to one input terminal of the AND circuit 67, the signal generated by the pulse generating circuit 66 is directly output from the output terminal that. また、ロービームランプ21,22の通電時には、その給電周期を通してMMV65からLレベルの信号がAND回路67の一方の端子に入力されるため、常にLレベルの信号がその出力端子から出力される。 Further, when energization of the low beam lamp 21 and 22, since the signal at the L level from MMV65 through the feeding interval is input to one terminal of the AND circuit 67, always L level signal is output from the output terminal.
【0048】 [0048]
一方、AND回路68の一方及び他方の入力端子には、それぞれCPU31へと入力される前記ライトコントロールスイッチ13及びイグニッションスイッチ18からの各信号(イグニッションスイッチ信号IG及びヘッドスイッチ信号HEAD)が分岐・入力されている(図1及び図2参照)。 On the other hand, the one and the other input terminal of the AND circuit 68, each signal (an ignition switch signal IG and the head switching signal HEAD) from the light control switch 13 and the ignition switch 18 respectively are inputted into the CPU31 branch-input are (see FIGS. 1 and 2). 従って、このAND回路68の出力端子からは、上記ライトコントロールスイッチ13及びイグニッションスイッチ18がともにオンされているときにのみHレベルの信号が出力される。 Thus, from the output terminal of the AND circuit 68, H-level signal only when the write control switch 13 and the ignition switch 18 are both turned on is outputted.
【0049】 [0049]
上記AND回路69の一方及び他方の入力端子には、それぞれ上記AND回路67,68の各出力端子が接続されており、その出力端子は前記出力部62a,62bに接続されている。 The one and the other input terminal of the AND circuit 69, respectively is connected to the output terminals of the AND circuits 67 and 68, its output terminal is connected the output unit 62a, to 62b. 従って、このAND回路69の出力端子からは、上記ライトコントロールスイッチ13及びイグニッションスイッチ18がともにオンされており、且つ、当該ロービームランプ21,22への非通電時においてのみ、パルス生成回路66において生成された信号がそのまま対応する出力部62a,62bに出力される。 Accordingly, generated from the output terminal of the AND circuit 69, the write control switch 13 and the ignition switch 18 are both turned on, and, only during the non-energized to the low beam lamp 21, in the pulse generating circuit 66 signal is output as the corresponding output unit 62a, to 62b.
【0050】 [0050]
図3に示されるように、上記出力部62a,62bは、それぞれNOR回路71及びMMV72を有している。 As shown in FIG. 3, the output unit 62a, 62b are respectively a NOR circuit 71 and MMV72. そして、NOR回路71の一方の入力端子は上記AND回路69の出力端子に直接接続されており、同他方の入力端子はMMV72を介して同AND回路69の出力端子に接続されている。 Then, one of the input terminals of the NOR circuit 71 is connected to the output terminal of the AND circuit output terminal 69 is directly connected to, the other input terminal is equal AND circuit 69 via the MMV72. MMV72は、上記AND回路69の出力端子からの信号のHレベルからLレベルへの立ち下がりに同期して所定時間(例えば、3[ms])のLレベルの時間幅を有するパルス信号を生成する。 MMV72, said AND circuit 69 a predetermined time in synchronization from the H-level signal from the output terminal to fall to L level (for example, 3 [ms]) to generate a pulse signal having a time width of L level .
【0051】 [0051]
上記NOR回路71の出力端子は対応するスイッチングトランジスタ63a,63bのゲートに接続されている。 Output terminal of the NOR circuit 71 corresponding switching transistors 63a, is connected to the gate of 63 b. そして、各スイッチングトランジスタ63a,63bのドレインは、各ロービームランプ21,22と対応するスイッチングトランジスタT1,T2のドレインとの間に接続されており、そのソースは接地されている。 The drain of each switching transistor 63a, 63b is connected between the drain of the switching transistor T1, T2 corresponding to the low beam lamp 21 and 22, the source thereof is grounded.
【0052】 [0052]
従って、上記ライトコントロールスイッチ13及びイグニッションスイッチ18がともにオンされており、且つ、当該ロービームランプ21,22への非通電時においては、上記NOR回路71の一方及び他方の入力端子に入力される各信号のうちそのLレベルの時間の幅が小さい方の信号が反転した状態で当該スイッチングトランジスタ63a,63bのゲートに出力される。 Therefore, are both turned on the write control switch 13 and an ignition switch 18, and, at the time of non-energization of the the low beam lamp 21 and 22, each are input to one and the other input terminal of the NOR circuit 71 the switching transistors 63a in a state where the signal is inverted towards time width of the L level is smaller of the signal is output to the gate of 63 b. 従って、例えば通常の給電経路に異常(例えば、CPU31の異常、スイッチングトランジスタT1,T2の損傷など)が発生した場合には、通常はパルス生成回路66において生成された信号が反転した状態で当該スイッチングトランジスタ63a,63bのゲートに出力される。 Thus, for example, abnormality in the normal power supply path (e.g., CPU 31 of the abnormality, such as damage to the switching transistors T1, T2) when occurs, the switching state usually a signal generated in the pulse generating circuit 66 is inverted transistor 63a, is output to the gate of 63 b. これにより、このスイッチングトランジスタ63a,63bのゲートに出力される信号がHレベルになるときに同スイッチングトランジスタ63a,63bはオンされ、対応するロービームランプ21,22が給電されて点灯する。 Thus, the switching transistor 63a, the switching transistor 63a when the signal outputted to the gate of 63b becomes the H level, 63b is turned on, the corresponding low beam lamp 21 is lighted is powered. このように、各ロービームランプ21,22に対して補完的な給電経路を設けたのは、その通常の給電経路に異常(例えば、CPU31の異常、スイッチングトランジスタT1,T2の損傷など)が発生した場合においても、同ロービームランプ21,22の意図しない消灯を回避するためである。 Thus, were the is provided complementary power path for each low beam lamp 21 and 22, abnormality in its normal power supply path (e.g., CPU 31 of the abnormality, such as damage to the switching transistors T1, T2) has occurred in case, in order to avoid unintended extinguishing of the low beam lamp 21 and 22.
【0053】 [0053]
なお、スイッチングトランジスタ63a,63bのゲートに出力されるHレベルの信号は、NOR回路71の一方及び他方の入力端子に入力される各信号のうち、そのLレベルの時間幅の小さい方の信号が反転されて生成されるようになっている。 The switching transistor 63a, 63 b H-level signal is output to the gate of, among the signals inputted to the one and the other input terminal of the NOR circuit 71, the smaller signal of the time width of the L level is inverted are generated. このため、図3に示されるように、パルス信号生成部61の不具合などによりAND回路69から過剰なLレベルの時間幅を有する信号が出力されても、スイッチングトランジスタ63a,63bへの出力信号のHレベルの時間幅は出力部(NOR回路71及びMMV72)によって規制されるため、当該トランジスタ63a,63bのオン時間(デューティ比)は制限され、上記ロービームランプ21,22への過大な給電は防止される。 Therefore, as shown in FIG. 3, even if a signal having a time width of excess L level from the AND circuit 69 due failure of the pulse signal generator 61 is outputted, the switching transistor 63a, the output signal to 63b since the time width of the H level is restricted by the output unit (NOR circuits 71 and MMV72), the transistor 63a, 63b of the on-time (duty ratio) is limited, an excessive supply of power to the low beam lamp 21 is prevented It is.
【0054】 [0054]
ちなみに、上記NOR回路71の出力端子は、CPU31にも接続されており、その出力信号がCPU31により監視されている。 Incidentally, the output terminal of the NOR circuit 71 is also connected to the CPU 31, the output signal is monitored by the CPU 31. これは、少なくともCPU31が正常である場合においてフェイルセーフ回路43のみによるロービームランプ21,22への給電が正常であることを確認するためである。 This is to confirm that power supply to the low beam lamp 21 and 22 by only the fail-safe circuit 43 in the case at least CPU31 is normal is normal.
【0055】 [0055]
上記ヘッドランプインジケータ27,28の一方端はそれぞれスイッチ73,74を介して高電圧バッテリ11に接続されており、同他方端は接地されている。 One end of the head lamp indicator 27, 28 is connected to the high voltage battery 11 via the switch 73 and 74 respectively, the other end is grounded. これらヘッドランプインジケータ27,28は、後述するロービームランプ21,22への給電異常が検出されると、CPU31からの駆動信号によって当該スイッチ73,74がオンされて点灯する。 These headlamps indicators 27 and 28, when the power supply abnormality is detected in the low beam lamp 21 and 22 which will be described later, the switch 73, 74 is turned is turned on by the drive signal from the CPU 31.
【0056】 [0056]
次に、コントローラ30が実行する処理の内容とともに、本実施形態に係る車両用ランプ制御装置の動作について、図4〜図8を参照して説明する。 Next, the details of a process controller 30 executes, for operation of the vehicle lamp controlling device according to the present embodiment will be described with reference to FIGS. 4-8.
図4のフローチャートで示すルーチンにおいてCPU31は、まずステップ101において必要な初期設定を行った後、所定時間ごとの定時割り込みによりステップ102以降の処理を繰り返す。 In the routine shown in the flowchart of FIG. 4 CPU 31, first, after necessary initialization in step 101, and repeats the steps 102 and subsequent steps by periodic interruption every predetermined time.
【0057】 [0057]
ステップ102においてCPU31は、イニシャルフラグがオンか否かを判断する。 In step 102 CPU 31, the initial flag is turned on or not is determined. このイニシャルフラグは、後述のイニシャルチェックのサブルーチンが完了することでオンされるものである。 The initial flag is intended to be turned on by the subroutine of initial check described later is completed. ここで、イニシャルフラグがオフと判断されるとCPU31は、ステップ200に移行し、図6に示されるイニシャルチェックのサブルーチンを実行する。 Here, the initial flag is determined to be off CPU31, the process proceeds to step 200, a subroutine of initial check shown in FIG. また、イニシャルフラグがオンと判断されると、CPU31はステップ103に移行する。 Further, when the initial flag is determined to be turned on, CPU 31 proceeds to step 103.
【0058】 [0058]
図6に示されるように、ステップ200のサブルーチンにおいてCPU31は、まず、ステップ201においてイグニッションスイッチ18がオンか否かを判断する。 As shown in FIG. 6, CPU 31 in the subroutine of step 200, first, the ignition switch 18 is turned on or not is determined at step 201. そして、イグニッションスイッチ18がオフであると判断されるとCPU31は、イニシャルチェックのサブルーチンを終了してステップ103に移行する。 When the ignition switch 18 is determined to be off CPU31 proceeds to step 103 to terminate the subroutine of initial check. 一方、イグニッションスイッチ18がオンであると判断されるとCPU31は、ステップ202に移行する。 On the other hand, CPU 31 when the ignition switch 18 is determined to be ON, the process proceeds to step 202.
【0059】 [0059]
ステップ202においてCPU31は、ライトコントロールスイッチ13がオンか否かを判断する。 In step 202 CPU 31 determines whether the write control switch 13 is on or. そして、ライトコントロールスイッチ13がオフであると判断されるとCPU31は、イニシャルチェックのサブルーチンを終了してステップ103に移行する。 When the light control switch 13 is determined to be off CPU31 proceeds to step 103 to terminate the subroutine of initial check. 一方、ライトコントロールスイッチ13がオンであると判断されるとCPU31は、ステップ203に移行する。 On the other hand, CPU 31 when the light control switch 13 is determined to be ON, the process proceeds to step 203.
【0060】 [0060]
ステップ203においてCPU31は、ロービームランプ21,22(出力部40a,40b)に対する駆動信号の出力を停止する。 In step 203 CPU 31 stops the output of the drive signal to the low beam lamp 21 (output unit 40a, 40b). このとき、前記フェイルセーフ回路43のパルス信号生成部61(AND回路67の一方の入力端子)に常にHレベルの信号が入力されるため、各出力部62a,62b(NOR回路71)から前記パルス生成回路66において生成されたパルス信号が反転した状態で当該スイッチングトランジスタ63a,63bにそれぞれ出力されるのは既述のとおりである。 At this time, because it is always H level signal to the (one input terminal of the AND circuit 67) a pulse signal generating section 61 of the fail-safe circuit 43 is inputted, the pulse from the output unit 62a, 62b (NOR circuit 71) the switching transistors 63a in a state in which the pulse signal produced is inverted in the generation circuit 66, being output to 63b are as described above.
【0061】 [0061]
次いで、CPU31はステップ204に移行して、上記フェイルセーフ回路43のパルスチェックを行う。 Then, CPU 31, the process proceeds to step 204, it performs pulse check of the fail-safe circuit 43. 既述のように、各出力部62a,62b(NOR回路71)からの信号はCPU31にも出力されており、これら信号をチェックすることで各ロービームランプ21,22に対するフェイルセーフ回路43の給電状態をチェックする。 As described above, the output sections 62a, 62b signal from (NOR circuit 71) is output to CPU 31, power supply state of the fail-safe circuit 43 for each low-beam lamp 21 and 22 by checking these signals to check.
【0062】 [0062]
次いで、CPU31は、ステップ205に移行して、上記チェックされたパルスが正常か否かを判断する。 Then, CPU 31, the process proceeds to step 205, the check pulse to determine whether normal or not. 具体的には、各出力部62a,62bから出力された信号(パルス信号)のHレベルの時間幅、或いは周期等をそれぞれ規定値と比較して正常か否かを判断する。 Specifically, the output unit 62a, the time width of the H level signal outputted from 62b (pulse signal), or periodic, etc. compared to the respective predetermined value to determine whether normal or not.
【0063】 [0063]
ここで、上記チェックされたパルスが正常であると判断されるとCPU31は、ステップ206に移行してCPU出力に切り替える。 Here, CPU 31 when the check pulse is determined to be normal, switches the CPU outputs the operation proceeds to step 206. 具体的には、図6に併せ示されるように、CPU31は、切替開始時において同期をとるための短パルス(例えば、通常の20分の1程度のHレベルの時間幅を有する信号がスイッチングトランジスタT1,T2に出力されるパルス信号)を出力する。 Specifically, as shown together in Figure 6, CPU 31 is a short pulse for synchronization at the time of switching start (e.g., signal switching transistors having about one time the width of the H level of the normal 20 minutes and it outputs a pulse signal) output to T1, T2. この短パルスは、ロービームランプ21,22への給電において同ランプ21,22に損傷を与えることのないものである。 This short pulse is one that does not damage the same lamp 21 in the power supply to the low beam lamp 21 and 22. そして、この短パルスのタイミングを起点として、CPU31によるランプ21〜26への所要のタイミング及び給電時間でのPWM制御に移行する。 Then, starting from the timing of the short pulse, the process proceeds to PWM control at a required timing and the power feed time to the lamp 21 to 26 by CPU 31.
【0064】 [0064]
一方、ステップ205において、チェックされたパルスが異常であると判断されるとCPU31は、ステップ207に移行してこの診断結果をダイアグに記憶するとともに、当該ヘッドランプインジケータ27,28を点灯する。 On the other hand, in step 205, the check pulse is judged to be abnormal CPU31, the process proceeds to step 207 stores the diagnosis result in the diagnosis, it turned the headlamps indicator 27. 具体的には、CPU31は、異常が検出されたロービームランプ21,22に対応する前記スイッチ73,74に駆動信号を出力して当該ヘッドランプインジケータ27,28を点灯する。 Specifically, CPU 31 is abnormal and outputs a drive signal to the switch 73 and 74 corresponding to the low beam lamp 21, 22 is detected to light the headlamp indicator 27 and 28.
【0065】 [0065]
ステップ206若しくは207の処理を行ったCPU31は、ステップ208に移行してイニシャルフラグをオンし、イニシャルチェックのサブルーチンを終了してステップ103に移行する。 CPU31 processing was performed in step 206 or 207 on the initial flag and proceeds to step 208, the process proceeds to step 103 to terminate the subroutine of initial check.
【0066】 [0066]
ステップ103においてCPU31は、イグニッションスイッチ18がオンか否かを判断する。 In step 103 CPU 31 is an ignition switch 18 is turned on or not is determined. ここで、イグニッションスイッチ18がオンであると判断されると、CPU31はステップ104に移行し、ライトコントロールスイッチ13がオンか否かを判断する。 Here, when the ignition switch 18 is determined to be ON, CPU 31 proceeds to step 104, it is determined whether the write control switch 13 is on or. そして、ライトコントロールスイッチ13がオフであると判断されると、CPU31はステップ105に移行する。 When the light control switch 13 is determined to be off, CPU 31 proceeds to step 105.
【0067】 [0067]
ステップ105においてCPU31は、DRLスイッチ15がオンか否かを判断する。 In step 105 CPU 31 is, DRL switch 15 is turned on or not is determined. ここで、DRLスイッチ15がオフであると判断されるとCPU31は、そのままステップ102に戻る。 Here, when the DRL switch 15 is determined to be off CPU31 is directly returns to the step 102. また、DRLスイッチ15がオンであると判断されるとCPU31は、ステップ106に移行してヘッドフラグをオンするとともに、PWM補正係数を値「0.8」に設定し、更に後述するステップ300のランプ点灯処理のサブルーチンを実行した後、ステップ102の処理に戻る。 Further, if it is determined that DRL switch 15 is ON CPU31 serves to turn the head flag goes to step 106, it sets the PWM correction coefficient to the value "0.8", further in step 300 to be described later after executing the subroutine of the lamp lighting process, the process returns to step 102. なお、ヘッドフラグはロービームランプ21,22を点灯させるときにオンに設定されるものである。 The head flag is to be set on when lighting the low beam lamp 21 and 22. また、PWM補正係数は、ランプへの給電時間の基準値に乗ずることで実際の給電時間、すなわちランプへの給電量を増減補正するものである。 Further, PWM correction factor is the actual power supply time by multiplying the reference value of the power feed time to the lamp, that is, those which increase or decrease correcting the feed amount to the lamp.
【0068】 [0068]
一方、ステップ104においてライトコントロールスイッチ13がオンであると判断されると、CPU31は図5のステップ121に移行する。 On the other hand, the write control switch 13 is found to be on in step 104, CPU 31 proceeds to step 121 of FIG. そして、前記電圧検出回路部37において検出された高電圧バッテリ11の電圧を読み込み、ステップ122に移行する。 Then, read the voltage of the high voltage battery 11 detected at the voltage detecting circuit unit 37, the process proceeds to step 122. そして、ステップ122においてCPU31は、上記高電圧バッテリ11の電圧に基づきPWM補正係数の算出に供せられる電圧補正係数を演算する。 Then, at step 122 CPU 31 calculates a voltage correction coefficient is subjected to the calculation of the PWM correction coefficient based on the voltage of the high voltage battery 11. 図7に示されるように、この電圧補正係数は高電圧バッテリ11の電圧が小さくなるほど大きくなるように設定されている。 As shown in FIG. 7, the voltage correction coefficient is set to be larger as the voltage of the high voltage battery 11 is decreased. これは、高電圧バッテリ11の電圧低下に伴うランプへの給電量の低下を補うため、その分、同ランプへの給電時間を長く(PWM補正係数を大きく)設定するためである。 This is to compensate for the reduction in the amount of power supplied to the lamp due to the voltage drop of the high voltage battery 11, that amount is for a longer power supply time to the lamp (the PWM correction coefficient larger) set.
【0069】 [0069]
その後、ステップ123に移行してCPU31は、ヘッドフラグをオンして更にステップ124に移行する。 Then, the process goes to step 123 CPU 31 further proceeds to step 124 to turn on the head flag.
ステップ124においてCPU31は、前記光量増スイッチ17がオンか否かを判断する。 In step 124 CPU 31, the light amount up switch 17 is turned on or not is determined. ここで、光量増スイッチ17がオフであると判断されるとCPU31は、更にステップ125に移行してワイパースイッチ19がオンか否かを判断する。 Here, the light amount up switch 17 when it is determined to be off CPU31 further proceeds to step 125 to determine the wiper switch 19 is on or. そして、ワイパースイッチ19がオフであると判断されるとCPU31は、更にステップ127に移行する。 When the wiper switch 19 is determined to be off CPU31 further proceeds to Step 127. 一方、ステップ124において光量増スイッチ17がオンであると判断され、若しくはステップ125においてワイパースイッチ19がオンであると判断されるとCPU31は、ステップ126において光量増フラグをオンした後に、ステップ127に移行する。 On the other hand, the light amount up switch 17 is determined to be on in step 124, or when the wiper switch 19 in step 125 is determined to be ON CPU31, after turning on the light quantity increase flag at step 126, to step 127 Transition.
【0070】 [0070]
ステップ127においてCPU31は、ディマースイッチ14がオンか否かを判断する。 In step 127 CPU 31 is dimmer switch 14 is turned on or not is determined. ここで、ディマースイッチ14がオンであると判断されると、CPU31はステップ128に移行し、ハイフラグをオンにしてステップ129に移行する。 Here, when the dimmer switch 14 is determined to be ON, CPU 31 proceeds to step 128, the process proceeds to step 129 to turn on the Haifuragu. 一方、ディマースイッチ14がオフであると判断されると、CPU31はそのままステップ129に移行する。 On the other hand, when the dimmer switch 14 is determined to be off, CPU 31 may control proceeds to step 129. なお、ハイフラグはハイビームランプ23,24を点灯させるときにオンに設定されるものである。 Incidentally, Haifuragu is intended to be set on when lighting the high beam lamp 23 and 24.
【0071】 [0071]
ステップ129においてCPU31は、フォグスイッチ16がオンか否かを判断する。 In step 129 CPU 31 is fog switch 16 is turned on or not is determined. ここで、フォグスイッチ16がオンであると判断されると、CPU31はステップ130に移行し、フォグフラグをオンにしてステップ131に移行する。 Here, when the fog switch 16 is determined to be ON, CPU 31 proceeds to step 130, the process proceeds to step 131 to turn on the Fogufuragu. 一方、フォグスイッチ16がオフであると判断されると、CPU31はそのままステップ131に移行する。 On the other hand, when the fog switch 16 is determined to be off, CPU 31 may control proceeds to step 131. なお、フォグフラグはフォグランプ25,26を点灯させるときにオンに設定されるものである。 Incidentally, Fogufuragu is intended to be set to ON when turning on the fog lamps 25 and 26.
【0072】 [0072]
ステップ131においてCPU31は、光量増フラグがオンか否かを判断する。 In step 131 CPU 31 may amount up flag is turned on or not is determined. ここで、光量増フラグがオフであると判断されると、CPU31はステップ133に移行し、PWM補正係数を値「1.0」に設定する。 Here, the light quantity increase flag is determined to be off, CPU 31 proceeds to step 133, it sets the PWM correction coefficient to the value "1.0".
【0073】 [0073]
一方、光量増フラグがオンであると判断されると、CPU31はステップ132に移行し、光量増フラグがオンに移行してから所定の設定時間を経過しているか否かを判断する。 On the other hand, when the amount of light increase flag is determined to be ON, CPU 31 proceeds to step 132, it is determined whether the light quantity increase flag has passed a predetermined set time from the transition to on. そして、光量増フラグがオンに移行してから所定の設定時間を経過していないと判断されると、CPU31はステップ134に移行し、PWM補正係数を値「1.2」に設定する。 When the light quantity increase flag is determined after shifting the on and not exceeded the predetermined set time, CPU 31 proceeds to step 134, sets the PWM correction coefficient to the value "1.2". このような補正は、光量増スイッチ17若しくはワイパースイッチ19がオンされている間、例えば夜間の降雨時等、運転者が著しい暗さを感じる状態において、所定の設定時間を経過していないことを条件にPWM補正係数を所定値(値「0.2」)だけ増大し、ランプの明るさをその分確保するためである。 Such correction, while the light amount up switch 17 or the wiper switch 19 is turned on, for example, during nighttime rain, etc., in the state feel the driver significant darkness, that has not passed the predetermined set time It increased by a predetermined value the PWM correction factor to the condition (the value "0.2"), the brightness of the lamp in order to correspondingly ensured.
【0074】 [0074]
ステップ132において光量増フラグがオンに移行してから所定の設定時間を経過していると判断されると、CPU31はステップ135に移行し、PWM補正係数の漸減を行う。 If it is determined that the light quantity increase flag has passed a predetermined set time from the transition on at step 132, CPU 31 proceeds to step 135, it performs the gradual decrease of the PWM correction coefficient. 具体的には、演算の都度に(時間の経過とともに)このPWM補正係数を値「1.0」を下限として漸減する。 More specifically, each time the operation (over time) gradually decreases the PWM correction coefficient value "1.0" as the lower. このようなPWM補正係数の補正は、増大補正されたPWM補正係数に基づきランプへの過剰な給電が長時間にわたることで同ランプの寿命が短くなったりすることを回避するためである。 Such a PWM correction factor correction is to avoid or life of the lamp is shortened by excessive power supply to the lamp based on the increase in the corrected PWM correction factor over time. また、PWM補正係数を漸減するのは、上記設定時間の経過後において同PWM補正係数に基づくランプへの給電量を徐々に減らし、違和感なくランプを基準の明るさに戻すためである。 Further, to gradually decrease PWM correction factor, after the lapse of the set time gradually reduced amount of power supplied to the lamp based on the PWM correction coefficient, in order to return without discomfort lamp to the brightness of the reference.
【0075】 [0075]
ステップ133〜135のいずれかの処理によりPWM補正係数の設定等を行うと、CPU31はステップ136に移行し、上記設定等されたPWM補正係数にステップ122において演算された電圧補正係数を乗じてこのときのPWM補正係数の値を更新し、更にステップ300のランプ点灯処理のサブルーチンを実行した後、ステップ102の処理に戻る。 When configured like the PWM correction coefficient by one of the process steps 133-135, CPU 31 proceeds to step 136, this is multiplied by the voltage correcting coefficient which is calculated in step 122 to the PWM correction coefficient and the set or the like It updates the value of the PWM correction coefficient when further after performing the subroutine of the lamp lighting process of step 300, the process returns to step 102.
【0076】 [0076]
一方、ステップ103においてイグニッションスイッチ18がオフであると判断されると、CPU31はステップ107に移行し、ライトコントロールスイッチ13がオンか否かを判断する。 On the other hand, the ignition switch 18 in step 103 it is determined to be in an off-state, CPU 31 proceeds to step 107, it is determined whether the write control switch 13 is on or. そして、ライトコントロールスイッチ13がオンであると判断されると、CPU31はステップ108に移行し、更にディマースイッチ14がオンか否かを判断する。 Then, the write control switch 13 when it is determined to be ON, CPU 31 proceeds to step 108, further dimmer switch 14 is turned on or not is determined. そして、ディマースイッチ14がオフであると判断されると、ステップ109に移行してヘッドフラグをオンするとともに、PWM補正係数を値「1.0」に設定し、更にステップ300のランプ点灯処理のサブルーチンを実行した後、ステップ102の処理に戻る。 The dimmer switch 14 when it is determined to be off, as well as on the head flag goes to step 109, sets the PWM correction coefficient to the value "1.0", further the lamp lighting process of step 300 after executing the subroutine, the process returns to step 102. また、ステップ108においてディマースイッチ14がオンであると判断されるとCPU31は、ステップ110に移行してヘッドフラグ及びハイフラグをオンするとともに、PWM補正係数を値「1.0」に設定し、更にステップ300のランプ点灯処理のサブルーチンを実行した後、ステップ102の処理に戻る。 Further, CPU 31 is the dimmer switch 14 is determined to be on in step 108, as well as on the head flag and Haifuragu proceeds to step 110, sets the PWM correction coefficient to the value "1.0", further after executing the subroutine of the lamp lighting process of step 300, the process returns to step 102.
【0077】 [0077]
また、ステップ107においてライトコントロールスイッチ13がオフであると判断されると、CPU31はそのままステップ102の処理に戻る。 Moreover, the write control switch 13 in step 107 is determined to be off, CPU 31 is the process returns to step 102.
次に、ステップ300のランプ点灯処理のサブルーチンについて、図8を参照して説明する。 Next, the subroutine of the lamp lighting process of step 300 will be described with reference to FIG. ステップ300のランプ点灯処理のサブルーチンに移行したCPU31は、まずステップ301において基準PWM値にPWM補正係数を乗じて出力PWMを演算する。 It has shifted to a subroutine of the lamp lighting processing in step 300 CPU 31, first by multiplying the PWM correction coefficient for calculating the output PWM to the reference PWM value at step 301. この基準PWM値は、高電圧バッテリ11から選択されたランプ21〜26に互いに異なるタイミングで順次、周期的に給電するときの同ランプ21〜26への給電時間の基準値である。 The reference PWM value sequentially at different timings to the lamp 21 to 26 is selected from the high-voltage battery 11, which is a reference value of the power feed time to the lamp 21 to 26 when periodically powered. この基準値に上述のように演算されたPWM補正係数を乗ずることで、ランプ21〜26への給電時間である出力PWMが算出される。 This reference value by multiplying the computed PWM correction factor as described above, the output PWM a power supply time to the lamp 21 to 26 is calculated.
【0078】 [0078]
出力PWMを算出したCPU31は、ステップ302に移行し、各種オンフラグに基づき所要のランプにPWMを出力する。 CPU31 calculating the output PWM, the process proceeds to step 302, and outputs the PWM to the required lamp on the basis of various on flag. すなわち、CPU31は、上記演算された給電時間(出力PWM)だけ当該ランプのスイッチングトランジスタT1〜T6がオンされるように駆動信号を出力する。 That, CPU 31 outputs a drive signal to the switching transistor T1~T6 of the computed power supply time (output PWM) only the lamp is turned on. これにより、所要のランプに所要の給電が行われる。 Thus, the required power supply to the required lamp is performed. そして、PWMを出力したCPU31は、ランプ点灯処理のサブルーチンを終了してその後、ステップ102の処理に戻る。 Then, CPU 31 which outputs the PWM can then terminates the subroutine of the lamp lighting process, the process returns to step 102.
【0079】 [0079]
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。 As described above in detail, according to the present embodiment, the following effects can be obtained.
(1)本実施形態では、高電圧バッテリ11からロービームランプ21,22への給電量を、CPU31と、フェイルセーフ回路43(パルス生成回路66)との2重系によってPWM制御(デューティ制御)した。 (1) In the present embodiment, the amount of power supplied from the high-voltage battery 11 to the low beam lamp 21 and 22, a CPU 31, and the PWM control (duty control) by double-system with fail-safe circuit 43 (pulse generator circuit 66) . そして、CPU31によるロービームランプ21,22への給電異常が検出されたときに、フェイルセーフ回路43による同ランプ21,22への給電制御に切り替えるようにした。 When the power supply abnormality of the low beam lamp 21, 22 according to the CPU31 is detected, and to switch the power supply control to the lamp 21, 22 according to the fail-safe circuit 43. 従って、例えばCPU31の不具合発生時においても上記ランプ21,22への給電を補完的に行うことができ、不具合発生に対する装置の強靱性を向上することができる。 Thus, for example, CPU31 also can be done complementary power supply to the lamp 21 and 22: The fault upon occurrence, it is possible to improve the toughness of the device to the fault occurrence.
【0080】 [0080]
(2)本実施形態では、CPU31による右左各側のロービームランプ21,22への給電異常を個別に検出するようにした。 (2) In the present embodiment, and to detect individual right and left feed abnormality in the low beam lamp 21 and 22 on each side by CPU 31. そして、いずれかのロービームランプ21,22への給電異常が検出されたとき、当該ランプ21,22のみへの給電をフェイルセーフ回路43による給電に切り替えるようにした。 When the power supply abnormality to either the low beam lamp 21 and 22 is detected, and to switch the power supply to only the lamp 21 to the power supply by the fail-safe circuit 43. 従って、CPU31によるロービームランプ21,22への給電異常が検出されたときの対応をより厳密に行うことができる。 Therefore, it is possible to perform the action to be taken when the power supply abnormality of the low beam lamp 21, 22 according to the CPU31 is detected more precisely.
【0081】 [0081]
(3)本実施形態では、イニシャルチェックにおいて、CPU31によるロービームランプ21,22への給電を停止した状態でフェイルセーフ回路43(パルス生成回路66)による同ランプ21,22への給電を行い、同フェイルセーフ回路43によるランプ21,22への給電が正常であることが確認された後にCPU31によるランプ21,22への給電に切り替えるようにした。 (3) In the present embodiment, in the initial check, performs power supply to the lamp 21, 22 according to the fail-safe circuit 43 (pulse generator circuit 66) in a state of stopping the power supply to the low beam lamp 21 and 22 by CPU 31, the power supply to the lamp 21, 22 according to the fail-safe circuit 43 to switch the power supply to the lamp 21, 22 according to the CPU31 after it is confirmed to be normal. このように、イニシャルチェックにおいてフェイルセーフ回路43によるロービームランプ21,22への給電が正常であることを予め確認しておくことで、例えば同フェイルセーフ回路43によるランプ21,22への給電が異常であるときの迅速な対応を促し、CPU31及びフェイルセーフ回路43に同時に不具合が発生する状態を回避することができる。 Thus, by previously confirmed that the initial check is normal power supply to the low beam lamp 21, 22 according to the fail-safe circuit 43, for example, power supply to the lamp 21, 22 according to the fail-safe circuit 43 is abnormal encourage rapid response time is, it is possible to avoid at the same time problems occur state CPU31 and fail-safe circuit 43.
【0082】 [0082]
(4)本実施形態では、イニシャルチェックにおいて、フェイルセーフ回路43(パルス生成回路66)によるロービームランプ21,22への給電が異常であることが確認されたとき、当該ランプ21,22に対応するスイッチ73,74を駆動してヘッドランプインジケータ27,28を点灯するようにした。 (4) In the present embodiment, in the initial check, when it is confirmed feeding to the low beam lamp 21, 22 according to the fail-safe circuit 43 (pulse generator circuit 66) is abnormal, corresponding to the ramp 21 It was to light the headlamp indicator 27 drives the switch 73, 74. 従って、フェイルセーフ回路43によるロービームランプ21,22への給電異常が好適に運転者に報知され、整備所等への退避などの迅速な対応を行うことができる。 Thus, reported to the power supply abnormality suitably driver to the low beam lamp 21, 22 according to the fail-safe circuit 43, it is possible to perform rapid response, such as saving to a maintenance office or the like.
【0083】 [0083]
(5)本実施形態では、イニシャルチェックにおいて、フェイルセーフ回路43によるランプ21,22への給電が正常であることが確認された後にCPU31によるランプ21,22への給電に切り替える際、同期をとるための短パルスを出力するようにした。 (5) In the present embodiment, in the initial check, when the power supply to the lamp 21, 22 according to the fail-safe circuit 43 switches the power supply to the lamp 21, 22 according to the CPU31 after it is confirmed to be normal, synchronization and it outputs a short pulse for. そして、この短パルスのタイミングを起点として、CPU31による選択されたランプ21〜26への所要のタイミング及び給電時間でのPWM制御に移行するようにした。 Then, starting from the timing of the short pulse, and so as to transition to PWM control at a required timing and the power feed time to the lamp 21 to 26 is selected by the CPU 31. 従って、この給電系の移行時において、ロービームランプ21,22への過大な給電が行われて同ランプ21,22が損傷することを回避することができる。 Accordingly, at the time of transition of the power supply system, the low beam the lamp 21 and 22 an excessive power is performed to the lamp 21 can be prevented from being damaged.
【0084】 [0084]
(6)本実施形態では、ランプ21〜26に給電するための各出力部40a〜40f(NOR回路46及びMMV47)、62a,62b(NOR回路71及びMMV72)によってその給電時間(デューティ比)を制限し、同ランプへの過大な給電を制限するようにした。 (6) In the present embodiment, the output unit 40a~40f for powering the lamp 21 to 26 (NOR circuits 46 and MMV47), 62a, 62b and (NOR circuits 71 and MMV72) by the power feed time (duty ratio) limited to, it was to limit the excessive supply of power to the lamp. 従って、意図しないランプ21〜26への過大な給電を制限して同ランプ21〜26の損傷等を回避することができる。 Therefore, it is possible to limit an excessive power supply to the unintended lamps 21 to 26 to avoid damage to the same lamp 21-26.
【0085】 [0085]
(7)本実施形態では、電流検出回路部41,42のコンパレータ51の出力端子からの2値信号を、MMV52を介することで一定のLレベルの時間幅を有するパルス信号としてCPU31に入力した。 (7) In the present embodiment, the binary signal from the output terminal of the comparator 51 of the current detection circuit 41, and input to CPU31 as a pulse signal having a time width of a constant L level by through MMV52. 従って、例えば各コンパレータ51の出力端子からの2値信号が短周期的に変動しても、MMV52によって一定のLレベルの時間幅を有するパルス信号に変換されるため、CPU31に影響を及ぼすことはない。 Thus, for example, be varied binary signal is in short periodic from the output terminal of the comparators 51, to be converted into a pulse signal having a time width of a constant L level by the MMV52, affect the CPU31 Absent.
【0086】 [0086]
(8)本実施形態では、光量増スイッチ17及びワイパースイッチ19の少なくとも一方がオンされているときには、ランプ21〜26への給電量を基準量よりも所定量だけ増大補正した。 In (8) In the present embodiment, when at least one of the light amount up switch 17 and the wiper switch 19 is turned on, increased correction by a predetermined amount than the reference amount of feed amount to the lamp 21 to 26. 従って、例えば夜間の降雨時等、運転者が著しい暗さを感じる状態において、ランプ21〜26の明るさを好適に確保することができる。 Thus, for example, during nighttime rain, etc., in the state feel the driver significant darkness, it is possible to suitably secure the brightness of the lamp 21 to 26.
【0087】 [0087]
(9)本実施形態では、増大補正されたランプ21〜26への給電量は所定時間経過後において基準量に戻されるため、同増大補正された給電量がランプ21〜26に長時間にわたって供給されて同ランプの寿命が短くなったりすることを回避することができる。 (9) In the present embodiment, since the feeding amount to increase correction ramp 21 to 26 to be returned to the reference amount after elapse of a predetermined time, the supply for a long time in power supply amount, which is the increased corrected lamps 21-26 has been the life of the lamp can be avoided or shorten.
【0088】 [0088]
(10)本実施形態では、増大補正されたランプ21〜26への給電量は所定時間経過後において漸減されて基準量に戻されるため、同ランプを違和感なく基準の明るさに戻すことができる。 (10) In the present embodiment, since the feeding amount to increase correction ramp 21 to 26 is returned to the gradually reduced reference amount after a predetermined time has elapsed, it is possible to return the brightness of the same lamp without discomfort reference .
【0089】 [0089]
なお、本発明の実施の形態は上記実施形態に限定されるものではなく、次のように変更してもよい。 The embodiments of the present invention is not limited to the above embodiments may be modified as follows.
・前記実施形態においては、フェイルセーフ回路43のレベルシフト回路64と、各ロービームランプ21,22と対応するスイッチングトランジスタT1,T2のドレインとの間とを接続してそのレベル(H又はL)を監視することで、CPU31による同ランプ21,22への給電異常を検出した。 In the embodiment includes a level shift circuit 64 of the fail-safe circuit 43, the level (H or L) by connecting the between the drain of the switching transistor T1, T2 corresponding to the low beam lamp 21 and 22 by monitoring and detecting the power supply abnormality of the same lamp 21 by CPU 31. これに対して、図9に示されるように、フェイルセーフ回路43のMMV65と、各スイッチングトランジスタT1,T2のドレインと対応する出力部40a,40bとの間とをNOT回路81を介して接続し、同出力部40a,40bからの信号(駆動信号)を監視することで、CPU31による同ランプ21,22への給電異常を検出してもよい。 In contrast, as shown in FIG. 9, connected to MMV65 fail-safe circuit 43, the drain of the switching transistors T1, T2 corresponding output section 40a, and between 40b via a NOT circuit 81 , by monitoring the signal (driving signal) from the output unit 40a, 40b, it may detect the power supply abnormality of the same lamp 21 by CPU 31.
【0090】 [0090]
また、前記ウォッチドッグタイマ35において監視されるランパルス信号によって、CPU31による同ランプ21,22への給電異常を検出してもよい。 Further, the Ranparusu signal monitored in the watchdog timer 35 may detect a power supply abnormality of the same lamp 21 by CPU 31.
・前記実施形態においては、CPU31による右左各側のロービームランプ21,22への給電異常をそれぞれ個別に検出したが、両ロービームランプ21,22への給電異常を一括して検出してもよい。 In the embodiment, although CPU31 by right and left to each side of the low beam lamp 21 and 22 feeding abnormalities were each individually detected, may be detected by collectively feeding abnormality to both the low beam lamp 21 and 22. この場合、CPU31によるロービームランプ21,22への給電から、フェイルセーフ回路43による同ランプ21,22への給電の切り替えを、左右のロービームランプ21,22に対して同時に行う。 In this case, the power supply to the low beam lamp 21 and 22 by CPU 31, the switching of the power supply to the lamp 21, 22 according to the fail-safe circuit 43, performed simultaneously with respect to the right and left low beam lamp 21 and 22.
【0091】 [0091]
・前記実施形態においては、フェイルセーフ回路43を各ロービームランプ21,22に個別に設けたが、例えばパルス生成回路66が両ロービームランプ21,22に共用となるような回路構成を採用してもよい。 In the embodiment, although the failsafe circuit 43 is provided to each individual low beam lamp 21 and 22, for example, even if the pulse generating circuit 66 employs the circuit configuration as a shared on both the low beam lamp 21 and 22 good.
【0092】 [0092]
・前記実施形態においては、高電圧バッテリ11からランプ21〜26に互いに異なるタイミングで順次、周期的に給電し、基本的には同ランプ21〜26への給電時間(オン時間)をPWM制御(デューティ制御)することでその給電量、すなわちランプ21〜26の明るさを制御した。 In the embodiment sequentially at different timings from the high voltage battery 11 lamps 21-26, periodically feeding, basically feeding time (ON time) the PWM control to the lamp 21 to 26 ( its feeding amount duty control) to that, i.e. to control the brightness of the lamp 21 to 26. これに対して、高電圧バッテリ11からランプ21〜26に互いに異なるタイミングで順次、一定のオン時間(パルス時間幅)で給電してその給電周期、すなわちオフ時間を制御するデューティ制御によりその給電量、すなわちランプ21〜26の明るさを制御してもよい。 In contrast, successively at different timings to the lamp 21 through 26 from the high voltage battery 11, the power supply period by feeding a constant on-time (pulse time width), i.e. the feed amount by the duty control for controlling the off time , i.e. it may be controlled the brightness of the lamps 21-26.
【0093】 [0093]
図10は、例えば57Hzの周期にて高電圧バッテリ11からランプ21〜26に互いに異なるタイミングで順次、給電する場合の同高電圧バッテリ11の電圧値とデューティ比及び給電時間(Ton時間)との関係を示すグラフである。 10, for example, sequentially at different timings from the high voltage battery 11 to the lamp 21 to 26 in cycles of 57 Hz, in the case of supply voltage value of the same height voltage battery 11 and the duty ratio and the feeding time (Ton time) and the is a graph showing the relationship. 各ランプ21〜26に互いに異なるタイミングで順次、給電するためには、そのデューティ比の上限は16.6(100/6)%(オン時間では、約3(=1/57/6×1000)ms)になる。 Sequentially at different timings in each lamp 21-26, in order to feed, the upper limit of the duty ratio is 16.6 (100/6)% (on-time is about 3 (= 1/57/6 × 1000) It becomes ms). そして、このデューティ比を上限として高電圧バッテリ11の電圧値に対する給電時間の補正を行う場合、34Vまでの電圧値の範囲で補正可能であることが出願人らによって確認されている。 In this case the duty ratio correcting the power supply time for the voltage value of the high voltage battery 11 as the upper limit, it has been confirmed by applicants can be corrected within the range of voltage values ​​up to 34V.
【0094】 [0094]
一方、図11は、例えば1.56msの一定のオン時間(パルス時間幅)で給電してその給電周期、すなわちオフ時間を制御するデューティ制御の場合の同高電圧バッテリ11の電圧値と周波数、デューティ比及びオン及びオフの合計時間Tallとの関係を示すグラフである。 On the other hand, FIG. 11, for example, the feeding period and feeding at a constant on-time (pulse time width) of 1.56Ms, i.e. the voltage value of the same height voltage battery 11 when the duty control for controlling the off time and frequency, it is a graph showing the relationship between the total time Tall of the duty ratio and on and off. この場合においても、そのデューティ比の上限は同様に16.6(100/6)%である。 In this case, the upper limit of the duty ratio is likewise 16.6 (100/6)%. このデューティ比を上限として高電圧バッテリ11の電圧値に対する上記合計時間Tall(オフ時間)の補正を行う場合、その最小値は約9.3(=1.56×6)msとなる。 When performing correction of the total time Tall (off-time) of the duty ratio with respect to the voltage value of the high-voltage battery 11 as the upper limit, the minimum value is about 9.3 (= 1.56 × 6) ms. そして、この最小値を下限として高電圧バッテリ11の電圧値に対する給電周期の補正を行う場合にも、この電圧値に対する補正可能範囲は同等の34Vとなっている。 Even when correcting the feed period for the voltage value of the high voltage battery 11 to the minimum value as the lower limit, the correction range for this voltage value has become equal 34V. このようにオン時間(パルス時間幅)を固定してその給電周期、すなわちオフ時間を制御するデューティ制御の場合、例えばスイッチングトランジスタT1〜T6への駆動信号をMMVを介して出力することで常に確実なオン時間にすることができる。 Thus by fixing the ON time (pulse duration) that the feed cycle, that is, when the duty control for controlling the off-time, for example, always ensuring the driving signal to the switching transistor T1~T6 by outputting via the MMV it can be in an on time. さらに、CPU31によるスイッチングトランジスタT1〜T6の駆動時間が一定であるために、同CPU31の診断をより確実に行うことができる。 Furthermore, because of the constant operating time of the switching transistor T1~T6 by CPU 31, it is possible to perform diagnosis of the same CPU 31 more reliably.
【0095】 [0095]
なお、この場合のランプ21〜26への過大な給電を制限するための給電時間のデューティ比の制限は、オフ時間が短くなりすぎないよな回路構成にて行う。 It should be noted that the duty ratio of the power supply time to limit the excessive supply of power to the lamp 21 to 26 if the limit is performed in the circuit configuration Yo-off time is not too short.
【0096】 [0096]
【発明の効果】 【Effect of the invention】
以上詳述したように、請求項1〜 のいずれかに記載の発明によれば、高電圧バッテリにより給電される車両用ランプ制御装置において、ランプへの給電異常に対する対応を向上することができる。 As described above in detail, according to the invention according to any one of claims 1 to 3, in the vehicle lamp control device powered by a high voltage battery, it is possible to improve the response to power supply abnormality of the lamp .
請求項のいずれかに記載の発明によれば、高電圧バッテリにより給電される車両用ランプ制御装置において、運転者が著しい暗さを感じる状態でのランプへの給電量を好適に制御することができる。 According to the invention described in any one of claims 4-6, in the vehicle lamp control device powered by a high voltage battery, suitably control the amount of power supplied to the lamp in a state feel driver significant darkness can do.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明を具体化した一実施形態の電気的構成を示す回路図。 Figure 1 is a circuit diagram showing an electrical configuration of an embodiment embodying the present invention.
【図2】同実施形態の電気的構成を示す回路図。 2 is a circuit diagram showing an electrical configuration of the embodiment.
【図3】同実施形態の電気的構成を示す回路図。 Figure 3 is a circuit diagram showing an electrical configuration of the embodiment.
【図4】同実施形態の動作態様を示すフローチャート。 4 is a flowchart showing operational aspects of the embodiment.
【図5】同実施形態の動作態様を示すフローチャート。 5 is a flowchart showing operational aspects of the embodiment.
【図6】同実施形態の動作態様を示すフローチャート。 FIG. 6 is a flowchart showing the operation mode of the embodiment.
【図7】バッテリ電圧と電圧補正係数との関係を示すマップ。 [7] the map showing the relationship between the battery voltage and the voltage correction coefficient.
【図8】同実施形態の動作態様を示すフローチャート。 8 is a flowchart showing the operation mode of the embodiment.
【図9】同実施形態の別例の電気的構成を示す回路図。 Figure 9 is a circuit diagram showing an electrical configuration of another example of the embodiment.
【図10】バッテリ電圧とデューティ比等との関係を示すグラフ。 Figure 10 is a graph showing the relationship between the battery voltage and the duty ratio and the like.
【図11】バッテリ電圧とデューティ比等との関係を示すグラフ。 FIG. 11 is a graph showing the relationship between the battery voltage and the duty ratio and the like.
【符号の説明】 DESCRIPTION OF SYMBOLS
11 高電圧バッテリ17 光量増スイッチ19 ワイパースイッチ21〜26 ランプ30 コントローラ31 CPU 11 high-voltage battery 17 amount up switch 19 wiper switch 21-26 lamp 30 Controller 31 CPU
35 電圧検出回路部36 電流検出回路部40a〜40f 給電量制限手段を構成する出力部43 パルス発振器を構成するフェイルセーフ回路47 MMV Failsafe circuit constituting the output unit 43 pulse oscillator constituting the 35 voltage detecting circuit unit 36 ​​current detecting circuit unit 40a~40f feed amount limitation means 47 MMV
66 パルス生成回路 66 pulse generating circuit

Claims (6)

  1. 高電圧バッテリからランプへの給電時間をデューティ制御することで該ランプへの給電量を制御する車両用ランプ制御装置において、 The vehicle lamp control apparatus for controlling a power supply amount to the lamp by duty control of the power supply time from the high voltage battery to the lamp,
    CPUから出力される駆動信号に応じて前記ランプへの給電時間をデューティ制御する第1デューティ制御手段と、 A first duty control means for duty-controlling the power supply time to the lamp in response to a driving signal outputted from the CPU,
    前記CPU以外から出力される駆動信号に応じて前記ランプへの給電時間をデューティ制御する第2デューティ制御手段と、 A second duty control means for duty-controlling the power supply time to the lamp in response to a driving signal outputted from other than the CPU,
    前記第1デューティ制御手段による前記ランプへの給電異常が検出されたときに、 前記第2デューティ制御手段による前記ランプへの給電に切り替えるデューティ制御切替手段とを備えたことを特徴とする車両用ランプ制御装置。 Wherein when the power supply abnormality of the said lamp is detected by the first duty control unit, the second duty control section by the vehicle lamp, characterized in that a duty control switching means for switching the power supply to the lamp Control device.
  2. 請求項1に記載の車両用ランプ制御装置において、 The vehicle lamp control apparatus according to claim 1,
    始動時には、前記第1デューティ制御手段による前記ランプへの給電を停止した状態で前記第2デューティ制御手段による該ランプへの給電を行い、該第2デューティ制御手段による該ランプへの給電が正常であることを確認した後に前記第1デューティ制御手段による該ランプへの給電に切り替える始動時デューティ制御切替手段を更に備えたことを特徴とする車両用ランプ制御装置。 During startup, the power supply to the lamp according to the first duty control unit performs the power supply to the lamp according to the second duty control means in a state of stopping, it is normal power supply to the lamp according to the second duty control section the vehicle lamp control apparatus characterized by further comprising a start-time duty control switching means for switching the power supply to the lamp according to the first duty control means after confirming that there is.
  3. 請求項1又は請求項2に記載の車両用ランプ制御装置において、 The vehicle lamp control apparatus according to claim 1 or claim 2,
    前記ランプへの給電時間のデューティ比を制限して該ランプへの過大な給電を制限する給電量制限手段を更に備えたことを特徴とする車両用ランプ制御装置。 The vehicle lamp control device according to claim, further comprising a power supply amount limiting means for limiting an excessive power supply to the lamp to limit the duty ratio of the power feed time to the lamp.
  4. 請求項1〜3のうち何れか1項に記載の車両用ランプ制御装置において、 The vehicle lamp control apparatus according to any one of claims 1 to 3,
    ワイパースイッチ及び光量増スイッチの少なくとも一方がオンされているときに、前記ランプへの給電量を基準量よりも増大補正する給電量補正手段を更に備えたことを特徴とする車両用ランプ制御装置。 When at least one of the wiper switch and the light quantity increase switch is turned on, the vehicle lamp control apparatus characterized by further comprising a power supply amount correcting means for increasing the correction than the reference amount of feed amount to the lamp.
  5. 請求項4に記載の車両用ランプ制御装置において、 The vehicle lamp control apparatus according to claim 4,
    前記給電量補正手段は、前記増大補正された給電量を所定時間経過後において基準量に戻すことを特徴とする車両用ランプ制御装置。 The power supply amount correcting means, a vehicle lamp control apparatus characterized by returning the increased corrected feeding amount to the reference amount after a predetermined time span.
  6. 請求項5に記載の車両用ランプ制御装置において、 The vehicle lamp control apparatus according to claim 5,
    前記給電量補正手段は、前記増大補正された給電量を漸減して基準量に戻すことを特徴とする車両用ランプ制御装置 The power supply amount correcting means, a vehicle lamp control system and returning to the reference quantity gradually decreases the increased corrected feeding amount.
JP2000317616A 2000-10-18 2000-10-18 The vehicle lamp control device Expired - Fee Related JP3679700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000317616A JP3679700B2 (en) 2000-10-18 2000-10-18 The vehicle lamp control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000317616A JP3679700B2 (en) 2000-10-18 2000-10-18 The vehicle lamp control device

Publications (2)

Publication Number Publication Date
JP2002120644A true JP2002120644A (en) 2002-04-23
JP3679700B2 true JP3679700B2 (en) 2005-08-03

Family

ID=18796374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000317616A Expired - Fee Related JP3679700B2 (en) 2000-10-18 2000-10-18 The vehicle lamp control device

Country Status (1)

Country Link
JP (1) JP3679700B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107608A (en) * 2009-12-24 2011-06-29 本田技研工业株式会社 Power supply device for electric vehicle

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895535B1 (en) * 2005-12-22 2008-02-15 Renault Sas Electronic device load switching electrical control by microcontroller
JP4611960B2 (en) * 2006-11-10 2011-01-12 オムロンオートモーティブエレクトロニクス株式会社 Lighting control device and a lighting control method
JP5161040B2 (en) * 2008-11-11 2013-03-13 スタンレー電気株式会社 Vehicle lamp lighting control device
JP2010116080A (en) * 2008-11-13 2010-05-27 Autonetworks Technologies Ltd Power supply device for vehicle
JP5417831B2 (en) * 2008-12-12 2014-02-19 株式会社オートネットワーク技術研究所 Power control device
JP5407397B2 (en) * 2009-02-10 2014-02-05 株式会社オートネットワーク技術研究所 Control system
JP5637955B2 (en) * 2011-08-02 2014-12-10 本田技研工業株式会社 Vehicle headlamp control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102107608A (en) * 2009-12-24 2011-06-29 本田技研工业株式会社 Power supply device for electric vehicle
CN102107608B (en) * 2009-12-24 2015-06-17 本田技研工业株式会社 Power supply device for electric vehicle

Also Published As

Publication number Publication date Type
JP2002120644A (en) 2002-04-23 application

Similar Documents

Publication Publication Date Title
US5491383A (en) Motor vehicle light controlling device
US7710050B2 (en) Series connected power supply for semiconductor-based vehicle lighting systems
US20120098430A1 (en) Headlamp led lighting apparatus and vehicle headlamp lighting system
US5157376A (en) Method and device for monitoring direction indicator lights of a vehicle trailer
US20040095234A1 (en) Vehicular turn signal indicator system and flasher circuit for the same
US6281631B1 (en) Vehicle light system circuit which automatically compensates for a light source failure
JP2000312444A (en) Power supply controller for vehicle
JP2002319498A (en) Discharge lamp lighting circuit
JP2005237149A (en) Power supply for vehicle
US20110260617A1 (en) Lighting device, headlamp apparatus and vehicle using same
US20020047531A1 (en) Direction-indication-lamp control apparatus for vehicle
JP2007112237A (en) Lighting control device of lighting fixture for vehicle
US5936314A (en) Failure detecting device for a power supply changeover switch
US20090129111A1 (en) Vehicular lamp
US6118371A (en) Adaptive vehicle lighting control system
US6791273B2 (en) Vehicle lighting fixture
US20100007277A1 (en) Power supply system and method for automotive led lighting systems
US6583570B1 (en) Discharge lamp device for vehicle
JP2012028184A (en) Led lighting device
JP2005231379A (en) Led signal control device
JP2009302296A (en) Light-emitting diode driving device and illumination device using it, illumination device for in vehicle interior, and illumination device for vehicle
CN1732099A (en) Autolights system for vehicle
JP2007295749A (en) Power unit and vehicle equipped it
JP2003033077A (en) Steering controller
JP2001138799A (en) Lighting system for vehicle

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050513

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees