JP5408428B2 - チップ型発光ダイオード装置 - Google Patents

チップ型発光ダイオード装置 Download PDF

Info

Publication number
JP5408428B2
JP5408428B2 JP2009242931A JP2009242931A JP5408428B2 JP 5408428 B2 JP5408428 B2 JP 5408428B2 JP 2009242931 A JP2009242931 A JP 2009242931A JP 2009242931 A JP2009242931 A JP 2009242931A JP 5408428 B2 JP5408428 B2 JP 5408428B2
Authority
JP
Japan
Prior art keywords
led
emitting diode
light emitting
elements
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009242931A
Other languages
English (en)
Other versions
JP2011091176A (ja
Inventor
芳光 梶谷
康秀 松下
ジョンフン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O Well Corp
Original Assignee
O Well Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O Well Corp filed Critical O Well Corp
Priority to JP2009242931A priority Critical patent/JP5408428B2/ja
Publication of JP2011091176A publication Critical patent/JP2011091176A/ja
Application granted granted Critical
Publication of JP5408428B2 publication Critical patent/JP5408428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、チップ型の発光ダイオード(light-emitting diode;以下、「LED」という)装置に関する。
チップ型LEDは、ウェーハから多数作成したベアチップ(LED素子)を小型基板に搭載し、ワイヤボンディングによりLED素子のアノードあるいはカソードの電極と小型基板の電極とを配線接続し、これらを樹脂モールド成形し、パッケージ化したものである。
なお、以下の説明において、個別のベアチップはLED素子といい、これらを小型基板上に複数個のLED素子を搭載して樹脂モールド成形してパッケージ化したものをチップ型LEDと称する。また、チップ型LEDをケーシング内に複数個接続して配列し、樹脂封止してモジュール化したものをLEDモジュールと称する。
ここで、チップ型LEDをはじめ多くのLEDは、発光電力効率に優れているので、信号表示用のほか高輝度LEDによる照明装置としても利用されている。
しかし、高輝度LEDであっても単体のLED素子からなるLEDでは光量不足であるため、同一パッケージ内に複数個のLED素子を直列あるいは並列接続して光量の増強を図ったチップ型LEDも出現している。
チップ型LEDは、アノードに正、カソードに負の電圧をかけ、電流が流れはじめることにより発光させるが、指数的な電圧電流特性であり、並列接続により駆動する場合はそれぞれの順方向電圧Vf値に依存した電流が流れる。従って、同一パッケージ内での複数のLED素子の順方向電圧値Vfのバラツキにより、それぞれのLED素子に流れる順方向電流値Ifもばらつくことになる。
図3(a)はLEDモジュールの平面図、同図(b)は(a)の等価回路図である。図3に示すLEDモジュール100では、3個のチップ型LED101〜103および電流制限抵抗Rを直列に接続してモジュール化したものである。図4(a)は図3における一つのチップ型LED103と電流制限抵抗Rを接続したときの回路図である。各チップ型LED101〜103は、3個のLED素子101a,101b,101cのアノード電極とカソード電極を並列に接続して使用している。
しかし、各LEDのLED素子(チップ)の電流値を定格以下に正確に制限することができない。図4において、点線で囲まれた3チップのLED素子からなるチップ型LEDにおいて、流れる電流のトータル電流Isumは、電流制限抵抗をR、その両端にかかる電圧をVRとすると、Isum=VR/Rで測定することができるが、個別のLED素子(チップ)に流れる電流i1、i2、i3の電流値を確認することはできない。因みに、LED製品は、基本的に個別のLED素子(チップ)に流れる電流が定格電流値以下であることを前提として信頼性の保証が可能となる。
また、1個のチップ型LEDにおいて、すべてのLED素子(チップ)に同一電圧がかかるとすると、個別のLED素子(チップ)の順方向電圧Vfにバラツキがある場合、順方向電圧Vfが低いLED素子(チップ)に電流が集中し、変流が起きて信頼性を底成ることになる。
図5は各LED素子(チップ)の電流・電圧値の関係を示すグラフである。図に示すように、5個のLED素子(チップ)a〜eについて電流・電圧値をプロットしてみたところ、順方向電圧Vfのバラツキが0.1V程度ある場合、1mA〜1.5mA程度の電流値のバラツキが発生することがわかる。
そのため、それぞれのLED素子に直列に外部抵抗Rを接続し、各LED素子の順方向電流値Ifのばらつきを抑える工夫がなされている。
また、発光色の異なる赤色(R)、緑色(G)、青色(B)等のLED素子を同一パッケージに封止する場合は、各LED素子の順方向電圧値Vfが大きく異なるため、各々のLED素子に対して整流、すなわち電流制限のための直列抵抗Rの付加が不可欠になる。
特許文献1には、複数のLED素子を搭載するチップ型LEDにおいて、複数のLED素子は、これと同数の抵抗成分を直列接続することにより、複数個のLED素子の電圧電流特性の勾配を個々に緩和し、複数個のLED素子を並列接続した場合の各LED素子間の電流不均衡を少なくするようにしたチップ型LEDについて開示されている。
特開2006-339542号公報
ところで、特許文献1のチップ型LEDをはじめ、従来のチップ型LEDにおいては、複数のLED素子(チップ)を並列接続しているため、そのひとつのLED素子がオープン故障した場合でも、直ぐにはチップ型LEDが不点灯にはならないが、残りの2つのLED素子が3個分の順電流を受け持つことになり、各LED素子には過電流が流れ、寿命特性を悪化して、自ずと不点灯となる。そのため、このチップ型LEDと直流で繋がっている他のLEDも順次不点灯となるといった問題点があった。
本発明は、上記に鑑み、ひとつのLED素子がオープン故障した場合でも、そのLEDが不点灯になるのを回避し、かつ他のLEDが不点灯になるのを防止し得、寿命特性を向上し得るチップ型LEDを用いたLEDモジュールであるLED装置の提供を目的とする。
上記目的を達成するため、本発明は、チップ型発光ダイオードが複数個接続された発光ダイオード装置であって、各チップ型発光ダイオードは、3個以上の発光ダイオード素子がパッケージ化され、そのうちの少なくとも2個の発光ダイオード素子が順方向に直列接続されて一つの配線経路が形成され、残りの発光ダイオード素子が配列された別の配線経路と合わせて、少なくとも2系統以上の配線経路が形成され(但し、各チップ型発光ダイオードにおいて各配線経路の発光ダイオード素子の数が同数の場合を除く)、一つのチップ型発光ダイオードにおいて少なくとも2個の発光ダイオード素子が直列に接続された配線経路と、他のチップ型発光ダイオードにおいて残りの発光ダイオード素子が配列された配線経路とが直列接続され、これらの配線関係が各チップ型発光ダイオードにおいて順次繰り返されることにより、全体として各系統に接続される発光ダイオード素子が同数となるように設定されたことを特徴とする。
3個以上のLED素子を搭載したチップ型LEDにおいては、少なくとも2系統の配線経路があるため、そのうちの1つのLED素子がオープン故障し、不点灯になったとしても、残りの配線経路のLED素子が点灯を持続することができる。
また、チップ型LEDを複数個接続したLED装置では、一つのチップ型LEDにおいて少なくとも2個のLED素子が直列に接続された配線経路と、他のチップ型LEDにおいて残りのLED素子が配列された配線経路とが直列接続され、これらの配線関係を各チップ型LEDにおいて順次繰り返すことにより、全体として各系統に接続されるLED素子が同数となるように設定されるので、第1の配線経路と第2の配線経路に流れる電流不均衡を少なくすることができる。
また、このLED装置の各配線経路にそれぞれ電流制限抵抗を接続する。これにより、複数のLED素子の電圧電流特性の勾配を個々に緩和することができ、複数個のLED素子を並列接続した場合の各LED素子間の電流不均衡を少なくすることができる。
なお、上記構成のLED装置は、各種センサーとしての用途の他に、LED装置を電源に接続して照明用光源とすることができる。
以上のとおり、一つのチップ型LEDにおいて少なくとも2個のLED素子が直列に接続された配線経路と、他のチップ型LEDにおいて残りのLED素子が配列された配線経路とが直列接続され、これらの配線関係を各チップ型LEDにおいて順次繰り返すことにより、全体として各系統に接続されるLED素子が同数となるように設定されるので、第1の配線経路と第2の配線経路に流れる電流不均衡を少なくすることができる。
本実施形態のLEDモジュールの概略図で、(a)はその平面図、(b)は等価回路図である。 一つのチップ型LEDと電流制限抵抗を接続したLEDモジュールの等価回路図である。 従来のLEDモジュールの概略図で、(a)はその平面図、(b)は等価回路図である。 従来における、一つのチップ型LEDと電流制限抵抗を接続したLEDの等価回路図である。 各LED素子の電流電圧特性を示すグラフである。
以下、本発明の実施形態を図面に基づいて説明する。図1(a)はLEDモジュールの平面図、同図(b)はその等価回路図、図2は一つのチップ型LEDの等価回路図である。
図に示すように、LED装置10は、ケーシング20内に複数(4個)のチップ型LED1,2,3,4が配列され、樹脂モールドされてモジュール化されている。
各チップ型LED1〜4は、3個のベアチップ(LED素子10a、10b、10c)が小型基板(図示略)に搭載され、ワイヤボンディングによりLED素子のアノードあるいはカソードの電極と小型基板の電極とが配線接続され、これらを樹脂モールド成形し、パッケージ化したものである。
3個のLED素子10a、10b、10cのうち、2個のLED素子が順方向に直列接続されて一つの配線経路が形成され、残りのLED素子が配列された別の配線経路と合わせて、少なくとも2系統以上の配線経路が形成され、間隔をおいて配列された他のチップ型LEDと相互に接続されている。このとき、一つのチップ型LED1において2個のLED素子が直列に接続された配線経路と、他のチップ型LEDにおいて1個のLED素子が配列された配線経路とを直接接続し、これを各チップ型LEDにおいて順次繰り返すことにより、全体として各系統に接続されるLED素子が同数となるように設定される。
具体的には、図1において、3個のLED素子を搭載したチップ型LEDを例に説明する。第1のLED1では、第1の配線経路13aにおいて、上側2個のLED素子10a、10bが順方向に直列接続され、第2の配線経路13bにおいて下側の残り1個のLED素子10cが配列され、少なくとも2系統の配線経路13a、13bが形成される。
第1のLED1と隣り合う第2のLED2とでは、第1の配線経路13aに上側1個のLED素子10aが配列され、第2の配線経路13bにおいて、下側2個のLED素子10b、10cが順方向に直列接続されている。
第3のLED3および第4のLED4では、第1のLED1と第2のLED2の接続関係が交互に繰り返され、全体として各系統に接続されるLED素子が同数となるように設定される。
そして、各配線経路13a、13bの一端側にはそれぞれ電流制限抵抗R1,R2が接続される。電流制限抵抗R1,R2は、各LED素子10a,10b,10cの電圧電流特性に応じて、その抵抗値R1,R2が設定される。
図2の等価回路を例にすると、LED素子10aに流れる電流値i1、LED素子10bに流れる電流値i2、LED素子10cに流れる電流値i3、第1の配線経路13aの電流制限抵抗R1、第2の配線経路13bの電流制限抵抗R2、各抵抗にかかる順方向電圧をそれぞれVR1、VR2とする。このとき、以下の関係が成り立つ。
Isum=i1+i2+i3・・・・・(1)
i1=i2=VR1/R1・・・・・(2)
i3=i2=VR2/R2・・・・・(3)
電流制限抵抗R1,R2は、LEDと一体的にモジュール化してもよいし、また、外付けで別に設けてもよい。
上記構成において、3個のLED素子を搭載したチップ型LEDにおいては、少なくとも2系統の配線経路があるため、そのうちの1つのLED素子10a、10bまたは10cがオープン故障し、不点灯になったとしても、残りの配線経路13a,13bのLED素子が点灯を持続するので、完全に不点灯とはならない。
この場合、チップ型LED1〜4には、各配線経路13a,13bに電流制限抵抗R1,R2を接続し、同数の抵抗成分の直列接続により、複数個のLED素子10a,10b,10cの電圧電流特性の勾配を個々に緩和しているので、各LED素子間の電流不均衡を少なくすることができる。また、電流制限抵抗R1,R2により、個別のLED素子10a,10b,10cに流れる電流を定格値以下に制限することができる。
さらに、図2に示すように、チップ型LEDの各配線経路13a、13bに電流制限抵抗R1,R2を接続すると、次の関係式が成り立つ。
Isum=i1+i2+i3・・・・・(1)
i1=i2=VR1/R1・・・・・(2)
i3=i2=VR2/R2・・・・・(3)
そのため、電流制限抵抗R1,R2にかかる電圧を測定するか、あるいは各配線経路の電流値を測定すれば、個別のLED素子にかかる電流値を正確に測定することができる。
また、第1の配線経路13aのLED素子数と第2の配線経路13bのLED素子数とが全体として同数になるように設定しているので、第1の配線経路13aと第2の配線経路13bに流れる電流不均衡を少なくすることができる。
したがって、上記LED装置を電源に接続して照明用光源とした場合、寿命特性も大幅に向上させることができる。
なお、上記実施形態では、3個のLED素子をパッケージ化した例を示したが、4個以上で少なくとも2系統の配線経路を形成したチップ型LEDであればよい。
1,2,3,4 チップ型LED
10a,10b,10c LED素子
13a、13b 配線経路
20 ケーシング

Claims (3)

  1. チップ型発光ダイオードが複数個接続された発光ダイオード装置であって、各チップ型発光ダイオードは、3個以上の発光ダイオード素子がパッケージ化され、そのうちの少なくとも2個の発光ダイオード素子が順方向に直列接続されて一つの配線経路が形成され、残りの発光ダイオード素子が配列された別の配線経路と合わせて、少なくとも2系統以上の配線経路が形成され(但し、各チップ型発光ダイオードにおいて各配線経路の発光ダイオード素子の数が同数の場合を除く)、
    一つのチップ型発光ダイオードにおいて少なくとも2個の発光ダイオード素子が直列に接続された配線経路と、他のチップ型発光ダイオードにおいて残りの発光ダイオード素子が配列された配線経路とが直列接続され、これらの配線関係が各チップ型発光ダイオードにおいて順次繰り返されることにより、全体として各系統に接続される発光ダイオード素子が同数となるように設定されたことを特徴とする発光ダイオード装置。
  2. 請求項1に記載の発光ダイオード装置の各配線経路にそれぞれ電流制限抵抗が接続されたことを特徴とする発光ダイオード装置。
  3. 請求項2に記載の発光ダイオード装置が電源に接続されて照明用の光源とされたことを特徴とする発光ダイオード装置。
JP2009242931A 2009-10-22 2009-10-22 チップ型発光ダイオード装置 Expired - Fee Related JP5408428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009242931A JP5408428B2 (ja) 2009-10-22 2009-10-22 チップ型発光ダイオード装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009242931A JP5408428B2 (ja) 2009-10-22 2009-10-22 チップ型発光ダイオード装置

Publications (2)

Publication Number Publication Date
JP2011091176A JP2011091176A (ja) 2011-05-06
JP5408428B2 true JP5408428B2 (ja) 2014-02-05

Family

ID=44109176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009242931A Expired - Fee Related JP5408428B2 (ja) 2009-10-22 2009-10-22 チップ型発光ダイオード装置

Country Status (1)

Country Link
JP (1) JP5408428B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955422B2 (ja) * 2006-03-08 2012-06-20 三菱電機株式会社 発光装置
JP2007329370A (ja) * 2006-06-09 2007-12-20 C I Kasei Co Ltd 発光装置および発光装置の製造方法
JP4758921B2 (ja) * 2007-01-29 2011-08-31 株式会社日立製作所 線状光源装置、及びバックライト装置
WO2009038071A1 (ja) * 2007-09-21 2009-03-26 Showa Denko K.K. 表示装置、光源連結体、照明装置、光源連結体の製造方法

Also Published As

Publication number Publication date
JP2011091176A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
JP3197022U (ja) Ledモジュール
US8272757B1 (en) Light emitting diode lamp capable of high AC/DC voltage operation
US8129917B2 (en) Light emitting device for AC operation
US8710515B2 (en) Light-emitting device
US9006984B2 (en) LED lighting device
JP2001244506A (ja) 半導体発光装置及びそれを用いた表示装置
KR101202175B1 (ko) 발광 장치
JP2008131007A (ja) 発光回路及びこれを備えた照明装置
KR100882995B1 (ko) 패키지 하지 않고 사용할 수 있는 정합형 발광 다이오드 및 그 제조방법
JP2006352064A (ja) Ledランプ及びledランプ装置
US20060181884A1 (en) Interchangeable LED bulb and light string assembly therewith
TWI398971B (zh) 發光二極體封裝結構
JP4822499B2 (ja) チップ型led
JP5408428B2 (ja) チップ型発光ダイオード装置
JP2010182803A (ja) 発光装置
KR101483656B1 (ko) 광 또는 온도 센서들이 통합되고, 시다중화되어 있는 반도체 패키지
KR101537798B1 (ko) 백색 발광 다이오드 패키지
JP6721678B2 (ja) 発光装置及び照明装置
JP5113329B2 (ja) 発光装置
KR101001242B1 (ko) 교류용 발광 다이오드
KR101602861B1 (ko) 발광 소자
JP2006054336A (ja) 発光素子
JP2012094811A (ja) Led発光装置
KR101119015B1 (ko) 발광 장치
US10355185B2 (en) Light emitting diode array package having a plurality of power source signals without limiting resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131021

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees