JP5402917B2 - ESD protection circuit - Google Patents
ESD protection circuit Download PDFInfo
- Publication number
- JP5402917B2 JP5402917B2 JP2010283189A JP2010283189A JP5402917B2 JP 5402917 B2 JP5402917 B2 JP 5402917B2 JP 2010283189 A JP2010283189 A JP 2010283189A JP 2010283189 A JP2010283189 A JP 2010283189A JP 5402917 B2 JP5402917 B2 JP 5402917B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- transistor
- resistor
- bipolar transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Description
本発明は、静電気放電から被保護回路を保護する静電気保護回路に関するものである。 The present invention relates to an electrostatic protection circuit for protecting a protected circuit from electrostatic discharge.
従来、例えば特許文献1に示されるように、分圧器回路とシリコン制御整流器を有する静電気放電保護回路が提案されている。分圧器回路は、集積回路のパッドと電源端子との間で直列接続されたコンデンサと抵抗を有し、シリコン制御整流器は、パッドと電源端子との間でサイリスタを構成するように互いに接続されたPNPバイポーラトランジスタとNPNバイポーラトランジスタを有する。特許文献1の図1に示されるように、コンデンサの一端がパッドに接続され、抵抗の一端が電源端子に接続されており、PNPバイポーラトランジスタのエミッタ端子がパッドに接続され、NPNバイポーラトランジスタのエミッタ端子が電源端子に接続されている。そして、PNPバイポーラトランジスタのベース端子とNPNバイポーラトランジスタのコレクタ端子とが接続され、PNPバイポーラトランジスタのコレクタ端子とNPNバイポーラトランジスタのベース端子とが接続されている。 Conventionally, for example, as disclosed in Patent Document 1, an electrostatic discharge protection circuit having a voltage divider circuit and a silicon controlled rectifier has been proposed. The voltage divider circuit has a capacitor and a resistor connected in series between the pad and the power supply terminal of the integrated circuit, and the silicon controlled rectifier is connected to each other to form a thyristor between the pad and the power supply terminal. It has a PNP bipolar transistor and an NPN bipolar transistor. As shown in FIG. 1 of Patent Document 1, one end of the capacitor is connected to the pad, one end of the resistor is connected to the power supply terminal, the emitter terminal of the PNP bipolar transistor is connected to the pad, and the emitter of the NPN bipolar transistor The terminal is connected to the power terminal. The base terminal of the PNP bipolar transistor and the collector terminal of the NPN bipolar transistor are connected, and the collector terminal of the PNP bipolar transistor and the base terminal of the NPN bipolar transistor are connected.
上記した静電気放電保護回路は、PNPバイポーラトランジスタのベース端子とNPNバイポーラトランジスタのコレクタ端子とにドレインが接続され、PNPバイポーラトランジスタのコレクタ端子とNPNバイポーラトランジスタのベース端子とにソースが接続され、抵抗とコンデンサとの間の中点にゲートが接続されたトランジスタを有する。パッドに静電気放電が印加されると、抵抗とコンデンサの中点電位が上昇し、トランジスタがオンする。すると、PNPバイポーラトランジスタのベース電流がトランジスタを介してNPNバイポーラトランジスタに流れ込み、シリコン制御整流器がオンする。この結果、パッドと電源端子とが短絡し、パッドと電気的に接続された他の回路(被保護回路)に静電気放電が印加されることが抑制される。 In the electrostatic discharge protection circuit described above, the drain is connected to the base terminal of the PNP bipolar transistor and the collector terminal of the NPN bipolar transistor, and the source is connected to the collector terminal of the PNP bipolar transistor and the base terminal of the NPN bipolar transistor. A transistor having a gate connected to a midpoint between the capacitor and the capacitor; When electrostatic discharge is applied to the pad, the midpoint potential of the resistor and capacitor rises, turning on the transistor. Then, the base current of the PNP bipolar transistor flows into the NPN bipolar transistor through the transistor, and the silicon controlled rectifier is turned on. As a result, the pad and the power supply terminal are short-circuited, and electrostatic discharge is suppressed from being applied to another circuit (protected circuit) that is electrically connected to the pad.
ところで、特許文献1に示される静電気放電保護回路に、電圧レベルが周期的に変動する周期性ノイズが印加された場合、バイポーラトランジスタのベース−エミッタ間電圧が変動してベース電流が流れる。すると、トランジスタのオンオフに依らずにバイポーラトランジスタがオンして、シリコン制御整流器がオンする虞がある。この結果、静電気放電がパッドに印加されていないにも関わらず、パッドと電源端子とが短絡した状態となり、パッドと電気的に接続された被保護回路が誤動作する、という不具合が生じる虞がある。 By the way, when periodic noise whose voltage level periodically varies is applied to the electrostatic discharge protection circuit disclosed in Patent Document 1, the base-emitter voltage of the bipolar transistor varies and the base current flows. Then, there is a possibility that the bipolar transistor is turned on and the silicon controlled rectifier is turned on regardless of the on / off state of the transistor. As a result, although the electrostatic discharge is not applied to the pad, the pad and the power supply terminal are short-circuited, and there is a risk that a protected circuit electrically connected to the pad malfunctions. .
そこで、本発明は上記問題点に鑑み、被保護回路を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路が誤動作することを抑制する静電気保護回路を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an electrostatic protection circuit that protects the protected circuit from electrostatic discharge and suppresses the malfunction of the protected circuit due to the application of periodic noise.
上記した目的を達成するために、請求項1に記載の発明は、静電気放電から、被保護回路を保護する静電気保護回路であって、被保護回路への静電気放電の印加を抑制する抑制回路と、電圧レベルが周期的に変化する周期性ノイズが印加された際に、抑制回路の駆動をオフする制御回路と、を有することを特徴とする。 In order to achieve the above object, an invention according to claim 1 is an electrostatic protection circuit that protects a protected circuit from electrostatic discharge, and a suppression circuit that suppresses application of electrostatic discharge to the protected circuit; And a control circuit that turns off driving of the suppression circuit when periodic noise whose voltage level changes periodically is applied.
このように本発明によれば、周期性ノイズが印加されると、被保護回路への静電気放電の印加を抑制する抑制回路の駆動が、制御回路によってオフされる。このため、被保護回路を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路が誤動作することを抑制することができる。 Thus, according to the present invention, when the periodic noise is applied, the drive of the suppression circuit that suppresses the application of the electrostatic discharge to the protected circuit is turned off by the control circuit. For this reason, it can suppress that a to-be-protected circuit malfunctions by application of periodic noise, protecting a to-be-protected circuit from electrostatic discharge.
請求項1に記載の構成の具体例としては、請求項2に記載のように、被保護回路には、複数の信号線が接続されており、抑制回路は、信号線に印加された静電気放電を、所定電圧に変換する第1電圧変換部と、該第1電圧変換部によって変換された電圧若しくは静電気放電が入力されると、信号線に印加された静電気放電を放電する放電部と、を有し、制御回路は、信号線に印加された周期性ノイズを、所定電圧に変換する第2電圧変換部と、該第2電圧変換部によって変換された電圧が入力されると、放電部を構成する素子間の電気的な接続を遮断する遮断部と、を有する構成を採用することができる。
As a specific example of the configuration according to claim 1, as described in
これによれば、静電気放電が印加された際に、静電気放電が放電され、周期性ノイズが印加された際に、放電部の駆動がオフされる。 According to this, when the electrostatic discharge is applied, the electrostatic discharge is discharged, and when the periodic noise is applied, the driving of the discharge unit is turned off.
請求項3に記載のように、信号線として、第1信号線と、該第1信号線の電位よりも低い電位となる第2信号線と、があり、第1信号線と第2信号線との間に複数の並列配線が電気的に接続されており、第2電圧変換部は、第1並列配線に直列接続された第1ダイオードと第1コンデンサ、及び、第2並列配線に直列接続された第2ダイオードと第2コンデンサを有し、遮断部は、第3並列配線に直列接続された、ゲートを有するPチャネル型の第1トランジスタと第1抵抗、第4並列配線に直列接続された、ゲートを有するNチャネル型の第2トランジスタと第2抵抗、放電部を構成する素子間に配置された、ゲートを有し、互いにチャネル型が異なる2つの第3トランジスタ、2つの第3トランジスタの内、Pチャネル型である第3トランジスタのゲートと、第1トランジスタと第1抵抗との間に位置する第1中点とを連結する第1連結配線に設けられた第3抵抗、及び、Nチャネル型である第3トランジスタのゲートと、第2トランジスタと第2抵抗との間に位置する第2中点とを連結する第2連結配線に設けられた第4抵抗を有し、第1ダイオードのカソード電極が第1信号線に接続され、第1ダイオードのアノード電極が第1コンデンサの一端と接続され、第2ダイオードのカソード電極が第2コンデンサの一端と接続され、第2ダイオードのアノード電極が第2信号線に接続され、第1抵抗の一端が第2信号線に接続され、第1トランジスタのゲートが、第1コンデンサと第1ダイオードとの間に位置する第3中点と第3連結配線を介して電気的に接続され、第2抵抗の一端が第1信号線に接続され、第2トランジスタのゲートが、第2コンデンサと第2ダイオードとの間に位置する第4中点と第4連結配線を介して電気的に接続された構成が好ましい。 The signal line includes a first signal line and a second signal line having a potential lower than the potential of the first signal line, the first signal line and the second signal line. A plurality of parallel wires are electrically connected to each other, and the second voltage converter is connected in series to the first diode and the first capacitor connected in series to the first parallel wire, and to the second parallel wire. The second diode and the second capacitor are connected, and the blocking section is connected in series to the P-channel first transistor having a gate, the first resistor, and the fourth parallel wiring connected in series to the third parallel wiring. Further, two third transistors and two third transistors having a gate and having different channel types are arranged between an N-channel second transistor having a gate and elements constituting the second resistor and the discharge unit. Of these, the third channel is a P-channel type. A third resistor provided in a first connection wiring that connects the gate of the register and a first midpoint located between the first transistor and the first resistor; and a gate of the third transistor that is an N-channel type And a second resistor provided on a second connection line that connects the second transistor and a second middle point located between the second resistor and the cathode electrode of the first diode serving as the first signal line Connected, the anode electrode of the first diode is connected to one end of the first capacitor, the cathode electrode of the second diode is connected to one end of the second capacitor, the anode electrode of the second diode is connected to the second signal line, One end of the first resistor is connected to the second signal line, and the gate of the first transistor is electrically connected to the third middle point located between the first capacitor and the first diode via the third connection wiring. Second resistance One end is connected to the first signal line, and the gate of the second transistor is electrically connected to the fourth middle point located between the second capacitor and the second diode via the fourth connection wiring. preferable.
詳しい理由については、実施形態で説明するが、上記構成によれば、第1信号線及び第2信号線のいずれかに周期性ノイズが印加された場合、第3中点の電位が低減し、第4中点の電位が増大する。すると、第1トランジスタと第2トランジスタとがオン状態となり、第1信号線と第2信号線とが第3並列配線及び第4並列配線を介して電気的に接続され、Pチャネル型である第3トランジスタのゲートに印加される電圧が低くなり、Nチャネル型である第3トランジスタのゲートに印加される電圧が高くなる。この結果、2つの第3トランジスタがオフ状態となり、放電部の駆動がオフとなる。 Although the detailed reason will be described in the embodiment, according to the above configuration, when periodic noise is applied to either the first signal line or the second signal line, the potential at the third midpoint is reduced. The potential at the fourth midpoint increases. Then, the first transistor and the second transistor are turned on, and the first signal line and the second signal line are electrically connected through the third parallel wiring and the fourth parallel wiring, and the P channel type The voltage applied to the gates of the three transistors is reduced, and the voltage applied to the gates of the third transistor of the N channel type is increased. As a result, the two third transistors are turned off, and the driving of the discharge unit is turned off.
請求項4に記載のように、放電部は、第5並列配線に直列接続されたnpnバイポーラトランジスタと第5抵抗、及び、第6並列配線に直列接続されたpnpバイポーラトランジスタと第6抵抗を有し、npnバイポーラトランジスタのエミッタが第2信号線に接続され、pnpバイポーラトランジスタのエミッタが第1信号線に接続され、pnpバイポーラトランジスタのベースが、npnバイポーラトランジスタのコレクタと第5抵抗の一端との間に位置する第5中点と第5連結配線を介して電気的に接続され、npnバイポーラトランジスタのベースが、pnpバイポーラトランジスタのコレクタと第6抵抗の一端との間に位置する第6中点と第6連結配線を介して電気的に接続され、Pチャネル型の第3トランジスタは、npnバイポーラトランジスタのコレクタと第5中点との間に設けられ、Nチャネル型の第3トランジスタは、pnpバイポーラトランジスタのコレクタと第6中点との間に設けられた構成が良い。 The discharge unit includes an npn bipolar transistor and a fifth resistor connected in series to the fifth parallel wiring, and a pnp bipolar transistor and a sixth resistance connected in series to the sixth parallel wiring. The emitter of the npn bipolar transistor is connected to the second signal line, the emitter of the pnp bipolar transistor is connected to the first signal line, and the base of the pnp bipolar transistor is connected to the collector of the npn bipolar transistor and one end of the fifth resistor. And a fifth midpoint located between the collector of the pnp bipolar transistor and one end of the sixth resistor. Are electrically connected to each other via the sixth connection wiring, and the P-channel third transistor It provided between the collector and the fifth midpoint of over La transistor, a third transistor of N channel type, configuration provided between the collector and the sixth midpoint of the pnp bipolar transistor is good.
請求項3の作用効果で説明したように、第1信号線及び第2信号線のいずれかに周期性ノイズが印加された場合、第3トランジスタがオフ状態となる。したがって、npnバイポーラトランジスタ及びpnpバイポーラトランジスタそれぞれのベース−エミッタ間に電圧が印加されず、ベース電流が流れない。そのため、npnバイポーラトランジスタ及びpnpバイポーラトランジスタそれぞれがオンされず、放電部の駆動がオフとなる。 As described in the operation and effect of the third aspect, when the periodic noise is applied to either the first signal line or the second signal line, the third transistor is turned off. Therefore, no voltage is applied between the base and emitter of each of the npn bipolar transistor and the pnp bipolar transistor, and the base current does not flow. Therefore, each of the npn bipolar transistor and the pnp bipolar transistor is not turned on, and the driving of the discharge unit is turned off.
請求項5に記載のように、第2電圧変換部は、一端が第2信号線に接続されるように、第1並列配線に設けられた第7抵抗と、一端が第1信号線に接続されるように、第2並列配線に設けられた第8抵抗と、を有し、第1抵抗、第2抵抗、第7抵抗、及び、第8抵抗それぞれの抵抗値は、第5抵抗と第6抵抗それぞれの抵抗値の和よりも大きい構成が好ましい。 According to a fifth aspect of the present invention, the second voltage converter has a seventh resistor provided in the first parallel wiring and one end connected to the first signal line so that one end is connected to the second signal line. As described above, each of the first resistor, the second resistor, the seventh resistor, and the eighth resistor has a resistance value of the fifth resistor and the eighth resistor. A configuration larger than the sum of the resistance values of the six resistors is preferable.
これによれば、第2信号線に静電気放電が印加された場合に、静電気放電が、制御回路よりも抑制回路に優先的に流れようとするため、静電気放電によって第1トランジスタ及び第2トランジスタがオン状態となり、第3トランジスタがオフとなった結果、放電部の駆動がオフとなることが抑制される。 According to this, when the electrostatic discharge is applied to the second signal line, the electrostatic discharge tends to flow preferentially to the suppression circuit rather than the control circuit, so that the first transistor and the second transistor are caused by the electrostatic discharge. As a result of turning on and turning off the third transistor, the driving of the discharge unit is suppressed from being turned off.
請求項6に記載のように、第1電圧変換部は、少なくとも1つのツェナーダイオードを有し、該ツェナーダイオードは、第1信号線と第2信号線間の電圧が逆バイアスで印加されるように、第6中点と第1信号線とを接続する第7連結配線に設けられた構成が良い。 According to a sixth aspect of the present invention, the first voltage conversion unit includes at least one Zener diode, and the Zener diode is applied with a voltage between the first signal line and the second signal line with a reverse bias. In addition, a configuration provided in the seventh connection wiring that connects the sixth middle point and the first signal line is preferable.
これによれば、第1信号線に静電気放電が印加された場合に、ツェナーダイオードによって、静電気放電が所定電圧に変換され、その変換された電圧がnpnバイポーラトランジスタのベースに印加される。また、第1信号線に静電気放電が印加されると、ツェナーダイオードがブレークダウンし、ツェナーダイオードのインピーダンスが極端に低減するので、静電気放電が、制御回路よりも抑制回路に優先的に流れようとする。そのため、静電気放電によって第1トランジスタ及び第2トランジスタがオン状態となり、第3トランジスタがオフとなった結果、放電部の駆動がオフとなることが抑制される。 According to this, when electrostatic discharge is applied to the first signal line, the electrostatic discharge is converted into a predetermined voltage by the Zener diode, and the converted voltage is applied to the base of the npn bipolar transistor. Further, when electrostatic discharge is applied to the first signal line, the Zener diode breaks down and the impedance of the Zener diode is extremely reduced, so that the electrostatic discharge flows preferentially to the suppression circuit over the control circuit. To do. As a result, the first transistor and the second transistor are turned on by electrostatic discharge, and the third transistor is turned off. As a result, the driving of the discharge unit is suppressed from being turned off.
請求項7に記載のように、第3連結配線と第4連結配線それぞれに、ローパスフィルタ回路が設けられた構成が良い。 A configuration in which a low-pass filter circuit is provided for each of the third connection wiring and the fourth connection wiring is preferable.
第1信号線及び第2信号線のいずれかに周期性ノイズが印加された場合、第3中点及び第4中点それぞれの電位も振動することとなる。これに対して、請求項7に記載のように、第3連結配線と第4連結配線それぞれにローパスフィルタ回路を設けることで、第3中点及び第4中点それぞれの電位を平滑化し、平滑化した電位を、第3トランジスタのゲートに印加することができる。これにより、第3トランジスタの駆動状態が安定化される。 When periodic noise is applied to either the first signal line or the second signal line, the potentials at the third and fourth midpoints also vibrate. On the other hand, as described in claim 7, by providing a low-pass filter circuit for each of the third connection wiring and the fourth connection wiring, the potentials of the third and fourth midpoints are smoothed and smoothed. The converted potential can be applied to the gate of the third transistor. Thereby, the driving state of the third transistor is stabilized.
請求項8〜14に記載の発明の作用効果は、請求項3〜7のいずれかに記載の発明の作用効果と同等なので、その記載を省略する。 Since the operational effects of the inventions according to claims 8 to 14 are the same as the operational effects of the invention according to any of claims 3 to 7, the description thereof is omitted.
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る静電気保護回路の概略構成を示す回路図である。図2は、第1実施形態に係る静電気保護回路の詳細を示す回路図である。図3は、信号線に周期性ノイズが印加された場合の電位変化を表す概念図であり、(a)は第1信号線に周期性ノイズが印加された場合、(b)は第2信号線に周期性ノイズが印加された場合を示す。なお、図1では、連結配線211〜217を簡略化し、ローパスフィルタ回路90,91を略している。図2では、抑制回路10、制御回路50、及び、ローパスフィルタ回路90,91それぞれの構成要素を明瞭に区別するために、抑制回路10の構成要素を破線、制御回路50の構成要素を一点差線、ローパスフィルタ回路90,91を二点差線で囲んでいる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram showing a schematic configuration of the electrostatic protection circuit according to the first embodiment. FIG. 2 is a circuit diagram showing details of the electrostatic protection circuit according to the first embodiment. FIG. 3 is a conceptual diagram showing a potential change when periodic noise is applied to the signal line. FIG. 3A shows a case where periodic noise is applied to the first signal line, and FIG. 3B shows a second signal. The case where periodic noise is applied to the line is shown. In FIG. 1, the connecting
静電気保護回路100は、静電気放電(以下、静電ノイズと示す)から被保護回路200を保護するものである。図1に示すように、静電気保護回路100は、要部として、抑制回路10と、制御回路50とを有する。被保護回路200には、2つの信号線201,202が接続されており、第1信号線201は、第2信号線202よりも高電位となっている。第1信号線201は電源電位、第2信号線202はグランド電位であり、第1信号線201と第2信号線202は、6本の並列配線203〜208を介して電気的に接続されている。静電気保護回路100は、信号線201,202間に設けられており、第1信号線201のパッド209若しくは第2信号線202のパッド210に静電ノイズが印加されると、抑制回路10によって、静電ノイズが放電される。また、パッド209若しくはパッド210に電圧レベルが周期的に変化する周期性ノイズが印加されると、制御回路50によって、抑制回路10の駆動が強制的にオフされる。
The
先ず、抑制回路10、及び、制御回路50の構成要素を概略的に説明する。抑制回路10は、被保護回路200への静電ノイズの印加を抑制するものである。図1に示すように、抑制回路10は、信号線201,202に印加された静電ノイズを、所定電圧に変換する第1電圧変換部20と、該第1電圧変換部20によって変換された電圧若しくは静電ノイズが入力されると、信号線201,202に印加された静電ノイズを放電する放電部30と、を有する。図2に示すように、第1電圧変換部20は、複数のツェナーダイオード21を有し、放電部30は、npnバイポーラトランジスタ31、pnpバイポーラトランジスタ32、及び、抵抗33,34を有する。
First, components of the
制御回路50は、信号線201,202に周期性ノイズが印加された際に、抑制回路10の駆動をオフするものである。図1に示すように、制御回路50は、信号線201,202に印加された周期性ノイズを、所定電圧に変換する第2電圧変換部60と、該第2電圧変換部60によって変換された電圧が入力されると、放電部30を構成する素子間(npnバイポーラトランジスタ31と抵抗33との間、及び、pnpバイポーラトランジスタ32と抵抗34との間)の電気的な接続を遮断する遮断部70と、を有する。図2に示すように、第2電圧変換部60は、ダイオード61,62、コンデンサ63,64、及び、抵抗65,66を有し、遮断部70は、トランジスタ71〜74、抵抗75〜78を有する。トランジスタ71,73はPチャネル型MOSFETであり、トランジスタ72,74はNチャネル型MOSFETである。なお、抵抗65,66,75,76それぞれの抵抗値は、抵抗33の抵抗値と抵抗34の抵抗値との和よりも大きくなっている。
The
次に、静電気保護回路100の回路構成を説明する。図2に示すように、パッド209,210から被保護回路200に向かう方向に、第2電圧変換部60、遮断部70、放電部30、第1電圧変換部20が順次並んでいる。第2電圧変換部60は、並列配線203,204に設けられており、遮断部70は、並列配線205〜208、及び、後述する連結配線213,214に設けられている。そして、放電部30は、並列配線207,208に設けられており、第1電圧変換部20は、第7連結配線217に設けられている。
Next, the circuit configuration of the
第1ダイオード61、第1コンデンサ63、及び、抵抗65が第1並列配線203に直列接続され、第2ダイオード62、第2コンデンサ64、及び、抵抗66が第2並列配線204に直列接続されている。第1ダイオード61のカソード電極は第1信号線201に接続され、第1ダイオード61のアノード電極は第1コンデンサ63の一端と接続されている。そして、第2ダイオード62のカソード電極が第2コンデンサ64の一端と接続され、第2ダイオード62のアノード電極が第2信号線202に接続されている。
The
第1トランジスタ71及び抵抗75が第3並列配線205に直列接続され、第2トランジスタ72及び抵抗76が第4並列配線206に直列接続されている。抵抗75の一端が第2信号線202に接続され、抵抗76の一端が第1信号線201に接続されている。そして、第1トランジスタ71のゲートが、第1ダイオード61と第1コンデンサ63の間に位置する第1中点P1と、第1連結配線211を介して電気的に接続され、第2トランジスタ72のゲートが、第2ダイオード62と第2コンデンサ64との間に位置する第2中点P2と、第2連結配線212を介して電気的に接続されている。
The
本実施形態では、第2電圧変換部60と遮断部70との間に、ローパスフィルタ回路90,91が設けられている。第1ローパスフィルタ回路90は、第1連結配線211に設けられた抵抗92と、第1連結配線211と第2信号線202とを結ぶ配線に設けられたコンデンサ93と、を有する。第2ローパスフィルタ回路91は、第2連結配線212に設けられた抵抗94と、第2連結配線212と第2信号線202とを結ぶ配線に設けられたコンデンサ95と、を有する。ローパスフィルタ回路90,91によって、中点P1、P2の電位VP1,VP2が平滑され、その平滑された中点電位VP1,VP2が、トランジスタ71,72のゲートに印加される。
In the present embodiment, low-
第3トランジスタ73は、第5並列配線207に設けられ、第4トランジスタ74は、第6並列配線に設けられている。そして、第3トランジスタ73のゲートは、第1トランジスタ71と抵抗75の間に位置する第3中点P3と、第3連結配線213を介して電気的に接続され、第4トランジスタ74のゲートは、第2トランジスタ72と抵抗76の間に位置する第4中点P4と、第4連結配線214を介して電気的に接続されている。
The
npnバイポーラトランジスタ31及び抵抗33が第5並列配線207に直列接続され、pnpバイポーラトランジスタ32及び抵抗34が第6並列配線208に直列接続されている。npnバイポーラトランジスタ31のエミッタが第2信号線202に接続され、pnpバイポーラトランジスタ32のエミッタが第1信号線201に接続されている。そして、pnpバイポーラトランジスタ32のベースが、npnバイポーラトランジスタ31と抵抗33の間に位置する第5中点P5と、第5連結配線215を介して電気的に接続され、npnバイポーラトランジスタ31のベースが、pnpバイポーラトランジスタ32と抵抗34の間に位置する第6中点P6と、第6連結配線216を介して電気的に接続されている。
The npn
また、第5並列配線207におけるnpnバイポーラトランジスタ31と第5中点P5との間に、第3トランジスタ73が設けられ、第6並列配線208におけるpnpバイポーラトランジスタ32と第6中点P6との間に、第4トランジスタ74が設けられている。これにより、npnバイポーラトランジスタ31と第5中点P5(抵抗33)との電気的な接続が、第3トランジスタ73によって制御され、pnpバイポーラトランジスタ32と第6中点P6(抵抗34)との電気的な接続が、第4トランジスタ74によって制御される。
A
複数のツェナーダイオード21は、第1信号線201と第2信号線202間の電圧が逆バイアスで印加されるように、第6中点P6と第1信号線201とを接続する第7連結配線217に設けられている。
The plurality of
以上の構成により、パッド209,210(信号線201,202)それぞれにノイズが印加されていない通常状態では、第1中点P1の中点電位VP1が電源電位V程度となり、第2中点P2の中点電位VP2がグランド電位となる。したがって、通常状態では、第1トランジスタ71が常時オフ状態となり、第3トランジスタ73のゲートには、抵抗75,77を介してグランド電位が印加されるので、第3トランジスタ73が常時オン状態となる。また、第2トランジスタ72が常時オフ状態となり、第4トランジスタ74のゲートには、抵抗76,78を介して電源電位Vが印加されるので、第4トランジスタ74が常時オン状態となる。
With the above configuration, in the normal state in which no noise is applied to the
次に、静電ノイズがパッド209,210(信号線201,202)のいずれかに印加された場合の静電気保護回路100の動作を説明する。静電ノイズがパッド209(第1信号線201)に印加されると、ツェナーダイオード21がブレークダウンし、ツェナーダイオード21によって、静電ノイズが所定電圧に変換される。すると、その変換された電圧(第6中点P6の中点電位VP6)がnpnバイポーラトランジスタ31のベースに印加され、npnバイポーラトランジスタ31のベース−エミッタ間電圧が変動する。すると、npnバイポーラトランジスタ31がオン状態となり、pnpバイポーラトランジスタ32にベース電流が流れ、放電部30がオンする。この結果、第1信号線201と第2信号線202とが並列配線207,208を介して電気的に接続され、静電ノイズが被保護回路200に流れ込むことが抑制される。なお、ツェナーダイオード21がブレークダウンすると、ツェナーダイオード21のインピーダンスが極端に低減するので、静電ノイズは、制御回路50よりも抑制回路10に優先的に流れようとする。そのため、静電ノイズによってトランジスタ71,72がオン状態となり、トランジスタ73,74がオフとなった結果、放電部30の駆動がオフとなることが抑制される。
Next, the operation of the
静電ノイズがパッド210(第2信号線202)に印加されると、中点電位VP6が変動して、npnバイポーラトランジスタ31のベース−エミッタ間電圧が変動する。すると、npnバイポーラトランジスタ31がオン状態となり、pnpバイポーラトランジスタ32にベース電流が流れ、放電部30がオンする。この結果、第1信号線201と第2信号線202とが並列配線207,208を介して電気的に接続され、静電ノイズが被保護回路200に流れ込むことが抑制される。なお、抵抗65,66,75,76それぞれの抵抗値は、抵抗33,34それぞれの抵抗値の和よりも大きくなっているので、静電ノイズは、制御回路50よりも抑制回路10に優先的に流れようとする。そのため、静電ノイズによってトランジスタ71,72がオン状態となり、トランジスタ73,74がオフとなった結果、放電部30の駆動がオフとなることが抑制される。
When electrostatic noise is applied to the pad 210 (second signal line 202), the midpoint potential VP6 varies and the base-emitter voltage of the npn
次に、周期性ノイズがパッド209,210(信号線201,202)のいずれかに印加された場合の静電気保護回路100の動作を説明する前に、ダイオードの順バイアスと逆バイアスとを簡単に説明しておく。
Next, before describing the operation of the
ダイオードに順バイアスが印加されているのか、それとも逆バイアスが印加されているのかは、ダイオードのカソード電極側の電位Vcと、アノード電極側の電位Vaとの差によって定まる。ダイオードの閾値電圧Vfを0Vとすると、Va−Vc>0ならば、ダイオードに順バイアスが印加されていることとなり、Va−Vc<0ならば、ダイオードに逆バイアスが印加されていることとなる。したがって、例えば、電位Vaが、電位Vcを基準として正負反転する場合、電位Vaが正に変化するとダイオードに順バイアスが印加され、電位Vaが負に変化するとダイオードに逆バイアスが印加されることとなる。 Whether a forward bias or a reverse bias is applied to the diode is determined by the difference between the potential Vc on the cathode electrode side of the diode and the potential Va on the anode electrode side. When the threshold voltage Vf of the diode is 0 V, a forward bias is applied to the diode if Va−Vc> 0, and a reverse bias is applied to the diode if Va−Vc <0. . Therefore, for example, when the potential Va is reversed with respect to the potential Vc as a reference, a forward bias is applied to the diode when the potential Va changes to positive, and a reverse bias is applied to the diode when the potential Va changes to negative. Become.
以上を踏まえた上で、周期性ノイズがパッド209,210(信号線201,202)に印加された場合の静電気保護回路100の動作を説明する。周期性ノイズがパッド209(第1信号線201)に印加されると、図3(a)に示すように、第1信号線201の電位は、電源電位Vから、電源電位Vを基準として電位が正負反転するVnoisesinθとなる。そのため、第1ダイオード61のカソード電極に印加される電位が、電源電位Vに対して正負反転することとなる。Vnoisesinθが電源電位Vよりも増大する場合、第1ダイオード61のアノード電極の電位(中点電位VP1)は電源電位V程度となっているので、第1ダイオード61には逆バイアスが印加されることとなる。したがって、この場合、第1並列配線203に電流は流れない。しかしながら、Vnoisesinθが電源電位Vよりも減少する場合、第1ダイオード61には順バイアスが印加されるので、第2信号線202から第1信号線201に向う電流が第1並列配線203に流れることとなる。すると、第1コンデンサ63に蓄積された電荷が放電され、中点電位VP1が電源電位Vよりも低減する。この結果、第1トランジスタ71のゲートに印加される電圧が低下し、第1トランジスタ71がオフ状態となる。
Based on the above, the operation of the
また、第2並列配線204に配置された抵抗66と第2コンデンサ64とにVnoisesinθに起因する電流が流れ込むと、第2中点の中点電位VP2が、グランド電位から増減する。Vnoisesinθは、グランド電位よりも電位が高く、第2ダイオード62のアノード電極側の電位(中点電位VP2)はグランド電位なので、第2ダイオード62には常時逆バイアスが印加されることとなる。逆バイアスが印加されている場合、ダイオードに電流は流れ難いが、全く流れない、というわけではない。したがって、第2並列配線204にも電流が流れることとなり、中点電位VP2が増大する。すると、第2トランジスタ72のゲートに印加される電圧が上昇し、第2トランジスタ72がオフ状態となる。
Further, when a current caused by V noise sin θ flows into the
周期性ノイズがパッド210(第2信号線202)に印加されると、図3(b)に示すように、第2信号線202の電位は、グランド電位から、グランド電位を基準として電位が正負反転するVnoise’sinθとなる。そのため、第1並列配線203に配置された抵抗65と第1コンデンサ63とにVnoise’sinθに起因する電流が流れると、第1コンデンサ63に蓄積された電荷が放電され、中点電位VP1が低減する。これにより、第1トランジスタ71のゲートに印加される電圧が低下し、第1トランジスタ71がオフ状態となる。
When periodic noise is applied to the pad 210 (second signal line 202), as shown in FIG. 3B, the potential of the
また、第2並列配線204に配置された第2ダイオード62のアノード電極にVnoise’sinθに起因する電流が流れ込むと、中点電位VP2が、グランド電位から増減する。Vnoise’sinθがグランド電位よりも増大する場合、第2ダイオード62のカソード電極の電位はグランド電位なので、第2ダイオード62には順バイアスが印加されることとなる。したがって、この場合、第2並列配線204に電流は流れることとなり、第2コンデンサ64に電荷が蓄積され、中点電位VP2が上昇する。この結果、第2トランジスタ72のゲートに印加される電圧が上昇し、第2トランジスタ72がオフ状態となる。これに対して、Vnoise’sinθがグランド電位よりも減少する場合、第2ダイオード62には逆バイアスが印加されるので、第2ダイオード62に電流は流れない。
Further, when a current caused by V noise 'sin θ flows into the anode electrode of the
以上、示したように、周期性ノイズがパッド209,210(信号線201,202)に印加されると、中点電位VP1,VP2それぞれの電位が、トランジスタ71,72の駆動状態を変化させる程度に振動する。この振動した中点電位VP1、VP2それぞれの時間平均値は、周期性ノイズが印加された際に、トランジスタ71,72をオフ状態とするように設計されている。上記したように、第1中点P1と第1トランジスタ71のゲートとの間には第1ローパスフィルタ回路90が設けられ、第2中点P2と第2トランジスタ72のゲートとの間には第2ローパスフィルタ回路91が設けられている。これにより、周期性ノイズによる中点電位VP1,VP2それぞれの振動が、ローパスフィルタ回路90,91によって平滑され、平滑された電位(時間的に平均した電位)が、トランジスタ71,72それぞれのゲートに印加される。この結果、トランジスタ71,72それぞれの駆動状態が安定化し、トランジスタ71,72が共にオン状態となる。
As described above, when periodic noise is applied to the
トランジスタ71,72が共にオン状態になると、第3トランジスタ73のゲートに、第1トランジスタ71と抵抗77を介して電源電位Vが印加され、第3トランジスタ73がオフ状態となる。また、第4トランジスタ74のゲートに、第2トランジスタ72と抵抗78を介してグランド電位が印加され、第4トランジスタ74がオフ状態となる。この結果、npnバイポーラトランジスタ31と抵抗33との電気的な接続、及び、pnpバイポーラトランジスタ32と抵抗34との電気的な接続が共に遮断され、放電部30の駆動が強制的にオフとされる。
When the
次に、本実施形態に係る静電気保護回路100の作用効果を説明する。上記したように、静電ノイズがパッド209,210(信号線201,202)に印加されると、被保護回路200への静電ノイズが印加されることが抑制回路10によって抑制される。また、周期性ノイズがパッド209,210(信号線201,202)に印加されると、抑制回路10の駆動が、制御回路50によって強制的にオフされる。これにより、被保護回路200を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路200が誤動作することを抑制することができる。
Next, the effect of the
なお、本実施形態で示した連結配線と番号付けと特許請求の範囲に記載の番号付けの対応関係は、以下のようになっている。第1連結配線211は(特許請求の範囲に記載の)第3連結配線、第2連結配線212は第4連結配線、第3連結配線213は第1連結配線、第4連結配線214は第2連結配線に相当する。他の連結配線の番号は、特許請求の範囲に記載と同一なので、その記載を省略する。また、中点の番号付けと特許請求の範囲に記載の番号付けの対応関係は、以下のようになっている。第1中点P1は(特許請求の範囲に記載の)第3中点、第2中点P2は第4中点、第3中点P3は第1中点、第4中点P4は第2中点に相当する。他の中点の番号は、特許請求の範囲に記載と同一なので、その記載を省略する。更に、抵抗と特許請求の範囲に記載の抵抗との対応関係は、以下のようになっている。抵抗65は(特許請求の範囲に記載の)第7抵抗、抵抗66は第8抵抗、抵抗75は第1抵抗、抵抗76は第2抵抗、抵抗77は第3抵抗、抵抗78は第4抵抗、抵抗33は第5抵抗、抵抗34は第6抵抗に相当する。
The correspondence relationship between the connection wiring and numbering shown in the present embodiment and the numbering described in the claims is as follows. The
(第2実施形態)
次に、本発明の第2実施形態を、図4に基づいて説明する。図4は、第2実施形態に係る静電気保護回路の詳細を示す回路図であり、第1実施形態に示した図1に対応している。
(Second Embodiment)
Next, a second embodiment of the present invention will be described based on FIG. FIG. 4 is a circuit diagram showing details of the electrostatic protection circuit according to the second embodiment, and corresponds to FIG. 1 shown in the first embodiment.
第2実施形態に係る静電気保護回路100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
Since the
第1実施形態では、第2電圧変換部60が、ダイオード61,62、コンデンサ63,64、及び、抵抗65,66を有し、遮断部70が、トランジスタ71〜74、抵抗75〜78を有し、静電気保護回路100がローパスフィルタ回路90,91を有する例を示した。これに対して、本実施形態では、第1実施形態に係る静電気保護回路100から、第2ダイオード62、第2コンデンサ64、抵抗66、第2トランジスタ72、抵抗76,78、第2ローパスフィルタ回路91、並列配線204,206、連結配線212,214が除去された点を特徴とする。
In the first embodiment, the second
ただ、本実施形態では、第1実施形態とは異なり、第4トランジスタ74が、Pチャネル型MOSFETであり、第4トランジスタ74のゲートは、第3トランジスタ73と同様にして、抵抗77を介して第3中点P3と電気的に接続されている。これにより、第4トランジスタ74は、第3トランジスタ73と同様の動作を行う構成となっている。第1実施形態で示したように、第3トランジスタ73は、周期性ノイズがパッド209,210(信号線201,202)に印加されるとオフ状態となる。したがって、第4トランジスタ74も第3トランジスタ73と共にオフ状態となる。
However, in the present embodiment, unlike the first embodiment, the
これによれば、周期性ノイズがパッド209,210(信号線201,202)に印加されると、抑制回路10の駆動が、制御回路50によって強制的にオフされるので、被保護回路200を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路200が誤動作することを抑制することができる。
According to this, when periodic noise is applied to the
また、本実施形態に係る静電気保護回路100は、第1実施形態で示した静電気保護回路100より構成要素が少ないので、体格の増大とコストの増加が抑制される。
Moreover, since the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
第2実施形態では、第1実施形態に係る静電気保護回路100から、第2ダイオード62、第2コンデンサ64、抵抗66、第2トランジスタ72、抵抗76,78、第2ローパスフィルタ回路91、並列配線204,206、連結配線212,214が除去された例を示した。しかしながら、第1実施形態に係る静電気保護回路100の変形例としては、上記例に限らず、例えば、図5に示す構成を採用することもできる。図5は、静電気保護回路の変形例を示す回路図である。
In the second embodiment, the
図5に示す静電気保護回路100では、第1実施形態に係る静電気保護回路100から、第1ダイオード61、第1コンデンサ63、抵抗65、第1トランジスタ71、抵抗75,77、第1ローパスフィルタ回路90、並列配線203,205、連結配線211,213が除去されている。
In the
第3トランジスタ73は、第4トランジスタ74と同様に、Nチャネル型MOSFETであり、第3トランジスタ73のゲートは、第4トランジスタ74と同様にして、抵抗78を介して、第4中点P4と電気的に接続されている。この構成により、第3トランジスタ73は、第4トランジスタ74と同様の動作を行うので、周期性ノイズがパッド209,210(信号線201,202)に印加されると、第3トランジスタ73も第4トランジスタ74と共にオフ状態となる。
The
これによれば、周期性ノイズがパッド209,210(信号線201,202)に印加されると、抑制回路10の駆動が、制御回路50によって強制的にオフされるので、被保護回路200を静電気放電から保護しつつ、周期性ノイズの印加によって被保護回路200が誤動作することを抑制することができる。また、第1実施形態で示した静電気保護回路100よりも構成要素が少なくなるので、体格の増大とコストの増加が抑制される。
According to this, when periodic noise is applied to the
10・・・抑制回路
20・・・第1電圧変換部
30・・・放電部
50・・・制御回路
60・・・第2電圧変換部
70・・・遮断部
90,91・・・ローパスフィルタ回路
100・・・静電気保護回路
200・・・被保護回路
201,202・・・信号線
203〜208・・・並列配線
209,210・・・パッド
211〜217・・・連結配線
DESCRIPTION OF
Claims (14)
前記被保護回路への前記静電気放電の印加を抑制する抑制回路と、
電圧レベルが周期的に変化する周期性ノイズが印加された際に、前記抑制回路の駆動をオフする制御回路と、を有することを特徴とする静電気保護回路。 An electrostatic protection circuit that protects a protected circuit from electrostatic discharge,
A suppression circuit for suppressing application of the electrostatic discharge to the protected circuit;
And a control circuit that turns off driving of the suppression circuit when periodic noise whose voltage level changes periodically is applied.
前記抑制回路は、前記信号線に印加された静電気放電を、所定電圧に変換する第1電圧変換部と、該第1電圧変換部によって変換された電圧若しくは前記静電気放電が入力されると、前記信号線に印加された静電気放電を放電する放電部と、を有し、
前記制御回路は、前記信号線に印加された周期性ノイズを、所定電圧に変換する第2電圧変換部と、該第2電圧変換部によって変換された電圧が入力されると、前記放電部を構成する素子間の電気的な接続を遮断する遮断部と、を有することを特徴とする請求項1に記載の静電気保護回路。 A plurality of signal lines are connected to the protected circuit,
The suppression circuit includes a first voltage conversion unit that converts electrostatic discharge applied to the signal line into a predetermined voltage, and the voltage converted by the first voltage conversion unit or the electrostatic discharge is input. A discharge part for discharging electrostatic discharge applied to the signal line,
The control circuit receives a second voltage conversion unit that converts periodic noise applied to the signal line into a predetermined voltage, and when the voltage converted by the second voltage conversion unit is input, The electrostatic protection circuit according to claim 1, further comprising: a blocking unit that blocks electrical connection between the constituent elements.
前記第1信号線と前記第2信号線との間に複数の並列配線が電気的に接続されており、
前記第2電圧変換部は、第1並列配線に直列接続された第1ダイオードと第1コンデンサ、及び、第2並列配線に直列接続された第2ダイオードと第2コンデンサを有し、
前記遮断部は、第3並列配線に直列接続された、ゲートを有するPチャネル型の第1トランジスタと第1抵抗、第4並列配線に直列接続された、ゲートを有するNチャネル型の第2トランジスタと第2抵抗、前記放電部を構成する素子間に配置された、ゲートを有し、互いにチャネル型が異なる2つの第3トランジスタ、2つの第3トランジスタの内、Pチャネル型である第3トランジスタのゲートと、前記第1トランジスタと前記第1抵抗との間に位置する第1中点とを連結する第1連結配線に設けられた第3抵抗、及び、Nチャネル型である第3トランジスタのゲートと、前記第2トランジスタと前記第2抵抗との間に位置する第2中点とを連結する第2連結配線に設けられた第4抵抗を有し、
前記第1ダイオードのカソード電極が前記第1信号線に接続され、前記第1ダイオードのアノード電極が前記第1コンデンサの一端と接続され、
前記第2ダイオードのカソード電極が前記第2コンデンサの一端と接続され、前記第2ダイオードのアノード電極が前記第2信号線に接続され、
前記第1抵抗の一端が前記第2信号線に接続され、前記第1トランジスタのゲートが、前記第1コンデンサと前記第1ダイオードとの間に位置する第3中点と第3連結配線を介して電気的に接続され、
前記第2抵抗の一端が前記第1信号線に接続され、前記第2トランジスタのゲートが、前記第2コンデンサと前記第2ダイオードとの間に位置する第4中点と第4連結配線を介して電気的に接続されていることを特徴とする請求項2に記載の静電気保護回路。 As the signal lines, there are a first signal line and a second signal line having a potential lower than the potential of the first signal line,
A plurality of parallel wirings are electrically connected between the first signal line and the second signal line,
The second voltage conversion unit includes a first diode and a first capacitor connected in series to a first parallel wiring, and a second diode and a second capacitor connected in series to a second parallel wiring,
The blocking unit includes a P-channel first transistor having a gate connected in series to a third parallel wiring, a first resistor, and an N-channel second transistor having a gate connected in series to a fourth parallel wiring. And a second resistor, a second transistor having a gate and having a different channel type, and a third transistor having a P-channel type among the two third transistors, disposed between the elements constituting the discharge unit A third resistor provided in a first connection wiring that connects the gate of the first transistor and a first middle point located between the first transistor and the first resistor, and an N-channel third transistor A fourth resistor provided in a second connection wiring connecting the gate and a second middle point located between the second transistor and the second resistor;
A cathode electrode of the first diode is connected to the first signal line; an anode electrode of the first diode is connected to one end of the first capacitor;
A cathode electrode of the second diode is connected to one end of the second capacitor; an anode electrode of the second diode is connected to the second signal line;
One end of the first resistor is connected to the second signal line, and the gate of the first transistor is interposed between a third middle point located between the first capacitor and the first diode and a third connection wiring. Electrically connected
One end of the second resistor is connected to the first signal line, and the gate of the second transistor is connected to a fourth middle point located between the second capacitor and the second diode and a fourth connection line. The electrostatic protection circuit according to claim 2, wherein the electrostatic protection circuit is electrically connected.
前記npnバイポーラトランジスタのエミッタが第2信号線に接続され、前記pnpバイポーラトランジスタのエミッタが第1信号線に接続され、
前記pnpバイポーラトランジスタのベースが、前記npnバイポーラトランジスタのコレクタと前記第5抵抗の一端との間に位置する第5中点と第5連結配線を介して電気的に接続され、
前記npnバイポーラトランジスタのベースが、前記pnpバイポーラトランジスタのコレクタと前記第6抵抗の一端との間に位置する第6中点と第6連結配線を介して電気的に接続され、
Pチャネル型の前記第3トランジスタは、前記npnバイポーラトランジスタのコレクタと前記第5中点との間に設けられ、
Nチャネル型の前記第3トランジスタは、前記pnpバイポーラトランジスタのコレクタと前記第6中点との間に設けられていることを特徴とする請求項3に記載の静電気保護回路。 The discharge unit includes an npn bipolar transistor and a fifth resistor connected in series to a fifth parallel wire, and a pnp bipolar transistor and a sixth resistor connected in series to a sixth parallel wire,
The emitter of the npn bipolar transistor is connected to a second signal line, the emitter of the pnp bipolar transistor is connected to a first signal line;
A base of the pnp bipolar transistor is electrically connected to a fifth middle point located between a collector of the npn bipolar transistor and one end of the fifth resistor via a fifth connection wiring;
A base of the npn bipolar transistor is electrically connected to a sixth middle point located between a collector of the pnp bipolar transistor and one end of the sixth resistor via a sixth connection wiring;
The P-channel type third transistor is provided between a collector of the npn bipolar transistor and the fifth middle point,
4. The electrostatic protection circuit according to claim 3, wherein the N-channel third transistor is provided between a collector of the pnp bipolar transistor and the sixth middle point.
前記第1抵抗、前記第2抵抗、前記第7抵抗、及び、前記第8抵抗それぞれの抵抗値は、前記第5抵抗と前記第6抵抗それぞれの抵抗値の和よりも大きいことを特徴とする請求項4に記載の静電気保護回路。 The second voltage converter is configured such that one end is connected to the second signal line, a seventh resistor provided in the first parallel wiring, and one end is connected to the first signal line. An eighth resistor provided in the second parallel wiring,
A resistance value of each of the first resistance, the second resistance, the seventh resistance, and the eighth resistance is greater than a sum of resistance values of the fifth resistance and the sixth resistance. The electrostatic protection circuit according to claim 4.
該ツェナーダイオードは、前記第1信号線と前記第2信号線間の電圧が逆バイアスで印加されるように、前記第6中点と前記第1信号線とを接続する第7連結配線に設けられていることを特徴とする請求項4又は請求項5に記載の静電気保護回路。 The first voltage converter has at least one Zener diode,
The Zener diode is provided on a seventh connection wiring that connects the sixth middle point and the first signal line so that a voltage between the first signal line and the second signal line is applied with a reverse bias. The electrostatic protection circuit according to claim 4, wherein the electrostatic protection circuit is provided.
前記第1信号線と前記第2信号線との間に複数の並列配線が電気的に接続されており、
前記第2電圧変換部は、第1並列配線に直列接続された第1ダイオードと第1コンデンサを有し、
前記遮断部は、第2並列配線に直列接続された、ゲートを有する第1トランジスタと第1抵抗、前記放電部を構成する素子間に配置された、ゲートを有する2つの第2トランジスタ、2つの前記第2トランジスタのゲートと、前記第1トランジスタと前記第1抵抗との間に位置する第1中点とを連結する第1連結配線に設けられた第2抵抗を有し、
前記第1抵抗の一端が前記第2信号線に接続され、前記第1トランジスタのゲートが、前記第1コンデンサと前記第1ダイオードとの間に位置する第2中点と第2連結配線を介して電気的に接続されていることを特徴とする請求項2に記載の静電気保護回路。 As the signal lines, there are a first signal line and a second signal line having a potential lower than the potential of the first signal line,
A plurality of parallel wirings are electrically connected between the first signal line and the second signal line,
The second voltage conversion unit includes a first diode and a first capacitor connected in series to a first parallel wiring,
The blocking unit includes a first transistor having a gate and a first resistor connected in series to a second parallel wiring, and two second transistors having a gate disposed between elements constituting the discharge unit, A second resistor provided in a first connection wiring that connects the gate of the second transistor and a first midpoint located between the first transistor and the first resistor;
One end of the first resistor is connected to the second signal line, and the gate of the first transistor is connected to a second middle point located between the first capacitor and the first diode and a second connection line. The electrostatic protection circuit according to claim 2, wherein the electrostatic protection circuit is electrically connected.
前記第1トランジスタ及び前記第2トランジスタそれぞれは、Pチャネル型であることを特徴とする請求項8に記載の静電気保護回路。 A cathode electrode of the first diode is connected to the first signal line; an anode electrode of the first diode is connected to one end of the first capacitor;
9. The electrostatic protection circuit according to claim 8, wherein each of the first transistor and the second transistor is a P-channel type.
前記第1トランジスタ及び前記第2トランジスタそれぞれは、Nチャネル型であることを特徴とする請求項8に記載の静電気保護回路。 A cathode electrode of the first diode is connected to one end of the first capacitor; an anode electrode of the first diode is connected to the first signal line;
The electrostatic protection circuit according to claim 8, wherein each of the first transistor and the second transistor is an N-channel type.
前記npnバイポーラトランジスタのエミッタが第2信号線に接続され、前記pnpバイポーラトランジスタのエミッタが第1信号線に接続され、
前記pnpバイポーラトランジスタのベースが、前記npnバイポーラトランジスタのコレクタと前記第3抵抗の一端との間に位置する第3中点と第3連結配線を介して電気的に接続され、
前記npnバイポーラトランジスタのベースが、前記pnpバイポーラトランジスタのコレクタと前記第4抵抗の一端との間に位置する第4中点と第4連結配線を介して電気的に接続され、
一方の前記第2トランジスタは、前記npnバイポーラトランジスタのコレクタと前記第3中点との間に設けられ、
他方の前記第2トランジスタは、前記pnpバイポーラトランジスタのコレクタと前記第4中点との間に設けられていることを特徴とする請求項8又は請求項9に記載の静電気保護回路。 The discharge unit includes an npn bipolar transistor and a third resistor connected in series to a third parallel wiring, and a pnp bipolar transistor and a fourth resistance connected in series to a fourth parallel wiring,
The emitter of the npn bipolar transistor is connected to a second signal line, the emitter of the pnp bipolar transistor is connected to a first signal line;
A base of the pnp bipolar transistor is electrically connected to a third middle point located between a collector of the npn bipolar transistor and one end of the third resistor via a third connection wiring;
A base of the npn bipolar transistor is electrically connected to a fourth middle point located between a collector of the pnp bipolar transistor and one end of the fourth resistor via a fourth connection wiring;
One of the second transistors is provided between the collector of the npn bipolar transistor and the third middle point,
10. The electrostatic protection circuit according to claim 8, wherein the other second transistor is provided between a collector of the pnp bipolar transistor and the fourth middle point.
前記第1抵抗、及び、前記第5抵抗それぞれの抵抗値は、前記第3抵抗と前記第4抵抗それぞれの抵抗値の和よりも大きいことを特徴とする請求項11に記載の静電気保護回路。 The second voltage conversion unit has a fifth resistor provided in the first parallel wiring so that one end is connected to the second signal line.
The electrostatic protection circuit according to claim 11, wherein resistance values of the first resistor and the fifth resistor are larger than a sum of resistance values of the third resistor and the fourth resistor, respectively.
該ツェナーダイオードは、前記第1信号線の電圧が逆バイアスで印加されるように、前記第4中点と前記第1信号線とを接続する第5連結配線に設けられていることを特徴とする請求項11又は請求項12に記載の静電気保護回路。 The first voltage converter has at least one Zener diode,
The Zener diode is provided in a fifth connection wiring that connects the fourth middle point and the first signal line so that the voltage of the first signal line is applied with a reverse bias. The electrostatic protection circuit according to claim 11 or 12.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283189A JP5402917B2 (en) | 2010-12-20 | 2010-12-20 | ESD protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283189A JP5402917B2 (en) | 2010-12-20 | 2010-12-20 | ESD protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012133924A JP2012133924A (en) | 2012-07-12 |
JP5402917B2 true JP5402917B2 (en) | 2014-01-29 |
Family
ID=46649321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010283189A Expired - Fee Related JP5402917B2 (en) | 2010-12-20 | 2010-12-20 | ESD protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5402917B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6233270B2 (en) * | 2014-10-21 | 2017-11-22 | 株式会社デンソー | Protection circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3678156B2 (en) * | 2001-03-01 | 2005-08-03 | 株式会社デンソー | ESD protection circuit |
JP5095979B2 (en) * | 2006-10-20 | 2012-12-12 | トヨタ自動車株式会社 | Overvoltage protection circuit |
JP5214263B2 (en) * | 2008-01-30 | 2013-06-19 | 川崎マイクロエレクトロニクス株式会社 | ESD protection circuit |
JP5578805B2 (en) * | 2008-05-19 | 2014-08-27 | キヤノン株式会社 | Protection circuit for semiconductor integrated circuit and driving method thereof |
JP2010016263A (en) * | 2008-07-04 | 2010-01-21 | Sharp Corp | Semiconductor device |
JP2010073834A (en) * | 2008-09-17 | 2010-04-02 | Toyota Motor Corp | Electrostatic protective circuit |
-
2010
- 2010-12-20 JP JP2010283189A patent/JP5402917B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012133924A (en) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224921B2 (en) | Semiconductor device and electric power control apparatus | |
US7755870B2 (en) | Semiconductor integrated circuit device | |
US8194369B2 (en) | Semiconductor integrated circuit | |
US7982524B2 (en) | Level shift circuit and semiconductor device thereof | |
JP3773506B2 (en) | Semiconductor integrated circuit device | |
US20060087781A1 (en) | Semiconductor integrated circuit | |
KR100390155B1 (en) | Electrostatic discharge(esd) protection circuit | |
TWI765956B (en) | Semiconductor device | |
JP2008147338A (en) | Semiconductor integrated circuit device | |
JP2009087962A (en) | Protection circuit and semiconductor integrated circuit | |
US6087895A (en) | Semiconductor integrated circuit having power lines separately routed to input circuits and circuit unit using it | |
US7538999B2 (en) | Semiconductor device having electrostatic protection circuit | |
JP5402917B2 (en) | ESD protection circuit | |
US20140218831A1 (en) | Semiconductor integrated circuit device | |
US11521960B2 (en) | Terminal protection circuit of semiconductor chip | |
JP2007214420A (en) | Semiconductor integrated circuit | |
JP5360304B2 (en) | Semiconductor device | |
JP2006278899A (en) | Electrostatic protective circuit, and semiconductor device including the same | |
TWI840070B (en) | Electrostatic discharge protection device | |
JPH09284119A (en) | Semiconductor integrated circuit device | |
JP5548284B2 (en) | Semiconductor integrated circuit | |
JP2007227697A (en) | Semiconductor device, and semiconductor integrated device | |
JP3997857B2 (en) | Semiconductor integrated circuit device | |
JPH10214905A (en) | Signal input circuit | |
JP2014053497A (en) | Esd protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
LAPS | Cancellation because of no payment of annual fees |