JP3678156B2 - ESD protection circuit - Google Patents
ESD protection circuit Download PDFInfo
- Publication number
- JP3678156B2 JP3678156B2 JP2001056824A JP2001056824A JP3678156B2 JP 3678156 B2 JP3678156 B2 JP 3678156B2 JP 2001056824 A JP2001056824 A JP 2001056824A JP 2001056824 A JP2001056824 A JP 2001056824A JP 3678156 B2 JP3678156 B2 JP 3678156B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、侵入した静電気をトランジスタを介して逃すように構成された静電気保護回路に関する。
【0002】
【従来の技術】
この種の静電気保護回路として、例えば以下の(1)〜(3)に示すものが知られている。
(1)トランジスタのブレークダウンを利用するもの
この静電気保護回路は、例えば特開平9−167802号公報において従来技術として開示されている。すなわち、図8に示すように被保護回路1に接続された信号線2と電源線3との間にMOSトランジスタ4のドレイン・ソース間が接続され、そのゲート・ソース間が短絡された構成となっている。信号線2に正の静電気が印加されると、その電圧によりMOSトランジスタ4のドレイン・ソース間がブレークダウンし、信号線2から電源線3に静電気によるサージ電流が流れる。信号線2に負の静電気が印加されると、その電圧により寄生ダイオード4aがオンとなり、電源線3から信号線2にサージ電流が流れる。
【0003】
(2)ダイオードを利用するもの
この静電気保護回路は、例えば特開平10−22461号公報や特開平11−17121号公報において従来技術として開示されているものおよびそれに類似するものである。例えば、図9に示すように信号線2と電源線3との間および電源線5と信号線2との間にそれぞれMOSトランジスタ4および6のドレイン・ソース間が接続され、これらMOSトランジスタ4および6の各ゲート・ソース間が短絡された構成となっている。MOSトランジスタ4および6のドレイン・ソース間にはそれぞれ寄生ダイオード4aおよび6aが形成されている。信号線2に電源電圧を超える正の静電気が印加されると、その電圧により寄生ダイオード6aがオンとなり、信号線2から電源線5にサージ電流が流れる。また、信号線2に負の静電気が印加されると、その電圧により寄生ダイオード4aがオンとなり、電源線3から信号線2にサージ電流が流れる。
【0004】
(3)サイリスタ構成を利用するもの
この静電気保護回路は、例えば特開平10−134988号公報や特開平11−251574号公報に開示されているものおよびそれに類似するものである。例えば、図10に示すように信号線2と電源線3との間にトランジスタ7、8がサイリスタ構成となるように接続され、トリガ手段としてツェナーダイオード9a〜9dが接続されている。信号線2にツェナー電圧を超える正の静電気が印加されるとトランジスタ7、8がトリガされ、信号線2から電源線3に静電気によるサージ電流が流れる。信号線2に負の静電気が印加されると、その電圧により抵抗10、トランジスタ7のコレクタ・ベース間(またはトランジスタ8のベース・コレクタ間)および抵抗11を介して、電源線3から信号線2にサージ電流が流れる。
【0005】
【発明が解決しようとする課題】
上述した(1)〜(3)の静電気保護回路において、信号線2に負の静電気が印加されると、その電圧が−VF(VFはpn接合の順方向電圧:約0.7V)にまで低下した時点でダイオード4aまたはトランジスタ7、8を介して電源線3から信号線2への通電経路が形成される。これにより、負の静電気の侵入に対して信号線2の電圧が保護電圧−VFよりも低下することが防止され、静電気に対する保護の観点のみからすればその機能が果たされている。
【0006】
ここで、被保護回路1自体の有する負の耐圧が−VF程度しかない場合には、上記静電気保護回路が必要となることは勿論である。しかしながら、被保護回路1自体の有する耐圧が−VFよりも(負方向に)高い場合には、−VF(−0.7V)という低い電圧で電源線3から信号線2への通電経路が形成されてしまうことが好ましくない場合がある。
【0007】
例えば、自動車の車内において離れて設置されたドライバ回路とレシーバ回路との間で通信を行う図11に示す構成においては、レシーバ回路13が誤ったデータを受信する虞が生じる。すなわち、通常動作においては、ドライバ回路12のトランジスタ14がオン/オフすると、信号線2と電源線3とを介してレシーバ回路13のトランジスタ15にベース電流が供給/遮断され、レシーバ回路13はそのトランジスタ15のオン/オフ状態によりデータを受信する。
【0008】
しかし、コモンモードノイズなどによりドライバ回路12とレシーバ回路13との電位差が−VFを超えると、図8ないし図10に示す何れかの静電気保護回路16において電源線3から信号線2への通電経路が形成され、電源線3、静電気保護回路16、信号線2、トランジスタ15からなる閉回路に電流が流れる。この回り込みによる電流はトランジスタ15のベース電流となるため、本来オフすべき状態にあるトランジスタ15が誤ってオンする場合が生じる。
ここでは負の保護電圧について説明したが、上述の(2)に示す静電気保護回路の場合には、正の保護電圧についても同様の問題が生じる虞がある。
【0009】
そこで、本発明の目的は、被保護回路の耐圧との協調を図りつつ正負両方向の保護電圧を任意に設定可能な静電気保護回路を提供することにある。
【0010】
【課題を解決するための手段】
請求項1に記載した手段によれば、信号線間において、第2の一方向通電回路と第1のトランジスタとを介した通電経路(以下、第1の通電経路と称す)と、第1の一方向通電回路と第2のトランジスタとを介した通電経路(以下、第2の通電経路と称す)とが形成される。これら2つの通電経路は互いに逆向きであり、各通電経路に関する回路動作は対称的となる。
【0011】
そこで、第1の通電経路について説明すれば、信号線間に第2の一方向通電回路の通電可能方向の電圧が印加された場合、その印加電圧は、第1のトランジスタの第2の主端子(ドレインまたはコレクタに相当)と第1の主端子(ソースまたはエミッタに相当)との間に印加されるとともに、その第2の主端子と制御端子(ゲートまたはベースに相当)との間に接続された第1の制御電圧供給回路に印加される。この時、第2の通電経路は第1の一方向通電回路により遮断された状態となっている。
【0012】
第1の制御電圧供給回路に印加される電圧の変化率が第1の基準値以下の場合、つまり信号線間に通常の信号電圧が印加されている場合には、第1の制御電圧供給回路は非通電状態となり、第1の制御電圧放電回路によって第1のトランジスタの制御端子の電位は第1の主端子の電位と等しくなる。従って、第1のトランジスタはオフ状態となり、上記第1の通電経路は遮断された状態となる。
【0013】
これに対し、第1の制御電圧供給回路に印加される電圧の変化率が第1の基準値よりも高い場合、つまり信号線間に通常の信号電圧には含まれない急峻な電圧変化を伴った静電気が印加された場合には、第1の制御電圧供給回路が通電状態となり、この第1の制御電圧供給回路を介して第1のトランジスタの制御端子に電圧が印加される。その結果、第1のトランジスタがオン状態となって第1の通電経路を介して静電気によるサージ電流が流れ、信号線間の急峻な電圧上昇が抑制される。
【0014】
より具体的には、第1の制御電圧供給回路に印加される電圧が急激に上昇すると、第3のトランジスタの第2の主端子と制御端子との間に寄生して存在する容量成分を介して、その制御端子と第1の主端子との間に接続されたインピーダンス回路に電流が流れる。これにより、第3のトランジスタがオンとなり、第1のトランジスタの制御端子に電圧が印加される。その結果、第1のトランジスタがオン状態となって第1の通電経路を介して静電気によるサージ電流が流れ、信号線間の急峻な電圧上昇が抑制される。第4のトランジスタの動作もこれと同様となる。本手段は、第3および第4のトランジスタと、そこに寄生して形成される容量成分とを利用した回路であるため、IC化に適しており且つIC化した場合におけるチップ占有面積も小さくて済む。
【0015】
この静電気保護回路は、2本の各信号線から見て対称構造となっており、第1および第2の基準値をそれぞれ信号線間に与えられる信号が有する最大の電圧変化率よりも大きく且つ静電気による電圧変化率よりも小さく設定することにより、被保護回路の耐圧との協調を図りつつ電圧変化率について通常の信号電圧と静電気の電圧との区別化を図れば、被保護回路に誤動作を生じさせないような好ましい静電気保護動作が可能となる。また、本静電気保護回路は信号線間の電圧変化に応答して動作するため、動作遅れのない確実な保護動作が可能となる。
【0016】
請求項2に記載した手段によれば、上述した作用に加え、第1の制御電圧供給回路に印加される電圧が第1の基準電圧よりも高い場合、つまり信号線間の電圧が保護電圧を超える場合には、第1の制御電圧供給回路が通電状態となり、この第1の制御電圧供給回路を介して第1のトランジスタの制御端子に電圧が印加される。その結果、第1のトランジスタがオン状態となって第1の通電経路を介して静電気によるサージ電流が流れ、信号線間の電圧上昇が抑制される。従って、本手段によれば、静電気の電圧の大きさと変化率との両条件によって、動作遅れのない確実な保護が可能となる。
【0022】
請求項3に記載した手段によれば、信号線間に与えられる通常の信号電圧の変化により、第3のトランジスタの第2の主端子と制御端子との間に寄生して存在する容量成分を介してインピーダンス回路に電流が流れる場合であっても、第3のトランジスタがオフ状態を維持する。第4のトランジスタについても同様の動作となる。従って、静電気保護回路は、信号線間に静電気(一般に急峻な電圧変化を有する)が侵入した時だけ保護動作に移行し、確実且つ誤動作のない保護動作が可能となる。
【0023】
請求項4に記載した手段によれば、信号線間に与えられる通常の信号電圧の変化により、第1のトランジスタの第2の主端子と制御端子との間に寄生して存在する容量成分を介して第1の制御電圧放電回路のインピーダンス回路に電流が流れる場合であっても、第1のトランジスタがオフ状態を維持する。第2のトランジスタについても同様の動作となる。従って、静電気保護回路は、信号線間に静電気が侵入した時だけ保護動作に移行し、確実且つ誤動作のない保護動作が可能となる。
【0024】
請求項5に記載した手段によれば、インピーダンス回路は抵抗により構成され、請求項6に記載した手段によれば、第1および第2の一方向通電回路は第1および第2のトランジスタに寄生して形成されたダイオードまたは別素子として形成されたダイオードにより構成されるので、回路構成が極力簡単化される。
【0025】
請求項7に記載した手段によれば、第1および第2の制御電圧放電回路において、インピーダンス回路と並列にクランプ回路が接続されているので、第1または第2の制御電圧供給回路がオンした場合に、第1または第2のトランジスタの制御端子と第1の主端子との間に過大な電圧が印加されることを防止することができる。
【0026】
請求項8に記載した手段のとおり、本発明の静電気保護回路においては、第1および第2のトランジスタは、MOSトランジスタまたはバイポーラトランジスタ(IGBTも含む)の何れであっても構成可能である。
【0027】
【発明の実施の形態】
(第1の実施形態)
後述する本発明に係る第3の実施形態のうちの一部の構成を抜き出した第1の実施形態について、静電気保護回路の電気的構成を示す図1を参照しながら説明する。
この図1において、車載機器の制御装置に用いられるIC21内には、静電気保護回路22と被保護回路23とが形成されている。IC21の端子24、25はそれぞれ信号線26、27を介して被保護回路23に接続されており、これら端子24、25には当該IC21の外部から所定の電圧レベルを有する制御信号が入力されるようになっている。信号線27はグランド線であって、図示しない電源端子を介して車載バッテリの負側端子に接続されている。
【0028】
信号線26と27との間には、以下の構成を有する静電気保護回路22が接続されている。すなわち、信号線26と27との間には、同じ導電型(ここではNチャネル型)のMOSトランジスタ28と29とが、その通電方向が互いに逆向きとなるように直列に接続されている。つまり、MOSトランジスタ28と29のドレイン同士がノードn1において接続され、MOSトランジスタ28、29の各ソースがそれぞれ信号線26、27に接続されている。MOSトランジスタ28、29のドレイン・ソース間には、それぞれドレイン側をカソードとする寄生のダイオード28a、29aが形成されている。
【0029】
ここで、MOSトランジスタ28、29が本発明でいう第2、第1のトランジスタに相当し、ダイオード28a、29aが第2、第1の一方向通電回路に相当する。また、MOSトランジスタ28、29のソース、ドレイン、ゲートの各端子が、それぞれ第1の主端子、第2の主端子、制御端子に相当する。
【0030】
MOSトランジスタ28のゲート・ソース間には抵抗30(第2の制御電圧放電回路、インピーダンス回路に相当)が接続され、MOSトランジスタ29のゲート・ソース間には抵抗31(第1の制御電圧放電回路、インピーダンス回路に相当)が接続されている。また、MOSトランジスタ28のドレイン・ゲート間には図示極性のダイオード32、ツェナーダイオード33、34および抵抗35からなる定電圧回路36(第2の制御電圧供給回路に相当)が接続され、MOSトランジスタ29のドレイン・ゲート間には、図示極性のダイオード37、ツェナーダイオード38、39および抵抗40からなる定電圧回路41(第1の制御電圧供給回路に相当)が接続されている。このように、静電気保護回路22は、信号線26、27に対し対称的な構成となっている。
【0031】
次に、静電気保護回路22の動作について説明する。
静電気保護回路22には、信号線26と27との間の電圧(以下、入力電圧Vinと称す)に応じて、信号線26からダイオード28a、MOSトランジスタ29を介して信号線27に至る第1の通電経路と、信号線27からダイオード29a、MOSトランジスタ28を介して信号線26に至る第2の通電経路とが形成されるようになっている。MOSトランジスタ28、29は、その通電方向が互いに逆向きとなるように直列に接続されているので、MOSトランジスタ28と29とを介する通電経路やダイオード28aと29aとを介する通電経路は形成されない。
【0032】
IC21に静電気の侵入がなく端子24と25との間に制御信号のみが入力されている場合には、上記第1および第2の通電経路はともに遮断状態となっており、静電気保護回路22は信号線26、27間から電気的に切り離された状態となっている。従って、制御信号である入力電圧Vinは、静電気保護回路22が接続されていることによる影響を受けることなく、そのまま被保護回路23に入力される。
【0033】
これに対し、IC21に静電気が侵入した場合には、上記第1および第2の通電経路の何れかが通電状態となる。そこで、正の静電気が侵入し、入力電圧Vinが制御信号の有する所定の電圧レベルを超えて上昇した場合における静電気保護回路22の動作について具体的に説明する。なお、以下の説明においてVFはダイオードの順方向電圧を意味する。
【0034】
入力電圧Vinが正極性の場合、ダイオード28aが順バイアスされるのでオンとなり、(Vin−VF)の電圧がMOSトランジスタ29のドレイン・ソース間と定電圧回路41とにそれぞれ印加される。定電圧回路41は、ツェナーダイオード38、39のツェナー電圧を共にVz1とすれば、(2・Vz1+VF)により定まる基準電圧Vr1(第1の基準電圧に相当)を超える電圧が印加された場合に通電状態となって定電圧動作を行う。
【0035】
静電気の侵入により入力電圧Vinが上記基準電圧Vr1を超えると、定電圧回路41が通電状態となり、抵抗31に電圧降下が発生する。そして、抵抗31の両端電圧がMOSトランジスタ29のしきい値電圧VTHを超えるとMOSトランジスタ29がオン状態となり、上記第1の通電経路を介して静電気によるサージ電流が流れる。抵抗R31、R40の抵抗値をそれぞれR31、R40とすれば、MOSトランジスタ29がオンとなる入力電圧Vinのしきい値電圧Vc1(保護電圧)は、次の(1)式で示すようになる。
Vc1=(R31+R40)/R31・VTH+2・Vz1+2・VF …(1)
【0036】
このしきい値電圧Vc1は、制御信号の有する電圧レベルよりも高く設定されるとともに、被保護回路23の耐圧よりも低く設定されている。また、IC21が車載機器の制御装置に用いられる他のIC(図示せず)と接続される場合などにおいては、コモンモードノイズ等により両IC間に電位差が生じる場合がある。そこで、このような場合には、この電位差により静電気保護回路22が保護動作に移行しないように、しきい値電圧Vc1は制御信号の有する電圧レベルよりもさらに上記電位差以上高く設定されている。
【0037】
こうしたしきい値電圧Vc1(基準電圧Vr1)の設定によれば、入力電圧Vinとして制御信号のみが入力されている場合には定電圧回路41は遮断状態となり、抵抗31の両端電圧(つまりMOSトランジスタ29のゲート・ソース間電圧)が0となるため、MOSトランジスタ29はオフ状態を維持する。また、静電気の侵入により入力電圧Vinが上記しきい値電圧Vc1を超えると、MOSトランジスタ29がオン状態となり、上記第1の通電経路を介して静電気によるサージ電流が流れる。これにより、静電気による入力電圧Vinの上昇が抑制される。なお、この場合、ダイオード29aと定電圧回路36のダイオード32とはともに逆バイアスされているので、ダイオード29aとMOSトランジスタ28とからなる第2の通電経路は遮断状態となっている。
【0038】
ところで、MOSトランジスタ29のドレイン・ゲート間には容量Cdgが存在するため、入力電圧の電圧変化率が大きいとこの容量Cdgを介して抵抗31に電流が流れ、MOSトランジスタ29がオンする事態が生ずる虞がある。この電流icは、(Vin−VF)をVdgと置き換えればCdg・dVdg/dtであって、MOSトランジスタ29はic・R31≧VTHの条件の下でオンとなる。従って、抵抗31の抵抗値R31は、制御信号の有する正方向の最大の電圧変化率をΔVin/Δtとして、次の(2)式の条件を満足するように定められている。
Cdg・ΔVin/Δt・R31<VTH …(2)
【0039】
一方、IC21に負の静電気が侵入し入力電圧Vinが負の電圧となった場合には、上述した動作と同様にして上記第2の通電経路が通電状態となり、信号線27から26へとサージ電流が流れて負方向への入力電圧Vinの上昇が抑制される。この場合、定電圧回路36の基準電圧Vr2(第2の基準電圧に相当)は、ツェナーダイオード33、34のツェナー電圧を共にVz2とすれば−(2・Vz2+VF)により定まる。また、抵抗R30、R35の抵抗値をそれぞれR30、R35とすれば、MOSトランジスタ28がオンとなる入力電圧Vinのしきい値電圧Vc2(保護電圧)は、次の(3)式で示すようになる。
Vc2=−((R30+R35)/R30・VTH+2・Vz2+2・VF) …(3)
【0040】
このしきい値電圧Vc2は、絶対値において被保護回路23の耐圧よりも低く設定されている。また、IC21が上述した他のICと接続される場合などにおいては、コモンモードノイズ等により両IC間に生じる電位差よりも(絶対値において)高く設定されている。
【0041】
なお、抵抗30の抵抗値R30は、制御信号の有する負方向の最大の電圧変化率の絶対値をΔVin/Δtとして、次の(4)式の条件を満足するように定められている。
Cdg・ΔVin/Δt・R30<VTH …(4)
【0042】
以上説明したように、本実施形態の静電気保護回路22は、2本の信号線26、27から見て対称的な構成となっており、定電圧回路41、36の各基準電圧Vr1、Vr2をそれぞれ任意の電圧値に定めることにより、信号線26と27との間に侵入する正、負の静電気に対し、それぞれ任意の保護電圧(しきい値電圧Vc1、Vc2)を設定することが可能となる。従って、当該静電気保護回路22によれば、正負それぞれの電圧に対し、被保護回路23の耐圧との協調を図りつつ被保護回路23に誤動作を生じさせないような好ましい保護電圧を設定することができる。これにより、例えば信号線26と27との間にコモンモードノイズ等による電位差が生じる場合であっても、その電位差の発生によって上記第1または第2の通電経路が通電状態となることを防止できる。
【0043】
(第2の実施形態)
次に、本発明である第2の実施形態について、静電気保護回路の電気的構成を示す図2を参照しながら説明する。
この図2において、IC42内の信号線26と27との間には静電気保護回路43が形成されている。ここで、MOSトランジスタ28、29および抵抗30、31については、上述した静電気保護回路22と同じ構成となっている。
【0044】
MOSトランジスタ28のドレイン・ゲート間には、図示極性のダイオード44とNPN形トランジスタ45(第4のトランジスタに相当)のコレクタ・エミッタ間とが直列に接続されており、そのトランジスタ45のベース・エミッタ間には抵抗46(インピーダンス回路に相当)が接続されている。トランジスタ45のコレクタ・ベース間には、寄生のコンデンサ45a(破線で示す)が形成されている。これらダイオード44、トランジスタ45および抵抗46から構成される高速パルス通過回路47は、本発明でいう第2の制御電圧供給回路に相当する。
【0045】
同様に、MOSトランジスタ29のドレイン・ゲート間には、図示極性のダイオード48とNPN形トランジスタ49(第3のトランジスタに相当)のコレクタ・エミッタ間とが直列に接続されており、そのトランジスタ49のベース・エミッタ間には抵抗50(インピーダンス回路に相当)が接続されている。トランジスタ49のコレクタ・ベース間には、寄生のコンデンサ49aが形成されている。これらダイオード48、トランジスタ49および抵抗50から構成される高速パルス通過回路51は、本発明でいう第1の制御電圧供給回路に相当する。
【0046】
次に、静電気保護回路43の動作について説明する。
IC42に正の静電気が侵入し入力電圧Vinが正方向に急激に上昇すると、電源線26からダイオード28a、ダイオード48、寄生のコンデンサ49a、抵抗50を介して電流idが流れる。この電流idは入力電圧Vinの変化率が高いほど大きくなり、この電流idと抵抗50の抵抗値R50との積がVFに達するとトランジスタ49がオンとなる。その結果、MOSトランジスタ29のゲートには高速パルス通過回路51を介して電圧が印加され、そのゲート電圧がしきい値電圧VTHを超えるとMOSトランジスタ29がオン状態となる。MOSトランジスタ29がオンすると、上記第1の通電経路を介して静電気によるサージ電流が流れ、静電気による入力電圧Vinの上昇が抑制される。
【0047】
一般に、静電気による電圧は、通常の制御信号の電圧に比べて急峻な変化特性を有している。従って、制御信号の有する最大の電圧変化率よりも大きく且つ静電気による電圧変化率よりも小さい基準値(第1の基準値に相当)においてトランジスタ49がオン状態となるように、抵抗値R50が決定されている。
【0048】
一方、IC42に負の静電気が侵入し入力電圧Vinが負方向に急激に低下する場合にも同様の動作となり、MOSトランジスタ28がオンすると上記第2の通電経路を介して静電気によるサージ電流が流れ、静電気による入力電圧Vinの低下が抑制される。また、絶対値において、制御信号の有する最大の電圧変化率よりも大きく且つ静電気による電圧変化率よりも小さい基準値(第2の基準値に相当)においてトランジスタ45がオン状態となるように、抵抗46の抵抗値R46が決定されている。
【0049】
以上説明したように、本実施形態の静電気保護回路43は、2本の信号線26、27から見て対称的な構成となっており、高速パルス通過回路51、47の基準値をそれぞれ任意の値に定めることにより、信号線26と27との間に侵入する正方向または負方向の静電気の電圧変化率についてそれぞれ任意の保護レベルを設定することが可能となる。従って、当該静電気保護回路43によれば、被保護回路23の耐圧との協調を図りつつ、電圧変化率について通常の信号電圧と静電気の電圧との区別化を図ることができ、被保護回路23に誤動作を生じさせないような好ましい静電気保護動作が可能となる。また、静電気保護回路43は信号線26と27との間の電圧変化に応答して動作するため、動作遅れのない確実な保護動作が可能となる。
【0050】
(第3の実施形態)
次に、本発明である第3の実施形態について、静電気保護回路の電気的構成を示す図3を参照しながら説明する。
この図3において、IC52内の信号線26と27との間には、上述した静電気保護回路22(図1参照)と静電気保護回路43(図2参照)とを組み合わせた回路構成を有する静電気保護回路53が形成されている。また、抵抗30、31には、それぞれ並列にツェナーダイオード54、55(クランプ回路に相当)が接続されている。
【0051】
ここで、抵抗30とツェナーダイオード54とからなる放電回路56、抵抗31とツェナーダイオード55とからなる放電回路57が、それぞれ第2、第1の制御電圧放電回路に相当する。また、定電圧回路36と高速パルス通過回路47との並列回路からなる供給回路58、定電圧回路41と高速パルス通過回路51との並列回路からなる供給回路59が、それぞれ第2、第1の制御電圧供給回路に相当する。
【0052】
この静電気保護回路53によれば、入力電圧Vinの絶対値がしきい値電圧Vc1またはVc2よりも高い場合、または入力電圧Vinの電圧変化率の絶対値が所定の基準値よりも大きい場合において、MOSトランジスタ29または28がオン状態となり、上記第1または第2の通電経路を介して静電気によるサージ電流が流れる。従って、本実施形態によれば、第1および第2の実施形態で述べた各効果が得られる。また、ツェナーダイオード54、55が付加されているので、MOSトランジスタ28、29のゲート・ソース間に過大な電圧が印加されることを防止でき、静電気の侵入からMOSトランジスタ28、29を確実に保護することができる。
【0053】
(第4の実施形態)
次に、本発明である第4の実施形態について、静電気保護回路の電気的構成を示す図4を参照しながら説明する。この図4において、静電気保護回路53を示す図3と同一構成部分には同一符号が付されている。
【0054】
IC60内の信号線26と27との間には、MOSトランジスタ29と28とが、その通電方向が互いに逆向きとなるように直列に接続されている。ただし、静電気保護回路53とは異なり、MOSトランジスタ29、28のソース同士がノードn1において接続され、MOSトランジスタ29、28の各ドレインがそれぞれ信号線26、27に接続されている。MOSトランジスタ29のゲート・ソース間には放電回路57が接続され、MOSトランジスタ29のドレイン・ゲート間には供給回路59が接続されている。また、MOSトランジスタ28のゲート・ソース間には放電回路56が接続され、MOSトランジスタ28のドレイン・ゲート間には供給回路58が接続されている。
【0055】
この静電気保護回路61には、信号線26と27との間の電圧(入力電圧Vin)に応じて、信号線26からMOSトランジスタ29、ダイオード28aを介して信号線27に至る第1の通電経路と、信号線27からMOSトランジスタ28、ダイオード29aを介して信号線26に至る第2の通電経路とが形成されるようになっている。そして、IC60に正の静電気が侵入し入力電圧Vinが上昇した場合には、入力電圧Vinがしきい値電圧Vc1よりも高い場合または入力電圧Vinの電圧変化率が所定の基準値よりも大きい場合において、MOSトランジスタ29がオン状態となり、上記第1の通電経路を介して静電気によるサージ電流が流れる。一方、IC60に負の静電気が侵入し入力電圧Vinが低下した場合も、同様の電圧条件により上記第2の通電経路を介してサージ電流が流れる。このように、静電気保護回路61は静電気保護回路53と同様な動作を行うため、本実施形態によっても第3の実施形態と同様の効果を得ることができる。
【0056】
(第5の実施形態)
次に、通信ドライバ回路を備えたICに対し第4の実施形態で説明した静電気保護回路61を適用した第5の実施形態について図5を参照しながら説明する。この図5に示すIC62は、例えば車内LANにおいて用いられるもので、その出力端子63、64が通信線を介して通信レシーバ回路を備えた他のIC(図示せず)の入力端子に接続されている。また、IC62の電源端子65、66は、それぞれ車載バッテリ(図示せず)の正側端子、負側端子に接続されている。
【0057】
IC62内には被保護回路となる通信ドライバ回路67が形成されており、その出力ノードn2、n3がそれぞれ信号線68、69を介して上記出力端子63、64に接続されている。この通信ドライバ回路67は、電源端子65、66に接続された電源線70、71から電源供給を受けるようになっている。そして、信号線68と電源線71との間、信号線69と電源線71との間には、それぞれ静電気保護回路61が接続されている。
【0058】
通信ドライバ回路67において、電源線70と71との間には、Pチャネル型のMOSトランジスタ72、ダイオード73、抵抗74、75、76、77、ダイオード78およびNチャネル型のMOSトランジスタ79が直列に接続されている。MOSトランジスタ72、79のドレイン・ソース間には、それぞれ寄生のダイオード72a、79aが形成されている。ゲート制御回路80は、通信データに応じてMOSトランジスタ72、79を同時にオンまたは同時にオフさせるための駆動制御回路であり、基準電源回路81と電圧フォロアを構成するオペアンプ82とは、抵抗75と76との共通接続点n4を一定の電圧Vaに保持するためのものである。
【0059】
この通信ドライバ回路67は、MOSトランジスタ72、79のオンにより信号線68と69との間(出力端子63と64との間)に所定の電圧を出力する。この場合、信号線68、69自体の電圧は、上記電圧Vaに対して対称的に変化する。また、通信ドライバ回路67は、MOSトランジスタ72、79のオフにより信号線68と69との間(出力端子63と64との間)の電圧を0とする。この場合、信号線68、69自体の電圧は上記電圧Vaとなる。
【0060】
車内LANを構成する通信線は車内に配設されているので、この通信線には静電気が侵入し易く、その静電気は端子63、64からIC62に侵入し、通信ドライバ回路67に印加される虞がある。しかしながら、本実施形態のIC62には信号線68と電源線71との間および信号線69と電源線71との間に静電気保護回路61が接続されているので、たとえIC62に静電気が侵入しても、その静電気は信号線68、69から静電気保護回路61を介して電源線71に逃れる。また、静電気保護回路61は、電圧変化に応答して高速に保護動作に移行することができるので、急峻な電圧変化を有する静電気の侵入に対しても確実な保護が可能となる。
【0061】
さらに、静電気保護回路61の保護電圧を任意に設定可能であるため、当該IC62と通信レシーバ回路を備えた他のICとの間に電位差が生じる場合であっても、その電位差によっては静電気保護回路61が保護動作に移行しないような設定とすることができる。これにより、静電気の侵入がない場合における通信エラーの発生を極力防止することができる。
【0062】
(第6の実施形態)
次に、上述した本発明に係る第3の実施形態のうちの一部の構成を抜き出して変形を加えた第6の実施形態について、静電気保護回路の電気的構成を示す図6を参照しながら説明する。
この図6において、IC83に形成される静電気保護回路84は、Pチャネル型のMOSトランジスタ85、86(第1、第2のトランジスタに相当)を用いて構成される点において、第1の実施形態で説明した静電気保護回路22と異なっている。MOSトランジスタ85、86には、寄生のダイオード85a、86a(第1、第2の一方向通電回路に相当)が形成されている。
【0063】
MOSトランジスタ85のゲート・ソース間には抵抗87(第1の制御電圧放電回路、インピーダンス回路に相当)が接続され、MOSトランジスタ86のゲート・ソース間には抵抗88(第2の制御電圧放電回路、インピーダンス回路に相当)が接続されている。また、MOSトランジスタ85のドレイン・ゲート間には図示極性のダイオード89、ツェナーダイオード90、91および抵抗92からなる定電圧回路93(第1の制御電圧供給回路に相当)が接続され、MOSトランジスタ86のドレイン・ゲート間には、図示極性のダイオード94、ツェナーダイオード95、96および抵抗97からなる定電圧回路98(第2の制御電圧供給回路に相当)が接続されている。ここで、しきい値電圧Vc1、Vc2は、それぞれ定電圧回路93、98の構成に基づいて定まる。
【0064】
IC83に正の静電気が侵入し入力電圧Vinがしきい値電圧Vc1を超えて上昇した場合には、MOSトランジスタ85がオン状態となり、当該MOSトランジスタ85とダイオード86aとを介してサージ電流が流れる。また、IC83に負の静電気が侵入し入力電圧Vinがしきい値電圧Vc2を超えて低下した場合には、MOSトランジスタ86がオン状態となり、当該MOSトランジスタ86とダイオード85aとを介してサージ電流が流れる。従って、本実施形態によっても第1の実施形態と同様の効果を得ることができる。
【0065】
(第7の実施形態)
次に、本発明である第7の実施形態について、静電気保護回路の電気的構成を示す図7を参照しながら説明する。
この図7において、IC99に形成される静電気保護回路100は、Pチャネル型のMOSトランジスタ85、86を用いて構成される点において、第2の実施形態で説明した静電気保護回路43と異なっている。
【0066】
すなわち、MOSトランジスタ85のドレイン・ゲート間には、図示極性のダイオード101とPNP形トランジスタ102(第3のトランジスタに相当)のコレクタ・エミッタ間とが直列に接続されており、そのトランジスタ102のベース・エミッタ間には抵抗103(インピーダンス回路に相当)が接続されている。トランジスタ102のコレクタ・ベース間には、寄生のコンデンサ102a(破線で示す)が形成されている。これらダイオード101、トランジスタ102および抵抗103から構成される高速パルス通過回路104は、本発明でいう第1の制御電圧供給回路に相当する。
【0067】
同様に、MOSトランジスタ86のドレイン・ゲート間には、図示極性のダイオード105とPNP形トランジスタ106(第4のトランジスタに相当)のコレクタ・エミッタ間とが直列に接続されており、そのトランジスタ106のベース・エミッタ間には抵抗107(インピーダンス回路に相当)が接続されている。トランジスタ106のコレクタ・ベース間には、寄生のコンデンサ106aが形成されている。これらダイオード105、トランジスタ106および抵抗107から構成される高速パルス通過回路108は、本発明でいう第2の制御電圧供給回路に相当する。
【0068】
IC99に正の静電気が侵入し入力電圧Vinが正方向に急激に上昇すると、その変化率が所定の基準値を超えた時点でMOSトランジスタ85がオン状態となり、当該MOSトランジスタ85とダイオード86aとを介してサージ電流が流れる。また、IC99に負の静電気が侵入し入力電圧Vinが負方向に急激に低下すると、その変化率が所定の基準値を超えた時点でMOSトランジスタ86がオン状態となり、当該MOSトランジスタ86とダイオード85aとを介してサージ電流が流れる。従って、本実施形態によっても第2の実施形態と同様の効果を得ることができる。
【0069】
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
Pチャネル型のMOSトランジスタ85、86を使用した静電気保護回路においては、第3の実施形態に示した静電気保護回路53と同様にして、定電圧回路93と高速パルス通過回路104との並列回路により第1の制御電圧供給回路を構成し、定電圧回路98と高速パルス通過回路108との並列回路により第2の制御電圧供給回路を構成しても良い。また、第4の実施形態に示した静電気保護回路61と同様にして、MOSトランジスタ85、86のソース同士をノードn1において接続するとともに、MOSトランジスタ85、86の各ドレインをそれぞれ信号線26、27に接続する構成としても良い。
【0070】
MOSトランジスタ29と28のソース同士をノードn1において接続する構成である第4の実施形態において、供給回路58を高速パルス通過回路47のみから構成しても良い。これに合わせて、供給回路59を高速パルス通過回路51のみから構成しても良い。これは、Pチャネル型のMOSトランジスタ85、86のソース同士をノードn1において接続する構成においても同様となる。
【0071】
第1および第2のトランジスタとしては、MOSトランジスタに限らずバイポーラトランジスタやIGBTなどを用いても良い。この場合、第1および第2の一方向通電回路は、トランジスタに対し別素子として形成したダイオードを用いれば良い。この構成によっても、MOSトランジスタを用いたものと同様の作用および効果が得られる。なお、バイポーラトランジスタにおいては、エミッタ、コレクタ、ベースの各端子が、それぞれ第1の主端子、第2の主端子、制御端子に相当する。
【0072】
第2の実施形態において、トランジスタ45、49に替えてNチャネル型のMOSトランジスタを用いても良い。他の実施形態についても同様である。
第1の実施形態において、動作遅れの一層少ない保護動作を達成するために、MOSトランジスタ28、29の各ドレイン・ゲート間に(寄生容量Cdgに加えてさらに)容量成分を付加しても良い。ただし、この場合であっても、通常の制御信号の電圧変化に対してはMOSトランジスタ28、29がオンしないように、(2)式および(4)式を満たす必要がある。第6の実施形態についても同様である。
【0073】
第1および第2の一方向通電回路はダイオードに限らず、一方向にのみ通電可能な回路であれば使用することができる。また、第1および第2の制御電圧放電回路は抵抗に限らず、他のインピーダンス回路であっても良い。さらに、クランプ回路はツェナーダイオードに限られず、また、第1、第2、第6、第7の各実施形態において付加しても良い。
【図面の簡単な説明】
【図1】 本発明に係る第3の実施形態のうちの一部の構成を抜き出した第1の実施形態を示す静電気保護回路の電気的構成図
【図2】 本発明である第2の実施形態を示す図1相当図
【図3】 本発明である第3の実施形態を示す図1相当図
【図4】 本発明である第4の実施形態を示す図1相当図
【図5】 本発明である第5の実施形態を示すもので、通信ドライバ回路を備えたICの電気的構成図
【図6】 本発明に係る第3の実施形態のうちの一部の構成を抜き出し更に変形を加えた第6の実施形態を示す静電気保護回路の電気的構成図
【図7】 本発明である第7の実施形態を示す図1相当図
【図8】 従来技術を示す図1相当図(その1)
【図9】 従来技術を示す図1相当図(その2)
【図10】 従来技術を示す図1相当図(その3)
【図11】 ドライバ回路およびレシーバ回路の電気的構成を示す図
【符号の説明】
22、43、53、61、84、100は静電気保護回路、26、27は信号線、28、86はMOSトランジスタ(第2のトランジスタ)、28a、86aはダイオード(第2の一方向通電回路)、29、85はMOSトランジスタ(第1のトランジスタ)、29a、85aはダイオード(第1の一方向通電回路)、30、88は抵抗(第2の制御電圧放電回路、インピーダンス回路)、31、87は抵抗(第1の制御電圧放電回路、インピーダンス回路)、36、98は定電圧回路(第2の制御電圧供給回路)、41、93は定電圧回路(第1の制御電圧供給回路)、45、106はトランジスタ(第4のトランジスタ)、46、50、103、107は抵抗(インピーダンス回路)、47、108は高速パルス通過回路(第2の制御電圧供給回路)、49、102はトランジスタ(第3のトランジスタ)、51、104は高速パルス通過回路(第1の制御電圧供給回路)、54、55はツェナーダイオード(クランプ回路)、56は放電回路(第2の制御電圧放電回路)、57は放電回路(第1の制御電圧放電回路)、58は供給回路(第2の制御電圧供給回路)、59は供給回路(第1の制御電圧供給回路)である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electrostatic protection circuit configured to allow invading static electricity to escape through a transistor.
[0002]
[Prior art]
As this type of electrostatic protection circuit, for example, the following (1) to (3) are known.
(1) Using transistor breakdown
This electrostatic protection circuit is disclosed as a prior art in, for example, Japanese Patent Laid-Open No. 9-167802. That is, as shown in FIG. 8, the drain and the source of the
[0003]
(2) Using a diode
This electrostatic protection circuit is disclosed as a prior art in, for example, Japanese Patent Application Laid-Open No. 10-22461 and Japanese Patent Application Laid-Open No. 11-17121, and is similar thereto. For example, as shown in FIG. 9, the drains and sources of the
[0004]
(3) Using thyristor configuration
This electrostatic protection circuit is disclosed in, for example, Japanese Patent Application Laid-Open No. 10-134888 and Japanese Patent Application Laid-Open No. 11-251574, and a similar one. For example, as shown in FIG. 10, transistors 7 and 8 are connected between the
[0005]
[Problems to be solved by the invention]
In the electrostatic protection circuit of (1) to (3) described above, when negative static electricity is applied to the
[0006]
Here, when the negative withstand voltage of the
[0007]
For example, in the configuration shown in FIG. 11 in which communication is performed between a driver circuit and a receiver circuit that are installed apart from each other in an automobile, the
[0008]
However, if the potential difference between the
Although the negative protection voltage has been described here, in the case of the electrostatic protection circuit shown in the above (2), there is a possibility that the same problem may occur with respect to the positive protection voltage.
[0009]
Accordingly, an object of the present invention is to provide an electrostatic protection circuit capable of arbitrarily setting a protection voltage in both positive and negative directions while coordinating with the withstand voltage of the circuit to be protected.
[0010]
[Means for Solving the Problems]
According to the means described in
[0011]
Accordingly, the first energization path will be described. When a voltage in the energizable direction of the second one-way energization circuit is applied between the signal lines, the applied voltage is the second main terminal of the first transistor. Applied between (corresponding to drain or collector) and first main terminal (corresponding to source or emitter) and connected between its second main terminal and control terminal (corresponding to gate or base) Applied to the first control voltage supply circuit. At this time, the second energization path is cut off by the first one-way energization circuit.
[0012]
Voltage applied to the first control voltage supply circuitThe rate of change is less than the first reference valueCase, that is, between signal linesNormal signal voltage is applied toIn this case, the first control voltage supply circuit is in a non-energized state, and the potential of the control terminal of the first transistor becomes equal to the potential of the first main terminal by the first control voltage discharging circuit. Accordingly, the first transistor is turned off, and the first energization path is cut off.
[0013]
On the other hand, the voltage applied to the first control voltage supply circuitChange rate is the first reference valueHigher than that, ie between signal linesStatic electricity with a steep voltage change that is not included in the normal signal voltageIn this case, the first control voltage supply circuit is energized, and a voltage is applied to the control terminal of the first transistor via the first control voltage supply circuit. As a result, the first transistor is turned on, a surge current due to static electricity flows through the first energization path, and between the signal lines.SteepVoltage rise is suppressed.
[0014]
More specifically, when the voltage applied to the first control voltage supply circuit suddenly rises, a capacitance component that exists parasitically between the second main terminal and the control terminal of the third transistor is interposed. Thus, a current flows through an impedance circuit connected between the control terminal and the first main terminal. As a result, the third transistor is turned on, and a voltage is applied to the control terminal of the first transistor. As a result, the first transistor is turned on, a surge current due to static electricity flows through the first energization path, and a steep voltage rise between the signal lines is suppressed. The operation of the fourth transistor is similar to this. Since this means is a circuit using the third and fourth transistors and a parasitic capacitance component formed therein, it is suitable for IC integration, and the chip occupation area when IC integration is small is also small. That's it.
[0015]
This electrostatic protection circuit has a symmetrical structure when viewed from the two signal lines, and the first and second reference values are larger than the maximum voltage change rate of the signal applied between the signal lines, and If the voltage change rate is set to be smaller than the voltage change rate due to static electricity, and the voltage change rate is differentiated from the normal signal voltage and static voltage, malfunctions may occur in the protected circuit. A preferable electrostatic protection operation that does not occur is possible. In addition, since the electrostatic protection circuit operates in response to a voltage change between the signal lines, a reliable protection operation without any operation delay is possible.
[0016]
Claim2According to the means described inIn addition to the above-described operation, when the voltage applied to the first control voltage supply circuit is higher than the first reference voltage, that is, when the voltage between the signal lines exceeds the protection voltage, the first control voltage supply The circuit is energized, and a voltage is applied to the control terminal of the first transistor via the first control voltage supply circuit. As a result, the first transistor is turned on, a surge current due to static electricity flows through the first energization path, and the voltage rise between the signal lines is suppressed. Therefore, according to the present means, reliable protection without delay in operation can be achieved depending on both conditions of the magnitude of electrostatic voltage and the rate of change.
[0022]
Claim3According to the means described in (4), impedance changes via a capacitive component that exists parasitically between the second main terminal and the control terminal of the third transistor due to a change in the normal signal voltage applied between the signal lines. Even when a current flows through the circuit, the third transistor maintains the off state. The same operation is performed for the fourth transistor. Therefore, the static electricity protection circuit shifts to the protection operation only when static electricity (generally having a steep voltage change) enters between the signal lines, and the protection operation can be performed reliably and without malfunction.
[0023]
Claim4According to the means described in the above, due to a change in the normal signal voltage applied between the signal lines, the first component is passed through the capacitive component that exists parasitically between the second main terminal and the control terminal of the first transistor. Even when a current flows through the impedance circuit of the first control voltage discharge circuit, the first transistor maintains the off state. The same operation is performed for the second transistor. Therefore, the static electricity protection circuit shifts to the protection operation only when static electricity enters between the signal lines, and the protection operation can be performed reliably and without malfunction.
[0024]
Claim5According to the means described in
[0025]
Claim7In the first and second control voltage discharge circuits, since the clamp circuit is connected in parallel with the impedance circuit, when the first or second control voltage supply circuit is turned on, It is possible to prevent an excessive voltage from being applied between the control terminal of the first or second transistor and the first main terminal.
[0026]
Claim8As described above, in the electrostatic protection circuit of the present invention, the first and second transistors can be either MOS transistors or bipolar transistors (including IGBTs).
[0027]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Part of the configuration of the third embodiment according to the present invention to be described later is extracted.A first embodiment will be described with reference to FIG. 1 showing an electrical configuration of an electrostatic protection circuit.
In FIG. 1, an
[0028]
An
[0029]
Here, the
[0030]
A resistor 30 (second control voltage discharge circuit, corresponding to an impedance circuit) is connected between the gate and source of the
[0031]
Next, the operation of the
The
[0032]
When there is no entry of static electricity into the
[0033]
On the other hand, when static electricity enters the
[0034]
When the input voltage Vin is positive, the
[0035]
When the input voltage Vin exceeds the reference voltage Vr1 due to the entry of static electricity, the constant voltage circuit 41 is energized and a voltage drop occurs in the
Vc1 = (R31 + R40) / R31 ·
[0036]
The threshold voltage Vc1 is set higher than the voltage level of the control signal and set lower than the withstand voltage of the protected
[0037]
According to such setting of the threshold voltage Vc1 (reference voltage Vr1), when only the control signal is inputted as the input voltage Vin, the constant voltage circuit 41 is cut off and the voltage across the resistor 31 (that is, the MOS transistor). Since the voltage between the gate and the source of the
[0038]
By the way, since the capacitance Cdg exists between the drain and gate of the
Cdg · ΔVin / Δt · R31 <VTH (2)
[0039]
On the other hand, when negative static electricity enters the
Vc2 =-((R30 + R35) /R30.VTH+2.Vz2+2.VF) (3)
[0040]
This threshold voltage Vc2 is set lower than the withstand voltage of the protected
[0041]
The resistance value R30 of the
Cdg · ΔVin / Δt · R30 <VTH (4)
[0042]
As described above, the
[0043]
(Second Embodiment)
Next, the present inventionIsThe second embodiment will be described with reference to FIG. 2 showing the electrical configuration of the electrostatic protection circuit.
In FIG. 2, an electrostatic protection circuit 43 is formed between
[0044]
Between the drain and gate of the
[0045]
Similarly, between the drain and gate of the
[0046]
Next, the operation of the electrostatic protection circuit 43 will be described.
When positive static electricity enters the
[0047]
Generally, a voltage due to static electricity has a steep change characteristic as compared with a voltage of a normal control signal. Therefore, the resistance value R50 is determined so that the
[0048]
On the other hand, when negative static electricity enters the
[0049]
As described above, the electrostatic protection circuit 43 according to the present embodiment has a symmetric configuration when viewed from the two
[0050]
(Third embodiment)
Next, the present inventionIsThe third embodiment will be described with reference to FIG. 3 showing the electrical configuration of the electrostatic protection circuit.
In FIG. 3, between the
[0051]
Here, the
[0052]
According to the
[0053]
(Fourth embodiment)
Next, the present inventionIsThe fourth embodiment will be described with reference to FIG. 4 showing the electrical configuration of the electrostatic protection circuit. 4, the same components as those in FIG. 3 showing the
[0054]
Between the
[0055]
The
[0056]
(Fifth embodiment)
Next, a fifth embodiment in which the
[0057]
A communication driver circuit 67 serving as a protected circuit is formed in the
[0058]
In the communication driver circuit 67, a P-channel MOS transistor 72, a diode 73, resistors 74, 75, 76, 77, a
[0059]
The communication driver circuit 67 outputs a predetermined voltage between the
[0060]
Since the communication line constituting the in-vehicle LAN is disposed in the vehicle, static electricity easily enters the communication line, and the static electricity may enter the
[0061]
Furthermore, since the protection voltage of the
[0062]
(Sixth embodiment)
next,A part of the configuration of the third embodiment according to the present invention described above is extracted and modified.The sixth embodiment will be described with reference to FIG. 6 showing the electrical configuration of the electrostatic protection circuit.
In FIG. 6, the
[0063]
A resistor 87 (first control voltage discharge circuit, corresponding to an impedance circuit) is connected between the gate and source of the
[0064]
When positive static electricity enters the
[0065]
(Seventh embodiment)
Next, the present inventionIsThe seventh embodiment will be described with reference to FIG. 7 showing the electrical configuration of the electrostatic protection circuit.
In FIG. 7, the
[0066]
That is, between the drain and gate of the
[0067]
Similarly, between the drain and gate of the
[0068]
When positive static electricity enters IC99 and the input voltage Vin suddenly increases in the positive direction, the
[0069]
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
In the electrostatic protection circuit using the P-channel
[0070]
In the fourth embodiment in which the sources of the
[0071]
The first and second transistors are not limited to MOS transistors but may be bipolar transistors or IGBTs. In this case, the first and second unidirectional energization circuits may use diodes formed as separate elements with respect to the transistors. With this configuration, the same operation and effect as those using the MOS transistor can be obtained. In the bipolar transistor, the emitter, collector, and base terminals correspond to a first main terminal, a second main terminal, and a control terminal, respectively.
[0072]
In the second embodiment, an N-channel MOS transistor may be used in place of the
In the first embodiment, in order to achieve a protection operation with less operation delay, a capacitance component may be added between each drain and gate of the
[0073]
The first and second unidirectional energization circuits are not limited to diodes, and any circuit that can energize only in one direction can be used. The first and second control voltage discharge circuits are not limited to resistors, and may be other impedance circuits. Further, the clamp circuit is not limited to a Zener diode, and may be added in each of the first, second, sixth, and seventh embodiments.
[Brief description of the drawings]
[Figure 1]Part of the configuration of the third embodiment according to the present invention is extracted.Electrical configuration diagram of electrostatic protection circuit showing first embodiment
FIG. 2IsFIG. 1 equivalent diagram showing the second embodiment
FIG. 3IsFIG. 1 equivalent view showing the third embodiment
FIG. 4 The present inventionIsFIG. 1 equivalent view showing the fourth embodiment
FIG. 5 shows the present invention.IsFIG. 9 shows the fifth embodiment and is an electrical configuration diagram of an IC including a communication driver circuit.
[Fig. 6]A part of the configuration of the third embodiment according to the present invention is extracted and further modified.Shows a sixth embodimentElectrical configuration diagram of electrostatic protection circuit
FIG. 7IsFIG. 1 equivalent diagram showing a seventh embodiment
FIG. 8 is a view corresponding to FIG.
FIG. 9 is a view corresponding to FIG.
FIG. 10 is a view corresponding to FIG.
FIG. 11 is a diagram showing an electrical configuration of a driver circuit and a receiver circuit.
[Explanation of symbols]
22, 43, 53, 61, 84, 100 are electrostatic protection circuits, 26, 27 are signal lines, 28, 86 are MOS transistors (second transistors), and 28a, 86a are diodes (second one-way energization circuit). , 29, 85 are MOS transistors (first transistors), 29a, 85a are diodes (first one-way energization circuit), 30, 88 are resistors (second control voltage discharge circuit, impedance circuit), 31, 87 Is a resistor (first control voltage discharge circuit, impedance circuit), 36 and 98 are constant voltage circuits (second control voltage supply circuit), 41 and 93 are constant voltage circuits (first control voltage supply circuit), 45 , 106 are transistors (fourth transistor), 46, 50, 103, 107 are resistors (impedance circuit), 47, 108 are high-speed pulse passing circuits (second control power) Supply circuit), 49 and 102 are transistors (third transistors), 51 and 104 are high-speed pulse passing circuits (first control voltage supply circuits), 54 and 55 are zener diodes (clamp circuits), and 56 is a discharge circuit ( (Second control voltage discharge circuit), 57 is a discharge circuit (first control voltage discharge circuit), 58 is a supply circuit (second control voltage supply circuit), and 59 is a supply circuit (first control voltage supply circuit). It is.
Claims (8)
前記第1のトランジスタの通電可能方向とは逆方向にのみ通電可能であって、前記第1のトランジスタに対し並列に接続された第1の一方向通電回路と、
前記第2のトランジスタの通電可能方向とは逆方向にのみ通電可能であって、前記第2のトランジスタに対し並列に接続された第2の一方向通電回路と、
前記第1のトランジスタの制御入力端子対である制御端子と第1の主端子との間に接続されたインピーダンス回路からなる第1の制御電圧放電回路と、
前記第1のトランジスタの第2の主端子と制御端子との間に接続された第3のトランジスタおよびこの第3のトランジスタの制御入力端子対である制御端子と第1の主端子との間に接続されたインピーダンス回路からなり、前記第1のトランジスタの第2の主端子と制御端子との間の電圧変化率が、前記第2の一方向通電回路の通電可能方向において前記信号線間に与えられる信号が有する最大の電圧変化率よりも大きく且つ静電気による電圧変化率よりも小さく設定された第1の基準値を超えた場合に通電状態となる第1の制御電圧供給回路と、
前記第2のトランジスタの制御入力端子対である制御端子と第1の主端子との間に接続されたインピーダンス回路からなる第2の制御電圧放電回路と、
前記第2のトランジスタの第2の主端子と制御端子との間に接続された第4のトランジスタおよびこの第4のトランジスタの制御入力端子対である制御端子と第1の主端子との間に接続されたインピーダンス回路からなり、前記第2のトランジスタの第2の主端子と制御端子との間の電圧変化率が、前記第1の一方向通電回路の通電可能方向において前記信号線間に与えられる信号が有する最大の電圧変化率よりも大きく且つ静電気による電圧変化率よりも小さく設定された第2の基準値を超えた場合に通電状態となる第2の制御電圧供給回路とから構成されていることを特徴とする静電気保護回路。 The second main terminals are connected to each other so that the energization directions are opposite to each other, and the first main terminals are connected to different signal lines, or the first main terminals have the same conductivity type or junction type A first transistor and a second transistor connected in series between the signal lines by connecting the second main terminals to different signal lines ; and
A first one-way energization circuit that can be energized only in a direction opposite to the energizable direction of the first transistor, and is connected in parallel to the first transistor;
A second one-way energization circuit that can be energized only in a direction opposite to the energizable direction of the second transistor, and is connected in parallel to the second transistor;
A first control voltage discharging circuit comprising an impedance circuit connected between a control terminal which is a control input terminal pair of the first transistor and a first main terminal;
A third transistor connected between the second main terminal and the control terminal of the first transistor, and a control input terminal pair of the third transistor between the control terminal and the first main terminal The voltage change rate between the second main terminal of the first transistor and the control terminal is given between the signal lines in the energization possible direction of the second one-way energization circuit. A first control voltage supply circuit that is energized when exceeding a first reference value that is set to be greater than a maximum voltage change rate of a signal to be generated and smaller than a voltage change rate due to static electricity ;
A second control voltage discharge circuit comprising an impedance circuit connected between a control terminal which is a control input terminal pair of the second transistor and a first main terminal;
A fourth transistor connected between the second main terminal and the control terminal of the second transistor and a control input terminal pair of the fourth transistor between the control terminal and the first main terminal A voltage change rate between the second main terminal of the second transistor and the control terminal is provided between the signal lines in the energization possible direction of the first one-way energization circuit. And a second control voltage supply circuit that is energized when exceeding a second reference value that is set to be larger than the maximum voltage change rate of the generated signal and smaller than the voltage change rate due to static electricity. An electrostatic protection circuit characterized by having
前記第2の制御電圧供給回路は、前記第2のトランジスタの第2の主端子と制御端子との間に接続され、この間の電圧が、前記第1の一方向通電回路の通電可能方向において前記信号線間に与えられる信号電圧の最大レベルに対応して設定された第2の基準電圧を超えた場合に通電状態となる制御電圧供給回路をさらに備えていることを特徴とする請求項1記載の静電気保護回路。 The first control voltage supply circuit is connected between a second main terminal of the first transistor and a control terminal, and a voltage between the first control voltage supply circuit and the second unidirectional energization circuit in the energization possible direction. A control voltage supply circuit that is energized when exceeding a first reference voltage set corresponding to the maximum level of the signal voltage applied between the signal lines;
The second control voltage supply circuit is connected between a second main terminal of the second transistor and a control terminal, and the voltage between the second control voltage supply circuit and the control terminal in the energizable direction of the first one-way energization circuit. 2. The control voltage supply circuit according to claim 1 , further comprising a control voltage supply circuit that is energized when a second reference voltage set corresponding to the maximum level of the signal voltage applied between the signal lines is exceeded. ESD protection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001056824A JP3678156B2 (en) | 2001-03-01 | 2001-03-01 | ESD protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001056824A JP3678156B2 (en) | 2001-03-01 | 2001-03-01 | ESD protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002261241A JP2002261241A (en) | 2002-09-13 |
JP3678156B2 true JP3678156B2 (en) | 2005-08-03 |
Family
ID=18916787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001056824A Expired - Fee Related JP3678156B2 (en) | 2001-03-01 | 2001-03-01 | ESD protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3678156B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4857834B2 (en) * | 2006-03-17 | 2012-01-18 | 株式会社デンソー | Input protection circuit |
JP5015509B2 (en) * | 2006-07-27 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | Electrostatic protection circuit and semiconductor device |
US8144441B2 (en) | 2006-08-30 | 2012-03-27 | Triquint Semiconductor, Inc. | Electrostatic discharge protection circuit for compound semiconductor devices and circuits |
JP2009218296A (en) * | 2008-03-07 | 2009-09-24 | Rohm Co Ltd | Protection circuit |
US8279566B2 (en) * | 2008-04-30 | 2012-10-02 | Freescale Semiconductor, Inc. | Multi-voltage electrostatic discharge protection |
JP5396124B2 (en) * | 2009-03-30 | 2014-01-22 | 新日本無線株式会社 | Semiconductor electrostatic protection device |
JP4837081B2 (en) * | 2009-10-13 | 2011-12-14 | 株式会社日本自動車部品総合研究所 | Transmitter for differential communication |
JP5065424B2 (en) * | 2010-01-14 | 2012-10-31 | 株式会社日本自動車部品総合研究所 | Ringing suppression circuit |
JP5402917B2 (en) * | 2010-12-20 | 2014-01-29 | 株式会社デンソー | ESD protection circuit |
US9224724B2 (en) | 2012-05-30 | 2015-12-29 | Texas Instruments Incorporated | Mutual ballasting multi-finger bidirectional ESD device |
JP6405986B2 (en) * | 2014-12-22 | 2018-10-17 | セイコーエプソン株式会社 | Electrostatic protection circuit and semiconductor integrated circuit device |
JP6714824B2 (en) * | 2016-02-23 | 2020-07-01 | セイコーエプソン株式会社 | Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device |
JP6503395B2 (en) * | 2016-10-12 | 2019-04-17 | イーメモリー テクノロジー インコーポレイテッド | Electrostatic discharge circuit |
-
2001
- 2001-03-01 JP JP2001056824A patent/JP3678156B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002261241A (en) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100697750B1 (en) | Static protection circuit device and semiconductor integrated circuit device using same | |
US5781389A (en) | Transistor protection circuit | |
JP3678156B2 (en) | ESD protection circuit | |
US5963080A (en) | Undershoot hardened FET switch | |
US20070171590A1 (en) | Overcurrent detection circuit | |
CN101588062B (en) | Protection circuit for semiconductor integrated circuit, driving method and system therefor | |
US20140368958A1 (en) | Electrostatic protection circuit | |
US6650520B2 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
US20090316316A1 (en) | Electrical circuit | |
US8937793B2 (en) | Semiconductor device | |
US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
US10720922B1 (en) | Semiconductor device | |
JP2009543324A (en) | Electrostatic discharge protection device and method therefor | |
US20020067185A1 (en) | Failsafe interface circuit with extended drain devices | |
EP3306767B1 (en) | A circuit protection arrangement | |
JP6648895B2 (en) | Output circuit | |
US10879691B2 (en) | Unlockable switch inhibitor | |
KR101767327B1 (en) | protection circuit and method for protecting a circuit | |
US20020075619A1 (en) | Overvoltage protection circuit` | |
JPH02117211A (en) | Semiconductor device | |
JP4110701B2 (en) | Overvoltage protection circuit | |
US11196248B2 (en) | Bidirectional flat clamp device with shared voltage sensor circuit | |
US8879221B2 (en) | ESD protection without latch-up | |
JPH03222516A (en) | Semiconductor device | |
JP2007295252A (en) | Overvoltage protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |