JP5401928B2 - Solid-state imaging device and electronic apparatus - Google Patents

Solid-state imaging device and electronic apparatus Download PDF

Info

Publication number
JP5401928B2
JP5401928B2 JP2008285907A JP2008285907A JP5401928B2 JP 5401928 B2 JP5401928 B2 JP 5401928B2 JP 2008285907 A JP2008285907 A JP 2008285907A JP 2008285907 A JP2008285907 A JP 2008285907A JP 5401928 B2 JP5401928 B2 JP 5401928B2
Authority
JP
Japan
Prior art keywords
gate electrode
photodiode
solid
state imaging
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008285907A
Other languages
Japanese (ja)
Other versions
JP2010114273A (en
Inventor
泰一郎 渡部
明大 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008285907A priority Critical patent/JP5401928B2/en
Priority to EP09007482.4A priority patent/EP2133918B1/en
Priority to TW098119082A priority patent/TWI534994B/en
Priority to US12/480,351 priority patent/US8614759B2/en
Priority to KR1020090050878A priority patent/KR20090127828A/en
Priority to CN 200910151044 priority patent/CN101609837B/en
Publication of JP2010114273A publication Critical patent/JP2010114273A/en
Priority to US14/082,832 priority patent/US10199427B2/en
Application granted granted Critical
Publication of JP5401928B2 publication Critical patent/JP5401928B2/en
Priority to US16/228,244 priority patent/US10748958B2/en
Priority to US16/932,544 priority patent/US11489001B2/en
Priority to US17/902,664 priority patent/US11817473B2/en
Priority to US18/467,364 priority patent/US20240047504A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像装置、及び当該固体撮像装置を備えた電子機器に関する。   The present invention relates to a solid-state imaging device and an electronic apparatus including the solid-state imaging device.

ＣＭＯＳ型の固体撮像装置は、フォトダイオードと、複数のＭＯＳトランジスタとにより１画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じた信号電荷を生成し蓄積する光電変換素子であり、複数のＭＯＳトランジスタはフォトダイオードからの信号電荷を転送するための素子である。これらの画素においては、照射された光により信号電荷が得られ、得られた信号電荷は、画素毎の画素信号として出力される。このようにして出力された画素信号は、所定の信号処理回路によって処理され、映像信号として外部に出力される。   A CMOS type solid-state imaging device is configured by forming one pixel by a photodiode and a plurality of MOS transistors and arranging the plurality of pixels in a required pattern. The photodiode is a photoelectric conversion element that generates and accumulates signal charges according to the amount of received light, and the plurality of MOS transistors are elements for transferring signal charges from the photodiodes. In these pixels, a signal charge is obtained by the irradiated light, and the obtained signal charge is output as a pixel signal for each pixel. The pixel signal output in this way is processed by a predetermined signal processing circuit and output to the outside as a video signal.

近年、固体撮像装置の特性向上の為に、画素サイズの縮小や、飽和電荷量（Ｑｓ）及び感度の向上が図られている。下記特許文献１には、飽和電荷量（Ｑｓ）や、感度を低下させることなく、画素サイズの微細化を可能にするため、半導体基板の深さ方向に形成された縦型ゲート電極を有する電荷読み出しトランジスタが用いられた固体撮像装置について記載されている。   In recent years, in order to improve the characteristics of a solid-state imaging device, the pixel size is reduced and the saturation charge amount (Qs) and sensitivity are improved. The following Patent Document 1 discloses a charge having a vertical gate electrode formed in the depth direction of a semiconductor substrate in order to enable a reduction in pixel size without lowering a saturation charge amount (Qs) or sensitivity. A solid-state imaging device using a readout transistor is described.

図６８Ａに、特許文献１に記載された、従来の固体撮像装置の概略断面構成を示し、図６８Ｂに、その平面構成を示す。
図６８Ａ，Ｂに示すように、従来の固体撮像装置は、ｐ型の半導体基板２０３と、半導体基板２０３内に形成された各画素を構成するフォトダイオードＰＤと、電荷読み出しトランジスタＴｒとから構成される。 FIG. 68A shows a schematic cross-sectional configuration of a conventional solid-state imaging device described in Patent Document 1, and FIG. 68B shows its planar configuration.
As shown in FIGS. 68A and 68B, the conventional solid-state imaging device includes a p-type semiconductor substrate 203, a photodiode PD forming each pixel formed in the semiconductor substrate 203, and a charge readout transistor Tr. The

フォトダイオードＰＤは、半導体基板２０３の表面側に形成されたｐ型高濃度不純物領域（ｐ＋領域）２０６と、これに接して、裏面側に向う深さ方向に形成されたｎ型高濃度不純物領域（ｎ＋領域）２０５、ｎ型低濃度不純物領域（ｎ−領域）２０４と、から構成される。フォトダイオードＰＤを構成する主たるｐｎ接合ｊ０は、ｐ＋領域２０６と、ｎ＋領域２０５で形成される。また、図６８Ｂに示すように、フォトダイオードＰＤは、半導体基板２０３のフォトダイオード領域２６０内に形成され、画素毎に、画素分離領域２１０によって分離されている。 The photodiode PD includes a p-type high-concentration impurity region (p + region) 206 formed on the front surface side of the semiconductor substrate 203 and an n-type high-concentration impurity region formed in the depth direction toward the back surface side in contact therewith. (N + region) 205 and n-type low concentration impurity region (n− region) 204. A main pn junction j 0 constituting the photodiode PD is formed by a p + region 206 and an n + region 205. As shown in FIG. 68B, the photodiode PD is formed in the photodiode region 260 of the semiconductor substrate 203, and is separated by a pixel separation region 210 for each pixel.

電荷読み出しトランジスタＴｒは、フォトダイオードＰＤに蓄積された信号電荷を転送する為のＭＯＳトランジスタである。この電荷読み出しトランジスタＴｒは、半導体基板２０３の表面側に設けられたフローティングディフュージョン領域２０２と、ゲート絶縁膜２１８を介して、半導体基板２０３の表面側から深さ方向に形成される縦型ゲート電極２０１とから構成される。縦型ゲート電極２０１は、フローティングディフュージョン領域２０２に、ゲート絶縁膜２１８を介して接し、かつ、フォトダイオードＰＤのｐｎ接合ｊ０より深い位置まで形成された縦型ゲート電極２０１を有する。電荷読み出しトランジスタＴｒを構成する縦型ゲート電極２０１は、半導体基板２０３の表面側から、フォトダイオードＰＤのｐｎ接合ｊ０に達する深さまで形成された溝部に、ゲート絶縁膜２１８が形成され、このゲート絶縁膜２１８上の溝部を埋め込むことにより、柱状の縦型ゲート電極２０１が形成される。 The charge readout transistor Tr is a MOS transistor for transferring signal charges accumulated in the photodiode PD. The charge readout transistor Tr includes a vertical gate electrode 201 formed in a depth direction from the surface side of the semiconductor substrate 203 via a floating diffusion region 202 provided on the surface side of the semiconductor substrate 203 and a gate insulating film 218. It consists of. Vertical gate electrode 201, the floating diffusion region 202 in contact with the gate insulating film 218, and has a vertical gate electrode 201 formed to a position deeper than the pn junction j 0 of the photodiode PD. Vertical gate electrode 201 constituting the charge readout transistor Tr, from the surface side of the semiconductor substrate 203, a groove portion formed to a depth reaching the pn junction j 0 of the photodiode PD, the gate insulating film 218 is formed, the gate By filling the groove on the insulating film 218, a columnar vertical gate electrode 201 is formed.

この電荷読み出しトランジスタＴｒでは、転送チャネルは、縦型ゲート電極２０１に沿ってフォトダイオードＰＤを構成するｐｎ接合ｊ０から、フローティングディフュージョン領域２０２に達するように、半導体基板２０３の深さ方向に形成される。 In the charge readout transistor Tr, the transfer channel, the pn junction j 0 that constitutes the photodiode PD along the vertical gate electrode 201, so as to reach the floating diffusion region 202 is formed in the depth direction of the semiconductor substrate 203 The

また、この固体撮像装置は、図６８Ｂに示すように半導体基板２０３の裏面側から光を照射する裏面照射型の固体撮像装置とされ、電荷読み出しトランジスタＴｒを構成する縦型ゲート電極２０１は、フォトダイオードＰＤの中央位置に形成されている。   Further, as shown in FIG. 68B, this solid-state imaging device is a back-illuminated solid-state imaging device that irradiates light from the back side of the semiconductor substrate 203. The vertical gate electrode 201 constituting the charge readout transistor Tr It is formed at the center position of the diode PD.

このような構成を有する固体撮像装置では、裏面側から入射した光は、フォトダイオードＰＤにより光電変換され、フォトダイオードＰＤに信号電荷が蓄積される。そして、電荷読み出しトランジスタＴｒの縦型ゲート電極２０１に正電圧を印加することにより、フォトダイオードＰＤに蓄積された信号電荷は、転送チャネルを転送されて、半導体基板２０３表面に形成されたフローティングディフュージョン領域２０２に読み出される。   In the solid-state imaging device having such a configuration, light incident from the back side is photoelectrically converted by the photodiode PD, and signal charges are accumulated in the photodiode PD. Then, by applying a positive voltage to the vertical gate electrode 201 of the charge readout transistor Tr, the signal charge accumulated in the photodiode PD is transferred through the transfer channel, and the floating diffusion region formed on the surface of the semiconductor substrate 203 202 is read.

このように、半導体基板２０３の深さ方向にフォトダイオードＰＤを形成し、縦型ゲート電極２０１で、フォトダイオードＰＤに蓄積された信号電荷を読み出す構成とされている。これにより、画素を微細化した場合でも、フォトダイオードＰＤの飽和電荷量（Ｑｓ）や、感度を低下させることがない。また、裏面照射型とすることにより、光照射側には、ＭＯＳトランジスタや、配線層が形成されないため、開口面積を大きくとることができる。   As described above, the photodiode PD is formed in the depth direction of the semiconductor substrate 203, and the signal charges accumulated in the photodiode PD are read out by the vertical gate electrode 201. Thereby, even when the pixel is miniaturized, the saturation charge amount (Qs) and sensitivity of the photodiode PD are not lowered. Further, since the back irradiation type is used, a MOS transistor and a wiring layer are not formed on the light irradiation side, so that an opening area can be increased.

一方、図６９Ａ，Ｂに、縦型ゲート電極を用いない従来の固体撮像装置の要部の概略断面構成と、平面構成を示す。図６９Ａ，Ｂにおいて、図６８Ａ，Ｂに対応する部分には同一符号を付し、重複説明を省略する。図６９Ａに示すように、縦型ゲート電極ではない、通常の平面型のゲート電極３０１を用いた場合、ゲート電極３０１は、フォトダイオードＰＤが形成されているフォトダイオード領域２６０の外周部の半導体基板２０３上面に、ゲート絶縁膜２１８を介して形成されている。   On the other hand, FIGS. 69A and 69B show a schematic cross-sectional configuration and a planar configuration of a main part of a conventional solid-state imaging device that does not use a vertical gate electrode. In FIGS. 69A and 69B, parts corresponding to those in FIGS. As shown in FIG. 69A, when a normal planar gate electrode 301 that is not a vertical gate electrode is used, the gate electrode 301 is a semiconductor substrate on the outer periphery of the photodiode region 260 where the photodiode PD is formed. A gate insulating film 218 is formed on the upper surface 203.

ところで、フォトダイオードＰＤの飽和電荷量（Ｑｓ）は、フォトダイオードＰＤを構成するｐｎ接合ｊ０の静電容量に比例する。一般にフォトダイオードＰＤの中央付近は、不純物濃度が高く形成されるため単位面積あたりの静電容量は高く、逆に、画素端となるフォトダイオードＰＤの端部における静電容量は低い。すなわち、図６８，６９で示すフォトダイオードＰＤでは、破線で囲む部分（フォトダイオード領域２６０の中央付近）において、静電容量が大きく形成されており、単位面積当たりの飽和電荷量（Ｑｓ）も高い。 Incidentally, the saturation charge amount of the photodiode PD (Qs) is proportional to the capacitance of the pn junction j 0 that constitutes the photodiode PD. Generally, the vicinity of the center of the photodiode PD is formed with a high impurity concentration, so that the capacitance per unit area is high, and conversely, the capacitance at the end of the photodiode PD serving as the pixel end is low. That is, in the photodiode PD shown in FIGS. 68 and 69, a large capacitance is formed in a portion surrounded by a broken line (near the center of the photodiode region 260), and the saturation charge amount (Qs) per unit area is also high. .

そうすると、図６８Ａ，Ｂで示す例では、ゲート電極３０１は、フォトダイオード領域２６０の外周部に形成されるためフォトダイオードＰＤが飽和電荷量（Ｑｓ）は失われない。
しかしながら、図６９Ａ，Ｂに示す例のように、縦型ゲートをフォトダイオードの中心に配置した場合は、フォトダイオードＰＤの中で、静電容量が高かった部分に縦型ゲート電極２０１が埋め込まれて形成されてしまうこととなる。そうすると、フォトダイオードＰＤでは、縦型ゲート電極２０１が形成される領域と、その周りの面積分の飽和電荷量（Ｑｓ）の損失が懸念される。 68A and 68B, the gate electrode 301 is formed on the outer periphery of the photodiode region 260, so that the photodiode PD does not lose the saturation charge amount (Qs).
However, when the vertical gate is arranged at the center of the photodiode as in the example shown in FIGS. 69A and 69B, the vertical gate electrode 201 is embedded in the photodiode PD where the capacitance is high. Will be formed. Then, in the photodiode PD, there is a concern about loss of the saturation charge amount (Qs) corresponding to the area where the vertical gate electrode 201 is formed and the area around it.

また、図６８に示すように縦型ゲート電極２０１と、フローティングディフュージョン領域２０２を、画素を構成するフォトダイオードＰＤの中心に配置した場合には、複数画素によるフローティングディフュージョン領域２０２の共有が難しく、画素サイズの縮小が困難である。また、フォトダイオードＰＤに蓄積された電荷は、電荷読み出しトランジスタＴｒの転送チャネルを伝って半導体基板２０３表面に形成されたフローティングディフュージョン領域２０２に転送される。このため、電荷読み出しトランジスタＴｒのゲート部に欠陥が存在する場合には、電荷の転送不良が生じたり、大きな暗電流の発生の原因となったりすると考えられる。この場合の欠陥とは、縦型ゲート電極２０１を形成する際に形成する深溝部の加工により発生する欠陥や界面準位である。   As shown in FIG. 68, when the vertical gate electrode 201 and the floating diffusion region 202 are arranged at the center of the photodiode PD constituting the pixel, it is difficult to share the floating diffusion region 202 by a plurality of pixels. It is difficult to reduce the size. The charge accumulated in the photodiode PD is transferred to the floating diffusion region 202 formed on the surface of the semiconductor substrate 203 through the transfer channel of the charge reading transistor Tr. For this reason, when there is a defect in the gate portion of the charge readout transistor Tr, it is considered that a charge transfer failure occurs or a large dark current is generated. The defect in this case is a defect or an interface state generated by processing a deep groove portion formed when the vertical gate electrode 201 is formed.

特開２００５−２２３０８４号公報Japanese Patent Laying-Open No. 2005-223084

上述の点に鑑み、本発明は、飽和電荷量（Ｑｓ）の増加や、感度の向上が図られ、かつ、信号電荷の転送効率の良い固体撮像装置と、その固体撮像装置を用いた電子機器を提供するものである。   In view of the above, the present invention provides a solid-state imaging device with an increased saturation charge amount (Qs) and improved sensitivity, and a high signal charge transfer efficiency, and an electronic apparatus using the solid-state imaging device. Is to provide.

上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は以下の構成を有する。まず、半導体基板の深さ方向に形成される埋め込み型のフォトダイオードを有する。そして、１画素を構成する前記フォトダイオードが形成されたフォトダイオード領域の周辺部に、前記半導体基板の表面から、ゲート絶縁膜を介してフォトダイオードに達する深さにまで形成された縦型ゲート電極を有する。また、半導体基板の表面上にゲート絶縁膜を介して、縦型ゲート電極と一体に形成された平面型ゲート電極と、半導体基板の表面側に形成された、フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョン領域とを有する。フォトダイオードと、縦型ゲート電極及び平面型ゲート電極と、フローティングディフュージョン領域とから電荷読み出しトランジスタが構成されている。また、平面配置で、縦型ゲート電極とフローティングディフュージョン領域とが、フォトダイオード領域内に配置されている。さらに、半導体基板の裏面側からフォトダイオードに光が入射する。
ここで、「フォトダイオード領域」とは、半導体基板内に形成されたフォトダイオードを平面視した際に、フォトダイオードが形成されている領域とする。 In order to solve the above problems and achieve the object of the present invention, the solid-state imaging device of the present invention has the following configuration. First, an embedded photodiode is formed in the depth direction of the semiconductor substrate. A vertical gate electrode formed on the periphery of the photodiode region where the photodiode constituting one pixel is formed from the surface of the semiconductor substrate to a depth reaching the photodiode through a gate insulating film. Have Also, a planar gate electrode formed integrally with the vertical gate electrode is accumulated on the surface of the semiconductor substrate via a gate insulating film, and signal charges read from the photodiode formed on the surface side of the semiconductor substrate are accumulated. Floating diffusion region . A charge readout transistor is composed of a photodiode, a vertical gate electrode and a planar gate electrode, and a floating diffusion region . Further, in a planar arrangement, the vertical gate electrode and the floating diffusion region are arranged in the photodiode region. Further, light enters the photodiode from the back side of the semiconductor substrate.
Here, the “photodiode region” is a region where the photodiode is formed when the photodiode formed in the semiconductor substrate is viewed in plan.

本発明の固体撮像装置では、縦型ゲート電極に読み出しの為の電位を印加した場合、フォトダイオード領域内の電位勾配が、フローティングディフュージョン領域に向けて深くなるように変化される。これにより、フォトダイオードに蓄積された信号電荷は、電位勾配に沿って転送される。   In the solid-state imaging device of the present invention, when a potential for reading is applied to the vertical gate electrode, the potential gradient in the photodiode region is changed so as to become deeper toward the floating diffusion region. Thereby, the signal charge accumulated in the photodiode is transferred along the potential gradient.

また、本発明の電子機器は、光学レンズと、上記固体撮像装置と、固体撮像装置からの出力信号を処理する信号処理回路とを含み構成される。
ここで、「フォトダイオード領域」とは、半導体基板内に形成されたフォトダイオードを平面視した際に、フォトダイオードが形成されている領域とする。 The electronic device of the present invention includes an optical lens, a solid-state image capturing device, Ru is configured and a signal processing circuit for processing an output signal from the solid-state imaging device.
In here, the term "photodiode region", a photodiode formed in a semiconductor substrate in a plan view, a region where the photodiode is formed.

本発明の電子機器では、固体撮像装置において、縦型ゲート電極に読み出しの為の電位を印加した場合、フォトダイオード領域内の電位勾配が、フローティングディフュージョン領域に向けて深くなるように変化される。これにより、フォトダイオードに蓄積された信号電荷は、電位勾配に沿って転送される。   In the electronic apparatus of the present invention, in the solid-state imaging device, when a potential for reading is applied to the vertical gate electrode, the potential gradient in the photodiode region is changed so as to become deeper toward the floating diffusion region. Thereby, the signal charge accumulated in the photodiode is transferred along the potential gradient.

本発明によれば、飽和電荷量（Ｑｓ）の増加や、感度の向上が図られた固体撮像装置を得ることができる。また、本発明によれば、飽和電荷量（Ｑｓ）や感度の向上が可能であり、より高画質化された電子機器を得ることができる。   According to the present invention, it is possible to obtain a solid-state imaging device in which the saturation charge amount (Qs) is increased and the sensitivity is improved. Further, according to the present invention, the saturation charge amount (Qs) and sensitivity can be improved, and an electronic device with higher image quality can be obtained.

以下、図１〜図６７を参照して本発明の実施の形態を説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

［固体撮像装置の全体構造］
まず、図１を用いて、以下に説明する第１の実施形態及び第２の実施形態が適用されるＣＭＯＳ型の固体撮像装置、すなわち、ＣＭＯＳイメージセンサの全体構造について説明する。 [Overall structure of solid-state imaging device]
First, the overall structure of a CMOS solid-state imaging device, that is, a CMOS image sensor to which the first and second embodiments described below are applied will be described with reference to FIG.

図１に示す固体撮像装置１は、Ｓｉからなる半導体基板１３上に配列された複数の画素２から構成される撮像領域３と、撮像領域３の周辺回路としての垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。   A solid-state imaging device 1 shown in FIG. 1 includes an imaging region 3 composed of a plurality of pixels 2 arranged on a semiconductor substrate 13 made of Si, a vertical drive circuit 4 as a peripheral circuit of the imaging region 3, and a column signal. A processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8 and the like are configured.

画素２は、光電変換素子であるフォトダイオードと、複数のＭＯＳトランジスタとから構成され、半導体基板１３上に、２次元アレイ状に規則的に複数配列される。   The pixels 2 are composed of photodiodes that are photoelectric conversion elements and a plurality of MOS transistors, and a plurality of pixels 2 are regularly arranged in a two-dimensional array on the semiconductor substrate 13.

撮像領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。そして、撮像領域３は、実際に光を受光し、光電変換によって生成された信号電荷を蓄積することのできる有効画素領域と、有効画素領域の周囲に形成され、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成される。   The imaging region 3 is composed of pixels 2 regularly arranged in a two-dimensional array. The imaging area 3 is an optical area that is actually received light and can store signal charges generated by photoelectric conversion, and an optical area that is formed around the effective pixel area and serves as a reference for the black level. And a black reference pixel region for outputting black.

制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。   The control circuit 8 generates a clock signal, a control signal, and the like that serve as a reference for operations of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock. To do. The clock signal and control signal generated by the control circuit 8 are input to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.

垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。   The vertical drive circuit 4 is configured by a shift register, for example, and selectively scans each pixel 2 in the imaging region 3 in the vertical direction sequentially in units of rows. Then, the pixel signal based on the signal charge generated according to the amount of light received in the photodiode of each pixel 2 is supplied to the column signal processing circuit 5 through the vertical signal line.

カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線９０とのあいだに設けられている。   The column signal processing circuit 5 is arranged, for example, for each column of the pixels 2, and a signal output from the pixels 2 for one row is sent to the black reference pixel region (not shown, but around the effective pixel region) for each pixel column. Signal processing such as noise removal and signal amplification. A horizontal selection switch (not shown) is provided between the output stage of the column signal processing circuit 5 and the horizontal signal line 90.

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線９０に出力させる。   The horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 90.

出力回路７は、カラム信号処理回路５の各々から水平信号線９０を通して、順次に供給される信号に対し、信号処理を行って出力する。
以下に説明する第１〜第５６の実施形態における固体撮像装置は、図１における固体撮像装置１を構成するものであり、特に有効撮像領域における画素の断面構成を示すものである。 The output circuit 7 performs signal processing and outputs the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 90.
The solid-state imaging device according to the first to 56th embodiments described below constitutes the solid-state imaging device 1 in FIG. 1, and particularly shows a cross-sectional configuration of pixels in an effective imaging region.

〈第１の実施形態〉
［縦型ゲート電極を２つ有する例］
図２に本発明の第１の実施形態に係る固体撮像装置の概略平面構成を示し、図３に、図２のＡ−Ａ線上に沿う概略断面構成を示す。図２、及び図３は、１画素を構成する要部の平面図、及び断面図である。図２，３に示すように、本実施形態例の固体撮像装置は、半導体基板１３内に形成されたフォトダイオードＰＤと、電荷読み出しトランジスタＴｒとを有する。電荷読み出しトランジスタＴｒは、フォトダイオードＰＤ周辺部に形成された２つの縦型ゲート電極１２ａ，１２ｂと、フォトダイオード領域６０の角部から外側の領域に架けて形成されたフローティングディフュージョン領域１１とから構成される。本実施形態例においては、本発明の第１導電型をｐ型とし、第２導電型をｎ型として、以下に説明する。 <First Embodiment>
[Example with two vertical gate electrodes]
FIG. 2 shows a schematic plan configuration of the solid-state imaging device according to the first embodiment of the present invention, and FIG. 3 shows a schematic cross-sectional configuration along the line AA in FIG. 2 and 3 are a plan view and a cross-sectional view of a main part constituting one pixel. As shown in FIGS. 2 and 3, the solid-state imaging device according to the present embodiment includes a photodiode PD formed in a semiconductor substrate 13 and a charge readout transistor Tr. The charge readout transistor Tr includes two vertical gate electrodes 12a and 12b formed in the periphery of the photodiode PD, and a floating diffusion region 11 formed to extend from the corner of the photodiode region 60 to the outer region. Is done. In this embodiment, the first conductivity type of the present invention will be described as p-type, and the second conductivity type will be described as n-type.

半導体基板１３は、ｐ型のシリコン基板で構成される。
フォトダイオードＰＤは、半導体基板１３の内部において、半導体基板１３の裏面側から表面側に順に形成されたｎ型の不純物領域（ｎ領域）１４、ｎ型の高濃度不純物領域（ｎ＋領域）１５、ｐ型の高濃度不純物領域（ｐ＋領域）１６で構成される。このフォトダイオードＰＤは、主に、ｐ＋領域１６とｎ＋領域１５との接合面であるｐｎ接合ｊにより構成されるものである。本実施形態例においては、図２に示すように、フォトダイオードＰＤは、正面視で略正方形状のフォトダイオード領域６０内に形成され、フォトダイオード領域６０は、ｐ型の半導体基板１３で構成される画素分離領域１０により、画素毎に区画される。本実施形態例では、フォトダイオード領域６０を正方形状としているが、正方形状に限られるものではなく、矩形状や多角形状、種々の形状とすることができる。本実施形態例では、簡単の為、フォトダイオード領域６０を正方形状としている。
尚、図２に示す平面図では、画素分離領域１０内にフォトダイオードＰＤが形成されている領域をフォトダイオード領域６０として図示している。 The semiconductor substrate 13 is composed of a p-type silicon substrate.
The photodiode PD includes an n-type impurity region (n region) 14 and an n-type high-concentration impurity region (n + region) 15 formed in this order from the back surface side to the front surface side of the semiconductor substrate 13. , P-type high concentration impurity region (p + region) 16. This photodiode PD is mainly composed of a pn junction j which is a junction surface between the p + region 16 and the n + region 15. In the present embodiment, as shown in FIG. 2, the photodiode PD is formed in a substantially square photodiode region 60 when viewed from the front, and the photodiode region 60 is configured by a p-type semiconductor substrate 13. Each pixel is divided by the pixel separation region 10. In this embodiment, the photodiode region 60 has a square shape, but is not limited to a square shape, and may be a rectangular shape, a polygonal shape, or various shapes. In this embodiment, the photodiode region 60 has a square shape for simplicity.
In the plan view shown in FIG. 2, a region where the photodiode PD is formed in the pixel isolation region 10 is illustrated as a photodiode region 60.

縦型ゲート電極１２ａ，１２ｂは、フォトダイオード領域６０の外周部であって、フォトダイオード領域６０の１つの角部を挟む二辺に沿うように１つずつ、計２つ形成されている。すなわち、平面視したときに多角形状、図２では正方形状をなすフォトダイオード領域６０の隣り合う二辺に沿って、１つずつ形成されている。また、このときの縦型ゲート電極１２ａ，１２ｂの断面形状は長方形とされ、断面形状の長軸方向が、縦型ゲート電極１２ａ，１２ｂが形成されるフォトダイオード領域６０の辺と平行となるように配置されている。そして、縦型ゲート電極１２ａ，１２ｂは、半導体基板１３の表面から、半導体基板１３内に形成されたフォトダイオードＰＤのｐｎ接合ｊに接する深さまで、ゲート絶縁膜１８を介して半導体基板１３内に埋め込まれて形成されている。縦型ゲート電極１２ａ，１２ｂの低部を含む下部周辺部に対応した部分においては、フォトダイオードＰＤを構成するｎ＋領域１５とゲート絶縁膜１８との間に、ｐ＋領域１６よりも不純物濃度の低いｐ型低不純物濃度領域（ｐ−領域）１７が形成されている。また、フォトダイオードＰＤを構成するｐ＋領域１６において、ゲート絶縁膜１８の近傍部分も、ｐ型低不純物濃度領域（ｐ−領域）１７として形成されている。 The vertical gate electrodes 12 a and 12 b are formed in total, two each one along the two outer sides of the photodiode region 60 and sandwiching one corner of the photodiode region 60. That is, it is formed one by one along two adjacent sides of the photodiode region 60 that is polygonal when viewed in plan, and is square in FIG. At this time, the vertical gate electrodes 12a and 12b have a rectangular cross-sectional shape, and the long axis direction of the cross-sectional shape is parallel to the side of the photodiode region 60 where the vertical gate electrodes 12a and 12b are formed. Is arranged. The vertical gate electrodes 12 a and 12 b are formed in the semiconductor substrate 13 through the gate insulating film 18 from the surface of the semiconductor substrate 13 to a depth in contact with the pn junction j of the photodiode PD formed in the semiconductor substrate 13. It is embedded and formed. In the portion corresponding to the lower peripheral portion including the lower portion of the vertical gate electrodes 12a and 12b, the impurity concentration is higher than the p + region 16 between the n + region 15 and the gate insulating film 18 constituting the photodiode PD. A low p-type low impurity concentration region (p − region) 17 is formed. In the p + region 16 constituting the photodiode PD, the vicinity of the gate insulating film 18 is also formed as a p-type low impurity concentration region (p − region) 17.

フローティングディフュージョン領域１１は、ｎ型高濃度不純物領域（ｎ＋）により、縦型ゲート電極１２ａ，１２ｂに隣接するフォトダイオード領域６０の角部から、フォトダイオード領域６０の外側に架けて、半導体基板１３の表面側の領域に形成されている。そして、フローティングディフュージョン領域１１は、２つの縦型ゲート電極１２ａ，１２ｂにより共有されている。本実施形態例においては、フローティングディフュージョン領域１１は、縦型ゲート電極１２ａ，１２ｂに、ゲート絶縁膜１８を介して接触するように形成されている。 The floating diffusion region 11 is extended from the corner of the photodiode region 60 adjacent to the vertical gate electrodes 12a and 12b to the outside of the photodiode region 60 by the n-type high concentration impurity region (n + ). It is formed in the area | region of the surface side of. The floating diffusion region 11 is shared by the two vertical gate electrodes 12a and 12b. In the present embodiment, the floating diffusion region 11 is formed so as to be in contact with the vertical gate electrodes 12 a and 12 b via the gate insulating film 18.

そして、半導体基板１３内に、ゲート絶縁膜１８を介して形成された２つの縦型ゲート電極１２ａ，１２ｂと、フローティングディフュージョン領域１１により、電荷読み出しトランジスタＴｒが構成される。   The two vertical gate electrodes 12a and 12b formed in the semiconductor substrate 13 via the gate insulating film 18 and the floating diffusion region 11 constitute a charge reading transistor Tr.

その他、本実施形態例の固体撮像装置では、１画素を構成するリセットトランジスタ、アンプトランジスタ、選択トランジスタ等、所望のＭＯＳトランジスタが、半導体基板１３のフォトダイオード領域６０周辺に構成されるが、図２においては図示を省略する。また、半導体基板１３の表面側には、それぞれのＭＯＳトランジスタを駆動するための配線層が層間絶縁膜を介して複数層形成される。   In addition, in the solid-state imaging device according to the present embodiment, desired MOS transistors such as a reset transistor, an amplifier transistor, and a selection transistor constituting one pixel are configured around the photodiode region 60 of the semiconductor substrate 13. In FIG. In addition, a plurality of wiring layers for driving each MOS transistor are formed on the surface side of the semiconductor substrate 13 via an interlayer insulating film.

本実施形態例の固体撮像装置は、半導体基板１３の表面側から光を照射する表面照射型の固体撮像装置として用いてもよいし、半導体基板１３の裏面側から光を照射する裏面照射型の固体撮像装置として用いてもよい。
表面照射型の場合には、半導体基板１３の表面側から、オンチップレンズ、及びカラーフィルタ膜等を介して光が入射され、裏面照射型の場合には、半導体基板１３の裏面側から、オンチップレンズ、及びカラーフィルタ膜等を介して光が入射されることとなる。 The solid-state imaging device according to this embodiment may be used as a front-illuminated solid-state imaging device that emits light from the front surface side of the semiconductor substrate 13 or a back-illuminated type that emits light from the back surface side of the semiconductor substrate 13. You may use as a solid-state imaging device.
In the case of the front side irradiation type, light is incident from the front side of the semiconductor substrate 13 through an on-chip lens and a color filter film. In the case of the back side irradiation type, the light is turned on from the back side of the semiconductor substrate 13. Light enters through the chip lens and the color filter film.

［駆動方法］
以上の構成を有する本実施形態例の固体撮像装置における駆動方法を説明する。 [Driving method]
A driving method in the solid-state imaging device of the present embodiment having the above-described configuration will be described.

まず、固体撮像装置のオンチップレンズが形成された側から光Ｌを照射する。そうすると、オンチップレンズにより集光された光は、半導体基板１３内のフォトダイオードＰＤに入射される。   First, the light L is irradiated from the side where the on-chip lens of the solid-state imaging device is formed. Then, the light condensed by the on-chip lens is incident on the photodiode PD in the semiconductor substrate 13.

そして、フォトダイオードＰＤに入射した光は、ｎ領域１４や、ｐｎ接合ｊ部分において光電変換し、フォトダイオードＰＤにおいて信号電荷が生成される。生成された信号電荷は、ｎ＋領域１５に形成される電位の井戸に蓄積される。本実施形態例の固体撮像装置では、信号電荷の蓄積時に、縦型ゲート電極１２ａ，１２ｂに負電圧を印加しておく。そうすると、本実施形態例の縦型ゲート電極１２ａ，１２ｂ及びゲート絶縁膜１８の底部周辺には、ｐ−領域１７が形成されていることにより、ゲート絶縁膜１８を介した縦型ゲート電極１２ａ，１２ｂの底部には、ホールがピン留めされる。このように、ホールがピン留めされる、ホールピニングが起こることにより、信号電荷の蓄積時において、縦型ゲート電極１２ａ，１２ｂ及びゲート絶縁膜１８底部から入る暗電流ノイズをｐ−領域１７内に閉じ込めることができる。これにより、フォトダイオードＰＤに到達する暗電流を低減することができる。 The light incident on the photodiode PD is photoelectrically converted in the n region 14 and the pn junction j portion, and signal charges are generated in the photodiode PD. The generated signal charge is accumulated in a potential well formed in the n + region 15. In the solid-state imaging device according to this embodiment, a negative voltage is applied to the vertical gate electrodes 12a and 12b when signal charges are accumulated. As a result, the p-region 17 is formed around the bottoms of the vertical gate electrodes 12a and 12b and the gate insulating film 18 of the present embodiment example, so that the vertical gate electrodes 12a, 12a, A hole is pinned to the bottom of 12b. As described above, hole pinning, in which holes are pinned, causes dark current noise that enters from the bottoms of the vertical gate electrodes 12a and 12b and the gate insulating film 18 in the p-region 17 during signal charge accumulation. Can be confined. Thereby, the dark current reaching the photodiode PD can be reduced.

信号電荷の蓄積後、縦型ゲート電極１２ａ，１２ｂに正電圧を印加する。ここで、２つの縦型ゲート電極１２ａ，１２ｂには、同電位を印加する。図４に、２つの縦型ゲート電極１２ａ，１２ｂに信号電荷読み出しのための電位を印加したときにフォトダイオード領域６０内で発生するポテンシャルを、等高線表示で示す。図４に示すように、２つの縦型ゲート電極１２ａ，１２ｂに信号読み出しの為の電位を印加すると、縦型ゲート電極１２ａ，１２ｂで挟まれたフォトダイオード領域６０の角部に向って矢印Ｒ１で示すように、ポテンシャルが深くなっていることがわかる。そして、本実施形態例では、縦型ゲート電極１２ａ，１２ｂで挟まれるフォトダイオード領域６０の角部からフォトダイオード領域６０の外側領域にかけてフローティングディフュージョン領域１１が形成されている。このため、縦型ゲート電極１２ａ，１２ｂへ正電圧を印加することによりフォトダイオード領域６０内にポテンシャル勾配が形成され、蓄積された信号電荷が、図２、図３の矢印Ｒ１で示す方向に、ポテンシャル勾配に沿って転送される。そして、信号電荷は、結果的にフローティングディフュージョン領域１１に読み出される。 After the signal charge is accumulated, a positive voltage is applied to the vertical gate electrodes 12a and 12b. Here, the same potential is applied to the two vertical gate electrodes 12a and 12b. FIG. 4 shows the potential generated in the photodiode region 60 when the potential for reading out signal charges is applied to the two vertical gate electrodes 12a and 12b in contour lines. As shown in FIG. 4, when a signal readout potential is applied to the two vertical gate electrodes 12a and 12b, an arrow R points toward the corner of the photodiode region 60 sandwiched between the vertical gate electrodes 12a and 12b. As can be seen from FIG. 1 , the potential is deeper. In this embodiment, the floating diffusion region 11 is formed from the corner of the photodiode region 60 sandwiched between the vertical gate electrodes 12 a and 12 b to the outer region of the photodiode region 60. Therefore, the vertical gate electrodes 12a, potential gradient in the photodiode region 60 is formed by applying a positive voltage to 12b, the stored signal charges, in the direction shown in Figure 2, an arrow R 1 in FIG. 3 , Transferred along the potential gradient. As a result, the signal charge is read to the floating diffusion region 11.

すなわち、縦型ゲート電極１２ａ，１２ｂに正電圧を印加することにより、この縦型ゲート電極１２ａ，１２ｂに印加された電位に影響されてフォトダイオード領域６０内のポテンシャルが、縦型ゲート電極１２ａ，１２ｂが形成された位置に向って深くなる。本実施形態例では、縦型ゲート電極１２ａ，１２ｂが、フォトダイオード領域６０の１つの角部を挟む外周部の二辺に沿うように１つずつ形成されているので、特に、縦型ゲート電極１２ａ，１２ｂで挟まれた部分のポテンシャルが深くなる。そして、ポテンシャルが深くなる位置にフローティングディフュージョン領域１１が形成されているので、フォトダイオードＰＤに蓄積された信号電荷は、ポテンシャルの谷に沿うようにして、フローティングディフュージョン領域１１に読み出されるのである。   That is, when a positive voltage is applied to the vertical gate electrodes 12a and 12b, the potential in the photodiode region 60 is affected by the potential applied to the vertical gate electrodes 12a and 12b, so that the potential in the vertical gate electrodes 12a and 12b It becomes deeper toward the position where 12b is formed. In the present embodiment example, the vertical gate electrodes 12a and 12b are formed one by one along the two sides of the outer peripheral portion sandwiching one corner of the photodiode region 60. In particular, the vertical gate electrodes The potential between the portions 12a and 12b is deepened. Since the floating diffusion region 11 is formed at a position where the potential becomes deep, the signal charge accumulated in the photodiode PD is read out to the floating diffusion region 11 along the potential valley.

このように、本実施形態例では、電荷読み出しトランジスタＴｒによりフォトダイオード領域６０内のポテンシャルの勾配を変化させて信号電荷を読み出すことができるので、従来の転送チャネルのみを伝うことなく、信号電荷が読み出される。これにより、縦型ゲート電極１２ａ，１２ｂの側面に生じる欠陥の影響を受けることなく、信号電荷の転送を行うことができる。このため、信号電荷の転送不良や暗電流の発生を抑制することができる。   As described above, in this embodiment, the signal charge can be read out by changing the potential gradient in the photodiode region 60 by the charge reading transistor Tr, so that the signal charge can be transmitted without passing through only the conventional transfer channel. Read out. Thereby, signal charges can be transferred without being affected by defects generated on the side surfaces of the vertical gate electrodes 12a and 12b. For this reason, it is possible to suppress the transfer failure of signal charges and the generation of dark current.

また、本実施形態例では、縦型ゲート電極１２ａ，１２ｂは、フォトダイオード領域６０の外周部に形成されているので、従来のようにフォトダイオードＰＤの中央に縦型ゲート電極を形成する場合よりも縦型ゲート電極１２ａ，１２ｂとその周りの面積分の飽和電荷量（Ｑｓ）の損失を低減することができる。すなわち、通常、単位面積あたりの静電容量が高い部分である、フォトダイオードＰＤ中央部分の飽和電荷量（Ｑｓ）の損失を低減することができる。そして、これにより、飽和電荷量（Ｑｓ）及び感度の向上が図られる。   In the present embodiment, the vertical gate electrodes 12a and 12b are formed on the outer periphery of the photodiode region 60, so that the vertical gate electrode is formed at the center of the photodiode PD as in the prior art. In addition, the loss of the saturation charge amount (Qs) corresponding to the vertical gate electrodes 12a and 12b and the area around them can be reduced. That is, the loss of the saturation charge amount (Qs) at the center portion of the photodiode PD, which is usually a portion having a high capacitance per unit area, can be reduced. Thereby, the saturation charge amount (Qs) and the sensitivity are improved.

〈第２の実施形態〉
［縦型ゲート電極を２つ有する例］
図５に本発明の第２の実施形態に係る固体撮像装置の概略平面構成を示し、図６に図Ｂ−Ｂ線上に沿う断面構成を示す。本実施形態例は、第１の実施形態のと、フローティングディフュージョン領域１１が形成される位置が異なる例である。図５，６において、図２，３に対応する部分には同一符号を付し重複説明を省略する。 <Second Embodiment>
[Example with two vertical gate electrodes]
FIG. 5 shows a schematic plan configuration of a solid-state imaging device according to the second embodiment of the present invention, and FIG. 6 shows a cross-sectional configuration along the line BB in FIG. The present embodiment is an example in which the position where the floating diffusion region 11 is formed is different from that of the first embodiment. 5 and 6, parts corresponding to those in FIGS.

本実施形態例の固体撮像装置では、フローティングディフュージョン領域１１が、縦型ゲート電極１２ａ，１２ｂで挟まれるフォトダイオード領域６０の角部からフォトダイオード領域６０内部にかけて、半導体基板１３の表面側に形成されている。そして、２つの縦型ゲート電極１２ａ，１２ｂにより、このフローティングディフュージョン領域１１は共有されている。本実施形態例においては、フローティングディフュージョン領域１１は、縦型ゲート電極１２ａ，１２ｂに、ゲート絶縁膜１８を介して接触するように形成されている。   In the solid-state imaging device of the present embodiment, the floating diffusion region 11 is formed on the surface side of the semiconductor substrate 13 from the corner of the photodiode region 60 sandwiched between the vertical gate electrodes 12a and 12b to the inside of the photodiode region 60. ing. The floating diffusion region 11 is shared by the two vertical gate electrodes 12a and 12b. In the present embodiment, the floating diffusion region 11 is formed so as to be in contact with the vertical gate electrodes 12 a and 12 b via the gate insulating film 18.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ，１２ｂへの正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って、矢印Ｒ１に示す方向に転送される。そして、この信号電荷は、結果的にフローティングディフュージョン領域１１に読み出される。 Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD follows a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12a and 12b. It is transferred in the direction indicated by arrow R 1. As a result, this signal charge is read out to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第３の実施形態〉
［縦型ゲート電極２つと、平面型ゲート電極を有する例］
図７に本発明の第３の実施形態に係る固体撮像装置の概略平面構成を示し、図８に図７のＣ−Ｃ線上に沿う断面構成を示す。図７，８において、図２，３に対応する部分には、同一符号を付し重複説明を省略する。 <Third Embodiment>
[Example of having two vertical gate electrodes and a planar gate electrode]
FIG. 7 shows a schematic plan configuration of a solid-state imaging device according to the third embodiment of the present invention, and FIG. 8 shows a cross-sectional configuration along the line CC in FIG. 7 and 8, parts corresponding to those in FIGS. 2 and 3 are denoted by the same reference numerals, and redundant description is omitted.

本実施形態例の固体撮像装置では、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、縦型ゲート電極１２ａ，１２ｂと、フローティングディフュージョン領域１１とから構成される。   In the solid-state imaging device according to this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, vertical gate electrodes 12 a and 12 b, and a floating diffusion region 11.

縦型ゲート電極１２ａ，１２ｂは、フォトダイオード領域６０の外周部であって、フォトダイオード領域６０の１つの角部を挟む二辺に沿って１つずつ、計２つ形成されている。そして、縦型ゲート電極１２ａ，１２ｂで挟まれたフォトダイオード領域６０の角部に位置する半導体基板１３上面には、縦型ゲート電極１２ａ，１２ｂと一体に形成された平面型ゲート電極１９が形成されている。この平面型ゲート電極１９は、半導体基板１３表面にゲート絶縁膜１８を介して形成されるものである。また、この平面型ゲート電極１９には、縦型ゲート電極１２ａ，１２ｂと同電位が印加される。   The vertical gate electrodes 12 a and 12 b are formed in total, two one each along the two sides of the outer periphery of the photodiode region 60 and sandwiching one corner of the photodiode region 60. A planar gate electrode 19 formed integrally with the vertical gate electrodes 12a and 12b is formed on the upper surface of the semiconductor substrate 13 located at the corner of the photodiode region 60 sandwiched between the vertical gate electrodes 12a and 12b. Has been. The planar gate electrode 19 is formed on the surface of the semiconductor substrate 13 via a gate insulating film 18. The planar gate electrode 19 is applied with the same potential as the vertical gate electrodes 12a and 12b.

そして、本実施形態例では、フローティングディフュージョン領域１１は、フォトダイオード領域６０の外側の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。   In this embodiment, the floating diffusion region 11 is formed in a region on the surface side of the semiconductor substrate 13 outside the photodiode region 60 and in contact with the semiconductor substrate 13 below the planar gate electrode 19.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ，１２ｂ及び平面型ゲート電極１９への正電圧の印加によってできるポテンシャル勾配によって転送され、フローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred by a potential gradient that can be generated by applying a positive voltage to the vertical gate electrodes 12a and 12b and the planar gate electrode 19, The data is read out to the floating diffusion region 11.

図９に、２つの縦型ゲート電極１２ａ，１２ｂと平面型ゲート電極１９に信号電荷の読み出しのための電位を印加したときに発生する、フォトダイオード領域６０内のポテンシャルを、等高線表示で示す。図９に示すように、２つの縦型ゲート電極１２ａ，１２ｂ及び平面型ゲート電極１９に信号読み出しの為の電位を印加すると、縦型ゲート電極１２ａ，１２ｂ及び平面型ゲート電極１９で挟まれた角部領域に向って、フォトダイオード領域６０内のポテンシャルが深くなっていることがわかる。   FIG. 9 shows the potential in the photodiode region 60, which is generated when a potential for reading out signal charges is applied to the two vertical gate electrodes 12a and 12b and the planar gate electrode 19, in contour lines. As shown in FIG. 9, when a potential for signal readout is applied to the two vertical gate electrodes 12 a and 12 b and the planar gate electrode 19, the vertical gate electrodes 12 a and 12 b are sandwiched between the planar gate electrode 19. It can be seen that the potential in the photodiode region 60 becomes deeper toward the corner region.

また、第１の実施形態で示した図４と比較すると、図４では、縦型ゲート電極１２ａ，１２ｂで挟まれた角部に向けて、ポテンシャルが深くなるような勾配ができていたものの、角部において、矢印Ｒ２で示す方向に深くなるようにポテンシャル勾配ができていた。図４に示すようなフォトダイオード領域６０の角部の矢印Ｒ２で示す方向のポテンシャル勾配は、信号電荷の転送残りを発生させてしまう可能性があるものである。一方で、本実施形態例では、図９に示すように、縦型ゲート電極１２ａ，１２ｂで挟まれた角部において、ポテンシャルが浅くなることなく、ポテンシャルが深くなる方向に勾配を有している。すなわち、図４に示したような矢印Ｒ２の勾配が無くなる。これは、平面型ゲート電極１９の効果によるものである。すなわち、平面型ゲート電極１９を、縦型ゲート電極１２ａ，１２ｂと併用することにより、フォトダイオード領域６０内からフローティングディフュージョン領域１１に架けて、よりポテンシャル勾配を効果的に形成することができる。これにより、信号電荷の転送残りの発生を抑制することができる。 Compared with FIG. 4 shown in the first embodiment, in FIG. 4, the gradient is deeper toward the corner sandwiched between the vertical gate electrodes 12 a and 12 b. at the corners, it has been able potential gradient to be deeper in the direction indicated by the arrow R 2. Potential gradient in the direction indicated by arrow R 2 in the corner portion of the photodiode region 60 as shown in FIG. 4, in which there is a possibility that by generating a transfer remaining signal charges. On the other hand, in the present embodiment example, as shown in FIG. 9, the corner between the vertical gate electrodes 12a and 12b has a gradient in the direction of increasing the potential without decreasing the potential. . That eliminates the gradient of the arrow R 2 shown in FIG. This is due to the effect of the planar gate electrode 19. That is, by using the planar gate electrode 19 together with the vertical gate electrodes 12a and 12b, a potential gradient can be more effectively formed from the photodiode region 60 to the floating diffusion region 11. As a result, it is possible to suppress the occurrence of signal charge transfer residue.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４の実施形態〉
［縦型ゲート電極２つと、平面型ゲート電極を有する例］
図１０に本発明の第４の実施形態に係る固体撮像装置の概略平面構成を示し、図１１に図１０のＤ−Ｄ線上に沿う断面構成を示す。図１０，１１において、図７，８に対応する部分には同一符号を付し、重複説明を省略する。本実施形態例は、第３の実施形態と、フローティングディフュージョン領域１１の位置が異なる例である。 <Fourth Embodiment>
[Example of having two vertical gate electrodes and a planar gate electrode]
FIG. 10 shows a schematic plan configuration of a solid-state imaging device according to the fourth embodiment of the present invention, and FIG. 11 shows a cross-sectional configuration along the line DD in FIG. 10 and 11, parts corresponding to those in FIGS. 7 and 8 are denoted by the same reference numerals, and redundant description is omitted. This embodiment is an example in which the position of the floating diffusion region 11 is different from that of the third embodiment.

本実施形態例の固体撮像装置では、フローティングディフュージョン領域１１は、フォトダイオード領域６０内の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。   In the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is a region on the surface side of the semiconductor substrate 13 in the photodiode region 60 and is formed in a region in contact with the semiconductor substrate 13 below the planar gate electrode 19. .

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ，１２ｂへの正電圧の印加によってできる、フォトダイオード領域６０内の矢印Ｒ１で示すポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。 Also in the solid-state imaging device having the above configuration, the signal charge accumulated in the photodiode PD, the vertical gate electrodes 12a, can be by the application of positive voltage to 12b, indicated by arrow R 1 in the photodiode region 60 It is transferred along the potential gradient. The transferred signal charge is read out to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第５の実施形態〉
［平面ゲート電極下に縦型ゲート電極を有する例］
図１２に本発明の第５実施形態に係る固体撮像装置の概略平面構成を示し、図１３に図１２のＥ−Ｅ線上に沿う断面構成を示す。図１２，１３において、図７，８に対応する部分には同一符号を付し重複説明を省略する。 <Fifth Embodiment>
[Example of having a vertical gate electrode under a planar gate electrode]
FIG. 12 shows a schematic plan configuration of a solid-state imaging device according to the fifth embodiment of the present invention, and FIG. 13 shows a cross-sectional configuration along the line EE in FIG. 12 and 13, parts corresponding to those in FIGS. 7 and 8 are given the same reference numerals, and redundant description is omitted.

本実施形態例の固体撮像装置では、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、縦型ゲート電極１２と、フローティングディフュージョン領域１１とから構成される。
平面型ゲート電極１９は、フォトダイオード領域６０の角部に位置する半導体基板１３上に、ゲート絶縁膜１８を介して形成されている。そして、その平面型ゲート電極１９の下部に、平面型ゲート電極１９と一体に形成された縦型ゲート電極１２が形成されている。この縦型ゲート電極１２は、半導体基板１３内部に形成されているフォトダイオードＰＤのｐｎ接合ｊに接するようにゲート絶縁膜１８を介して形成されている。また、縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極１９の下部全面とはならない大きさで形成されている。 In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, a vertical gate electrode 12, and a floating diffusion region 11.
The planar gate electrode 19 is formed on the semiconductor substrate 13 located at the corner of the photodiode region 60 with the gate insulating film 18 interposed therebetween. A vertical gate electrode 12 formed integrally with the planar gate electrode 19 is formed below the planar gate electrode 19. The vertical gate electrode 12 is formed through a gate insulating film 18 so as to be in contact with the pn junction j of the photodiode PD formed in the semiconductor substrate 13. Further, the vertical gate electrode 12 has a substantially square cross-sectional shape, and has a size that does not cover the entire lower surface of the planar gate electrode 19 formed at the corner of the photodiode region 60.

そして、本実施形態例では、フローティングディフュージョン領域１１は、フォトダイオード領域６０の外側の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。   In this embodiment, the floating diffusion region 11 is formed in a region on the surface side of the semiconductor substrate 13 outside the photodiode region 60 and in contact with the semiconductor substrate 13 below the planar gate electrode 19.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２への正電圧の印加によってできるフォトダイオード領域６０内の矢印Ｒ１で示すポテンシャル勾配に沿って転送される。そしてこの信号電荷は、結果的に、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極２３の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域１１に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。 Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD has a potential gradient indicated by an arrow R 1 in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 12. Transferred along. As a result, this signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 23. For this reason, the transfer of signal charges transferred to the floating diffusion region 11 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

また、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained.

〈第６の実施形態〉
［平面ゲート電極下に縦型ゲート電極を有する例］
図１４に本発明の第６の実施形態に係る固体撮像装置の概略平面構成を示し、図１５に図１４のＦ−Ｆ線上に沿う断面構成を示す。図１４，１５において、図１２，１３に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例は、第５の実施形態と、フローティングディフュージョン領域１１の位置が異なる例である。 <Sixth Embodiment>
[Example of having a vertical gate electrode under a planar gate electrode]
FIG. 14 shows a schematic plan configuration of a solid-state imaging device according to the sixth embodiment of the present invention, and FIG. 15 shows a cross-sectional configuration along the line FF in FIG. 14 and 15, parts corresponding to those in FIGS. 12 and 13 are denoted by the same reference numerals, and redundant description is omitted.
The present embodiment is an example in which the position of the floating diffusion region 11 is different from that of the fifth embodiment.

本実施形態例では、フローティングディフュージョン領域１１は、フォトダイオード領域６０内の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。   In the present embodiment example, the floating diffusion region 11 is formed in a region on the surface side of the semiconductor substrate 13 in the photodiode region 60 and in contact with the semiconductor substrate 13 below the planar gate electrode 19.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ，１２ｂへの正電圧の印加によってできるフォトダイオード領域６０内の、矢印Ｒ１で示すポテンシャル勾配に沿って転送される。そしてこの信号電荷は、結果的に、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極２３の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域１１に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。 Also in the solid-state imaging device having the above configuration, the signal charge accumulated in the photodiode PD, the vertical gate electrodes 12a, photodiode region 60, which can be by application of positive voltage to 12b, indicated by the arrow R 1 It is transferred along the potential gradient. As a result, this signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 23. For this reason, the transfer of signal charges transferred to the floating diffusion region 11 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第７の実施形態〉
［縦型ゲート電極を１つ有する例］
図１６に本発明の第７の実施形態に係る固体撮像装置の概略平面構成を示す。図１６におけるＡ−Ａ線上に沿う断面構成は、図３と同一である。図１６において、図２に対応する部分には、同一符号を付し重複説明を省略する。 <Seventh embodiment>
[Example with one vertical gate electrode]
FIG. 16 shows a schematic plan configuration of a solid-state imaging device according to the seventh embodiment of the present invention. The cross-sectional configuration along the line AA in FIG. 16 is the same as FIG. In FIG. 16, parts corresponding to those in FIG.

本実施形態例の固体撮像装置では、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ａとフローティングディフュージョン領域１１とにより構成される。
縦型ゲート電極１２ａは、フォトダイオード領域６０の外周部の一辺に沿って１つ形成されている。この縦型ゲート電極１２ａも、半導体基板１３内部に形成されたフォトダイオードＰＤのｐｎ接合ｊに接する深さにゲート絶縁膜１８を介して形成されている。
また、フローティングディフュージョン領域１１は、縦型ゲート電極１２ａに隣接するフォトダイオード領域６０の角部から外側に架けて、半導体基板１３表面側に形成されている。 In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel is constituted by the vertical gate electrode 12 a and the floating diffusion region 11.
One vertical gate electrode 12 a is formed along one side of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 12 a is also formed through the gate insulating film 18 at a depth in contact with the pn junction j of the photodiode PD formed inside the semiconductor substrate 13.
The floating diffusion region 11 is formed on the surface side of the semiconductor substrate 13 so as to extend outward from the corner of the photodiode region 60 adjacent to the vertical gate electrode 12a.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａへの正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして、転送された信号電荷は、結果的に、フローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12a. . As a result, the transferred signal charge is read to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained.

〈第８の実施形態〉
［縦型ゲート電極を１つ有する例］
図１７に本発明の第８の実施形態に係る固体撮像装置の概略平面構成を示す。図７におけるＢ−Ｂ線上に沿う断面構成は、図６と同一である。図１７において、図５に対応する部分には、同一符号を付し重複説明を省略する。
本実施形態例は、第７の実施形態と、フローティングディフュージョン領域１１の位置が異なる例である。 <Eighth Embodiment>
[Example with one vertical gate electrode]
FIG. 17 shows a schematic plan configuration of a solid-state imaging device according to the eighth embodiment of the present invention. The cross-sectional configuration along the line BB in FIG. 7 is the same as FIG. In FIG. 17, parts corresponding to those in FIG.
The present embodiment is an example in which the position of the floating diffusion region 11 is different from that of the seventh embodiment.

本実施形態例の固体撮像装置では、フローティングディフュージョン領域１１は、フォトダイオード領域６０内の半導体基板１３表面側に形成されており、縦型ゲート電極１２ａに隣接して形成されている。   In the solid-state imaging device according to this embodiment, the floating diffusion region 11 is formed on the surface of the semiconductor substrate 13 in the photodiode region 60 and is formed adjacent to the vertical gate electrode 12a.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａへの正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、結果的に、フローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12a. . As a result, the transferred signal charge is read out to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第９の実施形態〉
［１つの縦型ゲート電極と平面型ゲート電極を有する例］
図１８に本発明の第９の実施形態に係る固体撮像装置の概略平面構成を示す。図１８におけるＣ−Ｃ線上に沿う断面構成は、図８と同一である。図１８において、図７に対応する部分には、同一符号を付し重複説明を省略する。 <Ninth embodiment>
[Example with one vertical gate electrode and planar gate electrode]
FIG. 18 shows a schematic plan configuration of a solid-state imaging device according to the ninth embodiment of the present invention. The cross-sectional configuration along the line CC in FIG. 18 is the same as FIG. In FIG. 18, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ａと、平面型ゲート電極１９と、フローティングディフュージョン領域１１とにより構成される。
まず、縦型ゲート電極１２ａは、フォトダイオード領域６０の外周部の一辺に沿って１つ形成されている。この縦型ゲート電極１２ａも、半導体基板１３内部に形成されたフォトダイオードＰＤのｐｎ接合ｊに接する深さにゲート絶縁膜１８を介して形成されている。
また、平面型ゲート電極１９は、縦型ゲート電極１２ａに接するフォトダイオード領域６０の角部の半導体基板１３上に、ゲート絶縁膜１８を介して、縦型ゲート電極１２ａと一体に形成される。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。 In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a vertical gate electrode 12a, a planar gate electrode 19, and a floating diffusion region 11.
First, one vertical gate electrode 12 a is formed along one side of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 12 a is also formed through the gate insulating film 18 at a depth in contact with the pn junction j of the photodiode PD formed inside the semiconductor substrate 13.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 12a on the semiconductor substrate 13 at the corner of the photodiode region 60 in contact with the vertical gate electrode 12a with the gate insulating film 18 interposed therebetween.
The floating diffusion region 11 is a region on the surface side of the semiconductor substrate 13 in the photodiode region 60 and is formed in a region in contact with the semiconductor substrate 13 below the planar gate electrode 19.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして、転送された信号電荷は、結果的にフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12a and the planar gate electrode 19. Transferred along. As a result, the transferred signal charge is read to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、平面型ゲート電極１９を、縦型ゲート電極１２ａと併用することにより、フォトダイオード領域６０内からフローティングディフュージョン領域１１に架けて、よりポテンシャル勾配を効果的に形成することができる。これにより、信号電荷の転送残りの発生を抑制することができる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, by using the planar gate electrode 19 together with the vertical gate electrode 12a, a potential gradient can be more effectively formed from the photodiode region 60 to the floating diffusion region 11. As a result, it is possible to suppress the occurrence of signal charge transfer residue.

〈第１０の実施形態〉
［１つの縦型ゲート電極と平面型ゲート電極を有する例］
図１９に本発明の第１０の実施形態に係る固体撮像装置の概略平面構成を示す。図１０におけるＤ−Ｄ線上に沿う断面構成は、図１１と同一である。図１９において、図９に対応する部分には、同一符号を付し重複説明を省略する。
本実施形態例は、第９の実施形態と、フローティングディフュージョン領域１１の位置が異なる例である。 <Tenth embodiment>
[Example with one vertical gate electrode and planar gate electrode]
FIG. 19 shows a schematic plan configuration of a solid-state imaging device according to the tenth embodiment of the present invention. The cross-sectional configuration along the line DD in FIG. 10 is the same as FIG. In FIG. 19, parts corresponding to those in FIG.
The present embodiment is an example in which the position of the floating diffusion region 11 is different from that of the ninth embodiment.

本実施形態例の固体撮像装置では、フローティングディフュージョン領域１１は、フォトダイオード領域６０の外側の半導体基板１３表面側領域であって、平面型ゲート電極１９下部の半導体基板１３と接する領域に形成されている。   In the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in a region on the surface side of the semiconductor substrate 13 outside the photodiode region 60 and in contact with the semiconductor substrate 13 below the planar gate electrode 19. Yes.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ａ及び平面型ゲート電極１９への正電圧の印加によってできる、フォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、結果的に、フローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD can be generated by applying a positive voltage to the vertical gate electrode 12a and the planar gate electrode 19 and has a potential in the photodiode region 60. Transfer along the gradient. As a result, the transferred signal charge is read out to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第１１の実施形態〉
［二辺に跨る縦型ゲート電極、及び平面型ゲート電極を有する例］
図２０に本発明の第１１の実施形態に係る固体撮像装置の概略平面構成を示す。図２０におけるＦ−Ｆ線上に沿う断面構成は、図１５と同一である。図２０において、図１４に対応する部分には、同一符号を付し重複説明を省略する。 <Eleventh embodiment>
[Example with vertical gate electrode and planar gate electrode across two sides]
FIG. 20 shows a schematic plan configuration of a solid-state imaging device according to the eleventh embodiment of the present invention. The cross-sectional configuration along the line FF in FIG. 20 is the same as FIG. In FIG. 20, parts corresponding to those in FIG.

本実施形態例の固体撮像装置の１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ｃと、平面型ゲート電極１９と、フローティングディフュージョン領域１１とから構成される。
まず、縦型ゲート電極１２ｃは、フォトダイオード領域６０外周部の隣接する二辺に跨って形成されている。この縦型ゲート電極１２ｃは、半導体基板１３表面から、半導体基板１３内のフォトダイオードＰＤのｐｎ接合ｊに接する深さまで、ゲート絶縁膜１８を介して形成される。
平面型ゲート電極１９は、縦型ゲート電極１２ｃが形成されるフォトダイオード領域６０の角部の領域に、縦型ゲート電極１２ｃと一体に形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内の平面型ゲート電極１９に隣接する半導体基板表面側に形成されている。 The charge readout transistor Tr constituting one pixel of the solid-state imaging device according to the present embodiment includes a vertical gate electrode 12c, a planar gate electrode 19, and a floating diffusion region 11.
First, the vertical gate electrode 12 c is formed across two adjacent sides of the outer periphery of the photodiode region 60. The vertical gate electrode 12 c is formed through the gate insulating film 18 from the surface of the semiconductor substrate 13 to a depth in contact with the pn junction j of the photodiode PD in the semiconductor substrate 13.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 12c in the corner region of the photodiode region 60 where the vertical gate electrode 12c is formed.
The floating diffusion region 11 is formed on the semiconductor substrate surface side adjacent to the planar gate electrode 19 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｃへの正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。本実施形態例では、フォトダイオード領域６０内に形成されるポテンシャル勾配により信号電荷が転送されるので、フローティングディフュージョン領域１１は、縦型ゲート電極１２ｃによって信号電荷の転送が遮られない位置に形成される必要がある。本実施形態例では、フローティングディフュージョン領域１１が、縦型ゲート電極１２ｃに対して、信号電荷が蓄積される側であるフォトダイオード領域６０に形成されるので、信号電荷の転送が縦型ゲート電極１２ｃに遮られることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 12c. . The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, since the signal charge is transferred by the potential gradient formed in the photodiode region 60, the floating diffusion region 11 is formed at a position where the transfer of the signal charge is not blocked by the vertical gate electrode 12c. It is necessary to In this embodiment, the floating diffusion region 11 is formed in the photodiode region 60 on the side where the signal charge is accumulated with respect to the vertical gate electrode 12c, so that the transfer of the signal charge is performed in the vertical gate electrode 12c. Is not obstructed.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第１２の実施形態〉
［一辺と角部に跨る縦型ゲート電極、及び平面型ゲート電極を有する例］
図２１に本発明の第１２の実施形態に係る固体撮像装置の概略平面構成を示す。図２１におけるＦ−Ｆ線上に沿う断面構成は、図１５と同一である。図２１において、図２０に対応する部分には、同一符号を付し重複説明を省略する。 <Twelfth embodiment>
[Example having a vertical gate electrode and a planar gate electrode across one side and a corner]
FIG. 21 shows a schematic plan configuration of a solid-state imaging apparatus according to the twelfth embodiment of the present invention. The cross-sectional configuration along the line FF in FIG. 21 is the same as FIG. In FIG. 21, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ｄと、平面型ゲート電極１９と、フローティングディフュージョン領域１１とから構成される。
まず、縦型ゲート電極１２ｄは、フォトダイオード領域６０の外周部の一辺と、その辺に隣接するフォトダイオード領域６０の角部に跨って形成されている。この縦型ゲート電極１２ｄは、半導体基板１３表面から、半導体基板１３内のフォトダイオードＰＤのｐｎ接合ｊに接する深さまで、ゲート絶縁膜１８を介して形成される。
平面型ゲート電極１９は、縦型ゲート電極１２ｄが形成されるフォトダイオード領域６０の角部の領域に、縦型ゲート電極１２ｄと一体に形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内の縦型ゲート電極１２ｄに隣接する半導体基板１３表面側に形成されている。 In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a vertical gate electrode 12d, a planar gate electrode 19, and a floating diffusion region 11.
First, the vertical gate electrode 12d is formed across one side of the outer periphery of the photodiode region 60 and the corner of the photodiode region 60 adjacent to the side. The vertical gate electrode 12 d is formed through the gate insulating film 18 from the surface of the semiconductor substrate 13 to a depth in contact with the pn junction j of the photodiode PD in the semiconductor substrate 13.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 12d in the corner region of the photodiode region 60 where the vertical gate electrode 12d is formed.
The floating diffusion region 11 is formed on the surface side of the semiconductor substrate 13 adjacent to the vertical gate electrode 12 d in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｄへの正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、結果的にフローティングディフュージョン領域１１に読み出される。本実施形態例の固体撮像装置においては、縦型ゲート電極１２ｄがフォトダイオード領域６０の外周部の二辺に跨って形成される。本実施形態例では、フォトダイオード領域６０内に形成されるポテンシャル勾配により信号電荷が転送されるので、フローティングディフュージョン領域１１は、縦型ゲート電極１２ｄによって信号電荷の転送が遮られない位置に形成されるものである。すなわち、本実施形態例では、フローティングディフュージョン領域１１が、縦型ゲート電極１２ｄに対して、信号電荷が蓄積される側であるフォトダイオード領域６０内に形成されるので、信号電荷の転送が縦型ゲート電極１２ｄに遮られることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 12d. . As a result, the transferred signal charge is read to the floating diffusion region 11. In the solid-state imaging device according to this embodiment, the vertical gate electrode 12 d is formed across two sides of the outer peripheral portion of the photodiode region 60. In this embodiment, since the signal charge is transferred by the potential gradient formed in the photodiode region 60, the floating diffusion region 11 is formed at a position where the transfer of the signal charge is not blocked by the vertical gate electrode 12d. Is. That is, in this embodiment, the floating diffusion region 11 is formed in the photodiode region 60 on the side where the signal charge is stored with respect to the vertical gate electrode 12d, so that the transfer of the signal charge is vertical. There is no blocking by the gate electrode 12d.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

上述した第１〜第１２の実施形態では、１画素分の構成について説明した。本発明の電荷読み出しトランジスタＴｒは、電荷読み出しトランジスタＴｒを構成する縦型ゲート電極、平面型ゲート電極、またはフローティングディフュージョン領域を、隣接する画素間において共有することが可能である。以下に、隣接する４画素を図示しながら、フォトダイオード領域に対する、電荷読み出しトランジスタのレイアウト例を説明する。以下の実施の形態の説明では、固体撮像装置の画素部の平面構成のみを図示し、断面構成の図示は省略するが、その断面構成は、前述した第１〜第１２の実施形態の固体撮像装置における断面構成に対応するものである。したがって、断面構成は図示しないが、フォトダイオード領域は、半導体基板内に形成されたフォトダイオードが形成される領域を平面視したときの領域と定義する。また、縦型ゲート電極は、半導体基板表面から、半導体基板内に形成されたフォトダイオードのｐｎ接合に達する深さまで、ゲート絶縁膜を介して形成されたゲート電極と定義する。また平面型ゲート電極は、半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と定義する。   In the first to twelfth embodiments described above, the configuration for one pixel has been described. The charge readout transistor Tr of the present invention can share the vertical gate electrode, the planar gate electrode, or the floating diffusion region constituting the charge readout transistor Tr between adjacent pixels. Hereinafter, a layout example of the charge readout transistor for the photodiode region will be described with the four adjacent pixels illustrated. In the following description of the embodiment, only the planar configuration of the pixel portion of the solid-state imaging device is illustrated and the cross-sectional configuration is not shown. This corresponds to the cross-sectional configuration of the apparatus. Therefore, although a cross-sectional configuration is not illustrated, the photodiode region is defined as a region when the region where the photodiode formed in the semiconductor substrate is formed is viewed in plan view. The vertical gate electrode is defined as a gate electrode formed through a gate insulating film from the surface of the semiconductor substrate to a depth reaching a pn junction of a photodiode formed in the semiconductor substrate. A planar gate electrode is defined as a gate electrode formed on a semiconductor substrate via a gate insulating film.

〈第１３の実施形態〉
［隣接画素で平面型ゲート電極とフローティングディフュージョン領域を共有する例］
図２２に本発明の第１３の実施形態に係る固体撮像装置の概略平面構成を示す。図２２は、隣接する４画素を構成する要部の平面図であり、隣接する画素が垂直方向もしくは水平方向にずれた、いわゆるハニカム画素配列とされた例を示している。図２２において、図に対応する部分には、同一符号を付し重複説明を省略する。 <Thirteenth embodiment>
[Example of sharing a floating diffusion region with a planar gate electrode in adjacent pixels]
FIG. 22 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirteenth embodiment of the present invention. FIG. 22 is a plan view of a main part constituting four adjacent pixels, and shows an example in which the adjacent pixels are arranged in a so-called honeycomb pixel arrangement in which the adjacent pixels are displaced in the vertical direction or the horizontal direction. In FIG. 22, parts corresponding to those in the figure are given the same reference numerals, and redundant description is omitted.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極２３と、平面型ゲート電極２３と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域２１とから構成される。
平面型ゲート電極２３は、フォトダイオード領域６０の周辺部の一辺と、その辺に隣接するフォトダイオード領域６０の角部に跨る領域に、その辺と角部に沿って形成されている。そして、フォトダイオード領域６０の角部に位置する平面型ゲート電極２３の下部には、平面型ゲート電極２３と一体に形成された縦型ゲート電極１２が形成されている。この縦型ゲート電極１２の断面は、略正方形状を為しており、フォトダイオード領域６０の角部に形成された平面型ゲート電極２３の下部全面とはならない大きさで形成されている。 In the solid-state imaging device according to this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 23, a vertical gate electrode 12 formed integrally with the planar gate electrode 23, and a floating diffusion region 21. It consists of.
The planar gate electrode 23 is formed along a side and a corner in a region straddling one side of the periphery of the photodiode region 60 and a corner of the photodiode region 60 adjacent to the side. A vertical gate electrode 12 formed integrally with the planar gate electrode 23 is formed below the planar gate electrode 23 located at the corner of the photodiode region 60. The cross section of the vertical gate electrode 12 has a substantially square shape, and has a size that does not cover the entire lower surface of the planar gate electrode 23 formed at the corner of the photodiode region 60.

フローティングディフュージョン領域２１は、フォトダイオード領域６０の外側であって、平面型ゲート電極２３下部の半導体基板と隣接する領域に形成されている。   The floating diffusion region 21 is formed outside the photodiode region 60 and in a region adjacent to the semiconductor substrate below the planar gate electrode 23.

そして、本実施形態例の固体撮像装置では、斜めに隣接する画素において、フォトダイオード領域６０の周辺部の一辺に沿って形成された平面型ゲート電極２３がそれぞれ共有されている。さらに、垂直方向に隣接する画素においては、フォトダイオード領域６０の外部に形成されたフローティングディフュージョン領域２１が共有されている。   In the solid-state imaging device according to the present embodiment, the planar gate electrode 23 formed along one side of the peripheral portion of the photodiode region 60 is shared by pixels adjacent obliquely. Furthermore, the floating diffusion region 21 formed outside the photodiode region 60 is shared by pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして、転送された信号電荷は、フローティングディフュージョン領域２１に読み出される。また、本実施形態例の固体撮像装置においては、フォトダイオード領域６０の外周部の一辺に沿って形成された平面型ゲート電極２３が斜めに隣接する２つの画素間で共有されている。このため、２画素分のフォトダイオード領域６０に蓄積された信号電荷が同時に転送される。また、本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極２３の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域２１に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12. . Then, the transferred signal charge is read to the floating diffusion region 21. In the solid-state imaging device according to the present embodiment, the planar gate electrode 23 formed along one side of the outer peripheral portion of the photodiode region 60 is shared between two diagonally adjacent pixels. For this reason, the signal charges accumulated in the photodiode region 60 for two pixels are simultaneously transferred. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 23. For this reason, the transfer of the signal charge transferred to the floating diffusion region 21 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極２３や、フローティングディフュージョン領域２１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 23 and the floating diffusion region 21 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第１４の実施形態〉
［隣接画素で平面型ゲート電極を共有する例］
図２３に本発明の第１４の実施形態に係る固体撮像装置の概略平面構成を示す。図２３において、図２２に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第１３の実施形態例と、フローティングディフュージョン領域の構成が異なる例である。 <Fourteenth embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 23 shows a schematic plan configuration of a solid-state imaging device according to the fourteenth embodiment of the present invention. In FIG. 23, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the floating diffusion region is different from the thirteenth embodiment.

本実施形態例の固体撮像装置において、フローティングディフュージョン領域１１は、フォトダイオード領域６０内の半導体基板１３表面側領域であって、平面型ゲート電極２３下部の半導体基板１３と隣接する領域に形成されている。すなわち、フローティングディフュージョン領域１１は、隣接する画素間で共有されていない。   In the solid-state imaging device of the present embodiment, the floating diffusion region 11 is a region on the surface side of the semiconductor substrate 13 in the photodiode region 60 and is formed in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 23. Yes. That is, the floating diffusion region 11 is not shared between adjacent pixels.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして、転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例の固体撮像装置においては、フォトダイオード領域６０の外周部の一辺に沿って形成された平面型ゲート電極２３を斜めに隣接する２つの画素間で共有するので、２画素分のフォトダイオード領域６０に蓄積された信号電荷が同時に転送される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12. . Then, the transferred signal charge is read to the floating diffusion region 11. Further, in the solid-state imaging device according to the present embodiment, the planar gate electrode 23 formed along one side of the outer peripheral portion of the photodiode region 60 is shared between two diagonally adjacent pixels. The signal charges accumulated in the photodiode region 60 are simultaneously transferred.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極２３を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 23 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第１５の実施形態〉
［隣接画素で平面型ゲート電極を２つ共有する例］
図２４に本発明の第１５の実施形態に係る固体撮像装置の概略平面構成を示す。図２４において、図２３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第１４の実施形態において、フォトダイオード領域６０の角部に形成される平面型ゲート電極が、隣接する画素間において共有される例である。 <Fifteenth embodiment>
[Example of sharing two planar gate electrodes in adjacent pixels]
FIG. 24 shows a schematic plan configuration of a solid-state imaging device according to the fifteenth embodiment of the present invention. In FIG. 24, parts corresponding to those in FIG. The present embodiment is an example in which the planar gate electrode formed at the corner of the photodiode region 60 is shared between adjacent pixels in the fourteenth embodiment.

本実施形態例の固体撮像装置においては、フォトダイオード領域６０の角部に形成される平面型ゲート電極２５は、垂直方向に隣接する画素間において共有されている。   In the solid-state imaging device according to the present embodiment, the planar gate electrode 25 formed at the corner of the photodiode region 60 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。また、本実施形態例では、平面型ゲート電極２５は、隣接する斜めの画素間及び、隣接する垂直方向の画素間において共有されている。これにより、縦型ゲート電極１２及び平面型ゲート電極２３に正電圧を印加することで、図２４に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12. . The transferred signal charges are read out to the respective floating diffusion regions 11. In the present embodiment, the planar gate electrode 25 is shared between adjacent diagonal pixels and adjacent vertical pixels. Thus, by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 23, signal charges for four pixels shown in FIG. 24 are simultaneously transferred. Then, the data is read out to each floating diffusion region 11.

本実施形態例においては、斜めに隣接する画素、及び垂直方向に隣接する画素間で、平面型ゲート電極２５を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the planar gate electrode 25 between diagonally adjacent pixels and pixels adjacent in the vertical direction.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

〈第１６の実施形態〉
［２画素で平面型ゲート電極と縦型ゲート電極を共有する例］
図２５に本発明の第１６の実施形態に係る固体撮像装置の概略平面構成を示す。図２５において、図２４に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第１５の実施形態において、縦型ゲート電極が、垂直方向に隣接する画素間において共有される例である。 <Sixteenth Embodiment>
[Example of sharing a planar gate electrode and a vertical gate electrode in two pixels]
FIG. 25 shows a schematic plan configuration of a solid-state imaging device according to the sixteenth embodiment of the present invention. In FIG. 25, parts corresponding to those in FIG. The present embodiment is an example in which the vertical gate electrode is shared between pixels adjacent in the vertical direction in the fifteenth embodiment.

本実施形態例の固体撮像装置では、垂直方向に隣接する画素間において、縦型ゲート電極２６が共有されている。すなわち、本実施形態例における縦型ゲート電極２６は、隣接する画素間に跨るように、断面形状が長方形とされている。   In the solid-state imaging device according to this embodiment, the vertical gate electrode 26 is shared between pixels adjacent in the vertical direction. That is, the vertical gate electrode 26 in this embodiment is rectangular in cross section so as to straddle between adjacent pixels.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、斜めに隣接する画素間、及び縦方向に隣接する画素間において、平面型ゲート電極２５が共有されている。これにより、縦型ゲート電極２６及び平面型ゲート電極２３に正電圧を印加することで、図２５に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 12. . The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the planar gate electrode 25 is shared between pixels that are obliquely adjacent and between pixels that are adjacent in the vertical direction. Thus, by applying a positive voltage to the vertical gate electrode 26 and the planar gate electrode 23, signal charges for four pixels shown in FIG. 25 are simultaneously transferred. Then, the data is read out to each floating diffusion region 11.

本実施形態例においては、縦方向及び斜めに隣接する２画素間で、平面型ゲート電極２５を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be miniaturized by sharing the planar gate electrode 25 between two pixels adjacent in the vertical direction and obliquely. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第１７の実施形態〉
［２画素で縦型ゲート電極とフローティングディフュージョン領域を共有する例］
図２６に本発明の第１７の実施形態に係る固体撮像装置の概略平面構成を示す。図２６において、図２に対応する部分には同一符号を付し、重複説明を省略する。 <Seventeenth embodiment>
[Example in which two pixels share a vertical gate electrode and a floating diffusion region]
FIG. 26 shows a schematic plan configuration of a solid-state imaging device according to the seventeenth embodiment of the present invention. In FIG. 26, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ｂ，２７と、フローティングディフュージョン領域２１とから構成される。   In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel is composed of the vertical gate electrodes 12 b and 27 and the floating diffusion region 21.

縦型ゲート電極１２ｂ，２７は、それぞれのフォトダイオード領域６０の外周部であって、フォトダイオード領域６０の１つの角部を挟む外周部に１つずつ、計２つ形成されている。そして、２つの縦型ゲート電極１２ｂ，２７のうちの一方の縦型ゲート電極２７は、斜めに隣接する画素間で共有されている。そして、共有される縦型ゲート電極２７の対向する側面が、それぞれ、異なるフォトダイオード領域６０に面するように配置されている。
フローティングディフュージョン領域２１は、フォトダイオード領域６０の外側であって、縦型ゲート電極１２ｂ，２７と隣接する半導体基板１３表面側に形成されている。そして、このフローティングディフュージョン領域２１は、垂直方向に隣接する画素間で共有されている。 Two vertical gate electrodes 12 b and 27 are formed in total, one on the outer periphery of each photodiode region 60, one on the outer periphery sandwiching one corner of the photodiode region 60. One vertical gate electrode 27 of the two vertical gate electrodes 12b and 27 is shared between pixels adjacent obliquely. The opposing side surfaces of the shared vertical gate electrode 27 are arranged so as to face different photodiode regions 60, respectively.
The floating diffusion region 21 is formed outside the photodiode region 60 and on the surface of the semiconductor substrate 13 adjacent to the vertical gate electrodes 12 b and 27. The floating diffusion region 21 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｂ，２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域２１に読み出される。また、本実施形態例では、縦型ゲート電極２７は、隣接する斜めの画素間において共有されている。これにより、１画素を構成する２つの縦型ゲート電極１２ｂ，２７に同時に正電圧を印加することで、図２６に示す斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域２１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12b and 27. Is done. The transferred signal charge is read to the floating diffusion region 21. In this embodiment, the vertical gate electrode 27 is shared between adjacent diagonal pixels. Thus, by applying a positive voltage to the two vertical gate electrodes 12b and 27 constituting one pixel at the same time, signal charges for two pixels adjacent to each other shown in FIG. 26 are simultaneously transferred. Then, the data is read out to each floating diffusion region 21.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及び、フローティングディフュージョン領域２１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the floating diffusion region 21 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第１８の実施形態〉
［２画素で縦型ゲート電極を共有する例］
図２７に本発明の第１８の実施形態に係る固体撮像装置の概略平面構成を示す。図２７において、図２６に対応する部分には、同一符号を付し重複説明を省略する。本実施形態例は、第１７の実施形態と、フローティングディフュージョン領域の構成が異なる例である。 <Eighteenth embodiment>
[Example of sharing a vertical gate electrode by two pixels]
FIG. 27 shows a schematic plan configuration of a solid-state imaging device according to the eighteenth embodiment of the present invention. In FIG. 27, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the floating diffusion region is different from that of the seventeenth embodiment.

本実施形態例の固体撮像装置においては、１画素の電荷読み出しトランジスタＴｒを構成するフローティングディフュージョン領域１１は、フォトダイオード領域６０内において、縦型ゲート電極１２ｂ，２７に隣接して形成されている。   In the solid-state imaging device according to this embodiment, the floating diffusion region 11 constituting the charge readout transistor Tr of one pixel is formed adjacent to the vertical gate electrodes 12b and 27 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｂ，２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極２７が、隣接する斜めの画素間において共有されている。これにより、１画素を構成する２つの縦型ゲート電極１２ｂ，２７に同時に正電圧を印加することで、図２７に示す、斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12b and 27. Is done. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 27 is shared between adjacent diagonal pixels. Thus, by applying a positive voltage simultaneously to the two vertical gate electrodes 12b and 27 constituting one pixel, signal charges for two diagonally adjacent pixels shown in FIG. 27 are simultaneously transferred. Then, the data is read out to each floating diffusion region 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第１９の実施形態〉
［隣接画素で縦型ゲート電極とフローティングディフュージョン領域を共有する例］
図２８に本発明の第１９の実施形態に係る固体撮像装置の概略平面構成を示す。図２８において、図７に対応する部分には同一符号を付し、重複説明を省略する。 <Nineteenth embodiment>
[Example of sharing vertical gate electrode and floating diffusion region in adjacent pixels]
FIG. 28 shows a schematic plan configuration of a solid-state imaging apparatus according to the nineteenth embodiment of the present invention. 28, parts corresponding to those in FIG. 7 are denoted by the same reference numerals, and redundant description is omitted.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極１２ｂ，２７と、平面型ゲート電極２９と、フローティングディフュージョン領域２１とから構成される。   In the solid-state imaging device of the present embodiment, the charge readout transistor Tr constituting one pixel is composed of vertical gate electrodes 12b and 27, a planar gate electrode 29, and a floating diffusion region 21.

縦型ゲート電極１２ｂ，２７は、フォトダイオード領域６０の外周部であって、フォトダイオード領域６０の１つの角部を挟む二辺に沿って１つずつ形成されている。そして、縦型ゲート電極１２ｂ，２７で挟まれたフォトダイオード領域６０の角部に位置する半導体基板１３上面には、縦型ゲート電極１２ｂ，２７と一体に形成された平面型ゲート電極２９が形成されている。そして、２つの縦型ゲート電極１２ｂ，２７のうちの一方の縦型ゲート電極２７は、斜めに隣接する画素間で共有されている。
フローティングディフュージョン領域２１は、フォトダイオード領域６０の外側であって、縦型ゲート電極１２ｂ，２７と隣接する半導体基板１３表面側に形成されている。そして、このフローティングディフュージョン領域２１は、垂直方向に隣接する２つの画素間において共有されている。 The vertical gate electrodes 12 b and 27 are formed one by one along the two outer sides of the photodiode region 60 and sandwiching one corner of the photodiode region 60. A planar gate electrode 29 formed integrally with the vertical gate electrodes 12b and 27 is formed on the upper surface of the semiconductor substrate 13 located at the corner of the photodiode region 60 sandwiched between the vertical gate electrodes 12b and 27. Has been. One vertical gate electrode 27 of the two vertical gate electrodes 12b and 27 is shared between pixels adjacent obliquely.
The floating diffusion region 21 is formed outside the photodiode region 60 and on the surface of the semiconductor substrate 13 adjacent to the vertical gate electrodes 12 b and 27. The floating diffusion region 21 is shared between two pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｂ，２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域２１に読み出される。また、本実施形態例では、縦型ゲート電極２７が隣接する斜めの画素間において共有されている。これにより、１画素を構成する２つの縦型ゲート電極１２ｂ，２７に同時に正電圧を印加することで、図２８に示す斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域２１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12b and 27. Is done. The transferred signal charge is read to the floating diffusion region 21. In this embodiment, the vertical gate electrode 27 is shared between adjacent diagonal pixels. Thus, by applying a positive voltage simultaneously to the two vertical gate electrodes 12b and 27 constituting one pixel, signal charges for two pixels adjacent to each other shown in FIG. 28 are simultaneously transferred. Then, the data is read out to each floating diffusion region 21.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及び、フローティングディフュージョン領域２１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the floating diffusion region 21 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２０の実施形態〉
［隣接画素で、縦型ゲート電極を共有する例］
図２９に本発明の第２０の実施形態に係る固体撮像装置の概略平面構成を示す。図２９において、図２８と対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２９の実施形態と、フローティングディフュージョン領域の構成が異なる例である。 <20th Embodiment>
[Example of sharing a vertical gate electrode between adjacent pixels]
FIG. 29 shows a schematic plan configuration of a solid-state imaging apparatus according to the twentieth embodiment of the present invention. In FIG. 29, parts corresponding to those in FIG.
This embodiment is an example in which the configuration of the floating diffusion region is different from that of the 29th embodiment.

本実施形態例の固体撮像装置においては、１画素の電荷読み出しトランジスタＴｒを構成するフローティングディフュージョン領域１１は、フォトダイオード領域６０内において、縦型ゲート電極１２ｂ，２７に隣接して形成されている。   In the solid-state imaging device according to this embodiment, the floating diffusion region 11 constituting the charge readout transistor Tr of one pixel is formed adjacent to the vertical gate electrodes 12b and 27 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｂ，２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極２７は、隣接する斜めの画素間において共有されている。これにより、１画素を構成する２つの縦型ゲート電極１２ｂ，２７に同時に正電圧を印加することで、図２９に示す斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12b and 27. Is done. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 27 is shared between adjacent diagonal pixels. Thus, by applying a positive voltage to the two vertical gate electrodes 12b and 27 constituting one pixel at the same time, signal charges for two pixels adjacent to each other as shown in FIG. 29 are simultaneously transferred. Then, the data is read out to each floating diffusion region 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２１の実施形態〉
［隣接画素で縦型ゲート電極と平面型ゲート電極を共有する例］
図３０に本発明の第２１の実施形態に係る固体撮像装置の概略平面構成を示す。図２１において、図２９に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２０の実施形態と、平面型ゲート電極の構成が異なる例である。 <Twenty-first embodiment>
[Example of sharing vertical and planar gate electrodes in adjacent pixels]
FIG. 30 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-first embodiment of the present invention. In FIG. 21, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the planar gate electrode is different from that of the twentieth embodiment.

本実施形態例の固体撮像装置においては、１画素の電荷読み出しトランジスタＴｒを構成する平面型ゲート電極３０は、垂直方向に隣接する画素間で共有されている。   In the solid-state imaging device according to the present embodiment, the planar gate electrode 30 constituting the charge readout transistor Tr of one pixel is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２ｂ，２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極は隣接する斜めの画素間において共有されている。また、平面型ゲート電極３０が隣接する垂直方向の画素間において共有されている。これにより、１画素を構成する縦型ゲート電極１２ｂ，２７、及び平面型ゲート電極３０に同時に正電圧を印加することで、図３０に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオード領域に蓄積されていた信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 12b and 27. Is done. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode is shared between adjacent diagonal pixels. The planar gate electrode 30 is shared between adjacent vertical pixels. Accordingly, by simultaneously applying a positive voltage to the vertical gate electrodes 12b and 27 and the planar gate electrode 30 constituting one pixel, signal charges for four pixels shown in FIG. 30 are simultaneously transferred. Then, the signal charges stored in the respective photodiode regions are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及び平面型ゲート電極３０を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the planar gate electrode 30 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２２の実施形態〉
［隣接画素で二辺に跨る縦型ゲート電極を共有する例］
図３１に本発明の第１の実施形態に係る固体撮像装置の概略平面構成を示す。図３１において、図２９に対応する部分には同一符号を付し、重複説明を省略する。 <Twenty-second embodiment>
[Example of sharing a vertical gate electrode across two sides with adjacent pixels]
FIG. 31 shows a schematic plan configuration of the solid-state imaging device according to the first embodiment of the present invention. In FIG. 31, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極３１と、フローティングディフュージョン領域１１とから構成される。   In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a vertical gate electrode 31 and a floating diffusion region 11.

１画素を構成する縦型ゲート電極３１は、フォトダイオード領域６０の外周部の、隣接する二辺に跨って形成されている。そして、フォトダイオード領域６０外周部の隣接する二辺に跨って形成される縦型ゲート電極３１のうち、一辺に相当する部分が、斜めに隣接する画素間で共有されている。
平面型ゲート電極１９は、縦型ゲート電極３１が形成されるフォトダイオード領域６０の角部の領域に、縦型ゲート電極３１と一体に形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域内の縦型ゲート電極に隣接して形成されている。 The vertical gate electrode 31 constituting one pixel is formed across two adjacent sides of the outer peripheral portion of the photodiode region 60. A portion corresponding to one side of the vertical gate electrode 31 formed across two adjacent sides of the outer periphery of the photodiode region 60 is shared between pixels adjacent to each other diagonally.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 31 in a corner region of the photodiode region 60 where the vertical gate electrode 31 is formed.
The floating diffusion region 11 is formed adjacent to the vertical gate electrode in the photodiode region.

このような構成を有する固体撮像装置においても、フォトダイオードに蓄積された信号電荷は、縦型ゲート電極３１への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３１は、隣接する斜めの画素間において共有されている。これにより、図３１に示す斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode is transferred along a potential gradient in the photodiode region 60 that is generated by applying a positive voltage to the vertical gate electrode 31. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 31 is shared between adjacent diagonal pixels. Thereby, signal charges for two pixels adjacent obliquely shown in FIG. 31 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極３１を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 31 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２３の実施形態〉
［隣接画素で二辺に跨る縦型ゲート電極及び平面型ゲート電極を共有する例］
図３２に本発明の第２３の実施形態に係る固体撮像装置の概略平面構成を示す。図３２において、図３１に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２２の実施形態と、平面型ゲート電極の構成が異なる例である。 <Twenty-third embodiment>
[Example of sharing a vertical gate electrode and a planar gate electrode across two sides in adjacent pixels]
FIG. 32 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-third embodiment of the present invention. In FIG. 32, portions corresponding to those in FIG.
The present embodiment is an example in which the configuration of the planar gate electrode is different from that of the twenty-second embodiment.

本実施形態例の平面型ゲート電極３２は、垂直方向に隣接する画素間で共有されている。   The planar gate electrode 32 of the present embodiment is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極３１への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３１は、隣接する斜めの画素間において共有されている。また、平面型ゲート電極３２が、垂直方向に隣接する画素間において共有されている。これにより、縦型ゲート電極３１への正電圧の印加により、図３２に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 31. . The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 31 is shared between adjacent diagonal pixels. The planar gate electrode 32 is shared between pixels adjacent in the vertical direction. As a result, by applying a positive voltage to the vertical gate electrode 31, signal charges for four pixels shown in FIG. 32 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する画素間で、縦型ゲート電極３１及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 31 and the planar gate electrode 32 between adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２４の実施形態〉
［２画素で二辺に跨る縦型ゲート電極を共有する例］
図３３に本発明の第２４の実施形態に係る固体撮像装置の概略平面構成を示す。図３３において、図３２に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２３の実施形態と、縦型ゲート電極の構成が異なる例である。 <Twenty-fourth embodiment>
[Example of sharing a vertical gate electrode across two sides with two pixels]
FIG. 33 shows a schematic plan configuration of a solid-state imaging device according to the twenty-fourth embodiment of the present invention. In FIG. 33, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the twenty-third embodiment.

本実施形態例の縦型ゲート電極３３は、フォトダイオード領域６０の外周部の、隣接する二辺に跨って、かつ、垂直方向に隣接する画素間に渡って一体に形成されている。この縦型ゲート電極３１の、フォトダイオード領域６０外周部の隣接する二辺に跨って形成される縦型ゲート電極３１のうち、一辺に相当する部分が、斜めに隣接する画素間で共有されている。また、縦型ゲート電極３３の、垂直方向に隣接する画素間に渡って形成される部分は、垂直方向に隣接する画素間で共有されるように形成された平面型ゲート電極３２下に形成されている。   The vertical gate electrode 33 according to the present embodiment is integrally formed across two adjacent sides of the outer peripheral portion of the photodiode region 60 and between adjacent pixels in the vertical direction. Of the vertical gate electrode 31 formed across two adjacent sides of the outer periphery of the photodiode region 60 of the vertical gate electrode 31, a portion corresponding to one side is shared between pixels adjacent to each other diagonally. Yes. Further, a portion of the vertical gate electrode 33 formed between pixels adjacent in the vertical direction is formed under the planar gate electrode 32 formed so as to be shared between pixels adjacent in the vertical direction. ing.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極３３への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３３が、斜めに隣接する画素間及び垂直方向に隣接する画素間において共有されている。また、平面型ゲート電極３２が垂直方向に隣接する画素間において共有されている。これにより、縦型ゲート電極３３及び平面型ゲート電極３２への正電圧の印加により、図３３に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 33. . The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 33 is shared between pixels adjacent to each other diagonally and between pixels adjacent in the vertical direction. Further, the planar gate electrode 32 is shared between pixels adjacent in the vertical direction. Thus, by applying a positive voltage to the vertical gate electrode 33 and the planar gate electrode 32, signal charges for four pixels shown in FIG. 33 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極３３及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 33 and the planar gate electrode 32 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２５の実施形態〉
［隣接画素で縦型ゲート電極及びフローティングディフュージョン領域を共有する例］
図３４に本発明の第２５の実施形態に係る固体撮像装置の概略平面構成を示す。図３４において、図２６に対応する部分には同一符号を付し、重複説明を省略する。 <25th Embodiment>
[Example of sharing vertical gate electrode and floating diffusion region with adjacent pixels]
FIG. 34 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-fifth embodiment of the present invention. In FIG. 34, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極２７と、フローティングディフュージョン領域２１とから構成される。   In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a vertical gate electrode 27 and a floating diffusion region 21.

１画素を構成する縦型ゲート電極２７は、フォトダイオード領域６０の外周部の一辺に沿って１つ形成されている。この縦型ゲート電極２７は、斜めに隣接する画素間において共有されている。
また、１画素を構成するフローティングディフュージョン領域２１は、フォトダイオード領域６０の外側の半導体基板１３表面側に形成されており、縦型ゲート電極２７に隣接して形成されている。そしてこのフローティングディフュージョン領域２１は、垂直方向に隣接する画素間において共有されている。 One vertical gate electrode 27 constituting one pixel is formed along one side of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 27 is shared between pixels adjacent obliquely.
The floating diffusion region 21 constituting one pixel is formed on the surface side of the semiconductor substrate 13 outside the photodiode region 60, and is formed adjacent to the vertical gate electrode 27. The floating diffusion region 21 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域２１に読み出される。また、本実施形態例では、縦型ゲート電極は、隣接する斜めの画素間において共有されている。これにより、縦型ゲート電極２７への正電圧の印加により、斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 27. . The transferred signal charge is read to the floating diffusion region 21. In the present embodiment, the vertical gate electrode is shared between adjacent diagonal pixels. As a result, by applying a positive voltage to the vertical gate electrode 27, signal charges for two diagonally adjacent pixels are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及びフローティングディフュージョン領域２１を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the floating diffusion region 21 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２６の実施形態〉
［隣接画素で縦型ゲート電極とフローティングディフュージョン領域を共有する例］
図３５に本発明の第２６の実施形態に係る固体撮像装置の概略平面構成を示す。図３５において、図１８に対応する部分には同一符号を付し重複説明を省略する。 <Twenty-sixth embodiment>
[Example of sharing vertical gate electrode and floating diffusion region in adjacent pixels]
FIG. 35 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-sixth embodiment of the present invention. In FIG. 35, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、平面型ゲート電極１９と一体に形成された縦型ゲート電極２７と、フローティングディフュージョン領域２１とから構成される。   In the solid-state imaging device according to this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, a vertical gate electrode 27 formed integrally with the planar gate electrode 19, and a floating diffusion region 21. It consists of.

まず、縦型ゲート電極２７は、フォトダイオード領域６０の外周部の一辺に沿って１つ形成されている。そして、この縦型ゲート電極２７は、斜めに隣接する画素間において共有されている。
また、平面型ゲート電極１９は、縦型ゲート電極２７に隣接するフォトダイオード領域６０の角部に、縦型ゲート電極２７と一体に形成される。
フローティングディフュージョン領域２１は、フォトダイオード領域６０の外側の領域に、平面型ゲート電極１９の下部の半導体基板１３に接して形成されている。このフローティングディフュージョン領域２１は、垂直方向に隣接する画素間において共有されている。 First, one vertical gate electrode 27 is formed along one side of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 27 is shared between diagonally adjacent pixels.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 27 at the corner of the photodiode region 60 adjacent to the vertical gate electrode 27.
The floating diffusion region 21 is formed in a region outside the photodiode region 60 in contact with the semiconductor substrate 13 below the planar gate electrode 19. The floating diffusion region 21 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域２１に読み出される。また、本実施形態例では、縦型ゲート電極は、斜めに隣接する画素間で共有されている。これにより、縦型ゲート電極２７への正電圧の印加により、斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域２１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 27. . The transferred signal charge is read to the floating diffusion region 21. In this embodiment, the vertical gate electrode is shared between pixels adjacent to each other obliquely. As a result, by applying a positive voltage to the vertical gate electrode 27, signal charges for two diagonally adjacent pixels are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 21.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及びフローティングディフュージョン領域２１を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the floating diffusion region 21 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２７の実施形態〉
［隣接画素で縦型ゲート電極を共有する例］
図３６に本発明の第２７の実施形態に係る固体撮像装置の概略平面構成を示す。図３６において図３５に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２６の実施形態において、フローティングディフュージョン領域の構成が異なる例である。 <Twenty-seventh embodiment>
[Example of sharing a vertical gate electrode between adjacent pixels]
FIG. 36 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-seventh embodiment of the present invention. In FIG. 36, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the floating diffusion region is different from that in the twenty-sixth embodiment.

本実施形態例の固体撮像装置において、フローティングディフュージョン領域２２は、フォトダイオード領域６０内において、平面型ゲート電極１９の下部の半導体基板１３に接して形成されている。   In the solid-state imaging device of the present embodiment, the floating diffusion region 22 is formed in contact with the semiconductor substrate 13 below the planar gate electrode 19 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極２７への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送され、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極２７は、斜め隣接する画素間で共有されている。これにより、縦型ゲート電極２７への正電圧の印加により、斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 27, and The data is read out to the floating diffusion region 11. In the present embodiment example, the vertical gate electrode 27 is shared between diagonally adjacent pixels. As a result, by applying a positive voltage to the vertical gate electrode 27, signal charges for two diagonally adjacent pixels are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２８の実施形態〉
［隣接画素間で縦型ゲート電極及び平面型ゲート電極を共有する例］
図３７に本発明の第２８の実施形態に係る固体撮像装置の概略平面構成を示す。図３７において図３６に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例は、第２７の実施形態と平面型ゲート電極の構成が異なる例である。 <Twenty-eighth embodiment>
[Example of sharing a vertical gate electrode and a planar gate electrode between adjacent pixels]
FIG. 37 shows a schematic plan configuration of a solid-state imaging apparatus according to the twenty-eighth embodiment of the present invention. In FIG. 37, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the planar gate electrode is different from that of the twenty-seventh embodiment.

本実施形態例の固体撮像装置において、平面型ゲート電極３２は、垂直方向に隣接する画素間において共有されている。   In the solid-state imaging device according to the present embodiment, the planar gate electrode 32 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極２７及び平面型ゲート電極３２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極２７が斜めに隣接する画素間において共有されている。また、平面型ゲート電極３２が、垂直方向に隣接する画素間において共有されている。このため、縦型ゲート電極２７及び平面型ゲート電極３２への正電圧の印加により、図３７に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 27 and the planar gate electrode 32. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. In the present embodiment, the vertical gate electrode 27 is shared between pixels that are obliquely adjacent. The planar gate electrode 32 is shared between pixels adjacent in the vertical direction. Therefore, by applying a positive voltage to the vertical gate electrode 27 and the planar gate electrode 32, signal charges for four pixels shown in FIG. 37 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極２７及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 27 and the planar gate electrode 32 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第２９の実施形態〉
［隣接画素間で縦型ゲート電極及び平面型ゲート電極を共有する例
図３８に本発明の第２９の実施形態に係る固体撮像装置の概略平面構成を示す。図３８において、図３７に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第２８の実施形態と縦型ゲート電極の構成が異なるものである。 <Twenty-ninth embodiment>
[Example of Sharing Vertical and Planar Gate Electrodes Between Adjacent Pixels] FIG. 38 shows a schematic plan configuration of a solid-state imaging device according to the twenty-ninth embodiment of the invention. In FIG. 38, parts corresponding to those in FIG.
The present embodiment is different from the twenty-eighth embodiment in the configuration of the vertical gate electrode.

本実施形態例においては、縦型ゲート電極３７は、斜めに隣接する画素間及び垂直方向に隣接する画素間で共有されるように形成されており、かつ、斜めに隣接する画素間及び垂直方向に隣接する画素間に渡って一体に形成されている。   In this embodiment, the vertical gate electrode 37 is formed so as to be shared between diagonally adjacent pixels and between pixels adjacent in the vertical direction, and between the diagonally adjacent pixels and in the vertical direction. Are integrally formed between adjacent pixels.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極３７及び平面型ゲート電極３２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして、転送された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３７は、隣接する斜めの画素間及び隣接する縦方向の画素間において共有されている。また、平面ゲート電極が、垂直方向に隣接する画素間において共有されている。これにより、縦型ゲート電極３７及び平面型ゲート電極３２への正電圧の印加により、図３８に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 37 and the planar gate electrode 32. Transferred along. Then, the transferred signal charges are read out to the respective floating diffusion regions 11. In this embodiment, the vertical gate electrode 37 is shared between adjacent diagonal pixels and adjacent vertical pixels. Further, the planar gate electrode is shared between pixels adjacent in the vertical direction. Thus, by applying a positive voltage to the vertical gate electrode 37 and the planar gate electrode 32, signal charges for four pixels shown in FIG. 38 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する画素間で、縦型ゲート電極３７及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 37 and the planar gate electrode 32 between adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３０の実施形態〉
［隣接画素間で縦型ゲート電極を共有する例］
図３９に本発明の第３０の実施形態に係る固体撮像装置の概略平面構成を示す。図３９において、図２１に対応する部分には同一符号を付し、重複説明を省略する。 <Thirty Embodiment>
[Example of sharing a vertical gate electrode between adjacent pixels]
FIG. 39 shows a schematic plan configuration of a solid-state imaging apparatus according to the 30th embodiment of the present invention. In FIG. 39, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極３９と、平面型ゲート電極１９と、フローティングディフュージョン領域１１とから構成される。   In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a vertical gate electrode 39, a planar gate electrode 19, and a floating diffusion region 11.

１画素を構成する縦型ゲート電極３９は、フォトダイオード領域６０外周部の隣接する一辺に沿って、その辺とその辺に隣接するフォトダイオード領域６０の角部に跨って形成されている。そして、フォトダイオード領域６０外周部の一辺に沿って形成された縦型ゲート電極３９は、斜めに隣接する画素間で共有されている。
平面型ゲート電極１９は、平面型ゲート電極１９は、縦型ゲート電極３９が形成されるフォトダイオード領域６０の角部の領域に、縦型ゲート電極３９と一体に形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内において、縦型ゲート電極３９に隣接して形成されている。 The vertical gate electrode 39 constituting one pixel is formed along one adjacent side of the outer periphery of the photodiode region 60 and across the side and the corner of the photodiode region 60 adjacent to the side. The vertical gate electrode 39 formed along one side of the outer peripheral portion of the photodiode region 60 is shared between pixels adjacent obliquely.
The planar gate electrode 19 is formed integrally with the vertical gate electrode 39 in the corner region of the photodiode region 60 where the vertical gate electrode 39 is formed.
The floating diffusion region 11 is formed adjacent to the vertical gate electrode 39 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極３９への正電圧の印加によってフォトダイオード領域６０内にできるポテンシャル勾配に沿って転送される。そして転送された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３９は、隣接する斜めの画素間において共有されている。これにより、図３９に示す、斜めに隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient formed in the photodiode region 60 by applying a positive voltage to the vertical gate electrode 39. . The transferred signal charges are read out to the respective floating diffusion regions 11. In the present embodiment, the vertical gate electrode 39 is shared between adjacent diagonal pixels. As a result, the signal charges for two pixels adjacent to each other shown in FIG. 39 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する画素間で、縦型ゲート電極３９を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 39 between adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３１の実施形態〉
［隣接画素間で縦型ゲート電極及び平面型ゲート電極を共有する例］
図４０に本発明の第３１の実施形態に係る固体撮像装置の概略平面構成を示す。図４０において、図３９に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第３０の実施形態において、平面型ゲート電極の構成が一部異なる例である。 <Thirty-first embodiment>
[Example of sharing a vertical gate electrode and a planar gate electrode between adjacent pixels]
FIG. 40 shows a schematic plan configuration of a solid-state imaging device according to the thirty-first embodiment of the present invention. In FIG. 40, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the planar gate electrode is partially different from that of the thirtieth embodiment.

本実施形態例においては、平面型ゲート電極３２が、垂直方向に隣接する画素間において接続されるように形成されている。   In the present embodiment example, the planar gate electrode 32 is formed so as to be connected between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極３９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極３９は、隣接する斜めの画素間において共有されている。また、平面型ゲート電極３２は、垂直方向に隣接する画素間において共有されている。これにより、縦型ゲート電極３９及び平面型ゲート電極３２への正電圧の印加により、図４０に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 39. . The transferred signal charge is read out to the floating diffusion region 11. In the present embodiment, the vertical gate electrode 39 is shared between adjacent diagonal pixels. The planar gate electrode 32 is shared between pixels adjacent in the vertical direction. Thereby, by applying a positive voltage to the vertical gate electrode 39 and the planar gate electrode 32, signal charges for four pixels shown in FIG. 40 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極３９及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 39 and the planar gate electrode 32 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３２の実施形態〉
［隣接画素間で、縦型ゲート電極及び平面型ゲート電極を共有する例］
図４１に本発明の第３２の実施形態に係る固体撮像装置の概略平面構成を示す。図４１において、図４０に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第３１の実施形態と、縦型ゲート電極の構成が一部異なる例である。 <Thirty-second embodiment>
[Example of sharing a vertical gate electrode and a planar gate electrode between adjacent pixels]
FIG. 41 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-second embodiment of the present invention. In FIG. 41, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the vertical gate electrode is partially different from the thirty-first embodiment.

本実施形態例において、縦型ゲート電極４１は、フォトダイオード領域６０外周部の隣接する一辺に沿って、その辺とその辺に隣接するフォトダイオード領域６０の角部に跨って形成されている。そして、フォトダイオード領域６０外周部の一辺に沿って形成された縦型ゲート電極３９は、斜めに隣接する画素間で共有されており、垂直方向に隣接する画素間に渡って形成されている。   In the present embodiment example, the vertical gate electrode 41 is formed along one adjacent side of the outer periphery of the photodiode region 60 and across the side and the corner of the photodiode region 60 adjacent to the side. The vertical gate electrode 39 formed along one side of the outer peripheral portion of the photodiode region 60 is shared between pixels adjacent obliquely, and is formed between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４１への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極４１が、斜めに隣接する画素間及び垂直方向に隣接する画素間において共有されている。また、平面型ゲート電極３２が垂直方向に隣接する画素間において共有されている。これにより、縦型ゲート電極４１への正電圧の印加により、図４１に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。
縦型ゲート電極４１は、隣接する斜めの画素間において共有されている。このため、縦型ゲート電極４１への正電圧の印加により、図４１に示す４画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。 Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 41. . The transferred signal charge is read out to the floating diffusion region 11. In the present embodiment, the vertical gate electrode 41 is shared between pixels adjacent obliquely and between pixels adjacent in the vertical direction. Further, the planar gate electrode 32 is shared between pixels adjacent in the vertical direction. As a result, by applying a positive voltage to the vertical gate electrode 41, signal charges for four pixels shown in FIG. 41 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.
The vertical gate electrode 41 is shared between adjacent diagonal pixels. Therefore, by applying a positive voltage to the vertical gate electrode 41, signal charges for four pixels shown in FIG. 41 are simultaneously transferred. Then, the signal charges accumulated in the respective photodiodes PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極４１及び平面型ゲート電極３２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 41 and the planar gate electrode 32 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３３の実施形態〉
［隣接画素で縦型ゲート電極を共有する例］
図４２に本発明の第３３の実施形態に係る固体撮像装置の概略平面構成を示す。図３３において、図１８に対応する部分には同一符号を付し重複説明を省略する。 <Thirty-third embodiment>
[Example of sharing a vertical gate electrode between adjacent pixels]
FIG. 42 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-third embodiment of the present invention. In FIG. 33, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、縦型ゲート電極４２と、フローティングディフュージョン領域１１により構成される。   In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel is constituted by the vertical gate electrode 42 and the floating diffusion region 11.

縦型ゲート電極４２は、フォトダイオード領域６０の外周部に形成され、垂直方向に隣接する画素間に共有されている。そして、フローティングディフュージョン領域１１は、フォトダイオード領域６０と縦型ゲート電極４２との間に形成されている。   The vertical gate electrode 42 is formed on the outer peripheral portion of the photodiode region 60 and is shared between pixels adjacent in the vertical direction. The floating diffusion region 11 is formed between the photodiode region 60 and the vertical gate electrode 42.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４２への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送されて信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では垂直方向に隣接する画素間において、フォトダイオード領域６０の外周部に形成された縦型ゲート電極４２が共有されている。これにより、縦型ゲート電極４２への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、フォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域１１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is transferred along a potential gradient in the photodiode region 60 that is formed by applying a positive voltage to the vertical gate electrode 42. . The transferred signal charges are read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 42 formed on the outer peripheral portion of the photodiode region 60 is shared between pixels adjacent in the vertical direction. Thus, by applying a positive voltage to the vertical gate electrode 42, signal charges for two pixels adjacent in the vertical direction are simultaneously transferred. Then, the signal charges accumulated in the photodiode PD are read out to the respective floating diffusion regions 11.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極４２を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 42 between two adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３４の実施形態〉
［隣接画素間で平面型ゲート電極とフローティングディフュージョン領域を共有する例］
図４３に本発明の第３４の実施形態に係る固体撮像装置の概略平面構成を示す。図４３は、隣接する４画素を構成する要部の平面図であり、画素が水平方向および垂直方向への直交配列となる、いわゆる正方画素配列された例を示している。すなわち、図４３では、水平方向に２画素、垂直方向に２画素の計４画素分の領域を図示している。図４３において、図１２に対応する部分には、同一符号を付し重複説明を省略する。 <Thirty-fourth embodiment>
[Example of sharing a planar gate electrode and floating diffusion region between adjacent pixels]
FIG. 43 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-fourth embodiment of the present invention. FIG. 43 is a plan view of the main part constituting the four adjacent pixels, and shows an example in which the pixels are arranged in a so-called square pixel arrangement in which the pixels are arranged orthogonally in the horizontal direction and the vertical direction. That is, in FIG. 43, a region corresponding to a total of four pixels of two pixels in the horizontal direction and two pixels in the vertical direction is illustrated. In FIG. 43, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極４４と、平面型ゲート電極４４と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域４３とから構成される。
平面型ゲート電極４４は、フォトダイオード領域６０の角部に形成されている。そして、この平面型ゲート電極４４は、水平方向に隣接する画素間で共有されている。そして、その角部に位置する平面型ゲート電極４４の下部には、平面型ゲート電極４４と一体に形成された縦型ゲート電極１２が形成されている。この縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極４４の下部全面とはならない大きさで形成されている。
フローティングディフュージョン領域４３は、フォトダイオード領域６０の外側であって、平面型ゲート電極４４下部の半導体基板１３と隣接する領域に形成されている。そして、フローティングディフュージョン領域４３は、垂直方向に隣接する画素間で共有されている。 In the solid-state imaging device according to the present embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 44, a vertical gate electrode 12 formed integrally with the planar gate electrode 44, and a floating diffusion region 43. It consists of.
The planar gate electrode 44 is formed at the corner of the photodiode region 60. The planar gate electrode 44 is shared between pixels adjacent in the horizontal direction. A vertical gate electrode 12 formed integrally with the planar gate electrode 44 is formed below the planar gate electrode 44 located at the corner. The cross-sectional shape of the vertical gate electrode 12 is substantially square, and is formed in a size that does not cover the entire lower surface of the planar gate electrode 44 formed at the corner of the photodiode region 60.
The floating diffusion region 43 is formed outside the photodiode region 60 and in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 44. The floating diffusion region 43 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。また、本実施形態例では、平面型ゲート電極４４が水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極１２及び平面型ゲート電極４４への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。また、本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極２３の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域４３に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 44. Transferred along. The transferred signal charge is read to the floating diffusion region 43. In this embodiment, the planar gate electrode 44 is shared between pixels adjacent in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 44, signal charges for two pixels adjacent in the vertical direction are simultaneously transferred. Then, the signal charge accumulated in each photodiode PD is read out to each floating diffusion region 43. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 23. For this reason, the transfer of the signal charge transferred to the floating diffusion region 43 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極１２及び平面型ゲート電極４４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the vertical gate electrode 12 and the planar gate electrode 44 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３５の実施形態〉
［隣接画素間で平面型ゲート電極とフローティングディフュージョン領域を共有する例］
図４４に本発明の第３５の実施形態に係る固体撮像装置の概略平面構成を示す。図４４において、図４３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第３４の実施形態と、縦型ゲート電極の構成が異なる例である。 <Thirty-fifth embodiment>
[Example of sharing a planar gate electrode and floating diffusion region between adjacent pixels]
FIG. 44 shows a schematic plan configuration of a solid-state imaging apparatus according to the 35th embodiment of the present invention. In FIG. 44, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from the thirty-fourth embodiment.

本実施形態例において、縦型ゲート電極４６ａは、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。   In the present embodiment, the vertical gate electrode 46 a is formed along one side extending below the planar gate electrode 44 and extending in the vertical direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。また、本実施形態例では平面型ゲート電極は、水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極４６ａ及び平面型ゲート電極４４への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、フォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 46a and the planar gate electrode 44. Transferred along. The transferred signal charge is read to the floating diffusion region 43. In this embodiment, the planar gate electrode is shared between pixels adjacent in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrode 46a and the planar gate electrode 44, signal charges for two pixels adjacent in the vertical direction are transferred simultaneously. Then, the signal charges accumulated in the photodiode PD are read out to the respective floating diffusion regions 43.

本実施形態例においては、隣接する２画素間で、縦型ゲート電極４６ａを共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the vertical gate electrode 46a between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３６の実施形態〉
［隣接画素間で平面型ゲート電極、縦型ゲート電極、及びフローティングディフュージョン領域を共有する例］
図４５に本発明の第３６の実施形態に係る固体撮像装置の概略平面構成を示す。図４５において、図４４に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例は、第３５の実施形態と、縦型ゲート電極の構成が一部異なる例である。 <Thirty-sixth embodiment>
[Example of sharing a planar gate electrode, a vertical gate electrode, and a floating diffusion region between adjacent pixels]
FIG. 45 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-sixth embodiment of the present invention. In FIG. 45, parts corresponding to those in FIG.
The present embodiment is an example in which the configuration of the vertical gate electrode is partially different from the thirty-fifth embodiment.

本実施形態例では、縦型ゲート電極４７は、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部に形成されている。そしてこの縦型ゲート電極４７は、水平方向に隣接する画素間で共有されている。   In this embodiment, the vertical gate electrode 47 is formed below the planar gate electrode 44 and on the outer peripheral portion of the photodiode region 60. The vertical gate electrode 47 is shared between pixels adjacent in the horizontal direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４７及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。また、本実施形態例では、縦型ゲート電極４７及び平面型ゲート電極４４が、水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極４７及び平面型ゲート電極４４への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、フォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 47 and the planar gate electrode 44. Transferred along. The transferred signal charge is read to the floating diffusion region 43. In this embodiment, the vertical gate electrode 47 and the planar gate electrode 44 are shared between pixels adjacent in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrode 47 and the planar gate electrode 44, signal charges for two pixels adjacent in the vertical direction are simultaneously transferred. Then, the signal charges accumulated in the photodiode PD are read out to the respective floating diffusion regions 43.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極４４及び縦型ゲート電極４７を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 and the vertical gate electrode 47 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３７の実施形態〉
［隣接画素間で平面型ゲート電極、縦型ゲート電極、及びフローティングディフュージョン領域を共有する例］
図４６に本発明の第３７の実施形態に係る固体撮像装置の概略平面構成を示す。図４６において図４５に対応する部分には、同一符号を付し重複説明を省略する。本実施形態例では、第３６の実施形態と、縦型ゲート電極の構成が異なる例である。 <Thirty-seventh embodiment>
[Example of sharing a planar gate electrode, a vertical gate electrode, and a floating diffusion region between adjacent pixels]
FIG. 46 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-seventh embodiment of the present invention. In FIG. 46, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the thirty-sixth embodiment.

本実施形態例では、縦型ゲート電極４６ｂは、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺に沿って形成されている。   In the present embodiment, the vertical gate electrode 46 b is formed along one side extending under the planar gate electrode 44 and extending in the horizontal direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ｂ及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。また、本実施形態例では、平面型ゲート電極４４は、水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極４６ｂ及び平面型ゲート電極４４への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 46b and the planar gate electrode 44. Transferred along. The transferred signal charge is read to the floating diffusion region 43. In the present embodiment, the planar gate electrode 44 is shared between adjacent pixels in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrode 46b and the planar gate electrode 44, signal charges for two pixels adjacent in the vertical direction are simultaneously transferred. Then, the signal charge accumulated in each photodiode PD is read out to each floating diffusion region 43.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極４４及びフローティングディフュージョン領域４３を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 and the floating diffusion region 43 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３８の実施形態〉
［隣接画素間で平面型ゲート電極、縦型ゲート電極、及びフローティングディフュージョン領域を共有する例］
図４７に本発明の第３８の実施形態に係る固体撮像装置の概略平面構成を示す。図４７において、図４６及び図４５に対応する部分には同一符号を付し、重複説明を省略する。本実施形態例は、第３７の実施形態と、縦型ゲート電極の構成が一部異なる例である。 <Thirty-eighth embodiment>
[Example of sharing a planar gate electrode, a vertical gate electrode, and a floating diffusion region between adjacent pixels]
FIG. 47 shows a schematic plan configuration of a solid-state imaging apparatus according to the thirty-eighth embodiment of the present invention. In FIG. 47, parts corresponding to those in FIGS. 46 and 45 are denoted by the same reference numerals, and redundant description is omitted. The present embodiment is an example in which the configuration of the vertical gate electrode is partially different from the thirty-seventh embodiment.

本実施形態例においては、縦型ゲート電極４６ｂは、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺に沿って形成されている。また、縦型ゲート電極４７は、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部に、水平方向に隣接する画素間で共有されるように形成されている。   In the present embodiment, the vertical gate electrode 46 b is formed along one side extending below the planar gate electrode 44 and extending in the horizontal direction of the outer peripheral portion of the photodiode region 60. In addition, the vertical gate electrode 47 is formed below the planar gate electrode 44 and on the outer periphery of the photodiode region 60 so as to be shared between pixels adjacent in the horizontal direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ｂ，４７及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、縦型ゲート電極４６ｂと縦型ゲート電極４７の間の領域を通ってフローティングディフュージョン領域４３に読み出される。また、本実施形態例では、縦型ゲート電極４７は、水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極４６ｂ，４７及び平面型ゲート電極４４への正電圧の印加により、水平方向に隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charges accumulated in the photodiode PD are in the photodiode region 60 which can be generated by applying a positive voltage to the vertical gate electrodes 46b and 47 and the planar gate electrode 44. It is transferred along the potential gradient. The transferred signal charge is read out to the floating diffusion region 43 through the region between the vertical gate electrode 46 b and the vertical gate electrode 47. In this embodiment, the vertical gate electrode 47 is shared between pixels adjacent in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrodes 46b and 47 and the planar gate electrode 44, signal charges for two pixels adjacent in the horizontal direction are simultaneously transferred. Then, the signal charge accumulated in each photodiode PD is read out to each floating diffusion region 43.

本実施形態例においては、隣接する画素間で、平面型ゲート電極４４、縦型ゲート電極４７、及びフローティングディフュージョン領域４３を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 44, the vertical gate electrode 47, and the floating diffusion region 43 between adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第３９の実施形態〉
［隣接画素間で平面型ゲート電極、縦型ゲート電極、及びフローティングディフュージョン領域を共有する例］
図４８に本発明の第３９の実施形態に係る固体撮像装置の概略平面構成を示す。図４８において図４７に対応する部分には、同一符号を付し重複説明を省略する。本実施形態例は、第３８の実施形態と、縦型ゲート電極の構成が一部異なる例である。 <Thirty-ninth embodiment>
[Example of sharing a planar gate electrode, a vertical gate electrode, and a floating diffusion region between adjacent pixels]
FIG. 48 shows a schematic plan configuration of a solid-state imaging apparatus according to the 39th embodiment of the present invention. In FIG. 48, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is partially different from the thirty-eighth embodiment.

本実施形態例において、縦型ゲート電極４６ａは、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。また、縦型ゲート電極４６ｂは、平面型ゲート電極４４下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺に沿って形成されている。   In the present embodiment, the vertical gate electrode 46 a is formed along one side extending below the planar gate electrode 44 and extending in the vertical direction of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 46 b is formed along one side extending below the planar gate electrode 44 and extending in the horizontal direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ，４６ｂ及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、縦型ゲート電極４６ａと縦型ゲート電極４６ｂとの間の領域を通ってフローティングディフュージョン領域４３に読み出される。また、本実施形態例では、平面型ゲート電極４４は、水平方向に隣接する画素間において共有されている。このため、縦型ゲート電極４６ａ，４６ｂ及び平面型ゲート電極４４への正電圧の印加により、垂直方向に隣接する２画素分の信号電荷が同時に転送される。そして、それぞれのフォトダイオードＰＤに蓄積された信号電荷は、それぞれのフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is in the photodiode region 60 which can be generated by applying a positive voltage to the vertical gate electrodes 46a and 46b and the planar gate electrode 44. It is transferred along the potential gradient. Then, the transferred signal charge is read out to the floating diffusion region 43 through the region between the vertical gate electrode 46a and the vertical gate electrode 46b. In the present embodiment, the planar gate electrode 44 is shared between adjacent pixels in the horizontal direction. Therefore, by applying a positive voltage to the vertical gate electrodes 46a and 46b and the planar gate electrode 44, signal charges for two pixels adjacent in the vertical direction are simultaneously transferred. Then, the signal charge accumulated in each photodiode PD is read out to each floating diffusion region 43.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極４４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４０の実施形態〉
［隣接画素間で、フローティングディフュージョン領域を共有する例］
図４９に本発明の第４０の実施形態に係る固体撮像装置の概略平面構成を示す。図４９において図１２に対応する部分には同一符号を付し重複説明を省略する。 <40th Embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 49 shows a schematic plan configuration of a solid-state imaging apparatus according to the 40th embodiment of the present invention. In FIG. 49, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、平面型ゲート電極１９と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域４３とから構成される。
平面型ゲート電極１９は、フォトダイオード領域６０の角部に形成されている。また、縦型ゲート電極１２は、フォトダイオード領域６０の角部に位置する平面型ゲート電極１９の下部に、平面型ゲート電極１９と一体に形成されている。この縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極１９の下部全面とはならない大きさで形成されている。
フローティングディフュージョン領域４３は、フォトダイオード領域６０の外側であって、平面型ゲート電極１９下部の半導体基板１３と隣接する領域に形成されている。そして、フローティングディフュージョン領域４３は、垂直方向に隣接する画素間で共有されている。 In the solid-state imaging device according to this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, a vertical gate electrode 12 formed integrally with the planar gate electrode 19, and a floating diffusion region 43. It consists of.
The planar gate electrode 19 is formed at the corner of the photodiode region 60. The vertical gate electrode 12 is integrally formed with the planar gate electrode 19 below the planar gate electrode 19 positioned at the corner of the photodiode region 60. The cross-sectional shape of the vertical gate electrode 12 is substantially square, and is formed in a size that does not cover the entire lower surface of the planar gate electrode 19 formed at the corner of the photodiode region 60.
The floating diffusion region 43 is formed outside the photodiode region 60 and in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 19. The floating diffusion region 43 is shared between pixels adjacent in the vertical direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極１９の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域４３に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 19. Transferred along. The transferred signal charge is read to the floating diffusion region 43. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 19. For this reason, the transfer of the signal charge transferred to the floating diffusion region 43 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

本実施形態例においては、隣接する画素間で、フローティングディフュージョン領域を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the floating diffusion region between adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４１の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５０に本発明の第４１の実施形態に係る固体撮像装置の概略平面構成を示す。図５０において図４９に対応する部分には、同一符号を付し重複説明を省略する。本実施形態例は、第４０の実施形態と、縦型ゲート電極の構成が異なるものである。 <Forty-first embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 50 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-first embodiment of the present invention. In FIG. 50, parts corresponding to those in FIG. This embodiment is different from the 40th embodiment in the configuration of the vertical gate electrode.

本実施形態例において、縦型ゲート電極４６ｂは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺に沿って形成されている。   In the present embodiment, the vertical gate electrode 46 b is formed along one side extending below the planar gate electrode 19 and extending in the horizontal direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ｂ及び平面型ゲート電極１９への正電圧の印加によってできる半導体基板内のポテンシャル勾配に沿って転送される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD follows a potential gradient in the semiconductor substrate that can be generated by applying a positive voltage to the vertical gate electrode 46b and the planar gate electrode 19. Forwarded.

本実施形態例においては、隣接する２画素間で、フローティングディフュージョン領域４３を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the floating diffusion region 43 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４２の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５１に本発明の第４２の実施形態に係る固体撮像装置の概略平面構成を示す。図５１において図５０に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第４１の実施形態と、縦型ゲート電極の構成が異なる例である。 <Forty-second embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 51 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-second embodiment of the present invention. In FIG. 51, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the forty-first embodiment.

本実施形態例において、縦型ゲート電極４６ａは、平面型ゲート電極下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。   In the present embodiment example, the vertical gate electrode 46 a is formed along one side extending under the planar gate electrode and extending in the vertical direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 46a and the planar gate electrode 19. Transferred along. The transferred signal charge is read to the floating diffusion region 43.

本実施形態例においては、隣接する画素間で、フローティングディフュージョン領域４３を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the floating diffusion region 43 between adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４３の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５２に本発明の第４３の実施形態に係る固体撮像装置の概略平面構成を示す。図５２において図５１に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第４２の実施形態と縦型ゲート電極の構成が異なる例である。 <Forty-third embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 52 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-third embodiment of the present invention. In FIG. 52, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the forty-second embodiment.

本実施形態例においては、縦型ゲート電極４６ａは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。また縦型ゲート電極４６ｂは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺にそって形成されている。   In the present embodiment, the vertical gate electrode 46 a is formed along one side extending below the planar gate electrode 19 and extending in the vertical direction of the outer peripheral portion of the photodiode region 60. The vertical gate electrode 46 b is formed along one side extending below the planar gate electrode 19 and extending in the horizontal direction on the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ，４６ｂ及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、縦型ゲート電極４６ａと縦型ゲート電極４６ｂとの間を通ってフローティングディフュージョン領域４３に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charges accumulated in the photodiode PD are within the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 46a and 46b and the planar gate electrode 19. It is transferred along the potential gradient. Then, the transferred signal charge passes through between the vertical gate electrode 46a and the vertical gate electrode 46b and is read to the floating diffusion region 43.

本実施形態例においては、隣接する画素間で、フローティングディフュージョン領域４３を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the floating diffusion region 43 between adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４４の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５３に本発明の第４４の実施形態に係る固体撮像装置の概略平面構成を示す。図５３において図４９に対応する部分には同一符号を付し重複説明を省略する。 <Forty-fourth embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 53 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-fourth embodiment of the present invention. In FIG. 53, parts corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、平面型ゲート電極１９と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域５１とから構成される。
平面型ゲート電極１９は、フォトダイオード領域６０の角部に形成されている。また、縦型ゲート電極１２は、フォトダイオード領域の角部に位置する平面型ゲート電極１９の下部に、平面型ゲート電極１９と一体に形成されている。この縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極１９の下部全面とはならない大きさで形成されている。
フローティングディフュージョン領域５１は、フォトダイオード領域６０の外側であって、平面型ゲート電極１９下部の半導体基板１３と隣接する領域に形成されている。そして、フローティングディフュージョン領域５１は、垂直方向に隣接する画素、及び水平方向に隣接する画素の４画素間で共有されている。 In the solid-state imaging device of this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, a vertical gate electrode 12 formed integrally with the planar gate electrode 19, and a floating diffusion region 51. It consists of.
The planar gate electrode 19 is formed at the corner of the photodiode region 60. The vertical gate electrode 12 is formed integrally with the planar gate electrode 19 below the planar gate electrode 19 positioned at the corner of the photodiode region. The cross-sectional shape of the vertical gate electrode 12 is substantially square, and is formed in a size that does not cover the entire lower surface of the planar gate electrode 19 formed at the corner of the photodiode region 60.
The floating diffusion region 51 is formed outside the photodiode region 60 and in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 19. The floating diffusion region 51 is shared between four pixels, that is, a pixel adjacent in the vertical direction and a pixel adjacent in the horizontal direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域５１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 19. Transferred along. The transferred signal charge is read to the floating diffusion region 51.

本実施形態例においては、隣接する４画素間で、フローティングディフュージョン領域５１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the floating diffusion region 51 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４５の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５４に本発明の第４５の実施形態に係る固体撮像装置の概略平面構成を示す。図５４において図５３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第４４の実施形態と、縦型ゲート電極の構成が異なる例である。 <Forty-fifth embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 54 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-fifth embodiment of the present invention. In FIG. 54, portions corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the forty-fourth embodiment.

本実施形態例の画素のうち、同一対角線上に形成された一方の画素では、縦型ゲート電極４６ａは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。また、同一対角線上に形成された他方の画素では、縦型ゲート電極４６ｂは、平面型ゲート電極１９下であって、フォトダイオード要行き６０の外周部の水平方向に延びる一辺に沿って形成されている。   Among the pixels of this embodiment example, in one pixel formed on the same diagonal line, the vertical gate electrode 46a extends under the planar gate electrode 19 and in the vertical direction of the outer peripheral portion of the photodiode region 60. It is formed along one side. In the other pixel formed on the same diagonal line, the vertical gate electrode 46b is formed along one side extending under the planar gate electrode 19 and extending in the horizontal direction of the outer peripheral portion of the photodiode main line 60. ing.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ，４６ｂ及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域５１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charges accumulated in the photodiode PD are within the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 46a and 46b and the planar gate electrode 19. It is transferred along the potential gradient. The transferred signal charge is read to the floating diffusion region 51.

本実施形態例においては、隣接する４画素間で、フローティングディフュージョン領域５１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the floating diffusion region 51 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４６の実施形態〉
［隣接画素間でフローティングディフュージョン領域を共有する例］
図５５に本発明の第４６の実施形態に係る固体撮像装置の概略平面構成を示す。図５２において図５４に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第４５の実施形態例と、縦型ゲート電極の構成が異なる例である。 <Forty-sixth embodiment>
[Example of sharing a floating diffusion region between adjacent pixels]
FIG. 55 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-sixth embodiment of the present invention. In FIG. 52, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from the forty-fifth embodiment.

本実施形態例において、縦型ゲート電極４６ａは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の垂直方向に延びる一辺に沿って形成されている。また、縦型ゲート電極４６ｂは、平面型ゲート電極１９下であって、フォトダイオード領域６０の外周部の水平方向に延びる一辺に沿って形成されている。   In the present embodiment, the vertical gate electrode 46 a is formed along one side extending below the planar gate electrode 19 and extending in the vertical direction of the outer peripheral portion of the photodiode region 60. Further, the vertical gate electrode 46 b is formed along one side extending below the planar gate electrode 19 and extending in the horizontal direction of the outer peripheral portion of the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極４６ａ，４６ｂ及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域５１に読み出される。   Also in the solid-state imaging device having such a configuration, the signal charges accumulated in the photodiode PD are within the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrodes 46a and 46b and the planar gate electrode 19. It is transferred along the potential gradient. The transferred signal charge is read to the floating diffusion region 51.

本実施形態例においては、隣接する４画素間で、フローティングディフュージョン領域５１を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the floating diffusion region 51 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４７の実施形態〉
［画素毎に電荷読み出しトランジスタを有する例］
図５６に本発明の第４７の実施形態に係る固体撮像装置の概略平面構成を示す。図５６において図１４に対応する部分には同一符号を付し重複説明を省略する。 <Forty-seventh embodiment>
[Example of having a charge readout transistor for each pixel]
FIG. 56 shows a schematic plan configuration of a solid-state imaging apparatus according to the 47th embodiment of the present invention. In FIG. 56, portions corresponding to those in FIG.

本実施形態例の固体撮像装置において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極１９と、平面型ゲート電極１９と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域１１とから構成される。   In the solid-state imaging device according to this embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 19, a vertical gate electrode 12 formed integrally with the planar gate electrode 19, and a floating diffusion region 11. It consists of.

平面型ゲート電極１９は、フォトダイオード領域６０の角部に形成されている。そして、また縦型ゲート電極１２は、フォトダイオード領域６０の角部に位置する平面型ゲート電極１９の下部に、平面型ゲート電極１９と一体に形成されている。この縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極１９の下部全面とはならない大きさで形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内であって、平面型ゲート電極１９下部の半導体基板１３と隣接する領域に形成されている。 The planar gate electrode 19 is formed at the corner of the photodiode region 60. The vertical gate electrode 12 is formed integrally with the planar gate electrode 19 below the planar gate electrode 19 positioned at the corner of the photodiode region 60. The cross-sectional shape of the vertical gate electrode 12 is substantially square, and is formed in a size that does not cover the entire lower surface of the planar gate electrode 19 formed at the corner of the photodiode region 60.
The floating diffusion region 11 is formed in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 19 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極２３の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域１１に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 19. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 23. For this reason, the transfer of signal charges transferred to the floating diffusion region 11 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４８の実施形態〉
［画素毎に電荷読み出しトランジスタを有する例］
図５７に本発明の実施形態に係る固体撮像装置の概略平面構成を示す。図５７において図５６に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第４７の実施形態と、縦型ゲート電極の構成が異なる例である。 <Forty-eighth embodiment>
[Example of having a charge readout transistor for each pixel]
FIG. 57 shows a schematic plan configuration of the solid-state imaging device according to the embodiment of the present invention. In FIG. 57, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the 47th embodiment.

本実施形態例の縦型ゲート電極５２は、平面型ゲート電極１９の下部に、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。   The vertical gate electrode 52 of the present embodiment is formed below the planar gate electrode 19 so that the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５２及び平面型ゲート電極１９への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷はフローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５２を大きく形成した場合も、フローティングディフュージョン領域１１が縦型ゲート電極５２よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５２で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 52 and the planar gate electrode 19. Transferred along. The transferred signal charge is read to the floating diffusion region 11. Further, in the present embodiment example, since the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area, a larger potential gradient is formed in the photodiode region 60. Can do. Further, even when the vertical gate electrode 52 is formed to be large as described above, the floating diffusion region 11 is formed closer to the photodiode region 60 than the vertical gate electrode 52. There is no blocking by the gate electrode 52.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第４９の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図５８に本発明の第４９の実施形態に係る固体撮像装置の概略平面構成を示す。図５８において図４３に対応する部分には同一符号を付し重複説明を省略する。 <Forty-ninth embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 58 shows a schematic plan configuration of a solid-state imaging apparatus according to the forty-ninth embodiment of the present invention. 58, the same reference numerals are given to the portions corresponding to those in FIG.

本実施形態例において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極４４と、平面型ゲート電極４４と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域１１とから構成される。   In the present embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 44, a vertical gate electrode 12 formed integrally with the planar gate electrode 44, and a floating diffusion region 11. The

平面型ゲート電極４４は、フォトダイオード領域６０の角部に形成されている。そして、この平面型ゲート電極４４は、水平方向に隣接する画素間で共有されている。また、縦型ゲート電極１２は、フォトダイオード領域６０の角部に位置する平面型ゲート電極４４の下部に、平面型ゲート電極４４と一体に形成されている。この縦型ゲート電極１２の断面形状は略正方形状とされ、フォトダイオード領域６０の角部に形成された平面型ゲート電極１９の下部全面とはならない大きさで形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内であって、平面型ゲート電極４４下部の半導体基板１３と隣接する領域に形成されている。 The planar gate electrode 44 is formed at the corner of the photodiode region 60. The planar gate electrode 44 is shared between pixels adjacent in the horizontal direction. The vertical gate electrode 12 is formed integrally with the planar gate electrode 44 below the planar gate electrode 44 positioned at the corner of the photodiode region 60. The cross-sectional shape of the vertical gate electrode 12 is substantially square, and is formed in a size that does not cover the entire lower surface of the planar gate electrode 19 formed at the corner of the photodiode region 60.
The floating diffusion region 11 is formed in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 44 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。本実施形態例では、縦型ゲート電極１２を、平面型ゲート電極１９の下部全面とはならない大きさで形成している。このため、フォトダイオード領域６０の電位勾配によってフローティングディフュージョン領域１１に転送される信号電荷の転送が縦型ゲート電極１２により遮られない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 44. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. In this embodiment, the vertical gate electrode 12 is formed in a size that does not cover the entire lower surface of the planar gate electrode 19. For this reason, the transfer of signal charges transferred to the floating diffusion region 11 due to the potential gradient of the photodiode region 60 is not blocked by the vertical gate electrode 12.

本実施形態例においては、隣接する画素間で、平面型ゲート電極４４を共有することで、画素サイズの微細化が可能となる。さらに、本実施形態例の固体撮像装置においては、フローティングディフュージョン領域１１がフォトダイオード領域６０内に形成されるので、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 between adjacent pixels. Furthermore, in the solid-state imaging device according to the present embodiment, the floating diffusion region 11 is formed in the photodiode region 60, so that the pixel size can be reduced.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５０の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図５９に本発明の第５０の実施形態に係る固体撮像装置の概略平面構成を示す。図５９において、図５８に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第５８の実施形態と、縦型ゲート電極の構成が異なる例である。 <50th Embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 59 shows a schematic plan configuration of a solid-state imaging apparatus according to the 50th embodiment of the present invention. In FIG. 59, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the vertical gate electrode is different from that of the 58th embodiment.

本実施形態例の縦型ゲート電極５２は、平面型ゲート電極４４の下部に、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。   The vertical gate electrode 52 of the present embodiment is formed below the planar gate electrode 44 so that the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５２及び平面型ゲート電極４４への正電圧の印加によってできる半導体基板内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５２を大きく形成した場合も、フローティングディフュージョン領域が縦型ゲート電極５２よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５２で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD follows a potential gradient in the semiconductor substrate that can be generated by applying a positive voltage to the vertical gate electrode 52 and the planar gate electrode 44. Forwarded. The transferred signal charge is read out to the floating diffusion region 11. Further, in the present embodiment example, since the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area, a larger potential gradient is formed in the photodiode region 60. Can do. Even when the vertical gate electrode 52 is formed in a large size as described above, since the floating diffusion region is formed closer to the photodiode region 60 than the vertical gate electrode 52, the signal charge to be transferred is transferred to the vertical gate electrode 52. There is no blocking by the electrode 52.

本実施形態例においては、隣接する画素間で、平面型ゲート電極４４を共有することで、画素サイズの微細化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 between adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５１の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図６０に本発明の第５１の実施形態に係る固体撮像装置の概略平面構成を示す。図６０において、図５９に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第５０の実施形態と、縦型ゲート電極の構成が異なる例である。 <Embodiment 51>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 60 shows a schematic plan configuration of a solid-state imaging apparatus according to the 51st embodiment of the present invention. In FIG. 60, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the vertical gate electrode is different from that of the 50th embodiment.

本実施形態例の縦型ゲート電極５３は、平面型ゲート電極４４の下部に、縦型ゲート電極５３のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。そして、この縦型ゲート電極５３は、水平方向に隣接する画素間に共有されるように形成された平面型ゲート電極４４下において、水平方向に隣接する画素間に渡って形成されている。   The vertical gate electrode 53 of this embodiment is formed below the planar gate electrode 44 so that the side surface of the vertical gate electrode 53 on the photodiode region 60 side has a larger area. The vertical gate electrode 53 is formed between adjacent pixels in the horizontal direction under the planar gate electrode 44 formed so as to be shared between adjacent pixels in the horizontal direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５３及び平面型ゲート電極４４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５３のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５３を大きく形成した場合も、フローティングディフュージョン領域が縦型ゲート電極５３よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５３で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 53 and the planar gate electrode 44. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. In the present embodiment, the side surface of the vertical gate electrode 53 on the photodiode region 60 side is formed to have a larger area, so that a larger potential gradient is formed in the photodiode region 60. Can do. Further, even when the vertical gate electrode 53 is formed larger in this way, since the floating diffusion region is formed closer to the photodiode region 60 than the vertical gate electrode 53, the transferred signal charge is transferred to the vertical gate electrode 53. There is no blocking by the electrode 53.

本実施形態例においては、隣接する２画素間で、平面型ゲート電極４４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 44 between two adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５２の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図６１に本発明の第５２の実施形態に係る固体撮像装置の概略平面構成を示す。図６１において図５８に対応する部分には同一符号を付し重複説明を省略する。 <Embodiment 52>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 61 shows a schematic plan configuration of a solid-state imaging apparatus according to the 52nd embodiment of the present invention. In FIG. 61, parts corresponding to those in FIG.

本実施形態例において、１画素を構成する電荷読み出しトランジスタＴｒは、平面型ゲート電極５４と、平面型ゲート電極５４と一体に形成された縦型ゲート電極１２と、フローティングディフュージョン領域１１とから構成される。   In the present embodiment, the charge readout transistor Tr constituting one pixel includes a planar gate electrode 54, a vertical gate electrode 12 formed integrally with the planar gate electrode 54, and a floating diffusion region 11. The

平面型ゲート電極５４は、フォトダイオード領域６０の角部に形成されている。そして、この平面型ゲート電極５４は、水平方向に隣接する画素間、及び垂直方向に隣接する画素間で共有されている。すなわち、平面型ゲート電極５４は、４画素間で共有されている。また、縦型ゲート電極１２は、フォトダイオード領域６０の角部に位置する平面型ゲート電極５４の下部に、平面型ゲート電極５４と一体に形成されている。
フローティングディフュージョン領域１１は、フォトダイオード領域６０内であって、平面型ゲート電極４４下部の半導体基板１３と隣接する領域に形成されている。 The planar gate electrode 54 is formed at the corner of the photodiode region 60. The planar gate electrode 54 is shared between pixels adjacent in the horizontal direction and between pixels adjacent in the vertical direction. That is, the planar gate electrode 54 is shared between the four pixels. The vertical gate electrode 12 is formed integrally with the planar gate electrode 54 below the planar gate electrode 54 located at the corner of the photodiode region 60.
The floating diffusion region 11 is formed in a region adjacent to the semiconductor substrate 13 below the planar gate electrode 44 in the photodiode region 60.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極１２及び平面型ゲート電極５４への正電圧の印加によってできるフォトダイオード領域内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。   Even in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD has a potential gradient in the photodiode region that can be generated by applying a positive voltage to the vertical gate electrode 12 and the planar gate electrode 54. Transferred along. The transferred signal charge is read out to the floating diffusion region 11.

本実施形態例においては、隣接する４画素間で、平面型ゲート電極５４を共有することで、画素サイズの縮小化が可能となる。   In this embodiment, the pixel size can be reduced by sharing the planar gate electrode 54 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５３の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図６２に本発明の第５３の実施形態に係る固体撮像装置の概略平面構成を示す。図６２において、図６１に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第５２の実施形態と、縦型ゲート電極の構成が異なる例である。 <53rd Embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 62 shows a schematic plan configuration of a solid-state imaging apparatus according to the 53rd embodiment of the present invention. In FIG. 62, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the vertical gate electrode is different from that of the fifty-second embodiment.

本実施形態例の縦型ゲート電極５２は、平面型ゲート電極５４の下部に、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。   The vertical gate electrode 52 of the present embodiment is formed below the planar gate electrode 54 so that the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５２及び平面型ゲート電極５４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５２のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５２を大きく形成した場合も、フローティングディフュージョン領域１１が縦型ゲート電極５２よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５２で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 52 and the planar gate electrode 54. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. Further, in the present embodiment example, since the side surface of the vertical gate electrode 52 on the photodiode region 60 side has a larger area, a larger potential gradient is formed in the photodiode region 60. Can do. Further, even when the vertical gate electrode 52 is formed to be large as described above, the floating diffusion region 11 is formed closer to the photodiode region 60 than the vertical gate electrode 52. There is no blocking by the gate electrode 52.

本実施形態例においては、隣接する４画素間で、平面型ゲート電極５４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 54 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５４の実施形態〉
［隣接画素間で平面型ゲート電極が共有される例］
図６３に本発明の第５４の実施形態に係る固体撮像装置の概略平面構成を示す。図６３において、図６２に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第５３の実施形態と、縦型ゲート電極の構成が異なる例である。 <Fifty-fourth embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 63 shows a schematic plan configuration of a solid-state imaging apparatus according to the 54th embodiment of the present invention. In FIG. 63, parts corresponding to those in FIG. This embodiment is an example in which the configuration of the vertical gate electrode is different from that of the 53rd embodiment.

本実施形態例の縦型ゲート電極５３は、平面型ゲート電極５４の下部に、縦型ゲート電極５３のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。そして、この縦型ゲート電極５３は、水平方向に隣接する画素間に共有されるように形成された平面型ゲート電極５４下において、水平方向に隣接する画素間に渡って形成されている。   The vertical gate electrode 53 of this embodiment is formed below the planar gate electrode 54 so that the side surface of the vertical gate electrode 53 on the photodiode region 60 side has a larger area. The vertical gate electrode 53 is formed between adjacent pixels in the horizontal direction under the planar gate electrode 54 formed so as to be shared between adjacent pixels in the horizontal direction.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５３及び平面型ゲート電極５４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５３のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５３を大きく形成した場合も、フローティングディフュージョン領域１１が縦型ゲート電極５３よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５３で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 53 and the planar gate electrode 54. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. In the present embodiment, the side surface of the vertical gate electrode 53 on the photodiode region 60 side is formed to have a larger area, so that a larger potential gradient is formed in the photodiode region 60. Can do. In addition, even when the vertical gate electrode 53 is formed larger in this way, since the floating diffusion region 11 is formed closer to the photodiode region 60 than the vertical gate electrode 53, the transferred signal charge is transferred to the vertical type. There is no blocking by the gate electrode 53.

本実施形態例においては、隣接する４画素間で、平面型ゲート電極５４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 54 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５５の実施形態〉
［隣接画素間で平面型ゲート電極を共有する例］
図６４に本発明の第５５の実施形態に係る固体撮像装置の概略平面構成を示す。図６４において、図６３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第５４の実施形態と、縦型ゲート電極の構成が異なる例である。 <55th Embodiment>
[Example of sharing a planar gate electrode between adjacent pixels]
FIG. 64 shows a schematic plan configuration of a solid-state imaging apparatus according to the 55th embodiment of the present invention. In FIG. 64, parts corresponding to those in FIG. The present embodiment is an example in which the configuration of the vertical gate electrode is different from that of the 54th embodiment.

本実施形態例の縦型ゲート電極５５は、平面型ゲート電極５４の下部に、縦型ゲート電極５５のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されている。そして、この縦型ゲート電極５５は、水平方向及び垂直方向に隣接する画素間に共有されるように形成された平面型ゲート電極５４下において、水平方向及び垂直方向に隣接する画素間に渡って形成されている。   The vertical gate electrode 55 of the present embodiment is formed below the planar gate electrode 54 so that the side surface of the vertical gate electrode 55 on the photodiode region 60 side has a larger area. The vertical gate electrode 55 extends between adjacent pixels in the horizontal direction and the vertical direction under the planar gate electrode 54 formed so as to be shared between adjacent pixels in the horizontal direction and the vertical direction. Is formed.

このような構成を有する固体撮像装置においても、フォトダイオードＰＤに蓄積された信号電荷は、縦型ゲート電極５５及び平面型ゲート電極５４への正電圧の印加によってできるフォトダイオード領域６０内のポテンシャル勾配に沿って転送される。そして転送された信号電荷は、フローティングディフュージョン領域１１に読み出される。また、本実施形態例では、縦型ゲート電極５５のフォトダイオード領域６０側の側面がより大きい面積を有するように形成されているので、フォトダイオード領域６０内に、より大きな電位勾配を形成することができる。また、このように、縦型ゲート電極５５を大きく形成した場合も、フローティングディフュージョン領域１１が縦型ゲート電極５５よりもフォトダイオード領域６０側に形成されているので、転送される信号電荷を縦型ゲート電極５５で遮ることがない。   Also in the solid-state imaging device having such a configuration, the signal charge accumulated in the photodiode PD is a potential gradient in the photodiode region 60 that can be generated by applying a positive voltage to the vertical gate electrode 55 and the planar gate electrode 54. Transferred along. The transferred signal charge is read out to the floating diffusion region 11. Further, in the present embodiment example, since the side surface of the vertical gate electrode 55 on the photodiode region 60 side has a larger area, a larger potential gradient is formed in the photodiode region 60. Can do. Further, even when the vertical gate electrode 55 is formed larger in this way, since the floating diffusion region 11 is formed closer to the photodiode region 60 than the vertical gate electrode 55, the signal charges to be transferred are transferred vertically. There is no blocking by the gate electrode 55.

本実施形態例においては、隣接する４画素間で、平面型ゲート電極５４を共有することで、画素サイズの微細化が可能となる。   In the present embodiment, the pixel size can be reduced by sharing the planar gate electrode 54 between four adjacent pixels.

そして、本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   The same effects as those of the first embodiment can be obtained also in the solid-state imaging device according to the present embodiment.

〈第５６の実施形態〉
［フォトダイオードを２層有する例］
図６５に本発明の第５６の実施形態に係る固体撮像装置の概略平面構成を示し、図６６に、図６５のＡ−Ａ線上に沿う断面構成を示す。図６５，６６において、図２，３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例は、第１の実施形態において、フォトダイオードの構成が異なる例である。 <56th Embodiment>
[Example with two layers of photodiodes]
FIG. 65 shows a schematic plan configuration of a solid-state imaging device according to the fifty-sixth embodiment of the present invention, and FIG. 66 shows a cross-sectional configuration along the line AA in FIG. 65 and 66, parts corresponding to those in FIGS. 2 and 3 are denoted by the same reference numerals, and redundant description is omitted. The present embodiment is an example in which the configuration of the photodiode is different from that of the first embodiment.

図６６に示すように、本実施形態例の固体撮像装置では、半導体基板１３のフォトダイオード領域６０内において、半導体基板１３の深さ方向に第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２が積層して形成されている。第１のフォトダイオードＰＤ１は、半導体基板１３の内部において、半導体基板１３の表面側から裏面側に順に形成されたｐ型の高濃度不純物領域（ｐ＋領域）１６ａ、ｎ型の高濃度不純物領域（ｎ＋領域）１５ａ、ｎ型の不純物領域（ｎ領域）１４ａで構成される。この第１のフォトダイオードＰＤ１は、主に、ｐ＋領域１６ａとｎ＋領域１５ａとの接合面であるｐｎ接合ｊ１により構成されるものである。また、第２のフォトダイオードＰＤ２は、第１のフォトダイオードＰＤ１を構成するｎ＋領域１５ａより下方に順に形成されたｐ＋領域１６ｂ、ｎ＋領域１５ｂ、ｎ領域１４ｂで構成される。この第２のフォトダイオードＰＤ２は、主に、ｐ＋領域１６ｂとｎ＋領域１５ｂとの接合面であるｐｎ接合ｊ２により構成されるものである。 As shown in FIG. 66, in the solid-state imaging device according to the present embodiment, the first photodiode PD1 and the second photodiode PD2 are arranged in the depth direction of the semiconductor substrate 13 in the photodiode region 60 of the semiconductor substrate 13. It is formed by stacking. The first photodiode PD1 includes a p-type high-concentration impurity region (p + region) 16a and an n-type high-concentration impurity region formed in order from the front surface side to the back surface side of the semiconductor substrate 13 inside the semiconductor substrate 13. (N + region) 15a and n-type impurity region (n region) 14a. The first photodiode PD1 is mainly composed of a pn junction j1 which is a junction surface between the p + region 16a and the n + region 15a. The second photodiode PD2 includes a p + region 16b, an n + region 15b, and an n region 14b that are sequentially formed below the n + region 15a constituting the first photodiode PD1. The second photodiode PD2 is mainly composed of a pn junction j2 which is a junction surface between the p + region 16b and the n + region 15b.

このように、本実施形態例ではフォトダイオード領域６０内に形成されるフォトダイオードは、半導体基板１３の深さ方向に２層積層された構造を有している。   Thus, in the present embodiment, the photodiode formed in the photodiode region 60 has a structure in which two layers are stacked in the depth direction of the semiconductor substrate 13.

縦型ゲート電極１２ａ，１２ｂは、半導体基板１３の表面から、半導体基板１３内の深い位置に形成された第２のフォトダイオードＰＤ２のｐｎ接合ｊ２に接する深さまで、ゲート絶縁膜１８を介して半導体基板１３内に埋め込まれて形成されている。   The vertical gate electrodes 12a and 12b are formed through the gate insulating film 18 from the surface of the semiconductor substrate 13 to a depth in contact with the pn junction j2 of the second photodiode PD2 formed at a deep position in the semiconductor substrate 13. It is embedded in the substrate 13.

このような構成を有する固体撮像装置において、第１の実施形態と同様に、縦型ゲート電極１２ａ，１２ｂへ正電圧を印加し、フォトダイオード領域な６０内のポテンシャル勾配を変動させる。そうすると、第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２に蓄積された信号電荷は、フォトダイオード領域６０内のポテンシャル勾配に沿って、矢印Ｒ１に示す方向に同時に転送される。そして、この信号電荷は、結果的にフローティングディフュージョン領域１１に読み出される。 In the solid-state imaging device having such a configuration, as in the first embodiment, a positive voltage is applied to the vertical gate electrodes 12a and 12b, and the potential gradient in the photodiode region 60 is changed. Then, the signal charge accumulated in the first photodiode PD1 and the second photodiode PD2 along the potential gradient in the photodiode region 60 are simultaneously transferred in the direction indicated by an arrow R 1. As a result, this signal charge is read out to the floating diffusion region 11.

本実施形態例の固体撮像装置においても、第１の実施形態と同様の効果を得ることができる。   Also in the solid-state imaging device according to this embodiment, the same effects as those of the first embodiment can be obtained.

さらに、本実施形態例の固体撮像装置では、フォトダイオード領域６０内において、第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２の２つのフォトダイオードが積層された構造を有している。このため、フォトダイオード領域６０内の飽和電荷量（Ｑｓ）が増加する。そして、これらの第１のフォトダイオードＰＤ１、及び第２のフォトダイオードＰＤ２に蓄積された信号電荷を同時に読み出すので、感度の向上が図られる。   Furthermore, the solid-state imaging device according to the present embodiment has a structure in which two photodiodes of the first photodiode PD1 and the second photodiode PD2 are stacked in the photodiode region 60. For this reason, the saturation charge amount (Qs) in the photodiode region 60 increases. Since the signal charges accumulated in the first photodiode PD1 and the second photodiode PD2 are read out simultaneously, the sensitivity can be improved.

本実施形態例では、第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２の２つのフォトダイオードの積層構造としたが、２層以上の複数層積層する例としてもよい。その場合、縦型ゲート電極１２ａ，１２ｂは、半導体基板１３の表面側から最も深い位置に形成されたフォトダイオードのｐｎ接合に達するように形成する。   In the present embodiment example, a stacked structure of two photodiodes of the first photodiode PD1 and the second photodiode PD2 is used. However, an example in which two or more layers are stacked may be used. In that case, the vertical gate electrodes 12 a and 12 b are formed so as to reach the pn junction of the photodiode formed at the deepest position from the surface side of the semiconductor substrate 13.

このように、半導体基板１３の深さ方向に、フォトダイオードを複数積層した構成は、第２〜第５５の実施形態のうち、フローティングディフュージョン領域をフォトダイオード領域内に有さない例に適用することが可能である。この場合においても、フォトダイオード領域６０内の飽和電荷量（Ｑｓ）が増加するので、感度の向上が図られる。   Thus, the configuration in which a plurality of photodiodes are stacked in the depth direction of the semiconductor substrate 13 is applied to an example in which the floating diffusion region is not included in the photodiode region in the second to 55th embodiments. Is possible. Even in this case, the saturation charge amount (Qs) in the photodiode region 60 increases, so that the sensitivity can be improved.

上述した第１〜第５５の実施形態に係る固体撮像装置では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。   In the solid-state imaging devices according to the first to 55th embodiments described above, the case where the present invention is applied to an image sensor in which unit pixels that detect signal charges according to the amount of visible light as physical quantities are arranged in a matrix is taken as an example. I gave it as an explanation. However, the present invention is not limited to application to an image sensor, and can be applied to all column-type solid-state imaging devices in which a column circuit is arranged for each pixel column of a pixel array section.

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
さらに、本発明は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。 The present invention is not limited to application to a solid-state imaging device that senses the distribution of the amount of incident light of visible light and captures it as an image, but is a solid that captures the distribution of the incident amount of infrared rays, X-rays, or particles as an image. It can be applied to an imaging device. Further, in a broad sense, the present invention can be applied to all solid-state imaging devices (physical quantity distribution detection devices) such as fingerprint detection sensors that detect other physical quantity distributions such as pressure and capacitance and take images as images.
Furthermore, the present invention is not limited to a solid-state imaging device that sequentially scans each unit pixel of the pixel array unit in units of rows and reads a pixel signal from each unit pixel. For example, the present invention can also be applied to an XY address type solid-state imaging device that selects an arbitrary pixel in pixel units and reads a signal from the selected pixel in pixel units.
The solid-state imaging device may be formed as a single chip, or may be in a module-like form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. Good.

また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。   In addition, the present invention is not limited to application to a solid-state imaging device, but can also be applied to an imaging device. Here, the imaging apparatus refers to a camera system such as a digital still camera or a video camera, or an electronic device having an imaging function such as a mobile phone. Note that the above-described module form mounted on an electronic device, that is, a camera module may be used as an imaging device.

〈第５７の実施形態〉
［電子機器］
以下に、上述した本発明の固体撮像装置を、電子機器に用いた場合の実施形態を示す。以下の説明では、一例として、カメラに、第１〜第５６の実施形態のいずれかを適用した固体撮像装置１を用いる例を説明する。 <57th Embodiment>
[Electronics]
Hereinafter, an embodiment in which the above-described solid-state imaging device of the present invention is used in an electronic apparatus will be described. In the following description, an example in which the solid-state imaging device 1 to which any one of the first to 56th embodiments is applied to a camera will be described as an example.

図６６に、本発明の第３の実施形態に係るカメラの概略平面構成を示す。本実施形態に係るカメラは、静止画撮影又は動画撮影可能なビデオカメラを例としたものである。
本実施形態に係るカメラは、固体撮像装置１と、光学レンズ１１０と、シャッタ装置１１１と、駆動回路１１２と、信号処理回路１１３とを有する。そして、この固体撮像装置１には、第１〜第５５の実施形態の固体撮像装置を適用できる。 FIG. 66 shows a schematic plan configuration of a camera according to the third embodiment of the present invention. The camera according to the present embodiment is an example of a video camera that can shoot a still image or a moving image.
The camera according to this embodiment includes a solid-state imaging device 1, an optical lens 110, a shutter device 111, a drive circuit 112, and a signal processing circuit 113. The solid-state imaging device 1 can be applied with the solid-state imaging devices according to the first to 55th embodiments.

光学レンズ１１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。この光学レンズ１１０は、複数の光学レンズから構成される光学レンズ系としてもよい。
シャッタ装置１１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路１１２は、固体撮像装置１の転送動作およびシャッタ装置１１１のシャッタ動作を制御する駆動信号を供給する。駆動回路１１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路１１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。 The optical lens 110 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 1. As a result, the signal charge is accumulated in the solid-state imaging device 1 for a certain period. The optical lens 110 may be an optical lens system including a plurality of optical lenses.
The shutter device 111 controls a light irradiation period and a light shielding period for the solid-state imaging device 1.
The drive circuit 112 supplies a drive signal that controls the transfer operation of the solid-state imaging device 1 and the shutter operation of the shutter device 111. Signal transfer of the solid-state imaging device 1 is performed by a drive signal (timing signal) supplied from the drive circuit 112. The signal processing circuit 113 performs various signal processing. The video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.

本実施形態例のカメラに用いられる固体撮像装置１では、フォトダイオード中央部分の飽和電荷量（Ｑｓ）の損失を低減でき、これにより、飽和電荷量（Ｑｓ）及び感度の向上が図られる。また、隣接する画素間で電荷読み出しトランジスタの構成を共有した固体撮像装置を用いれば、画素サイズの小型化が図られる。このため、本実施形態例のカメラでは、カメラの小型化が可能であり、かつ、より高画質化されたカメラを得ることができる。すなわち、電子機器の小型化、高解像度化、高画質化が可能とされる。   In the solid-state imaging device 1 used in the camera of the present embodiment, the loss of the saturation charge amount (Qs) at the center portion of the photodiode can be reduced, thereby improving the saturation charge amount (Qs) and sensitivity. In addition, if a solid-state imaging device in which the configuration of the charge readout transistor is shared between adjacent pixels is used, the pixel size can be reduced. For this reason, in the camera of the present embodiment, the camera can be reduced in size, and a camera with higher image quality can be obtained. That is, it is possible to reduce the size, increase the resolution, and improve the image quality of the electronic device.

本発明の第１〜第５６の実施形態の固体撮像装置の全体構成図である。It is a whole block diagram of the solid-state imaging device of the 1st-56th embodiment of this invention. 本発明の第１の実施形態に係る固体撮像装置の要部の概略平面図である。It is a schematic plan view of the principal part of the solid-state imaging device which concerns on the 1st Embodiment of this invention. 図２のＡ−Ａ線上に沿う概略断面構成図である。FIG. 3 is a schematic cross-sectional configuration diagram along line AA in FIG. 2. 本発明の第１の実施形態に係る固体撮像装置におけるポテンシャル勾配を等高線表示した図である。It is the figure which displayed the potential gradient in the solid-state imaging device concerning the 1st Embodiment of this invention by the contour line display. 本発明の第２の実施形態に係る固体撮像装置の要部の概略平面図である。It is a schematic plan view of the principal part of the solid-state imaging device which concerns on the 2nd Embodiment of this invention. 図５のＢ−Ｂ線上に沿う概略断面構成図である。FIG. 6 is a schematic cross-sectional configuration diagram along line BB in FIG. 5. 本発明の第３の実施形態に係る固体撮像装置の要部の概略平面図である。It is a schematic plan view of the principal part of the solid-state imaging device which concerns on the 3rd Embodiment of this invention. 図７のＣ−Ｃ線上に沿う概略断面構成図である。FIG. 8 is a schematic cross-sectional configuration diagram along the line CC in FIG. 7. 本発明の第３の実施形態に係る固体撮像装置におけるポテンシャル勾配を等高線表示した図である。It is the figure which displayed the potential gradient in the solid-state imaging device concerning the 3rd Embodiment of this invention by the contour line display. 本発明の第４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 4th Embodiment of this invention. 図１０のＤ−Ｄ線上の沿う概略断面構成図である。It is a general | schematic cross-section block diagram which follows the DD line | wire of FIG. 本発明の第５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 5th Embodiment of this invention. 図１２のＥ−Ｅ線上に沿う概略断面構成図である。It is a schematic sectional block diagram which follows the EE line | wire of FIG. 本発明の第６の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 6th Embodiment of this invention. 図１４のＦ−Ｆ線上に沿う概略断面構成図である。FIG. 15 is a schematic cross-sectional configuration diagram along line FF in FIG. 14. 本発明の第７の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 7th Embodiment of this invention. 本発明の第８の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 8th Embodiment of this invention. 本発明の第９の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 9th Embodiment of this invention. 本発明の第１０の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 10th Embodiment of this invention. 本発明の第１１の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 11th Embodiment of this invention. 本発明の第１２の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 12th Embodiment of this invention. 本発明の第１３の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 13th Embodiment of this invention. 本発明の第１４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 14th Embodiment of this invention. 本発明の第１５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 15th Embodiment of this invention. 本発明の第１６の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 16th Embodiment of this invention. 本発明の第１７の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 17th Embodiment of this invention. 本発明の第１８の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 18th Embodiment of this invention. 本発明の第１９の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 19th Embodiment of this invention. 本発明の第２０の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 20th Embodiment of this invention. 本発明の第２１の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 21st Embodiment of this invention. 本発明の第２２の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 22nd Embodiment of this invention. 本発明の第２３の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 23rd Embodiment of this invention. 本発明の第２４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 24th Embodiment of this invention. 本発明の第２５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 25th Embodiment of this invention. 本発明の第２６の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 26th Embodiment of this invention. 本発明の第２７の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 27th Embodiment of this invention. 本発明の第２８の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 28th Embodiment of this invention. 本発明の第２９の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 29th Embodiment of this invention. 本発明の第３０の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 30th Embodiment of this invention. 本発明の第３１の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 31st Embodiment of this invention. 本発明の第３２の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 32nd Embodiment of this invention. 本発明の第３３の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 33rd Embodiment of this invention. 本発明の第３４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 34th Embodiment of this invention. 本発明の第３５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 35th Embodiment of this invention. 本発明の第３６の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 36th Embodiment of this invention. 本発明の第３７の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 37th Embodiment of this invention. 本発明の第３８の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 38th Embodiment of this invention. 本発明の第３９の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 39th Embodiment of this invention. 本発明の第４０の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 40th Embodiment of this invention. 本発明の第４１の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 41st Embodiment of this invention. 本発明の第４２の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 42nd Embodiment of this invention. 本発明の第４３の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 43rd Embodiment of this invention. 本発明の第４４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 44th Embodiment of this invention. 本発明の第４５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 45th Embodiment of this invention. 本発明の第４６の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 46th Embodiment of this invention. 本発明の第４７の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 47th Embodiment of this invention. 本発明の第４８の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 48th Embodiment of this invention. 本発明の第４９の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 49th Embodiment of this invention. 本発明の第５０の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 50th Embodiment of this invention. 本発明の第５１の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on the 51st Embodiment of this invention. 本発明の第５２の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 52nd Embodiment of this invention. 本発明の第５３の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 53rd Embodiment of this invention. 本発明の第５４の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 54th Embodiment of this invention. 本発明の第５５の実施形態に係る固体撮像装置の要部の概略平面構成図である。It is a schematic plane block diagram of the principal part of the solid-state imaging device which concerns on 55th Embodiment of this invention. 本発明の第５６の実施形態に係る固体撮像装置の要部の概略平面図である。It is a schematic plan view of the principal part of the solid-state imaging device which concerns on 56th Embodiment of this invention. 図６５のＡ−Ａ線上に沿う概略断面構成図である。FIG. 66 is a schematic cross-sectional configuration diagram along the line AA in FIG. 65. 本発明の第５７の実施形態に係る電子機器である。It is an electronic device which concerns on the 57th Embodiment of this invention. Ａ，Ｂ 従来例における固体撮像装置の概略断面構成図、及び平面構成図である。A and B are a schematic cross-sectional configuration diagram and a plan configuration diagram of a solid-state imaging device in a conventional example. Ａ，Ｂ 従来例における固体撮像装置の概略断面構成図、及び平面構成図である。A and B are a schematic cross-sectional configuration diagram and a plan configuration diagram of a solid-state imaging device in a conventional example.

符号の説明Explanation of symbols

１・・固体撮像装置、２・・画素、３・・撮像領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・画素分離領域、１１・・フローティングディフュージョン領域、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ・・縦型ゲート電極、１３・・半導体基板、１４・・ｎ領域、１５・・ｎ＋領域、１６・・ｐ＋領域、１７・・ｐ−領域、１８・・ゲート絶縁膜、６０・・フォトダイオード領域   1 .... Solid-state imaging device 2 .... Pixel 3 .... Imaging area 4 .... Vertical drive circuit 5 .... Column signal processing circuit 6 .... Horizontal drive circuit 7 .... Output circuit 8 .... Control Circuits 9... Vertical signal lines 10.. Pixel separation region 11.. Floating diffusion region 12, 12 a, 12 b, 12 c, 12 d... Vertical gate electrode 13. , 15.. N + region, 16.. P + region, 17.. P- region, 18... Gate insulating film, 60.

Claims (2)

半導体基板の深さ方向に形成される埋め込み型のフォトダイオードと、
１画素を構成する前記フォトダイオードが形成されたフォトダイオード領域の周辺部に、前記半導体基板の表面から、ゲート絶縁膜を介して前記フォトダイオードに達する深さにまで形成された縦型ゲート電極と、
前記半導体基板の表面上にゲート絶縁膜を介して、前記縦型ゲート電極と一体に形成された平面型ゲート電極と、
前記半導体基板の表面側に形成された、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョン領域と、を有し、
前記フォトダイオードと、前記縦型ゲート電極及び前記平面型ゲート電極と、前記フローティングディフュージョン領域とから電荷読み出しトランジスタが構成され、
平面配置で、前記縦型ゲート電極と前記フローティングディフュージョン領域とが、前記フォトダイオード領域内に配置され、
前記半導体基板の裏面側から前記フォトダイオードに光が入射する
固体撮像装置。 An embedded photodiode formed in the depth direction of the semiconductor substrate;
A vertical gate electrode formed on the periphery of the photodiode region where the photodiode constituting one pixel is formed, from the surface of the semiconductor substrate to a depth reaching the photodiode via a gate insulating film; ,
A planar gate electrode formed integrally with the vertical gate electrode via a gate insulating film on the surface of the semiconductor substrate;
A floating diffusion region that is formed on the surface side of the semiconductor substrate and accumulates signal charges read from the photodiode ;
A charge readout transistor is configured from the photodiode, the vertical gate electrode and the planar gate electrode, and the floating diffusion region ,
In a planar arrangement, the vertical gate electrode and the floating diffusion region are arranged in the photodiode region,
Light enters the photodiode from the back side of the semiconductor substrate.
Solid-state image sensor. 光学レンズと、
半導体基板の深さ方向に形成される埋め込み型のフォトダイオードと、１画素を構成する前記フォトダイオードが形成されたフォトダイオード領域の周辺部に、前記半導体基板の表面から、ゲート絶縁膜を介して前記フォトダイオードに達する深さにまで形成された縦型ゲート電極と、前記半導体基板の表面上にゲート絶縁膜を介して、前記縦型ゲート電極と一体に形成された平面型ゲート電極と、前記半導体基板の表面側に形成された、前記フォトダイオードから読み出した信号電荷を蓄積するフローティングディフュージョン領域とを有し、前記フォトダイオードと、前記縦型ゲート電極及び前記平面型ゲート電極と、前記フローティングディフュージョン領域とから電荷読み出しトランジスタが構成され、平面配置で、前記縦型ゲート電極と前記フローティングディフュージョン領域とが、前記フォトダイオード領域内に配置され、前記半導体基板の裏面側から前記フォトダイオードに光が入射する固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、
を含んで構成される電子機器。 An optical lens,
A buried photodiode formed in the depth direction of the semiconductor substrate and a peripheral portion of the photodiode region where the photodiode constituting one pixel is formed from the surface of the semiconductor substrate through a gate insulating film. A vertical gate electrode formed to a depth reaching the photodiode ; a planar gate electrode formed integrally with the vertical gate electrode on a surface of the semiconductor substrate via a gate insulating film; A floating diffusion region for storing signal charges read from the photodiode formed on the surface side of the semiconductor substrate, the photodiode, the vertical gate electrode and the planar gate electrode, and the floating diffusion. charge readout transistor and a region is formed, a plane arrangement, the vertical gate And poles To the floating diffusion region is disposed in said photodiode region, and the solid-state imaging device in which light is incident on the photodiode from the back side of the semiconductor substrate,
A signal processing circuit for processing an output signal of the solid-state imaging device;
Electronic equipment composed of
JP2008285907A 2008-06-09 2008-11-06 Solid-state imaging device and electronic apparatus Active JP5401928B2 (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2008285907A JP5401928B2 (en) 2008-11-06 2008-11-06 Solid-state imaging device and electronic apparatus
EP09007482.4A EP2133918B1 (en) 2008-06-09 2009-06-05 Solid-state imaging device, drive method thereof and electronic apparatus
TW098119082A TWI534994B (en) 2008-06-09 2009-06-08 Solid-state imaging device, drive method thereof and electronic apparatus
US12/480,351 US8614759B2 (en) 2008-06-09 2009-06-08 Solid-state imaging device, drive method thereof and electronic apparatus
KR1020090050878A KR20090127828A (en) 2008-06-09 2009-06-09 Solid-state imaging device, drive method thereof and electronic apparatus
CN 200910151044 CN101609837B (en) 2008-06-09 2009-06-09 Solid-state imaging device, drive method thereof and electronic apparatus
US14/082,832 US10199427B2 (en) 2008-06-09 2013-11-18 Solid-state imaging device, drive method thereof and electronic apparatus
US16/228,244 US10748958B2 (en) 2008-06-09 2018-12-20 Solid-state imaging device, drive method thereof and electronic apparatus
US16/932,544 US11489001B2 (en) 2008-06-09 2020-07-17 Solid-state imaging device, drive method thereof and electronic apparatus
US17/902,664 US11817473B2 (en) 2008-06-09 2022-09-02 Solid-state imaging device, drive method thereof and electronic apparatus
US18/467,364 US20240047504A1 (en) 2008-06-09 2023-09-14 Solid-state imaging device, drive method thereof and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008285907A JP5401928B2 (en) 2008-11-06 2008-11-06 Solid-state imaging device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010114273A JP2010114273A (en) 2010-05-20
JP5401928B2 true JP5401928B2 (en) 2014-01-29

Family

ID=42302608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008285907A Active JP5401928B2 (en) 2008-06-09 2008-11-06 Solid-state imaging device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5401928B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012175067A (en) * 2011-02-24 2012-09-10 Sony Corp Image pickup device, and manufacturing method therefor, and electronic apparatus
JP6299058B2 (en) * 2011-03-02 2018-03-28 ソニー株式会社 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5537523B2 (en) 2011-09-22 2014-07-02 株式会社東芝 Solid-state imaging device
TWI617014B (en) * 2013-03-12 2018-03-01 Sony Semiconductor Solutions Corp Solid-state imaging device, manufacturing method, and electronic device
US11322533B2 (en) 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP6123397B2 (en) * 2013-03-18 2017-05-10 富士通株式会社 Imaging device
JP6221341B2 (en) 2013-05-16 2017-11-01 ソニー株式会社 Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP6138661B2 (en) 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device, manufacturing method thereof, and electronic device
JP2016143850A (en) * 2015-02-05 2016-08-08 ソニー株式会社 Solid-state imaging device and electronic apparatus
WO2016163241A1 (en) * 2015-04-07 2016-10-13 ソニーセミコンダクタソリューションズ株式会社 Solid-state image capture element and electronic device
JP2017055050A (en) * 2015-09-11 2017-03-16 株式会社東芝 Solid state image sensor and manufacturing method of solid state image sensor
JP6897740B2 (en) * 2016-03-07 2021-07-07 株式会社リコー Pixel unit and image sensor
JP2018190797A (en) 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element and electronic apparatus
KR102432861B1 (en) * 2017-06-15 2022-08-16 삼성전자주식회사 Image sensor for distance measuring
TW202137529A (en) 2019-11-18 2021-10-01 日商索尼半導體解決方案公司 Solid-state imaging device and electronic device
CN115602695B (en) * 2020-03-18 2023-11-24 索尼半导体解决方案公司 Imaging device and electronic equipment
JP2022015325A (en) * 2020-07-08 2022-01-21 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
JP2022086611A (en) 2020-11-30 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and manufacturing method for the same
TW202230769A (en) 2020-12-11 2022-08-01 日商索尼半導體解決方案公司 Light-receiving element, light-receiving device, and electronic apparatus
WO2023176449A1 (en) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 Light detection device
WO2023189882A1 (en) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 Imaging device and electronic equipment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255888A (en) * 1995-03-16 1996-10-01 Matsushita Electron Corp Solid state image sensor and fabrication thereof
JP4341421B2 (en) * 2004-02-04 2009-10-07 ソニー株式会社 Solid-state imaging device
JP4660228B2 (en) * 2005-03-09 2011-03-30 株式会社東芝 Solid-state imaging device
JP2007294531A (en) * 2006-04-21 2007-11-08 Nikon Corp Solid-state imaging device
JP4384198B2 (en) * 2007-04-03 2009-12-16 シャープ株式会社 Solid-state imaging device, manufacturing method thereof, and electronic information device

Also Published As

Publication number Publication date
JP2010114273A (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5401928B2 (en) Solid-state imaging device and electronic apparatus
JP5292787B2 (en) Solid-state imaging device and camera
JP5552768B2 (en) SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP6003291B2 (en) Solid-state imaging device and electronic apparatus
JP4799594B2 (en) Solid-state imaging device and manufacturing method thereof
JP4752447B2 (en) Solid-state imaging device and camera
JP5369505B2 (en) Solid-state imaging device and electronic apparatus
JP5493669B2 (en) Solid-state imaging device, imaging device, and manufacturing method of solid-state imaging device
JP2014112580A (en) Solid-state image sensor and driving method
JP5332572B2 (en) Solid-state imaging device and electronic apparatus
JP5320989B2 (en) Solid-state imaging device and electronic apparatus
JP2008244021A (en) Solid state imaging device and camera using it
KR20090088790A (en) Solid-state imaging device, camera, and electronic device
JP7354315B2 (en) Solid-state image sensor and electronic equipment
JP5326507B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP2011066241A (en) Solid-state image pickup device and method for manufacturing the same, and electronic apparatus
KR20110109862A (en) Solid-state image pickup element and image pickup apparatus
JP7174932B2 (en) Solid-state image sensor
WO2022209681A1 (en) Light detection device and electronic apparatus
TWI709235B (en) Solid-state imaging element, its manufacturing method and electronic equipment
JP2021097241A (en) Solid-state imaging element and electronic apparatus
WO2016104177A1 (en) Solid-state image capture element, method for manufacturing same, and electronic component
JP2011129633A (en) Solid-state imaging device and method of manufacturing the same, and electronic apparatus
JP2015130533A (en) Solid state imaging device and camera
JP5348176B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R151 Written notification of patent or utility model registration

Ref document number: 5401928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250