JP5388851B2 - 複数の命令モードを有するデータ処理回路、データ回路の処理方法、およびデータ回路のスケジューリング方法 - Google Patents
複数の命令モードを有するデータ処理回路、データ回路の処理方法、およびデータ回路のスケジューリング方法 Download PDFInfo
- Publication number
- JP5388851B2 JP5388851B2 JP2009527311A JP2009527311A JP5388851B2 JP 5388851 B2 JP5388851 B2 JP 5388851B2 JP 2009527311 A JP2009527311 A JP 2009527311A JP 2009527311 A JP2009527311 A JP 2009527311A JP 5388851 B2 JP5388851 B2 JP 5388851B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- register
- circuit
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims description 118
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000008859 change Effects 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 108
- 230000015654 memory Effects 0.000 claims description 30
- 230000001419 dependent effect Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 description 9
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000006837 decompression Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/445—Exploiting fine grain parallelism, i.e. parallelism at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3816—Instruction alignment, e.g. cache line crossing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
- Communication Control (AREA)
- Advance Control (AREA)
Description
最初に、スタートモードがロードされる。次に、通常、モード値は変化しない(例えば、モードレジスタ48からロードされる)が、実行ユニットが分岐命令の成功を示すと、実行ユニットから供給されたジャンプターゲットアドレスを伴うモード値がロードされる。好ましくは、ジャンプターゲットモード値は、ジャンプ命令において、ジャンプターゲットアドレスと組み合わせて(絶対アドレスか相対アドレスの形で)、例えば、命令の一部を形成するリテラルデータとして特定される。
連続した横列の命令は、連続的に実行される。OP1、OP2、OP3、OP4、およびJMPはオペレーションレジスタ選択コードである。A11、A12、A13、A14、A23、A24、A31、A41はオペランド選択コードである。R11、R12、R22、およびR32は結果レジスタ選択コードである。この例では、選択された処理は一周期レイテンシを有すると仮定する。R21はOP1によって選択された処理のための結果レジスタを選択し、R22はOP2によって選択された処理のための結果レジスタを選択し、R32はOP3によって選択された処理のための結果レジスタを選択する。R11とR12は以前に選択された処理(不図示)のための結果レジスタを選択する。
表II
Claims (7)
- 複数の機能ユニット(20)を有する実行回路(18)と、
前記実行回路(18)に接続され、連続して実行される命令に応じて前記実行回路(18)を制御する命令デコーダ(17)と、
前記命令デコーダ(17)に接続されるモード制御回路(12)とを備え、
前記命令デコーダ(17)は、少なくとも第1および第2の命令モードで動作可能で、前記第1の命令モードで実行される命令は、各フィールドで前記機能ユニット(20)のそれぞれを制御する命令を含み、前記第2の命令モードで実行される命令は、それぞれ、前記複数の機能ユニット(20)のサブセットを制御する1つ以上のフィールドのみを含み、
前記モード制御回路(12)は、ジャンプコマンドの実行によって得られた命令モード選択情報に応じた命令モードを選択する選択制御であって、前記ジャンプコマンドに続いて実行される複数の命令のための命令モードの選択制御を行うように構成され、
前記機能ユニット(20)に接続されるレジスタセット(19)をさらに備え、
前記命令デコーダ(17)は、処理を選択するためのフィールドおよび処理結果の書き込み用の宛先レジスタを選択するためのフィールドについて、タイムステーショナリデコーディングを利用するよう構成されており、
前記第1および第2の命令モードにおける命令は、宛先レジスタを選択するためのそれぞれ異なる数のフィールドを有することを特徴とするデータ処理回路。 - 請求項1に記載のデータ処理回路において、
前記第1および第2の命令モードで実行される前記命令は、互いに異なる長さを有することを特徴とするデータ処理回路。 - 請求項2に記載のデータ処理回路において、
プログラムカウンタレジスタ(40)と、前記プログラムカウンタレジスタ(40)とメモリアドレスポートとの間に接続された命令モード依存シフト回路(400)とを有するシーケンサ(10)をさらに備え、
前記命令モード依存シフト回路(400)は、前記モード制御回路(12)に接続されるシフト制御入力部を有することを特徴とするデータ処理回路。 - 請求項2に記載のデータ処理回路において、
プログラムカウンタレジスタ(40)と、命令モード依存プログラムカウンタインクリメント回路(42)とを有するシーケンサ(10)をさらに備え、
前記命令モード依存プログラムカウンタインクリメント回路(42)は、前記モード制御回路(12)に接続されるインクリメントサイズ制御入力部を有することを特徴とするデータ処理回路。 - 請求項2に記載のデータ処理回路において、
前記命令デコーダ(17)は、少なくとも第3の命令モードで動作可能であり、
前記第3の命令モードで実行される命令は、前記第2の命令モードで実行される命令の長さと同じであり、
前記命令デコーダ(17)は、前記第2および第3の命令モードによる命令によってそれぞれ、前記機能ユニット(20)の互いに異なる部分を制御し、および/またはレジスタセット(19)の互いに異なる範囲を選択するよう構成されていることを特徴とするデータ処理回路。 - 複数の処理を並列に実行可能な複数の機能ユニット(20)を備えた実行回路(18)と、前記複数の機能ユニットに接続されるレジスタセット(19)と、命令デコーダ(17)と、第1および第2の命令モードにおける命令とを用いたデータ処理方法であって、
前記命令デコーダ(17)は、前記実行回路(18)を制御するために、前記実行回路(18)に接続され、
前記命令デコーダは、処理を選択するためのフィールドおよび前記処理の結果を書き込むための宛先レジスタを選択するためのフィールドのタイムステーショナリデコーディングを利用し、前記第1および第2の命令モードにおける命令は、それぞれ異なる数の、宛先レジスタを選択するためのフィールドを有し、
前記データ処理方法は、
複数の命令の1つからジャンプコマンドを実行し、
前記ジャンプコマンドの実行によって得られた情報による制御の下、前記命令デコーダにより前記第1または第2の命令モードを選択し、
前記ジャンプコマンドの実行に続く命令に、前記選択された命令モードを適用し、
第1の命令モードが適用されるときは、前記複数の機能ユニット(20)の各ユニットが、実行される1つの命令のそれぞれのフィールドを利用するように制御され、
前記第2の命令モードが適用されるときは、実行される命令に対応する前記複数の機能ユニットのサブセットのみを制御することを特徴とするデータ処理方法。 - プログラマブルなデータプロセッサの処理スケジューリング方法であって、
前記データプロセッサは、複数の異なる命令モードにおいて動作可能であり、複数の処理を並列に実行可能な複数の機能ユニット(20)を有する実行回路(18)と、前記複数の機能ユニットに接続されるレジスタセット(19)と、前記実行回路(18)を制御するために、前記実行回路(18)に接続される命令デコーダ(17)とを備え、
前記命令デコーダは、処理を選択するためのフィールドおよび前記処理の結果を書き込むための宛先レジスタを選択するためのフィールドのタイムステーショナリデコーディングを利用し、第1および第2の命令モードにおける命令は、それぞれ異なる数の、宛先レジスタを選択するためのフィールドを有し、
前記処理スケジューリング方法は、
処理を定義する入力プログラムを受け取り、前記入力プログラムの各部分に命令モードを割り当て、各々の命令が前記入力プログラムに定義された複数の処理のうちの1つ以上の処理を含む複数の命令を生成し、
前記第1の命令モードが割り当てられた前記入力プログラムの部分に定義された処理の少なくとも一部の処理のために生成された命令に含まれる処理の数を、前記命令モードのうちの第2の命令モードが割り当てられた前記入力プログラムの部分に定義された処理の少なくとも一部の処理のために生成された命令に含まれる処理の数よりも多くし、
命令モードの変更が前記各部分の間の境界で実行されるように、ジャンプコマンドをターゲットプログラムの命令の中に挿入し、
前記ジャンプが実行されるときに前記第1の命令モードと前記第2の命令モードの選択を制御するように、割り当てられた命令モードに依存する情報をジャンプコマンドを含む命令に含めることを特徴とする処理スケジューリング方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06120236 | 2006-09-06 | ||
EP06120236.2 | 2006-09-06 | ||
PCT/NL2007/050434 WO2008030093A2 (en) | 2006-09-06 | 2007-09-06 | Data processing circuit with a plurality of instruction modes |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013104864A Division JP5638108B2 (ja) | 2006-09-06 | 2013-05-17 | 処理スケジューリング方法、コンピュータおよびコンピュータプログラム |
JP2013104863A Division JP5638107B2 (ja) | 2006-09-06 | 2013-05-17 | データ処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010503107A JP2010503107A (ja) | 2010-01-28 |
JP5388851B2 true JP5388851B2 (ja) | 2014-01-15 |
Family
ID=38535383
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009527311A Expired - Fee Related JP5388851B2 (ja) | 2006-09-06 | 2007-09-06 | 複数の命令モードを有するデータ処理回路、データ回路の処理方法、およびデータ回路のスケジューリング方法 |
JP2013104864A Expired - Fee Related JP5638108B2 (ja) | 2006-09-06 | 2013-05-17 | 処理スケジューリング方法、コンピュータおよびコンピュータプログラム |
JP2013104863A Expired - Fee Related JP5638107B2 (ja) | 2006-09-06 | 2013-05-17 | データ処理回路 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013104864A Expired - Fee Related JP5638108B2 (ja) | 2006-09-06 | 2013-05-17 | 処理スケジューリング方法、コンピュータおよびコンピュータプログラム |
JP2013104863A Expired - Fee Related JP5638107B2 (ja) | 2006-09-06 | 2013-05-17 | データ処理回路 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8145888B2 (ja) |
EP (1) | EP2069912B1 (ja) |
JP (3) | JP5388851B2 (ja) |
KR (4) | KR101419668B1 (ja) |
AT (1) | ATE466331T1 (ja) |
DE (1) | DE602007006215D1 (ja) |
WO (1) | WO2008030093A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010096119A1 (en) * | 2008-10-29 | 2010-08-26 | Adapteva Incorporated | Variable instruction width digital signal processor |
US8832475B1 (en) * | 2009-05-10 | 2014-09-09 | Cypress Semiconductor Corporation | Programmable power mode sequencer |
GB2474666B (en) * | 2009-10-21 | 2015-07-15 | Advanced Risc Mach Ltd | Hardware resource management within a data processing system |
KR101647818B1 (ko) * | 2010-04-13 | 2016-08-12 | 삼성전자주식회사 | 멀티 코어 사이의 데이터 전송 장치 및 방법 |
US20130061213A1 (en) * | 2011-08-26 | 2013-03-07 | Cognitive Electronics, Inc. | Methods and systems for optimizing execution of a program in a parallel processing environment |
US10055227B2 (en) | 2012-02-07 | 2018-08-21 | Qualcomm Incorporated | Using the least significant bits of a called function's address to switch processor modes |
US9477834B2 (en) | 2012-02-08 | 2016-10-25 | Arm Limited | Maintaining secure data isolated from non-secure access when switching between domains |
US9116711B2 (en) | 2012-02-08 | 2015-08-25 | Arm Limited | Exception handling in a data processing apparatus having a secure domain and a less secure domain |
US9213828B2 (en) | 2012-02-08 | 2015-12-15 | Arm Limited | Data processing apparatus and method for protecting secure data and program code from non-secure access when switching between secure and less secure domains |
US10210349B2 (en) | 2012-02-08 | 2019-02-19 | Arm Limited | Data processing apparatus and method using secure domain and less secure domain |
GB2501343A (en) * | 2012-02-08 | 2013-10-23 | Advanced Risc Mach Ltd | Data processing apparatus and method using secure domain and less secure domain |
KR102179385B1 (ko) * | 2013-11-29 | 2020-11-16 | 삼성전자주식회사 | 명령어를 실행하는 방법 및 프로세서, 명령어를 부호화하는 방법 및 장치 및 기록매체 |
US20170185400A1 (en) | 2015-12-23 | 2017-06-29 | Intel Corporation | Mode-specific endbranch for control flow termination |
US9785800B2 (en) | 2015-12-23 | 2017-10-10 | Intel Corporation | Non-tracked control transfers within control transfer enforcement |
US10534610B2 (en) | 2016-07-20 | 2020-01-14 | International Business Machines Corporation | PC-relative addressing and transmission |
GB2553010B (en) * | 2017-01-16 | 2019-03-06 | Imagination Tech Ltd | Efficient data selection for a processor |
CN111209231B (zh) * | 2018-11-21 | 2021-05-11 | 上海寒武纪信息科技有限公司 | 数据处理方法、装置及相关产品 |
CN111079908B (zh) * | 2018-10-18 | 2024-02-13 | 上海寒武纪信息科技有限公司 | 片上网络数据处理方法、存储介质、计算机设备和装置 |
CN111210012B (zh) * | 2018-11-21 | 2022-12-09 | 上海寒武纪信息科技有限公司 | 数据处理方法、装置及相关产品 |
EP4009183A1 (en) | 2018-10-18 | 2022-06-08 | Shanghai Cambricon Information Technology Co., Ltd | Network-on-chip data processing method and device |
CN114020330B (zh) * | 2021-11-04 | 2023-11-03 | 苏州睿芯集成电路科技有限公司 | Risc-v处理器验证中模式切换的方法、电子设备以及存储介质 |
WO2024028565A1 (en) * | 2022-08-05 | 2024-02-08 | Arm Limited | No-operation-compatible instruction |
CN117714711B (zh) * | 2024-02-05 | 2024-04-30 | 北京象帝先计算技术有限公司 | 解码方法、解码系统、电子设备及可读存储介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2810068B2 (ja) * | 1988-11-11 | 1998-10-15 | 株式会社日立製作所 | プロセッサシステム、コンピュータシステム及び命令処理方法 |
US6189090B1 (en) * | 1997-09-17 | 2001-02-13 | Sony Corporation | Digital signal processor with variable width instructions |
US6401196B1 (en) * | 1998-06-19 | 2002-06-04 | Motorola, Inc. | Data processor system having branch control and method thereof |
JP3616556B2 (ja) * | 1999-06-29 | 2005-02-02 | 株式会社東芝 | 拡張命令を処理する並列プロセッサ |
TW525091B (en) * | 2000-10-05 | 2003-03-21 | Koninkl Philips Electronics Nv | Retargetable compiling system and method |
EP1340142A2 (en) * | 2000-11-27 | 2003-09-03 | Koninklijke Philips Electronics N.V. | Data processing apparatus with many-operand instruction |
US7225446B2 (en) * | 2001-02-20 | 2007-05-29 | Pts Corporation | Context preservation |
JP2002280415A (ja) | 2001-03-16 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR100991700B1 (ko) | 2002-08-16 | 2010-11-04 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 처리 장치, 처리 방법 및 컴퓨터로 판독가능한 기록 매체 |
EP1627299A2 (en) | 2003-04-16 | 2006-02-22 | Koninklijke Philips Electronics N.V. | Support for conditional operations in time-stationary processors |
-
2007
- 2007-09-06 JP JP2009527311A patent/JP5388851B2/ja not_active Expired - Fee Related
- 2007-09-06 KR KR1020137023899A patent/KR101419668B1/ko active IP Right Grant
- 2007-09-06 US US12/440,205 patent/US8145888B2/en not_active Expired - Fee Related
- 2007-09-06 KR KR1020137015566A patent/KR101398770B1/ko not_active IP Right Cessation
- 2007-09-06 KR KR1020137015565A patent/KR101326414B1/ko active IP Right Grant
- 2007-09-06 DE DE602007006215T patent/DE602007006215D1/de active Active
- 2007-09-06 AT AT07808567T patent/ATE466331T1/de not_active IP Right Cessation
- 2007-09-06 KR KR1020097006743A patent/KR101306354B1/ko active IP Right Grant
- 2007-09-06 EP EP07808567A patent/EP2069912B1/en not_active Not-in-force
- 2007-09-06 WO PCT/NL2007/050434 patent/WO2008030093A2/en active Application Filing
-
2012
- 2012-03-13 US US13/419,135 patent/US8838945B2/en not_active Expired - Fee Related
-
2013
- 2013-05-17 JP JP2013104864A patent/JP5638108B2/ja not_active Expired - Fee Related
- 2013-05-17 JP JP2013104863A patent/JP5638107B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2008030093A2 (en) | 2008-03-13 |
JP5638108B2 (ja) | 2014-12-10 |
US20100185835A1 (en) | 2010-07-22 |
KR20130109251A (ko) | 2013-10-07 |
KR101419668B1 (ko) | 2014-07-15 |
JP2013218710A (ja) | 2013-10-24 |
JP2013218711A (ja) | 2013-10-24 |
KR101306354B1 (ko) | 2013-09-09 |
WO2008030093A3 (en) | 2008-05-02 |
KR20130087569A (ko) | 2013-08-06 |
EP2069912B1 (en) | 2010-04-28 |
US8145888B2 (en) | 2012-03-27 |
KR101398770B1 (ko) | 2014-05-27 |
US20120179894A1 (en) | 2012-07-12 |
KR20130087568A (ko) | 2013-08-06 |
US8838945B2 (en) | 2014-09-16 |
KR20090092753A (ko) | 2009-09-01 |
JP2010503107A (ja) | 2010-01-28 |
ATE466331T1 (de) | 2010-05-15 |
DE602007006215D1 (de) | 2010-06-10 |
EP2069912A2 (en) | 2009-06-17 |
JP5638107B2 (ja) | 2014-12-10 |
KR101326414B1 (ko) | 2013-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5388851B2 (ja) | 複数の命令モードを有するデータ処理回路、データ回路の処理方法、およびデータ回路のスケジューリング方法 | |
US8161266B2 (en) | Replicating opcode to other lanes and modifying argument register to others in vector portion for parallel operation | |
US5958048A (en) | Architectural support for software pipelining of nested loops | |
JP3976082B2 (ja) | 異なった幅のvliwプロセッサコマンド | |
US6615333B1 (en) | Data processing device, method of executing a program and method of compiling | |
US6453407B1 (en) | Configurable long instruction word architecture and instruction set | |
US8935515B2 (en) | Method and apparatus for vector execution on a scalar machine | |
US5649135A (en) | Parallel processing system and method using surrogate instructions | |
US7509483B2 (en) | Methods and apparatus for meta-architecture defined programmable instruction fetch functions supporting assembled variable length instruction processors | |
US20060174089A1 (en) | Method and apparatus for embedding wide instruction words in a fixed-length instruction set architecture | |
US20140075157A1 (en) | Methods and Apparatus for Adapting Pipeline Stage Latency Based on Instruction Type | |
KR101579589B1 (ko) | 파이프라인 프로세서를 위한 정적 분기 예측 방법과 이를 위한 컴파일 방법 | |
US6292845B1 (en) | Processing unit having independent execution units for parallel execution of instructions of different category with instructions having specific bits indicating instruction size and category respectively | |
US20060095746A1 (en) | Branch predictor, processor and branch prediction method | |
KR20030007480A (ko) | 컴퓨터 시스템 및 컴퓨터 프로그램 | |
JP2002024008A (ja) | データ処理装置およびプログラム変換装置 | |
JP5105359B2 (ja) | 中央処理装置、選択回路および選択方法 | |
US20230015163A1 (en) | Method of storing register data elements to interleave with data elements of a different register, a processor thereof, and a system thereof | |
WO1998006040A1 (en) | Architectural support for software pipelining of nested loops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100831 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130325 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130418 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5388851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |