JP2003517679A - 分離された条件及びアドレスを有する分岐命令 - Google Patents

Abstract

(57)【要約】 一般に分岐／ジャンプ命令と関連付けられたパラメータの分離を支援するプロセッサアーキテクチャが提供される。明示的な宛先アドレスを含まないジャンプ命令が与えられ、明示的なテスト条件を含まない他のジャンプ命令が与えられる。本発明によれば、処理システムは、特定の命令により明確に制御されないプロセッサ内のあらゆる制御要素に「デフォルト」値を与える。分岐又は呼び出し命令の場合、分岐又は呼び出しを行うために与えられるデフォルト宛先アドレスは、以前の命令により与えられた宛先アドレスである。続いて生じる又は代替の分岐又は呼び出し命令は、デフォルトアドレスが異なるアドレスに設定されるまで、この同じアドレスに分岐する。同様に、多くの場合、条件付き分岐、呼び出し又は復帰命令のような条件テストの結果を決定するために使用されるデフォルト条件は、以前の命令の中で指定された最後の条件である。本発明の上記及び他の目的を支援するために、条件付き命令の実行の前に、条件テストを行うことも可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、コンピュータシステムの分野に関し、特にプロセッサ命令セットに
関する。

【０００２】

【従来の技術】

コンピュータシステムは、プログラムフローを制御するために「分岐」命令を
利用する。プロセッサと、プログラム命令を含むメモリとを有する通常のコンピ
ュータシステムにおいて、プロセッサは、メモリ内の各プログラム命令を順次に
、１度に１つの命令ずつ実行する。分岐命令は、メモリ内の指定された位置にあ
るプログラム命令を実行するために使用され、これにより、順次のメモリ位置に
おける命令のデフォルトの実行を変更する。条件付き分岐は、所与の条件に依存
して、命令を順次に処理し続け、又はメモリ内の指定された位置に分岐するため
に使用される。条件がテストされ、その条件が真である場合、コンピュータプロ
セッサは、指定されたアドレスにおいて実行を続行し、そうでなければ、プロセ
ッサは、次の順次の位置において実行を続行する。

【０００３】 更に、多くのコンピュータシステムにおいては、サブルーチン又は関数「call
（呼び出し）」及び対応する「return（復帰）」のような他の制御フロー命令が
利用可能である。（記述を容易にするため、関数は、以下においてサブルーチン
のサブセットとみなす。）分岐命令と同様に、サブルーチン「呼び出し」は、指
定された位置にあるプログラム命令を実行するために使用される。また、分岐命
令とは異なり、呼び出し命令は、呼び出し命令の位置のあとの次の順次の命令の
アドレス（「復帰アドレス」）をプロセッサに記憶させる。このように、対応す
るサブルーチン「復帰」命令は、記憶された復帰アドレスにおける実行をプロセ
ッサに続行させる。条件付き呼び出し命令及び復帰命令は、上述した条件付き分
岐命令と同様に動作する。

【０００４】 通常の分岐命令及び呼び出し命令は、命令を分岐又は呼び出し命令として識別
する演算コード（ｏｐコード、オペコード）と、次の命令が位置するアドレスと
の２つの項目を含む。他方、通常の復帰命令は、演算コードを含むだけである。
宛先アドレスに分岐するべきか、又は条件付き命令の後の次の順次の命令に関し
て続行するべきかを決定するために使用される（複数の）代替条件を識別するた
めに代替の演算コードが使用されることを除いて、通常の条件付き分岐、呼び出
し及び復帰命令は、無条件分岐、呼び出し及び復帰命令と同様である。

【０００５】 一般に、アプリケーションプログラムは、多くの分岐及びサブルーチン呼び出
しを含み、同じ宛先アドレスへの分岐及びサブルーチン呼び出しが、繰り返し使
用される。例えば、「ケース選択」プログラミングコンストラクトは、例えば所
得税準備アプリケーションプログラムにおける「ステータス申請」パラメータ（
独身、既婚且つ共同申請、既婚且つ個別申請等）のような所与のパラメータの値
に依存して、プログラム命令の異なるセグメントが実行されることを可能にする
。所与のパラメータの値に対応するプログラムのそれぞれの異なるセグメント内
で、異なる決定された引数、異なるサブルーチンの組み合わせ又は順序、異なる
条件の組等を具えるにもかかわらず、同じサブルーチンが呼び出されることがあ
る。通常の分岐又は呼び出しコマンドはそれぞれ宛先アドレスを含む必要がある
ので、一般のプログラムには、かなりの量のアドレス冗長が存在する。サブルー
チン復帰命令は、このアドレス冗長の不利益を受けないが、サブルーチン呼び出
しから復帰を生じさせることに使用を制限される。

【０００６】 更に、一般のプログラムアプリケーション内の条件付き命令の評価には問題が
ありうる。一般のプロセッサは、「フラグ」の組を有し、条件付き命令は、これ
らのフラグのうち１つ又は複数の状態に依存して、例えば分岐、復帰又は呼び出
しのような演算を行う。異なる命令は、異なるフラグの状態に影響を与える。例
えば、ある命令は、すべてのフラグに影響を与えるが、ある命令はフラグに影響
を与えず、他の命令は、選択フラグに影響を与える等である。各フラグの状態の
可能性のある変化がもたらす影響を徹底的に評価することなく、フラグに影響を
与える命令を使用するプログラムに変更がなされると、一般のプログラミング「
バグ」が発生する。追加された命令は、意図されたフラグ設定命令と同じフラグ
状態を結果的に生じさせることがあるので、このエラーは直ちに検出されないこ
とがあり、また、エラーの影響がこの変更に関連付けられないことがある。

【０００７】 一般の高性能コンピュータシステムにおいて、命令は、メモリからプリフェッ
チされるので、プロセッサが次の命令を実行する準備ができるとすぐに、命令が
、実行のためにプロセッサに利用可能となる。一般のプリフェッチ演算において
、システムは、システムメモリからの順次の命令のブロックを、プロセッサに局
所的なメモリのブロックにプリフェッチするので、直ちにプロセッサに利用可能
となる。分岐が発生すると、メモリ内の分岐命令のあとに続く以前にプリフェッ
チされた命令は、指定された宛先アドレスにおけるメモリからの命令と置き換え
られる。この置き換えは、プロセッサがシステムメモリから次の命令を待つ間の
性能コストをもたらす。多くのシステムは、「ルックアヘッド」能力を含む。そ
の中で、プリフェッチ演算子は、制御の次の分岐を識別するために実行されるプ
ログラムコードにおいてルックアヘッドを行う。無条件分岐が検出されると、プ
リフェッチ演算子は、指定された宛先アドレスから情報をプリフェッチし、その
結果、分岐コマンドが処理された直後にその情報をプロセッサに供給することが
できる。条件付き分岐命令についてのプリフェッチの使用は、かなり複雑である
。分岐命令の後に実行される次の命令が、宛先アドレスにおける命令であるか、
又は分岐命令のすぐ後に続く命令であるか分からないからである。十分な局所メ
モリが利用可能な場合、システムメモリの双方の領域から命令のセグメントがプ
リフェッチされる。代替として、又はこの多重プリフェッチ技法に加えて、実行
される可能性のある命令をプリフェッチするために予測技法が頻繁に使用される
。多くの場合、条件の状態は、実質的には予測不可能であるので、上記のような
予測技法は高い程度の多様性をもつ。

【０００８】

【発明が解決しようとする課題】

本発明の目的は、コンピュータシステムの効率を高めることである。本発明の
別の目的は、コンピュータシステム上で動作するプログラムの信頼性及び保全性
を向上させることである。本発明の更に別の目的は、プリフェッチシステムの予
測側面を改善することである。本発明の更に別の目的は、プログラム開発の作業
を軽減することである。

【０００９】

【課題を解決するための手段】

これら及び他の目的は、一般に分岐命令に関連付けられるパラメータの分離（
デカップリング）を支援するアーキテクチャを提供することにより達成される。
明示的な宛先アドレスを含まない分岐及び呼び出し命令が与えられ、明示的なテ
スト条件を含まない分岐、呼び出し及び復帰命令が与えられる。本発明によれば
、処理システムは、特定の命令により明確に制御されないプロセッサ内のあらゆ
る制御要素に「デフォルト」値を与える。分岐又は呼び出し命令の場合、分岐又
は呼び出しを行うために与えられるデフォルト宛先アドレスは、以前の命令によ
り与えられた宛先アドレスである。続いて生じる又は代替の分岐又は呼び出し命
令は、デフォルトアドレスが別の異なるアドレスに設定されるまで、この同じア
ドレスに分岐する。同様に、多くの場合、例えば条件付き分岐、呼び出し又は復
帰命令のような条件テストの結果を決定するために使用されるデフォルト条件は
、以前の命令の中で指定された最後の条件である。本発明の上記の及び他の目的
を更に支援するため、条件テストが、条件付き命令の実行の前に行われてもよい
。分岐、呼び出し又は復帰を生じさせる命令から、条件及び／又は宛先アドレス
の指定を分離することにより、これらの命令は、例えばプログラムが分岐する又
は復帰する先のルーチンによる処理に備えてレジスタ又はメモリ素子を変更する
ような、他の演算を行うことができる。更に、続いて生じるデフォルト宛先アド
レスを設定するための明示的手段を設け、条件フラグを予め評価するための明示
的手段を設けることにより、プログラム開発費及び維持費が低減されることを期
待することができるとともに、条件付き分岐の結果及び宛先アドレスを予測する
ことに関連付けられる多様性が低減されることも期待することができる。

【００１０】

【発明の実施の形態】 本発明は、添付の図面を参照して例示により詳細に説明される。図面を通して
、同じ参照符号は、同様の又は対応する特徴又は機能を示している。

【００１１】 図１は、本発明による分岐命令から条件及び宛先アドレスの分離を行う例示の
処理システム１００のブロック図を示している。当業者であれば、この開示を考
慮して、同様の結果をもたらすために代替の実施例を定めることができることが
分かるであろう。図１の例において、命令１１０は、プログラムメモリ１６０か
ら供給され、この命令は、処理回路１５０の演算を制御するマイクロコード命令
１５５を供給するために、マッパ／デフォルト装置１４０により復号化される。
マイクロコード命令１５５に応じて、処理回路１５０は、レジスタ１７０又はメ
モリ１８０に含まれるデータついて所望の演算を行う。処理回路１５０は更に、
それぞれの処理サイクルにおいてそれぞれの次の命令アドレス１５１を決定する
。この次の命令アドレスにより、それぞれの次の命令１１０が、プログラムメモ
リ１６０から得られる。

【００１２】 通常のプロセッサと同様に、マイクロコード命令１５５は、処理回路１５０内
のそれぞれの切り替え及び状態装置を制御する制御ビット１５５ｂを含む。すな
わち、例えば処理回路１５０は、一般に状態マシンを有し、マイクロコード命令
１５５が、この状態マシンへの入力刺激を供給する。状態マシンは、次の状態へ
の遷移を制御するとともに、この状態マシンからの出力信号の生成を制御する。
例えば、マイクロコード命令１５５は、データがレジスタ１７０のうちの１つか
ら受け取られるか、メモリ１８０内の位置に書き込まれ、又はそこから読み込ま
れるかなどを決定する制御ビットを含む。制御ビット１５５ｂは更に、レジスタ
１７０又はメモリ１８０から受け取られるデータについて実施される加算、減算
、シフト等の演算を決定し、また、他の制御ビット１５５ｂが演算により影響を
受けるかどうかについて決定する。マイクロコード命令１５５は、更に、「定数
」領域ｋ１５５ａを含む。この定数領域ｋ１５５ａは、一般に、様々なアプリケ
ーションにおいて使用される。例えば、領域ｋ１５５ａは、絶対形式又は相対形
式で、分岐又は呼び出し命令の上記の宛先アドレスを含むことができる。領域ｋ
１５５ａは更に、レジスタ１７０又はメモリ１８０に含まれるデータについての
上記の数値演算に使用される定数を含むことができる。

【００１３】 この実施例において、多くのプロセッサの実施例と同様に、命令１１０には、
マイクロコード命令１５５内の制御要素１５５ａ及び１５５ｂより少ないビット
がある。それぞれの命令は、通常、その命令を行うのに十分な情報を含むように
フォーマットされている。特に、通常の処理装置設計において、分岐又は呼び出
し命令は、絶対アドレス、又は現在の命令アドレス１５１に対するオフセット若
しくは相対アドレスとして、宛先アドレスの明示的な指示を含む。

【００１４】 本発明の原理によれば、マッパ／デフォルト装置１４０は、現在の命令１１０
により明示的に制御されない制御要素１５５ａ及び１５５ｂにデフォルト値を与
える。このように、以前の命令は、分岐又は呼び出し命令の宛先アドレス、又は
条件付き分岐、呼び出し又は復帰命令についてテストされるべき条件等の項目を
指定することができる。実際上、マッパ／デフォルト装置１４０が、続いて生じ
る命令における使用のために以前の命令からの宛先アドレスが保存されることを
可能にする場合、マッパ／デフォルト装置１４０は、明示的な宛先アドレスを含
まないあらゆる命令によりアクセス可能である「デフォルト宛先アドレス」レジ
スタを含む。同様に、本発明によるマッパ／デフォルト装置１４０は、明示的な
条件指定を含まないあらゆる命令によりアクセス可能である「条件」レジスタを
与える。

【００１５】 図２は、本発明による実施例における使用のための８個の異なる命令フォーマ
ット２０１−２０８の組の一例を示している。各命令のフォーマット領域２１０
は、その対応するフォーマット２０１−２０８を識別する。フォーマット２０１
は、データ処理演算に良く適したフォーマットの一例を示している。ここに参照
により盛り込まれる同時係属中の米国特許出願第０９／４６６,４０５号「Simpl
e Algorithmic Cryptography Engine」（出願日１７．１２．１９９９）は、１
つの命令サイクル内の複数演算を可能にする処理システムを開示している。上記
の特許出願と一貫して、図１に示すように、選択レジスタ１７０が、メモリ１８
０をアドレスするために使用される。命令フォーマット２０１は、メモリ２１２
領域を通して、アドレスされたメモリ素子が書き込まれる又は読み出されること
を可能にする。命令フォーマット２０１は更に、データ演算２１３領域を通して
、様々な算術及び論理（シフト）演算が、取り出されたメモリ素子上に実施され
ることを可能にする。命令フォーマット２０１は、Ａ更新２１４及びＢ更新２１
５領域を通して、アドレスされたレジスタがロード、インクリメント、デクリメ
ント又はシフトなど更新されることを可能にする。すなわち、上記の特許出願に
よれば、データがメモリから取り出され、演算され、その結果がレジスタに格納
され、別のレジスタがインクリメントされ、これらがすべて同じ命令１１０の中
で行われることが可能である。

【００１６】 命令フォーマット２０２は、通常の分岐又は呼び出し命令に実質的に対応して
おり、以下、これらを「ジャンプ」命令と呼ぶ。フォーマット２０２の領域「Ｋ
１１」２２３は、宛先アドレスを指定するために使用される定数を与え、この例
では１１ビットの定数である。領域「ジャンプ」２２４は、呼び出し、分岐、復
帰、相対、絶対などのジャンプのタイプを規定する。領域「条件」２２５は、も
しあれば条件付きジャンプを制御する条件を規定する。条件が真である場合、次
の命令アドレス（図１の１５１）は、ゼロ拡張のＫ１１領域２２３に含まれるア
ドレスである。そうでなければ、次の命令アドレス１５１は、現在の命令１１０
のアドレスの後の次の順次アドレスである。上記の特許出願によれば、命令フォ
ーマット２０２は、「メモリ」２２２の領域を通して、同じ命令サイクルの間の
メモリ演算（記憶、取り出し）を可能にする。これにより、例えば宛先アドレス
におけるルーチンの開始に備えてデータ項目を取り出し、又は条件付き分岐によ
り制御されるサイクルの終わりにデータ項目を記憶することなどを容易にする。

【００１７】 本発明によれば、命令セットは、宛先アドレスの明示的な指定なくジャンプ２
３４領域を含むことを可能にするフォーマット２０３を有する。宛先アドレスの
明示的な指定なくジャンプを許すことにより、命令は、データ演算２１３領域に
関して上述したように、データ項目についての演算を制御するデータ演算２３３
の領域のような他の演算を含むことができる。ジャンプ２３４領域を含む同じ命
令の中にデータ演算２３３領域を設けることにより、領域２３４を通してジャン
プする先のプロシージャに備えて、新しいデータ値を計算することができ、又は
、例えばサブルーチンからの復帰ジャンプの際に関数値を計算し、メモリ１８０
（図１）に記憶することができる。

【００１８】 フォーマット２０４は、ジャンプ命令と並行に追加機能を与える。図示するよ
うに、フォーマット２０４は、条件領域に代わって、Ｂ更新２１５領域と同様の
Ｂ更新２４５領域を有する。これは、ジャンプ命令と並行に選択レジスタが更新
されることを可能にする。続いて生じるジャンプについてデータ項目を用意し、
又はサブルーチンから復帰の際に計算されたデータ項目を記憶することに加えて
、この更新領域２４５を使用して、例えば分岐してループの開始に戻る同じ命令
の間のループインデックスをインクリメントすることができる。ジャンプコマン
ドから宛先アドレス及び／又は条件テストを分離することにより与えられるジャ
ンプコマンドとの並列演算の有用性の付加的な使用は、当業者にはこの開示を考
慮して明らかであろう。

【００１９】 フォーマット２０５−２０８は、この分離の他の変形例である。フォーマット
２０５及び２０８には、条件領域２５５、２８５が、対応するジャンプ領域なし
に与えられている。このように、別の命令２２５、２３５、２５５、２８５がデ
フォルト条件をリセットするまで、すべての続いて生じるジャンプ命令を制御す
るデフォルト条件を指定することが可能である。フォーマット２０６、２０７及
び２０８には、続いて生じるジャンプ命令についてのデフォルト宛先アドレスを
指定するために使用することができる定数領域２６５、２７５、２８３が与えら
れている。利用される特定の規則に依存して、これらの定数領域は、絶対アドレ
ス又は相対アドレスのいずれかを与えるために利用することができる。本発明に
よれば、デフォルト宛先アドレスが、別の命令２０２、２０６、２０７、２０８
により変更されるまで、領域２２３、２６５、２７５、２８３の各々により指定
されるデフォルト宛先アドレスは、他の領域と共に、すべての続いて生じるジャ
ンプ命令の宛先を制御する。フォーマット２０７は、ジャンプ２７４領域及びデ
フォルト宛先アドレスを設定する定数領域２７５を与えているが、ジャンプを制
御する条件は、指定されていない。フォーマット２０３−２０８のそれぞれにお
いて、各命令の中の様々な並列演算を可能にすることにより、ジャンプ、条件及
びアドレス領域の分離は、例えば上述したデータ演算２１３領域、Ａ更新２１４
領域、及びＢ更新２１５領域のような１つ又は複数の他の領域が命令の中に含ま
れ、タスクを行うのに必要とされる命令の数を最適化し、及び／又はタスクの実
行のスピードを最適化することを可能にする。

【００２０】 図１に示したマッパ／デフォルト装置１４０は、上記の分離された演算を支援
するために命令処理技法の実施例を与えている。図１に示すように、命令１１０
の各ビットは、マイクロコード命令１５５内の対応する制御要素にマップされる
。マッパ／デフォルト装置１４０は、命令１１０の所与のフォーマット１１０ａ
に依存して、制御領域１１０ｂの各ビットを、対応する制御ビット１５５ｂに振
り向ける複数の選択器１４１−１４９を有する。マッパ／デフォルト装置１４０
は、命令１１０のフォーマット１１０ａに依存して、命令１１０の同じビット位
置からの異なる領域を、マイクロコード命令１５５の異なる制御要素１５５ａ、
１５５ｂに振り向ける。マッパ／デフォルト装置１４０は、更に、マイクロコー
ド命令１５５の各制御要素１５５ａ、１５５ｂについてデフォルト制御値を与え
ることにより、命令１１０からのマッピングを通して制御されないマイクロコー
ド命令１５５の他の制御要素を適切に制御する。すなわち、例えば、例示の命令
フォーマット２０１、２０３は、マイクロコード命令１５５内にｋ １５５ａの
値を設定するための定数領域を含まない。好適な実施例において、命令１１０内
の指定された定数領域が無い場合のデフォルト解釈は、ヌル演算である。すなわ
ち、指定された定数値がない場合、値ｋ１５５ａは同じままである。代替として
、図２のフォーマット２０６に示すように、短い６−ビットのｋの値が、領域Ｋ
６ ２６５に与えられるとき、ｋ １５５ａ制御要素についてのデフォルト値は、
Ｋ６ ２６５領域の符号拡張値である。例えばフォーマット２０３のジャンプ２
３４領域を通した続いて生じる相対ジャンプ命令は、この符号付き値ｋ １５５
ａを使用して、現在の命令アドレス１５１にこの値ｋ １５５ａを追加すること
により宛先アドレスを計算することができる。

【００２１】 好適な実施例において、各制御要素１５５に関連付けられたマルチプレクサ／
選択器１４１−１４９の出力信号は、フォーマット領域２１０の内容に依存し、
その入力信号は、利用可能なデフォルトオプションに依存する。マイクロコード
命令１５５の各制御要素１５５ａ、１５５ｂについてのデフォルト値又は条件の
選択肢は、いかなる値又は条件であってもよい。しかしながら、好適な実施例に
おいて、デフォルト値及び条件は、当業者によって、仮定される値に見合うよう
に選ばれる。すなわち、例えば、データ定数Ｋ１１ ２２３が与えられるときの
高位ビットのゼロ化と、短い定数Ｋ６ ２６５が与えられるときの高位ビットの
符号拡張とは、当業者による適当なデフォルトであると仮定される。同様に、ジ
ャンプ２３４領域の欠如に対応する制御ビットの組のデフォルト条件は、１つの
命令によるプログラムカウンタの前進に対応すると仮定される。すなわち、ジャ
ンプ２３４領域を含まないフォーマット２０１を有する命令が受け取られるとき
、デフォルト解釈モジュール１４０は、欠如する領域２３４に対応するマクロ命
令１５５に適切な制御要素を設定する。これにより、組１４１−１４９の中の対
応する選択器は、次の命令アドレス１５１のインクリメントを行うために適当な
入力を選択するように設定され、従って、明示的な命令領域がない場合に、一貫
した、予測できる論理的影響を与える。

【００２２】 本発明の別の側面によれば、フラグ２１１領域は、分離されたジャンプ命令の
使用を更に容易にする制御ビットを含む。処理システムの分野において一般的で
あるように、処理回路は、特定の演算の結果を表す「ステータスフラグ」の組を
含む。これらのステータスフラグは、例えば数値演算の結果がゼロであるときに
アサートされる「０」フラグ、数値演算の結果がオーバーフローをもたらすとき
にアサートされる「キャリー」フラグ等を含む。この設定された制御ビットを有
する続いて生じる命令が実行されるまで、フラグ２１１ビットの１つは、決定さ
れたフラグ値の保存を行う「フラグ更新」制御ビットである。このように、「Br
anch if Carry（キャリーの場合分岐する）」のような条件が実行されるとき、
その結果は、以前の命令において更新されたフラグにより決定される。

【００２３】 フラグ２１１領域内の別の制御ビットが、条件付きジャンプ命令における続い
て生じる使用のため、条件テストの結果を「条件保存」レジスタに保存する。例
示のフォーマット２０２、２０３及び２０５は、例えば条件領域２２５、２３５
及び２５５をそれぞれ含む。条件領域２２５、２３５、２５５は、ゼロフラグが
設定されているか、キャリーフラグが設定されているか、などをテストするため
の特定の条件指定を含む。「条件保存」制御ビットが設定されている場合、条件
付きジャンプ命令における続いて生じる使用のため、テストされた条件の結果が
、「条件保存」レジスタに保存される。好適な実施例において、「条件保存」制
御ビットが設定されているときはいつも、条件付きジャンプ命令について利用す
るために条件の選択を制御するデフォルト制御ビット１５５ｂが、この「条件保
存」レジスタを選択するために設定される。

【００２４】 プロセッサの状態の他の変化を通して、それらの状態を維持する１つ又は複数
のフラグを与えることにより、多数の利点が達成されうる。上述したように、好
適な実施例において、持続的な（複数の）フラグを変更するためには命令内の「
フラグ更新」又は「条件保存」制御ビットの明示的な設定が必要とされるので、
プログラム更新の間の条件フラグの軽率な変更の可能性は低減される、また、条
件付き分岐が実行される前に持続的な条件フラグが変わらない可能性はかなり高
く、多くの場合は変わらないと確定できるので、条件付き分岐のための条件の事
前決定は、非常に効果的なプリフェッチ演算を可能にする。更に、持続的なフラ
グの事前設定は、フラグの条件が設定されている（複数の）データ項目が、続い
て生じる条件付き命令に影響を及ぼすことなく必要に応じて変わることを可能に
する。

【００２５】 上述したものは、単に、本発明の原理を説明しているにすぎない。当業者であ
れば、ここに明示的に記述も図示もしていないが、本発明の原理を具体化し且つ
その精神及び範囲内にあるさまざまな装置を工夫することができることが分かる
であろう。例えば、本発明の原理は、利用される特定のプロセッサアーキテクチ
ャによらず、デフォルト宛先アドレスを保持するように構成された別の「宛先ア
ドレスレジスタ」を設けることにより実現することもできる。すなわち、マイク
ロコード及び状態マシンアーキテクチャが、分離された制御条件を利用するため
の適切な実施例としてここに示されているが、ここに示される原理は、分離され
た情報を記憶するための特定の装置を有することにより、いかなるプロセッサア
ーキテクチャにおいても具体化することができる。これら及び他のシステム構成
及び最適化機能は、当業者にはこの開示を考慮して明らかであり、また、以下の
請求項の範囲内に含まれるものである。

【図面の簡単な説明】

【図１】本発明による処理システムの一例を示す図。

【図２】本発明による命令セットフォーマットの一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダゲール アントニー エフ オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６ Ｆターム(参考） 5B033 BA01 BD02 BE00 CA03 CA09 DD05 EA06 EA09

Claims (9)

【特許請求の範囲】
1. 【請求項１】メモリに記憶されたプログラム命令を実行するプロセッサであ
   って、 デフォルト宛先アドレスを含むデフォルトレジスタを有し、 前記プログラム命令が、 前記デフォルト宛先アドレスを形成するために、前記プロセッサに、指定され
   たアドレスを前記デフォルトレジスタにロードさせる第１の命令と、 そののち、前記メモリ内の、前記デフォルトレジスタに含まれる前記デフォル
   ト宛先アドレスに位置するプログラム命令を前記プロセッサに実行させる第２の
   命令と、 を含む、プロセッサ。
2. 【請求項２】前記第２の命令が、条件テストを含むとともに、前記条件テス
   トの結果に依存して、前記デフォルト宛先アドレスに位置するプログラム命令を
   前記プロセッサに実行させる、請求項１に記載のプロセッサ。
3. 【請求項３】前記デフォルトレジスタが更に、デフォルト条件テストを含み
   、 前記第２の命令が、前記デフォルトレジスタに含まれる前記デフォルト条件テ
   ストの結果に依存して、前記デフォルト宛先アドレスに位置するプログラム命令
   を前記プロセッサに実行させる、請求項１に記載のプロセッサ。
4. 【請求項４】前記第２の命令が更に、以前の条件テストの結果に依存して、
   前記デフォルト宛先アドレスに位置するプログラム命令を前記プロセッサに実行
   させる、請求項１に記載のプロセッサ。
5. 【請求項５】前記デフォルトレジスタが更に、デフォルト条件テストを含み
   、 前記プログラム命令が更に、前記デフォルトレジスタに含まれる前記デフォル
   ト条件テストの結果に依存して、別の指定されたアドレスに位置するプログラム
   命令を前記プロセッサに実行させる第３の命令を含む、請求項１に記載のプロセ
   ッサ。
6. 【請求項６】メモリに記憶されたプログラム命令を実行するプロセッサであ
   って、 デフォルト条件テストを含むデフォルトレジスタを有し、 前記プログラム命令が、 前記デフォルト条件テストを形成するために、前記プロセッサに、指定された
   条件を前記デフォルトレジスタにロードさせる第１の命令と、 そののち、前記デフォルト条件テストの結果に基づいて、前記メモリ内の宛先
   アドレスに位置するプログラム命令を前記プロセッサに実行させる第２の命令と
   、 を含む、プロセッサ。
7. 【請求項７】プログラム命令のシーケンスを制御する方法であって、 宛先アドレスを指定する第１の命令を実行し、 前記宛先アドレスが次の命令アドレスになるようにする第２の命令を実行し、 前記次の命令アドレスに位置する第３の命令を実行すること、 を含む方法。
8. 【請求項８】更に、前記第２の命令を実行する前に、条件テストを指定する
   第４の命令を実行することを含み、 前記第２の命令が実行されるとき、前記宛先アドレスが前記次の命令アドレス
   になるようにすることは、前記条件テストの結果に依存する、請求項７に記載の
   方法。
9. 【請求項９】更に、前記第２の命令を実行する前に、条件テストの結果を保
   存することを含み、 前記第２の命令を実行するとき、前記宛先アドレスが前記次の命令アドレスに
   なるようにすることは、前記条件テストの結果に依存する、請求項７に記載の方
   法。