JP5387315B2 - 記憶装置、制御装置および記憶装置の制御方法 - Google Patents
記憶装置、制御装置および記憶装置の制御方法 Download PDFInfo
- Publication number
- JP5387315B2 JP5387315B2 JP2009236551A JP2009236551A JP5387315B2 JP 5387315 B2 JP5387315 B2 JP 5387315B2 JP 2009236551 A JP2009236551 A JP 2009236551A JP 2009236551 A JP2009236551 A JP 2009236551A JP 5387315 B2 JP5387315 B2 JP 5387315B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- storage
- data
- processing
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
Description
このようなRAID装置は、信頼性等の向上のために、アドバンスト・コピーといわれる順序性を保証したリモートコピー機能を備える。
そして、(c)バッファへのWriteデータの書込みが完了すると、制御モジュール#00および#01は、そのWriteデータについて、バッファセット単位でデータ転送、すなわち、リモートコピーを開始する。
以上のように、記録専用バッファを使用したまとめ方式によるデータ送信を行なって、バッファセットを一括制御し、コピー先装置2802において、バッファセット単位でデータを記憶媒体に展開することで、順序性が保証される。
退避処理手段は、前記第2の記憶手段の使用状況に応じて、前記データ群を複数の前記第2の記憶手段から読み出して前記データ群記憶手段に退避する退避処理を実行する。
記憶処理手段は、前記出力処理が完了して未使用となった前記第2の記憶手段の前記記憶領域それぞれに、前記データ群記憶手段に退避した前記データ群を分散して記憶する記憶処理を実行する。
図1は、本実施例に係るストレージシステム100の構成の概要を示す図である。
図1に示すストレージシステム100は、RAID装置110と、RAID装置110とネットワークまたは専用線130を介して通信可能に接続するRAID装置120と、を備える。
制御モジュール#00は、CPU(Central Processing Unit)111aと、メモリ112aと、CA(Channel Adapter)113aと、RA(Remote Adapter)114aと、DA(Device Adapter)115aおよび116aと、を備える。
メモリ112aは、キャッシュメモリに使用される他に、後述する記録専用バッファ201やバッファセット情報記憶部202などに使用されるメモリである。
「第1の記憶手段」は、1または2以上の磁気ディスク装置等で構成されるディスク装置117の一部または全部を用いて実現することができる。「データ群記憶手段」は、退避用バッファ118の一部または全部を用いて実現することができる。
なお、図1では、RAID装置110および120が4つの制御モジュール#00〜#03を備える場合について示しているが、これに限定する趣旨ではない。RAID装置110および120は、分散キャッシュメモリ型のRAID装置であればよい。CPU、CA、RAおよびDAの数についても、図1に示す数に限定する趣旨ではない。
バッファ201aは、ディスク装置117などに記憶するもしくは記憶したデータ、例えば後述するWriteデータなどを一時的に記憶する。本実施例に係るバッファ201aは、一定のサイズを有する8つの領域に区分されている。この区分された領域毎に固有の識別情報が割り当てられる。なお、本実施例ではバッファ201aが8つの領域に区分される場合を例に説明するが、バッファ201aが8つの領域に区分される構成に限定する趣旨でないのは当然である。
バッファ管理テーブル記憶部203は、記録専用バッファ201等の管理に使用するバッファ管理テーブル300を記憶する。バッファ管理テーブル300については後述する。
図3は、本実施例に係るバッファ管理テーブル300の構成例を示す図である。
対象バッファセットIDは、現在使用しているバッファセットのバッファセットIDを示す情報である。ライトバックポインタ情報は、後述のライトバックの対象となる世代を示す情報である。ステージポインタ情報は、最後に後述のステージングが行なわれた世代を示す情報である。バッファ閾値は、後述のライトバックを実行するか否かを判断する基準として使用する情報である。
バッファセット管理テーブル400は、バッファセットIDと、使用目的と、対象世代と、格納I/O数と、を備える。
なお、図4に示す「−」は、未使用を設定する場合の例を示している。
退避用バッファ管理テーブル500は、退避用バッファ118に記憶可能なコピー対象データの最大世代数と、退避用バッファ118内の記憶領域であって制御モジュール毎に割り当てられた記憶領域の先頭アドレスを定義した退避位置と、を備える。
以下、退避用バッファ118内に制御モジュール毎に割り当てられた記憶領域であって1世代分の記憶領域を、「個別退避用バッファ」という。例えば、図6に記載されているLU#0において、3つに分けられた記憶領域それぞれが個別退避用バッファである。
図6に示す退避用バッファ118として用いられるRAIDグループ600は、論理ユニットLU#0〜LU#Fを有する。また、横長に点線で囲まれたLU#0−LU#3と、LU#4−LU#7と、LU#8−LU#Bと、LU#C−LU#Fと、がそれぞれボリュームグループを構成する。
例えば、図6に示すRAIDグループ600では、制御モジュール#00の記録専用バッファに、論理ユニットLU#0、#4、#8および#Cが割り当てられている。また、制御モジュール#01の記録専用バッファに、論理ユニットLU#1、#5、#9および#Dが割り当てられている。
図7に示す退避用バッファ118として用いられるRAIDグループ700は、論理ユニットLU#0〜LU#Fを備えるRAIDグループ701と、論理ユニットLU#10〜LU#1Fを備えるRAIDグループ702と、で構成される。
例えば、図7に示すRAIDグループ700では、制御モジュール#00の記録専用バッファに、論理ユニットLU#0、LU#1、LU#4、LU#5、LU#8、LU#9、LU#CおよびLU#Dが割り当てられている。また、制御モジュール#01の記録専用バッファに、論理ユニットLU#2、LU#3、LU#6、LU#7、LU#A、LU#B、LU#EおよびLU#Fが割り当てられている。
なお、図10および図11は、理解を容易にするために、コピー元装置110の構成を簡略化して記載してある。例えば、制御モジュールは、#00と#01のみを記載しているが、コピー元装置110を図10および図11に示す構成に限定する趣旨ではない。また、制御モジュール毎にディスク装置117を記載しているが、説明のし易さのためであって、コピー元装置110を図10および図11に示す構成に限定する趣旨ではない。
バッファセット1のバッファデータの転送およびコピー先装置120における展開処理が完了すると、制御モジュールは、バッファ閾値の最適化を行なう。
また、コピー元装置110は、バッファセットを生成し、生成したバッファセットについて初期作成処理を行う。例えば、コピー元装置110は、各制御モジュールの個別バッファを組み合わせてバッファセットを生成する。そして、コピー元装置110は、生成したバッファセットをバッファセット情報としてバッファセット情報記憶部202に記憶する。
以上の処理をコピー先装置120も行なう。
例えば、コピー元装置110が、ホスト150からWrite I/O命令を受付けたとする。すると、コピー元装置110は、そのWrite I/O命令とともに受信したWriteデータを、バッファ管理テーブル300の現在使用している対象バッファセットIDが示す格納対象バッファセット、すなわち、各制御モジュールの個別バッファに分散して記憶する。
ステップS1210aにおいて、コピー元装置110は、ライトバック処理を行なう。その後、コピー元装置110は、バッファ閾値の最適化を行なう。そして、コピー元装置110は、処理をステップS1211aに移行する。
ステップS1203bにおいて、コピー先装置120は、バッファセットデータの受信処理を行なう。例えば、コピー先装置120は、受信したバッファセットデータのうち、バッファデータをバッファ201aに、BITをBIT記憶部201bに、バッファセット情報をバッファセット情報記憶部202に、それぞれ記憶する。
(a)コピー元装置110は、バッファ管理テーブル300を参照し、ライトバックポインタ情報とステージポインタ情報を取得する。
ステップS1218aにおいて、退避用バッファ118に退避した世代が存在すると判断した場合(ステップS1218a YES)、コピー元装置110は、処理をステップS1219aに移行する。また、退避用バッファ118に退避した世代が存在しないと判断した場合(ステップS1218a NO)、コピー元装置110は、処理をステップS1221aに移行する。
例えば、コピー元装置110は、バッファセット管理テーブル400を参照し、未使用に設定されているバッファセットIDを「ステージング対象バッファセットID」として取得する。
(1)バッファ閾値を初期化する処理。
(2)退避用バッファ118の領域を作成する処理。
(3)制御モジュールへの退避用バッファ118の割り当て処理。
(4)バッファセットを切り替える処理。
(5)ライトバックポインタ情報/ステージポインタ情報の更新処理。
(6)ライトバック処理。
(7)ステージング処理。
(8)バッファ閾値を最適化する処理。
(1)バッファ閾値を初期化する処理
図13は、本実施例に係るバッファ閾値を初期化する処理のフローチャートである。この図13に示す処理は、例えば、コピー元装置110の起動時の他に、保守作業時でも実行できる。
転送効率(TRANS_RATIO)は、コピー元装置110−コピー先装置120間で行なわれる転送処理についての転送効率である。例えば、理論的な転送量が100Mbps、実測値の平均転送量が75Mbpsの場合、転送効率は0.75となる。
THRESHOLD =
((BANDWIDTH×TRANS_RATIO×SYSTEM_RATIO)÷(1GENE_SIZE×(COMPRESS÷100)×CTRL_CNT)+BUFF_ALPHA)×2 ・・・・・(1)
ステップS1304において、コピー元装置110は、バッファ閾値が最大バッファセット数を超えているか否かを判別する。そして、バッファ閾値が最大バッファセット数を超えている場合(ステップS1304 YES)、コピー元装置110は、処理をステップS1305に移行する。この場合、コピー元装置110は、バッファ閾値に最大バッファセット数を設定し(ステップS1305)、処理をステップS1306に移行する。
以上の処理が終了すると、コピー元装置110は、バッファ閾値を初期化する処理を終了する。
図14は、本実施例に係る退避用バッファ118の領域を生成する処理を示すフローチャートである。図14に示す処理は、例えば、コピー元装置110の保守作業時に実行できる。
ステップS1404において、コピー元装置110は、ステップS1402で選択されたディスク装置で構成されるRAIDグループを生成し、コピー元装置110の装置構成などを保持する構成情報にその情報を反映する。
図15は、本実施例に係る退避用バッファ118の制御モジュールへの割り当て(ステップS1407)の具体的な処理を示すフローチャートである。図15に示す処理は、コピー元装置110の起動時の他に、保守作業時にも実行できる。
さらに、コピー元装置110は、処理をステップS1502に移行し、構成情報からコピー元装置に実装されている制御モジュールの数(B)を取得する。
図16は、本実施例に係るバッファセットの切替え処理を示すフローチャートである。図16の処理は、図12Aに示したステップS1208aの具体的な処理を示している。
以上の処理が終了すると、コピー元装置110は、バッファセットを切り替える処理を終了する。
本実施例に係るバッファ退避処理では、ライトバックポインタ情報とステージポインタ情報の2つの情報により、退避用バッファ118に記憶するデータの書き込み位置(世代)と退避用バッファ118から読み出すデータの読み出し位置(世代)とを管理する。
図18は、本実施例に係るライトバックポインタ情報の更新処理を示すフローチャートである。
ステップS1900aにおいて、コピー元装置110のマスタ制御モジュールは、バッファセットの解放処理を開始すると、処理をステップS1901aに移行する。
ステップS1901bにおいて、各制御モジュールは、マスタ制御モジュールから依頼を受けると、解放対象のバッファセットの個別バッファ、BITおよびバッファセット情報を解放するとともに、ステージポインタ情報を更新する。処理が完了すると、各制御モジュールは、マスタ制御モジュールに対して完了通知を行なう。
図20は、本実施例に係るライトバックを示すフローチャートである。
ステップS2000aにおいて、例えば、Writeデータのバッファセットへの記憶処理が完了すると、コピー元装置110におけるマスタ制御モジュールは、処理をステップS2001aに移行する。
ステップS2001bにおいて、各制御モジュールは、マスタ制御モジュールから依頼のあったバッファセットのうち各制御モジュールに備わる個別バッファに記憶されているバッファデータ、そのBITおよびバッファセット情報を、自身のBIT記憶部201b等から取得する。そして、各制御モジュールは、取得したBITおよびバッファセット情報を、各制御モジュールに割当てられた個別退避用バッファに退避する。
バッファセット5のライトバックが処理中の場合、(e)記録専用バッファ201等上にデータがあるので、バッファセット5のライトバックを中断し、バッファセット5のバッファセットデータをコピー先装置120に転送する処理を開始する。
図23Aおよび図23Bは、本実施例に係るステージングを示すフローチャートである。図23Aおよび図23Bに示す処理は、図12Bに示したステップS1218a〜S1220aの処理を具体的に示している。
ステップS2301aにおいて、マスタ制御モジュールは、ステージング対象となる世代を決定する。例えば、マスタ制御モジュールは、ステージポインタ情報を参照し、ステージポインタ情報に記憶されている世代を1だけインクリメントし、インクリメントした世代を新たにステージング対象の世代に決定する。このステージング対象の世代を「ステージング対象世代」という。また、図23Aおよび図23Bの処理では、必要に応じて、図12BのステップS1213aの処理で取得しステージングに使用するバッファセットを「ステージング先」と略す。
ステップS2305aにおいて、マスタ制御モジュールは、ステージング対象世代がステージング中か否かをチェックする。ステージング対象世代がステージング中の場合(S2305a YES)、マスタ制御モジュールは、処理をステップS2303aに移行する。
マスタ制御モジュールは、退避用バッファ管理テーブル500から、ステージング対象世代が記憶されている個別退避用バッファのアドレスを算出する。そして、マスタ制御モジュールは、算出したアドレスからバッファデータ、BITおよびバッファセット情報を取得する。
依頼を受けた各制御モジュールは、自身に割り当てられた退避用バッファ118の個別退避用バッファから、マスタ制御モジュールから依頼のあったステージング対象世代のBITおよびバッファセット情報を取得する。
図24は、本実施例に係るバッファ閾値の最適化処理を示すフローチャートである。
図12Bに示したステップS1216aまたは図20に示したステップS2005aに処理が移行すると、マスタ制御モジュールは、以下に示すバッファ閾値の最適化処理を開始する(ステップS2400)。
ステップS2405において、マスタ制御モジュールは、解放したバッファセットが、転送に使用されていたものか否かを判別する。なお、ステップS2402と同様に、「解放したバッファセット」とは、図24に示す最適化処理を開始する前、例えば、図12Bに示したステップS1214aまたは図20に示したステップS2004aで解放されたバッファセットのことである。
一方、ステップS2501bにおいて、マスタ制御モジュールからバッファセット情報の多重化依頼の通知を受けると、各制御モジュールは、バッファセット情報の多重化処理を行なう。ここで、バッファセット情報の多重化処理とは、コピー元装置110またはコピー先装置120に備わる全ての制御モジュールに同一のバッファセット情報を保持させる処理である。
そして、転送・ステージングで使用中のバッファセット数がバッファ閾値を超えると、コピー元装置110は、バッファセットデータを、退避用バッファ118に退避するライトバックを行なう。
例えば、コピー元装置110は、ステージング・転送実行後に待ち状態のWrite I/O処理があると、バッファ閾値をデクリメントする。待ち状態のWrite I/O処理が多く存在する場合、ステージング・転送実行後に待ち状態のWrite I/O処理を検出する毎にバッファ閾値をデクリメントすることになる。すると、図27に示すように、バッファ閾値が変動し、ライトバックに使用するバッファセットが多くなる。
また、例えば、コピー元装置110は、バッファセットデータのライトバック処理の実行後に待ち状態のWite I/O処理がなければ、バッファ閾値をインクリメントする。待ち状態のWrite I/O条理を検出しない状態が続くと、バッファセットデータの転送処理を実行する毎に、コピー元装置110は、バッファ閾値をインクリメントすることになる。すると、図26に示すように、バッファ閾値が変動し、ステージング・転送に使用するバッファセットが多くなる。
(付記1)
上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に分散して記憶する記憶装置において、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段と、
前記第2の記憶手段の使用状況に応じて、前記データ群を複数の前記第2の記憶手段から読み出して前記データ群記憶手段に退避する退避処理を実行する退避処理手段と、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含む前記データ群を一括して出力する出力処理を実行するデータ群出力手段と、
前記出力処理が完了して未使用となった前記第2の記憶手段の前記記憶領域それぞれに、前記データ群記憶手段に退避した前記データ群を分散して記憶する記憶処理を実行する記憶処理手段と、
前記出力処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記出力処理に使用している前記記憶領域の数を調整する調整手段と、
を備える記憶装置。
(付記2)
前記退避処理手段は、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記出力処理に使用している前記記憶領域の数が、所定の閾値を超えると、前記退避処理を実行する、
ことを特徴とする付記1に記載の記憶装置。
(付記3)
前記調整手段は、前記出力処理に伴う負荷に応じて前記閾値を調整する、
ことを特徴とする付記2に記載の記憶装置。
(付記4)
前記調整手段は、前記出力処理後であって前記上位装置から送られた入出力処理についての処理待ちが存在する場合に、前記閾値を所定の数だけ小さくする、
ことを特徴とする付記2に記載の記憶装置。
(付記5)
前記調整手段は、前記退避処理後であって前記上位装置から送られた入出力処理についての処理待ちが存在しない場合に、前記閾値を所定の数だけ大きくする、
ことを特徴とする付記2に記載の記憶装置。
(付記6)
上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に分散して記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に記憶する記憶装置において、前記第2の記憶手段毎に有する制御装置であって、
前記第2の記憶手段の使用状況に応じて、複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段に、前記第2の記憶手段に記憶された前記第2のデータを退避する退避処理を実行するとともに、前記他の制御装置に対して前記退避処理の実行を指示する退避処理手段と、
前記第2の記憶手段に記憶された第2のデータを出力するとともに、他の制御装置に該他の制御装置が有する第2のデータを出力させて、前記複数の第2のデータを含む前記データ群を一括して出力する出力処理を実行するデータ群出力手段と、
前記出力処理が完了して未使用となった前記第2の記憶手段の記憶領域に、前記データ群記憶手段に退避した前記第2のデータを前記第2の記憶手段に記憶する記憶処理を実行するとともに、前記他の制御装置に対して前記記憶処理の実行を指示する記憶処理手段と、
前記出力処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記出力処理に使用している前記記憶領域の数を調整する調整手段と、
を備える制御装置。
(付記7)
上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に分散して記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に記憶する記憶装置を制御する制御方法において、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段と、
前記第2の記憶手段の使用状況に応じて、複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段に、複数の前記第2の記憶手段から読み出した前記データ群を退避し、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含む前記データ群を一括して出力する出力処理を実行し、
前記出力処理が完了して未使用となった前記第2の記憶手段の前記記憶領域それぞれに、前記データ群記憶手段に退避した前記データ群を分散して記憶し、
前記出力処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記出力処理に使用している前記記憶領域の数を調整する、
ことを特徴とする制御方法。
110 コピー元装置
117 ディスク装置
118 退避用バッファ
120 コピー先装置
200 メモリ
201 記録専用バッファ
201a バッファ
201b BIT記憶部
202 バッファセット情報記憶部
203 バッファ管理テーブル記憶部
204 バッファセット管理テーブル記憶部
205 退避用バッファ管理テーブル記憶部
300 バッファ管理テーブル
400 バッファセット管理テーブル
500 退避用バッファ管理テーブル
Claims (3)
- 上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に分散して記憶する記憶装置において、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段と、
前記第2の記憶手段の使用状況に応じて、前記データ群を複数の前記第2の記憶手段から読み出して前記データ群記憶手段に退避する退避処理を実行する退避処理手段と、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含む前記データ群を転送先装置へ一括して転送する転送処理を実行するデータ群出力手段と、
前記転送処理が完了して未使用となった前記第2の記憶手段の記憶領域それぞれに、前記データ群記憶手段に退避した前記データ群を分散して記憶する記憶処理を実行する記憶処理手段と、
前記転送処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数を調整する調整手段と、
を備え、
前記退避処理手段は、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数が閾値を超えると、前記退避処理を実行し、前記調整手段は、前記転送処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在する場合に、前記閾値をより小さな値に変更し、前記退避処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在しない場合に、前記閾値をより大きな値に変更する、
ことを特徴とする記憶装置。 - 上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に分散して記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に記憶する記憶装置において、前記第2の記憶手段毎に有する制御装置であって、
前記第2の記憶手段の使用状況に応じて、複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段に、前記第2の記憶手段に記憶された前記第2のデータを退避する退避処理を実行するとともに、他の制御装置に対して前記退避処理の実行を指示する退避処理手段と、
前記他の制御装置から出力される第2のデータと併せて、前記第2の記憶手段に記憶された第2のデータを出力することで、前記複数の第2のデータを含む前記データ群を転送先装置へ一括して転送する転送処理を実行するデータ群出力手段と、
前記転送処理が完了して未使用となった前記第2の記憶手段の記憶領域に、前記データ群記憶手段に退避した前記第2のデータを前記第2の記憶手段に記憶する記憶処理を実行するとともに、前記他の制御装置に対して前記記憶処理の実行を指示する記憶処理手段と、
前記転送処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数を調整する調整手段と、
を備え、
前記退避処理手段は、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数が閾値を超えると、前記退避処理を実行し、前記調整手段は、前記転送処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在する場合に、前記閾値をより小さな値に変更し、前記退避処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在しない場合に、前記閾値をより大きな値に変更する、
ことを特徴とする制御装置。 - 上位装置から送信される第1のデータを記憶する第1の記憶手段と前記第1のデータを一時的に分散して記憶する複数の第2の記憶手段とを有し前記第1のデータを前記第2の記憶手段に記憶する記憶装置を制御する制御方法において、
前記第2の記憶手段の使用状況に応じて、複数の前記第2の記憶手段それぞれに記憶された第2のデータを含むデータ群を記憶するデータ群記憶手段に、複数の前記第2の記憶手段から読み出した前記データ群を退避する退避処理を実行するステップと、
複数の前記第2の記憶手段それぞれに記憶された第2のデータを含む前記データ群を転送先装置へ一括して転送する転送処理を実行するステップと、
前記転送処理が完了して未使用となった前記第2の記憶手段の前記記憶領域それぞれに、前記データ群記憶手段に退避した前記データ群を分散して記憶する記憶処理を実行するステップと、
前記転送処理にともなう負荷に応じて、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数を調整するステップと、
を有し、
前記退避処理を実行するステップは、前記第2の記憶手段が有する複数の記憶領域のうち、前記記憶処理および前記転送処理に使用している前記記憶領域の数が閾値を超えると、前記退避処理を実行し、前記調整するステップは、前記転送処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在する場合に、前記閾値をより小さな値に変更し、前記退避処理後に前記第2の記憶手段の記憶領域が解放されて未使用となった際に前記上位装置から送られた入出力処理についての処理待ちが存在しない場合に、前記閾値をより大きな値に変更する、
ことを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236551A JP5387315B2 (ja) | 2009-10-13 | 2009-10-13 | 記憶装置、制御装置および記憶装置の制御方法 |
US12/900,831 US8589646B2 (en) | 2009-10-13 | 2010-10-08 | Storage apparatus and method for storage apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009236551A JP5387315B2 (ja) | 2009-10-13 | 2009-10-13 | 記憶装置、制御装置および記憶装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086006A JP2011086006A (ja) | 2011-04-28 |
JP5387315B2 true JP5387315B2 (ja) | 2014-01-15 |
Family
ID=43855745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009236551A Active JP5387315B2 (ja) | 2009-10-13 | 2009-10-13 | 記憶装置、制御装置および記憶装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8589646B2 (ja) |
JP (1) | JP5387315B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5544897B2 (ja) * | 2010-01-22 | 2014-07-09 | 富士通株式会社 | 記憶装置、制御装置および記憶装置の制御方法 |
JP5549243B2 (ja) * | 2010-01-29 | 2014-07-16 | 富士通株式会社 | ストレージ装置、ストレージ装置の制御方法及びストレージ装置の制御プログラム |
JP5593718B2 (ja) * | 2010-02-05 | 2014-09-24 | 富士通株式会社 | ストレージ装置、ストレージ装置制御プログラムおよびストレージ装置制御方法 |
JP5737118B2 (ja) | 2011-10-04 | 2015-06-17 | 富士通株式会社 | ストレージシステム及びストレージシステムネットワーク |
GB2524448B (en) * | 2013-05-13 | 2020-10-14 | Hitachi Ltd | Identifying workload and sizing of buffers for the purpose of volume replication |
JP2015103195A (ja) * | 2013-11-28 | 2015-06-04 | 日本電気株式会社 | スイッチおよびスイッチの制御方法およびスイッチの制御プログラムおよび記憶システム |
WO2016073263A1 (en) * | 2014-11-06 | 2016-05-12 | Commscope Technologies Llc | High-speed capture and analysis of downlink data in a telecommunications system |
JP6708923B2 (ja) | 2016-03-14 | 2020-06-10 | 富士通株式会社 | ストレージシステム |
CN106201346B (zh) * | 2016-06-30 | 2019-06-25 | 联想(北京)有限公司 | 一种数据处理方法及存储设备 |
US10664368B2 (en) * | 2017-11-30 | 2020-05-26 | International Business Machines Corporation | Modifying aspects of a storage system associated with data mirroring |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3374493B2 (ja) * | 1993-12-27 | 2003-02-04 | 富士ゼロックス株式会社 | ファクシミリアダプタ装置 |
JP2002024167A (ja) * | 2000-07-07 | 2002-01-25 | Fujitsu Ltd | データ転送装置 |
JP4291664B2 (ja) * | 2003-10-14 | 2009-07-08 | 株式会社日立製作所 | 通信バッファ予約機能を備えるストレージ装置およびシステム |
US7085788B2 (en) * | 2003-12-03 | 2006-08-01 | Hitachi, Ltd. | Remote copy system configured to receive both a write request including a write time and a write request not including a write time. |
JP2006155202A (ja) | 2004-11-29 | 2006-06-15 | Toshiba Corp | 遠隔バックアップシステム及び方法 |
JP4355674B2 (ja) * | 2005-03-17 | 2009-11-04 | 富士通株式会社 | リモートコピー方法及びストレージシステム |
JP4744171B2 (ja) * | 2005-03-18 | 2011-08-10 | 株式会社日立製作所 | 計算機システム及び記憶制御方法 |
JP2006268420A (ja) * | 2005-03-24 | 2006-10-05 | Nec Corp | ディスクアレイ装置、ストレージシステムおよび制御方法 |
-
2009
- 2009-10-13 JP JP2009236551A patent/JP5387315B2/ja active Active
-
2010
- 2010-10-08 US US12/900,831 patent/US8589646B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011086006A (ja) | 2011-04-28 |
US20110087850A1 (en) | 2011-04-14 |
US8589646B2 (en) | 2013-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5387315B2 (ja) | 記憶装置、制御装置および記憶装置の制御方法 | |
JP5397148B2 (ja) | 記憶装置、制御装置および記憶装置の制御方法 | |
JP5593792B2 (ja) | Raid装置、記憶制御方法、および、記憶制御プログラム | |
JP4774085B2 (ja) | ストレージシステム | |
JP4175788B2 (ja) | ボリューム制御装置 | |
EP2254036B1 (en) | Storage apparatus and data copy method | |
US9075772B2 (en) | Storage apparatus, controller and storage apparatus control method | |
KR102307130B1 (ko) | 복수 배열 독립 디스크 구성에서 가비지 콜렉션의 영향을 완화하는 레이드 컨트롤러 및 그것의 동작 방법 | |
US9547598B1 (en) | Cache prefill of cache memory for rapid start up of computer servers in computer networks | |
US7558937B2 (en) | Disk array device memory having areas dynamically adjustable in size | |
JP6822274B2 (ja) | 情報処理システム、方法、及びプログラム | |
JP2005149276A (ja) | 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム | |
US10042768B1 (en) | Virtual machine migration | |
US20110191551A1 (en) | Storage apparatus and storage management method | |
JP5544897B2 (ja) | 記憶装置、制御装置および記憶装置の制御方法 | |
US10970210B2 (en) | Managing data storage devices for spontaneous de-staging of cache | |
JP5263237B2 (ja) | ストレージシステム | |
JP4369520B2 (ja) | ボリューム制御装置及び方法 | |
US8117419B2 (en) | Storage apparatus and method for eliminating redundant data storage using storage apparatus | |
JP2012064112A (ja) | ストレージ装置、制御部およびストレージ装置制御方法 | |
US11232036B2 (en) | Managing write access to data storage devices for spontaneous de-staging of cache | |
WO2017098591A1 (ja) | 計算機及びストレージ装置を有するシステム、及びシステムの制御方法 | |
JP2012252416A (ja) | 記憶装置、データ制御方法、及びデータコントローラ | |
US10620849B2 (en) | Thin provisioning storage device | |
JP6969656B2 (ja) | 情報処理システム、方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |