JP5384987B2 - データ通信装置 - Google Patents

データ通信装置 Download PDF

Info

Publication number
JP5384987B2
JP5384987B2 JP2009090881A JP2009090881A JP5384987B2 JP 5384987 B2 JP5384987 B2 JP 5384987B2 JP 2009090881 A JP2009090881 A JP 2009090881A JP 2009090881 A JP2009090881 A JP 2009090881A JP 5384987 B2 JP5384987 B2 JP 5384987B2
Authority
JP
Japan
Prior art keywords
electrostatic induction
electrode
induction electrode
data communication
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009090881A
Other languages
English (en)
Other versions
JP2010244233A (ja
Inventor
英雄 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2009090881A priority Critical patent/JP5384987B2/ja
Priority to US12/753,472 priority patent/US8224245B2/en
Publication of JP2010244233A publication Critical patent/JP2010244233A/ja
Application granted granted Critical
Publication of JP5384987B2 publication Critical patent/JP5384987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22Capacitive coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/08Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes
    • G06K7/081Methods or arrangements for sensing record carriers, e.g. for reading patterns by means detecting the change of an electrostatic or magnetic field, e.g. by detecting change of capacitance between electrodes electrostatic, e.g. by detecting the charge of capacitance between electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明はデータ通信装置に関し、例えば、ICカードと、ICカードのリードライト装置との間のデータ通信に用いられるデータ通信装置に関する。
従来、非接触型のICカードと、ICカードのリードライト装置の間でデータ通信を行う場合、一般にICカード側にアンテナが設けられる。このアンテナは導電線ループで構成され、このループに電流を流すことにより生じる誘導起電力を利用してデータ通信を行っている。この種のデータ通信装置については、特許文献1に記載されている。
特開平11−234164号公報
しかしながら、上述のデータ通信装置では、導電ループに電流を流さなければならず、消費電力が大きいという問題がある。特に低消費電力が要求される小型機器等においてはその問題は深刻である。
また、導電ループを形成するアンテナは、使用する周波数によりアンテナの利得、放射電力を最大にするためにその形状を最適化しなければならない。そのため、ICカード上におけるアンテナの面積の増大、コストの増大といった問題がある。
本発明のデータ通信装置は、第1の静電誘導電極と、前記第1の静電誘導電極に対向して配置される第2の静電誘導電極と、前記第1の静電誘導電極に配線を介して接続された受信増幅回路と、を備え、前記受信増幅回路は、前記第2の静電誘導電極に印加されるデータ信号に応じて前記第1の静電誘導電極に生じる静電誘導信号を受信し、かつ増幅するデータ通信装置であって、前記第1の静電誘導電極に近接して配置されたフィードバック電極を備え、前記受信増幅回路の出力信号を前記フィードバック電極に印加し、静電誘導により前記第2の静電誘導電極に誘導電荷を誘起し、前記第1の静電誘導電極に生じる前記静電誘導信号の信号強度を増強することを特徴とする。
本発明のデータ通信装置によれば、低消費電力で低コストのデータ通信を実現することができる。
本発明の実施形態によるデータ通信装置の構成を説明する図である。 本発明の実施形態によるデータ通信装置の回路図である。 本発明の実施形態によるデータ通信装置の動作を説明する波形図である。
本発明の実施形態によるデータ通信装置は、静電誘導を利用して、ICカードとリードライト装置の間の双方向のデータ通信を行うものである。ICカードとリードライト装置は接触又は近接させるが、電極同士を直接接触させることはないので、基本的には非接触のデータ通信である。まず、データ通信装置の基本構成を説明し、その後、その詳細な回路構成を説明する。
[データ通信装置の基本構成]
図1は、リードライト装置上にICカードが載置された状態を示す図であり、図1(a)は側面図(透視図)、図1(b)は平面図(透視図)である。
図示のように、樹脂製のICカード10の中に、第1の静電誘導電極11、第1のフィードバック電極12、第1の送受信回路20がそれぞれ埋め込まれている。一方、リードライト装置100の中にも同様に、第2の静電誘導電極101、第2のフィードバック電極102、第2の送受信回路120がそれぞれ埋め込まれている。すなわち、これらの電極は、樹脂の中に埋め込まれ露出しないようになっている。
リードライト装置100上にICカード10が載置された状態において、第1の静電誘導電極11と第2の静電誘導電極101とは、それらの間に挟まれた樹脂を介して互いに対向し、第1のフィードバック電極12と第2のフィードバック電極102とは、それらの間に挟まれた、誘電体である樹脂を介して互いに対向する。第1のフィードバック電極12は、第1の静電誘導電極11に近接して配置され、第2のフィードバック電極102は、第2の静電誘導電極101に近接して配置される。なお、図1ではICカード10はリードライト装置100上に載っている場合を示したが、リードライト装置100にスリットを形成し、そのスリットにICカード10を差し込むようにしても良い。
ICカード10からリードライト装置100にデータ信号を送信する場合は、第1の送受信回路20からデータ信号を第1の静電誘導電極11に出力する。すると、第1の静電誘導電極11はデータ信号に応じた電荷により帯電し、第1の静電誘導電極11と対向した第2の静電誘導電極101には、静電誘導により逆極性の電荷が誘起される。データ信号がHレベルとLレベルを繰り返すシリアルデータ信号であるとすると、第2の静電誘導電極101には、HレベルとLレベルが反転されたデータ信号が現れることになる。リードライト装置100の第2の送受信回路120は、この反転されたデータ信号を受信し、かつ増幅する。
逆に、リードライト装置100からICカード10にデータ信号を送信する場合は、第2の送受信回路120からデータ信号を第2の静電誘導電極101に出力する。すると、第2の静電誘導電極101はデータ信号に応じた電荷により帯電し、第2の静電誘導電極101と対向した第1の静電誘導電極11には、静電誘導により逆極性の電荷が誘起される。データ信号がHレベルとLレベルを繰り返すシリアルデータ信号であるとすると、第1の静電誘導電極11には、HレベルとLレベルが反転されたデータ信号が現れることになる。ICカード10の第1の送受信回路20は、この反転されたデータ信号を受信し、かつ増幅する。
このようにして、ICカード10とリードライト装置100との間で、双方向のデータ通信を行うことができる。
ところで、ICカード10とリードライト装置100とは互いに電気的に絶縁されているので、両者の接地電位は必ずしも一致しない。両者の接地電位が一致しない場合には、データの受信エラーが発生する恐れがある。
そのような受信エラーを抑制するために、第1のフィードバック電極12と第2のフィードバック電極102を設ける。第1のフィードバック電極12には、第1の送受信回路20によって受信、増幅されたデータ信号がフィードバックして印加される。第2のフィードバック電極102には、第2の送受信回路120によって受信、増幅されたデータ信号がフィードバックして印加される。
ICカード10からリードライト装置100にデータ信号を送信する場合を考えると、リードライト装置100の第2の送受信回路120によって増幅されたデータ信号が第2のフィードバック電極102に印加される。この場合、静電誘導によりICカード10の第1の静電誘導電極11上に元のデータ信号と同じ極性の信号が再現される。
そうすると、この再現信号による更なる静電誘導により、リードライト装置100の第2の静電誘導電極101に再現信号の反転信号が現れる。つまり、第2の静電誘導電極101のデータ信号の大きさが増強されることになる。これにより、ICカード10とリードライト装置100の接地電位に多少の差があっても、受信エラーを抑制することができる。
逆に、リードライト装置100からICカード10にデータ信号を送信する場合も同様である。上述のフィードバック効果を高めるために、図1(b)に示すように、第1のフィードバック電極12は、平面的にみて第1の静電誘導電極11を囲んで配置し、第1のフィードバック電極12と斜め方向に対向した第2の静電誘導電極101との容量結合を強くし、両者の間で静電誘導を起きやすくすることが好ましい。同様の理由から、第2のフィードバック電極102は、第2の静電誘導電極101を囲んで配置し、第2のフィードバック電極102と斜め方向に対向した第1の静電誘導電極11との容量結合を強くし、両者の間で静電誘導を起きやすくすることが好ましい。
[データ通信装置の回路構成]
図2は、データ通信装置の回路図である。ICカード10の第1の送受信回路20は、第1の受信増幅回路21、第1の入力閾値調整回路22、第1の信号発生回路23及び第1のフィードバック回路24を備える。また、リードライト装置100の第2の送受信回路120は、第2の受信増幅回路121、第2の入力閾値調整回路122、第2の信号発生回路123及び第2のフィードバック回路124を備える。第1及び第2の送受信回路20,120は基本的に同じ構成を有しているので、以下では、第1の送受信回路20の構成について説明する。
[受信増幅回路の回路構成]
第1の受信増幅回路21は、第1の静電誘導電極11に配線25を介して接続されており、リードライト装置100側の第2の静電誘導電極101に印加されるデータ信号に応じて第1の静電誘導電極11に生じる静電誘導信号を受信し、かつ増幅するという機能を有する。第1の受信増幅回路21は、入力コンデンサC1、インバータINV1及び帰還抵抗R1からなる。
入力コンデンサC1は、第1の電極及び第2の電極を有し、第1の電極が配線25を介して第1の静電誘導電極11に接続される。これにより、前記静電誘導信号が配線25を通して、入力コンデンサC1の第1の電極に入力されるようになっている。
インバータINV1は入力端子と出力端子を有し、その入力端子に入力コンデンサC1の第2の電極が接続される。インバータINV1は低消費電力化のためにCMOSインバータで構成されることが好ましい。帰還抵抗R1は、インバータINV1の入力端子と出力端子の間に接続される。これにより、インバータINV1の入力端子の電位は、インバータINV1の入力閾値の付近に設定される。インバータINV1の出力信号は、バッファ回路26を通して出力される。
[入力閾値調整回路の回路構成]
第1の入力閾値調整回路22は、インバータINV1の入力閾値を可変にする機能を有している。この第1の入力閾値調整回路22は、バイパス抵抗R2、スイッチング素子であるMOSトランジスタM1〜M4、MOSトランジスタM1〜M4のスイッチングを制御するスイッチング制御回路27、容量分離抵抗R3を備える。
バイパス抵抗R2はインバータINV1の入力端子と配線25とを接続し、インバータINV1の出力端子から配線25までの電流経路を形成する。MOSトランジスタM1〜M4において、各ソースは、それぞれソース抵抗R11〜R14を介して第1の接地電位VSS1に接続され、各ドレインは容量分離抵抗R3を介して配線25に接続される。容量分離抵抗R3は、MOSトランジスタM1〜M4のドレインに付随した寄生容量CP2が配線25に付加されるのを抑止するために設けられる。
配線25はそれ自身で寄生容量CP1を持っているが、MOSトランジスタM1〜M4のドレインを直接、配線25に接続すると、寄生容量CP1に寄生容量CP2がプラスされる結果、配線25の寄生容量が増加し、第1の静電誘導電極11からの静電誘導信号は更に減衰してしまう。そこで、容量分離抵抗R3を設けることで、配線25に対する寄生容量CP2の影響を抑制している。
スイッチング制御回路27は、MOSトランジスタM1〜M4のオンオフを制御する回路であり、制御信号SA〜SDがMOSトランジスタM1〜M4の対応するゲートに印加される。制御信号SA〜SDがHレベルの時、対応するMOSトランジスタM1〜M4はオンし、制御信号SA〜SDがLレベルの時、対応するMOSトランジスタM1〜M4はオフするように構成されている。即ち、制御信号SA〜SDにより、MOSトランジスタM1〜M4の中、何個のトランジスタがオンするかが決定される。
MOSトランジスタM1〜M4がいずれもオフの時は、インバータINV1の出力端子から第1の接地電位VSS1へ至る電流経路は生じず、インバータINV1の入力閾値は変化しないが、MOSトランジスタM1〜M4の中、いずれかのトランジスタがオンすると、インバータINV1の出力端子から、そのオンしているトランジスタを経由して第1の接地電位VSS1へ至る電流経路が生じる。これにより、インバータINV1の入力閾値は低下することになる。MOSトランジスタM1〜M4の中で、オンするトランジスタの数が多いほど、当該電流経路を流れる電流は増加するので、インバータINV1の入力閾値はより大きく低下する。
このように第1の入力閾値調整回路22を設けることにより、インバータINV1の入力閾値を調節し、第1の受信増幅回路21の消費電流を最小にすることができる。即ち、インバータINV1の入力閾値付近の信号が継続的に入力される場合、インバータINV1の貫通電流が増加し、その消費電流が増加してしまう。そこで、第1の入力閾値調整回路22を用いて、インバータINV1の入力閾値を調整すること、つまり入力信号のレベルと入力閾値をずらすことにより、そのような貫通電流を抑えることができる。
なお、第1の入力閾値調整回路22は第1の接地電位VSS1側に設けられ、インバータINV1の入力閾値が減少する方向に調整可能にしているが、反対に、第1の入力閾値調整回路22を第1の電源電位VDD1側に設けて、インバータINV1の入力閾値が増加する方向に調整可能にても良い。また、スイッチング制御回路27としては、ICカード10に内蔵されるマイクロコンピュータを用いプログラムで制御するようにしても良い。
[フィードバック回路の回路構成]
第1のフィードバック回路24は、基本的にはインバータINV2の出力信号を第1のフィードバック電極12にフィードバックするという構成である。即ち、第1の受信増幅回路21のインバータINV1の出力信号は、バッファ回路26を通して、フィードバック・インバータINV2に入力される。フィードバック・インバータINV2の出力信号は第1のフィードバック電極12に印加される。
いま、リードライト装置100からICカード10にデータ信号を送信する場合を考えると、ICカード10の第1の受信増幅回路21によって反転増幅されたデータ信号がフィードバック・インバータINV2によって更に反転されて第1のフィードバック電極12に印加される。これにより、リードライト装置100の第2の静電誘導電極101上に逆極性の誘導電荷が生じる。つまり、リードライト装置100からの元のデータ信号と同じ極性の信号が再現される。
そうすると、この再現信号による更なる静電誘導により、リードライト装置100の第2の静電誘導電極101に、再現信号の反転信号が現れる。つまり、第1の静電誘導電極11上のデータ信号の大きさが増強されることになる。これにより、ICカード10の第1の接地電位VSS1とリードライト装置100の第2の接地電位VSS2に多少の差があっても、受信エラーを抑制することができる。
最後に、ICカード10からリードライト装置100からにデータ信号を送信する場合の詳しい動作を図3に基づいて説明する。なお、逆に、リードライト装置100からICカード10にデータを送信する場合も同様である。
まず、図3(a)に示すように、ICカード10の第1の信号発生回路23から第1の静電誘導電極11上にHレベルとLレベルを繰り返すデータ信号が印加される。この場合、Hレベルは、ICカード10の第1の電源電位VDD1であり、Lレベルは第1の接地電位VSS1である。
すると、静電誘導により、リードライト装置100の第2の静電誘導電極101上に逆極性の誘導電荷が発生する。そして、この誘導電荷による静電誘導信号はデータ信号を反転した信号になり、第2の静電誘導電極101に接続された配線125上を伝播する。この配線125上の静電誘導信号は、図3(b)に示すように、元のデータ信号を反転した信号である。また、その振幅は配線125に付随する寄生容量CP1の影響で減衰される。
そして、配線125上の静電誘導信号は第2の受信増幅回路121により反転増幅される。つまり、図3(c)に示すように、静電誘導信号は入力コンデンサC1を通過することにより、微分波形に変化する。この場合、入力コンデンサC1の容量値をある程度大きくすることにより、当該微分波形は、図3(c)のような滑らかになり、インバータINV1の入力信号として入力される。
図3(c)のVtという記号は、インバータINV1の入力閾値である。つまり、入力信号が入力閾値Vtより低いときはインバータINV1の出力信号はHレベルであり、信号が入力閾値Vtより高いときはインバータINV1の出力信号はLレベルである。この場合、Hレベルは、リードライト装置100の第2の電源電位VDD2であり、Lレベルは第2の接地電位VSS2である。このようにして、静電誘導信号はインバータINV1によって反転増幅され、ICカード10から送信されたデータ信号が再現される。
なお、上述の実施形態では、ICカード10とリードライト装置100の間の双方向のデータ通信を行うものであるが、これに限らず、非接触のデータ通信に広く適用することができる。
また、上述の実施形態の回路構成のうち、必要な回路構成のみを使用しても良い。例えば、ICカード10とリードライト装置100は、それぞれ同じ構成の第1及び第2の送受信回路20,120を有しているが、例えば、ICカード10からリードライト装置100へのデータ送信のみ行うような、単方向のデータ通信にも適用することができる。この場合は、単方向のデータ通信のみに必要な回路構成(例えば、ICカード10側の第1の信号発生回路23、リードライト装置100側の受信増幅回路121)だけを設ければ良い。
10 ICカード 11 第1の静電誘導電極
12 第1のフィードバック電極 20 第1の送受信回路
21 受信増幅回路 22 入力閾値調整回路
23 信号発生回路 24 フィードバック回路
25 配線 26 バッファ回路 27 スイッチング制御回路
100 リードライト装置 101 第2の静電誘導電極
102 第2のフィードバック電極 120 第2の送受信回路
121 受信増幅回路 122 入力閾値調整回路
123 信号発生回路 124 フィードバック回路 125 配線
INV1 インバータ INV2フィードバック・インバータ

Claims (7)

  1. 第1の静電誘導電極と、
    前記第1の静電誘導電極に対向して配置される第2の静電誘導電極と、
    前記第1の静電誘導電極に配線を介して接続された受信増幅回路と、を備え、前記受信増幅回路は、前記第2の静電誘導電極に印加されるデータ信号に応じて前記第1の静電誘導電極に生じる静電誘導信号を受信し、かつ増幅するデータ通信装置であって、
    前記第1の静電誘導電極に近接して配置されたフィードバック電極を備え、
    前記受信増幅回路の出力信号を前記フィードバック電極に印加し、静電誘導により前記第2の静電誘導電極に誘導電荷を誘起し、前記第1の静電誘導電極に生じる前記静電誘導信号の信号強度を増強することを特徴とするデータ通信装置。
  2. 前記受信増幅回路は、第1及び第2の電極を有し、前記第1の電極が前記配線を介して前記第1の静電誘導電極に接続され、前記静電誘導信号が前記配線を通して前記第1の電極に入力される入力コンデンサと、
    入力端子と出力端子を有し、前記入力端子に前記入力コンデンサの前記第2の電極が接続されたインバータと、
    前記インバータの前記入力端子と前記出力端子の間に接続された帰還抵抗と、を備えることを特徴とする請求項1に記載のデータ通信装置。
  3. 前記受信増幅回路の入力閾値を調整するための入力閾値調整回路を備えることを特徴とする請求項2に記載のデータ通信装置。
  4. 前記入力閾値調整回路は、前記インバータの入力端子と前記配線とを接続し、前記インバータの出力端子から前記配線までの電流経路を形成するバイパス抵抗と、
    前記配線と接地又は電源の間に接続された複数のスイッチング素子と、
    前記複数のスイッチング素子のスイッチングを制御するスイッチング制御回路と、を備えることを特徴とする請求項3に記載のデータ通信装置。
  5. 前記複数のスイッチング素子は、容量分離抵抗を介して前記配線に接続されたことを特徴とする請求項4に記載のデータ通信装置。
  6. 前記第1の静電誘導電極に前記配線を介して接続された信号発生回路を備えることを特徴とする請求項1乃至5のいずれかに記載のデータ通信装置。
  7. 前記フィードバック電極は、前記第1の静電誘導電極を囲んで配置されることを特徴とする請求項1乃至6のいずれかに記載のデータ通信装置。
JP2009090881A 2009-04-03 2009-04-03 データ通信装置 Active JP5384987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009090881A JP5384987B2 (ja) 2009-04-03 2009-04-03 データ通信装置
US12/753,472 US8224245B2 (en) 2009-04-03 2010-04-02 Data communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090881A JP5384987B2 (ja) 2009-04-03 2009-04-03 データ通信装置

Publications (2)

Publication Number Publication Date
JP2010244233A JP2010244233A (ja) 2010-10-28
JP5384987B2 true JP5384987B2 (ja) 2014-01-08

Family

ID=42826595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090881A Active JP5384987B2 (ja) 2009-04-03 2009-04-03 データ通信装置

Country Status (2)

Country Link
US (1) US8224245B2 (ja)
JP (1) JP5384987B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2535840A1 (de) * 2011-06-16 2012-12-19 Printechnologics GmbH Mittel zur unidirektionalen oder bidirektionalen Datenübertragung
GB201409182D0 (en) * 2014-05-23 2014-07-09 Pragmatic Printing Ltd Capacitive detection system
WO2015199077A1 (ja) * 2014-06-25 2015-12-30 宇部興産株式会社 誘電体非接触伝送装置及び非接触伝送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8328750D0 (en) * 1983-10-27 1983-11-30 Philp R Contact-less electronic connectors
JPH0636482B2 (ja) * 1988-08-30 1994-05-11 日本電気株式会社 入力アンプ回路
JP3972224B2 (ja) * 1998-02-10 2007-09-05 ソニー株式会社 Icカード、icカード処理装置及びicカードシステム
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010244233A (ja) 2010-10-28
US8224245B2 (en) 2012-07-17
US20100255777A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US6028455A (en) Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
US7471110B2 (en) Current mode interface for off-chip high speed communication
US6441663B1 (en) SOI CMOS Schmitt trigger circuits with controllable hysteresis
JP5384987B2 (ja) データ通信装置
US5719525A (en) Enhanced voltage tracking circuit for high voltage tolerant buffers
TW200308150A (en) Driver and amplifier circuitry
US7746121B2 (en) Ultra low power LVDS driver with built in impedance termination to supply and ground rails
US9100017B2 (en) Impedance component having low sensitivity to power supply variations
TWI235551B (en) Simple signal transmission circuit capable of decreasing power consumption
JP5499716B2 (ja) 半導体装置
CN107070405B (zh) 一种振荡器装置
WO2018205834A1 (zh) 触控屏驱动电路、触控屏及电子设备
US20130194021A1 (en) Capacitive coupling, asynchronous electronic level shifter circuit
USRE47977E1 (en) Data control circuit
KR101513974B1 (ko) 생체 접촉형 기기를 위한 자동 동작 스위치 모듈
US5661415A (en) Output buffer circuit with logic gate control circuitry
JP2006025155A (ja) 通信装置及び半導体集積回路
JP2009146088A (ja) 静電結合型信号送受信回路
EP1690333B1 (en) Low power amplitude modulation detector
US6888444B1 (en) Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
JP4765034B2 (ja) 受信器及び半導体装置
US20140306738A1 (en) Input/output line driver circuit
JP4868380B2 (ja) 可変容量回路及びこれを備える集積回路
JP3147642B2 (ja) 電子装置、集積回路及び終端装置
CN109150144A (zh) 数据控制电路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120330

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Ref document number: 5384987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250