JP5384557B2 - Ｌｅｄ駆動装置及びその駆動システム - Google Patents

Description

本発明は、発光ダイオード（ＬＥＤ）駆動装置及びシステム、特に、バイパスレジスタを有するＬＥＤ駆動装置及びシステムに関する。

近年、発光ダイオード（ＬＥＤ）の製造コストは大幅に低減された。その結果、ＬＥＤ表示装置が競技場、屋外表示パネル等の様々な場所で広く使用されるようになっている。

通常、ＬＥＤ表示装置は何万個ものＬＥＤを表示画素群として使用し、ＬＥＤはアレイ状に配列される。異なる明るさを示すＬＥＤ群は画像を形成し、時系列で示される多数の画像は１つの動画像を構成しうる。

また、ＬＥＤは通常、バックライトモジュール、特にＬＣＤスクリーン用の直接照明バックライトモジュールにおいて使用される。直接照明バックライトモジュールでは、ＬＥＤはＬＣＤパネルの後方に均一に分配されたアレイ状に配列される。

一般的に、ＬＥＤは駆動装置により駆動される。駆動装置はＬＥＤを駆動するためにパルス幅変調（ＰＷＭ）信号を送信する。ＬＥＤの明るさはＰＷＭ信号のデューティサイクルに正比例する。ＰＷＭ信号のデューティサイクルは駆動装置のレジスタに格納された値により決まる。

アレイ状に配列されたＬＥＤが異なる明るさを示す必要がある場合、ＰＷＭ信号のデューティサイクルの値を格納するために多ビットレジスタが必要となる。例えば、ＬＥＤが２^N個の異なる明るさを示すようにする場合、Ｎビット輝度データを格納するためにＮビットレジスタを必要とする。

使用する入力ポートが多くなり過ぎるのを避けるために、これらのレジスタは直列シフトレジスタとして設計され、輝度データが直列シフトレジスタに直列に入力される。また、シフトレジスタは制御用のクロック信号を必要とする。１クロック時間後に、１ビット信号が１つのシフトレジスタに入力されうる。
Ｎビット輝度データを直列シフトレジスタに入力する場合、Ｎクロック時間を必要とする。言い換えると、直列シフトレジスタの入力ポートが１つのＬＥＤの明るさに対応する信号を受信する時、この信号は直列シフトレジスタによりＮクロック時間後に完全に受信される。１つのＬＥＤ駆動装置が１６個のＬＥＤを駆動し、各ＬＥＤが１２ビット輝度レベルで制御される場合、該駆動装置を更新するための時間は１９２（１２×１６）クロック時間である。

一般的に、アレイ状に配列されたＬＥＤ（ＬＥＤ表示スクリーン又はＬＥＤバックライトモジュール）は多数の駆動装置により駆動され、該多数の駆動装置は直列に接続されている。１００×１００ＬＥＤアレイを例にとると、各駆動装置は１６個のＬＥＤを駆動し、各ＬＥＤは１２ビット輝度レベルに対応しており、６２５個の駆動装置が必要である。

しかし、６２５個の駆動装置が直列に接続された場合、各更新の時間はかなり長くなる。従って、実際には、同じ横列内のＬＥＤ用の駆動装置が直列接続される。即ち、７個の駆動装置が直列接続され１つの横列を構成する。
しかし、この方法は幾つかの欠陥を有する。先ず、最後の駆動装置のレジスタの一部（１２ＬＥＤに対応する１４４レジスタ）が使用されず、無駄になる。第２に、各横列は制御のために１つのＩ／Ｏポートを必要とし、使用するＩ／Ｏポートが多過ぎる。第３に、１つの横列のＬＥＤの一部だけの輝度を更新する場合も、全てのレジスタを更新する必要があり、かなり時間がかかる。

上記の問題に鑑みて、本発明はデータ更新遅延時間を低減できるＬＥＤ駆動装置を提供する。

本発明は複数のＬＥＤを駆動するための駆動信号を生成するために使用されるＬＥＤ駆動装置を提供する。該複数のＬＥＤはアレイ状に配列される。該駆動装置はラッチ許可（ＬＥ）信号、直列データ入力（ＳＤＩ）信号、及びクロック信号を受信し、直列データ出力（ＳＤＯ）信号を出力する。該駆動装置は認識回路、切替え回路、１つ以上のレジスタ回路、及びバッファ回路を備える。

該認識回路は該ラッチ許可信号ＬＥと該クロック信号ＣＬＫとに従ってモード切替え信号を生成する。
該切替え回路は該直列データ入力信号を受信し、該直列データ入力信号を該モード切替え信号に従って選択信号又は更新データとして格納する。
該レジスタ回路は第１レジスタ列と第１セレクタとを備え、第１入力ポート及び第１出力ポートを有し、該第１入力ポートは該第１レジスタ列と該第１セレクタとに接続されている。該第１レジスタ列は該第１セレクタに接続され、該レジスタ回路は該選択信号に従って該第１レジスタ列内に該更新データを記憶するか、又は該第１レジスタ列をバイパスして該更新データを直接出力する。
該バッファ回路と該１つ以上のレジスタ回路は直列に接続されている。該バッファ回路は第２レジスタ列、バイパスレジスタ、及び第２セレクタを備え、第２入力ポート及び第２出力ポートを有する。該第２入力ポートは該バイパスレジスタと該第２レジスタ列とに接続され、該第２レジスタ列と該バイパスレジスタとは該第２セレクタに接続されている。該バッファ回路は該選択信号に従って該第２レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力する。

該バッファ回路はレジスタ列とバイパスレジスタとを備える。該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該選択信号に従って選択的に記憶する。
該表示データ記憶部は複数の表示データを記憶し、更新命令に従って該レジスタ列に格納された該更新データを使用して該表示データを更新する。
該信号生成回路は該表示データに応じた該駆動信号を出力する。

本発明は別のＬＥＤ駆動装置を提供する。この駆動装置は選択信号、更新データ、及び更新命令に従って駆動信号を出力する。該駆動信号は該選択信号により選択されたＬＥＤの輝度を調整するために使用される。
バッファ回路はレジスタ列とバイパスレジスタとを備える。該バッファ回路は該更新データを該レジスタ列と該バイパスレジスタとに該選択信号に従って選択的に記憶する。
表示データ記憶部は複数の表示データを記憶し、該更新命令に従って該レジスタ列に格納された該更新データを使用して該表示データを更新する。
信号生成回路は該表示データに応じた該駆動信号を出力する。

より詳細には、バッファ回路は入力ポート、出力ポート、及びセレクタを更に備える。該バッファ回路の該入力ポートは該レジスタ列の入力ポートと該バイパスレジスタの入力ポートとに接続され、該レジスタ列の出力ポートと該バイパスレジスタの出力ポートとは該セレクタの２つの入力ポートにそれぞれ接続され、該セレクタの出力ポートは該バッファ回路の該出力ポートに接続されている。
該セレクタは該レジスタ列の出力ポート、又は該バイパスレジスタの出力ポートを該バッファ回路の該出力ポートに該選択信号に従って選択的に接続する。

該駆動装置はデータ出力ポートを更に備え、該データ出力ポートは該バッファ回路の該出力ポートに接続されている。該データ出力ポートは該更新データを出力でき、多数の駆動装置を直列に接続することが可能である。

別の態様では、駆動装置は複数のレジスタ回路を更に備える。該複数のレジスタ回路と該バッファ回路は直列に接続され、更新データを該表示データ記憶部に該選択信号に従って選択的に格納する。
各レジスタ回路は入力ポート、出力ポート、レジスタ列、バイパス配線、及びセレクタを備える。レジスタ回路の該入力ポートは該レジスタ列の入力ポートと該バイパス配線とに接続されている。該レジスタ列の出力ポートと該バイパス配線とは該セレクタの２つの入力ポートにそれぞれ接続され、該セレクタの出力ポートはレジスタ回路の該出力ポートに接続されている。該セレクタは該レジスタ列の出力ポート、又は該バイパス配線を該レジスタ回路の該出力ポートに該選択信号に従って選択的に接続する。

本駆動装置は該選択信号に従って該レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力する。該更新データが該バイパスレジスタに記憶される場合、該更新データが本駆動装置を通過するクロック数が低減される。

本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。

本発明の第１の実施形態に係るシステムのブロック図である。 本発明の第２の実施形態に係るシステムのブロック図である。 本発明の第３の実施形態に係るシステムのブロック図である。 本発明の駆動装置を採用したシステムの構造図である。 本発明の第４の実施形態に係るシステムのブロック図である。 本発明の第５の実施形態に係るシステムのブロック図である。

本発明の詳細な特徴と利点を下記の実施形態において詳細に説明する。詳細な説明の内容は当業者が本発明の技術内容を理解し、実施するのに十分であろう。また、本明細書、請求項、及び図面に開示された内容に基づいて当業者は本発明の目的と利点を容易に理解できるであろう。下記の実施形態は本発明を更に詳細に説明するためのものであり、本発明の範囲を限定するよう意図されてはいない。

図１を参照すると、本発明の第１の実施形態に係るシステムのブロック図が示されている。ＬＥＤ駆動装置１０はバッファ回路１１、表示データ記憶部１８、及び信号生成回路１９を備える。バッファ回路１１はレジスタ列１２、バイパスレジスタ１４、及びセレクタ１６を備える。

バッファ回路１１は入力ポート１１１と出力ポート１１２とを有する。入力ポート１１１はレジスタ列１２とバイパスレジスタ１４とに接続されている。レジスタ列１２とバイパスレジスタ１４とはセレクタ１６に接続されている。セレクタ１６は出力ポート１１２に接続されている。

駆動装置１０は選択信号ＳＬＴ、直列データ入力信号ＳＤＩ、及び更新命令ＣＭＤを受信し駆動信号ＤＲＩを出力するために使用される。選択信号ＳＬＴと直列データ入力信号ＳＤＩは駆動装置１０に直列に入力される。

駆動装置１０は２つの動作モード、即ち、チャネル選択モードとデータ転送モードとを有する。ユーザはモード選択信号を入力して駆動装置１０のチャネル選択モード又はデータ転送モードを選択できる。例えば、モード選択信号がローレベルの時、駆動装置１０はチャネル選択モードであり、モード選択信号がハイレベルの時、駆動装置１０はデータ転送モードである。

先ず、チャネル選択モードでは、ユーザは選択信号ＳＬＴをセレクタ１６に転送できる。セレクタ１６は選択信号ＳＬＴに従ってレジスタ列１２又はバイパスレジスタ１４を出力ポートに選択的に接続する。より詳細には、選択信号ＳＬＴは許可信号又は禁止信号であってもよい。
選択信号ＳＬＴが許可信号である場合、セレクタ１６はレジスタ列１２を出力ポートに接続し、バイパスレジスタ１４と該出力ポートとの接続を切断する。選択信号ＳＬＴが禁止信号である場合、セレクタ１６はバイパスレジスタ１４を該出力ポートに接続し、レジスタ列１２と該出力ポートとの接続を切断する。

データ転送モードでは、駆動装置１０が受信した直列データ入力信号ＳＤＩはレジスタ列１２及びバイパスレジスタ１４内に格納される。セレクタ１６の出力が選択されているので、レジスタ列１２又はバイパスレジスタ１４のデータが出力され直列データ出力信号ＳＤＯとなる。

本実施形態では、駆動装置１０はクロック信号ＣＬＫを受信してよい。クロック信号ＣＬＫは多数の交互するハイレベルとローレベルにより形成される。クロック信号ＣＬＫがハイレベルからローレベルに遷移する位置は立ち下がりエッジと呼ばれ、クロック信号ＣＬＫがローレベルからハイレベルに遷移する位置は立ち上がりエッジと呼ばれる。クロック信号ＣＬＫの１サイクルは２つの隣り合う立ち下がりエッジ間の時間又は２つの隣り合う立ち上がりエッジ間の時間により規定される。

データ転送モードでは、駆動装置１０はクロック信号ＣＬＫを受信し続け、クロック信号ＣＬＫをレジスタ列１２及びバイパスレジスタ１４へ転送する。クロック信号ＣＬＫの各サイクル後に、レジスタ列１２とバイパスレジスタ１４は１ビットデータを読み込み、１ビットデータを出力する。

レジスタ列１２は先入れ先出し（ＦＩＦＯ）シフトレジスタであってもよい。レジスタ列１２は直列に接続されたＮ個の単位レジスタにより構成され、各単位レジスタは１ビットデータを記憶する。この単位レジスタはＤフリップフロップであってもよい。１サイクル後、単位レジスタに記憶されたデータは次の単位レジスタにシフトされる。
言い換えると、１サイクル後、第１単位レジスタに記憶されたデータはシフトされ第２単位レジスタに記憶され、第２単位レジスタに記憶されていたデータはシフトされ第３単位レジスタに記憶され、といったようになる。レジスタ列１２へのデータ入力はＮサイクル遅延されて、レジスタ列１２から出力される。

別の態様では、バイパスレジスタ１４は１つの単位レジスタにより構成されたレジスタと見なすことが出来る。バイパスレジスタ１４に入力されたデータは１サイクル遅延されて、レジスタ列１２により出力される。バイパスレジスタ１４は同期のために使用されてよい。
バイパスレジスタ１４が設けられなければ、データは配線の寄生容量によってＲＣ（抵抗・容量）遅延効果を生成する可能性がある。ＲＣ遅延効果はクロック信号ＣＬＫのサイクルを長くし、駆動装置１０の遅延時間に影響する。

駆動装置１０はデータ出力ポートを更に備えてよい。データ出力ポートはバッファ回路１１の出力ポートに接続される。データ出力ポートは直列データ出力信号ＳＤＯを出力するので、複数の駆動装置１０を直列に接続することが可能になる。

上記の説明から、レジスタ列１２とバイパスレジスタ１４とセレクタ１６との組合せは可変長さを有する１つのレジスタと見なすことが出来る。選択信号ＳＬＴが許可信号である場合、該可変長さレジスタの長さはＮビットである。選択信号ＳＬＴが禁止信号である場合、該可変長さレジスタの長さは１ビットである。即ち、駆動装置１０の遅延時間は選択信号ＳＬＴにより制御される。

また、駆動装置１０は表示データ記憶部１８を備える。表示データ記憶部１８とレジスタ列１２はバスにより接続されている。駆動装置１０に入力される信号は更新命令ＣＭＤを含む。更新命令ＣＭＤは表示データ記憶部１８に転送される。更新命令ＣＭＤを受信した後、表示データ記憶部１８はレジスタ列１２内の表示データを取り込み、表示データ記憶部１８内のデータを更新する。

表示データ記憶部１８が取り込んだデータが正確な直列データ入力信号ＳＤＩであることを保証するために、表示データ記憶部１８は選択信号ＳＬＴにより選択的に許可又は禁止される。即ち、選択信号ＳＬＴが許可信号であり表示データ記憶部１８が更新命令ＣＭＤを受信した場合のみ、表示データ記憶部１８はレジスタ列１２内の表示データを取り込み、記憶する。

信号生成回路１９は表示データに応じた駆動信号ＤＲＩを出力する。駆動信号ＤＲＩはＰＷＭ信号又は階調輝度値であってよい。出力される駆動信号ＤＲＩがＰＷＭ信号である場合、駆動信号ＤＲＩは１つ以上のＬＥＤを駆動する。

上記のように、駆動装置１０は選択信号ＳＬＴに従って、レジスタ列１２内に直列データ入力信号ＳＤＩを格納するか、又はバイパスレジスタ１４を介して直列データ入力信号ＳＤＩを出力する。直列データ入力信号ＳＤＩがバイパスレジスタ１４を介して出力される時、駆動装置１０の遅延時間は大幅に低減される。

例えば、２０個の駆動装置１０が直列に接続され、各駆動装置１０が１９２ビットを記憶する場合を考えると、第１０駆動装置１０のデータの更新が必要である時、従来の方法では、各駆動装置１０は１９２クロックＣＬＫの時間を必要とする。従って、従来の方法では、第１０駆動装置１０内のデータの更新を完了するためにクロック信号ＣＬＫの１９２０サイクルが必要である。
しかし、本発明の駆動装置１０によれば、前の９個の駆動装置１０を禁止にするよう選択信号ＳＬＴが入力される。次に、直列データ入力信号ＳＤＩが禁止状態の駆動装置に入力されると、該直列データ入力信号ＳＤＩはバイパスレジスタ１４を通って出力される。即ち、必要なクロック信号ＣＬＫのサイクル数は１サイクルだけである。
従って、本発明の駆動装置１０は、第１０駆動装置１０内のデータの更新を完了するために１９２サイクル＋バイパス信号９サイクル、即ち、クロック信号ＣＬＫの合計２０１サイクルを必要とするだけである。
従って、本発明の駆動装置１０はデータ更新の遅延時間を大幅に低減できる。

駆動装置１０の用途柔軟性を増加させるために、駆動装置１０は下記の構造を採用してもよい。図２を参照すると、本発明の第２の実施形態に係るシステムのブロック図が示されている。駆動装置１０はバッファ回路１１、複数のレジスタ回路２０、２０’、２０”、認識回路１５、及び切替え回路１３を備える。バッファ回路１１とレジスタ回路２０は直列に接続されている。

ＬＥＤ駆動装置１０は複数のＬＥＤを駆動する駆動信号ＤＲＩを生成するために使用される。ＬＥＤはアレイ状に配列されている。駆動装置１０はラッチ許可（ＬＥ）信号、直列データ入力（ＳＤＩ）信号、及びクロック信号ＣＬＫを受信し、直列データ出力（ＳＤＯ）信号を出力する。

認識回路１５はラッチ許可信号ＬＥとクロック信号ＣＬＫとに従ってモード切替え信号を生成する。より詳細には、認識回路１５はラッチ許可信号ＬＥの時間長さとクロック信号ＣＬＫの１サイクルとを比較してモード切替え信号を生成する。
該モード切替え信号は該チャネル選択モードと該データ転送モードとを選択するために使用される。

切替え回路１３は直列データ入力信号ＳＤＩを受信し、直列データ入力信号ＳＤＩを該モード切替え信号に従って選択信号又は更新データとして格納する。より詳細には、ラッチ許可信号ＬＥの時間長さがクロック信号ＣＬＫの１サイクルである場合、直列データ入力信号ＳＤＩは選択信号（例えば、ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、及びＳＬＴ４）として選択信号レジスタ１７に格納される。
ラッチ許可信号ＬＥの時間長さがクロック信号ＣＬＫの２サイクルである場合、直列データ入力信号ＳＤＩは更新データとして選択された第１レジスタ列１２ａに格納される。ラッチ許可信号ＬＥの時間長さは立ち上がりエッジから立ち下がりエッジまでの時間として定義される。クロック信号ＣＬＫの１サイクルは２つの隣り合う立ち上がりエッジ間の時間又は２つの隣り合う立ち下がりエッジ間の時間として定義される。

バッファ回路１１は第２レジスタ列１２ｂ、バイパスレジスタ１４、及びセレクタ１６を備える。バッファ回路１１は入力ポート及び出力ポートを有する。バッファ回路１１の入力ポートは第１レジスタ列１２ａとバイパスレジスタ１４とに接続されている。第１レジスタ列１２ａとバイパスレジスタ１４とはセレクタ１６に接続されている。セレクタ１６はバッファ回路１１の出力ポートに接続されている。

レジスタ回路２０は第１レジスタ列１２ａとセレクタ１６とを備える。レジスタ回路２０は入力ポート及び出力ポートを有する。レジスタ回路２０の入力ポートは第１レジスタ列１２ａとセレクタ１６とに接続されている。第１レジスタ列１２ａはセレクタ１６に接続されている。セレクタ１６はレジスタ回路２０の出力ポートに接続されている。

本実施形態では、３つのレジスタ回路（レジスタ回路２０、２０’、２０”）が設けられている。レジスタ回路２０、２０’、２０”が直列に接続され、次にバッファ回路１１と直列に接続されている。本実施形態で開示した方法の他に、バッファ回路１１がレジスタ回路２０、レジスタ回路２０’、及びレジスタ回路２０”と直列に接続されてもよい。

駆動装置１０は２つの異なる動作モード、即ち、該チャネル選択モードと該データ転送モードとを有する。該２つの動作モードは認識回路１５が生成するモード切替え信号により選択される。

先ず、チャネル選択モードでは、入力ポートにより受信された選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４がそれぞれレジスタ回路２０、２０’、２０”とバッファ回路１１のセレクタ１６に転送される。

バッファ回路１１のセレクタ１６は第２レジスタ列１２ｂ又はバイパスレジスタ１４を出力ポートに選択信号ＳＬＴ４に従って選択的に接続する。より詳細には、選択信号ＳＬＴ４が許可信号である時、セレクタ１６は第２レジスタ列１２ｂを出力ポートに接続し、バイパスレジスタ１４と該出力ポートとの接続を切断する。選択信号ＳＬＴ４が禁止信号である時、セレクタ１６はバイパスレジスタ１４を該出力ポートに接続し、第２レジスタ列１２ｂと該出力ポートとの接続を切断する。

レジスタ回路２０のセレクタ１６は第１レジスタ列１２ａ又はバイパス配線を出力ポートに選択信号ＳＬＴ１に従って選択的に接続する。選択信号ＳＬＴ１が許可信号である時、セレクタ１６は第１レジスタ列１２ａを出力ポートに接続し、バイパス配線と該出力ポートとの接続を切断する。選択信号ＳＬＴ１が禁止信号である時、セレクタ１６はバイパス配線を該出力ポートに接続し、第１レジスタ列１２ａと該出力ポートとの接続を切断する。
レジスタ回路２０’、２０”の動作はレジスタ回路２０と同様であり、詳細な説明を省略する。

データ転送モードでは、直列データ入力信号ＳＤＩがレジスタ回路２０、レジスタ回路２０’、レジスタ回路２０”、及びバッファ回路１１に順に転送され、最後にバッファ回路１１が直列データ出力信号ＳＤＯを出力する。レジスタ回路２０、レジスタ回路２０’、レジスタ回路２０”、及びバッファ回路１１はそれぞれセレクタ１６への選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４に従って異なる信号を出力する。

例えば、選択信号ＳＬＴ１、ＳＬＴ３が禁止信号であり、選択信号ＳＬＴ２、ＳＬＴ４が許可信号である時、レジスタ回路２０’の第１レジスタ列１２ａとバッファ回路１１の第２レジスタ列１２ｂとが更新され、レジスタ回路２０内のデータとレジスタ回路２０”内のデータはバイパス配線を介して直接出力される。即ち、直列データ入力信号ＳＤＩは許可されたレジスタ回路２０又はバッファ回路１１内だけに格納される。

また、駆動装置１０は表示データ記憶部１８を備える。表示データ記憶部１８と第１レジスタ列１２ａ及び第２レジスタ列１２ｂとはバスにより接続されている。直列データ入力信号ＳＤＩが完全に入力された後、表示データ記憶部１８は許可された各レジスタ回路２０又はバッファ回路１１の第１レジスタ列１２ａ及び第２レジスタ列１２ｂの表示データをバスを介して並列に取り込み、表示データ記憶部１８内のデータを更新する。

正確な直列データ入力信号ＳＤＩを取り込むために、表示データ記憶部１８は第１レジスタ列１２ａ及び第２レジスタ列１２ｂに電子スイッチモジュール３０を介して接続されている。本実施形態では、電子スイッチモジュール３０はＡＮＤゲート又はトランジスタであってもよい。
電子スイッチモジュール３０は該選択信号により制御され、選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４が許可信号であり、更新命令ＣＭＤを受信した時だけ、電子スイッチモジュール３０は導通する。即ち、電子スイッチモジュール３０が導通した時、表示データ記憶部１８は第１レジスタ列１２ａ及び第２レジスタ列１２ｂの表示データを取り込み、表示データ記憶部１８内に該表示データを記憶する。

信号生成回路１９は表示データに応じた駆動信号ＤＲＩを出力する。駆動信号ＤＲＩはＰＷＭ信号又は階調輝度値であってよい。

禁止状態のレジスタ回路又はバッファ回路のレジスタのデータが更新されないことを確実にするために、クロック信号ＣＬＫの入力が制御される。
図３を参照すると、本発明の第３の実施形態に係るシステムのブロック図が示されている。

バッファ回路１１とレジスタ回路２０とは電子スイッチモジュール３０を備える。電子スイッチモジュール３０は選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４に従って制御される。選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４が禁止信号である時、電子スイッチモジュール３０はクロック信号ＣＬＫの入力を遮断する。このため、直列データ入力信号ＳＤＩをバッファ回路１１及びレジスタ回路２０の第１レジスタ列１２ａ及び第２レジスタ列１２ｂに入力することが出来ない。

図４を参照すると、本発明の駆動装置を採用したシステムの構造図が示されている。駆動装置１０、１０’、１０”、１０’’’が直列に接続されている。駆動装置１０により出力された直列データ出力信号ＳＤＯは駆動装置１０’の直列データ入力信号ＳＤＩになる。駆動装置１０’により出力された直列データ出力信号ＳＤＯは駆動装置１０”の直列データ入力信号ＳＤＩになる。
駆動装置１０”により出力された直列データ出力信号ＳＤＯは駆動装置１０’’’の直列データ入力信号ＳＤＩになる。また、駆動装置１０、１０’、１０”、１０’’’は１つのラッチ許可信号ＬＥと１つのクロック信号ＣＬＫとを共用する。

図５を参照すると、本発明の第４の実施形態に係るシステムのブロック図が示されている。駆動装置１０はバッファ回路１１と複数のレジスタ回路２０とを備える。バッファ回路１１とレジスタ回路２０は直列に接続されている。

バッファ回路１１は第２レジスタ列１２ｂ、バイパスレジスタ１４、及びセレクタ１６を備える。バッファ回路１１は入力ポート及び出力ポートを有する。バッファ回路１１の入力ポートは第１レジスタ列１２ｂとバイパスレジスタ１４とに接続される。第２レジスタ列１２ｂとバイパスレジスタ１４とはセレクタ１６に接続されている。セレクタ１６はバッファ回路１１の出力ポートに接続されている。

レジスタ回路２０は第１レジスタ列１２ａとセレクタ１６とを備える。レジスタ回路２０は入力ポート及び出力ポートを有する。レジスタ回路２０の入力ポートは第１レジスタ列１２ａとセレクタ１６とに接続されている。第１レジスタ列１２ａはセレクタ１６に接続されている。セレクタ１６はレジスタ回路２０の出力ポートに接続されている。

駆動装置１０は選択信号、直列データ入力信号ＳＤＩ、及び更新命令ＣＭＤを受信し駆動信号ＤＲＩと直列データ出力信号ＳＤＯとを出力するために使用される。選択信号は４つの異なる選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４である。選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４と直列データ入力信号ＳＤＩとが駆動装置１０に直列に入力される。
駆動装置１０は２つの動作モード、即ち、チャネル選択モードとデータ転送モードとを有する。該２つの動作モードはそれぞれ選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４の受信と直列データ入力信号ＳＤＩの受信とに対応する。

先ず、チャネル選択モードでは、入力ポートが受信した選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４はそれぞれレジスタ回路２０、２０’、２０”とバッファ回路１１のセレクタ１６に転送される。

バッファ回路１１のセレクタ１６は第２レジスタ列１２ｂ又はバイパスレジスタ１４を出力ポートに選択信号ＳＬＴ４に従って選択的に接続する。より詳細には、選択信号ＳＬＴ４が許可信号である時、セレクタ１６は第２レジスタ列１２ｂを出力ポートに接続し、バイパスレジスタ１４と該出力ポートとの接続を切断する。選択信号ＳＬＴ４が禁止信号である時、セレクタ１６はバイパスレジスタ１４を該出力ポートに接続し、第２レジスタ列１２ｂと該出力ポートとの接続を切断する。

レジスタ回路２０のセレクタ１６は第１レジスタ列１２ａ又はバイパス配線を出力ポートに選択信号ＳＬＴ１に従って選択的に接続する。選択信号ＳＬＴ１が許可信号である時、セレクタ１６は第１レジスタ列１２ａを出力ポートに接続し、バイパス配線と該出力ポートとの接続を切断する。選択信号ＳＬＴ１が禁止信号である時、セレクタ１６はバイパス配線を該出力ポートに接続し、第１レジスタ列１２ａと該出力ポートとの接続を切断する。
レジスタ回路２０’、２０”の動作はレジスタ回路２０と同様であり、詳細な説明を省略する。

データ転送モードでは、直列データ入力信号ＳＤＩがレジスタ回路２０、レジスタ回路２０’、レジスタ回路２０”、及びバッファ回路１１に順に転送され、最後にバッファ回路１１が直列データ出力信号ＳＤＯを出力する。レジスタ回路２０、レジスタ回路２０’、レジスタ回路２０”、及びバッファ回路１１はそれぞれセレクタ１６への選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４に従って異なる信号を出力する。

また、駆動装置１０は表示データ記憶部１８を備える。表示データ記憶部１８と第１レジスタ列１２ａ及び第２レジスタ列１２ｂとはバスにより接続されている。駆動装置１０に入力される直列データ入力信号ＳＤＩは更新命令ＣＭＤを更に含む。更新命令ＣＭＤは表示データ記憶部１８に転送される。更新命令ＣＭＤを受信した後、表示データ記憶部１８は許可された各レジスタ回路２０又はバッファ回路１１の第１レジスタ列１２ａ及び第２レジスタ列１２ｂの表示データをバスを介して並列に取り込み、表示データ記憶部１８内のデータを更新する。

正確な直列データ入力信号ＳＤＩを取り込むために、表示データ記憶部１８は第１レジスタ列１２ａ及び第２レジスタ列１２ｂに電子スイッチモジュール３０を介して接続されている。本実施形態では、電子スイッチモジュール３０はＡＮＤゲート又はトランジスタであってもよい。電子スイッチモジュール３０は該選択信号により制御され、選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４が許可信号であり、更新命令ＣＭＤを受信した時だけ、電子スイッチモジュール３０は導通する。即ち、電子スイッチモジュール３０が導通した時、表示データ記憶部１８は第１レジスタ列１２ａ及び第２レジスタ列１２ｂの表示データを取り込み、表示データ記憶部１８内に該表示データを記憶する。
信号生成回路１９は表示データに応じた駆動信号ＤＲＩを出力する。駆動信号ＤＲＩはＰＷＭ信号又は階調輝度値であってよい。
禁止状態のレジスタ回路又はバッファ回路のレジスタのデータが更新されないことを確実にするために、クロック信号ＣＬＫの入力が制御される。

図６を参照すると、本発明の第５の実施形態に係るシステムのブロック図が示されている。駆動装置１０はバッファ回路１１、複数のレジスタ回路２０、２０’、２０”、表示データ記憶部１８、及び信号生成回路１９を備える。バッファ回路１１とレジスタ回路２０は直列に接続されている。

バッファ回路１１とレジスタ回路２０とは電子スイッチモジュール３０を備える。電子スイッチモジュール３０は選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４に従って制御される。選択信号ＳＬＴ１、ＳＬＴ２、ＳＬＴ３、ＳＬＴ４が禁止信号である時、電子スイッチモジュール３０はクロック信号ＣＬＫの入力を遮断する。このため、直列データ入力信号ＳＤＩをバッファ回路１１及びレジスタ回路２０の第１レジスタ列１２ａ及び第２レジスタ列１２ｂに入力することが出来ない。

複数の選択信号により本駆動装置を制御することで、複数のレジスタ列全部又は一部が更新データを読み込むか、又は全てのレジスタ列が禁止状態になる。従って、本駆動装置内に格納されるデータは複数の選択信号に従って柔軟に調整されうる。また、更新信号がセレクタにバイパスレジスタ又はバイパス配線を介して接続される場合、該更新信号が本駆動装置を通過するクロック数が大幅に低減される。

１０ ＬＥＤ駆動装置
１１ バッファ回路
１２ａ 第１レジスタ列
１２ｂ 第２レジスタ列
１３ 切替え回路
１４ バイパスレジスタ
１５ 認識回路
１６ セレクタ
１７ 選択信号レジスタ
１８ 表示データ記憶部
１９ 信号生成回路
２０ レジスタ回路
３０ 電子スイッチ

Claims (14)

1. アレイ状に配列された複数のＬＥＤを駆動するために駆動信号を生成するための発光ダイオード（ＬＥＤ）駆動装置であって、
   該駆動装置はラッチ許可信号、直列データ入力信号、及びクロック信号を受信し、直列データ出力信号を出力し、
   該ラッチ許可信号と該クロック信号とに従ってモード切替え信号を生成するための認識回路と、
   該直列データ入力信号を受信し、該直列データ入力信号を該モード切替え信号に従って選択信号又は更新データとして格納するための切替え回路と、
   第１レジスタ列と第１セレクタとを備える１つ以上のレジスタ回路であって、該レジスタ回路は第１入力ポート及び第１出力ポートを有し、該第１入力ポートは該第１レジスタ列と該第１セレクタとに接続され、該第１レジスタ列は該第１セレクタに接続され、該レジスタ回路は該選択信号に従って該第１レジスタ列内に該更新データを記憶するか、又は該第１レジスタ列をバイパスして該更新データを直接出力する１つ以上のレジスタ回路と、
   第２レジスタ列、バイパスレジスタ、及び第２セレクタを備え、該１つ以上のレジスタ回路に直列に接続されたバッファ回路であって、該バッファ回路は第２入力ポート及び第２出力ポートを有し、該第２入力ポートは該バイパスレジスタと該第２レジスタ列とに接続され、該第２レジスタ列と該バイパスレジスタとは該第２セレクタに接続され、該バッファ回路は該選択信号に従って該第２レジスタ列内に該更新データを記憶するか、又は該バイパスレジスタを介して該更新データを出力するバッファ回路と、
   該第１レジスタ列及び該第２レジスタ列に電気的に接続され複数の表示データを記憶し、該第１レジスタ列及び該第２レジスタ列に格納された該更新データに従って該表示データを更新するための表示データ記憶部と、
   該表示データに応じた該駆動信号を出力するための信号生成回路と
   を備えるＬＥＤ駆動装置。
2. 前記第１レジスタ列と前記第２レジスタ列とは複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項１に記載のＬＥＤ駆動装置。
3. 前記認識回路は前記ラッチ許可信号の時間長さと前記クロック信号の１サイクルとを比較して前記モード切替え信号を生成する請求項１に記載のＬＥＤ駆動装置。
4. 前記ラッチ許可信号の時間長さが前記クロック信号の１サイクルであれば、前記切替え回路は該直列データ入力信号を前記選択信号として格納し、該ラッチ許可信号の時間長さが該クロック信号の２サイクルであれば、前記切替え回路は該直列データ入力信号を前記更新データとして格納する請求項３に記載のＬＥＤ駆動装置。
5. 前記バッファ回路と前記レジスタ回路は電子スイッチを備え、前記クロック信号は該電子スイッチにより該バッファ回路及び該レジスタ回路に前記選択信号に従って選択的に入力される請求項１に記載のＬＥＤ駆動装置。
6. 直列に接続された複数の請求項１記載のＬＥＤ駆動装置を備え、該複数のＬＥＤ駆動装置の１つにより出力される前記直列データ出力信号は、別のＬＥＤ駆動装置が受信した前記直列データ入力信号である、発光ダイオード（ＬＥＤ）駆動システム。
7. アレイ状に配列された複数のＬＥＤを駆動するための発光ダイオード（ＬＥＤ）駆動装置であって、該駆動装置は更新命令及び複数の選択信号に従って駆動信号を出力し、該駆動信号は該選択信号により選択されたＬＥＤの輝度を調整するために使用され、
   第１レジスタ列と第１セレクタとを備える１つ以上のレジスタ回路であって、該レジスタ回路は第１入力ポート及び第１出力ポートを有し、該第１入力ポートは該第１レジスタ列と該第１セレクタとに接続され、該第１レジスタ列は該第１セレクタに接続され、該第１セレクタは該複数の選択信号のうち一つの選択信号に従って該第１レジスタ列又は該第１入力ポートを該第１出力ポートに選択的に接続する１つ以上のレジスタ回路と、
   第２レジスタ列、バイパスレジスタ、及び第２セレクタを備え、該１つ以上のレジスタ回路に直列に接続されたバッファ回路であって、該バッファ回路は第２入力ポート及び第２出力ポートを有し、該第２入力ポートは該バイパスレジスタと該第２レジスタ列とに接続され、該第２レジスタ列と該バイパスレジスタとは該第２セレクタに接続され、該第２セレクタは該複数の選択信号のうちもう一つの選択信号に従って該第２レジスタ列又は該バイパスレジスタを該第２出力ポートに選択的に接続するバッファ回路と、
   該第１レジスタ列及び該第２レジスタ列に電気的に接続され複数の表示データを記憶し、該更新命令に従って該第１レジスタ列及び該第２レジスタ列に格納されたデータを使用して該表示データを更新するための表示データ記憶部と、
   該表示データに応じた該駆動信号を出力するための信号生成回路と
   を備えるＬＥＤ駆動装置。
8. 前記第１レジスタ列、前記第２レジスタ列、及び前記バイパスレジスタはクロック入力ポートを備え、該クロック入力ポートはクロック信号を入力するために使用され、該クロック信号の１サイクル後に、該第１レジスタ列、該第２レジスタ列、及び該バイパスレジスタは１ビット更新データを出力する請求項７に記載のＬＥＤ駆動装置。
9. 前記バッファ回路と前記レジスタ回路は電子スイッチを備え、前記クロック信号は該電子スイッチにより前記クロック入力ポートに前記選択信号に従って選択的に入力される請求項８に記載のＬＥＤ駆動装置。
10. 前記第１レジスタ列と前記第２レジスタ列とは複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項８に記載のＬＥＤ駆動装置。
11. アレイ状に配列された複数のＬＥＤを駆動するための発光ダイオード（ＬＥＤ）駆動装置であって、該駆動装置は更新命令及び複数の選択信号に従って駆動信号を出力し、該駆動信号は該選択信号により選択されたＬＥＤの輝度を調整するために使用され、且つモード選択信号によって、チャネル選択モード又はデータ転送モードを選択でき、
    第１レジスタ列、バイパスレジスタ、及びセレクタを備えるバッファ回路であって、該バッファ回路は入力ポート及び出力ポートを有し、該入力ポートは該バイパスレジスタと該第１レジスタ列とに接続され、該第１レジスタ列と該バイパスレジスタとは該セレクタに接続され、該セレクタは該チャンネル選択モードの際に該選択信号に従って該第１レジスタ列又は該バイパスレジスタを該出力ポートに選択的に接続するバッファ回路と、
    該第１レジスタ列に電気的に接続され複数の表示データを記憶し、該更新命令に従って該第１レジスタ列に格納されたデータを使用して該表示データを更新し、該データ転送モードの際に、該第１レジスタ列及び該バイパスレジスタがデータを格納し、データを出力するための表示データ記憶部と、
    該表示データに応じた該駆動信号を出力するための信号生成回路と
    を備えるＬＥＤ駆動装置。
12. 前記第１レジスタ列及び前記バイパスレジスタはクロック入力ポートを備え、該クロック入力ポートはクロック信号を入力するために使用され、該クロック信号の１サイクル後に、該第１レジスタ列及び該バイパスレジスタは１ビット更新データを出力する請求項１１に記載のＬＥＤ駆動装置。
13. 前記バッファ回路が、電子スイッチを備え、前記クロック信号は該電子スイッチにより前記クロック入力ポートに前記選択信号に従って選択的に入力される請求項１２に記載のＬＥＤ駆動装置。
14. 前記第１レジスタ列は複数の単位レジスタを備え、該複数の単位レジスタは直列に接続されている請求項１３に記載のＬＥＤ駆動装置。

Images