JP5367332B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP5367332B2 JP5367332B2 JP2008249415A JP2008249415A JP5367332B2 JP 5367332 B2 JP5367332 B2 JP 5367332B2 JP 2008249415 A JP2008249415 A JP 2008249415A JP 2008249415 A JP2008249415 A JP 2008249415A JP 5367332 B2 JP5367332 B2 JP 5367332B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor device
- type
- silicon carbide
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 56
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 46
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 44
- 239000010936 titanium Substances 0.000 claims description 44
- 229910052719 titanium Inorganic materials 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 5
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 45
- 238000000034 method Methods 0.000 abstract description 31
- 230000008569 process Effects 0.000 abstract description 21
- 238000000137 annealing Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 75
- 239000007772 electrode material Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、p−i−n接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置に関する。 The present invention relates to a silicon carbide power semiconductor device having a diode having a pin junction and a Schottky junction.
炭化珪素パワー半導体装置ではイオン注入による不純物層形成が広く行なわれている。いわゆる接合終端などの耐圧構造を形成する目的のみならず、逆方向特性におけるショットキー界面からのトンネル電流による漏れ電流を抑制するための接合障壁制御ショットキー構造や、高電圧側ではホール注入を起こさせバイポーラ動作をさせることによって低オン抵抗化させようとするp−i−n/ショットキー混合構造などを形成するためにも不純物イオン注入技術は用いられている。特にn型半導体基板とその上のn型ホモエピタキシャル層に対してアルミニウムなどのp型不純物イオンを注入する技術が必須となっている。 In silicon carbide power semiconductor devices, impurity layers are widely formed by ion implantation. The junction barrier control Schottky structure to suppress leakage current due to the tunnel current from the Schottky interface in the reverse direction characteristic as well as the purpose of forming a breakdown voltage structure such as so-called junction termination, and hole injection on the high voltage side. The impurity ion implantation technique is also used to form a pin / Schottky mixed structure and the like that lower the on-resistance by performing a bipolar operation. In particular, a technique for implanting p-type impurity ions such as aluminum into an n-type semiconductor substrate and an n-type homoepitaxial layer thereon is essential.
耐圧が600V程度のパワー半導体装置では、例えば炭化珪素を用いたショットキー障壁ダイオードの場合、ドリフト層を1×1016cm−3程度の比較的高濃度のキャリア濃度と10μm以下の比較的薄いエピタキシャル層をドリフト層として用いる。このため、同程度の耐圧の素子を従来のシリコンpnダイオードで実現しようとする場合に比べて、遥かに低いオン抵抗の素子を作製することが容易である。従って、炭化珪素半導体装置では、逆方向特性においてショットキー界面からトンネル効果によって発生する漏れ電流を抑制する目的で設けられる接合障壁制御ショットキー構造や、順方向特性において高電圧領域での使用を主に想定し、ホール注入を起こさせてバイポーラ動作によってオン抵抗を下げようとするp−i−n/ショットキー混合構造などを作り込むことによる電流狭窄がもたらす抵抗上昇が起こっても、従来のシリコンパワー半導体と比べると許容される範囲であると見なされていた。 In a power semiconductor device having a breakdown voltage of about 600 V, for example, in the case of a Schottky barrier diode using silicon carbide, the drift layer is formed with a relatively high carrier concentration of about 1 × 10 16 cm −3 and a relatively thin epitaxial layer of 10 μm or less. The layer is used as a drift layer. For this reason, it is easy to fabricate an element having a much lower on-resistance than a case where an element having a comparable breakdown voltage is realized by a conventional silicon pn diode. Therefore, the silicon carbide semiconductor device is mainly used in the junction barrier control Schottky structure provided for the purpose of suppressing the leakage current generated by the tunnel effect from the Schottky interface in the reverse characteristic, and in the high voltage region in the forward characteristic. In the conventional silicon, even if the resistance increase caused by current confinement occurs due to the formation of a pin / Schottky mixed structure that attempts to lower the on-resistance by bipolar operation by causing hole injection, Compared to power semiconductors, it was considered an acceptable range.
ところが、近年、ハイブリッド自動車などのパワーユニットへの搭載を睨んだパワー半導体装置では1200V級の素子が要求されるようになり、600V級素子に比べてドリフト層も厚く、ドリフト層抵抗の上昇が大きくなってしまう。このため、電流狭窄効果による抵抗上昇の原因になる構造は許容しづらい状況になってきている。このため、ショットキー端部だけにサージ対策の目的でp層を設ける構造へとシフトした例も見られるようになってきた。これは一例に過ぎないが、基板を薄片化して基板抵抗分を減らそうとするアプローチなど考え付くありとあらゆる施策が試みられており、低抵抗化につながる工夫が各研究機関などを中心として精力的に進められている(例えば、特許文献1)。
上述のように、炭化珪素半導体装置においても更なる低オン抵抗化による低損失化は必須の課題であり、半導体装置の特性を損なわないように如何に低損失化させるかという命題がある。一方で、逆方向特性において安定的な低い漏れ電流特性を歩留まり高く実現するためには、ショットキー障壁高さを最低限の高さに制御しながら如何に耐圧とオン抵抗の二律背反の関係を最適化していくかが重要である。 As described above, a reduction in loss by further reducing the on-resistance is also an essential issue in the silicon carbide semiconductor device, and there is a proposition of how to reduce the loss so as not to impair the characteristics of the semiconductor device. On the other hand, in order to achieve a stable low leakage current characteristic in the reverse direction characteristics with a high yield, the optimal trade-off relationship between breakdown voltage and on-resistance is controlled while controlling the Schottky barrier height to the minimum height. It is important to make it.
しかしこれまで、半導体側に作製する構造によって特性改善を狙ったものはあったが、同時に素子の低オン抵抗を実現しようとする工夫はほとんど見られず、低オン抵抗の半導体装置を得ることは難しいと考えられてきた。例えば、従来のp−i−n/ショットキー混合構造を持つダイオードを形成するには、p型不純物領域の形成はアルミニウムイオン注入によって行なわれるため金属と容易にオーミック接触が形成できる程の高ドーズが実現できない。特に注入イオン種を活性化させる熱処理中に表面が荒れてしまい、粒界でのリーク電流経路ができてしまい、高い不良率が避けられない。また、一方で、表面荒れの起こらない限界のドーズ量では十分低いコンタクト抵抗が得られないという問題があった。 However, until now there was something that aimed to improve the characteristics by the structure manufactured on the semiconductor side, but at the same time, there was hardly any idea to realize the low on-resistance of the element, and it was possible to obtain a semiconductor device with low on-resistance It has been considered difficult. For example, in order to form a conventional diode having a pin / Schottky mixed structure, the p-type impurity region is formed by aluminum ion implantation, so that the ohmic contact with the metal can be easily formed. Cannot be realized. In particular, the surface is roughened during the heat treatment for activating the implanted ion species, a leakage current path is formed at the grain boundary, and a high defect rate is inevitable. On the other hand, there has been a problem that a sufficiently low contact resistance cannot be obtained with a dose amount that does not cause surface roughness.
本発明は、上記事情を考慮してなされたもので、その目的とするところは、p−i−n接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法および半導体装置を提供することにある。 The present invention has been made in view of the above circumstances, and its object is to suppress reverse leakage current in a silicon carbide power semiconductor device having a diode having a p-i-n junction and a Schottky junction. In addition, an object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor device that reduce the on-resistance of an element.
本発明の第1の態様の半導体装置の製造方法は、n型炭化珪素半導体基板上に設けられたn型エピタキシャル炭化珪素半導体層表面の一部領域にp型不純物をイオン注入し、p型不純物領域を形成する工程と、前記n型エピタキシャル炭化珪素半導体層表面に、前記n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層を堆積する工程と、前記第1の金属層上にアルミニウムを含有する第2の金属層を堆積する工程と、前記第2の金属層を堆積する工程の後に熱処理する工程とを有し、前記熱処理により前記第2の金属層に含有されるアルミニウムを選択的に前記p型不純物領域に拡散させることを特徴とする。 In the method for manufacturing a semiconductor device according to the first aspect of the present invention, a p-type impurity is ion-implanted into a partial region of the surface of an n-type epitaxial silicon carbide semiconductor layer provided on an n-type silicon carbide semiconductor substrate. Forming a region; depositing a first metal layer forming a Schottky barrier between the n-type epitaxial silicon carbide semiconductor layer and the n-type epitaxial silicon carbide semiconductor layer; and Depositing a second metal layer containing aluminum on the metal layer, and a step of performing a heat treatment after the step of depositing the second metal layer, wherein the second metal layer is formed by the heat treatment. The contained aluminum is selectively diffused into the p-type impurity region.
ここで、第1の態様において、前記第1の金属層を堆積する工程の後に、前記p型不純物領域上の前記第1の金属層を選択的に除去する工程と、前記第1の金属層を選択的に除去する工程の後、前記第2の金属層を堆積する工程の前に、前記第1の金属層上に、前記第1の金属層と同一組成の第3の金属層を堆積する工程を有することが望ましい。 Here, in the first aspect, after the step of depositing the first metal layer, a step of selectively removing the first metal layer on the p-type impurity region, and the first metal layer A third metal layer having the same composition as the first metal layer is deposited on the first metal layer after the step of selectively removing the first metal layer and before the step of depositing the second metal layer. It is desirable to have the process of doing.
ここで、第1の態様において、前記p型不純物がアルミニウムであることが望ましい。 Here, in the first aspect, it is desirable that the p-type impurity is aluminum.
ここで、第1の態様において、前記第1の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる1つの金属で形成されることが望ましい。 Here, in the first aspect, it is desirable that the first metal layer is formed of one metal selected from the group consisting of titanium, tungsten, molybdenum, nickel, or titanium silicide.
本発明の第2の態様の半導体装置は、n型炭化珪素半導体基板上に設けられたn型エピタキシャル炭化珪素半導体層と、前記n型エピタキシャル炭化珪素半導体層表面の一部に形成されるp型不純物領域と、前記n型エピタキシャル炭化珪素半導体層上に形成され、前記n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層と、前記第1の金属層上に形成されるアルミニウムを含有する第2の金属層とを有し、前記p型不純物領域上の前記第1の金属層の膜厚が、前記p型不純物領域上以外の領域上の前記第1の金属層の膜厚よりも薄いことを特徴とする。 A semiconductor device according to a second aspect of the present invention includes an n-type epitaxial silicon carbide semiconductor layer provided on an n-type silicon carbide semiconductor substrate, and a p-type formed on a part of the surface of the n-type epitaxial silicon carbide semiconductor layer. A first metal layer formed on the impurity region and the n-type epitaxial silicon carbide semiconductor layer, and forming a Schottky barrier between the n-type epitaxial silicon carbide semiconductor layer and the first metal layer; A second metal layer containing aluminum to be formed, and the thickness of the first metal layer on the p-type impurity region is the first metal on a region other than the p-type impurity region. It is characterized by being thinner than the thickness of the metal layer.
ここで、第2の態様において、前記n型エピタキシャル炭化珪素半導体層と前記第1の金属層との界面のアルミニウム濃度が、前記p型不純物領域以外の領域において、n型キャリア濃度以下であることが望ましい。 Here, in the second aspect, the aluminum concentration at the interface between the n-type epitaxial silicon carbide semiconductor layer and the first metal layer is not more than the n-type carrier concentration in a region other than the p-type impurity region. Is desirable.
ここで、第2の態様において、前記p型不純物がアルミニウムであることが望ましい。 Here, in the second aspect, it is desirable that the p-type impurity is aluminum.
ここで、第2の態様において、前記第1の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる1つの金属で形成されることが望ましい。 Here, in the second aspect, it is desirable that the first metal layer is formed of one metal selected from the group consisting of titanium, tungsten, molybdenum, nickel, or titanium silicide.
ここで、第2の態様において、前記半導体装置が、接合障壁ショットキーダイオードまたはp−i−n/ショットキー混合ダイオードであることが望ましい。 Here, in the second aspect, it is desirable that the semiconductor device is a junction barrier Schottky diode or a pin / Schottky mixed diode.
本発明の第3の態様の半導体装置は、n型炭化珪素半導体基板上に設けられたn型エピタキシャル炭化珪素半導体層と、前記n型エピタキシャル炭化珪素半導体層表面の一部に形成されるp型不純物領域と、前記n型エピタキシャル炭化珪素半導体層上に形成され、前記n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層と、前記第1の金属層上に形成されるアルミニウムを含有する第2の金属層とを有し、前記p型不純物領域上以外の領域の前記第1の金属層と、前記第2の金属層との間にバリアメタル層が形成されていることを特徴とする。 A semiconductor device according to a third aspect of the present invention includes an n-type epitaxial silicon carbide semiconductor layer provided on an n-type silicon carbide semiconductor substrate, and a p-type formed on a part of the surface of the n-type epitaxial silicon carbide semiconductor layer. A first metal layer formed on the impurity region and the n-type epitaxial silicon carbide semiconductor layer, and forming a Schottky barrier between the n-type epitaxial silicon carbide semiconductor layer and the first metal layer; A barrier metal layer formed between the first metal layer in a region other than the p-type impurity region and the second metal layer. It is characterized by being.
ここで、第3の態様において、前記n型エピタキシャル炭化珪素半導体層と前記第1の金属層との界面のアルミニウム濃度が、前記p型不純物領域以外の領域において、n型キャリア濃度以下であることが望ましい。 Here, in the third aspect, the aluminum concentration at the interface between the n-type epitaxial silicon carbide semiconductor layer and the first metal layer is not more than the n-type carrier concentration in a region other than the p-type impurity region. Is desirable.
ここで、第3の態様において、前記p型不純物がアルミニウムであることが望ましい。 Here, in the third aspect, it is desirable that the p-type impurity is aluminum.
ここで、第3の態様において、前記第1の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる1つの金属で形成されることが望ましい。 Here, in the third aspect, it is desirable that the first metal layer is formed of one metal selected from the group consisting of titanium, tungsten, molybdenum, nickel, or titanium silicide.
ここで、第3の態様において、前記半導体装置が、接合障壁ショットキーダイオードまたはp−i−n/ショットキー混合ダイオードであることが望ましい。 Here, in the third aspect, it is desirable that the semiconductor device is a junction barrier Schottky diode or a pin / Schottky mixed diode.
本発明によれば、p−i−n接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法および半導体装置を提供することが可能となる。 According to the present invention, in a silicon carbide power semiconductor device having a diode having a p-i-n junction and a Schottky junction, a method for manufacturing a semiconductor device that reduces the on-resistance of an element while suppressing reverse leakage current In addition, a semiconductor device can be provided.
一般に、n型炭化珪素半導体上に形成するショットキー電極材料としてチタンやタングステンあるいはモリブデンなどが用いられている。また、アノード電極としてワイヤーボンディング等によってパッケージにマウントする際には、ショットキー電極材の表面がパッド電極材料としてのアルミニウムで覆われていることが望ましい。 In general, titanium, tungsten, molybdenum, or the like is used as a Schottky electrode material formed on an n-type silicon carbide semiconductor. Further, when the anode electrode is mounted on the package by wire bonding or the like, it is desirable that the surface of the Schottky electrode material is covered with aluminum as the pad electrode material.
発明者らは、ショットキー電極材の厚みが薄い場合には、しばしば逆方向特性において漏れ電流が大きくなる現象を見いだし、原因追求のための調査を行なってきた。その結果、ショットキー電極材の厚みが薄い場合にはアルミニウムがショットキー電極材を通って炭化珪素半導体表面まで拡散してくる様子が断面走査型電子顕微鏡観察によって明らかになった。この時、炭化珪素半導体側はn型であり、ショットキー障壁高さが低くなるために逆方向特性において漏れ電流が増えるのであろうと解釈できる。一方で、オーミック接触という観点からは、低接触抵抗のオーミック的接触特性を示す接合が得られているようにデータを解釈することができた。 The inventors have found a phenomenon in which the leakage current often increases in the reverse characteristics when the thickness of the Schottky electrode material is thin, and have conducted investigations to investigate the cause. As a result, when the thickness of the Schottky electrode material was thin, it was revealed by cross-sectional scanning electron microscope observation that aluminum diffused to the silicon carbide semiconductor surface through the Schottky electrode material. At this time, the silicon carbide semiconductor side is n-type, and it can be interpreted that the leakage current increases in the reverse characteristics because the Schottky barrier height is lowered. On the other hand, from the viewpoint of ohmic contact, the data could be interpreted so that a junction showing ohmic contact characteristics with low contact resistance was obtained.
したがって、ダイオードの逆方向特性を劣化させないためには、ショットキー電極材はむしろ厚くしてアルミニウムが拡散してきても炭化珪素半導体表面に達しないようにすることと、特にp−i−n/ショットキー混合構造ではp型炭化珪素半導体部分との低い接触抵抗を両立させるためには、p型炭化珪素半導体部分の上に形成されるショットキー電極材の部分だけ膜厚を薄くするなどして、拡散によってアルミニウムを界面に到達させれば良いことが分かった。 Therefore, in order not to deteriorate the reverse direction characteristics of the diode, the Schottky electrode material is rather thick so that it does not reach the silicon carbide semiconductor surface even if aluminum diffuses, and in particular, pin / shot. In the key mixed structure, in order to achieve both low contact resistance with the p-type silicon carbide semiconductor portion, the thickness of only the Schottky electrode material portion formed on the p-type silicon carbide semiconductor portion is reduced. It has been found that aluminum should reach the interface by diffusion.
本発明は、発明者らが見出した上記知見をもとに完成されたものである。以下、本発明の実施の形態の半導体装置の製造方法および半導体装置について、図面を参照しつつ説明する。 The present invention has been completed based on the above findings found by the inventors. Hereinafter, a semiconductor device manufacturing method and a semiconductor device according to embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
本実施の形態の半導体装置の製造方法は、n型炭化珪素半導体基板上に設けられたn型エピタキシャル炭化珪素半導体層表面の一部領域にp型不純物をイオン注入し、p型不純物領域を形成する工程と、p型不純物領域を含むn型エピタキシャル炭化珪素半導体層表面に、p型不純物領域以外のn型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層を堆積する工程と、第1の金属層上にアルミニウムを含有する第2の金属層を堆積する工程と、第2の金属層を堆積する工程の後に熱処理する工程とを有する。そして、この熱処理により第2の金属層に含有されるアルミニウムを選択的にp型不純物領域に拡散させる。
(First embodiment)
In the method of manufacturing a semiconductor device of the present embodiment, p-type impurities are ion-implanted into a partial region of the surface of an n-type epitaxial silicon carbide semiconductor layer provided on an n-type silicon carbide semiconductor substrate to form a p-type impurity region. And depositing a first metal layer that forms a Schottky barrier between the n-type epitaxial silicon carbide semiconductor layer including the p-type impurity region and the n-type epitaxial silicon carbide semiconductor layer other than the p-type impurity region. A step of depositing a second metal layer containing aluminum on the first metal layer, and a step of performing a heat treatment after the step of depositing the second metal layer. Then, the aluminum contained in the second metal layer is selectively diffused into the p-type impurity region by this heat treatment.
図1〜図9は、本実施の形態の半導体装置の製造方法を示す工程断面図である。ここでは、半導体装置として、耐圧3300V級p−i−n/ショットキー混合接合ダイオードを例に説明する。 1 to 9 are process cross-sectional views illustrating the method for manufacturing the semiconductor device of the present embodiment. Here, a description will be given by taking a breakdown voltage 3300 V class pin / Schottky mixed junction diode as an example of the semiconductor device.
まず、図2に示すように、4H−炭化珪素の(0001)面n型基板11の主表面上には基板11よりも低い窒素濃度のn型エピタキシャル炭化珪素半導体層(以下、単にn型エピタキシャル層とも称する)12が形成されている。そして、このn型エピタキシャル層12の表層部の一部に、p型イオン注入領域(ベース領域)13が形成されている。このp型イオン注入領域(ベース領域)13はp型不純物であるアルミニウムの多段イオン注入によって形成する。不純物濃度は、1×1017cm−3以上の濃度とする。
First, as shown in FIG. 2, an n-type epitaxial silicon carbide semiconductor layer having a nitrogen concentration lower than that of the substrate 11 (hereinafter simply referred to as n-type epitaxial) is formed on the main surface of the (0001) plane n-
また、p型イオン注入領域13の外周部の上方には、SiO214をパターン形成する。その後、SiO214とp型イオン注入領域13を含むn型エピタキシャル層12とが覆われるように全面にチタン15aを、例えばスパッタ法により堆積して形成する。
Further, a pattern of
次に、図3に示すように、ショットキー電極材として採用したチタン15aの上にフォトレジスト24を塗布する。そして、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行う。ここで、p型イオン注入領域13は、微細なパターンが必要となる。このため、マスク合わせ精度の問題から、プロセスマージンが厳しい。したがって、フォトレジスト24は、p型イオン注入領域13の無い部分を完全に覆わせるために、p型イオン注入領域13にはみ出すように設計される。
Next, as shown in FIG. 3, a
次に、図4に示すように、このようにして形成したパターン化されたフォトレジスト24をマスク材に用いて、ウエットエッチングによりフォトレジストのない部分のチタン15aを選択的にエッチング除去する。図5は、図4の点線枠部の拡大模式図である。図に示すように、チタン15aのサイドエッチングは起こっているが、フォトマスクレジスト24の真下にはチタン15aが残る。
Next, as shown in FIG. 4, the patterned
そして、図6に示すように、上記プロセスで、チタン15aをショットキー電極面に残るようにした後、フォトレジスト24を除去する。
Then, as shown in FIG. 6, after the
次に、図7に示すように、チタン15a上にチタン15bを積み増す。
Next, as shown in FIG. 7, the
その後、図8に示すように、チタン15a、チタン15bの堆積により形成された、一部が積層構造のチタン15上に、アルミニウム17を堆積する。図9は、図8の点線枠部の拡大模式図である。
Thereafter, as shown in FIG. 8,
次に、図10に示すように、アルミニウム17の上にフォトレジスト24を塗布し、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行なう。このようにして形成したパターン化されたフォトレジスト24をマスク材に用いてフォトレジスト24のない部分のアルミニウム17を例えば酸処理によって除去する。次に、残ったアルミニウムをマスク材に用いて例えば反応性イオンエッチング装置によりその下地のチタン15のエッチングを行なってフィールドプレートを形成する。
Next, as shown in FIG. 10, a
その後、図1に示すように、アルミニウム17を拡散させる熱処理を例えば、300℃〜350℃の窒素雰囲気で行ない、チタン15中にアルミニウムが拡散したアルミニウム拡散チタン領域15cを形成する。なお、このアルミニウム17がアノード電極となるパッド電極であり、ここでは示さないが、公知の方法によりn型基板11側にもカソード電極が設けられことにより、耐圧3300V級p−i−n/ショットキー混合接合ダイオードが製造される。
Thereafter, as shown in FIG. 1, a heat treatment for diffusing the
なお、熱処理は、例えば、ポリイミドをキュアする熱処理と兼ねることも可能である。 The heat treatment can also serve as a heat treatment for curing polyimide, for example.
本実施の形態の半導体装置の製造方法によれば、アルミニウムがp型イオン注入領域13と、チタン15の界面に拡散することにより、p型イオン注入領域13でのコンタクト抵抗が低減される。したがって、p−i−n/ショットキー混合接合ダイオードのオン抵抗が低減される。
According to the method for manufacturing a semiconductor device of the present embodiment, aluminum diffuses into the interface between the p-type
一方、p型イオン注入領域13以外のn型エピタキシャル層12とチタン15の界面へのアルミニウムの拡散は抑制される。そして、この界面のアルミニウム濃度が、n型キャリア濃度以下となる。したがって、ショットキー障壁高さも変化無く、逆方向の漏れ電流の増加や、オン電圧の変化も生じない。
On the other hand, the diffusion of aluminum to the interface between the n-
上記製造方法により素子を試作した結果、このようにアルミニウム17そのものが炭化珪素エピタキシャル層表面12に接触していなくとも、アルミニウムの拡散したアルミニウム拡散チタン領域15cとして接触していれば良く、これによってp型イオン注入領域13とショットキー電極材との間は問題なくオーム性接触が形成され、低オン抵抗の素子が得られることが素子特性測定及び断面顕微鏡観察による対応付けの結果分かった。
As a result of trial manufacture of the device by the above manufacturing method, even if the
特にホール注入が起こらない低電圧の状態ではショットキーダイオードとしての動作をしており、ショットキー障壁高さも変化無く、立ち上がり電圧も通常のショットキー障壁ダイオードと比べて遜色ないオン電圧値を示した。バイポーラ動作が起こる電圧域では、本発明の構造を持たない従来型の同じ耐圧の素子との特性比較を行なった結果、オン抵抗で15%程度の改善が確認できた。 In particular, it operates as a Schottky diode in a low voltage state where hole injection does not occur, the Schottky barrier height does not change, and the on-state voltage is comparable to that of a normal Schottky barrier diode. . In a voltage range where bipolar operation occurs, a comparison of characteristics with a conventional device having the same withstand voltage that does not have the structure of the present invention has resulted in an improvement of about 15% in on-resistance.
図1に示す本実施の形態の半導体装置は、p型イオン注入領域13上のチタン15の膜厚が、p型イオン注入領域13上以外の領域上のチタン15の膜厚よりも薄くなっている。また、p型イオン注入領域13以外のn型エピタキシャル層12とチタン15の界面のアルミニウム濃度が、n型キャリア濃度以下となっている。これによって、p型イオン注入領域13以外のn型エピタキシャル層12とチタン15との間に良好なショットキー接合が形成される。
In the semiconductor device of the present embodiment shown in FIG. 1, the thickness of
この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現される。 As a result, a semiconductor device that reduces the on-resistance of the element while suppressing the reverse leakage current is realized.
なお、ここでは、ショットキー電極材としてチタンを例に説明したが、タングステン、モリブデン、ニッケルまたはチタンシリサイド等、n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する金属であれば、その他の金属を適用することも可能である。 Here, although titanium has been described as an example of the Schottky electrode material, any metal that forms a Schottky barrier with the n-type epitaxial silicon carbide semiconductor layer, such as tungsten, molybdenum, nickel, or titanium silicide, Other metals can also be applied.
また、パッド電極となる材料についてはアルミニウム単体を例に説明したが、アルミニウムを含有する金属であれば、例えば、アルミニウムと銅の合金、アルミニウムと銅とシリコンの合金等、その他の金属を適用することも可能である。 In addition, the material for the pad electrode has been described by taking aluminum alone as an example, but other metals such as an alloy of aluminum and copper, an alloy of aluminum, copper and silicon, and the like can be used as long as the metal contains aluminum. It is also possible.
(第2の実施の形態)
本実施の形態の半導体装置およびの製造方法は、第1の実施の形態の半導体装置および製造方法を、接合障壁ショットキーダイオードに応用するものである。、第1の実施の形態の半導体装置との構造上の相違は、p型イオン注入領域13の濃度が、5×1015cm−3〜1×1016cm−3程度と第1の実施の形態と比較して低濃度になっている点にある。以下、第1の実施の形態と重複する内容については記載を省略する。
(Second Embodiment)
The semiconductor device and manufacturing method of the present embodiment apply the semiconductor device and manufacturing method of the first embodiment to a junction barrier Schottky diode. The difference in structure from the semiconductor device of the first embodiment is that the concentration of the p-type
本実施の形態の半導体装置の製造方法によれば、アルミニウムがp型イオン注入領域13と、チタン15の界面に拡散することにより、p型イオン注入領域13でのコンタクト抵抗が低減される。したがって、接合障壁ショットキーダイオードのオン抵抗が低減される。
According to the method for manufacturing a semiconductor device of the present embodiment, aluminum diffuses into the interface between the p-type
もちろんp型イオン注入領域をショットキー接合部に広い面積導入するということは、それだけ電流経路を狭めてしまい、抵抗の増大を招くことになりかねない。このため、p型イオン注入領域の無いn型エピタキシャル層の表面には予めカウンターイオン注入として窒素イオンを注入しておき、電流狭窄部の抵抗増大を打ち消すようにキャリア濃度を増やしておく対策を採ることが望ましい。 Of course, introducing a large area of the p-type ion implantation region into the Schottky junction may narrow the current path and increase the resistance. Therefore, measures are taken in which nitrogen ions are previously implanted as counter ion implantation on the surface of the n-type epitaxial layer without the p-type ion implantation region, and the carrier concentration is increased so as to cancel the increase in resistance of the current confinement portion. It is desirable.
上記製造方法と、窒素のカウンターイオン注入を行い、素子を作成した。この結果、従来の同じ耐圧の素子に比べて逆方向漏れ電流は175℃程度の高温においても問題とならないほどの小さな値に押さえ込むことが出来た。また、順方向特性としての立ち上がり電圧はショットキーダイオード並みに低く、またオン抵抗はp−i−nダイオード並みに低くできるという両立を果たすことが可能になった。 The device was fabricated by performing the above manufacturing method and nitrogen counter ion implantation. As a result, the reverse leakage current can be suppressed to a value that does not cause a problem even at a high temperature of about 175 ° C. as compared with the conventional device having the same breakdown voltage. In addition, it is possible to achieve both the rise voltage as the forward characteristic as low as the Schottky diode and the on-resistance as low as the p-i-n diode.
また、本実施の形態の半導体装置は、p型イオン注入領域の濃度以外は、第1の実施の形態の図1と同様の構造を有する。p型イオン注入領域13上のチタン15の膜厚が、p型イオン注入領域13上以外の領域上のチタン15の膜厚よりも薄くなっている。また、p型イオン注入領域13以外のn型エピタキシャル層12とチタン15の界面のアルミニウム濃度が、n型キャリア濃度以下となっている。
The semiconductor device of this embodiment has the same structure as that of FIG. 1 of the first embodiment except for the concentration of the p-type ion implantation region. The thickness of the
この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現されることは第1の実施の形態と同様である。 As a result, the semiconductor device that reduces the on-resistance of the element while suppressing the reverse leakage current is realized as in the first embodiment.
なお、ここでも、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを適用可能であることは第1の実施の形態と同様である。もっとも、それぞれの金属でショットキー障壁高さが変化するため、p型イオン注入領域同士の間隔など設計事項を調整する必要はあるが、同様の効果を得るためにチタンが必須というわけではない。 In this case as well, titanium has been described as an example of the Schottky electrode material. However, other metal materials such as tungsten and molybdenum can be applied as in the first embodiment. However, since the Schottky barrier height changes with each metal, it is necessary to adjust design matters such as the interval between the p-type ion implantation regions, but titanium is not essential to obtain the same effect.
(第3の実施の形態)
本実施の形態の半導体装置および製造方法は、ショットキー端部だけにサージ対策の目的でp型イオン注入領域を設ける構造を有するショットキーダイオードおよびその製造方法である。
(Third embodiment)
The semiconductor device and the manufacturing method of the present embodiment are a Schottky diode having a structure in which a p-type ion implantation region is provided only at the Schottky end portion for the purpose of surge suppression, and a manufacturing method thereof.
図11に、本実施の形態の半導体装置の断面図を示す。図1に示した第1の実施の形態との構造上の違いは、ショットキー端部だけにp型イオン注入領域13が設けられている点にある。したがって、第1の実施の形態と重複する内容については記載を省略する。
FIG. 11 is a cross-sectional view of the semiconductor device of this embodiment. The structural difference from the first embodiment shown in FIG. 1 is that a p-type
本実施の形態のショットキーダイオードによれば、ショットキー端部のp型イオン注入領域13により、サージ対策効果を有する。そして、p型イオン注入領域13とチタン15との間の界面抵抗が低減されることにより、素子のオン抵抗を低減することが可能となる。
According to the Schottky diode of this embodiment, the p-type
(第4の実施の形態)
本実施の形態の半導体装置の製造方法および半導体装置は、ショットキー電極材と、パッド電極材との間にバリアメタル層を設けることにより、パッド電極材からのアルミニウムの拡散を制御することを特徴とする。以下、プロセスや材料の選択等、第1、第2の実施の形態と重複する内容については記載を省略する。
(Fourth embodiment)
The semiconductor device manufacturing method and the semiconductor device according to the present embodiment are characterized in that diffusion of aluminum from the pad electrode material is controlled by providing a barrier metal layer between the Schottky electrode material and the pad electrode material. And Hereinafter, the description overlapping with the first and second embodiments, such as selection of processes and materials, is omitted.
図12〜図15は、本実施の形態の半導体装置の製造方法を示す工程断面図である。ここでは、半導体装置として、第2の実施の形態同様、接合障壁ショットキーダイオードを例に説明する。 12 to 15 are process cross-sectional views illustrating the method for manufacturing the semiconductor device of the present embodiment. Here, as a semiconductor device, a junction barrier Schottky diode will be described as an example as in the second embodiment.
まず、図12に示すように、ショットキー接合部に多数のp型イオン注入領域13を形成し、その後にチタン15をショットキー電極として形成する。
First, as shown in FIG. 12, a large number of p-type
次に、図13に示すように、チタン15の上にバリアメタル層としてタンタルナイトライド16を形成する。なお、アルミニウムの拡散に対してバリアとなる金属であればタンタルナイトライド以外も適用することは可能である。次に、フォトレジストを塗布し、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行う。このようにして形成したパターン化されたフォトレジスト24は、p型イオン注入領域13の無い部分を完全に覆わせるためにp、型イオン注入領域13にはみ出すように設計される。
Next, as shown in FIG. 13,
次に、図14に示すように、このフォトレジスト24をマスクに、ウエットエッチングによりタンタルナイトライド16をエッチングする。そして、フォトマスクレジスト24を除去した後、パッド電極材となるアルミニウム17を形成する。その後、アルミニウム17、タンタルナイトライド16、チタン15をエッチングしてフィールドプレートを作製する(図示せず)。
Next, as shown in FIG. 14, the
その後、図15に示すように、アルミニウムの拡散を起こさせる熱処理を行なう。これにより、チタン15中にアルミニウムが拡散したアルミニウム拡散チタン領域15cを形成する。このとき、バリアメタル層であるタンタルナイトライド16によりp型イオン注入領域13以外のn型エピタキシャル層12へのアルミニウムの拡散が抑制される。
Thereafter, as shown in FIG. 15, heat treatment for causing diffusion of aluminum is performed. Thereby, an aluminum
本実施の形態の半導体装置の製造方法によれば、アルミニウムがp型イオン注入領域13と、チタン15の界面に拡散することにより、p型イオン注入領域13でのコンタクト抵抗が低減される。したがって、接合障壁ショットキーダイオードのオン抵抗が低減される。
According to the method for manufacturing a semiconductor device of the present embodiment, aluminum diffuses into the interface between the p-type
また、図15に示す本実施の形態の半導体装置は、p型イオン注入領域13上以外の領域のチタン15と、アルミニウム17との間にタンタルナイトライド16が形成されている。また、p型イオン注入領域13以外のn型エピタキシャル層12とチタン15の界面のアルミニウム濃度が、n型キャリア濃度以下となっている。
In the semiconductor device of the present embodiment shown in FIG. 15,
この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現されることは第2の実施の形態と同様である。 As a result, the semiconductor device that reduces the on-resistance of the element while suppressing the reverse leakage current is realized as in the second embodiment.
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置の製造方法、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置の製造方法、半導体装置等に関わる要素を適宜選択して用いることができる。 The embodiments of the present invention have been described above with reference to specific examples. The above embodiment is merely given as an example, and does not limit the present invention. In the description of the embodiments, the description of the semiconductor device manufacturing method, the semiconductor device, etc., which is not directly necessary for the description of the present invention is omitted, but the required semiconductor device manufacturing method, Elements related to the semiconductor device and the like can be appropriately selected and used.
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法、半導体装置は本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。 In addition, all semiconductor device manufacturing methods and semiconductor devices that include the elements of the present invention and that can be appropriately modified by those skilled in the art are included in the scope of the present invention. The scope of the present invention is defined by the appended claims and equivalents thereof.
11 n型基板
12 n型エピタキシャル層
13 p型イオン注入領域
14 SiO2
15、15a、15b ショットキー電極材(チタン)
15c アルミニウム拡散チタン領域
16 バリアメタル(タンタルナイトライド)
17 パッド電極材(アルミニウム)
24 フォトレジスト
11 n-type substrate 12 n-type epitaxial layer 13 p-type
15, 15a, 15b Schottky electrode material (titanium)
15c Aluminum
17 Pad electrode material (aluminum)
24 photoresist
Claims (3)
前記n型エピタキシャル炭化珪素半導体層表面に、前記n型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第1の金属層を堆積する工程と、
前記第1の金属層上にアルミニウムを含有する第2の金属層を堆積する工程と、
前記第2の金属層を堆積する工程の後に熱処理する工程とを有し、
前記熱処理により前記第2の金属層に含有されるアルミニウムを選択的に前記p型不純物領域に拡散させ、
前記第1の金属層を堆積する工程の後に、前記p型不純物領域上の前記第1の金属層を選択的に除去する工程と、
前記第1の金属層を選択的に除去する工程の後、前記第2の金属層を堆積する工程の前に、前記第1の金属層上に、前記第1の金属層と同一組成の第3の金属層を堆積する工程を有することを特徴とする半導体装置の製造方法。 a step of ion-implanting p-type impurities into a partial region of the surface of an n-type epitaxial silicon carbide semiconductor layer provided on the n-type silicon carbide semiconductor substrate to form a p-type impurity region;
Depositing a first metal layer that forms a Schottky barrier between the n-type epitaxial silicon carbide semiconductor layer and the n-type epitaxial silicon carbide semiconductor layer;
Depositing a second metal layer containing aluminum on the first metal layer;
And a heat treatment step after the step of depositing the second metal layer,
The aluminum contained in the second metal layer is selectively diffused into the p-type impurity region by the heat treatment ,
Selectively removing the first metal layer on the p-type impurity region after the step of depositing the first metal layer;
After the step of selectively removing the first metal layer and before the step of depositing the second metal layer, a first layer having the same composition as the first metal layer is formed on the first metal layer. the method of manufacturing a semiconductor device according to claim Rukoto that having a step of depositing a third metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249415A JP5367332B2 (en) | 2008-09-29 | 2008-09-29 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249415A JP5367332B2 (en) | 2008-09-29 | 2008-09-29 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010080797A JP2010080797A (en) | 2010-04-08 |
JP5367332B2 true JP5367332B2 (en) | 2013-12-11 |
Family
ID=42210876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249415A Expired - Fee Related JP5367332B2 (en) | 2008-09-29 | 2008-09-29 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5367332B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952481B2 (en) * | 2012-11-20 | 2015-02-10 | Cree, Inc. | Super surge diodes |
JP6248520B2 (en) * | 2013-10-03 | 2017-12-20 | 日産自動車株式会社 | Semiconductor device and manufacturing method thereof |
KR101595082B1 (en) * | 2014-08-27 | 2016-02-18 | 메이플세미컨덕터(주) | Process for producing schottky junction Type power semiconductor device |
JP6757728B2 (en) * | 2014-12-08 | 2020-09-23 | アーベーベー・シュバイツ・アーゲーABB Schweiz AG | Wide bandgap junction Barrier Schottky diode manufacturing method. |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04239176A (en) * | 1991-01-10 | 1992-08-27 | Sanken Electric Co Ltd | Semiconductor device with schottky barrier |
JPH0786621A (en) * | 1993-09-09 | 1995-03-31 | Sansha Electric Mfg Co Ltd | Composite diode |
JP4126359B2 (en) * | 2002-03-01 | 2008-07-30 | 新電元工業株式会社 | Silicon carbide Schottky diode and manufacturing method thereof |
JP4814532B2 (en) * | 2005-02-25 | 2011-11-16 | ローム株式会社 | Semiconductor device and manufacturing method thereof |
US8901699B2 (en) * | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
-
2008
- 2008-09-29 JP JP2008249415A patent/JP5367332B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010080797A (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5223773B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5341373B2 (en) | diode | |
JP5309058B2 (en) | Trench metal oxide semiconductor device and method of manufacturing termination structure | |
JP5379045B2 (en) | Trench metal oxide semiconductor device | |
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5102411B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5687128B2 (en) | Semiconductor device and manufacturing method thereof | |
US8163637B2 (en) | Forming impurity regions in silicon carbide devices | |
JP2016181583A (en) | Semiconductor device | |
US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006210569A (en) | Semiconductor device and manufacturing method thereof | |
TWI381455B (en) | Mos pn junction diode and method for manufacturing the same | |
JP5367332B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006173297A (en) | Igbt | |
CN117352547A (en) | p-GaN active passivation GaN HEMT device with etching stop layer and preparation method thereof | |
JP2014150226A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN110364574B (en) | AlGaN/GaN heterojunction Schottky diode device based on P-GaN cap layer and floating metal ring | |
JP2005135972A (en) | Manufacturing method of semiconductor device | |
JP5526493B2 (en) | Trench gate type semiconductor device and manufacturing method thereof | |
JP2006324431A (en) | Semiconductor device and method for manufacturing same | |
JP2013077615A (en) | Method of manufacturing diode | |
JP2017050398A (en) | Semiconductor device and method of manufacturing the same | |
JP2007234942A (en) | Method of manufacturing semiconductor device | |
KR101667669B1 (en) | Schottky barrier diode and method for manufacturing the diode | |
JP2015170667A (en) | semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130911 |
|
LAPS | Cancellation because of no payment of annual fees |