JP5364161B2 - 記憶域ネットワークにおけるコンポーネントの認証中にプロトコル固有のエラーを挿入するためのシステム - Google Patents

記憶域ネットワークにおけるコンポーネントの認証中にプロトコル固有のエラーを挿入するためのシステム Download PDF

Info

Publication number
JP5364161B2
JP5364161B2 JP2011518689A JP2011518689A JP5364161B2 JP 5364161 B2 JP5364161 B2 JP 5364161B2 JP 2011518689 A JP2011518689 A JP 2011518689A JP 2011518689 A JP2011518689 A JP 2011518689A JP 5364161 B2 JP5364161 B2 JP 5364161B2
Authority
JP
Japan
Prior art keywords
error
network
test sequence
sequence
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011518689A
Other languages
English (en)
Other versions
JP2011528466A5 (ja
JP2011528466A (ja
Inventor
ジッベ,マフムード
パラニサミ,プラカシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2011528466A publication Critical patent/JP2011528466A/ja
Publication of JP2011528466A5 publication Critical patent/JP2011528466A5/ja
Application granted granted Critical
Publication of JP5364161B2 publication Critical patent/JP5364161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、一般に記憶アレイに係り、特に記憶域ネットワークにおけるコンポーネントの認証中に用いられるプロトコル固有のエラーの挿入のためのシステムを実現するための方法及び/又は装置に関するものである。
従来のドライブアレイは、インターネットスモールコンピュータシステムインタフェース(iSCSI)プロトコルフォーマットにエラーを挿入することができるツールを提供しない。いくつかのツールは、ファイバーチャンネルのような他のプロトコルのために利用可能である。しかしながら、ファイバーチャンネルツールは、高価になり得る個別のアナライザ(解析プログラム)を必要とする。
このようなアナライザは、イニシエータ(開始プログラム)とターゲットデバイスとの間に配置される。アナライザを用いて、イニシエータからターゲットに送信されたプロトコルデータユニット(PDU)は遮断されるだろう。PDUスタックにおけるいくつかのビットは、応答にエラーを差し込むために変更されるだろう。エラー挿入のための従来の1つの方法は、イニシエータとターゲットとの接続間でFinisar Xgig protocol analyzer(カリフォルニア州、サニーヴェールのフィニサー株式会社から入手可能)を用いる。
このようなエラー挿入システムの欠点は、(i)Finisar Analyzerに追加費用が必要とされる、(ii)プロトコルのためにエキスパートが必要なビットを見つけて、且つビットを修正する必要がある、(iii)余分なスペース及び/又はケーブルが必要とされる、(iv)リモートセットアップで動作するために無力である、(v)アナライザをモニタリングし変更するための余分なPC/ラップトップの必要性、及び/又は(vi)データを変更し再送するためにデータをタッピングする必要性があり、それはトランスミッションにおけるいくらかの遅延の原因となるかもしれない、と言うことである。このようなハードウェアデバイスでさえ、ユーザはiSCSIエラーを挿入することができない。このようなデバイスは、iSCSIジャマー機能を提供することができない。
記憶域ネットワークにおけるiSCSIコンポーネントの認証中にプロトコル固有のエラー(例えば、iSCSI)を挿入するためのシステムを実現することは望ましいだろう。
本発明は、イニシエータ回路とターゲット回路を含む装置に関する。イニシエータ回路は、(i)第1のインタフェースを介してネットワークと通信し、(ii)ネットワークに送信されるテストシーケンスを生成するように構成されると良い。ターゲット回路は(i)ネットワークから第2のネットワークインタフェースを介してテストシーケンスを受信し、(ii)テストシーケンスに対して応答するように構成されると良い。
本発明の目的、特徴及び利点は、(i)PDUにエラーを挿入し、(ii)専用ハードウェアデバイスなしで実現され、(iii)トラフィックを監視するためにプロトコルエキスパートなしで実現され、(iv)モニタリング及びPDU応答を変更するための個別のPC/ラップトップなしで実現され、(v)ネットワークトラフィックをタッピングせずに実現され、(vi)遅延を回避し、(vii)テスト過程を自動化し、(viii)テストが手動で実行されても、使用のために容易なシステムを提供し、(ix)ソフトウェアで実現され、(x)ソフトウェアによる効率的な機能と拡張アップグレードを可能とし、(xi)設計とデバッグのフレキシビリティを提供し、及び/又は(xii)誤り挿入の変更が将来のプロトコルリリース及び/又はハードウェアを更新するコストを伴わないバージョンと互換性を持ち続けることを可能にするテストシステムを提供することを含むだろう。
本発明のこれらと他の目的、特徴及び利点は、以下の明細書と添付された特許請求の範囲と図面とから明らかになるだろう。
本発明を示す図である。 本発明のより詳細な図である。 本発明のフローチャートである。
インターネットスモールコンピュータシステムインタフェース(iSCSI)アレイコントローラの認証は、プロトコルの挿入を可能にするツールを用いる。本発明は、PDUにおけるイニシエータのような既存のコンポーネント内からの直接のプロトコル固有のエラーの差し込み(又は挿入)に関する。一例では、本発明は既存のコンポーネント内に実現されたソフトウェアモジュールとして実現されると良い。エラーは、影響を与える誤ったデータ入力から適切に応答及び回復するアレイコントローラのようなターゲットかどうかを確認するために用いられると良い。このような応答は、以下の(i)予期しない/容認されないエラー、(ii)データ破壊、(iii)データに対するアクセスのロス、(iv)入出力エラー、(v)入出力タイムアウト、(vi)アレイコントローラのハングアップ、及び/又は(vii)他のエラーの1つ以上の原因とならずに実行されると良い。
本発明は、PDU生成行程で実行されるであろうプロトコルデータユニット(PDU)にエラーを挿入するためのシステムを提供するだろう。本発明は、トランスミッション間のデータをタッピングしないようにし、及び/又はデータを変更しないようにするだろう。ソフトウェアイニシエータを用いることによって、PDUが生成されている間、プロトコル固有のエラーはPDUに挿入されると良い。
図1を参照すると、本発明の好適な実施の形態に従ってシステム100の構成図が示される。システム100は、PDUの生成中のエラー挿入を示す。一般にシステム100は、ブロック(又は回路)102、ブロック(又は回路)104、ブロック(又は回路)106、ブロック(又は回路)108、ブロック(又は回路)109及びネットワーク110を含む。回路102は、イニシエータ回路として実現されると良い。回路104は、ホスト回路として実現されると良い。回路106は、ハブ、レギュレータ、スイッチなどのようなネットワークデバイスとして実現されると良い。一例では、回路106はファイバーチャンネルスイッチとして実現されると良い。このようなスイッチの一例は、2008年7月15日に出願された仮特許出願第61/080,762号明細書に開示され、その全体が引用によって組み込まれる。一例では、回路108はストレージ(またはドライブ)格納装置として実現されると良い。一例では、回路109はストレージ(またはドライブ)格納装置として実現されると良い。ネットワーク110は、イーサネット(登録商標)ネットワークとして実現されると良い。
回路102は、IP接続(例えば、192.168.20.21)によってネットワーク110に接続されて示される。特定のIPアドレスは特定のネットワーク環境のために修正されると良い。同様に、デバイス104は、IP接続(例えば、192.168.20.34)とIP接続(例えば、192.168.20.33)を有して示される。IPアドレス33とIPアドレス34は、ネットワーク110にデバイス104からのマルチパスコネクションを提供すると良い。デバイス104は、さらにスイッチ106と回路102を介してネットワーク110に接続すると良い。
一例では、システム100はiSCSIソフトウェアイニシエータ102を用いると良い。しかしながら、他のプロトコル特定のイニシエータが特定の実施の形態の設計基準を満たすために実現されても良い。iSCSI環境では、/PROC仮想ファイルシステムはPDU生成中にエラーを挿入するように実現されると良い。「/」は一般にディレクトリ構造を示し、「PROC」は一般にディレクトリ名を示す。特定の名称は特定の実施の形態の設計基準を満たすために修正されると良い。一例では、このような仮想ファイルシステムはLinuxオペレーションシステムで実現されると良い。しかしながら、他のオペレーティングシステムが特定の実施の形態の設計基準を満たすために実現されても良い。PDUの生成中にiSCSIイニシエータ102を用い、PROCファイルシステムにおける値の変更により、システム100はPROCファイルシステムに1つ以上のエラーを挿入すると良い。エラーは、特定のネットワーク環境が実際のエラーに反応する行程をテストするのに有用な手法で制御されると良い。制御されたエラーは、ネットワークを「ライブ」状態に設定する前にテストするために用いられると良い。PDUトランスミッションは、詳しい解析のために用いられるであろうホスト回路104にログインされると良い。
エラー挿入を用いる完全なテストは、shell/expectスクリプトを用いて自動化されると良い。このようなスクリプトの自動化は、(i)イニシエータとターゲットのインターネットプロトコル(IP)アドレス、(ii)通信のためのポート番号(例えば、初期設定3260)、(iii)ログオン資格(もし必要ならば)、および/または(iv)PROCエントリなどに修正されるための値のような詳細を含んでいると良い。
システム仕様は、(i)イニシエータホスト104として2.6カーネルを備えたLinuxマシン、(ii)ホスト104にインストールされた開発パッケージ、(iii)エラー挿入モジュールを備えたソフトウェアイニシエータ、(iv)イニシエータ102に接続するためのNIC(ネットワークインタフェースカード)ポート、(v)shell/expectスクリプトのためのサポート、および/または(vi)ファイアウォールが存在する場合、指定されたポートを介して通信を可能にするものを含むと良い。
図2を参照すると、イニシエータターゲット100のより詳細な図が示される。一般にイニシエータ102は、ブロック(または回路)111とブロック(または回路)112とを含む。回路111は、テストセクション(または回路)として実現されると良い。一般に回路111は、ブロック(または回路)114、ブロック(または回路)116およびブロック(または回路)118を含む。回路112は、スクリプト回路として実現されると良い。回路114は、PROC回路として実現されると良い。回路116は、カーネル回路として実現されると良い。回路118は、ユーザ回路として実現されると良い。
イニシエータ102は、入出力120と入出力122とを有すると良い。入出力120と122は、信号ERROR_FLOWを生成すると良い。イニシエータ102によって生成されたプロトコル固有のエラーは、信号ERROR_FLOWに含まれると良い。信号ERROR_FLOWは入出力120から入出力128に送信される(または接続される)と良い。信号ERROR_FLOWは、さらに入出力122から入出力130に送信される(または接続される)と良い。入出力120は、ネットワークケーブル124によって入出力128に接続されると良い。入出力122は、ネットワークケーブル126によって入出力122に接続されると良い。一例では、ネットワークケーブル124とネットワークケーブル126は、ファイバーチャンネルケーブル(またはリンク)として実現されると良い。しかしながら、他のリンクのタイプが特定の実施の形態の設計基準を満たすために実現されても良い。
一般にホスト回路104は、入出力140と入出力142とを含む。信号ERROR_FLOWは入出力132から入出力140に送信される(または接続される)と良い。信号ERROR_FLOWは入出力134から入出力142に送信される(または接続される)と良い。入出力132は、ネットワークケーブル136によって入出力140に接続されると良い。入出力134は、ネットワークケーブル138によって入出力142に接続されると良い。一例では、ネットワークケーブル136とネットワークケーブル138は、ファイバーチャンネルケーブル(またはリンク)として実現されると良い。しかしながら、他のリンクのタイプが特定の実施の形態の設計基準を満たすために実現されても良い。
図3を参照すると、フローチャート300が示される。一般にフローチャート300は、ステップ(または状態)302、ステップ(または状態)304、ステップ(または状態)306、ステップ(または状態)308、ステップ(または状態)310、ステップ(または状態)312およびステップ(または状態)314を含む。ステップ302は、PROCエントリに変更するための要求値で作成されるshell/expectスクリプトを提供する。状態304は、一旦スクリプトが実行されれば、PROC値が変更されるだろうと判断する。ステップ306は、PDUを生成している間にPDUの値ペアと同等のキーを取得するために、イニシエータ102がPROCエントリを調査するだろうと判断する。ステップ308は、PROCエントリがスクリプトによって設定された値を含むと判断し、その結果生成されたPDUは誤った値を含んでいる。ステップ310は、PDUがターゲット104に送信されるだろうと判断する。ステップ312は、イニシエータ102から誤った値を受信するに際して、ターゲット104が誤った値のために適切に応答するべきであると判断する。ステップ314は、イニシエータ102から受信した誤った値に対してターゲット104が適切に応答したかどうかを認証時に判断する。iSCSIサービスは、イニシエータ102とターゲット104の両方で通常始められる。
システム100は、オリジナルの通信をタッピングせずに、PDU応答にエラーを挿入するだろう。様々な値のPROCエントリがチャージされると良い。例えば、「Active Version Change、CHAP(チャレンジハンドシェイク認証プロトコル)A、CHAP C Length、Delay−PDU response、Drop PDU、Drop Connection、Inject Digest Error、under run、over run、CRC error、resetなど」。システム100は、スイッチ106を用いたリモートセットアップでさえエラー挿入を提供するために用いられると良い。
本発明は、イニシエータ102のテストを有効にするソフトウェアターゲット104にエラーを挿入するために拡張されると良い。このような実施の形態は、期待する結果を得るためにPDU値を変更することによって、イニシエータ102で誤った状態をシミュレートするだろう。本発明は、iSCSI要求PDUを送信し、iSCSI応答PDUを受信することができるいかなるデバイスでも動作するだろう。本発明は、イニシエータ102のテストのためにターゲットにエラーを挿入すべく拡張しても良い。本発明は、テストされる必要のあるあらゆるiSCSIターゲットデバイス(例えば、iSCSIコントローラ、キーiSCSIソフトウェアターゲットなど)で実現されても良い。他のプロトコル(例えば、iSCSI以外)も実現されても良い。
図3のソフトウェアモジュールによって実行された機能は、関連技術の当業者に明らかであるように、現在の明細書の教示に従ってプログラムされた従来の多目的デジタルコンピュータを用いて実現されても良い。更に関連技術の当業者に明らかであるように、熟練したプログラマは、現在の明細書の情報の教示に基いて適切なソフトウェアコードを容易に作成することができる。本発明は、ASIC、FPGAの用意により、又はここに記載されるように従来の構成回路の適切なネットワークを相互に連結させることによっても実現されるだろうし、ここに説明されるように、それらの変更は当業者にとって容易に明らかであろう。
本発明は、このように本発明に従った手順を実行するようにコンピュータをプログラムするために用いることができる指示を含む記憶媒体のようなコンピュータ製品を含むだろう。記憶媒体は限定されるものではなく、フロッピー(登録商標)ディスク、光ディスク、CD−ROM、光磁気ディスク、ROM、RAM、EPROM、EEPROM、フラッシュメモリ、磁気または光カード、又は電子的な指示を記憶するのに好適な如何なるタイプの媒体を含むいかなるタイプのディスクも含むことができる。
本発明は特にその好適な実施の形態に関連して記述したが、本発明の範囲から逸脱することなく、フォームとディテールにおける様々な変更がなし得るだろうことが当業者によって理解されるであろう。

Claims (20)

  1. (i)第1のインタフェースを介してネットワークと通信し、(ii)/PROC仮想ファイルに記憶された複数の値から複数のテストシーケンスを生成し、(iii)前記/PROC仮想ファイルにおける前記値の1つ以上の変更によって、前記テストシーケンスに1つ以上のエラーを作成し、(iv)前記ネットワークで前記テストシーケンスを含む信号を送信するように構成されたイニシエータ回路と、
    (i)前記ネットワークから第2のネットワークインタフェースを介して前記テストシーケンスを含む前記信号を受信し、(ii)前記テストシーケンスに対する複数の応答を生成し、(iii)前記ネットワークで前記イニシエータ回路に前記応答を送信するように構成されたターゲット回路と、
    を備え、
    前記イニシエータ回路は、前記ターゲット回路が前記テストシーケンスで送信された前記エラーに適切に応答したことをベリファイするように更に構成された装置。
  2. 前記ターゲット回路は、RAIDコントローラを含む請求項1に記載の装置。
  3. 前記イニシエータ回路は、(i)第1の状態において前記テストシーケンスを生成し、(ii)第2の状態において前記値からエラーフリーシーケンスを生成するように構成されたテストセクションを含む請求項1に記載の装置。
  4. 前記テストシーケンスに挿入された前記エラーは、プロトコル固有のエラーをシミュレートするように構成されたプロトコル固有のエラーシーケンスを含む請求項1に記載の装置。
  5. 前記プロトコル固有のエラーは、ネットワーク環境におけるエラーをシミュレートする請求項4に記載の装置。
  6. 前記プロトコル固有のエラーは、インターネットスモールコンピュータシステムインタフェース(iSCSI)プロトコルにおいてシミュレートされたエラーを含む請求項4に記載の装置。
  7. 前記ネットワーク環境は、ファイバーチャンネルネットワークを含む請求項5に記載の装置。
  8. 前記プロトコル固有のエラーは、リモートで生成されるエラーをシミュレートする請求項4に記載の装置。
  9. 前記イニシエータ回路は、前記テストシーケンスの生成に先立って前記/PROC仮想ファイルに前記エラーを生成するように構成されたソフトウェアモジュールを含む請求項1に記載の装置。
  10. 前記ソフトウェアモジュールは、アップデート可能である請求項9に記載の装置。
  11. 前記/PROC仮想ファイルは、特定のオペレーティングシステムと互換性を持つ仮想ディレクトリ構造に生成される請求項1に記載の装置。
  12. 前記特定のオペレーティングシステムは、Linuxオペレーティングシステムを含む請求項11に記載の装置。
  13. 第1のインタフェースを介してネットワークと通信するための手段と、
    /PROC仮想ファイルに記憶された複数の値から複数のテストシーケンスを生成するための手段と、
    前記/PROC仮想ファイルにおける前記値の1つ以上の変更によって、前記テストシーケンスに1つ以上のエラーを作成するための手段と、
    前記ネットワークで前記テストシーケンスを含む信号を送信するための手段と、
    前記ネットワークから第2のネットワークインタフェースを介して前記テストシーケンスを含む前記信号を受信するための手段と、
    前記テストシーケンスに対する複数の応答を生成するための手段と、
    前記ネットワークで前記ネットワークと通信するための手段に前記応答を送信するための手段と、
    前記受信するための手段が前記テストシーケンスで送信された前記エラーに適切に応答したことをベリファイするための手段と、
    を備えた装置。
  14. (A)イニシエータ回路の第1のインタフェースを介してネットワークと通信し、
    (B)前記イニシエータ回路内の/PROC仮想ファイルに記憶された複数の値から複数のテストシーケンスを生成し、
    (C)前記/PROC仮想ファイルにおける前記値の1つ以上の変更によって、前記テストシーケンスに1つ以上のエラーを作成し、
    (D)前記ネットワークで前記テストシーケンスを含む信号を送信し、
    (E)前記ネットワークからターゲット回路の第2のネットワークインタフェースを介して前記テストシーケンスを含む前記信号を受信し、
    (F)前記テストシーケンスに対する複数の応答を生成し、
    (G)前記ネットワークで前記イニシエータ回路に前記応答を送信し、
    (H)前記イニシエータ回路によって、前記ターゲット回路が前記テストシーケンスで送信された前記エラーに適切に応答したことをベリファイする、
    ステップを含むネットワークを介してテストする方法。
  15. 前記テストシーケンスに挿入された前記エラーは、プロトコル固有のエラーをシミュレートする請求項14に記載の方法。
  16. 前記エラーは、前記テストシーケンスの最初の生成に含まれる請求項14に記載の方法。
  17. 前記テストシーケンスの生成に先立って前記/PROC仮想ファイルに前記エラーを生成するために前記イニシエータ回路においてソフトウェアモジュールを実行するステップを更に含む請求項14に記載の方法。
  18. 前記テストシーケンスは、第1の状態において生成され、
    第2の状態において前記イニシエータ回路で前記値からエラーフリーシーケンスを生成するステップを更に含む請求項14に記載の方法。
  19. 前記ターゲット回路で前記エラーフリーシーケンスに応じた複数の応答シーケンスを生成し、
    前記応答シーケンスに1つ以上のエラーを作成する、
    ステップを更に含む請求項18に記載の方法。
  20. 前記イニシエータ回路に前記応答シーケンスを送信し、
    前記イニシエータ回路が前記応答シーケンスにおいて前記応答エラーを適切に扱う場合にベリファイする、
    ステップを更に含む請求項19に記載の方法。
JP2011518689A 2008-07-15 2008-08-21 記憶域ネットワークにおけるコンポーネントの認証中にプロトコル固有のエラーを挿入するためのシステム Expired - Fee Related JP5364161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8080608P 2008-07-15 2008-07-15
US61/080,806 2008-07-15
PCT/US2008/009972 WO2010008367A1 (en) 2008-07-15 2008-08-21 System for injecting protocol specific errors during the certification of components in a storage area network

Publications (3)

Publication Number Publication Date
JP2011528466A JP2011528466A (ja) 2011-11-17
JP2011528466A5 JP2011528466A5 (ja) 2012-06-28
JP5364161B2 true JP5364161B2 (ja) 2013-12-11

Family

ID=41550578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518689A Expired - Fee Related JP5364161B2 (ja) 2008-07-15 2008-08-21 記憶域ネットワークにおけるコンポーネントの認証中にプロトコル固有のエラーを挿入するためのシステム

Country Status (7)

Country Link
US (2) US8489935B2 (ja)
EP (1) EP2300932A4 (ja)
JP (1) JP5364161B2 (ja)
KR (1) KR101331123B1 (ja)
CN (1) CN102089756A (ja)
TW (1) TWI404383B (ja)
WO (1) WO2010008367A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594618A (zh) * 2012-01-31 2012-07-18 浪潮(北京)电子信息产业有限公司 实现存储局域网络存储设备测试的方法及装置
CN103475552B (zh) * 2012-06-05 2017-05-31 帝斯贝思数字信号处理和控制工程有限公司 用于干扰控制装置的总线通信的方法
US9003238B2 (en) 2012-12-06 2015-04-07 Compellent Technologies Systems and methods for error simulation and code testing
US9092312B2 (en) 2012-12-14 2015-07-28 International Business Machines Corporation System and method to inject a bit error on a bus lane
CN103023723B (zh) * 2012-12-14 2015-11-18 创新科软件技术(深圳)有限公司 一种linux环境下进行iSCSI多路径测试的方法
US11023341B2 (en) 2019-02-15 2021-06-01 International Business Machines Corporation Injection of simulated hardware failure(s) in a file system for establishing file system tolerance-to-storage-failure(s)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3337508B2 (ja) * 1993-01-20 2002-10-21 富士通株式会社 単一cpuによる疑似複数ホストテスト方法
US5574855A (en) 1995-05-15 1996-11-12 Emc Corporation Method and apparatus for testing raid systems
US5819071A (en) * 1996-05-01 1998-10-06 Jet Propulsion Laboratory Remote simulation of data transmission
JP3549702B2 (ja) * 1997-04-30 2004-08-04 沖電気工業株式会社 バス制御回路及びその試験方法
US6233073B1 (en) * 1998-07-30 2001-05-15 International Business Machines Corporation Diagnostic injection of transmission errors in fiber optic networks
US6304984B1 (en) * 1998-09-29 2001-10-16 International Business Machines Corporation Method and system for injecting errors to a device within a computer system
US6490544B1 (en) * 2000-02-04 2002-12-03 Hewlett-Packard Company System for testing a multi-tasking computing device
AU2001243597A1 (en) * 2000-03-03 2001-09-17 Radiant Logic, Inc. System and method for providing access to databases via directories and other hierarchical structures and interfaces
US7185232B1 (en) * 2001-02-28 2007-02-27 Cenzic, Inc. Fault injection methods and apparatus
GB2376612B (en) * 2001-06-15 2004-06-09 Ibm Method and apparatus for fault location in a loop network
JP2003044369A (ja) * 2001-07-27 2003-02-14 Fujitsu Ltd 擬似i/oシステムおよび擬似i/o方法
JP2003044420A (ja) * 2001-07-27 2003-02-14 Fujitsu Ltd デバイスドライバ装置
US7433948B2 (en) * 2002-01-23 2008-10-07 Cisco Technology, Inc. Methods and apparatus for implementing virtualization of storage within a storage area network
US7231558B2 (en) * 2002-03-18 2007-06-12 Finisar Corporation System and method for network error rate testing
US20040210623A1 (en) * 2003-03-06 2004-10-21 Aamer Hydrie Virtual network topology generation
AU2004234405A1 (en) * 2003-04-29 2004-11-11 Arqule, Inc. Antibiotic tetrahydro-beta-carboline derivatives
US7366957B2 (en) * 2003-07-31 2008-04-29 Lsi Corporation Method and apparatus for controlling SAS/fibre target behavior from a host
JP2006235665A (ja) * 2005-02-22 2006-09-07 Fujitsu Ltd コマンドテスタ
US7669095B2 (en) * 2006-02-01 2010-02-23 International Business Machines Corporation Methods and apparatus for error injection
US7529980B2 (en) * 2006-02-23 2009-05-05 Lsi Corporation Method and apparatus for injecting errors into SAS domains through SAS expanders
US7941575B2 (en) * 2006-03-03 2011-05-10 Lecroy Corporation Pause request processing for data traffic modification
US20070271082A1 (en) 2006-05-22 2007-11-22 Scott Dominguez User configurable device simulator with injection error capability
US7890810B1 (en) * 2008-02-26 2011-02-15 Network Appliance, Inc. Method and apparatus for deterministic fault injection of storage shelves in a storage subsystem

Also Published As

Publication number Publication date
US20140013152A1 (en) 2014-01-09
US8843786B2 (en) 2014-09-23
KR101331123B1 (ko) 2013-11-19
TW201004222A (en) 2010-01-16
EP2300932A1 (en) 2011-03-30
EP2300932A4 (en) 2012-05-02
TWI404383B (zh) 2013-08-01
JP2011528466A (ja) 2011-11-17
US20110099426A1 (en) 2011-04-28
KR20110034655A (ko) 2011-04-05
CN102089756A (zh) 2011-06-08
WO2010008367A1 (en) 2010-01-21
US8489935B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
JP5364161B2 (ja) 記憶域ネットワークにおけるコンポーネントの認証中にプロトコル固有のエラーを挿入するためのシステム
US7131031B2 (en) System and method for on-line diagnosing of network interface cards
US7805514B2 (en) Accessing results of network diagnostic functions in a distributed system
US20040210665A1 (en) Protocol testing system and protocol testing method
US7886188B2 (en) System and method for distributed monitoring of a soap service
US20070097872A1 (en) Network connection apparatus testing method
WO2005022793A2 (en) Multi-purpose network diagnostic modules
WO2002087124A1 (en) Network analyzer/sniffer with multiple protocol capabilities
US10254335B2 (en) Controlling a test run on a device under test without directly controlling the test equipment within a vendor test platform testing the device under test
US20030212785A1 (en) System and method for isolating faulty connections in a storage area network
US20050204197A1 (en) Methods and structure for testing responses from SAS device controllers or expanders
US20070047448A1 (en) Network equipment testing method and system
JP2011528466A5 (ja)
WO2013064063A1 (zh) 加密机模拟测试装置及方法
US7016800B1 (en) Centralized console API testing architecture
US7168029B2 (en) Method for testing a universal serial bus host controller
CN100417100C (zh) 一种大量设备的软件仿真方法
US8355630B1 (en) Polarity inversion detection for an optical circuit switch
Attanasio et al. Coupling tools for SpaceWire on-board network: Simulation, Configuration and Validation
Olenev et al. Software-to-Hardware Tester for the STP-ISS transport protocol verification
KR20020058767A (ko) 인터넷 품질 측정 장치의 성능 측정 방법 및 장치
Van Leeuwen et al. Simulated, emulated, and physical investigative analysis (SEPIA) of networked systems
JP2023093857A (ja) 試験機器
KR100418361B1 (ko) 통신망을 통해 레이드 시스템을 원격으로 관리하는 방법
Van Leeuwen et al. BGP Analysis using System-in-the-Loop (SITL) Testbed.

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees