JP5360991B2 - Switching power supply control circuit - Google Patents

Switching power supply control circuit Download PDF

Info

Publication number
JP5360991B2
JP5360991B2 JP2009230826A JP2009230826A JP5360991B2 JP 5360991 B2 JP5360991 B2 JP 5360991B2 JP 2009230826 A JP2009230826 A JP 2009230826A JP 2009230826 A JP2009230826 A JP 2009230826A JP 5360991 B2 JP5360991 B2 JP 5360991B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
capacitor
power supply
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009230826A
Other languages
Japanese (ja)
Other versions
JP2011083055A (en
Inventor
盛治 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009230826A priority Critical patent/JP5360991B2/en
Publication of JP2011083055A publication Critical patent/JP2011083055A/en
Application granted granted Critical
Publication of JP5360991B2 publication Critical patent/JP5360991B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress a switching loss in a switch element provided in a switching power supply. <P>SOLUTION: The switching power supply 1 includes switch elements Q1 and Q2 and a control means 30 for controlling the switch elements Q1 and Q2. The switch element Q1 is switched by switch elements Q1H and Q1L provided in a control means 30, and the switch element Q2 is switched by switch elements Q2H and Q2L provided in the control means 30. A drive unit 32 provided in the control means 30 supplies switching signals for switching off the switch elements Q1H and Q2H and switching on the switch elements Q1L and Q2L to each gate, when the voltage of a terminal P3 becomes equal to or falls under Vth. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、スイッチング電源の制御回路に関する。   The present invention relates to a control circuit for a switching power supply.

従来より、直流電圧を負荷に供給する電源として、スイッチング電源が用いられている（例えば、特許文献１、２参照）。   Conventionally, a switching power supply has been used as a power supply for supplying a DC voltage to a load (for example, see Patent Documents 1 and 2).

［スイッチング電源１００の構成］
図３は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、いわゆる電流共振型のスイッチング電源であり、負荷２００に直流電圧を供給する。このスイッチング電源１００は、トランスＴと、電流電圧変換部１１０と、制御回路１２０と、高圧シフト部１４０と、出力電圧検出部１５０と、直流電源Ｖｉｎと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、抵抗Ｒ１と、フォトダイオードＰＣ１と、を備える。 [Configuration of Switching Power Supply 100]
FIG. 3 is a circuit diagram of a switching power supply 100 according to a conventional example. The switching power supply 100 is a so-called current resonance type switching power supply, and supplies a DC voltage to the load 200. The switching power supply 100 includes a transformer T, a current-voltage conversion unit 110, a control circuit 120, a high-voltage shift unit 140, an output voltage detection unit 150, a DC power supply Vin, and a switching element Q1 composed of an N-channel MOSFET. , Q2, diodes D1, D2, D3, D4, capacitors C1, C2, C3, C4, a resistor R1, and a photodiode PC1.

まず、トランスＴの１次側におけるスイッチング電源１００の構成について説明する。トランスＴの１次巻線Ｔ１の一端には、スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ１のボディーダイオードであるダイオードＤ１のアノードと、キャパシタＣ１の他方の電極と、スイッチ素子Ｑ２のドレインと、スイッチ素子Ｑ２のボディーダイオードであるダイオードＤ２のカソードと、キャパシタＣ２の一方の電極と、が接続される。スイッチ素子Ｑ１のドレインには、ダイオードＤ１のカソードと、キャパシタＣ１の一方の電極と、直流電源Ｖｉｎの正極と、が接続される。スイッチ素子Ｑ２のソースには、ダイオードＤ２のアノードと、キャパシタＣ２の他方の電極と、直流電源Ｖｉｎの負極と、が接続される。   First, the configuration of the switching power supply 100 on the primary side of the transformer T will be described. At one end of the primary winding T1 of the transformer T, the source of the switch element Q1, the anode of the diode D1, which is the body diode of the switch element Q1, the other electrode of the capacitor C1, the drain of the switch element Q2, and the switch The cathode of diode D2, which is the body diode of element Q2, is connected to one electrode of capacitor C2. The cathode of the diode D1, one electrode of the capacitor C1, and the positive electrode of the DC power source Vin are connected to the drain of the switch element Q1. The source of the switch element Q2 is connected to the anode of the diode D2, the other electrode of the capacitor C2, and the negative electrode of the DC power supply Vin.

トランスＴの１次巻線Ｔ１の他端には、キャパシタＣ３および電流電圧変換部１１０を介して、直流電源Ｖｉｎの負極が接続される。   The other end of the primary winding T1 of the transformer T is connected to the negative electrode of the DC power source Vin via the capacitor C3 and the current-voltage conversion unit 110.

制御回路１２０は、制御手段１３０と、キャパシタＣ５、Ｃ６と、抵抗Ｒ２、Ｒ３と、フォトダイオードＰＣ１と対に設けられたフォトトランジスタＰＣ２と、を備える。   The control circuit 120 includes control means 130, capacitors C5 and C6, resistors R2 and R3, and a phototransistor PC2 provided in a pair with the photodiode PC1.

制御手段１３０には、端子Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８が設けられる。端子Ｐ１には、キャパシタＣ５を介して基準電位源ＧＮＤが接続され、端子Ｐ２には、キャパシタＣ６を介して基準電位源ＧＮＤが接続される。端子Ｐ３には、抵抗Ｒ２を介して基準電位源ＧＮＤが接続されるとともに、抵抗Ｒ３およびフォトトランジスタＰＣ２を介して基準電位源ＧＮＤが接続される。端子Ｐ４には、電流電圧変換部１１０が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。端子Ｐ６には、図示しない直流電源が接続される。端子Ｐ７には、スイッチ素子Ｑ２のゲートが接続され、端子Ｐ８には、高圧シフト部１４０を介してスイッチ素子Ｑ１のゲートが接続される。   The control means 130 is provided with terminals P1, P2, P3, P4, P5, P6, P7, and P8. A reference potential source GND is connected to the terminal P1 via a capacitor C5, and a reference potential source GND is connected to the terminal P2 via a capacitor C6. A reference potential source GND is connected to the terminal P3 via a resistor R2, and a reference potential source GND is connected to the terminal P3 via a resistor R3 and a phototransistor PC2. The current-voltage conversion unit 110 is connected to the terminal P4. A reference potential source GND is connected to the terminal P5. A DC power supply (not shown) is connected to the terminal P6. The gate of the switch element Q2 is connected to the terminal P7, and the gate of the switch element Q1 is connected to the terminal P8 via the high-voltage shift unit 140.

次に、トランスＴの２次側におけるスイッチング電源１００の構成について説明する。トランスＴの第１の２次巻線Ｔ２の一端には、ダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ４のカソードと、が接続される。トランスＴの第１の２次巻線Ｔ２の他端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。   Next, the configuration of the switching power supply 100 on the secondary side of the transformer T will be described. One end of the first secondary winding T2 of the transformer T is connected to the anode of the diode D3. The cathode of the diode D3 is connected to one electrode of the capacitor C4, one end of the load 200, and the cathode of the diode D4. , Are connected. The other electrode of the capacitor C4, the other end of the load 200, and the reference potential source GND are connected to the other end of the first secondary winding T2 of the transformer T.

トランスＴの第２の２次巻線Ｔ３の一端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、ダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ３のカソードと、が接続される。   One end of the second secondary winding T3 of the transformer T is connected to the other electrode of the capacitor C4, the other end of the load 200, and the reference potential source GND. The other end of the second secondary winding T3 of the transformer T is connected to the anode of the diode D4. The cathode of the diode D4 is connected to one electrode of the capacitor C4, one end of the load 200, and the cathode of the diode D3. And are connected.

ダイオードＤ３のカソードと、ダイオードＤ４のカソードとには、出力電圧検出部１５０の第１端子が接続されるとともに、抵抗Ｒ１およびフォトダイオードＰＣ１を介して出力電圧検出部１５０の第２端子が接続される。出力電圧検出部１５０の第３端子には、基準電位源ＧＮＤが接続される。   A first terminal of the output voltage detector 150 is connected to the cathode of the diode D3 and the cathode of the diode D4, and a second terminal of the output voltage detector 150 is connected via the resistor R1 and the photodiode PC1. The A reference potential source GND is connected to the third terminal of the output voltage detector 150.

［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、制御手段１３０によりデッドタイムを挟んでスイッチ素子Ｑ１、Ｑ２を交互にオン状態にすることで、負荷２００に直流電圧を供給する。ここで、デッドタイムとは、スイッチ素子Ｑ１、Ｑ２の双方がオフとなる期間のことである。 [Operation of Switching Power Supply 100]
The switching power supply 100 having the above configuration supplies a DC voltage to the load 200 by alternately turning on the switching elements Q1 and Q2 with a dead time between the control means 130. Here, the dead time is a period during which both switch elements Q1 and Q2 are off.

スイッチ素子Ｑ１がオン状態でかつスイッチ素子Ｑ２がオフ状態である期間では、直流電源Ｖｉｎの正極から出力された電流がオン状態のスイッチ素子Ｑ１を介してトランスＴの１次巻線Ｔ１に供給され、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、他端から一端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ３ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ３が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。   In a period in which the switch element Q1 is on and the switch element Q2 is off, the current output from the positive electrode of the DC power source Vin is supplied to the primary winding T1 of the transformer T via the switch element Q1 in the on state. A current flows from one end of the primary winding T1 of the transformer T to the other end. Then, an electromotive force is generated in the first secondary winding T2 of the transformer T and the second secondary winding T3 of the transformer T so as to cause a current to flow from the other end toward the one end. In the diode D3, the anode voltage becomes higher than the cathode voltage, and the diode D3 becomes conductive. As a result, the electromotive force generated in the first secondary winding T2 of the transformer T and the second secondary winding T3 of the transformer T is rectified, smoothed by the capacitor C4, and supplied to the load 200. Is done.

スイッチ素子Ｑ１がオフ状態でかつスイッチ素子Ｑ２がオン状態である期間では、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れた期間にトランスＴに蓄えられたエネルギーにより、トランスＴの１次巻線Ｔ１からオン状態のスイッチ素子Ｑ２を介して直流電源Ｖｉｎの負極に電流が供給され、トランスＴの１次巻線Ｔ１の他端から一端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、一端から他端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ４ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ４が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。   In the period when the switch element Q1 is in the off state and the switch element Q2 is in the on state, the energy stored in the transformer T during the period when the current flows from one end to the other end of the primary winding T1 of the transformer T Current is supplied from the primary winding T1 to the negative electrode of the DC power supply Vin via the switch element Q2 in the on state, and current flows from the other end of the primary winding T1 of the transformer T to one end. Then, an electromotive force is generated in the first secondary winding T2 of the transformer T and the second secondary winding T3 of the transformer T so as to flow a current from one end to the other end. In the diode D4, the anode voltage becomes higher than the cathode voltage, and the diode D4 becomes conductive. As a result, the electromotive force generated in the first secondary winding T2 of the transformer T and the second secondary winding T3 of the transformer T is rectified, smoothed by the capacitor C4, and supplied to the load 200. Is done.

負荷２００に供給される直流電圧は、抵抗Ｒ１を介してフォトダイオードＰＣ１に供給されるとともに、出力電圧検出部１５０に供給される。出力電圧検出部１５０は、負荷２００に供給される直流電圧を監視し、この直流電圧が高くなるに従って、フォトダイオードＰＣ１に流れる電流を増加させて、フォトダイオードＰＣ１から出射される光の光量を増加させる。   The DC voltage supplied to the load 200 is supplied to the photodiode PC1 via the resistor R1 and is also supplied to the output voltage detector 150. The output voltage detector 150 monitors the DC voltage supplied to the load 200, and increases the amount of light emitted from the photodiode PC1 by increasing the current flowing through the photodiode PC1 as the DC voltage increases. Let

フォトダイオードＰＣ１から出射された光は、フォトトランジスタＰＣ２で受光される。フォトトランジスタＰＣ２に流れる電流は、受光した光の光量が増加するに従って、増加する。   The light emitted from the photodiode PC1 is received by the phototransistor PC2. The current flowing through the phototransistor PC2 increases as the amount of received light increases.

端子Ｐ３に流れる電流は、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、からなる。このため、フォトトランジスタＰＣ２に流れる電流が「０」の場合には、端子Ｐ３に流れる電流が最も小さくなる。   The current flowing through the terminal P3 includes a current flowing through the resistor R2 and a current flowing through the resistor R3 and the phototransistor PC2. For this reason, when the current flowing through the phototransistor PC2 is “0”, the current flowing through the terminal P3 is the smallest.

制御手段１３０は、端子Ｐ３に流れる電流を用いて端子Ｐ２に接続されるキャパシタＣ６を充放電する。そして、端子Ｐ２の電圧と、端子Ｐ１の電圧と、端子Ｐ４の電圧と、に応じて、スイッチ素子Ｑ１、Ｑ２をスイッチングさせる。ここで、端子Ｐ１の電圧は、キャパシタＣ５の端子間電圧に等しく、端子Ｐ２の電圧は、キャパシタＣ６の端子間電圧に等しい。また、端子Ｐ４の電圧は、トランスＴの１次巻線Ｔ１に流れる電流を電流電圧変換部１１０により電圧に変換したものであり、トランスＴの１次巻線Ｔ１に流れる電流が大きくなるに従って、高くなる。   The control means 130 charges / discharges the capacitor C6 connected to the terminal P2 using the current flowing through the terminal P3. Then, the switching elements Q1 and Q2 are switched according to the voltage at the terminal P2, the voltage at the terminal P1, and the voltage at the terminal P4. Here, the voltage at the terminal P1 is equal to the voltage between the terminals of the capacitor C5, and the voltage at the terminal P2 is equal to the voltage between the terminals of the capacitor C6. The voltage at the terminal P4 is obtained by converting the current flowing in the primary winding T1 of the transformer T into a voltage by the current-voltage conversion unit 110. As the current flowing in the primary winding T1 of the transformer T increases, Get higher.

［制御手段１３０の構成］
図４は、制御手段１３０を備える制御回路１２０の回路図である。制御手段１３０は、基準電圧生成部１３１と、駆動部１３２と、制御部１３３と、ソフトスタート制御部１３４と、比較器ＣＭＰ１と、直流電源Ｖｒｅｆ１と、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｈ、Ｑ２Ｈと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｌ、Ｑ２Ｌと、を備える。 [Configuration of Control Unit 130]
FIG. 4 is a circuit diagram of the control circuit 120 including the control unit 130. The control means 130 includes a reference voltage generation unit 131, a drive unit 132, a control unit 133, a soft start control unit 134, a comparator CMP1, a DC power supply Vref1, and a switch element Q1H composed of a P-channel MOSFET. Q2H and switch elements Q1L and Q2L configured by N-channel MOSFETs.

端子Ｐ１には、制御部１３３に接続されたソフトスタート制御部１３４が接続される。端子Ｐ２、Ｐ３には、駆動部１３２に接続された制御部１３３が接続される。   A soft start control unit 134 connected to the control unit 133 is connected to the terminal P1. A control unit 133 connected to the drive unit 132 is connected to the terminals P2 and P3.

端子Ｐ４には、比較器ＣＭＰ１の非反転入力端子が接続される。比較器ＣＭＰ１の反転入力端子には、直流電源Ｖｒｅｆ１の正極が接続され、直流電源Ｖｒｅｆ１の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ１の出力端子には、制御部１３３が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。   A non-inverting input terminal of the comparator CMP1 is connected to the terminal P4. A positive electrode of the DC power supply Vref1 is connected to the inverting input terminal of the comparator CMP1, and a reference potential source GND is connected to the negative electrode of the DC power supply Vref1. The control unit 133 is connected to the output terminal of the comparator CMP1. A reference potential source GND is connected to the terminal P5.

端子Ｐ６には、駆動部１３２に接続された基準電圧生成部１３１と、スイッチ素子Ｑ１Ｈのソースと、スイッチ素子Ｑ２Ｈのソースと、が接続される。スイッチ素子Ｑ１Ｈのドレインには、スイッチ素子Ｑ１Ｌのドレインと、端子Ｐ８と、が接続される。スイッチ素子Ｑ２Ｈのドレインには、スイッチ素子Ｑ２Ｌのドレインと、端子Ｐ７と、が接続される。スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのそれぞれのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートには、駆動部１３２が接続される。   The reference voltage generation unit 131 connected to the drive unit 132, the source of the switch element Q1H, and the source of the switch element Q2H are connected to the terminal P6. The drain of the switch element Q1H is connected to the drain of the switch element Q1L and the terminal P8. The drain of the switch element Q2H is connected to the drain of the switch element Q2L and the terminal P7. A reference potential source GND is connected to the sources of the switch elements Q1L and Q2L. A drive unit 132 is connected to each gate of the switch elements Q1H, Q1L, Q2H, and Q2L.

［制御手段１３０の動作］
基準電圧生成部１３１は、端子Ｐ６に入力される電圧から基準電圧を生成し、駆動部１３２に供給する。 [Operation of Control Unit 130]
The reference voltage generation unit 131 generates a reference voltage from the voltage input to the terminal P6 and supplies the reference voltage to the drive unit 132.

比較器ＣＭＰ１は、端子Ｐ４の電圧と、直流電源Ｖｒｅｆ１の正極の電圧と、を比較する。そして、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高い場合には、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、Ｈレベル電圧を出力する。一方、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高くはない場合には、過度な電流がトランスＴの１次巻線Ｔ１に流れてはいないと判定し、Ｌレベル電圧を出力する。   The comparator CMP1 compares the voltage at the terminal P4 with the positive voltage of the DC power supply Vref1. When the voltage at the terminal P4 is higher than the positive voltage of the DC power supply Vref1, it is determined that an excessive current larger than a predetermined current flows in the primary winding T1 of the transformer T, and the H level voltage is set. Output. On the other hand, when the voltage at the terminal P4 is not higher than the voltage of the positive electrode of the DC power supply Vref1, it is determined that excessive current does not flow through the primary winding T1 of the transformer T, and an L level voltage is output.

ソフトスタート制御部１３４は、端子Ｐ１に接続されるキャパシタＣ５を充電するとともに、端子Ｐ１の電圧を制御部１３３に送信する。キャパシタＣ５の充電は、制御手段１３０の動作が開始されると、開始される。   The soft start control unit 134 charges the capacitor C5 connected to the terminal P1, and transmits the voltage at the terminal P1 to the control unit 133. Charging of the capacitor C5 is started when the operation of the control means 130 is started.

制御部１３３は、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、以下のように、端子Ｐ２の電圧に応じてキャパシタＣ６を充放電し、端子Ｐ２の電圧に基づいて駆動パルス信号を生成して駆動部１３２に供給する。また、端子Ｐ１の電圧が高くなるに従って、生成する駆動パルス信号の周波数を低くする。   The controller 133 charges and discharges the capacitor C6 in accordance with the voltage at the terminal P2 and supplies a drive pulse signal based on the voltage at the terminal P2 as follows, during the period when the L level voltage is supplied from the comparator CMP1. Generated and supplied to the drive unit 132. Further, the frequency of the drive pulse signal to be generated is lowered as the voltage at the terminal P1 increases.

比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、制御部１３３、端子Ｐ３の順に、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、を合わせた電流である吐出し電流が流れ続ける。この端子Ｐ３からの吐出し電流は、制御部１３３で変換され、制御部１３３、端子Ｐ２、キャパシタＣ６の順に流れる。これによれば、端子Ｐ３からの吐出し電流により、キャパシタＣ６が充電される。   During the period when the L level voltage is supplied from the comparator CMP1, the discharge is a current obtained by combining the current flowing through the resistor R2 and the current flowing through the resistor R3 and the phototransistor PC2 in order of the control unit 133 and the terminal P3. Current continues to flow. The discharge current from the terminal P3 is converted by the control unit 133 and flows in the order of the control unit 133, the terminal P2, and the capacitor C6. According to this, the capacitor C6 is charged by the discharge current from the terminal P3.

キャパシタＣ６が充電されることで、端子Ｐ２の電圧が第１電圧より高い第２電圧まで上昇すると、制御部１３３により設定されている吸い込み電流が、キャパシタＣ６から、端子Ｐ２、制御部１３３の順に流れる。ここで、端子Ｐ２に流れる吸い込み電流は、端子Ｐ３からの吐出し電流と比べて大きく設定されているものとする。このため、制御部１３３が端子Ｐ２に吸い込み電流を流し始めると、キャパシタＣ６が放電され、端子Ｐ２の電圧が低下する。   When the voltage of the terminal P2 rises to a second voltage higher than the first voltage by charging the capacitor C6, the sink current set by the control unit 133 is changed from the capacitor C6 to the terminal P2 and the control unit 133 in this order. Flowing. Here, it is assumed that the suction current flowing through the terminal P2 is set larger than the discharge current from the terminal P3. For this reason, when the control unit 133 starts to draw the current into the terminal P2, the capacitor C6 is discharged, and the voltage at the terminal P2 decreases.

キャパシタＣ６が放電されることで、端子Ｐ２の電圧が第１電圧まで低下すると、制御部１３３が端子Ｐ２に吸い込み電流を流すのを停止する。すると、端子Ｐ３からの吐出し電流により、キャパシタＣ６が充電され、端子Ｐ２の電圧が上昇する。その後、端子Ｐ２の電圧が第２電圧まで上昇すると、再度、上述のように制御部１３３により端子Ｐ２に吸い込み放電電流が流れ、その結果、端子Ｐ２の電圧が低下する。   When the voltage at the terminal P2 is reduced to the first voltage due to the discharge of the capacitor C6, the control unit 133 stops the sink current from flowing into the terminal P2. Then, the capacitor C6 is charged by the discharge current from the terminal P3, and the voltage at the terminal P2 rises. Thereafter, when the voltage at the terminal P2 rises to the second voltage, the controller 133 again draws the sink current into the terminal P2 as described above, and as a result, the voltage at the terminal P2 decreases.

以上によれば、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、キャパシタＣ６の充電が継続して行われている。そして、端子Ｐ２の電圧が第１電圧から第２電圧まで上昇すると、キャパシタＣ６の放電が開始されて端子Ｐ２の電圧が低下し、端子Ｐ２の電圧が第１電圧まで低下すると、キャパシタＣ６の放電が停止される。   As described above, the capacitor C6 is continuously charged during the period when the L level voltage is supplied from the comparator CMP1. Then, when the voltage at the terminal P2 rises from the first voltage to the second voltage, the discharge of the capacitor C6 is started and the voltage at the terminal P2 falls, and when the voltage at the terminal P2 falls to the first voltage, the discharge of the capacitor C6. Is stopped.

一方、制御部１３３は、比較器ＣＭＰ１からＨレベル電圧が供給されると、端子Ｐ２に吸い込み電流を流してキャパシタＣ６の放電を行い、駆動停止信号を駆動部１３２に供給する。   On the other hand, when the H level voltage is supplied from the comparator CMP1, the control unit 133 causes the sink current to flow through the terminal P2, discharges the capacitor C6, and supplies a drive stop signal to the drive unit 132.

駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を供給する。ただし、制御部１３３から駆動停止信号が供給されると、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌをオフ状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌをオン状態にするスイッチング信号を供給する。   In response to the drive pulse signal supplied from the control unit 133, the drive unit 132 alternately turns on the switch elements Q1H and Q1L at the gates of the switch elements Q1H, Q1L, Q2H, and Q2L and switches the switch element Q2H. , Q2L is supplied with a switching signal for alternately turning it off. However, when a drive stop signal is supplied from the control unit 133, the switch elements Q1H, Q1L are turned off and the switch elements Q2H, Q2L are turned on at the gates of the switch elements Q1H, Q1L, Q2H, Q2L. A switching signal is supplied.

特開２００７−２１５３１６号公報JP 2007-215316 A 特開平９−９６１６号公報Japanese Patent Laid-Open No. 9-9616

上述のスイッチング電源１００では、制御手段１３０に設けられた端子Ｐ３が、基準電位源ＧＮＤに接続された端子Ｐ５等の低インピーダンス端子と短絡してしまったり、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生してしまったりした場合、端子Ｐ３の電圧が低下して、端子Ｐ３からの吐出し電流が極端に増加する。   In the switching power supply 100 described above, the terminal P3 provided in the control means 130 is short-circuited with a low impedance terminal such as the terminal P5 connected to the reference potential source GND, or there is an abnormality in the photodiode PC1 or the phototransistor PC2. If it occurs, the voltage at the terminal P3 decreases, and the discharge current from the terminal P3 increases extremely.

図５は、従来例に係るスイッチング電源１００のタイミングチャートである。ＶＧＱ１は、スイッチ素子Ｑ１のゲート電圧を示し、ＶＧＱ２は、スイッチ素子Ｑ２のゲート電圧を示す。ＩＤＱ１は、スイッチ素子Ｑ１のドレイン電流を示し、ＩＤＱ２は、スイッチ素子Ｑ２のドレイン電流を示す。ＶＰ３は、端子Ｐ３の電圧を示し、ＶＰ１は、端子Ｐ１の電圧を示す。また、時刻ｔ１１より以前の期間と、時刻ｔ１２より以後の期間とは、定常状態であり、時刻ｔ１１〜ｔ１２までの期間は、端子Ｐ３からの吐出し電流が極端に増加している異常状態であるものとする。 FIG. 5 is a timing chart of the switching power supply 100 according to the conventional example. VG Q1 represents the gate voltage of the switch element Q1, and VG Q2 represents the gate voltage of the switch element Q2. ID Q1 indicates the drain current of the switch element Q1, and ID Q2 indicates the drain current of the switch element Q2. V P3 indicates the voltage at the terminal P3, and V P1 indicates the voltage at the terminal P1. The period before time t11 and the period after time t12 are in a steady state, and the period from time t11 to t12 is an abnormal state in which the discharge current from the terminal P3 is extremely increased. It shall be.

時刻ｔ１１より以前の期間では、端子Ｐ３の電圧ＶＰ３が「０」より高いＶ１である。また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号が供給される。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。 In the previous period from the time t11, the voltage V P3 of the terminal P3 is higher than "0" V1. Further, a switching signal for alternately turning on the switch elements Q1H and Q1L and turning off the switch elements Q2H and Q2L is supplied from the drive unit 32 to the gates of the switch elements Q1H, Q1L, Q2H, and Q2L. Is done. Therefore, current alternately alternately VGH next by the voltage VG Q2 of the gate voltage VG Q1 and switching element Q2 of the gate of the switch element Q1 is with dead time, to the drains of switching elements Q2 of the switching element Q1 Flows.

時刻ｔ１１において、異常状態が開始されると、端子Ｐ３の電圧ＶＰ３が「０」となり、端子Ｐ２に接続されたキャパシタＣ６が急激に充電される。すると、異常状態が開始される前と比べて、端子Ｐ２の電圧が第１電圧から第２電圧まで上昇する時間が短くなるので、端子Ｐ２の電圧の変化する周期が短くなる。 When an abnormal state is started at time t11, the voltage V P3 at the terminal P3 becomes “0”, and the capacitor C6 connected to the terminal P2 is rapidly charged. Then, since the time during which the voltage at the terminal P2 rises from the first voltage to the second voltage is shortened compared to before the abnormal state is started, the period at which the voltage at the terminal P2 changes becomes shorter.

ここで、上述のように、制御部１３３は、端子Ｐ２の電圧に基づいて駆動パルス信号を生成する。このため、異常状態が開始されると、駆動パルス信号の周波数は、異常状態が開始される前と比べて高くなる。   Here, as described above, the control unit 133 generates a drive pulse signal based on the voltage at the terminal P2. For this reason, when the abnormal state is started, the frequency of the drive pulse signal becomes higher than before the abnormal state is started.

また、上述のように、駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を、それぞれのゲートに供給する。このため、異常状態が開始されると、スイッチング信号の周波数は、異常状態が開始される前と比べて高くなる。   Further, as described above, the drive unit 132 alternately turns on the switch elements Q1H and Q1L and turns off the switch elements Q2H and Q2L in response to the drive pulse signal supplied from the control unit 133. A switching signal is supplied to each gate. For this reason, when the abnormal state is started, the frequency of the switching signal becomes higher than before the abnormal state is started.

以上によれば、時刻ｔ１１〜ｔ１２までの期間では、スイッチ素子Ｑ１のゲート電圧ＶＧＱ１と、スイッチ素子Ｑ２のゲート電圧ＶＧＱ２と、のそれぞれがＶＧＨからＶＧＬに変化したり、ＶＧＬからＶＧＨに変化したりする周波数は、時刻ｔ１１より以前の期間と比べて高くなる。このため、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数は、時刻ｔ１１より以前の期間と比べて高くなる。また、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとには交互に、時刻ｔ１１より以前の期間と比べてピーク値の低い電流が流れる。 According to the above, in the period from time t11 to t12, the gate voltage VG Q1 of the switch element Q1 and the gate voltage VG Q2 of the switch element Q2 change from VGH to VGL, or change from VGL to VGH. The frequency to be increased is higher than the period before time t11. For this reason, the switching frequency of the switch elements Q1 and Q2 is higher than the period before the time t11. Also, a current having a lower peak value flows through the drain of the switch element Q1 and the drain of the switch element Q2 alternately than in the period before time t11.

時刻ｔ１２において、異常状態が終了すると、端子Ｐ３の電圧ＶＰ３は、Ｖ１となる。すると、時刻ｔ１１より以前の期間と同様に、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れることになる。 When the abnormal state ends at time t12, the voltage V P3 at the terminal P3 becomes V1. Then, as in the period before time t11, the gate voltage VG Q1 of the switch element Q1 and the gate voltage VG Q2 of the switch element Q2 alternately become VGH across the dead time, and the drain of the switch element Q1 and the switch Current flows alternately to the drain of the element Q2.

以上のように、端子Ｐ３に流れる充電電流が極端に増加した状態では、極端に増加していない状態と比べて、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなる。ところが、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に高くなってしまうと、デッドタイムが不足してしまい、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）を行うことが困難となる場合がある。ＺＶＳを行うことができないと、スイッチ素子Ｑ１、Ｑ２のそれぞれでのスイッチング損失が増加し、発熱量が増大するおそれがある。   As described above, when the charging current flowing through the terminal P3 is extremely increased, the switching frequencies of the switching elements Q1 and Q2 are higher than in a state where the charging current is not extremely increased. However, if the switching frequency of the switching elements Q1 and Q2 becomes higher than necessary, the dead time may be insufficient, and it may be difficult to perform ZVS (Zero Voltage Switching). If ZVS cannot be performed, the switching loss in each of the switch elements Q1 and Q2 increases, and there is a possibility that the amount of heat generation increases.

なお、発振周波数を制御する抵抗Ｒ２と、発振周波数を制御する抵抗Ｒ３およびフォトトランジスタＰＣ２と、が端子Ｐ３という同一の端子に接続されている場合には、上述のように端子Ｐ３の電圧が低下してしまうと、抵抗Ｒ２でも、抵抗Ｒ３およびフォトトランジスタＰＣ２でも、端子Ｐ３からの吐出し電流が極端に増加するのを抑制できず、発振周波数の増加を制限することができなくなってしまう。一方、発振周波数を制御する抵抗Ｒ２と、発振周波数を制御する抵抗Ｒ３およびフォトトランジスタＰＣ２と、が互いに異なる端子に接続されている場合には、抵抗Ｒ２が接続される端子と、抵抗Ｒ３およびフォトトランジスタＰＣ２が接続される端子と、のうちいずれか一方の端子の電圧が低下しても、他方の端子に接続されている抵抗（抵抗Ｒ２または抵抗Ｒ３）により、上述の吐出し電流が極端に増加するのを抑制できるため、発振周波数の増加が制限される。以上によれば、特に、抵抗Ｒ２と、抵抗Ｒ３およびフォトトランジスタＰＣ２と、が同一の端子に接続されている場合には、互いに異なる端子に接続されている場合と比べて、発振周波数がさらに高くなり、さらに発熱量が増大するおそれがある。   When the resistor R2 that controls the oscillation frequency, the resistor R3 that controls the oscillation frequency, and the phototransistor PC2 are connected to the same terminal as the terminal P3, the voltage at the terminal P3 decreases as described above. As a result, neither the resistor R2 nor the resistor R3 and the phototransistor PC2 can suppress an excessive increase in the discharge current from the terminal P3, and the increase in the oscillation frequency cannot be restricted. On the other hand, when the resistor R2 that controls the oscillation frequency, the resistor R3 that controls the oscillation frequency, and the phototransistor PC2 are connected to different terminals, the terminal to which the resistor R2 is connected, the resistor R3, and the phototransistor Even if the voltage at one of the terminals to which the transistor PC2 is connected decreases, the discharge current described above becomes extremely high due to the resistance (resistor R2 or R3) connected to the other terminal. Since the increase can be suppressed, an increase in the oscillation frequency is limited. According to the above, in particular, when the resistor R2, the resistor R3, and the phototransistor PC2 are connected to the same terminal, the oscillation frequency is higher than that when they are connected to different terminals. In addition, the amount of heat generated may increase.

上述の課題を鑑み、本発明は、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制することを目的とする。   In view of the above-described problems, an object of the present invention is to suppress switching loss in a switch element provided in a switching power supply.

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、第１端子および第２端子を有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、前記制御手段の外部に設けられた第１キャパシタと、前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、前記第２端子から吐出される電流量に応じて前記第１端子から吐出される電流量を決定する、前記制御手段の内部に設けられた吐出し電流決定手段を含んで構成され、当該吐出し電流決定手段により決定された電流量の充電電流を前記第１端子を介して前記第１キャパシタに流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、を備え、前記制御手段は、前記第２端子の電圧が予め定めた値以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路を提案している。 The present invention proposes the following items in order to solve the above-described problems.
(1) The present invention is a control circuit for controlling an oscillation frequency of a switching power supply including at least one switch element, and has a first terminal and a second terminal, and controls on / off of the switch element. A control means for supplying a control signal to the switch element to control the oscillation frequency of the switching power supply; a first capacitor provided outside the control means; and a first capacitor provided inside the control means. A first capacitor discharging means for discharging the charge of the first capacitor through the terminal; and the control means for determining the amount of current discharged from the first terminal according to the amount of current discharged from the second terminal. A discharge current determining means provided inside the battery, and charging current of the amount of current determined by the discharge current determining means via the first terminal. The first capacitor charging means for charging the first capacitor by flowing through the capacitor and the voltage of the first terminal provided inside the control means and changing according to the voltage across the terminals of the first capacitor. Control signal generating means for generating the control signal, and the control means stops the switching of the switch element when the voltage of the second terminal becomes a predetermined value or less. A power supply control circuit is proposed.

この発明によれば、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路に、第１端子および第２端子を有する制御手段と、制御手段の外部に設けられた第１キャパシタと、制御手段の内部に設けられた第１キャパシタ放電手段と、第１キャパシタ充電手段と、制御手段の内部に設けられた制御信号生成手段と、を設けた。そして、制御手段により、スイッチ素子のオンオフを制御する制御信号をこのスイッチ素子に供給して、スイッチング電源の発振周波数を制御することとした。また、第１キャパシタ放電手段により、第１端子を介して第１キャパシタの電荷を放出することとした。また、第１キャパシタ充電手段に、制御手段の内部に設けられた吐出し電流決定手段を設けた。そして、吐出し電流決定手段により、第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定し、第１キャパシタ充電手段により、吐出し電流決定手段により決定された電流量の充電電流を第１端子を介して第１キャパシタに流すことで、第１キャパシタを充電することとした。また、制御信号生成手段により、第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、制御信号を生成することとした。さらに、第２端子の電圧が予め定めた値以下になると、制御手段によりスイッチ素子のスイッチングを停止させることとした。   According to the present invention, the control circuit for controlling the oscillation frequency of the switching power supply having at least one switching element includes the control means having the first terminal and the second terminal, and the first provided outside the control means. One capacitor, a first capacitor discharging means provided in the control means, a first capacitor charging means, and a control signal generating means provided in the control means are provided. The control means supplies a control signal for controlling on / off of the switch element to the switch element to control the oscillation frequency of the switching power supply. In addition, the first capacitor discharge means discharges the charge of the first capacitor through the first terminal. The first capacitor charging means is provided with discharge current determining means provided inside the control means. The discharge current determining means determines the amount of current discharged from the first terminal according to the amount of current discharged from the second terminal, and the first capacitor charging means determines the discharge current determining means. The first capacitor was charged by flowing a charging current of a current amount through the first terminal to the first capacitor. In addition, the control signal generating means generates the control signal based on the voltage at the first terminal that changes in accordance with the voltage across the terminals of the first capacitor. Further, when the voltage at the second terminal is equal to or lower than a predetermined value, the switching of the switch element is stopped by the control means.

このため、従来例に係る端子Ｐ３に相当する第２端子と低インピーダンスの端子とが短絡するといったことにより、第２端子の電圧が低下すると、第２端子からの吐出し電流が極端に増加する。そして、第２端子の電圧が予め定めた値以下になると、制御手段により、スイッチ素子のスイッチングが停止される。したがって、第２端子からの吐出し電流が極端に増加した状態で、スイッチング電源に設けられたスイッチ素子のスイッチング周波数が高くなるのを防止できるので、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。   For this reason, when the voltage of the second terminal decreases due to a short circuit between the second terminal corresponding to the terminal P3 according to the conventional example and the low impedance terminal, the discharge current from the second terminal increases extremely. . And when the voltage of the 2nd terminal becomes below a predetermined value, switching of a switch element is stopped by a control means. Accordingly, since the switching frequency of the switch element provided in the switching power supply can be prevented from being increased in a state where the discharge current from the second terminal is extremely increased, the switching loss in the switch element provided in the switching power supply is prevented. Can be suppressed.

（２）本発明は、（１）のスイッチング電源の制御回路について、前記制御手段は、第３端子を備え、前記制御手段の外部に設けられた第２キャパシタと、前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、前記第２端子の電圧が前記予め定めた値以下になると、前記第２キャパシタを放電する第２キャパシタ放電手段と、前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、を備えることを特徴とするスイッチング電源の制御回路を提案している。   (2) The present invention provides the control circuit for the switching power supply of (1), wherein the control means includes a third terminal, and is provided inside the control means with a second capacitor provided outside the control means. When a charging current is passed through the second capacitor through the third terminal, the second capacitor charging means for charging the second capacitor and the voltage at the second terminal are equal to or lower than the predetermined value. A control signal frequency variable for increasing the frequency of the control signal as the voltage of the second capacitor discharging means for discharging the second capacitor and the voltage at the third terminal that changes in accordance with the voltage across the terminals of the second capacitor decreases. And a control circuit for a switching power supply characterized by comprising:

ここで、従来例に係るスイッチング電源１００の制御回路１２０では、端子Ｐ３からの吐出し電流が、異常状態となることにより極端に増加した後に、定常状態となることにより減少すると、図５の範囲Ｘや範囲Ｙのように、スイッチ素子Ｑ１やスイッチ素子Ｑ２に急峻な傾きのサージ電流が流れ、スイッチ素子Ｑ１に流れるドレイン電流ＩＤＱ１や、スイッチ素子Ｑ２に流れるドレイン電流ＩＤＱ２のピーク値が、極端に大きくなってしまう。これは、異常状態から定常状態に移行する際に、端子Ｐ１の電圧ＶＰ１が高いので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に低くなり、共振はずれが発生してしまうためである。 Here, in the control circuit 120 of the switching power supply 100 according to the conventional example, when the discharge current from the terminal P3 increases extremely due to the abnormal state and then decreases due to the steady state, the range shown in FIG. As in X and range Y, a surge current having a steep slope flows through the switch element Q1 and the switch element Q2, and the drain current ID Q1 flowing through the switch element Q1 and the peak value of the drain current ID Q2 flowing through the switch element Q2 are It becomes extremely large. This is because when switching from the abnormal state to the steady state, the voltage V P1 at the terminal P1 is high, so that the switching frequency of the switch elements Q1 and Q2 becomes lower than necessary, and resonance is lost.

そこで、この発明によれば、制御手段に第３端子を設け、スイッチング電源の制御回路に、制御手段の外部に設けられた第２キャパシタと、制御手段の内部に設けられた第２キャパシタ充電手段と、第２キャパシタ放電手段と、制御信号周波数可変手段と、を設けた。そして、第２キャパシタ充電手段により、第３端子を介して第２キャパシタに充電電流を流すことで、第２キャパシタを充電することとした。また、第２キャパシタ放電手段により、第２端子の電圧が予め定めた値以下になると、第２キャパシタを放電することとした。また、制御信号周波数可変手段により、第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、制御信号の周波数を高くすることとした。   Therefore, according to the present invention, the control means is provided with the third terminal, the control circuit of the switching power supply is provided with the second capacitor provided outside the control means, and the second capacitor charging means provided inside the control means. And second capacitor discharging means and control signal frequency varying means. Then, the second capacitor is charged by flowing a charging current to the second capacitor via the third terminal by the second capacitor charging means. In addition, the second capacitor is discharged when the voltage at the second terminal falls below a predetermined value by the second capacitor discharging means. Further, the control signal frequency variable means increases the frequency of the control signal as the voltage at the third terminal, which changes in accordance with the voltage across the second capacitor, decreases.

このため、従来例に係る端子Ｐ３に相当する第２端子の電圧が予め定めた値以下になると、第２キャパシタ放電手段により、第２キャパシタが放電される。これによれば、異常状態から定常状態に移行する際には、従来と比べて第３端子の電圧が低下しているので、スイッチ素子のスイッチング周波数が必要以上に低くなってしまうのを防止できる。したがって、共振はずれが発生するのを防止して、スイッチ素子に流れる電流が極端に大きくなってしまうのを防止できる。   For this reason, when the voltage of the 2nd terminal corresponding to the terminal P3 which concerns on a prior art example becomes below a predetermined value, a 2nd capacitor is discharged by a 2nd capacitor discharge means. According to this, when the transition from the abnormal state to the steady state is performed, the voltage at the third terminal is reduced as compared with the conventional case, so that the switching frequency of the switch element can be prevented from becoming unnecessarily low. . Therefore, it is possible to prevent the occurrence of the resonance deviation and to prevent the current flowing through the switch element from becoming extremely large.

（３）本発明は、（１）または（２）のスイッチング電源の制御回路について、前記制御信号生成手段は、前記第２端子の電圧が前記予め定めた値以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とするスイッチング電源の制御回路を提案している。   (3) In the control circuit for the switching power supply according to (1) or (2), the control signal generation means may be configured such that when the voltage at the second terminal becomes equal to or lower than the predetermined value, the control signal generating means A control circuit for a switching power supply that generates a control signal for maintaining a voltage at a low level is proposed.

この発明によれば、制御信号生成手段により、第２端子の電圧が予め定めた値以下になると、スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することとした。このため、従来例に係る端子Ｐ３に相当する第２端子の電圧が予め定めた値以下である期間において、スイッチ素子を確実にオフ状態にすることができ、スイッチング電源の誤動作を防止できる。   According to the present invention, when the voltage of the second terminal becomes equal to or lower than a predetermined value, the control signal generating means generates the control signal for maintaining the gate voltage of the switch element at a low level. For this reason, in the period when the voltage of the 2nd terminal corresponding to the terminal P3 which concerns on a prior art example is below a predetermined value, a switch element can be reliably made into an OFF state, and the malfunctioning of a switching power supply can be prevented.

本発明によれば、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。   ADVANTAGE OF THE INVENTION According to this invention, the switching loss in the switch element provided in switching power supply can be suppressed.

本発明の一実施形態に係る制御回路の回路図である。It is a circuit diagram of a control circuit concerning one embodiment of the present invention. 前記制御回路を備えるスイッチング電源のタイミングチャートである。It is a timing chart of a switching power supply provided with the control circuit. 従来例に係るスイッチング電源の回路図である。It is a circuit diagram of the switching power supply concerning a prior art example. 前記スイッチング電源が備える制御回路の回路図である。It is a circuit diagram of a control circuit with which the switching power supply is provided. 前記スイッチング電源のタイミングチャートである。It is a timing chart of the switching power supply.

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the following embodiments can be appropriately replaced with existing constituent elements, and various variations including combinations with other existing constituent elements are possible. Accordingly, the description of the following embodiments does not limit the contents of the invention described in the claims.

［制御回路２０の構成］
図１は、本発明の一実施形態に係る制御回路２０の回路図である。制御回路２０は、図４に示した従来例に係る制御回路１２０とは、制御手段３０の構成が異なる。なお、制御回路２０において、制御回路１２０と同一構成要件については、同一符号を付し、その説明を省略する。また、図３に示した従来例に係るスイッチング電源１００について、制御回路１２０の代わりに制御回路２０を設けたものを、スイッチング電源１とする。 [Configuration of Control Circuit 20]
FIG. 1 is a circuit diagram of a control circuit 20 according to an embodiment of the present invention. The control circuit 20 differs from the control circuit 120 according to the conventional example shown in FIG. In the control circuit 20, the same components as those of the control circuit 120 are denoted by the same reference numerals, and the description thereof is omitted. Further, in the switching power supply 100 according to the conventional example shown in FIG.

［制御手段３０の構成］
制御手段３０は、図４に示した従来例に係る制御手段１３０とは、比較器ＣＭＰ２、直流電源Ｖｒｅｆ２、およびタイマ３５を備える点と、駆動部３２およびソフトスタート制御部３４の動作と、が異なる。 [Configuration of Control Unit 30]
The control means 30 is different from the control means 130 according to the conventional example shown in FIG. 4 in that it includes a comparator CMP2, a DC power supply Vref2, and a timer 35, and the operations of the drive unit 32 and the soft start control unit 34. Different.

比較器ＣＭＰ２の非反転入力端子には、端子Ｐ３が接続される。比較器ＣＭＰ２の反転入力端子には、直流電源Ｖｒｅｆ２の正極が接続され、直流電源Ｖｒｅｆ２の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ２の出力端子には、駆動部３２が接続される。   The terminal P3 is connected to the non-inverting input terminal of the comparator CMP2. The positive input of the DC power supply Vref2 is connected to the inverting input terminal of the comparator CMP2, and the reference potential source GND is connected to the negative electrode of the DC power supply Vref2. The drive unit 32 is connected to the output terminal of the comparator CMP2.

タイマ３５には、端子Ｐ１と、比較器ＣＭＰ１の出力端子と、駆動部３２と、が接続される。ソフトスタート制御部３４には、端子Ｐ１と、制御部１３３と、駆動部３２と、が接続される。なお、本発明の一実施形態に係る制御回路２０において、制御部１３３、駆動部３２、ソフトスタート制御部３４、および比較器ＣＭＰ２は、本発明の制御手段に相当する部分を構成する。制御部１３３は、本発明の第１キャパシタ充電手段、第１キャパシタ放電手段、および吐出し電流決定手段に相当する部分を構成する。制御部１３３および駆動部３２は、本発明の制御信号生成手段に相当する部分を構成する。制御部１３３およびソフトスタート制御部３４は、本発明の第２キャパシタ充電手段および第２キャパシタ放電手段に相当する部分を構成する。制御部１３３、駆動部３２、およびソフトスタート制御部３４は、本発明の制御信号周波数可変手段に相当する部分を構成する。端子Ｐ１、Ｐ２、Ｐ３のそれぞれは、本発明の第３端子、第１端子、および第２端子のそれぞれに相当する。キャパシタＣ５、Ｃ６のそれぞれは、本発明の第２キャパシタおよび第１キャパシタのそれぞれに相当する。   The timer 35 is connected to the terminal P1, the output terminal of the comparator CMP1, and the drive unit 32. The soft start control unit 34 is connected to the terminal P1, the control unit 133, and the drive unit 32. In the control circuit 20 according to the embodiment of the present invention, the control unit 133, the drive unit 32, the soft start control unit 34, and the comparator CMP2 constitute a part corresponding to the control means of the present invention. The controller 133 constitutes portions corresponding to the first capacitor charging means, the first capacitor discharging means, and the discharge current determining means of the present invention. The control part 133 and the drive part 32 comprise the part corresponded to the control signal production | generation means of this invention. The controller 133 and the soft start controller 34 constitute parts corresponding to the second capacitor charging means and the second capacitor discharging means of the present invention. The control part 133, the drive part 32, and the soft start control part 34 comprise the part corresponded to the control signal frequency variable means of this invention. Each of the terminals P1, P2, and P3 corresponds to the third terminal, the first terminal, and the second terminal of the present invention. Each of the capacitors C5 and C6 corresponds to each of the second capacitor and the first capacitor of the present invention.

［制御手段３０の動作］
比較器ＣＭＰ２は、端子Ｐ３の電圧と、直流電源Ｖｒｅｆ２の正極の電圧と、を比較する。そして、端子Ｐ３の電圧が直流電源Ｖｒｅｆ１の正極の電圧であるＶｔｈ（後述の図２参照）以下の場合には、端子Ｐ３からの吐出し電流が極端に増加していると判定し、Ｈレベル電圧を出力する。一方、端子Ｐ３の電圧がＶｔｈより高い場合には、端子Ｐ３からの吐出し電流が極端に増加してはいないと判定し、Ｌレベル電圧を出力する。 [Operation of Control Unit 30]
The comparator CMP2 compares the voltage at the terminal P3 with the voltage at the positive electrode of the DC power supply Vref2. When the voltage at the terminal P3 is equal to or lower than Vth (see FIG. 2 described later), which is the positive voltage of the DC power supply Vref1, it is determined that the discharge current from the terminal P3 is extremely increased, and the H level Output voltage. On the other hand, when the voltage at the terminal P3 is higher than Vth, it is determined that the discharge current from the terminal P3 has not increased extremely, and an L level voltage is output.

タイマ３５は、比較器ＣＭＰ１からＨレベル電圧が供給されると、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、端子Ｐ１に充電電流を供給して、端子Ｐ１に接続されたキャパシタＣ５を充電する。また、タイマ３５は、端子Ｐ１の電圧が予め定めた電圧より高くなると、異常が発生したと判定し、駆動部３２に駆動停止信号を供給する。   When the H level voltage is supplied from the comparator CMP1, the timer 35 determines that an excessive current larger than a predetermined current is flowing in the primary winding T1 of the transformer T, and supplies a charging current to the terminal P1. Then, the capacitor C5 connected to the terminal P1 is charged. In addition, when the voltage at the terminal P <b> 1 becomes higher than a predetermined voltage, the timer 35 determines that an abnormality has occurred and supplies a drive stop signal to the drive unit 32.

駆動部３２は、駆動部１３２と同様の動作に加えて、以下の動作を行う。駆動部３２は、比較器ＣＭＰ２からＨレベル電圧が供給される場合と、タイマ３５から駆動停止信号が供給される場合とには、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈのゲートにローレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともに、スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのゲートにハイレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にする。これによれば、基準電位源ＧＮＤとスイッチ素子Ｑ１、Ｑ２のゲートとが同電位となり、これらスイッチ素子Ｑ１、Ｑ２がオフ状態で固定される。また、駆動部３２は、比較器ＣＭＰ２からＨレベル電圧が供給される場合には、キャパシタＣ５を放電させる放電信号をソフトスタート制御部３４に供給する。   In addition to the same operation as the drive unit 132, the drive unit 32 performs the following operation. The drive unit 32 supplies a low level voltage to the gates of the switch elements Q1H and Q2H when the H level voltage is supplied from the comparator CMP2 and when the drive stop signal is supplied from the timer 35. The switch elements Q1H and Q2H are turned off and a high level voltage is supplied to the gates of the switch elements Q1L and Q2L to turn the switch elements Q1L and Q2L on. According to this, the reference potential source GND and the gates of the switch elements Q1 and Q2 have the same potential, and the switch elements Q1 and Q2 are fixed in the off state. In addition, when the H level voltage is supplied from the comparator CMP2, the driving unit 32 supplies a discharge signal for discharging the capacitor C5 to the soft start control unit 34.

ソフトスタート制御部３４は、ソフトスタート制御部１３４と同様の動作に加えて、以下の動作を行う。ソフトスタート制御部３４は、駆動部３２から放電信号が供給されると、キャパシタＣ５を放電させる。   In addition to the same operation as the soft start control unit 134, the soft start control unit 34 performs the following operation. When the discharge signal is supplied from the drive unit 32, the soft start control unit 34 discharges the capacitor C5.

図２は、スイッチング電源１のタイミングチャートである。時刻ｔ１より以前の期間と、時刻ｔ２より以後の期間とは、定常状態であり、時刻ｔ１〜ｔ２までの期間は、端子Ｐ３からの吐出し電流が極端に増加している異常状態であるものとする。   FIG. 2 is a timing chart of the switching power supply 1. The period before time t1 and the period after time t2 are steady states, and the period from time t1 to t2 is an abnormal state in which the discharge current from the terminal P3 is extremely increased. And

時刻ｔ１より以前の期間では、端子Ｐ３の電圧ＶＰ３が「０」より高いＶ１である。また、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。 In the previous period from the time t1, a voltage V P3 of the terminal P3 is higher than "0" V1. Further, alternately VGH next voltage VG Q2 of the gate voltage VG Q1 and switching element Q2 of the gate of the switching element Q1 with dead time, the current alternately to the drains of switching elements Q2 of the switching element Q1 Flowing.

時刻ｔ１において、異常状態が開始されると、端子Ｐ３の電圧ＶＰ３が「０」となるとともに、端子Ｐ２に接続されたキャパシタＣ６が急激に充電される。ここで、Ｖｔｈは、「０」より高くＶ１より低いものとすると、端子Ｐ３の電圧ＶＰ３は、時刻ｔ１においてＶｔｈ以下になる。 At time t1, when the abnormal state is started, along with the voltage V P3 terminal P3 becomes "0", the capacitor C6 which is connected to the terminal P2 is charged rapidly. Here, Vth is, when lower than V1 higher than "0", the voltage V P3 terminal P3 will hereinafter Vth at time t1.

すると、駆動部３２からソフトスタート制御部３４に、キャパシタＣ５を放電させる放電信号が供給されることとなる。このため、ソフトスタート制御部３４によりキャパシタＣ５が放電され、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、時刻ｔ１から時間が経過するに従って低下する。 Then, a discharge signal for discharging the capacitor C5 is supplied from the drive unit 32 to the soft start control unit 34. For this reason, the capacitor C5 is discharged by the soft start control unit 34, and the voltage V P1 of the terminal P1 connected to the capacitor C5 decreases as time elapses from the time t1.

また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号が供給されることとなる。このため、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧＱ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。したがって、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１と、スイッチ素子Ｑ２のドレイン電流ＩＤＱ２とは、「０」となる。 Also, a switching signal for turning off the switching elements Q1H and Q2H and turning on the switching elements Q1L and Q2L is supplied to the respective gates of the switching elements Q1H, Q1L, Q2H, and Q2L from the driving unit 32. Become. Therefore, the reference potential source GND and the gate of the switch element Q1 become the same potential via the switch element Q1L and the terminal P8, the voltage VG Q1 of the gate of the switch element Q1 becomes VGL, and the switch element Q1 is turned off. . Further, the reference potential source GND and the gate of the switch element Q2 become the same potential via the switch element Q2L and the terminal P7, the voltage VG Q2 of the gate of the switch element Q2 becomes VGL, and the switch element Q2 is turned off. Therefore, the drain current ID Q1 of the switch element Q1 and the drain current ID Q2 of the switch element Q2 are “0”.

時刻ｔ２において、異常状態が終了すると、端子Ｐ３の電圧ＶＰ３は、Ｖ１となる。すなわち、端子Ｐ３の電圧ＶＰ３は、時刻ｔ２においてＶｔｈより高くなる。 When the abnormal state ends at time t2, the voltage V P3 at the terminal P3 becomes V1. That is, the voltage V P3 at the terminal P3 becomes higher than Vth at time t2.

すると、駆動部３２からソフトスタート制御部３４に、キャパシタＣ５を放電させる放電信号が供給されるのが終了することとなる。このため、ソフトスタート制御部３４によるキャパシタＣ５の放電が終了し、ソフトスタート制御部３４によりキャパシタＣ５が充電される。これによれば、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、Ｖ２になるまで、時刻ｔ２から時間が経過するに従って上昇する。 Then, the supply of the discharge signal for discharging the capacitor C5 from the drive unit 32 to the soft start control unit 34 is completed. For this reason, the discharge of the capacitor C5 by the soft start control unit 34 ends, and the capacitor C5 is charged by the soft start control unit 34. According to this, the voltage V P1 terminal P1 connected to the capacitor C5 is until V2, increases as the time elapses from the time t2.

また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号が供給されることとなる。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１、Ｑ２がデッドタイムを挟んで交互にオン状態となる。ここで、時刻ｔ２では、時刻ｔ１〜ｔ２までの期間にキャパシタＣ５が放電されたことにより、端子Ｐ１の電圧ＶＰ１がＶ２より低くなっているので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数は、高い状態から時間が経過するに従って低くなる。 Further, a switching signal for alternately turning on the switch elements Q1H and Q1L and turning off the switch elements Q2H and Q2L is supplied from the drive unit 32 to the gates of the switch elements Q1H, Q1L, Q2H, and Q2L. Will be. Therefore, the on-state alternately across the voltage VG Q2 of the gate voltage VG Q1 and switching element Q2 of the gate of the switching element Q1 becomes VGH alternately with dead time, switching elements Q1, Q2 is a dead time Become. Here, at the time t2, since the capacitor C5 is discharged in the period from the time t1 to the time t2, the voltage V P1 at the terminal P1 is lower than V2, so that the switching frequency of the switching elements Q1 and Q2 is high. It becomes lower as time passes from the state.

以上のスイッチング電源１によれば、以下の効果を奏することができる。   According to the above switching power supply 1, the following effects can be produced.

端子Ｐ３と低インピーダンスの端子とが短絡してしまったり、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生してしまったりした場合、端子Ｐ３の電圧が低下して、端子Ｐ３からの吐出し電流が極端に増加する。そこで、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０により、スイッチ素子Ｑ１、Ｑ２のスイッチングを停止する。このため、端子Ｐ３からの吐出し電流が極端に増加した状態で、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなるのを防止できるので、スイッチ素子Ｑ１、Ｑ２でのスイッチング損失を抑制できる。特に、従来例に係る図５の時刻ｔ１１〜ｔ１２までの期間のようなＺＶＳを行わない高周波スイッチング状態と比べると、上述のスイッチング損失を抑制するという点で、より有利な効果を得ることができる。さらに、発振周波数を制限する抵抗Ｒ２と、発振周波数を制限する抵抗Ｒ３およびフォトトランジスタＰＣ２と、を同一の端子に接続した場合には、上述のスイッチング損失を抑制するという点で、より有効な効果を得ることができる。 When the terminal P3 and the low impedance terminal are short-circuited or abnormalities occur in the photodiode PC1 or the phototransistor PC2, the voltage at the terminal P3 decreases, and the discharge current from the terminal P3 is reduced. Extremely increases. Therefore, when the voltage V P3 terminal P3 is below Vth, the control unit 30 to stop the switching of the switching elements Q1, Q2. For this reason, since it is possible to prevent the switching frequency of the switching elements Q1 and Q2 from being increased in a state where the discharge current from the terminal P3 is extremely increased, switching loss in the switching elements Q1 and Q2 can be suppressed. In particular, as compared with the high-frequency switching state in which ZVS is not performed as in the period from time t11 to t12 in FIG. 5 according to the conventional example, a more advantageous effect can be obtained in that the above-described switching loss is suppressed. . Further, when the resistor R2 for limiting the oscillation frequency, the resistor R3 for limiting the oscillation frequency, and the phototransistor PC2 are connected to the same terminal, a more effective effect in terms of suppressing the above-described switching loss. Can be obtained.

また、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０に設けられたソフトスタート制御部３４により、キャパシタＣ５を放電させる。このため、図２の時刻ｔ２のように異常状態から定常状態に移行する際には、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、キャパシタＣ５の放電が開始される前と比べて低下しているので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に低くなってしまうのを防止できる。したがって、共振はずれを防止して、スイッチ素子Ｑ１、Ｑ２に流れる電流が極端に大きくなってしまうのを防止できる。 Further, when the voltage V P3 terminal P3 is below Vth, the soft-start control unit 34 provided in the control unit 30 discharges the capacitor C5. For this reason, when shifting from the abnormal state to the steady state as at time t2 in FIG. 2, the voltage V P1 at the terminal P1 connected to the capacitor C5 is lower than before the discharge of the capacitor C5 is started. Therefore, it is possible to prevent the switching frequency of the switch elements Q1 and Q2 from becoming lower than necessary. Therefore, resonance can be prevented from being lost, and the current flowing through the switch elements Q1 and Q2 can be prevented from becoming extremely large.

また、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０に設けられた駆動部３２により、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。これによれば、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１がＶＧＬとなる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧＱ２がＶＧＬとなる。このため、スイッチ素子Ｑ１、Ｑ２を確実にオフ状態にすることができ、スイッチング電源１の誤動作を防止できる。 Further, when the voltage V P3 terminal P3 is below Vth, the driving unit 32 provided in the control means 30, switching elements Q1H, switching element Q1L with to turn off the Q2H, a switching signal to the ON state Q2L Supply to each gate. According to this, the reference potential source GND and the gate of the switch element Q1 become the same potential via the switch element Q1L and the terminal P8, and the voltage VG Q1 of the gate of the switch element Q1 becomes VGL. Further, the reference potential source GND and the gate of the switch element Q2 have the same potential through the switch element Q2L and the terminal P7, and the voltage VG Q2 of the gate of the switch element Q2 becomes VGL. Therefore, the switch elements Q1 and Q2 can be reliably turned off, and malfunction of the switching power supply 1 can be prevented.

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   The present invention is not limited to the above-described embodiment, and various modifications and applications can be made without departing from the gist of the present invention.

例えば、上述の実施形態では、端子Ｐ３からの吐出し電流が極端に増加する契機として、端子Ｐ３と低インピーダンスの端子とが短絡することや、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生することを記載したが、これに限らない。例えば、端子Ｐ３と低インピーダンスの導体とが短絡することを契機としてもよい。   For example, in the above-described embodiment, as a trigger for the discharge current from the terminal P3 to increase extremely, the terminal P3 and the low impedance terminal are short-circuited, or an abnormality occurs in the photodiode PC1 or the phototransistor PC2. However, the present invention is not limited to this. For example, it may be triggered by a short circuit between the terminal P3 and a low impedance conductor.

１、１００；スイッチング電源
２０、１２０；制御回路
３０、１３０；制御手段
３２、１３２；駆動部
３４、１３４；ソフトスタート制御部
３５；タイマ
１３３；制御部
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８；端子
Ｑ１、Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２、Ｑ２Ｈ、Ｑ２Ｌ；スイッチ素子 DESCRIPTION OF SYMBOLS 1,100; Switching power supply 20,120; Control circuit 30,130; Control means 32,132; Drive part 34,134; Soft start control part 35; Timer 133; Control part P1, P2, P3, P4, P5, P6 , P7, P8; terminals Q1, Q1H, Q1L, Q2, Q2H, Q2L; switch elements

Claims (3)

少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、
第１端子および第２端子を有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、
前記制御手段の外部に設けられた第１キャパシタと、
前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、
前記第２端子から吐出される電流量に応じて前記第１端子から吐出される電流量を決定する、前記制御手段の内部に設けられた吐出し電流決定手段を含んで構成され、当該吐出し電流決定手段により決定された電流量の充電電流を前記第１端子を介して前記第１キャパシタに流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、
前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、を備え、
前記制御手段は、前記第２端子の電圧が予め定めた値以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路。 A control circuit for controlling an oscillation frequency of a switching power supply including at least one switch element,
A control means having a first terminal and a second terminal, and supplying a control signal for controlling on / off of the switch element to the switch element to control an oscillation frequency of the switching power supply;
A first capacitor provided outside the control means;
A first capacitor discharging means provided inside the control means for discharging the charge of the first capacitor via the first terminal;
A discharge current determining means provided inside the control means for determining a current amount discharged from the first terminal according to an amount of current discharged from the second terminal; First capacitor charging means for charging the first capacitor by flowing a charging current of the amount of current determined by the current determining means through the first terminal to the first capacitor;
Control signal generating means provided inside the control means and generating the control signal based on a voltage of a first terminal that changes in accordance with a voltage across the terminals of the first capacitor;
A control circuit for a switching power supply, wherein the control means stops switching of the switch element when the voltage of the second terminal becomes equal to or lower than a predetermined value. 前記制御手段は、第３端子を備え、
前記制御手段の外部に設けられた第２キャパシタと、
前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、
前記第２端子の電圧が前記予め定めた値以下になると、前記第２キャパシタを放電する第２キャパシタ放電手段と、
前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、を備えることを特徴とする請求項１に記載のスイッチング電源の制御回路。 The control means includes a third terminal,
A second capacitor provided outside the control means;
A second capacitor charging unit that is provided inside the control unit and charges the second capacitor by flowing a charging current to the second capacitor through the third terminal;
A second capacitor discharging means for discharging the second capacitor when the voltage at the second terminal is equal to or lower than the predetermined value;
The control signal frequency varying means for increasing the frequency of the control signal as the voltage of the third terminal that changes in accordance with the voltage across the terminals of the second capacitor decreases. Switching power supply control circuit. 前記制御信号生成手段は、前記第２端子の電圧が前記予め定めた値以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とする請求項１または２に記載のスイッチング電源の制御回路。   The control signal generating means generates a control signal for maintaining the gate voltage of the switch element at a low level when the voltage of the second terminal becomes equal to or lower than the predetermined value. The switching power supply control circuit described in 1.
JP2009230826A 2009-10-02 2009-10-02 Switching power supply control circuit Active JP5360991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009230826A JP5360991B2 (en) 2009-10-02 2009-10-02 Switching power supply control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009230826A JP5360991B2 (en) 2009-10-02 2009-10-02 Switching power supply control circuit

Publications (2)

Publication Number Publication Date
JP2011083055A JP2011083055A (en) 2011-04-21
JP5360991B2 true JP5360991B2 (en) 2013-12-04

Family

ID=44076546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009230826A Active JP5360991B2 (en) 2009-10-02 2009-10-02 Switching power supply control circuit

Country Status (1)

Country Link
JP (1) JP5360991B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130871A (en) * 1994-10-31 1996-05-21 Sanken Electric Co Ltd Dc-dc converter
JP2001103734A (en) * 1999-09-28 2001-04-13 Sony Corp Switching converter
JP5179893B2 (en) * 2008-02-05 2013-04-10 新電元工業株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2011083055A (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP6191020B2 (en) Switching power supply
US9054596B2 (en) Device for synchronous DC-DC conversion and synchronous DC-DC converter
JP4687958B2 (en) DC-DC converter
JP6069958B2 (en) Switching power supply
JP2017147854A (en) Switching power source device
JP2008312399A (en) Switching power supply unit
US7639516B2 (en) Switching power source device
JP2010045939A (en) Switching power supply device
US20180041131A1 (en) Current resonant power supply device
JP5323992B2 (en) Isolated switching power supply
US20100165664A1 (en) Gate driving circuit
US8476883B2 (en) Compensation circuits and control methods of switched mode power supply
EP2892135B1 (en) Power Supply and energy efficient Gate Driver
JP6461043B2 (en) Double-end insulated switching power supply device and control method thereof
JP5360991B2 (en) Switching power supply control circuit
JP5360992B2 (en) Switching power supply control circuit
JP5634233B2 (en) Isolated switching power supply
JP6810150B2 (en) Switching power supply and semiconductor device
JP5586218B2 (en) Switching power supply control circuit
JP5923348B2 (en) Control circuit for current resonance circuit and control method for current resonance circuit
CN116232040B (en) Switching power supply and control circuit thereof
JP2013038907A (en) Switching power supply
JP2011135723A (en) Control circuit for switching power supply
CN114600355A (en) Switch control circuit and switching power supply device
CN117294119A (en) Control circuit and switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5360991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150