JP5179893B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP5179893B2
JP5179893B2 JP2008024658A JP2008024658A JP5179893B2 JP 5179893 B2 JP5179893 B2 JP 5179893B2 JP 2008024658 A JP2008024658 A JP 2008024658A JP 2008024658 A JP2008024658 A JP 2008024658A JP 5179893 B2 JP5179893 B2 JP 5179893B2
Authority
JP
Japan
Prior art keywords
power supply
output
oscillator
voltage
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008024658A
Other languages
Japanese (ja)
Other versions
JP2009189108A (en
Inventor
修 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008024658A priority Critical patent/JP5179893B2/en
Publication of JP2009189108A publication Critical patent/JP2009189108A/en
Application granted granted Critical
Publication of JP5179893B2 publication Critical patent/JP5179893B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電流共振型のスイッチング電源に関するもので、特に、スタンバイ時の消費電力の軽減に係わる。   The present invention relates to a current resonance type switching power supply, and particularly relates to reduction of power consumption during standby.

図８に示すように、電流共振型のスイッチング電源は、ハイサイド側のスイッチング用のＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)５０１と、ローサイド側のスイッチング用のＭＯＳ−ＦＥＴ５０２と、共振コンデンサ５０３と、トランス５０４と、出力整流用のダイオード５０５、５０６とを有し、トランス５０４の一次側の巻線をＭＯＳ−ＦＥＴ５０１及び５０２でスイッチングし、二次側巻線からの出力を、ダイオード５０５、５０６で整流して、取り出している。   As shown in FIG. 8, the current resonance type switching power supply includes a high-side switching MOS-FET (Metal Oxide Field Effect Transistor) 501, a low-side switching MOS-FET 502, and a resonant capacitor 503. And a transformer 504 and output rectifying diodes 505 and 506, the primary winding of the transformer 504 is switched by the MOS-FETs 501 and 502, and the output from the secondary winding is connected to the diode 505, Rectified at 506 and taken out.

このような電流共振型のスイッチング電源は、回路を流れる電流が正弦波となるので、輻射ノイズの発生が小さく、また、疑似共振型のスイッチング電源と比べて高効率である。   In such a current resonance type switching power supply, since the current flowing through the circuit is a sine wave, generation of radiation noise is small, and the efficiency is higher than that of the pseudo resonance type switching power supply.

ところが、従来の電流共振型のスイッチング電源は、負荷が小さくなると、二次側で出力する電流に対する励磁電流の割合が大きくなり、効率が低下する。このため、電子機器のスタンバイ時の消費電力が大きくなるという問題が生じてくる。   However, in the conventional current resonance type switching power supply, when the load is reduced, the ratio of the excitation current to the current output on the secondary side increases, and the efficiency decreases. For this reason, the problem that the power consumption at the time of standby of an electronic device becomes large arises.

すなわち、電流共振型のスイッチング電源では、二次側に伝えるエネルギーとなる電流の他に、共振により一次側だけを流れている励磁電流が流れる。この共振による励磁電流は、負荷で消費される電流に係わらず流れ続ける。したがって、軽負荷のときには、共振による励磁電流による効率の低下が相対的に大きくなる。   That is, in the current resonance type switching power supply, an excitation current flowing only on the primary side due to resonance flows in addition to a current serving as energy transmitted to the secondary side. The excitation current due to this resonance continues to flow regardless of the current consumed by the load. Therefore, when the load is light, the decrease in efficiency due to the excitation current due to resonance becomes relatively large.

電子機器では、スタンバイ時に、最低限の回路以外への電流の供給が停止され、軽負荷となる。このとき、電流共振型のスイッチング電源を用いた電子機器では、共振による励磁電流が流れ続け、スタンバイ時の消費電力が大きくなるという問題を生じさせる。   In an electronic device, supply of current to other than the minimum circuit is stopped during standby, resulting in a light load. At this time, in an electronic device using a current resonance type switching power supply, an excitation current due to resonance continues to flow, causing a problem that power consumption during standby increases.

そこで、従来、例えば特許文献１に示されるように、軽負荷か重負荷かを検出し、軽負荷か重負荷かに応じて、スイッチング用のＭＯＳ−ＦＥＴのオン期間を制御して、二次側巻線の検出電流に応じて、効率の低下を防ぐようにしたものが提案されている。
特開２００２−１７６７７１号公報 Therefore, conventionally, as shown in Patent Document 1, for example, a light load or a heavy load is detected, and the ON period of the switching MOS-FET is controlled according to whether the load is light or heavy, and the secondary In accordance with the detected current of the side winding, one that prevents a decrease in efficiency has been proposed.
JP 2002-176771 A

本発明は、バーストモードで発振動作を開始させるときに、ソフトスタート時間を通常の起動時より短くして、効率の改善を図ることを目的とする。An object of the present invention is to improve the efficiency by starting the oscillation operation in the burst mode by making the soft start time shorter than that at the normal startup time.

本発明は、上述の課題を解決するために、以下の事項を提案している。The present invention proposes the following items in order to solve the above-described problems.

（１）本発明は、電流共振型のスイッチング電源において、発振器を連続的に動作させて電源制御を行う通常モードと、前記発振器を間欠的に動作させて電源制御を行うバーストモードとを設定する設定手段を備え、前記バーストモードでスイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間を通常の起動時より短くすることを特徴とするスイッチング電源を提案している。(1) In the current resonance type switching power supply, the present invention sets a normal mode in which the oscillator is operated continuously to perform power supply control and a burst mode in which the oscillator is operated intermittently to perform power supply control. There has been proposed a switching power supply comprising setting means, wherein when starting the operation of the oscillator of the switching pulse in the burst mode, the soft start time is shorter than that at the normal startup time.

この発明では、バーストモードでスイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間を通常の起動時より短くするようにしている。したがって、スイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間が通常の起動時より短くすることで、効率の改善を図ることができる。In the present invention, when starting the operation of the switching pulse oscillator in the burst mode, the soft start time is made shorter than that at the normal startup time. Therefore, when the operation of the switching pulse oscillator is started, the efficiency can be improved by making the soft start time shorter than the normal startup time.

（２）本発明は、（１）のスイッチング電源について、前記バーストモードに設定されると、二次側の出力電圧を検出し、前記二次側の出力電圧が低下したときに、前記スイッチングパルスの発振器の発振動作を開始させ、前記二次側の出力電圧が復帰したときに、前記スイッチングパルスの発振器の発振動作を停止させるバースト動作設定手段を備えることを特徴とするスイッチング電源を提案している。 ( 2 ) When the switching power supply of (1) is set to the burst mode, the present invention detects the output voltage on the secondary side, and when the output voltage on the secondary side decreases, the switching pulse Proposing a switching power supply comprising burst operation setting means for starting an oscillation operation of the oscillator and stopping the oscillation operation of the switching pulse oscillator when the output voltage on the secondary side is restored Yes.

ここで、上述のように、従来の電流共振型のスイッチング電源は、輻射ノイズの発生が少ないが、軽負荷時の効率が悪く、スタンバイ時の電力消費が大きくなるという問題が生じる。Here, as described above, the conventional current resonance type switching power supply generates little radiation noise, but has a problem that the efficiency at light load is poor and the power consumption at the standby time is increased.

特許文献１に示されるものでは、二次側巻線の検出電流に応じて、スイッチング用のＭＯＳ−ＦＥＴのオン期間を制御しているが、この構成では、スタンバイ時に、バースト周波数に制限があるため、スタンバイ時の電力消費の低減に限界がある。In the one disclosed in Patent Document 1, the ON period of the switching MOS-FET is controlled in accordance with the detection current of the secondary winding. However, in this configuration, the burst frequency is limited during standby. Therefore, there is a limit to reducing power consumption during standby.

そこで、この発明によれば、二次側の出力電圧を検出することで、電源制御を間欠的に停止させているので、スタンバイ時の消費電力の低減を図ることができる。 Therefore, according to the present invention , since the power supply control is intermittently stopped by detecting the output voltage on the secondary side, the power consumption during standby can be reduced.

（３）本発明は、（２）のスイッチング電源について、前記バースト動作設定手段が、フィードバック電圧を第１の閾値と比較する第１の比較手段と、前記フィードバック電圧を第２の閾値と比較する第２の比較手段とを備え、前記二次側の出力電圧が低下して前記フィードバック電圧が前記第１の閾値まで上昇したときに、前記スイッチングパルスの発振器の動作を開始させ、前記二次側の出力電圧が復帰して前記フィードバック電圧が前記第２の閾値まで下降したときに、前記スイッチングパルスの発振器の動作を停止させることを特徴とするスイッチング電源を提案している。 (3) In the switching power supply according to ( 2 ), the burst operation setting unit compares the feedback voltage with a first threshold, and the burst operation setting unit compares the feedback voltage with a second threshold. A second comparing means, and when the secondary side output voltage decreases and the feedback voltage rises to the first threshold value, the operation of the switching pulse oscillator is started, and the secondary side The switching power supply is characterized in that the operation of the oscillator of the switching pulse is stopped when the output voltage of the switching pulse is restored and the feedback voltage falls to the second threshold value .

この発明によれば、フィードバック電圧を検出することにより、二次側の出力電圧を検出して、電源制御を間欠的に停止させることができる。 According to the present invention , by detecting the feedback voltage, it is possible to detect the output voltage on the secondary side and stop the power supply control intermittently.

本発明によれば、二次側のフィードバック電圧を検出することで、電源制御を間欠的に停止させているので、スタンバイ時の消費電力の低減を図ることができるという効果がある。また、発振器の動作を停止しているときにも、二次側のフィードバック電圧を検出することで、出力電圧を所望の電圧に設定することができるという効果がある。さらに、スイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間が通常の起動時より短くすることで、効率の改善を図ることができるという効果がある。   According to the present invention, since the power supply control is intermittently stopped by detecting the feedback voltage on the secondary side, there is an effect that the power consumption during standby can be reduced. Further, even when the operation of the oscillator is stopped, the output voltage can be set to a desired voltage by detecting the feedback voltage on the secondary side. Further, when starting the operation of the switching pulse oscillator, the soft start time is made shorter than that at the normal startup, so that the efficiency can be improved.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.

＜スイッチング電源の構成＞
図１は、本発明が適用できるスイッチング電源の一例である。
図１において、電源入力端子１ａと電源入力端子１ｂとの間に、平滑コンデンサ２が接続される。電源入力端子１ａは、入力電源ライン３に接続される。電源入力端子１ｂは接地される。入力電源ライン３と接地間に、ＭＯＳ−ＦＥＴ１１と、ＭＯＳ−ＦＥＴ１２とが直列に接続される。 <Configuration of switching power supply>
FIG. 1 is an example of a switching power supply to which the present invention can be applied.
In FIG. 1, a smoothing capacitor 2 is connected between a power input terminal 1a and a power input terminal 1b. The power input terminal 1 a is connected to the input power line 3. The power input terminal 1b is grounded. Between the input power supply line 3 and the ground, the MOS-FET 11 and the MOS-FET 12 are connected in series.

ＭＯＳ−ＦＥＴ１１とＭＯＳ−ＦＥＴ１２との接続点がトランス４の一次側巻線Ｎｐ１の一端に接続される。トランス４の一次側巻線Ｎｐ１の他端は、共振コンデンサ５、抵抗６を介して接地される。   A connection point between the MOS-FET 11 and the MOS-FET 12 is connected to one end of the primary winding Np1 of the transformer 4. The other end of the primary winding Np1 of the transformer 4 is grounded via a resonance capacitor 5 and a resistor 6.

ＭＯＳ−ＦＥＴ１１のゲートには、電源制御回路７のＶＧＨ端子から、ハイサイド側のスイッチングパルスＶＧＨが供給される。ＭＯＳＦＥＴ−１２のゲートには、電源制御回路７のＶＧＬ端子から、ローサイド側のスイッチングパルスＶＧＬが供給される。ＭＯＳ−ＦＥＴ１１とＭＯＳＦＥＴ−１２との接続点は、電源制御回路７のＶｓ端子に接続される。   A high-side switching pulse VGH is supplied to the gate of the MOS-FET 11 from the VGH terminal of the power supply control circuit 7. A low-side switching pulse VGL is supplied from the VGL terminal of the power supply control circuit 7 to the gate of the MOSFET-12. A connection point between the MOS-FET 11 and the MOSFET-12 is connected to the Vs terminal of the power supply control circuit 7.

入力電源ライン３と接地間に、抵抗８と抵抗９との直列接続が接続される。抵抗８と抵抗９との接続点からの入力検出電圧が電源制御回路７のＶｓｅｎ端子に供給される。   A series connection of a resistor 8 and a resistor 9 is connected between the input power line 3 and the ground. An input detection voltage from the connection point between the resistor 8 and the resistor 9 is supplied to the Vsen terminal of the power supply control circuit 7.

トランス４の二次側巻線Ｎｓ１の一端は、ダイオード１３のアノードに接続される。トランス４の二次側巻線Ｎｓ２の一端は、ダイオード１４のアノードに接続される。ダイオード１３のカソードとダイオード１４のカソードとが出力電源ライン１５に接続される。   One end of the secondary winding Ns1 of the transformer 4 is connected to the anode of the diode 13. One end of the secondary winding Ns2 of the transformer 4 is connected to the anode of the diode 14. The cathode of the diode 13 and the cathode of the diode 14 are connected to the output power supply line 15.

トランス４の二次側巻線Ｎｓ１とＮｓ２との接続点は、出力電源ライン１６に接続される。出力電源ライン１５と出力電源ライン１６との間に、平滑コンデンサ１７が接続される。出力電源ライン１５と出力電源ライン１６との間に、負荷回路２０が接続される。   A connection point between the secondary windings Ns 1 and Ns 2 of the transformer 4 is connected to the output power supply line 16. A smoothing capacitor 17 is connected between the output power supply line 15 and the output power supply line 16. A load circuit 20 is connected between the output power supply line 15 and the output power supply line 16.

出力電源ライン１５と出力電源ライン１６との間の出力は、出力検出回路２１で検出される。出力検出回路２１からの検出出力は、フォトカップラ２２を介して、電源制御回路７のＦＢ端子にフィードバックされる。   An output between the output power supply line 15 and the output power supply line 16 is detected by the output detection circuit 21. The detection output from the output detection circuit 21 is fed back to the FB terminal of the power supply control circuit 7 via the photocoupler 22.

また、電源制御回路７のＣｔ端子と接地間には、発振調整用のコンデンサ２３が接続される。電源制御回路７のＲｔ端子と接地間には、発振調整用の抵抗２４が接続される。電源制御回路７のＧＮＤ端子は接地される。電源制御回路７のＳＳ端子と接地間に、コンデンサ２５が接続される。   An oscillation adjusting capacitor 23 is connected between the Ct terminal of the power supply control circuit 7 and the ground. An oscillation adjusting resistor 24 is connected between the Rt terminal of the power supply control circuit 7 and the ground. The GND terminal of the power supply control circuit 7 is grounded. A capacitor 25 is connected between the SS terminal of the power supply control circuit 7 and the ground.

かかるスイッチング電源では、電源制御回路７のＶＧＨ端子及びＶＧＬ端子から、ハイサイド側のＭＯＳＦＥＴ−１１及びローサイド側のＭＯＳＦＥＴ−１２に対するスイッチングパルスＶＧＨ及びＶＧＬが出力される。このスイッチングパルスＶＧＨ及びＶＧＬにより、ハイサイド側のＭＯＳＦＥＴ１１及びローサイド側のＭＯＳＦＥＴ１２が交互にスイッチングされ、トランス４の一次側巻線Ｎｐ１に電磁エネルギーが蓄えられ、この電磁エネルギーが二次側巻線Ｎｓ１、Ｎｓ２に伝えられる。   In such a switching power supply, switching pulses VGH and VGL for the high-side MOSFET 11 and the low-side MOSFET-12 are output from the VGH terminal and the VGL terminal of the power supply control circuit 7. With the switching pulses VGH and VGL, the high-side MOSFET 11 and the low-side MOSFET 12 are alternately switched, and electromagnetic energy is stored in the primary winding Np1 of the transformer 4, and this electromagnetic energy is stored in the secondary winding Ns1, To Ns2.

トランス４の二次側の出力は、ダイオード１３、１４で整流され、負荷回路２０に送られる。また、トランス４の二次側の出力電圧は、出力検出回路２１で検出される。この検出出力は、フォトカップラ２２を介して、電源制御回路７のＦＢ端子にフィードバックされる。電源制御回路７では、このＦＢ端子にフィードバックされてきた検出電流に基づいて、スイッチングパルスの周波数が制御される。   The output on the secondary side of the transformer 4 is rectified by the diodes 13 and 14 and sent to the load circuit 20. The output voltage on the secondary side of the transformer 4 is detected by the output detection circuit 21. This detection output is fed back to the FB terminal of the power supply control circuit 7 via the photocoupler 22. In the power supply control circuit 7, the frequency of the switching pulse is controlled based on the detected current fed back to the FB terminal.

＜電源制御回路の構成＞
図２は、上述のスイッチング電源回路の電源制御回路７の構成を示すものである。
電源制御回路７は集積回路化されており、図２に示すように、発振器１０１と、ソフトスタート回路１０２と、ＯＣＰ回路１０３と、電圧検出回路１０４と、制御回路１０５とを含んでいる。 <Configuration of power supply control circuit>
FIG. 2 shows the configuration of the power supply control circuit 7 of the switching power supply circuit described above.
The power supply control circuit 7 is an integrated circuit and includes an oscillator 101, a soft start circuit 102, an OCP circuit 103, a voltage detection circuit 104, and a control circuit 105, as shown in FIG.

発振器１０１は、ＦＢ端子の検出出力に応じた発振周波数で、スイッチングパルスを生成するための信号を発振している。この発振器１０１の時定数は、Ｃｔ端子に接続される抵抗と、ＲＴ端子に接続されるコンデンサにより設定できる。   The oscillator 101 oscillates a signal for generating a switching pulse at an oscillation frequency corresponding to the detection output of the FB terminal. The time constant of the oscillator 101 can be set by a resistor connected to the Ct terminal and a capacitor connected to the RT terminal.

ソフトスタート回路１０２は、ＳＳ端子の電圧により、発振器１０１の発振周波数を高い周波数から徐々に低い周波数に設定して、ソフトスタートを行っている。ソフトスタート回路１０２の時定数は、ＳＳ端子に接続されるコンデンサにより設定できる。   The soft start circuit 102 performs soft start by setting the oscillation frequency of the oscillator 101 gradually from a high frequency to a low frequency by the voltage of the SS terminal. The time constant of the soft start circuit 102 can be set by a capacitor connected to the SS terminal.

ＯＣＰ回路１０３は、スイッチング用のＭＯＳ−ＦＥＴに流れる電流を検出している。電圧検出回路１０４は、Ｖｓｅｎ端子の電圧に応じて、発振器１０１の動作をオン／オフさせている。制御回路１０５は、発振器１０１の信号から、スイッチングパルスＶＧＨ及びＶＧＬを生成している。   The OCP circuit 103 detects a current flowing through the switching MOS-FET. The voltage detection circuit 104 turns on / off the operation of the oscillator 101 in accordance with the voltage at the Vsen terminal. The control circuit 105 generates switching pulses VGH and VGL from the signal of the oscillator 101.

＜発振器の構成＞
図３は、上述のスイッチング電源回路の電源制御回路７における発振器１０１の基本構成を示すものである。 <Configuration of oscillator>
FIG. 3 shows a basic configuration of the oscillator 101 in the power supply control circuit 7 of the above-described switching power supply circuit.

図１に示したように、電源制御回路７のＣｔ端子にはコンデンサ２３が接続され、Ｒｔ端子には、抵抗２４が接続されている。また、ＦＢ端子には、フォトカップラ２２が接続されている。   As shown in FIG. 1, a capacitor 23 is connected to the Ct terminal of the power supply control circuit 7, and a resistor 24 is connected to the Rt terminal. A photocoupler 22 is connected to the FB terminal.

図３において、演算増幅器２０１はボルテージフォロワ回路を構成しており、演算増幅器２０１の非反転入力には、トランジスタ２０２のベースが接続されると共に、基準電源２００が接続される。トランジスタ２０２のエミッタに、ＦＢ端子が接続される。演算増幅器２０１の出力端に、トランジスタ２０３のベースが接続される。   In FIG. 3, an operational amplifier 201 forms a voltage follower circuit, and a non-inverting input of the operational amplifier 201 is connected to a base of a transistor 202 and a reference power supply 200. The FB terminal is connected to the emitter of the transistor 202. The base of the transistor 203 is connected to the output terminal of the operational amplifier 201.

演算増幅器２０１と、演算増幅器２０１の非反転入力側のトランジスタ２０２と、演算増幅器２０１の出力側のトランジスタ２０３と、カレントミラー回路を構成するトランジスタ２０４及び２０５と、カレントミラー回路を構成するトランジスタ２０６及び２０７とからなる回路により、フォトカップラ２２からの検出電流に応じた充電電流が形成される。この充電電流により、Ｃｔ端子に接続されたコンデンサ２３が充電され、Ｃｔ端子の電圧が上昇していく。このときの時定数は、端子Ｒｔに接続された抵抗２４の抵抗値と、端子Ｃｔに接続されたコンデンサ２３の静電容量により設定できる。   An operational amplifier 201, a non-inverting input side transistor 202 of the operational amplifier 201, an output side transistor 203 of the operational amplifier 201, transistors 204 and 205 constituting a current mirror circuit, a transistor 206 constituting a current mirror circuit, and A charging current corresponding to the detected current from the photocoupler 22 is formed by the circuit composed of 207. With this charging current, the capacitor 23 connected to the Ct terminal is charged, and the voltage at the Ct terminal increases. The time constant at this time can be set by the resistance value of the resistor 24 connected to the terminal Rt and the capacitance of the capacitor 23 connected to the terminal Ct.

Ｃｔ端子の電圧は、コンパレータ２１１及び２１２により検出される。コンパレータ２１１には、例えば３．０Ｖのリファレンス電圧が供給される。コンパレータ２１２には、例えば１．５Ｖのリファレンス電圧が供給される。   The voltage at the Ct terminal is detected by the comparators 211 and 212. For example, a reference voltage of 3.0 V is supplied to the comparator 211. For example, a reference voltage of 1.5 V is supplied to the comparator 212.

フォトカップラ２２からの検出電流に応じた充電電流によりコンデンサ２３が充電され、Ｃｔ端子の電圧は、図４（Ａ）に示すように、上昇していく。Ｃｔ端子の電圧が例えば３．０Ｖを越えると、図４（Ｂ）に示すように、コンパレータ２１１の出力がハイレベルになる。   The capacitor 23 is charged by the charging current corresponding to the detected current from the photocoupler 22, and the voltage at the Ct terminal increases as shown in FIG. When the voltage at the Ct terminal exceeds 3.0 V, for example, the output of the comparator 211 becomes high level as shown in FIG.

コンパレータ２１１の出力は、ＲＳフリップフロップ２１３のセット入力に供給され、Ｃｔ端子の電圧が例えば３．０Ｖを越えてコンパレータ２１１の出力がハイレベルになると、図４（Ｄ）に示すように、ＲＳフリップフロップ２１３がセットされる。   The output of the comparator 211 is supplied to the set input of the RS flip-flop 213. When the voltage of the Ct terminal exceeds 3.0 V, for example, and the output of the comparator 211 becomes high level, as shown in FIG. The flip-flop 213 is set.

ＲＳフリップフロップ２１３の出力は、カウンタ２１４のＣＬＫ端子に供給されると共に、抵抗２１８を介して、トランジスタ２１５のベースに供給される。   The output of the RS flip-flop 213 is supplied to the CLK terminal of the counter 214 and also supplied to the base of the transistor 215 via the resistor 218.

Ｃｔ端子の電圧が例えば３．０Ｖを越えてコンパレータ２１１の出力がハイレベルになると、図４（Ｄ）に示すように、ＲＳフリップフロップ２１３がセットされ、トランジスタ２１５がオンする。これにより、電流源２１７により、コンデンサ２３の電荷が放電され、図４（Ａ）に示すように、Ｃｔ端子の電圧が下降していく。   When the voltage at the Ct terminal exceeds, for example, 3.0 V and the output of the comparator 211 becomes high level, the RS flip-flop 213 is set and the transistor 215 is turned on as shown in FIG. As a result, the electric charge of the capacitor 23 is discharged by the current source 217, and the voltage at the Ct terminal decreases as shown in FIG.

Ｃｔ端子の電圧が例えば１．５Ｖより下がると、図４（Ｃ）に示すように、コンパレータ２１２の出力がハイレベルになり、ＲＳフリップフロップ２１３がリセットされる。ＲＳフリップフロップ２１３がリセットされると、トランジスタ２１５がオフする。これにより、図４（Ａ）に示すように、コンデンサ２３に充電電流が流れ、Ｃｔ端子の電圧が上昇していく。以下、同様の動作が繰り返される。   When the voltage at the Ct terminal falls below, for example, 1.5V, the output of the comparator 212 becomes high level and the RS flip-flop 213 is reset as shown in FIG. When the RS flip-flop 213 is reset, the transistor 215 is turned off. As a result, as shown in FIG. 4A, a charging current flows through the capacitor 23, and the voltage at the Ct terminal increases. Thereafter, the same operation is repeated.

また、ＲＳフリップフロップ２１３の出力は、カウンタ２１４のＣＬＫ端子に供給される。カウンタ２１４のビットＱＡ（最下位ビット）の出力は、ＲＳフリップフロップ２２１のセット入力に供給されると共に、インバータ２１６を介して、ＲＳフリップフロップ２２２のセット入力に供給される。ＲＳフリップフロップ２２１及び２２２のリセット入力には、ＲＳフリップフロップ２１３の出力が供給される。   The output of the RS flip-flop 213 is supplied to the CLK terminal of the counter 214. The output of the bit QA (the least significant bit) of the counter 214 is supplied to the set input of the RS flip-flop 221 and is also supplied to the set input of the RS flip-flop 222 via the inverter 216. The reset input of the RS flip-flops 221 and 222 is supplied with the output of the RS flip-flop 213.

ＲＳフリップフロップ２１３の出力により、図４（Ｅ）に示すようなタイミングで、カウンタ２１４のビットＱＡの出力が変化する。カウンタ２１４のビットＱＡの出力がハイレベルに変化するタイミングで、図４（Ｆ）に示すように、ＲＳフリップフロップ２２１の出力がハイレベルになる。ＲＳフリップフロップ２２１は、ＲＳフリップフロップ２１３の出力（図４（Ｄ））でリセットされる。このＲＳフリップフロップ２２１の出力は、ハイサイド側のスイッチングパルスＶＧＨとして出力される。   Due to the output of the RS flip-flop 213, the output of the bit QA of the counter 214 changes at the timing as shown in FIG. At the timing when the output of the bit QA of the counter 214 changes to high level, the output of the RS flip-flop 221 becomes high level as shown in FIG. The RS flip-flop 221 is reset by the output of the RS flip-flop 213 (FIG. 4D). The output of the RS flip-flop 221 is output as a high-side switching pulse VGH.

また、カウンタ２１４のビットＱＡの出力がローレベルに変化するタイミングで、図４（Ｇ）に示すように、ＲＳフリップフロップ２２２の出力がハイレベルになる。ＲＳフリップフロップ２２２は、ＲＳフリップフロップ２１３の出力（図４（Ｄ））でリセットされる。このＲＳフリップフロップ２２２の出力は、ローサイド側のスイッチングパルスＶＧＬとして出力される。   Further, at the timing when the output of the bit QA of the counter 214 changes to the low level, the output of the RS flip-flop 222 becomes the high level as shown in FIG. The RS flip-flop 222 is reset by the output of the RS flip-flop 213 (FIG. 4D). The output of the RS flip-flop 222 is output as a low-side switching pulse VGL.

以下、上述の動作が繰り返されることで、図４（Ｆ）及び図４（Ｇ）に示すように、ＭＯＳ−ＦＥＴ１１及び１２に対するスイッチングパルスＶＧＨ及びＶＧＬが出力される。   Thereafter, by repeating the above-described operation, switching pulses VGH and VGL for the MOS-FETs 11 and 12 are output as shown in FIGS. 4 (F) and 4 (G).

図５は、本発明の実施形態を示すものである。
図５に示す本発明の実施形態は、上述のスイッチング電源において、スタンバイ時にスイッチング電源をバーストモードで動作させて、消費電力の低減を図るような、バースト動作設定回路として用いられる。 FIG. 5 shows an embodiment of the present invention.
The embodiment of the present invention shown in FIG. 5 is used in the above-described switching power supply as a burst operation setting circuit for reducing the power consumption by operating the switching power supply in a burst mode during standby.

図５において、バーストオン／オフ端子４０１と接地間には、スイッチ４０２が設けられる。スイッチ４０２の一端は、電源と接地間に設けられた抵抗４０５とツェナダイオード４０６の接続点に接続される。   In FIG. 5, a switch 402 is provided between the burst on / off terminal 401 and the ground. One end of the switch 402 is connected to a connection point between a resistor 405 and a Zener diode 406 provided between the power source and the ground.

抵抗４０５とツェナダイオード４０６との接続点の出力は、インバータ４０７で反転されて、ＡＮＤゲート４０８の一方の入力端に供給されると共に、ＡＮＤゲート４０９の一方の入力端に供給される。また、この出力は、ＭＯＳ−ＦＥＴ４１０のゲートに供給される。   An output at a connection point between the resistor 405 and the Zener diode 406 is inverted by the inverter 407 and supplied to one input terminal of the AND gate 408 and also supplied to one input terminal of the AND gate 409. Further, this output is supplied to the gate of the MOS-FET 410.

スイッチ４０２は、通常モードでの動作時にはオフされ、バーストモードでの動作時には、オンされる。このバーストモードのオン／オフ信号は、例えば、電子機器の内部の制御信号から取り出される。   The switch 402 is turned off when operating in the normal mode and turned on when operating in the burst mode. The burst mode on / off signal is extracted from, for example, a control signal inside the electronic device.

例えば、電子機器がスタンバイ状態となると、バーストオン／オフ信号（図６（Ａ））がローレベルになる。このバーストオン／オフ信号は、インバータ４０７で反転され、インバータ４０７からは、図６（Ｂ）に示すような信号が出力される。   For example, when the electronic device enters a standby state, the burst on / off signal (FIG. 6A) becomes a low level. This burst on / off signal is inverted by an inverter 407, and a signal as shown in FIG. 6B is output from the inverter 407.

ＭＯＳ−ＦＥＴ４３０は、図２に示した電源制御回路７のＶｓｅｎ端子と接地間に設けられている。Ｖｓｅｎ端子は、電源制御回路７の電圧検出回路１０４に接続されており、ＭＯＳ−ＦＥＴ４３０のゲートにハイレベルが供給され、ＭＯＳ−ＦＥＴ４３０がオンすると、電源制御回路７の発振器１０１（図２参照）の発振動作が停止される。   The MOS-FET 430 is provided between the Vsen terminal of the power supply control circuit 7 shown in FIG. 2 and the ground. The Vsen terminal is connected to the voltage detection circuit 104 of the power supply control circuit 7. When a high level is supplied to the gate of the MOS-FET 430 and the MOS-FET 430 is turned on, the oscillator 101 of the power supply control circuit 7 (see FIG. 2). The oscillation operation of is stopped.

電源制御回路７のＦＢ端子と接地間には、抵抗４１６とフォトカップラ２２とが接続される。抵抗４１６とフォトカップラ２２との接続点と接地間に、抵抗４１７と抵抗４１８とが接続される。抵抗４１７と抵抗４１８との接続点と接地間に、コンデンサ４１９が接続される。   A resistor 416 and a photocoupler 22 are connected between the FB terminal of the power supply control circuit 7 and the ground. A resistor 417 and a resistor 418 are connected between a connection point between the resistor 416 and the photocoupler 22 and the ground. A capacitor 419 is connected between the connection point between the resistor 417 and the resistor 418 and the ground.

抵抗４１７と抵抗４１８との接続点の出力がコンパレータ４２０の一方の入力に供給されると共に、コンパレータ４２１の一方の入力に供給される。   An output at a connection point between the resistor 417 and the resistor 418 is supplied to one input of the comparator 420 and also supplied to one input of the comparator 421.

コンパレータ４２０の他方の入力には、例えば３．２Ｖのリファレンス電圧（第１の閾値）が供給される。コンパレータ４２０の出力は、Ｄフリップフロップ４１５のＣＬＫ端子に供給される。Ｄフリップフロップ４１５のＤ端子には、ハイレベルが供給される。   For example, a reference voltage (first threshold value) of 3.2 V is supplied to the other input of the comparator 420. The output of the comparator 420 is supplied to the CLK terminal of the D flip-flop 415. A high level is supplied to the D terminal of the D flip-flop 415.

コンパレータ４２１の他方の入力には、例えば２．６Ｖのリファレンス電圧（第２の閾値）が供給される。コンパレータ４２１の出力は、ＡＮＤゲート４０８の他方の入力に供給される。   For example, a reference voltage (second threshold) of 2.6 V is supplied to the other input of the comparator 421. The output of the comparator 421 is supplied to the other input of the AND gate 408.

バーストモードの動作の開始時には、インバータ４０７の出力がハイレベルとなり、ＡＮＤゲート４０９の出力がハイレベルになり、ＭＯＳ−ＦＥＴ４３０がオンし、電源制御回路７の発振器１０１の発振動作が停止される。   At the start of the burst mode operation, the output of the inverter 407 becomes high level, the output of the AND gate 409 becomes high level, the MOS-FET 430 is turned on, and the oscillation operation of the oscillator 101 of the power supply control circuit 7 is stopped.

電源制御回路７の発振器１０１の発振動作が停止されると、電源制御がオープンになり、二次側の出力電圧が下降する。二次側の出力電圧が下降するに従って、図６（Ｃ）に示すように、ＦＢ端子のフィードバック電圧が上昇していく。   When the oscillation operation of the oscillator 101 of the power supply control circuit 7 is stopped, the power supply control is opened, and the output voltage on the secondary side decreases. As the output voltage on the secondary side decreases, the feedback voltage at the FB terminal increases as shown in FIG.

ＦＢ端子の電圧（図６（Ｃ））が所定のリファレンス電圧（例えば３．２Ｖ）より高くなると、図６（Ｄ）に示すように、コンパレータ４２０の出力はハイレベルになる。   When the voltage at the FB terminal (FIG. 6C) becomes higher than a predetermined reference voltage (for example, 3.2 V), the output of the comparator 420 becomes high level as shown in FIG. 6D.

コンパレータ４２０の出力が立ち上がると、Ｄフリップフロップ４１５にハイレベルが取り込まれ、Ｄフリップフロップ４１５の反転出力は、ローレベルになる。   When the output of the comparator 420 rises, a high level is taken into the D flip-flop 415, and the inverted output of the D flip-flop 415 becomes a low level.

Ｄフリップフロップ４１５の反転出力がローレベルになると、ＡＮＤゲート４０９の出力はローレベルとなり、ＭＯＳ−ＦＥＴ４３０がオフし、電源制御回路７の発振器１０１の発振動作が再開される。   When the inverted output of the D flip-flop 415 becomes low level, the output of the AND gate 409 becomes low level, the MOS-FET 430 is turned off, and the oscillation operation of the oscillator 101 of the power supply control circuit 7 is restarted.

このとき、インバータ４０７の出力はハイレベルなので、ＭＯＳ−ＦＥＴ４１０がオンし、コンデンサ２５の充電時間が速くなり、ソフトスタートの時間が速くなる。   At this time, since the output of the inverter 407 is at a high level, the MOS-FET 410 is turned on, the charging time of the capacitor 25 is increased, and the soft start time is increased.

つまり、コンデンサ２５は、ソフトスタート用のコンデンサである。図２に示したように、ＳＳ端子は、電源制御回路７のソフトスタート回路１０２に接続されている。通常のスタート時には、図６（Ｂ）に示すように、インバータ４０７の出力はローレベルであり、ＭＯＳ−ＦＥＴ４１０はオフしている。このときには、電流源４１２からの電流がソフトスタート用のコンデンサ２５の充電電流となる。   That is, the capacitor 25 is a soft start capacitor. As shown in FIG. 2, the SS terminal is connected to the soft start circuit 102 of the power supply control circuit 7. At the normal start time, as shown in FIG. 6B, the output of the inverter 407 is at a low level, and the MOS-FET 410 is off. At this time, the current from the current source 412 becomes the charging current of the capacitor 25 for soft start.

バーストモードで発振動作を再開させるときには、図６（Ｂ）に示すように、インバータ４０７の出力はハイレベルになる。このため、ＭＯＳ−ＦＥＴ４１０がオンする。ＭＯＳ−ＦＥＴ４１０がオンすると、電流源４１１の電流と、電流源４１２からの電流とがソフトスタート用のコンデンサ２５の充電電流となる。このため、コンデンサ２５の充電時間が速くなり、ソフトスタートの時間が速くなる。   When the oscillation operation is resumed in the burst mode, the output of the inverter 407 becomes high level as shown in FIG. For this reason, the MOS-FET 410 is turned on. When the MOS-FET 410 is turned on, the current from the current source 411 and the current from the current source 412 become the charging current of the capacitor 25 for soft start. For this reason, the charging time of the capacitor 25 is increased, and the soft start time is increased.

図５において、発振器１０１の発振動作が開始すると、二次側の出力電圧が上昇し、図６（Ｃ）に示すように、ＦＢ端子の電圧が下降していく。   In FIG. 5, when the oscillation operation of the oscillator 101 starts, the output voltage on the secondary side increases, and the voltage at the FB terminal decreases as shown in FIG. 6C.

ＦＢ端子の電圧が２．６Ｖ以下まで下降すると、図６（Ｅ）に示すように、コンパレータ４２１の出力がローレベルになる。このため、図６（Ｆ）に示すように、ＡＮＤゲート４０８の出力がローレベルになる。これにより、Ｄフリップフロップ４１５がクリアされる。   When the voltage at the FB terminal drops to 2.6 V or less, the output of the comparator 421 becomes low level as shown in FIG. For this reason, as shown in FIG. 6F, the output of the AND gate 408 becomes a low level. Thereby, the D flip-flop 415 is cleared.

Ｄフリップフロップ４１５がクリアされると、Ｄフリップフロップ４１５の反転出力がハイレベルになり、図６（Ｇ）に示すように、ＡＮＤゲート４０９の出力はハイレベルになる。ＡＮＤゲート４０９の出力がハイレベルとなると、ＭＯＳ−ＦＥＴ４３０がオンし、電源制御回路７の発振器１０１の発振動作が停止される。   When the D flip-flop 415 is cleared, the inverted output of the D flip-flop 415 becomes high level, and as shown in FIG. 6G, the output of the AND gate 409 becomes high level. When the output of the AND gate 409 becomes high level, the MOS-FET 430 is turned on, and the oscillation operation of the oscillator 101 of the power supply control circuit 7 is stopped.

以下、同様に、バーストモードでの動作時には、ＦＢ端子の電圧が２．６Ｖより下がると、電源制御回路７の発振器１０１の発振動作が停止され、ＦＢ端子の電圧が３．２Ｖを越えると、電源制御回路７の発振器１０１の発振動作が再開する動作が繰り返される。発振動作を再開させるときには、ＭＯＳ−ＦＥＴ４１０をオンさせて、ソフトスタートの起動時間を短くするようにしている。   Similarly, during operation in the burst mode, when the voltage at the FB terminal falls below 2.6V, the oscillation operation of the oscillator 101 of the power supply control circuit 7 is stopped, and when the voltage at the FB terminal exceeds 3.2V, The operation of restarting the oscillation operation of the oscillator 101 of the power supply control circuit 7 is repeated. When restarting the oscillation operation, the MOS-FET 410 is turned on to shorten the soft start activation time.

以上説明したように、本発明の実施形態では、バーストモードでの動作時には、二次側の出力電圧が低下して、ＦＢ端子の電圧が第１の閾値である３．２Ｖまで上昇したら、発振器１０１の動作を開始させ、二次側の出力電圧が復帰して、ＦＢ端子の電圧が第２の閾値２．６Ｖまで下降したら、発振器１０１の動作を停止させる動作を繰り返すようにしている。このように、本発明の実施の形態では、スタンバイ時には、バーストモードに設定して、発振器１０１を間欠的に停止させているので、スタンバイ時の消費電力の低減を図ることができる。また、スタンバイ時にも、ＦＢ端子の電圧を検出しているため、出力電圧を所望の電圧に維持できる。   As described above, according to the embodiment of the present invention, when the output voltage on the secondary side decreases during operation in the burst mode and the voltage at the FB terminal increases to the first threshold value of 3.2 V, the oscillator The operation of 101 is started, and when the output voltage on the secondary side is restored and the voltage of the FB terminal falls to the second threshold value 2.6 V, the operation of stopping the operation of the oscillator 101 is repeated. As described above, in the embodiment of the present invention, during standby, the burst mode is set and the oscillator 101 is intermittently stopped, so that power consumption during standby can be reduced. Further, since the voltage at the FB terminal is detected even during standby, the output voltage can be maintained at a desired voltage.

なお、電源制御回路７の発振器１０１の発振動作が動作し、通常の電源制御動作を行っているときには、ＦＢ端子からの電流を検出して制御を行っている。通常の動作時には、ＦＢ端子からの電流検出であるから、ＦＢ端子の電圧変化で誤動作することはない。したがって、本発明の実施形態では、誤動作が防げ、信頼性が向上する。   When the oscillation operation of the oscillator 101 of the power supply control circuit 7 is operating and performing a normal power supply control operation, the current from the FB terminal is detected and controlled. During normal operation, the current is detected from the FB terminal, so that no malfunction occurs due to a voltage change at the FB terminal. Therefore, in the embodiment of the present invention, malfunction can be prevented and reliability is improved.

また、上述のように、発振動作を再開させるときには、ＭＯＳ−ＦＥＴ４１０をオンさせて、ソフトスタートの起動時間を短くするようにしている。ソフトスタートでは、発振器１０１の発振周波数を高い周波数から徐々に低い周波数に設定しているが、このとき、共振外れを起こさないように、通常の起動時には、ソフトスタートの時間を長くしている。これに対して、バースト制御を行うときには、ソフトスタートの起動時間を短くしている。このため、発振している時間が短くなり、効率の改善が図れる。   Further, as described above, when restarting the oscillation operation, the MOS-FET 410 is turned on to shorten the soft start activation time. In the soft start, the oscillation frequency of the oscillator 101 is gradually set from a high frequency to a low frequency. At this time, the soft start time is extended at the normal start-up so as not to cause a resonance off. On the other hand, when performing burst control, the start time of soft start is shortened. For this reason, the oscillation time is shortened and the efficiency can be improved.

＜入力電力と出力電力との関係＞
図７は、本発明の実施形態による効率の改善を示すグラフである。図７において、波線は通常動作での入力電力と出力電力との関係を示し、実線は、本発明の実施形態による入力電力と出力電力との関係を電力を示している。図７に示すグラフから、本発明の実施形態では、無負荷時の入力電力を０．６Ｗ程度に抑えることができる。 <Relationship between input power and output power>
FIG. 7 is a graph illustrating the improvement in efficiency according to an embodiment of the present invention. In FIG. 7, a wavy line indicates the relationship between input power and output power in normal operation, and a solid line indicates the relationship between input power and output power according to the embodiment of the present invention. From the graph shown in FIG. 7, in the embodiment of the present invention, the input power at no load can be suppressed to about 0.6 W.

なお、本発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   Note that the present invention is not limited to the above-described embodiment, and various modifications and applications are possible without departing from the gist of the present invention.

本発明が適用できるスイッチング電源の一例の構成を示す接続図である。It is a connection diagram which shows the structure of an example of the switching power supply which can apply this invention. 本発明が適用できるスイッチング電源における電源制御回路の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply control circuit in the switching power supply which can apply this invention. 本発明が適用できるスイッチング電源における電源制御回路の発振器の構成を示す接続図である。It is a connection diagram which shows the structure of the oscillator of the power supply control circuit in the switching power supply which can apply this invention. 本発明が適用できるスイッチング電源における電源制御回路の発振器の動作説明に用いるタイミング図である。It is a timing diagram used for operation | movement description of the oscillator of the power supply control circuit in the switching power supply which can apply this invention. 本実施形態の構成を示す接続図である。It is a connection diagram which shows the structure of this embodiment. 本実施形態の説明に用いる波形図である。It is a wave form diagram used for description of this embodiment. 本実施形態の効果を示すグラフである。It is a graph which shows the effect of this embodiment. 従来のスイッチング電源の説明に用いる接続図である。It is a connection diagram used for description of the conventional switching power supply.

符号の説明Explanation of symbols

１ａ，１ｂ 電源入力端子
２ 平滑コンデンサ
４ トランス
５ 共振コンデンサ
７ 電源制御回路
１７ 平滑コンデンサ
２０ 負荷回路
２１ 出力検出回路
２２ フォトカップラ
１０１ 発振器
１０２ ソフトスタート回路
４０２ スイッチ
４１１、４１２ 電流源
４２０、４２１ コンパレータ 1a, 1b Power input terminal 2 Smoothing capacitor 4 Transformer 5 Resonance capacitor 7 Power supply control circuit 17 Smoothing capacitor 20 Load circuit 21 Output detection circuit 22 Photocoupler 101 Oscillator 102 Soft start circuit 402 Switch 411, 412 Current source 420, 421 Comparator

Claims (3)

電流共振型のスイッチング電源において、
発振器を連続的に動作させて電源制御を行う通常モードと、前記発振器を間欠的に動作させて電源制御を行うバーストモードとを設定する設定手段を備え、
前記バーストモードでスイッチングパルスの発振器の動作を開始させるときに、ソフトスタート時間を通常の起動時より短くすることを特徴とするスイッチング電源。 In the current resonance type switching power supply,
A setting means for setting a normal mode for controlling power by continuously operating an oscillator and a burst mode for controlling power by intermittently operating the oscillator ;
A switching power supply characterized in that when starting the operation of the switching pulse oscillator in the burst mode, the soft start time is made shorter than that during normal startup . 前記バーストモードに設定されると、二次側の出力電圧を検出し、前記二次側の出力電圧が低下したときに、前記スイッチングパルスの発振器の発振動作を開始させ、前記二次側の出力電圧が復帰したときに、前記スイッチングパルスの発振器の発振動作を停止させるバースト動作設定手段を備えることを特徴とする請求項１に記載のスイッチング電源。 When the burst mode is set, the secondary side output voltage is detected, and when the secondary side output voltage decreases, the oscillation operation of the oscillator of the switching pulse is started, and the secondary side output The switching power supply according to claim 1 , further comprising burst operation setting means for stopping an oscillation operation of an oscillator of the switching pulse when the voltage is restored . 前記バースト動作設定手段が、フィードバック電圧を第１の閾値と比較する第１の比較手段と、
前記フィードバック電圧を第２の閾値と比較する第２の比較手段とを備え、
前記二次側の出力電圧が低下して前記フィードバック電圧が前記第１の閾値まで上昇したときに、前記スイッチングパルスの発振器の動作を開始させ、前記二次側の出力電圧が復帰して前記フィードバック電圧が前記第２の閾値まで下降したときに、前記スイッチングパルスの発振器の動作を停止させることを特徴とする請求項２に記載のスイッチング電源。 The burst operation setting means includes a first comparison means for comparing a feedback voltage with a first threshold;
Second comparing means for comparing the feedback voltage with a second threshold;
When the output voltage on the secondary side decreases and the feedback voltage rises to the first threshold value, the operation of the oscillator of the switching pulse is started, and the output voltage on the secondary side returns to the feedback The switching power supply according to claim 2 , wherein when the voltage falls to the second threshold value, the operation of the oscillator of the switching pulse is stopped .
JP2008024658A 2008-02-05 2008-02-05 Switching power supply Active JP5179893B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008024658A JP5179893B2 (en) 2008-02-05 2008-02-05 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008024658A JP5179893B2 (en) 2008-02-05 2008-02-05 Switching power supply

Publications (2)

Publication Number Publication Date
JP2009189108A JP2009189108A (en) 2009-08-20
JP5179893B2 true JP5179893B2 (en) 2013-04-10

Family

ID=41071798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008024658A Active JP5179893B2 (en) 2008-02-05 2008-02-05 Switching power supply

Country Status (1)

Country Link
JP (1) JP5179893B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9981493B2 (en) 2015-10-02 2018-05-29 Canon Kabushiki Kaisha Power supply apparatus, printing apparatus, and control method
US10277134B2 (en) 2016-01-28 2019-04-30 Fuji Electric Co., Ltd. Switching power supply device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384973B2 (en) * 2009-03-04 2014-01-08 新電元工業株式会社 Switching power supply
JP5360991B2 (en) * 2009-10-02 2013-12-04 新電元工業株式会社 Switching power supply control circuit
JP5360992B2 (en) * 2009-10-05 2013-12-04 新電元工業株式会社 Switching power supply control circuit
JP5641908B2 (en) * 2010-12-07 2014-12-17 新電元工業株式会社 Control circuit
JP5968634B2 (en) * 2012-02-08 2016-08-10 長野日本無線株式会社 Electronic equipment system
JP6013263B2 (en) * 2013-04-24 2016-10-25 新電元工業株式会社 Soft start control circuit, semiconductor integrated circuit, and isolated switching power supply
JP6433652B2 (en) * 2013-11-26 2018-12-05 Eizo株式会社 Power supply device and electrical equipment
JP6323258B2 (en) * 2014-08-29 2018-05-16 サンケン電気株式会社 Current resonance type power supply
CN106664022B (en) 2015-01-20 2020-05-22 富士电机株式会社 Switching power supply device
JP6569420B2 (en) * 2015-09-17 2019-09-04 富士電機株式会社 Switching power supply device and control method thereof
JP6966001B2 (en) 2018-08-02 2021-11-10 富士電機株式会社 Control device for switching power supply
JP7224953B2 (en) * 2019-02-19 2023-02-20 新電元工業株式会社 SWITCHING POWER SUPPLY DEVICE, POWER CONTROL CIRCUIT, AND SWITCHING POWER SUPPLY CONTROL METHOD
EP4131758A1 (en) * 2021-08-05 2023-02-08 Fico Triad, S.A. Resonant converter system with soft start and output voltage control, and control method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442771A (en) * 1990-06-06 1992-02-13 Fujitsu Ltd High efficiency type dc/dc converter
JPH08130871A (en) * 1994-10-31 1996-05-21 Sanken Electric Co Ltd Dc-dc converter
JP3497075B2 (en) * 1998-03-20 2004-02-16 シャープ株式会社 Switching power supply circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9981493B2 (en) 2015-10-02 2018-05-29 Canon Kabushiki Kaisha Power supply apparatus, printing apparatus, and control method
US10277134B2 (en) 2016-01-28 2019-04-30 Fuji Electric Co., Ltd. Switching power supply device

Also Published As

Publication number Publication date
JP2009189108A (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5179893B2 (en) Switching power supply
JP4687958B2 (en) DC-DC converter
US7492615B2 (en) Switching power supply
JP5485390B2 (en) Switching power supply device and semiconductor device
JP4481879B2 (en) Switching power supply
JP6323258B2 (en) Current resonance type power supply
JP5293006B2 (en) Half-wave rectified current resonance type switching power supply device and starting method thereof
JP4033850B2 (en) Switching power supply control semiconductor device
WO2016117270A1 (en) Semiconductor device for controlling power supply
JP2011004550A (en) Switching power supply apparatus and semiconductor device
JPWO2004059822A1 (en) Switching power supply device and control method of switching power supply device
US7639516B2 (en) Switching power source device
JP2007215316A (en) Switching power supply control circuit
JP2005287260A (en) Semiconductor device for controlling switching power supply
US11437913B2 (en) Switching control circuit and power supply circuit
JP2010035370A (en) Dc-dc converter integrated circuit, and dc-dc converter
JP5195849B2 (en) DC-DC converter
JP5384973B2 (en) Switching power supply
JP5207841B2 (en) Switching power supply
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP3425403B2 (en) Semiconductor device and switching power supply device using this semiconductor device
JP5016511B2 (en) Switching power supply
JP4039362B2 (en) DC converter
JP7207576B2 (en) Detection circuit, switching control circuit, power supply circuit
JP7472654B2 (en) Switching control circuit, LLC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5179893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150