JP5352710B2 - Electro-optic device - Google Patents
Electro-optic device Download PDFInfo
- Publication number
- JP5352710B2 JP5352710B2 JP2012115277A JP2012115277A JP5352710B2 JP 5352710 B2 JP5352710 B2 JP 5352710B2 JP 2012115277 A JP2012115277 A JP 2012115277A JP 2012115277 A JP2012115277 A JP 2012115277A JP 5352710 B2 JP5352710 B2 JP 5352710B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photosensitive resin
- resin film
- light
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011347 resin Substances 0.000 claims abstract description 164
- 229920005989 resin Polymers 0.000 claims abstract description 164
- 239000011229 interlayer Substances 0.000 abstract description 43
- 238000004519 manufacturing process Methods 0.000 abstract description 28
- 238000000059 patterning Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 349
- 239000010410 layer Substances 0.000 description 97
- 239000000758 substrate Substances 0.000 description 85
- 238000000034 method Methods 0.000 description 78
- 239000012535 impurity Substances 0.000 description 58
- 239000004065 semiconductor Substances 0.000 description 57
- 230000008569 process Effects 0.000 description 35
- 239000011159 matrix material Substances 0.000 description 30
- 239000004973 liquid crystal related substance Substances 0.000 description 29
- 239000010409 thin film Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 25
- 230000003287 optical effect Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000002834 transmittance Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 11
- 239000003054 catalyst Substances 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000012466 permeate Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Abstract
Description
本願発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する電気光
学装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置
およびその様な電気光学装置を部品として搭載した電子機器に関する。
The present invention relates to an electro-optical device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a method for manufacturing the same. For example, the present invention relates to an electro-optical device typified by a liquid crystal display panel and an electronic apparatus in which such an electro-optical device is mounted as a component.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
なお、本明細書中において素子基板とは、薄膜トランジスタ(以下、TFTと呼ぶ)、
MOSトランジスタのようなアクティブ回路が設けられた基板全般を指す。
In this specification, an element substrate is a thin film transistor (hereinafter referred to as TFT),
It refers to all substrates on which active circuits such as MOS transistors are provided.
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いてTFTを構成する技術が注目されている。TFTはICや電気光学装置のような電子
デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれてい
る。
2. Description of the Related Art In recent years, attention has been focused on a technique for forming a TFT using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface. TFTs are widely applied to electronic devices such as ICs and electro-optical devices, and are particularly urgently developed as switching elements for liquid crystal display devices.
液晶表示装置において、高品位な画像を得るために、反射電極をマトリクス状に配置し
、反射電極の各々に接続するスイッチング素子としてTFTを用いたアクティブマトリク
ス型液晶表示装置が注目を集めている。
In a liquid crystal display device, in order to obtain a high-quality image, an active matrix liquid crystal display device using a TFT as a switching element in which reflective electrodes are arranged in a matrix and connected to each of the reflective electrodes has attracted attention.
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイ
プが知られている。
Active matrix liquid crystal display devices are roughly classified into two types, a transmission type and a reflection type.
特に、反射型の液晶表示装置は、透過型の液晶表示装置と比較して、バックライトを使
用しないため、消費電力が少ないといった長所を有しており、モバイルコンピュータやビ
デオカメラ用の直視型表示ディスプレイとしての需要が高まっている。
In particular, the reflective liquid crystal display device has the advantage that it consumes less power because it does not use a backlight as compared with the transmissive liquid crystal display device, and is a direct-view display for mobile computers and video cameras. Demand for displays is increasing.
反射型の液晶表示装置の視野角特性を拡大する方法として、後方散乱フィルムを液晶表
示装置に貼りつけて、光を散乱させる方法がある。しかし、後方散乱フィルムを用いて視
野角を拡大する方法は、反射電極により反射した画像情報を持つ光の散乱により画像のボ
ケが生じやすく、視認性が低下する。
As a method for enlarging the viewing angle characteristics of a reflective liquid crystal display device, there is a method in which light is scattered by attaching a backscattering film to the liquid crystal display device. However, the method of enlarging the viewing angle using a backscattering film tends to cause blurring of the image due to scattering of light having image information reflected by the reflective electrode, and visibility is lowered.
反射型の液晶表示装置の視野角を拡大する別の方法として、素子基板に形成された有機樹
脂膜の表面に凹凸ができるようにして、その上に反射電極を形成することで光を散乱させ
る構造がある。有機樹脂膜の表面に凹凸を作製する方法の一例として、図14のように活
性層、ゲート絶縁膜、ゲート電極、半導体層に接続するソース電極及びドレイン電極から
なるTFT(図示せず)が形成された基板200にレジスト膜201をパターニングして
凹凸を形成する。レジスト膜201上に有機樹脂膜202を形成し、さらに反射電極20
3をTFTのドレイン電極と電気的に接続するように形成する。これにより、反射電極2
03の表面に凹凸ができる(特開平10-319422号公報)。
As another method of expanding the viewing angle of the reflective liquid crystal display device, the surface of the organic resin film formed on the element substrate is made uneven, and a reflective electrode is formed thereon to scatter light. There is a structure. As an example of a method for forming irregularities on the surface of the organic resin film, a TFT (not shown) including an active layer, a gate insulating film, a gate electrode, and a source electrode and a drain electrode connected to a semiconductor layer is formed as shown in FIG. The
3 is formed so as to be electrically connected to the drain electrode of the TFT. Thereby, the reflective electrode 2
The surface of 03 is uneven (Japanese Patent Laid-Open No. 10-319422).
また、素子基板に形成された有機樹脂膜の表面に凹凸を作製する方法の別の一例を以下に
示す。図15のように、半導体層、ゲート絶縁膜、ゲート電極、活性層に接続するソース
電極及びドレイン電極からなるTFT(図示せず)が形成された基板204に有機樹脂膜
205を形成する(図15(A))。そして、ドレイン電極(図示せず)に達し、有機樹
脂膜205を貫通するコントクトホール206を形成する(図15(B))。さらに、レ
ジスト膜207を有機樹脂膜上に所定の位置に形成する(図15(C))。そしてレジス
ト膜をマスクとして有機樹脂膜205をエッチングして、有機樹脂膜の表面に凹凸を形成
する(図15(D))。さらに有機樹脂膜205上に反射電極208を形成する。反射電
極208はTFTのドレイン電極に接する。これにより、反射電極208の表面の一部に
選択的に凹凸ができる(図15(E))。
Further, another example of a method for forming irregularities on the surface of the organic resin film formed on the element substrate is shown below. As shown in FIG. 15, an
以上のように、反射電極の表面に凹凸を形成し、凹凸形状をプロセス条件により制御し最
適化することで、光が反射電極の表面の凹凸で散乱する角度を制御でき、視認性の良い画
像となる。
As described above, by forming irregularities on the surface of the reflective electrode and controlling and optimizing the irregular shape according to the process conditions, the angle at which light is scattered by the irregularities on the surface of the reflective electrode can be controlled, and an image with good visibility It becomes.
従来の技術では、図14のように反射型の液晶表示装置において反射電極203の表面に
凹凸のある散乱構造を作るために、レジスト膜201のパターニング工程を追加する必要
があった。
In the prior art, it is necessary to add a patterning step of the
図15では、有機樹脂膜を貫通するコンタクトホール206を形成し(図15(B))
、さらにパターニングにより有機樹脂膜の表面に凹凸を形成する(図15(D))。しか
しこの方法では、有機樹脂膜の表面に凹凸を形成するためのパターニング工程を追加する
必要があった。
In FIG. 15, a
Further, unevenness is formed on the surface of the organic resin film by patterning (FIG. 15D). However, in this method, it is necessary to add a patterning step for forming irregularities on the surface of the organic resin film.
製造のコストを抑えて液晶表示装置を作製するには、従来の液晶表示装置の作製工程を増
やすことなく、反射電極表面に凹凸による散乱構造ができることが望ましい。
In order to manufacture a liquid crystal display device at a reduced manufacturing cost, it is desirable that the reflective electrode surface has a scattering structure with unevenness without increasing the number of steps for manufacturing a conventional liquid crystal display device.
本発明は、従来の液晶表示装置の工程数を増やすことなく、有機樹脂膜の表面に凹凸を
作製し、有機樹脂膜上に反射電極を形成し、反射電極による散乱構造を作ることを特徴と
する。このために、本発明は感光性樹脂膜を層間膜として用いて、感光性樹脂膜を貫通す
るコンタクトホールを形成すると同時に感光性樹脂膜の表面の一部に凹凸を形成すること
を特徴とする。
The present invention is characterized in that without increasing the number of steps of a conventional liquid crystal display device, irregularities are produced on the surface of an organic resin film, a reflective electrode is formed on the organic resin film, and a scattering structure is formed by the reflective electrode. To do. To this end, the present invention is characterized in that a photosensitive resin film is used as an interlayer film and a contact hole penetrating the photosensitive resin film is formed, and at the same time, irregularities are formed on a part of the surface of the photosensitive resin film. .
本発明を図1により説明する。図1は感光性樹脂膜を層間膜(例えば第2の層間膜462
)として用いるときに適用することができる工程である。このような層間膜としては感光
性ポリイミド、感光性アクリルがある。本発明は感光性樹脂膜としてポジ型を用いること
もできるし、ネガ型を用いることもできる。図1においては感光性樹脂膜をポジ型として
説明する。ポジ型の感光性樹脂は光照射された部分が現像液に溶解する。
The present invention will be described with reference to FIG. FIG. 1 shows a photosensitive resin film as an interlayer film (for example, a second interlayer film 462).
It is a process that can be applied when used as a). Examples of such an interlayer film include photosensitive polyimide and photosensitive acrylic. In the present invention, a positive type can be used as the photosensitive resin film, and a negative type can also be used. In FIG. 1, the photosensitive resin film is described as a positive type. In the positive type photosensitive resin, the portion irradiated with light is dissolved in the developer.
本発明は、図1(A)のように半導体層405〜406を形成する工程と、前記半導体層
を選択的に覆う絶縁性の第1の層間膜461を形成する工程と、前記第1の層間膜上に感
光性樹脂膜462を形成する工程とを有する。その後、前記感光性樹脂膜をパターニング
し、前記感光性樹脂膜において前記第1の層間膜461に達する深さの第1の開口部10
3〜106を有する第1の領域117を形成し、かつ、前記感光性樹脂膜の表面に凹凸を
有する第2の領域107を形成する。そして前記感光性樹脂膜を200℃〜400℃に加
熱して硬化する。次に、図1(B)のように前記第1の開口部103〜106に接する前
記第1の層間膜461を選択的に除去し前記半導体層405〜406に達する第2の開口
部108〜111を形成する。第2の開口部を形成するときは、前記感光性樹脂膜をマス
クとして第1の層間膜461をエッチングしても良い。次に、図1(C)のように前記第
2の領域107を覆う反射電極470を形成することにより電気光学装置を作製する。
As shown in FIG. 1A, the present invention includes a step of forming
A
本発明によれば、一回のフォトリソ工程で感光性樹脂膜においてコンタクトホールを貫
通させ、感光性樹脂膜の表面に凹凸を形成することが可能となる。コンタクトホールと感
光性樹脂膜の表面の凹凸を覆うように反射電極470を形成することで、反射型の電気光
学装置が作製される。
According to the present invention, it is possible to penetrate the contact hole in the photosensitive resin film in one photolithography process and form the unevenness on the surface of the photosensitive resin film. A reflective electro-optical device is manufactured by forming the
本発明は、石英ガラス109に遮光部108としてクロム(Cr)等の薄膜により形成し
たフォトマスク100を用いる。フォトマスクには第1の透光部101と第2の透光部1
02を設けている。第1の透光部101から透過した光により露光された部分の感光性樹
脂膜は現像工程において現像液中に溶解する。そして、現像により前記第1の層間膜46
1の上部に達する深さを有する第1の開口部103〜106を有する第1の領域117が
できる。第1の開口部103〜106は感光性樹脂を貫通するコンタクトホールとなる。
フォトマスク100の第2の透光部102は感光性樹脂膜が解像不能となるような幅であ
る。そこで、第2の透光部を透過した光により露光された部分の感光性樹脂膜は現像工程
においても感光性樹脂膜の表面近傍しか現像液中に溶解しない。そして感光性樹脂膜の表
面に凹凸を有する第2の領域107が形成される。
In the present invention, a photomask 100 formed of a thin film of chromium (Cr) or the like as a
02 is provided. The portion of the photosensitive resin film exposed by the light transmitted from the first
The
The second
本発明において、図1(C)のように、前記第2の領域107を覆う反射電極は、第2の
領域107の形状を反映した複数の凹凸113を有する。視野角特性を良好にし、かつ、
反射電極の表面の凹凸により反射した光が、液晶パネルのガラス基板に臨界角を超える角
度で入射し、全反射により液晶パネル内に光が閉じ込められる現象を防止するためには、
反射電極の複数の凹凸113の凸部114の傾斜面に接する面と基板面のなす角度を1°
以上45°以下望ましくは5°以上15°以下とすると良い。
In the present invention, as shown in FIG. 1C, the reflective electrode covering the
In order to prevent the light reflected by the unevenness of the surface of the reflective electrode from entering the glass substrate of the liquid crystal panel at an angle exceeding the critical angle and confining the light in the liquid crystal panel due to total reflection,
The angle formed by the surface of the reflective electrode and the substrate surface that is in contact with the inclined surface of the
It is good to set it as 45 degrees or less and desirably 5 degrees or more and 15 degrees or less.
本発明は、図8のように半導体層405〜406を形成する工程と、前記半導体層の上
方に第1の層間膜461を形成する工程と、前記第1の層間膜461上に感光性樹脂膜4
62を形成する工程と、前記感光性樹脂膜をフォトマスク120を用いて露光する工程と
、前記感光性樹脂膜を現像し、前記感光性樹脂膜を貫通する第1の開口部103〜106
を有する第1の領域121と、感光性樹脂膜の表面に複数の凹部118を有する第2の領
域122を同時に形成する工程を含む。フォトマスク120の第1の透光部101の幅に
対し、第2の透光部102の幅を狭くする。第2の透光部の幅を狭くすると、感光性樹脂
膜が解像不能となり、感光性樹脂膜の表面に凹部が形成される。現像後の感光性樹脂膜に
おいて、画素部において基板面に平行な平滑面の割合を画素部の面積の50%以下望まし
くは30%以下とすることが望ましい(図8(A))。次に感光性樹脂膜を硬化し、前記
第1の開口部に接する前記絶縁膜を選択的に除去し前記半導体層に達する第2の開口部を
形成する(図8(B))。そして、前記第2の領域122の前記凹部118を覆う反射電
極470を形成する(図8(C))。
In the present invention, the steps of forming the semiconductor layers 405 to 406 as shown in FIG. 8, the step of forming the
62, exposing the photosensitive resin film using a photomask 120, developing the photosensitive resin film, and
And a step of simultaneously forming a
反射電極470の表面における凹部119の底部に接する面は基板面に対し1°以上45
°以下望ましくは5°以上15°以下とすると良い。なお、図8と図1において、同じ数
字は同じ要素を示している。
The surface in contact with the bottom of the
The angle is preferably 5 ° or more and 15 ° or less. 8 and 1, the same numerals indicate the same elements.
ここで、解像限界以下の条件でパターニングされた感光性樹脂膜が第1の層間膜上に残
り、かつ、感光性樹脂膜の表面に凹凸が形成される原理を図10〜11により示す。図1
0において、フォトマスクの遮光部300と透光部301が図示されている。図10(A
)、図10(B)、図10(C)となるにつれフォトマスクの透光部301の幅が順次大
きくなる。フォトマスクの透光部301の幅が小さくなるに従い、回折が顕著になり、フ
ォトマスクを垂直入射した光が直進して透過する0次の透過光以外に±1次の回折光の割
合が大きくなる。このため、0次透過光の露光エネルギーが相対的に低減し、感光性樹脂
膜の下部まで露光するにはエネルギーが不足する。感光性樹脂膜302に照射される露光
エネルギーの強度分布303に示すように、透光部301が狭くなるにつれて露光エネル
ギーの最大値が低下する。なお、露光エネルギーがしきい値304を超えないと、露光に
よる感光性樹脂膜の分解反応、あるいは重合反応が起こらない。
Here, the principle that the photosensitive resin film patterned under the condition below the resolution limit remains on the first interlayer film, and the unevenness is formed on the surface of the photosensitive resin film is shown in FIGS. FIG.
At 0, the
10B and FIG. 10C, the width of the
これにより、透光部301の幅が狭くなると、露光エネルギーが不足し、感光性樹脂膜と
空気の界面の近傍しか露光されず、現像後の感光性樹脂膜305において、感光性樹脂膜
の表面に凹部が形成される(図10(A)〜(B))。また、透光部301の幅が充分に
広いと、現像後の感光性樹脂膜305において、感光性樹脂膜を貫通する開口部を形成す
るのに充分な露光エネルギーが得られる(図10(C))。
As a result, when the width of the
図10(A)〜(B)に示すように、透光部301の幅が狭くなるにつれ、回折によりフ
ォトマスクを透過した光がフォトマスクの表面の法線方向に対し大きな角度で広がり、露
光面積が透光部301に対し大きくなる。これにともなって、感光性樹脂膜に照射される
単位面積当たりの光強度が弱くなる。そして、感光性樹脂膜と空気の界面において、広い
面積で浅く、露光(紫外線照射)による分解反応あるいは重合反応が起こる。つまり、透
光部301の幅が狭いほど、現像後の感光性樹脂膜305の凹部が浅く、なだらかな形状
となる。透光部301の幅を変えて露光することにより、現像後の感光性樹脂膜305と
空気の界面にできる凹凸の凹部の傾斜面に接する面と基板面のなす角度及び凹部の深さを
変えることができる。
As shown in FIGS. 10A to 10B, as the width of the
図11に示すように、互いに隣接する透光部301と透光部301を透過した光が可干渉
距離にある場合は、回折光同士の干渉により、露光エネルギーの強度分布303が複雑に
なりさらに現像後の感光性樹脂膜305と空気の界面にできる凹凸形状を不規則にするこ
とができる。図11において図10と同じ要素は同じ数字で示す。
As shown in FIG. 11, when the
また、図11に示すように、互いに隣接する透光部301と透光部301を透過した光が
可干渉距離にある場合は、感光性樹脂膜の表面において露光工程で感光されてない部分3
07に対し、凸部306の頂点が相対的に低くなることがある。
In addition, as shown in FIG. 11, when the
As opposed to 07, the vertex of the
図10〜図11に示すように、透光部301の幅と透光部301同士の間隔を変えるこ
とで、露光により感光性樹脂膜の表面に形成される凹凸の凸部306の高さ、あるいは凹
部の深さを変えることができる。かつ、透光部301の幅と透光部301同士の間隔を変
えることで、凸部の大きさ、凸部の傾斜面に接する面と基板面のなす角度を変えることが
できる。これにより、反射電極の凹凸により散乱される光が回折により分光される現象を
抑えることができる。
As shown in FIGS. 10 to 11, by changing the width of the light-transmitting
また、本発明では感光性樹脂を現像液に浸漬して現像する。露光された部分の感光性樹脂
膜は感光性樹脂膜と現像液の接する界面を起点として等方的に溶解するため、現像後の感
光性樹脂膜305の表面の凹凸は凹部の曲率半径が大きいなだらかな形状になる。
In the present invention, the photosensitive resin is developed by being immersed in a developer. Since the exposed photosensitive resin film isotropically dissolves starting from the interface where the photosensitive resin film and the developer come into contact, the surface unevenness of the
本発明は、アクティブマトリクス型の電気光学装置、特に反射型の液晶表示装置の作製
方法において有効である。
The present invention is effective in a method for manufacturing an active matrix electro-optical device, particularly a reflective liquid crystal display device.
また、上記各構成において、前記電気光学装置は、反射電極が反射電極からなり、反射
電極はAlまたはAgを主成分とする膜、またはそれらの積層膜であることを特徴として
いる。
In each of the above configurations, the electro-optical device is characterized in that the reflective electrode is a reflective electrode, and the reflective electrode is a film containing Al or Ag as a main component, or a laminated film thereof.
本発明では反射型の電気光学装置において一枚のフォトマスクで層間膜のコンタクトホ
ールと、反射電極に入射した光を散乱する散乱構造を作製することができる。
According to the present invention, in a reflection type electro-optical device, a contact structure of an interlayer film and a scattering structure that scatters light incident on a reflection electrode can be manufactured with a single photomask.
本願発明の実施形態について、以下に説明する。 Embodiments of the present invention will be described below.
図1を用いて本発明の実施形態を説明する。図1は素子基板の作製工程を示す断面図で
ある。
An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view showing a manufacturing process of an element substrate.
まず、下地膜、半導体層405〜406、ゲート絶縁膜、ゲート電極が形成された基板4
00に第1の層間絶縁膜461として、プラズマCVD法またはスパッタ法を用い、厚さ
を100〜200nmとしてシリコンを含む絶縁膜で形成する。第1の層間絶縁膜461
は酸化窒化シリコン膜や、他のシリコンを含む絶縁膜を単層または積層構造として用いて
も良い。
First, the substrate 4 on which the base film, the semiconductor layers 405 to 406, the gate insulating film, and the gate electrode are formed.
In 00, the first
A silicon oxynitride film or an insulating film containing other silicon may be used as a single layer or a laminated structure.
第1の層間絶縁膜461上に第2の層間膜としての機能を有する感光性樹脂膜462を塗
布する。感光性樹脂膜の厚さは0.5〜3.5μmが望ましい。感光性樹脂膜として感光
性アクリル樹脂膜、感光性ポリイミド樹脂膜を用いることができる。本実施例ではポジ型
の感光性樹脂膜を用いて説明する。
A
感光性樹脂膜を露光するフォトマスク100は、石英ガラス109に遮光部108として
クロム(Cr)等の薄膜を形成したものである。第1の透光部101は後述するコンタク
トホールを形成するためのもので、直径が3.0〜5.0μmの円とする。
A photomask 100 that exposes a photosensitive resin film is obtained by forming a thin film of chromium (Cr) or the like as a
フォトマスク100の第2の透光部102は後述する感光性樹脂膜の表面の凹凸を形成す
るためのものである。第2の透光部102の幅と、隣接する第2の透光部同士の間隔を適
宜選択し、第2の透光部を透過した光により露光された感光性樹脂膜が解像不能となるよ
うにする。フォトマスクの第2の透光部102の幅は露光装置の解像能力、透光部のピッ
チ、透光部の密度によって決定すると良い。
投影型の露光装置であるミラープロジェクターアライナーでは第2の透光部102の幅を
2.5μm以下望ましくは1.5μm以下とすると良い。
The second
In a mirror projector aligner which is a projection type exposure apparatus, the width of the second
投影型の露光装置であるミラープロジェクターアライナーにフォトマスク100をセッ
ティングして感光性樹脂膜を露光する。
A photomask 100 is set on a mirror projector aligner which is a projection type exposure apparatus to expose the photosensitive resin film.
感光性樹脂膜を現像液に接するようにして現像する。 Development is performed so that the photosensitive resin film is in contact with the developer.
そして、第1の透光部101を透過した光で露光した部分は、感光性樹脂膜を現像した後
に感光性樹脂膜を貫通するコンタクトホール103〜106(第1の開口部)を有する第
1の領域121ができる。第2の透光部102を透過した光で露光した部分は、感光性樹
脂膜の表面に凹凸を有する第2の領域107を得る。
And the part exposed with the light which permeate | transmitted the 1st
さらに、200〜400℃の熱を加えて感光性樹脂膜を重合する。 Further, the photosensitive resin film is polymerized by applying heat at 200 to 400 ° C.
次いで、図1(B)のように、第2の層間膜である感光性樹脂462をマスクとして第
1の層間膜461をエッチングして、コンタクトホール108〜111(第2の開口部)
を得る。第2の層間膜と第1の層間膜においてエッチングにおける選択比が大きく違うた
め、感光性樹脂膜の第2の領域107における凹凸の凸部112の形状はそのまま保持さ
れる。
Next, as shown in FIG. 1B, the
Get. Since the selectivity in etching differs greatly between the second interlayer film and the first interlayer film, the shape of the
次いで、図1(C)に示すように、画素部507においては、反射電極470、ゲート配
線469、接続電極468を形成する。この接続電極468によりソース配線(433b
と449の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469
は、画素TFTのゲート電極と電気的な接続が形成される。また、反射電極470は、画
素TFTのドレイン領域442と電気的な接続が形成され、さらに保持容量を形成する一
方の電極として機能する半導体層458と電気的な接続が形成される。また、反射電極4
70としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いることが望ましい。本実施例では、これらの配線は、膜厚50nmのTi
膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして
形成する。
Next, as illustrated in FIG. 1C, in the pixel portion 507, a
And 449 are electrically connected to the pixel TFT. In addition, the
Is electrically connected to the gate electrode of the pixel TFT. In addition, the
As 70, it is desirable to use a highly reflective material such as a film mainly composed of Al or Ag, or a laminated film thereof. In this example, these wirings are Ti films with a film thickness of 50 nm.
A laminated film of the film and an alloy film having a thickness of 500 nm (alloy film of Al and Ti) is formed by patterning.
本実施形態において、図1(C)のように、反射電極470は表面に凸部114を有する
。視野角特性を良好にすること、反射電極の凹凸により反射した光が液晶パネルのガラス
基板に臨界角を超える角度で入射し、全反射により液晶パネル内に光が閉じ込められる現
象を防止することのためには、反射電極の凸部114の傾斜面に接する面と基板面のなす
角度を1°以上45°以下望ましくは5°以上15°以下とすると良い。
In the present embodiment, as shown in FIG. 1C, the
画素部において感光性樹脂膜の表面が基板面に対し平行であると、後述する反射電極に
入射した光がその部分では鏡面反射をしてしまう。反射電極に入射した光の散乱性を高め
るためには、フォトマスク100において互いに隣接する第2の透光部102と第2の透
光部106を近接するように配置してできるだけ平滑面を少なくすることが望ましい。具
体的には画素部における平滑面の割合は画素部の面積の50%以下、望ましくは30%以
下に抑えることが望ましい。
If the surface of the photosensitive resin film is parallel to the substrate surface in the pixel portion, the light incident on the reflective electrode described later will be specularly reflected at that portion. In order to improve the scattering property of the light incident on the reflective electrode, the second
本発明によれば、一枚のフォトマスクで第2の層間膜として機能する感光性樹脂膜にコ
ンタクトホールを形成し、同時に、感光性樹脂膜の表面に選択的に凹凸を形成することが
できる。感光性樹脂膜に選択的に形成された凹凸に接するように反射電極を形成し、反射
電極の表面の凹凸で反射電極に入射した光を散乱させることができる。第2の層間膜とし
て感光性樹脂を用いているため、一回のフォトリソ工程だけで感光性樹脂膜を貫通するコ
ンタクトホールを形成し、感光性樹脂膜の表面に選択的に凹凸を形成することが可能とな
る。
According to the present invention, a contact hole can be formed in a photosensitive resin film functioning as a second interlayer film with a single photomask, and at the same time, irregularities can be selectively formed on the surface of the photosensitive resin film. . A reflective electrode is formed so as to be in contact with the unevenness selectively formed on the photosensitive resin film, and light incident on the reflective electrode can be scattered by the unevenness on the surface of the reflective electrode. Since a photosensitive resin is used as the second interlayer film, a contact hole that penetrates the photosensitive resin film is formed by only one photolithography process, and unevenness is selectively formed on the surface of the photosensitive resin film. Is possible.
以上の様にして、画素TFT504、保持容量505とを有する画素部507を形成す
ることができる。こうして、アクティブマトリクス基板が完成する。
As described above, the pixel portion 507 including the
また、発光素子を用いた自発光表示装置の作製方法に本発明の反射電極表面に散乱構造
を形成する方法を適用してもよい。
In addition, a method for forming a scattering structure on the surface of the reflective electrode of the present invention may be applied to a method for manufacturing a self-luminous display device using a light-emitting element.
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
The present invention having the above-described configuration will be described in more detail with the following examples.
本実施例では、反射型の表示装置の作製方法を図1と図3〜図6により説明する。ここ
では、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型T
FT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。
In this embodiment, a method for manufacturing a reflective display device will be described with reference to FIGS. Here, a pixel portion on the same substrate and a TFT (n-channel type TFT) of a driver circuit provided around the pixel portion.
A method for simultaneously manufacturing an FT and a p-channel TFT will be described in detail.
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図6に示す。なお、
図1と図3〜図5に対応する部分には同じ符号を用いている。図5(B)中の鎖線A―A
’及び鎖線B―B’は図6中の鎖線A―A’及び鎖線B―B’で切断した断面図に対応し
ている。図1(C)中の鎖線A―A’、鎖線B―B’ 及び鎖線C―C’は図6中の鎖線
A―A’、鎖線B―B’ 及び鎖線C―C’で切断した断面図に対応している。
A top view of a pixel portion of an active matrix substrate manufactured in this embodiment is shown in FIG. In addition,
The same reference numerals are used for portions corresponding to FIG. 1 and FIGS. Chain line AA in FIG.
'And chain line BB' correspond to the cross-sectional view taken along chain line AA 'and chain line BB' in FIG. A chain line AA ′, a chain line BB ′, and a chain line CC ′ in FIG. 1C are cross sections cut by a chain line AA ′, a chain line BB ′, and a chain line CC ′ in FIG. Corresponds to the figure.
図3(A)に示すように、本実施例ではコーニング社の#7059ガラスや#1737
ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスな
どのガラスからなる基板400を用いる。なお、基板400としては、石英基板やシリコ
ン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。
また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
As shown in FIG. 3A, in this embodiment, Corning # 7059 glass or # 1737 is used.
A
Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
次いで、基板400上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜401を形成する。本実施例では下地膜401として2層構造
を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜
401の一層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応
ガスとして成膜される酸化窒化シリコン膜401aを10〜200nm(好ましくは50〜
100nm)形成する。本実施例では、膜厚50nmの酸化窒化シリコン膜401a(組成
比Si=32%、O=27%、N=24%、H=17%)を形成した。次いで、下地膜4
01のニ層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして
成膜される酸化窒化シリコン膜401bを50〜200nm(好ましくは100〜150
nm)の厚さに積層形成する。本実施例では、膜厚100nmの酸化窒化シリコン膜401
b(組成比Si=32%、O=59%、N=7%、H=2%)を形成した。
Next, a
100 nm). In this embodiment, a 50 nm thick
As the second layer of 01, a
nm). In this embodiment, a
b (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) was formed.
次いで、下地膜上に半導体層402〜406を形成する。半導体層402〜406は、
非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマ
CVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望
の形状にパターニングして形成する。この半導体層402〜406の厚さは25〜80n
m(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると
良い。本実施例では、プラズマCVD法を用い、55nmの非晶質シリコン膜を成膜した
後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱
水素化(500℃、1時間)を行った後、熱結晶化(550℃、4時間)を行い、さらに
結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そ
して、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって
、半導体層402〜406を形成した。
Next, semiconductor layers 402 to 406 are formed over the base film. The semiconductor layers 402 to 406 are
After a semiconductor film having an amorphous structure is formed by a known means (sputtering method, LPCVD method, plasma CVD method, etc.), a known crystallization treatment (laser crystallization method, thermal crystallization method, nickel, etc.) A crystalline semiconductor film obtained by performing a thermal crystallization method using the above catalyst is formed into a desired shape by patterning. The semiconductor layers 402 to 406 have a thickness of 25 to 80 n.
It is formed with a thickness of m (preferably 30 to 60 nm). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy. In this example, a 55 nm amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 ° C., 1 hour), then thermally crystallized (550 ° C., 4 hours), and then laser annealing treatment is performed to improve crystallization. Thus, a crystalline silicon film was formed. Then, semiconductor layers 402 to 406 were formed by patterning the crystalline silicon film using a photolithography method.
また、半導体層402〜406を形成した後、TFTのしきい値を制御するために微量
な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
Further, after forming the semiconductor layers 402 to 406, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし
、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)と
する。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1
〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350
〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線
状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わ
せ率(オーバーラップ率)を80〜98%として行えばよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz, and the laser energy density is 100 to 400 mJ / cm 2 (typically 200 to 300 mJ / cm 2). ). If a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is 1.
10 kHz, and the laser energy density is 300 to 600 mJ / cm 2 (typically 350
˜500 mJ / cm 2 ). Then, when the laser beam condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, the superposition ratio (overlap ratio) of the linear laser light at this time is 80 to 98%. Good.
次いで、半導体層402〜406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜
407はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリ
コンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さ
で酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成
した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良い。
Next, a
また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl O
rthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高
周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる
。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールに
よりゲート絶縁膜として良好な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl O 2) is formed by plasma CVD.
rthosilicate) and O 2 can be mixed to form a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and discharge at a high frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 . The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C.
次いで、ゲート絶縁膜407上に膜厚20〜100nmの第1の導電膜408と、膜厚
100〜400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30n
mのTaN膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電
膜409を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒
素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で
形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成すること
もできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり
、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくするこ
とで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結
晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999
%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現するこ
とができた。
Next, a first
A first
%)), And forming a W film with sufficient consideration so that impurities are not mixed in the gas phase during film formation, a resistivity of 9 to 20 μΩcm can be realized. It was.
なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが
、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれ
た元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用
いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(
Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(
TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタ
ル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化
タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
In this embodiment, the first
Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. Further, the first conductive film is made of tantalum (
Ta) film, the second conductive film is a combination of W film, and the first conductive film is titanium nitride (
TiN) film, the second conductive film is a combination of W films, the first conductive film is a tantalum nitride (TaN) film, and the second conductive film is an Al film combination, A combination in which the conductive film is formed of a tantalum nitride (TaN) film and the second conductive film is a Cu film may be used.
次に図3(B)に示すように、フォトリソグラフィ法を用いてレジスト膜からなるマス
ク410〜415を形成し、電極及び配線を形成するための第1のエッチング処理を行う
。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1の
エッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エ
ッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流
量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成してエッチングを行った。ここでは、松下
電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP
)を用いた。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実
質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチ
ングして第1の導電層の端部をテーパー形状とする。
Next, as shown in FIG. 3B, masks 410 to 415 made of a resist film are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, CF 4 , Cl 2 and O 2 are used as etching gases, and the respective gas flow ratios are 25. / 25/10 (sccm), and 500 W R is applied to the coil-type electrode at a pressure of 1 Pa.
F (13.56 MHz) power was applied to generate plasma and perform etching. Here, dry etching equipment using ICP manufactured by Matsushita Electric Industrial Co., Ltd. (Model E645- □ ICP
) Was used. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered.
この後、レジスト膜からなるマスク410〜415を除去せずに第2のエッチング条件
に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30
(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投
入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)
にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する
。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッ
チングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、1
0〜20%程度の割合でエッチング時間を増加させると良い。
Thereafter, the
(Sccm), 500 W of RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1 Pa, plasma was generated, and etching was performed for about 30 seconds. Substrate side (sample stage)
Also, 20 W of RF (13.56 MHz) power is applied and a substantially negative self-bias voltage is applied. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent. In order to perform etching without leaving a residue on the gate insulating film, 1
It is preferable to increase the etching time at a rate of about 0 to 20%.
上記第1のエッチング処理では、レジスト膜からなるマスクの形状を適したものとする
ことにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層
の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、
第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層4
17〜422(第1の導電層417a〜422aと第2の導電層417b〜422b)を
形成する。416はゲート絶縁膜であり、第1の形状の導電層417〜422で覆われな
い領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
In the first etching process, the end of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side by making the shape of the mask made of the resist film suitable. It becomes a shape. The angle of this taper portion is 15 to 45 °. Thus,
A first shape conductive layer 4 comprising a first conductive layer and a second conductive layer by the first etching process.
17 to 422 (first
そして、レジスト膜からなるマスクを除去せずに第1のドーピング処理を行い、半導体
層にn型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、若しくは
イオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015
atoms/cm2とし、加速電圧を60〜100keVとして行う。本実施例ではドーズ量を1
.5×1015atoms/cm2とし、加速電圧を80keVとして行った。n型を付与する不純
物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが
、ここではリン(P)を用いた。この場合、導電層417〜421がn型を付与する不純
物元素に対するマスクとなり、自己整合的に高濃度不純物領域423〜427が形成され
る。高濃度不純物領域423〜427には1×1020〜1×1021atoms/cm3の濃度範囲
でn型を付与する不純物元素を添加する。
Then, a first doping process is performed without removing the mask made of a resist film, and an impurity element imparting n-type conductivity is added to the semiconductor layer. The doping process may be performed by ion doping or ion implantation. The condition of the ion doping method is that the dose is 1 × 10 13 to 5 × 10 15.
Atom / cm 2 and acceleration voltage of 60-100 keV are performed. In this embodiment, the dose is 1
. The acceleration voltage was set to 5 × 10 15 atoms / cm 2 and the acceleration voltage was set to 80 keV. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. In this case, the conductive layers 417 to 421 serve as a mask for the impurity element imparting n-type, and the high
次いで、レジスト膜からなるマスクを除去せずに第2のエッチング処理を行う。ここで
は、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。こ
の時、第2のエッチング処理により第1の導電層428b〜433bを形成する。一方、
第2の導電層417a〜422aは、ほとんどエッチングされず、第2の導電層428a
〜433aを形成する。次いで、第2のドーピング処理を行って図3(C)の状態を得る
。ドーピングは第2の導電層417a〜422aを不純物元素に対するマスクとして用い
、第1の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピング
する。こうして、第1の導電層と重なる不純物領域434〜438を形成する。この不純
物領域へ添加されたリン(P)の濃度は、第1の導電層のテーパー部の膜厚に従って緩や
かな濃度勾配を有している。なお、第1の導電層のテーパー部と重なる半導体層において
、第1の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなってい
るものの、ほぼ同程度の濃度である。また、第1の不純物領域423〜427にも不純物
元素が添加され、不純物領域439〜443を形成する。
Next, a second etching process is performed without removing the mask made of the resist film. Here, CF 4 , Cl 2, and O 2 are used as the etching gas, and the W film is selectively etched. At this time, the first conductive layers 428b to 433b are formed by the second etching process. on the other hand,
The second
˜433a are formed. Next, a second doping process is performed to obtain the state of FIG. Doping is performed using the second
次いで、図4(A)に示すようにレジスト膜からなるマスクを除去せずに第3のエッチ
ング処理を行う。この第3のエッチング処理では第1の導電層のテーパー部を部分的にエ
ッチングして、半導体層と重なる領域を縮小するために行われる。第3のエッチングは、
エッチングガスにCHF3を用い、反応性イオンエッチング法(RIE法)を用いて行う
。第3のエッチングにより、第1の導電層444〜449が形成される。この時、同時に
絶縁膜416もエッチングされて、絶縁膜450a〜d、451が形成される。
Next, as shown in FIG. 4A, a third etching process is performed without removing the mask made of a resist film. In the third etching process, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. The third etch is
CHF 3 is used as an etching gas, and a reactive ion etching method (RIE method) is used. By the third etching, first
上記第3のエッチングによって、第1の導電層444〜448と重ならない不純物領域
(LDD領域)434a〜438aが形成される。なお、不純物領域(GOLD領域)4
34b〜438bは、第1の導電層444〜448と重なったままである。
By the third etching, impurity regions (LDD regions) 434a to 438a that do not overlap with the first
34b to 438b remain overlapped with the first
このようにすることで、本実施例は、第1の導電層444〜448と重なる不純物領域
(GOLD領域)434b〜438bにおける不純物濃度と、第1の導電層444〜44
8と重ならない不純物領域(LDD領域)434a〜438aにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることができる。
Thus, in this embodiment, the impurity concentration in the impurity regions (GOLD regions) 434b to 438b overlapping with the first
Thus, the difference between the impurity concentration in the impurity regions (LDD regions) 434a to 438a that do not overlap with 8 can be reduced, and the reliability can be improved.
次いで、レジスト膜からなるマスクを除去した後、図4(B)に示すように、新たにレ
ジスト膜からなるマスク452〜454を形成して第3のドーピング処理を行う。この第
3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型
とは逆の導電型を付与する不純物元素が添加された不純物領域455〜460を形成する
。第2の導電層428a〜432aを不純物元素に対するマスクとして用い、p型を付与
する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領
域455〜460はジボラン(B2H6)を用いたイオンドープ法で形成する。この第3の
ドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジスト膜からなる
マスク452〜454で覆われている。第1のドーピング処理及び第2のドーピング処理
によって、不純物領域455〜460にはそれぞれ異なる濃度でリンが添加されているが
、そのいずれの領域においてもp型を付与する不純物元素の濃度を2×1020〜2×10
21atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース
領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチ
ャネル型TFTの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン
)を添加しやすい利点を有している。
Next, after removing the mask made of the resist film, as shown in FIG. 4B,
By performing the doping process so as to be 21 atoms / cm 3 , there is no problem because it functions as the source region and the drain region of the p-channel TFT. In this embodiment, since a part of the semiconductor layer serving as an active layer of the p-channel TFT is exposed, there is an advantage that an impurity element (boron) can be easily added.
以上までの工程でそれぞれの半導体層に不純物領域が形成される。 Through the above steps, impurity regions are formed in the respective semiconductor layers.
次いで、レジスト膜からなるマスク452〜454を除去して第1の層間絶縁膜461
を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法
を用い、厚さを100〜200nmとしてシリコンを含む絶縁膜で形成する。本実施例で
は、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第
1の層間絶縁膜461は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含
む絶縁膜を単層または積層構造として用いても良い。
Next, the
Form. The first
次いで、図4(C)に示すように、それぞれの半導体層に添加された不純物元素を活性
化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で
行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の
窒素雰囲気中で400〜700℃、代表的には500〜550℃で行えばよく、本実施例
では550℃、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー
ザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができ
る。
Next, as shown in FIG. 4C, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, it may be performed at 400 to 700 ° C., typically 500 to 550 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. The activation treatment was performed by heat treatment. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッ
ケルが高濃度のリンを含む不純物領域439、441、442、455、458にゲッタ
リングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良
いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
In this embodiment, at the same time as the activation treatment, nickel used as a catalyst during crystallization is gettered to
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配
線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコ
ンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好
ましい。
In addition, an activation process may be performed before forming the first interlayer insulating film. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring and the like as in this embodiment. It is preferable to perform the conversion treatment.
さらに、3〜100%の水素を含む雰囲気中で、300〜550℃で1〜12時間の熱
処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰
囲気中で410℃、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素によ
り半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
Furthermore, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後
、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after performing the hydrogenation.
次いで、図5(A)に示すように、第1の層間絶縁膜461上に第2の層間絶縁膜とし
て感光性樹脂膜462を形成する。この感光性樹脂膜462としてはスピン塗布法を用い
、厚さを0.5〜3.5μmとして形成する。本実施例では、スピン塗布法により膜厚0
.8μmのポジ型の感光性のアクリル樹脂膜を形成した。
Next, as illustrated in FIG. 5A, a
. An 8 μm positive photosensitive acrylic resin film was formed.
次いで、本実施例の作製工程を画素部に注目して図1により説明する。図1(A)に示
すように、フォトマスク100により感光性樹脂膜462を露光する。
フォトマスクは石英ガラス109に遮光部108としてクロム(Cr)等の薄膜を形成し
ている。フォトマスクの第1の透光部101の形状は直径が3μmの円とする。
Next, a manufacturing process of this embodiment will be described with reference to FIGS. As shown in FIG. 1A, the
In the photomask, a thin film of chromium (Cr) or the like is formed on the
また本実施例では、フォトマスク100にある第2の透光部102を透過した光の回折を
利用して感光性樹脂膜の表面に凹凸を有する第2の領域107を形成する。回折により感
光性樹脂膜の表面に選択的に第2の領域107を形成するためには、第2の透光部102
の幅は露光装置の解像限界に比べ小さくする必要がある。第2の透光部102の幅は、感
光性樹脂膜の膜厚、感光性樹脂膜の解像度、露光装置の解像限界に負うところが大きいが
、例えば投影型の露光装置であるミラープロジェクターアライナーでは第2の透光部の幅
を2.5μm以下望ましくは1.5μm以下とする。
In this embodiment, the
Needs to be smaller than the resolution limit of the exposure apparatus. The width of the second
本実施例では、第2の透光部102は直径1.5μmの円とし、第2の透光部の円の中心
が正方形の頂点に配置された構造を基本単位として縦方向と横方向に周期的に正方形が配
置される格子状のパターンとする。互いに隣接する第2の透光部102の円の中心と第2
の透光部116の円の中心との間隔は最短の長さが2.0μmとする。
In this embodiment, the second
The distance between the
露光装置はステッパー式露光装置、投影式露光装置等を使用することができる。
本実施例では投影式露光装置であるキャノン社製のミラープロジェクターアライナーMP
A−600SUPERにより露光を行う。
As the exposure apparatus, a stepper type exposure apparatus, a projection type exposure apparatus or the like can be used.
In the present embodiment, the mirror projector aligner MP manufactured by Canon, which is a projection exposure apparatus.
Exposure is performed by A-600 SUPER.
露光においては、基板400を一定方向に一定速度で走査し、円弧状のスリットから透過
する紫外光を基板上に形成された感光性樹脂膜に照射する。感光性樹脂膜に紫外光を照射
する時間は、一枚の基板において140secとする。
In the exposure, the
現像液にはテトラメチルアンモニウムハイドロオキサイド(TMAH)が溶解してイオン
化した水溶液を用いる。TMAHの濃度は2.38%である。現像時間は45秒とする。
本実施例では、ノズルから現像液を噴出して基板400の表面に当てるスピン現像法を用
いる。
As the developer, an aqueous solution in which tetramethylammonium hydroxide (TMAH) is dissolved and ionized is used. The concentration of TMAH is 2.38%. The development time is 45 seconds.
In this embodiment, a spin development method in which a developer is ejected from a nozzle and applied to the surface of the
現像により感光性樹脂膜のうち所定のエネルギー以上で露光された部分が現像液に溶解す
る。そして感光性樹脂膜において第1の開口部103〜106を有する第1の領域117
と感光性樹脂膜の表面に凹凸を有する第2の領域が形成される。第1の開口部103〜1
06においては感光性樹脂膜が解像し、第1の層間膜461の界面が露呈している。
A portion of the photosensitive resin film exposed to a predetermined energy or higher by development is dissolved in the developer. Then, a
And a second region having irregularities is formed on the surface of the photosensitive resin film. 1st opening part 103-1
In 06, the photosensitive resin film is resolved, and the interface of the
次いで、感光性樹脂膜を200℃〜400℃の温度で硬化する。硬化時の熱で感光性樹
脂膜が軟化するため、硬化温度を高くすることで第2の領域107における感光性樹脂膜
の表面にできる凹凸の凸部112の先端が丸みを帯びる傾向がある。
Next, the photosensitive resin film is cured at a temperature of 200 ° C. to 400 ° C. Since the photosensitive resin film is softened by the heat at the time of curing, there is a tendency that the tip of the
次に、感光性樹脂膜をマスクとして1〜70%のフッ化水素酸(HF)が溶解した水溶
液により第1の層間膜461をエッチングし、図1(B)の断面形状を得る。これにより
半導体層405〜406に達するコンタクトホール108〜111ができる。
Next, the
図1(C)に示すように、画素部507においては、反射電極470、ゲート配線46
9、接続電極468を形成する。この接続電極468によりソース配線(433bと44
9の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画
素TFTのゲート電極と電気的な接続が形成される。
また、反射電極470は、画素TFTのドレイン領域442と電気的な接続が形成され、
さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接続が形
成される。また、反射電極471としては、AlまたはAgを主成分とする膜、またはそ
れらの積層膜等の反射性の優れた材料を用いることが望ましい。
As shown in FIG. 1C, in the pixel portion 507, the
9. A
9) is electrically connected to the pixel TFT. In addition, the
The
Further, an electrical connection is formed with the
画素部の断面形状を以下に説明する。第1の開口部103〜106の感光性樹脂膜の傾
斜面と基板面とのなす角度(第1のテーパー角と称す)は30°以上60°以下となる。
また、第2の透光部102を透過した光は回折によりフォトマスクの法線方向に対し大き
な角度で広がり、感光性樹脂膜に照射される。このため、感光性樹脂膜の第2の領域10
7における凹凸の第1の凸部112の傾斜面に接する面と基板面のなす角度(第2のテー
パー角と称す)は、第1のテーパー角に比べ比較的小さくなる。第2のテーパー角は2°
以上50°以下となることが望ましい。また、反射電極の表面の第2の凸部114の傾斜
面に接する面と基板面のなす角度(第3のテーパー角と称す)は、反射電極の厚さにより
により第2のテーパー角に比べ若干小さくなる。全反射による光の閉じ込め、視野角特性
を考慮すると、第3のテーパー角は1°以上45°以下となることが望ましい。
例えば反射電極の表面に最終的に直径1.0〜2.0μmの凸部114ができる場合、凸
部114の高さは8nm〜580nm望ましくは40〜270nmとすると良い。
The cross-sectional shape of the pixel portion will be described below. An angle (referred to as a first taper angle) formed between the inclined surface of the photosensitive resin film in the
Further, the light transmitted through the second
7 is relatively smaller than the first taper angle (referred to as a second taper angle) between the surface that contacts the inclined surface of the uneven first
It is desirable that the angle is 50 ° or less. In addition, the angle (referred to as the third taper angle) formed between the surface of the reflective electrode that is in contact with the inclined surface of the second
For example, when the
反射電極の上部にある複数の凸部114を模式的に図6の画素部の正面図に示す。実際は
反射電極の表面にある凸部144と凸部144は近接している。反射電極の表面にある凸
部144の頂点と凸部144の頂点の間の距離は0.5〜15μmの範囲とすると良い。
つまり鏡面反射を防ぐために互いに隣接する凸部の裾と凸部の裾が近接して、平滑面の形
成を抑えることが望ましい。
A plurality of
In other words, in order to prevent specular reflection, it is desirable to suppress the formation of a smooth surface by bringing the skirts of the protrusions adjacent to each other close to each other.
本実施例において、第2の層間膜として機能する感光性樹脂膜の表面に凹凸を形成したこ
とにより、反射電極470の表面に微細な凹凸からなる散乱構造ができ、光を散乱させる
ことができる。かつ、散乱構造の形成は、コンタクトホールを形成する工程と同一工程で
きる。かつ、コンタクトホールを形成する工程において使用するフォトマスクは一枚であ
りフォトマスク数の増加を抑えることができる。感光性樹脂膜を用いたフォトリソ工程に
おいてコンタクトホール形成ができ、同時に感光性樹脂膜の表面の一部に選択的に凹凸が
形成されるため、非感光性の層間膜を用いる場合に比べ、工程数が減らせる。
In this embodiment, the surface of the photosensitive resin film functioning as the second interlayer film has irregularities, whereby a scattering structure consisting of fine irregularities is formed on the surface of the
本実施例では第2の透光部102の円の中心が水平方向と垂直方向に等間隔で配置した
格子状としたが、反射型の液晶表示装置において、反射電極で光を散乱させるときに、反
射電極で反射した光の回折により光が分光されてしまうことを防ぐために、第2の透光部
102の形状、配置を不規則にして回折を抑えるように工夫しても良い。
In this embodiment, the center of the circle of the second
散乱性を高めるためには、画素部においてできるだけ、基板面に対し平行な部分が少な
い方が良い。これは、反射電極の表面が平滑であると、その部分で光が鏡面反射をしてし
まうからである。第2の透光部102と隣接する第2の透光部106の間隔を最短の距離
で1〜10μm望ましくは0.2〜2μmと狭くし、第2の透光部同士が近接するように
配置すると、反射電極において平滑な部分の割合を少なくすることができる。
In order to increase the scattering property, it is preferable that the pixel portion has as few portions as parallel to the substrate surface as much as possible. This is because if the surface of the reflective electrode is smooth, light is specularly reflected at that portion. The interval between the second light-transmitting
また、本実施例の駆動回路部と画素部の一部の作製工程を図5(B)により説明する。
駆動回路506においては、各不純物領域とそれぞれ電気的に接続する配線463〜46
7を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金
膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。画素部507にお
いては、反射電極470、ゲート配線469、接続電極468を形成する。この接続電極
468によりソース配線(433bと449の積層)は、画素TFTと電気的な接続が形
成される。また、ゲート配線469は、画素TFTのゲート電極と電気的な接続が形成さ
れる。また、反射電極470は、画素TFTのドレイン領域442と電気的な接続が形成
され、さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接
続が形成される。また、反射電極471としては、AlまたはAgを主成分とする膜、ま
たはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
In addition, a manufacturing process of part of the driver circuit portion and the pixel portion of this embodiment will be described with reference to FIG.
In the drive circuit 506,
7 is formed. Note that these wirings are formed by patterning a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm. In the pixel portion 507, a
以上の様にして、nチャネル型TFT501とpチャネル型TFT502からなるCM
OS回路、及びnチャネル型TFT503を有する駆動回路506と、画素TFT504
、保持容量505とを有する画素部507を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
As described above, a CM composed of an n-
A driver circuit 506 including an OS circuit and an n-
The pixel portion 507 including the storage capacitor 505 can be formed over the same substrate. Thus, the active matrix substrate is completed.
駆動回路506のnチャネル型TFT501はチャネル形成領域471、ゲート電極の
一部を構成する第1の導電層444と重なる低濃度不純物領域434b(GOLD領域)
、ゲート電極の外側に形成される低濃度不純物領域434a(LDD領域)とソース領域
またはドレイン領域として機能する高濃度不純物領域439を有している。このnチャネ
ル型TFT501と電極466で接続してCMOS回路を形成するpチャネル型TFT5
02にはチャネル形成領域472、ゲート電極と重なる不純物領域457、ゲート電極の
外側に形成される不純物領域458、ソース領域またはドレイン領域として機能する高濃
度不純物領域455を有している。また、nチャネル型TFT503にはチャネル形成領
域473、ゲート電極の一部を構成する第1の導電層446と重なる低濃度不純物領域4
36b(GOLD領域)、ゲート電極の外側に形成される低濃度不純物領域437a(L
DD領域)とソース領域またはドレイン領域として機能する高濃度不純物領域441を有
している。
The n-
, A low
02 includes a
36b (GOLD region), a low
DD region) and a high
画素部の画素TFT504にはチャネル形成領域474、ゲート電極の一部を構成する
第1の導電層447と重なる低濃度不純物領域437b(GOLD領域)、ゲート電極の
外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン
領域として機能する高濃度不純物領域443を有している。また、保持容量505の一方
の電極として機能する半導体層458〜460には、それぞれp型を付与する不純物元素
が添加されている。保持容量505は、絶縁膜451を誘電体として、電極(448と4
32bの積層)と、半導体層458〜460とで形成している。
The
32b) and
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォト
マスクの数を5枚とすることができる。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することができる。
Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing the active matrix substrate can be five. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
本実施例では、実施例2で作製したアクティブマトリクス基板から、反射型の液晶表示
装置を作製する工程を以下に説明する。説明には図2を用いる。図2中の鎖線A―A’、
鎖線B―B’ 及び鎖線C―C’は図6に示すアクティブマトリクス基板を鎖線A―A’
、鎖線B―B’及び鎖線C―C’で切断した断面図に対応している。
In this embodiment, a process for manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 2 will be described below. FIG. 2 is used for the description. 2 is a chain line AA ′ in FIG.
A chain line BB ′ and a chain line CC ′ indicate the active matrix substrate shown in FIG.
, Corresponding to a cross-sectional view cut along a chain line BB ′ and a chain line CC ′.
まず、実施例1に従い、図1(C)のアクティブマトリクス基板を得た後、図2に示す
ように、アクティブマトリクス基板上、少なくとも反射電極470上に配向膜483を形
成しラビング処理を行う。なお、本実施例では配向膜483を形成する前に、アクリル樹
脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のス
ペーサ(図示しない)を所望の位置に形成した。また、柱状のスペーサに代えて、球状の
スペーサを基板全面に散布してもよい。
First, after obtaining the active matrix substrate of FIG. 1C in accordance with
次いで、対向基板476を用意する。次いで、対向基板476上に着色層477、47
8、平坦化膜479を形成する。赤色の着色層477と青色の着色層478とを重ねて、
遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。
Next, a
8. A
A light shielding part is formed. Further, the light shielding portion may be formed by partially overlapping the red colored layer and the green colored layer.
本実施例では、実施例1に示すアクティブマトリクス基板を用いている。従って、実施
例1の画素部の上面図を示す図6では、少なくともゲート配線469と反射電極470の
間隙と、ゲート配線469と接続電極468の間隙と、接続電極468と反射電極470
の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層か
らなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
In this embodiment, the active matrix substrate shown in
It is necessary to shield the gap. In this example, the respective colored layers were arranged so that the light-shielding portions formed by the lamination of the colored layers overlapped at the positions where light shielding should be performed, and the counter substrate was bonded.
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層
の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
As described above, the number of steps can be reduced by shielding the gap between the pixels with the light shielding portion formed by the lamination of the colored layers without forming a light shielding layer such as a black mask.
次いで、平坦化膜479上に透明導電膜からなる対向電極480を少なくとも画素部に
形成し、対向基板の全面に配向膜481を形成し、ラビング処理を施した。
Next, a
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材(図示せず)で貼り合わせる。シール材にはフィラーが混入されていて、このフィラ
ーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料482を注入し、封止剤(図示せず)によって完全に封止する。液
晶材料482には公知の液晶材料を用いれば良い。このようにして図2に示す反射型液晶
表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板
を所望の形状に分断する。
さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用い
てFPCを貼りつけた。
Then, the active matrix substrate on which the pixel portion and the driving circuit are formed and the counter substrate are bonded together with a sealant (not shown). A filler is mixed in the sealing material, and two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. after that,
A
Further, a polarizing plate (not shown) was attached only to the counter substrate. And FPC was affixed using the well-known technique.
反射電極の表面にある複数の凸部114により光が散乱され、反射型の液晶表示装置の
視野角特性が拡大する。
Light is scattered by the plurality of
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いること
ができる。
The liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices.
実施例1の図1(A)に示す工程において用いるフォトマスク100の一例を図7に示
す。図7は石英ガラスの表面に遮光部108としてクロム膜等が選択的に配置されたフォ
トマスクの上面図を示す。
An example of the photomask 100 used in the step shown in FIG. 1A of
本発明はポジ型の感光性樹脂膜にもネガ型の感光性樹脂膜にも適用することができる。た
だし、本実施例では感光性樹脂膜462にポジ型の材料を用いたときに適用するフォトマ
スクを示す。感光性樹脂膜がポジ型のときは、第2の透光部107により露光された部分
の感光性樹脂膜は、現像により感光性樹脂膜が溶解し凹部となる。
The present invention can be applied to both a positive photosensitive resin film and a negative photosensitive resin film. Note that this embodiment shows a photomask which is applied when a positive type material is used for the
図7のように、第1の透光部101は感光性樹脂膜を解像するために、3μm以上、望
ましくは5μm以上の直径の円とすることが望ましい。
As shown in FIG. 7, in order to resolve the photosensitive resin film, the first
第2の透光部102は円または楕円の形状にすることが可能である。円の直径、楕円の長
軸と短軸の長さ及び長軸と短軸の比を変化させて、それらを複数組み合わせて用いても良
い。もちろん、第2の透光部102の形状として円、楕円だけでなく正方形、直方形、ひ
し形、多角形等のパターンを単独あるいは組み合わせて用いて、散乱特性に指向性を持た
せても良い。結果として、露光によって感光性樹脂膜が解像不能となれば良い。第2の透
光部102として複数の形状を適用することで、感光性樹脂膜の表面に形成される凹凸が
ランダムになり、反射電極の表面の凹凸により反射した光が回折により分光される現象を
抑えられる。
The second
第2の透光部102に対する遮光部108の割合が大きすぎると感光性樹脂膜の露光、現
像条件によっては画素部において平滑な部分が占める割合が多くなり、反射電極に入射し
た光が鏡面反射しやすくなるため注意が必要である。
If the ratio of the
感光性樹脂膜が解像不能になる条件としては露光装置に依存するところが大きい。投影
型の露光装置であるミラープロジェクターアライナーにより露光した場合は、図7に示す
第2の透光部102がとり得る直線距離Lの最大値を2.5μm以下、望ましくは1.5
μm以下とすることが望ましい。本明細書では、第1の透光部101又は第2の透光部1
02がとり得る直線距離Lの最大値をそれぞれ、第1の透光部101又は第2の透光部1
02の幅とする。例えば第2の透光部が楕円であれば第2の透光部の幅102は楕円の長
軸の長さとなる。第2の透光部が円であれば第2の透光部の幅102は円の直径となる。
第2の透光部が多角形であれば第2の透光部の幅102は多角形の対角線のうち、最大値
をとるものとなる。
As a condition for making the photosensitive resin film incapable of resolving, it largely depends on the exposure apparatus. When the exposure is performed by a mirror projector aligner which is a projection type exposure apparatus, the maximum value of the linear distance L that can be taken by the second
It is desirable to set it to μm or less. In this specification, the 1st
The maximum value of the linear distance L that can be taken by 02 is the first
The width is 02. For example, if the second light transmitting part is an ellipse, the
If the second translucent part is a polygon, the
第2の透光部102の幅を変えることで、露光し現像した後にできる第1の領域107
における感光性樹脂膜の膜厚、感光性樹脂膜の表面にできる凸部112の傾斜面に接する
面と基板面のなす角度が不規則になる。かつ、感光性樹脂膜の表面にできる複数の凸部1
12の高さに高低差をつけることができる。
By changing the width of the second
The film thickness of the photosensitive resin film and the angle formed by the surface in contact with the inclined surface of the
A height difference of 12 can be made.
感光性樹脂膜を露光する装置はステッパー式露光装置、投影式露光装置を使用することが
できる。露光する装置の解像限界に合わせて第2の透光部102がとり得る幅を決めると
良い。
As an apparatus for exposing the photosensitive resin film, a stepper type exposure apparatus or a projection type exposure apparatus can be used. The width that can be taken by the second
なお、本実施例は、実施例1乃至3のいずれか一と自由に組み合わせることが可能であ
る。
Note that this embodiment can be freely combined with any one of
本実施例における、反射型の電気光学装置の作製方法の特徴を図9により説明する。図
9において図1と同じ要素は同じ数字で示している。本実施例では、フォトマスク123
において第2の透光部124に光学薄膜126が形成されている。フォトマスクにおいて
石英ガラス109及び光学薄膜126を透過した光の透過率は10〜80%望ましくは1
0〜60%とすると良い。本実施例では、第2の透光部124においてフォトマスクを通
過した光の回折と光学薄膜126により透過率が減衰する効果を利用して、感光性樹脂膜
を露光する光のエネルギーを調節していることが特徴である。
The characteristics of the manufacturing method of the reflection type electro-optical device in this embodiment will be described with reference to FIGS. 9, the same elements as those in FIG. 1 are indicated by the same numerals. In this embodiment, the
, An optical
It may be 0 to 60%. In the present embodiment, the energy of the light that exposes the photosensitive resin film is adjusted using the diffraction of the light that has passed through the photomask in the second
実施例1と本実施例の差を以下に説明する。実施例1では、図1(A)に示すように、
回折を利用して感光性樹脂膜が分解不能となるような条件で露光をした。そして、感光性
樹脂膜の表面に凹凸を有する第2の領域107を形成した。しかし、実施例1の方法では
回折をおこすためには、第2の透光部102の幅を狭くする必要があった。例えば、投影
型の露光装置においては装置の解像度にもよるが第2の透光部の幅を2.5μm以下、望
ましくは1.5μm以下とする必要があった。
Differences between the first embodiment and the present embodiment will be described below. In Example 1, as shown in FIG.
The exposure was performed under the condition that the photosensitive resin film could not be decomposed using diffraction. And the 2nd area |
本実施例によれば、図9に示すように、第2の透光部124の幅を広くしても、光学薄
膜126があるため、感光性樹脂膜426を露光する光の強度が減衰し、感光性樹脂膜が
解像不能となる。このため、第2の透光部124の幅を第1の透光部の幅101と等しく
したとしても、光学薄膜により第2の透光部124を透過した光の強度が弱くなるため、
結果として感光性樹脂膜462の表面においてのみ露光による感光性樹脂膜の化学反応が
起こる。光学薄膜により第2の透光部の透過率を調節することで、フォトマスク123に
おいて第2の透光部124の幅を選択できる範囲が広がる。
According to the present embodiment, as shown in FIG. 9, even if the width of the second
As a result, only the surface of the
同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及
びpチャネル型TFT)を同時に作製する方法については実施例1において詳細に説明し
た。ここでは、アクティブマトリクス基板の作製方法について実施例1と異なる点のみを
詳しく説明する。
A method for simultaneously manufacturing a pixel portion and TFTs (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion on the same substrate has been described in detail in
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図6に示す。なお、
図9と図3〜図5に対応する部分には同じ符号を用いている。図5(B)中の鎖線A―A
’及び鎖線B―B’は図6中の鎖線A―A’及び鎖線B―B’で切断した断面図に対応し
ている。図9(C)中の鎖線A―A’、鎖線B―B’ 及び鎖線C―C’は図6中の鎖線
A―A’、鎖線B―B’ 及び鎖線C―C’で切断した断面図に対応している。
A top view of a pixel portion of an active matrix substrate manufactured in this embodiment is shown in FIG. In addition,
The same reference numerals are used for portions corresponding to FIG. 9 and FIGS. Chain line AA in FIG.
'And chain line BB' correspond to the cross-sectional view taken along chain line AA 'and chain line BB' in FIG. A chain line AA ′, a chain line BB ′, and a chain line CC ′ in FIG. 9C are cross sections cut by a chain line AA ′, a chain line BB ′, and a chain line CC ′ in FIG. Corresponds to the figure.
実施例1に示す方法により、半導体層402〜406、ゲート絶縁膜450〜451、
ゲート電極(第1の導電層444〜449と第2の導電層428〜433よりなる)、第
1の層間膜461を形成し、図4(C)の形状を得る。
By the method shown in Example 1, the semiconductor layers 402 to 406, the gate insulating films 450 to 451,
A gate electrode (consisting of first
次いで、図5(A)に示すように、第1の層間絶縁膜461上に第2の層間絶縁膜とし
て感光性樹脂膜462を形成する。この感光性樹脂膜462としてはスピン塗布法を用い
、厚さを0.5〜3.5μmとして塗布する。本実施例では、スピン塗布法により膜厚0
.8μmのポジ型の感光性のアクリル樹脂膜を塗布した。
Next, as illustrated in FIG. 5A, a
. An 8 μm positive photosensitive acrylic resin film was applied.
次いで、本実施例の作製工程を画素部に注目して図9により説明する。図9(A)に示
すように、フォトマスク123により感光性樹脂膜462を露光する。
Next, the manufacturing process of this embodiment will be described with reference to FIGS. As shown in FIG. 9A, the
露光装置はステッパー式露光装置、投影式露光装置等を使用することができる。
本実施例では投影式露光装置であるキャノン社製のミラープロジェクターアライナーMP
A−600SUPERにより露光を行う。MPA−600SUPERは水銀灯を光源とす
る。水銀灯は発光するスペクトル線のうちi線、g線、h線という輝度の高いスペクトル
線を発する。MPA−600SUPERはi線(365nm付近のスペクトル線)、g線
(405nm付近のスペクトル線)、h線(436nm付近のスペクトル線)が混合され
た光により露光を行う。
As the exposure apparatus, a stepper type exposure apparatus, a projection type exposure apparatus or the like can be used.
In the present embodiment, the mirror projector aligner MP manufactured by Canon, which is a projection exposure apparatus.
Exposure is performed by A-600 SUPER. MPA-600 SUPER uses a mercury lamp as a light source. Mercury lamps emit high-brightness spectral lines such as i-line, g-line, and h-line among emitted spectral lines. MPA-600 SUPER performs exposure with light in which i-line (spectral line near 365 nm), g-line (spectral line near 405 nm), and h-line (spectral line near 436 nm) are mixed.
フォトマスク123は石英ガラス109に遮光部108としてクロム(Cr)等の薄膜を
形成している。フォトマスクの第1の透光部101は直径が3μmの円とする。
In the
フォトマスクの第2の透光部124は直径1.5〜6.0μmの円として、複数の円が配
置されている。第2の透光部の円の中心をランダムに配置するパターンとする。互いに隣
接する第2の透光部124の円の中心と、第2の透光部125の円の中心との間隔は8.
0μm以下とする。
A plurality of circles are arranged in the second
0 μm or less.
また、フォトマスク123の第2の透光部124を覆うように光学薄膜126を形成する
。光学薄膜126により、第2の透光部124及び第2の透光部125における透過率を
10〜80%望ましくは10〜60%とすると良い。光学薄膜126の透過率は感光性樹
脂膜を露光する光の波長域において一定であることが望ましい。本実施例では露光装置の
光源の発する輝度の高いスペクトル線であるi線、g線、h線の波長域が365〜436
nmの範囲であるため、365〜436nmの波長域において光学薄膜の透過率が30%
となるようにする。
In addition, an optical
Since it is in the range of nm, the transmittance of the optical thin film is 30% in the wavelength range of 365 to 436 nm.
To be.
感光性樹脂膜の表面において、露光により分解反応あるいは重合反応が起きるには所定の
エネルギーが必要である。光学薄膜126の透過率が低すぎると、感光性樹脂膜の表面に
おいて露光による化学反応が起きない。このため光学薄膜119の透過率は10%以上と
することが望ましい。
In the surface of the photosensitive resin film, a predetermined energy is required for the decomposition reaction or the polymerization reaction to occur by exposure. When the transmittance of the optical
光学薄膜119により第2の透光部を透過する光の強度を減衰させ、感光性樹脂膜を解
像不能とするためには第2の透光部124の透過率は80%以下、望ましくは60%以下
とすると良い。
In order to attenuate the intensity of the light transmitted through the second light transmitting portion by the optical
光学薄膜は、透過率を低くする役割を果たすものである。光学薄膜としては、屈折率の
異なる膜を積層することで干渉により所定の透過率となるように調節しても良い。また、
金属膜等の吸収、反射を利用し、所定の透過率となるようにしても良い。
The optical thin film serves to lower the transmittance. The optical thin film may be adjusted to have a predetermined transmittance by interference by laminating films having different refractive indexes. Also,
A predetermined transmittance may be obtained by utilizing absorption and reflection of a metal film or the like.
光学薄膜119は第2の透光部108だけでなく、遮光部108を覆うように形成して
も良い。ただし、第1の透光部101においては光学薄膜119が除去されている必要が
ある。
The optical
露光においては、基板400を一定方向に一定速度で走査し、円弧状のスリットから透過
する紫外光を基板上に形成された感光性樹脂膜に照射する。感光性樹脂膜に紫外光を照射
する時間は、一枚の基板において140secとする。
In the exposure, the
現像液にはテトラメチルアンモニウムハイドロオキサイド(TMAH)が溶解してイオン
化した水溶液を用いる。TMAHの濃度は2.38%である。現像時間は45秒とする。
本実施例では、ノズルから現像液を噴出して基板400の表面に当てるスピン現像法を用
いる。
As the developer, an aqueous solution in which tetramethylammonium hydroxide (TMAH) is dissolved and ionized is used. The concentration of TMAH is 2.38%. The development time is 45 seconds.
In this embodiment, a spin development method in which a developer is ejected from a nozzle and applied to the surface of the
現像により感光性樹脂膜のうち所定のエネルギー以上で露光された部分が現像液に溶解す
る。そして感光性樹脂膜において第1の開口部103〜106を有する第1の領域117
と感光性樹脂膜の表面に凹凸を有する第2の領域が形成される。第1の開口部103〜1
06においては感光性樹脂膜が解像し、第1の層間膜461の界面が露呈している。
A portion of the photosensitive resin film exposed to a predetermined energy or higher by development is dissolved in the developer. Then, a
And a second region having irregularities is formed on the surface of the photosensitive resin film. 1st opening part 103-1
In 06, the photosensitive resin film is resolved, and the interface of the
次いで、感光性樹脂膜を200℃〜400℃の温度で硬化する。硬化時の熱で感光性樹
脂膜が軟化するため、硬化温度を高くすると感光性樹脂膜の第1の領域122の凹凸の凸
部127の先端が丸みを帯びた形状となる。
Next, the photosensitive resin film is cured at a temperature of 200 ° C. to 400 ° C. Since the photosensitive resin film is softened by the heat at the time of curing, when the curing temperature is increased, the tip of the uneven
次に、感光性樹脂膜をマスクとして1〜70%のフッ化水素酸(HF)が溶解した水溶
液により第1の層間膜461をエッチングし、図9(B)の断面形状を得る。これにより
半導体層405〜406に達するコンタクトホール108〜111ができる。
Next, the
図9(C)に示すように、画素部507においては、反射電極470、ゲート配線46
9、接続電極468を形成する。この接続電極468によりソース配線(433bと44
9の積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線469は、画
素TFTのゲート電極と電気的な接続が形成される。
また、反射電極470は、画素TFTのドレイン領域442と電気的な接続が形成され、
さらに保持容量を形成する一方の電極として機能する半導体層458と電気的な接続が形
成される。また、反射電極471としては、AlまたはAgを主成分とする膜、またはそ
れらの積層膜等の反射性の優れた材料を用いることが望ましい。
As shown in FIG. 9C, in the pixel portion 507, the
9. A
9) is electrically connected to the pixel TFT. In addition, the
The
Further, an electrical connection is formed with the
反射電極470形成後の画素部の断面形状を以下に説明する。第1の開口部103〜1
06の感光性樹脂膜の傾斜面に接する面と基板面とのなす角度(第1のテーパー角と称す
)は30°以上60°以下となる。また、第2の透光部102の幅が第1の透光部の幅に
比べ狭いときは、第2の透光部を透過した光の回折により、フォトマスクの法線方向に対
し大きな角度で広がり、感光性樹脂膜に照射される。このため、感光性樹脂膜の第2の領
域122における凹凸の凸部127の傾斜面に接する面と基板面のなす角度(第2のテー
パー角と称す)は、第1のテーパー角に比べ比較的小さくなる。また、第2の透光部10
2の幅が第1の透光部の幅に比べ広かったとしても、フォトマスクに形成された光学薄膜
126により透過率が低くなるため、露光するときの光のエネルギーが減衰し、感光性樹
脂膜の表面のみが露光される。ただし、第2の透光部を透過した光は回折の影響を大きく
受けず、フォトマスクの法線方向に対しそれほど広がらない。このため、第2のテーパー
角が大きくなる傾向がある。以上の現象をふまえてフォトマスクのパターン、光学薄膜1
26の透過率、露光条件、現像条件を調節して、第2のテーパー角は2°以上50°以下
となるようすることが望ましい。また、反射電極の表面にある凸部128の傾斜面に接す
る面と基板面のなす角度(第3のテーパー角と称す)は、反射電極の厚さによりにより第
2のテーパー角に比べ若干小さくなる。第3のテーパー角は1°以上45°以下となるこ
とが望ましい。
The cross-sectional shape of the pixel portion after forming the
The angle (referred to as the first taper angle) formed between the surface of the photosensitive resin film 06 in contact with the inclined surface and the substrate surface is 30 ° or more and 60 ° or less. Further, when the width of the second
Even if the width of 2 is wider than the width of the first light transmitting portion, the transmittance is lowered by the optical
It is desirable that the second taper angle is 2 ° or more and 50 ° or less by adjusting the transmittance of 26, the exposure condition, and the development condition. In addition, the angle (called the third taper angle) between the surface of the reflective electrode in contact with the inclined surface of the
以上の様にして、画素TFT504、保持容量505とを有する画素部507を形成す
ることができる。こうして、アクティブマトリクス基板が完成する。
As described above, the pixel portion 507 including the
画素部の画素TFT504にはチャネル形成領域474、ゲート電極の一部を構成する
第1の導電層447と重なる低濃度不純物領域437b(GOLD領域)、ゲート電極の
外側に形成される低濃度不純物領域437a(LDD領域)とソース領域またはドレイン
領域として機能する高濃度不純物領域443を有している。また、保持容量505の一方
の電極として機能する半導体層458〜460には、それぞれp型を付与する不純物元素
が添加されている。保持容量505は、絶縁膜451を誘電体として、電極(448と4
32bの積層)と、半導体層458〜460とで形成している。
The
32b) and
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォト
マスクの数を5枚とすることができる。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することができる。
Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing the active matrix substrate can be five. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
以上の様にして、画素TFT504、保持容量505とを有する画素部507を形成す
ることができる。こうして、アクティブマトリクス基板が完成する。
As described above, the pixel portion 507 including the
本実施例において、フォトマスク123において、第2の透光部124において形成した
光学薄膜により、第2の透光部を通過する光の透過率が低下する。これにより多少第2の
透光部124の幅が広くても感光性樹脂膜を解像不能とすることができる。
In this embodiment, in the
本実施例においても、実施例1と同様に感光性樹脂膜を貫通するコンタクトホールを形
成すると同時に、感光性樹脂膜の表面に凹凸を形成することができる。
Also in this embodiment, as in the first embodiment, the contact hole penetrating the photosensitive resin film can be formed, and at the same time, irregularities can be formed on the surface of the photosensitive resin film.
なお、本実施例は、実施例1乃至5のいずれか一と自由に組み合わせることが可能であ
る。
Note that this embodiment can be freely combined with any one of
本実施例では、実施例1で示したアクティブマトリクス基板のTFTの半導体層を形成す
る結晶質半導体層の他の作製方法について示す。本実施例では特開平7−130652号
公報で開示されている触媒元素を用いる結晶化法を適用することもできる。以下に、その
場合の例を説明する。
In this embodiment, another method for manufacturing a crystalline semiconductor layer for forming a semiconductor layer of a TFT of the active matrix substrate described in
実施例1と同様にして、ガラス基板上に下地膜、非晶質半導体層を25〜80nmの厚さ
で形成する。例えば、非晶質シリコン膜を55nmの厚さで形成する。そして、重量換算で
10ppmの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を
形成する。触媒元素にはニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジ
ウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu
)、金(Au)などである。この触媒元素を含有する層170は、スピンコート法の他に
スパッタ法や真空蒸着法によって上記触媒元素の層を1〜5nmの厚さに形成しても良い。
In the same manner as in Example 1, a base film and an amorphous semiconductor layer are formed on a glass substrate with a thickness of 25 to 80 nm. For example, an amorphous silicon film is formed with a thickness of 55 nm. Then, an aqueous solution containing 10 ppm of the catalyst element in terms of weight is applied by a spin coating method to form a layer containing the catalyst element. Catalyst elements include nickel (Ni), germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt), copper (Cu
), Gold (Au), and the like. For the layer 170 containing the catalyst element, the layer of the catalyst element may be formed to a thickness of 1 to 5 nm by a sputtering method or a vacuum deposition method in addition to the spin coating method.
そして、結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶
質シリコン膜の含有水素量を5atom%以下にする。そして、ファーネスアニール炉を用い
、窒素雰囲気中で550〜600℃で1〜8時間の熱アニールを行う。以上の工程により
結晶質シリコン膜から成る結晶質半導体層を得ることができる。
In the crystallization step, first, heat treatment is performed at 400 to 500 ° C. for about 1 hour, so that the hydrogen content of the amorphous silicon film is 5 atom% or less. Then, using a furnace annealing furnace, thermal annealing is performed at 550 to 600 ° C. for 1 to 8 hours in a nitrogen atmosphere. Through the above steps, a crystalline semiconductor layer made of a crystalline silicon film can be obtained.
このうようにして作製された結晶質半導体層から島状半導体層を作製すれば、実施例1
と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工
程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微
量(1×1017〜1×1019atoms/cm3程度)の触媒元素が残留する。勿論、そのような
状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネ
ル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリ
ン(P)によるゲッタリング作用を利用する手段がある。
If an island-like semiconductor layer is produced from the crystalline semiconductor layer produced in this manner, Example 1 is obtained.
The active matrix substrate can be completed in the same manner as described above. However, when a catalyst element that promotes crystallization of silicon is used in the crystallization process, a small amount (about 1 × 10 17 to 1 × 10 19 atoms / cm 3 ) of the catalyst element remains in the island-like semiconductor layer. To do. Of course, it is possible to complete the TFT even in such a state, but it is more preferable to remove at least the remaining catalyst element from the channel formation region. One means for removing this catalytic element is a means that utilizes the gettering action of phosphorus (P).
この目的におけるリン(P)によるゲッタリング処理は、図4(C)で説明した活性化
工程で同時に行うことができる。ゲッタリングに必要なリン(P)の濃度は高濃度n型不
純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、nチャネル型T
FTおよびpチャネル型TFTのチャネル形成領域から触媒元素をその濃度でリン(P)
を含有する不純物領域へ偏析させることができる。その結果その不純物領域には1×10
17〜1×1019atoms/cm3程度の触媒元素が偏析した。このようにして作製したTFTは
オフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を
達成することができる。
The gettering process using phosphorus (P) for this purpose can be performed simultaneously in the activation step described with reference to FIG. The concentration of phosphorus (P) necessary for gettering may be approximately the same as the impurity concentration in the high-concentration n-type impurity region, and the n-channel T
Phosphorus (P) at the concentration of the catalyst element from the channel formation region of FT and p-channel TFT
It is possible to segregate into an impurity region that contains. As a result, the impurity region is 1 × 10
A catalytic element of about 17 to 1 × 10 19 atoms / cm 3 was segregated. A TFT manufactured in this manner has a low off-current value and good crystallinity, so that high field-effect mobility can be obtained and good characteristics can be achieved.
なお、本実施例は、実施例1乃至4のいずれか一と自由に組み合わせることが可能であ
る。
This embodiment can be freely combined with any one of
本願発明を実施して形成された画素部は様々な電気光学装置(アクティブマトリクス型
液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型
ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込
んだ電子機器全てに本願発明を実施できる。
The pixel portion formed by implementing the present invention can be used in various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型
またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピ
ュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図12及び図1
3に示す。
Such electronic devices include video cameras, digital cameras, projectors (rear type or front type), head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones) Or an electronic book). Examples of them are shown in FIGS.
3 shows.
図12(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、
表示部2003、キーボード2004等を含む。本発明を表示部2003に適用すること
ができる。
FIG. 12A illustrates a personal computer, which includes a main body 2001, an image input unit 2002,
A display portion 2003, a
図12(B)はビデオカメラであり、本体2101、表示部2102、音声入力部21
03、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を
表示部2102に適用することができる。
FIG. 12B shows a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 21.
03, an
図12(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201
、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む
。本発明は表示部2205に適用できる。
FIG. 12C illustrates a mobile computer (mobile computer).
, A camera unit 2202, an
図12(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アー
ム部2303等を含む。本発明は表示部2302に適用することができる。
FIG. 12D shows a goggle type display, which includes a
図12(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレ
ーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404
、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Di
gtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部2402に適用することができる。
FIG. 12E illustrates a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded. The main body 2401, the
gial Versatile Disc), CD, etc. can be used for music appreciation, movie appreciation, games, and the Internet.
The present invention can be applied to the
図12(F)はデジタルカメラであり、本体2501、表示部2502、接眼部250
3、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502
に適用することができる。
FIG. 12F illustrates a digital camera, which includes a main body 2501, a
3, an operation switch 2504, an image receiving unit (not shown), and the like.
Can be applied to.
図13(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を
表示部2904に適用することができる。
FIG. 13A illustrates a mobile phone, which includes a
03, a
図13(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、300
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002に適用することができる。
FIG. 13B illustrates a portable book (electronic book), which includes a
3, a
図13(C)はディスプレイであり、本体3101、支持台3102、表示部3103
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 13C illustrates a display, which includes a
Etc. The present invention can be applied to the
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合わせから
なる構成を用いても実現することができる。
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-5.
Claims (4)
前記トランジスタ上、及び前記第1の導電層上に、樹脂層を有し、
前記樹脂層上に、画素電極と、第2の導電層と、第3の導電層と、を有し、
前記樹脂層は、貫通する第1の開口部と、貫通する第2の開口部と、貫通する第3の開口部と、貫通する第4の開口部と、凹凸を有する第1の領域と、平坦な第2の領域と、を有し、
前記第1の開口部の周辺、前記第2の開口部の周辺、前記第3の開口部の周辺、及び前記第4の開口部の周辺には、前記第2の領域が設けられ、
前記画素電極は、前記凹凸に対応した凹凸を有し、前記第1の開口部において前記トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2の導電層は、前記第2の開口部において前記トランジスタのソースまたはドレインの他方と電気的に接続され、且つ、前記第3の開口部において前記第1の導電層と電気的に接続され、
前記第3の導電層は、前記第4の開口部において前記トランジスタのゲートと電気的に接続されることを特徴とする電気光学装置。 A transistor and a first conductive layer ;
A resin layer on the transistor and on the first conductive layer ;
A pixel electrode, a second conductive layer, and a third conductive layer are provided on the resin layer,
The resin layer includes a first opening that penetrates, a second opening that penetrates, a third opening that penetrates, a fourth opening that penetrates, and a first region having irregularities, A flat second region, and
The second region is provided around the first opening, around the second opening, around the third opening, and around the fourth opening,
The pixel electrode has irregularities corresponding to the irregularities, and is electrically connected to one of a source or a drain of the transistor in the first opening,
The second conductive layer is electrically connected to the other of the source and the drain of the transistor in the second opening, and is electrically connected to the first conductive layer in the third opening. And
The electro-optical device, wherein the third conductive layer is electrically connected to the gate of the transistor in the fourth opening.
前記第2の導電層は、前記第2の開口部及び前記第3の開口部と重なる領域以外は、前記第2の領域上に設けられていることを特徴とする電気光学装置。 In claim 1 ,
The electro-optical device, wherein the second conductive layer is provided on the second region except for a region overlapping with the second opening and the third opening.
前記第3の導電層は、前記第4の開口部と重なる領域以外は、前記第2の領域上に、第1の方向に延びて設けられていることを特徴とする電気光学装置。 In claim 1 or claim 2 ,
It said third conductive layer, the fourth is other than the region overlapping with the opening, on the second region, the electro-optical device according to claim Tei Rukoto provided extending in a first direction.
前記第1の導電層は、前記第1の方向と交差する第2の方向に延びて設けられていることを特徴とする電気光学装置。 In claim 3 ,
Wherein the first conductive layer, an electro-optical device according to claim Tei Rukoto provided extending in a second direction crossing the first direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115277A JP5352710B2 (en) | 2012-05-21 | 2012-05-21 | Electro-optic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115277A JP5352710B2 (en) | 2012-05-21 | 2012-05-21 | Electro-optic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044738A Division JP2011164628A (en) | 2011-03-02 | 2011-03-02 | Method of manufacturing electro-optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012177936A JP2012177936A (en) | 2012-09-13 |
JP5352710B2 true JP5352710B2 (en) | 2013-11-27 |
Family
ID=46979769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012115277A Expired - Fee Related JP5352710B2 (en) | 2012-05-21 | 2012-05-21 | Electro-optic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5352710B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01156725A (en) * | 1987-12-15 | 1989-06-20 | Seiko Epson Corp | Display device |
JP3109674B2 (en) * | 1990-06-08 | 2000-11-20 | セイコーエプソン株式会社 | Liquid crystal display |
JP2740401B2 (en) * | 1992-04-02 | 1998-04-15 | シャープ株式会社 | Reflective liquid crystal display device and method of manufacturing the same |
JP3243088B2 (en) * | 1993-11-05 | 2002-01-07 | 株式会社東芝 | Display device and method of manufacturing array substrate |
JP3622934B2 (en) * | 1996-07-31 | 2005-02-23 | エルジー フィリップス エルシーディー カンパニー リミテッド | Thin film transistor type liquid crystal display device |
JPH11242241A (en) * | 1997-05-26 | 1999-09-07 | Mitsubishi Electric Corp | Liquid crystal display device, manufacture therefor, tft array substrate used for liquid crystal display device and manufacture therefor |
JPH1197699A (en) * | 1997-09-24 | 1999-04-09 | Toshiba Corp | Thin-film transistor |
-
2012
- 2012-05-21 JP JP2012115277A patent/JP5352710B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012177936A (en) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7316946B2 (en) | Method of manufacturing a semiconductor device | |
US6515336B1 (en) | Thin film transistors having tapered gate electrode and taped insulating film | |
JP6002814B2 (en) | Semiconductor device | |
JP4673513B2 (en) | Method for manufacturing semiconductor device | |
JP2011191788A (en) | Semiconductor device | |
JP2001281694A (en) | Semiconductor device and method of manufacture for the same | |
JP4916620B2 (en) | Liquid crystal display device and electro-optical device | |
JP2011164628A (en) | Method of manufacturing electro-optical device | |
JP5352710B2 (en) | Electro-optic device | |
JP4801242B2 (en) | Method for manufacturing semiconductor device | |
JP4674994B2 (en) | Method for manufacturing electro-optical device | |
JP4018432B2 (en) | Method for manufacturing semiconductor device | |
JP4827984B2 (en) | Method for manufacturing liquid crystal display device | |
JP2002023148A (en) | Electrooptical device | |
JP2002006774A (en) | Method for manufacturing electrooptical device | |
JP4993802B2 (en) | Semiconductor device | |
JP5955920B2 (en) | Semiconductor device | |
JP5256336B2 (en) | Liquid crystal display | |
JP2012163983A (en) | Semiconductor device | |
KR20030074990A (en) | Thin film transistor substrate for reflective type liquid crystal display and a method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5352710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |