JP5352496B2 - タッチパネル構造体 - Google Patents

タッチパネル構造体 Download PDF

Info

Publication number
JP5352496B2
JP5352496B2 JP2010034448A JP2010034448A JP5352496B2 JP 5352496 B2 JP5352496 B2 JP 5352496B2 JP 2010034448 A JP2010034448 A JP 2010034448A JP 2010034448 A JP2010034448 A JP 2010034448A JP 5352496 B2 JP5352496 B2 JP 5352496B2
Authority
JP
Japan
Prior art keywords
layer
touch panel
electrode lines
substrate layer
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010034448A
Other languages
English (en)
Other versions
JP2011170662A (ja
Inventor
三谷雄二
谷佳洋
Original Assignee
株式会社タッチパネル研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タッチパネル研究所 filed Critical 株式会社タッチパネル研究所
Priority to JP2010034448A priority Critical patent/JP5352496B2/ja
Publication of JP2011170662A publication Critical patent/JP2011170662A/ja
Application granted granted Critical
Publication of JP5352496B2 publication Critical patent/JP5352496B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、タッチパネル構造体に関する。さらに詳しくは、過剰電流の感電に対して安全性が確保できる抵抗膜式タッチパネル構造体に関する。
最近、指入力またはペン入力によるモバイル情報端末として抵抗膜式タッチパネルの用途が拡大しつつある。抵抗膜式タッチパネルは特殊なペンを使用しないで、指または通常のペンで容易に入力でき、しかも低コスト化が比較的簡単であるという利点を有している。
一方、抵抗膜式タッチパネルは、上部基板層と下部基板層との間にスペーサーによる空気層を有し、上部基板層と下部基板層の表面に形成された透明導電性層を物理的に接触(タッチ)させることによって接触位置を感知する構造となっている。
このタッチパネルの上部基板層および下部基板層の基板材料として、ガラス、高分子フィルム、プラスチックシートなどが使用され、それぞれの基板材料の組み合せに基づいて種々の利点および欠点を有している。
殊に、上部基板(タッチ面)の材料として高分子フィルム(たとえばPETフィルムの如きポリエステルフィルム)は、割れない、軽量である、薄い、屈曲性に優れているなどの多くの利点のために広く利用されてきた。上部基板として高分子フィルムを使用した場合その優れた屈曲性のために局所的なタッチ圧が容易に感知される。
一方、下部基板材料としては、ガラスまたはプラスチックシート(例えばポリカーボネートシート)が通常使用されている。
前記上部基板および下部基板の表面に形成される透明導電性層としては、ITO膜(Indium
Tin Oxide膜)が広く利用されている。このITO膜は、基板表面に蒸着法或いはスパッタリング法などの方法により形成され、導電性(表面抵抗)および光透過性がいずれも優れている。最近ITO膜以外の導電性層として種々の新しい材料が開発され提案されている。例えばITOの如き酸化金属の微粉末を使用して基板上に導電性層を形成させる方法;導電性高分子(例えばポリチオフェン誘導体、ポリピロール誘導体、ポリアニリン誘導体など)の膜を基板上に形成させる方法;カーボンナノチューブ(CNT)の層を基板上に形成させる方法;グラフェン層を基板上に形成させる方法などが提案されている。
これらの導電性層の新しい材料は、ITO膜に比べて種々の基板に適応可能であること、幅広い基板を容易に得ることができること、および比較的低いコストで製造できることなどが期待できるためにその開発が積極的に行われている。
タッチパネルは、上部基板および下部基板のそれぞれの片面に前述したような導電性層を形成させた上部基板層および下部基板を、導電性層が向かい合うようにスペーサーを介して貼り合せた構造を有している。
タッチパネルにおいて、その上部基板層および下部基板層の端部には電極を有している。押圧により上部基板層および下部基板層が接触し、電極の変化を感知することによって押圧位置を検知する構造となっている。通常の使用時において、タッチパネルの上部基板層および下部基板層における電極には一定の電圧が負荷されている。通常電極には約5V〜10V程度の電圧が負荷されている。
ところが、異常な状態、例えば落雷や他の電機器具との電気的接触などにより、過剰の電流がタッチパネルに流れ、タッチパネルの電極に通電されると、タッチパネルの機能が作動しなくなり、時にはその機能が破壊されることもある。
本発明は、タッチパネルに過剰の電流が流れたときに、その機能の破壊が起こらないようにするために、過剰の電流を外部へ効果的に流す簡単な手法について研究を進めた結果到達されたものである。
かくして本発明によれば下記抵抗膜式タッチパネル構造体が提供される。
上部基板の片面に導電性層が形成された上部基板層および下部基板の片面に導電性層が形成された下部基板層を有し、該上部基板層と該下部基板層とは互いにその導電性層が向かい合うようにスペーサーを介して貼り合わされて構成され、かつ上部基板層からの複数の電極ラインおよび下部基板層からの複数の電極ラインをそれぞれ導電ラインにより電気的に導くようにしたフラットパネル回路端子を有する抵抗膜式タッチパネルの構造体であって、このタッチパネル構造体は、
(a)該上部基板層における導電性層の面上の複数の電極ラインよりも外周の端部周囲には電極ライン(周囲電極ラインという)が形成され、
(b)該フラットパネル回路端子は、その回路端子面の一方の面には絶縁層を介して銅膜層が形成され、また他方の面には絶縁層を介してカーボンインキよりなる導電層が形成された複合回路構造であり、
(c)該周囲電極ラインの一方の端子は、該銅膜層に電気的に接続し、かつ他の端子は、該カーボンインキよりなる導電層に電気的に接続し、さらに
(d)該銅膜層および該カーボンインキよりなる導電層はいずれも接地(アース)されている、
ことを特徴とする抵抗膜式タッチパネル構造体。
前記、本発明の抵抗膜式タッチパネル構造体は、下記(1)〜(3)の実施態様であることがより好ましい。
(1)該周囲電極ラインは、上部基板層の複数の電極ラインよりも外側に設けられ、かつ該複数の電極ラインよりも0.5〜1mmの間隔を置いて設けられている前記に記載のタッチパネル構造体。
(2)該周囲電極ラインは、上部基板層の複数の電極ラインよりも断面積が大きい、前記に記載のタッチパネル構造体。
(3)該周囲電極ラインおよび該上部基板層の複数の電極ラインはいずれも銀ペーストより形成されたラインである、前記に記載のタッチパネル構造体。
本発明のタッチパネル構造体は、非常時にその本体に過剰の電流が流れた場合に、その過剰の電流が上部基板層および下部基板層の電極ラインに流れることなく効果的に外部へ放電することが可能となり正常で安定した作動を維持できる。
従来のタッチパネル構造体の上部基板層における導電性層の方から見た平面図の模式図を示す。 本発明のタッチパネル構造体の上部基板層における導電性層の方から見た平面図の模式図を示す。 本発明のタッチパネル構造体のフラットパネル回路端子(FPC)の断面形状を模式的に示す。
以下、本発明のタッチパネル構造体を図面により説明する。図1は、従来のタッチパネル構造体の上部基板層における導電性層の方から見た平面図の模式図を示す。図1の上部基板層には、抵抗膜式タッチパネルに通常設けられているように、タッチパネルを押圧した時に、その位置を電気的に感知するための複数の電極ラインが端部周辺に設けられている。図1の場合、図面の上部の右半分の端部に、電極ラインa−1〜a−7の7本の電極ラインが設けられ、また下部の左半分の端部に電極ラインa−8〜a−13の6本の電極ラインが設けられている。合計13本(a−1〜a−13)の電極ライン3は、それぞれ図1の右側の中央部に設けられたフラットパネル回路端子4(以下“FPC”と略称することがある)へ電気的に導かれている。
一方、図1には、下部基板層からの複数の電極ライン(b−1〜b−7)から電気的に導かれた7本の電極ライン3´がそれぞれFPCへ接続するために表示されている。なお下部基板層はタッチパネルを押圧したときに、図面上、左右の電圧差を感知するために継方向の端部に電極ライン(b−1〜b−7)が設けられているが、図1には示されていない。例えば下部基板層の上部の左側端部には電極ラインb−1〜b−3の3本の電極ラインが設けられ、下部の右側端部には電極ラインb−4〜b−7の4本の電極ラインが設けられている。
図2は本発明のタッチパネル構造体の上部基板層における導電性層の方から見た平面図の模式図を示すものである。図1と比較して異なるのは、図1における上部基板層における電極ライン(a−1〜a−13)を周囲から囲むように、上部基板層の導電性層の全周囲の端部に、周囲電極ライン2が形成されていることである。図2における電極ライン(a−1〜a−13)は図1と同じである。
すなわち、図2は上部基板層における導電性層の面上に、複数の電極ライン(a−1〜a−13)群よりも外側であって、端部の周囲に沿って電極ラインが全周に形成されていることを示す平面図の模式図である。この全周に形成された電極ラインを周囲電極ライン2と称する。
この周囲電極ライン2は、図2に示すようにその両端部(C−1およびC−2)がフラットパネル回路端子(FPC)へ電気的に接続されている。本発明のタッチパネル構造体においてはその本体に過剰の電流が流れるとタッチ面の表面にある上部基板層に電流が流れることが予想される。上部基板層に流れた過剰電流は、その周囲電極ライン2に流れ、FPCを通って外部へ放電(アース)される構造となっている。従って複数の電極ライン(a−1〜a−13およびb−1〜b−7)は、過剰電流の影響から保護されタッチパネルの機能に支障を受けることはない。
図2に示した複数の電極ライン(a−1〜a−13およびb−1〜b−7)は、通常銀ペーストにより形成されたラインであって、通常各ラインの巾は0.1〜0.2mmであるのが好ましい。また各ライン間の間隔は0.05〜0.15mm程度が好ましい。さらに周囲電極ライン2は、複数の電極ラインを取り囲むように形成されているが、複数の電極ラインの最外ライン(周囲電極ラインと最も近い電極ライン)との間隔は、0.15〜0.3mm、好ましくは0.2〜0.25mmであるのが望ましい。さらに周囲電極ライン2の巾は、複数の電極ラインの巾よりも大きいことが好ましく、約0.3〜0.6mm、好ましくは0.4〜0.55mmであるのが有利である。周囲電極ライン2は銀ペーストにより形成されたラインであることが望ましい。複数の電極ラインと周囲電極ラインとは、いずれも銀ペーストにより形成され、同じ厚みを有していることが有利である。
本発明のタッチパネル構造体においては、上部基板層の導電性層の面上に形成された複数の電極ラインおよび周囲電極ラインは、図2の右側の中央部に集積され、その中央部からフラットパネル回路端子4(FPC)へ接続され、外部へ電気的に取り出される。
その際、複数の電極ラインは、通常の方式に従ってそのままFPC へ接続される。本発明のタッチパネル構造体においてFPCは周囲電極ラインからの2つの端子が従来のFPCの上面および下面に設けられた層に接続されている構造になっている点に特徴を有している。 簡単に説明すると、従来のFPCに対して、一方の面には銅膜層が形成され、他の面には、カーボンインキよりなる導電層(以下“カーボンインキ層”と略称する)が形成されている。すなわち、周囲電極ラインの一方の端子は、FPCの銅膜層に電気的に接続され、他方の端子は、FPCのカーボンインキ層に電気的に接続されている。
かくして本発明のタッチパネル構造体では、過剰の電流が発生した場合には、FPCの両面に形成された銅膜層およびカーボンインキ層を介して通電され、タッチパネルの本来の機能を有する複数の電極ラインからの通常には影響を与えることはない。
本発明のFPCの直角断面形状の好ましい態様を図3に示す。図3は、図2の右側中央部に接続されたFPCのX−X´直角断面図を模式的に示したものである。図3のFPCの断面図は、通常0.15〜0.25mm、好ましくは0.16〜0.23mmの厚さを有するものが好ましいが、図3では説明を簡単にするために拡大して示され、また各層や膜の厚みは、図3には反映されていない。
FPCにおいて、複数の電極ラインおよび周囲電極ラインは、図2のタッチパネルの右側中央部において、それぞれの端子は、銅線ラインとなる。つまりFPC内では複数の電極ラインは銅線ラインに接続され、周囲電極ラインは銅線ラインを介して一端は銅膜層へ、他端はカーボンインキ層へ接続される。
図3のFPCの断面図は、機能的に説明するために基本的構造を説明すると、上部面から順に、カーボンインキ層部V/回路部W/基材部X/銅膜層部Yの4つの部位より形成されている。V〜Yのそれぞれの部位は接着剤層や絶縁膜層を介して貼り合わされている。
図3の断面図により、各部位を上方から順に説明すると、カーボンインキ層部Vは保護フィルムV−1/カーボンインキ層V−2/絶縁フィルムV−3よりなる。カーボンインキ層V−2は周囲電極ラインの端子(C−1またはC−2)に接続されている。カーボンインキ層V−2は、導電性が形成されるように絶縁フィルムV−3上に、カーボンの微粒子をバインダーにより層状に形成させたものであればよく、5〜30μm、好ましくは10〜25μmの厚さを有するものが望ましい。またカーボンインキ層V−2を形成させる絶縁フィルムV−3はそれ自体絶縁性を有する高分子フィルムであればよく、例えばポリエステル(PET)フィルム或いはポリイミドフィルムであるのが好ましい。この絶縁フィルムは5〜20μmの厚みを有するのが望ましい。また、最外層を形成する保護フィルムV−1は、高分子フィルムであればよいが、好ましいのはポリエステル(PET)フィルムでありその厚みは10〜30μmであるのが適当である。さらにカーボンインキ層V部は、保護フィルムV−1、カーボンインキ層V−2および絶縁フィルムV−3の合計で25〜35μmの厚みであることが有利である。
カーボンインキ層部Vの下部には、接着剤層Z−1を介して回路部Wが存在する。この回路部Wは、タッチパネルの上部基板層および下部基板層からの複数の電極ライン(a−1〜a−13およびb−1〜b−7)が接続されている。この回路部Wにおける複数の電極ラインは、通常のFPCと基本的には同じ構造を有している。
回路部Wの下部には、接着剤層Z−2を介して基材部Xが存在する。基材部XはFPCの骨格を形成する部材であって、高分子フィルムが使用され、とりわけポリイミドフィルムが好適であって、厚さは8〜15μm、好ましくは10〜14μmであるのが有利である。基材部Xの下部には、接着剤層Z−3を介して銅膜層部Yが設けられている。銅膜層部Yには周囲電極ラインの端子(C−1またはC−2)に接続されている。銅膜層部Yは薄い銅の膜であればよく、厚みが10〜30μm、好ましくは12〜25μmであるのが好適である。
銅膜層部Yの下部には、接着剤層Z−4を介して保護フィルムV−4が存在する。保護フィルムV−4は、FPCの最外層を形成し銅膜層部Yを保護し、かつ絶縁する機能を有している。この保護フィルムV−4は、ポリエステル(PET)フィルムまたはポリイミドフィルムが適当であり、その厚みは10〜20μmであるのが望ましい。
前述したFPCにおいては接着剤層Z−1〜Z−4が接着のために使用されている。接着剤層としては、各部材を接着しうるものでかつ、絶縁性のものであればよく、例えば、アクリル樹脂、ポリビニルアルコール樹脂、ポリウレタン樹脂、エポキシ樹脂、アイオノマー樹脂およびポリエステル樹脂などが例示される。これらの内、アクリル樹脂が適当である。接着剤層の厚みはZ−1〜Z−4は同じでも異なっていてもよく8〜30μm、好適には10〜25μmである。
本発明のFPCは、タッチパネル構造体の端部より電気的に導かれ、回路部Wは基材部Xと共にコントローラーへ接続されている。コントローラーは図示されていない。一方、カーボンインキ層部Vおよび銅膜部Yは、それぞれ周囲電極ラインC−1およびC−2から電気的に接続され、タッチパネル構造体の外部へ導かれ、それぞれアース(接地)されている。
かくして本発明のタッチパネル構造体は、過剰の電流の感電において、上部基板層の周囲電極ラインに電流が流れ、FPCのカーボンインキ層部Vおよび銅膜層部Yへ流れてアースされることになり、上部基板層および下部基板層の複数の電極ラインは、FPCの電極ラインも含めて過剰の電流の影響を受けることは回避されることになる。
1 上部基板層
2 周囲電極ライン
3 複数の電極ライン
4 フラットパネル回路端子(FPC)
C−1 周囲電極ライン端子
C−2 周囲電極ライン端子
V カーボンインキ層部
W 回路部
X 基材部
Y 銅膜層部

Claims (4)

  1. 上部基板の片面に導電性層が形成された上部基板層および下部基板の片面に導電性層が形成された下部基板層を有し、該上部基板層と該下部基板層とは互いにその導電性層が向かい合うようにスペーサーを介して貼り合わされて構成され、かつ上部基板層からの複数の電極ラインおよび下部基板層からの複数の電極ラインをそれぞれ導電ラインにより電気的に導くようにしたフラットパネル回路端子を有する抵抗膜式タッチパネル構造体であって、このタッチパネル構造体は、
    (a)該上部基板層における導電性層の面上の複数の電極ラインよりも外周の端部周囲に は電極ライン(周囲電極ライン)が形成され、
    (b)該フラットパネル回路端子は、その回路端子面の一方の面には絶縁層を介して銅膜層が形成され、また他方の面には絶縁層を介してカーボンインキよりなる導電層が形成された複合回路構造であり、
    (c)該周囲電極ラインの一方の端子は、該銅膜層に電気的に接続し、かつ他の端子は、該カーボンインキよりなる導電層に電気的に接続し、さらに
    (d)該銅膜層および該カーボンインキよりなる導電層はいずれも接地(アース)されている、
    ことを特徴とする抵抗膜式タッチパネル構造体。
  2. 該周囲電極ラインは、上部基板層の複数の電極ラインよりも外側に設けられ、かつ該複数の電極ラインよりも0.5〜1mmの間隔を置いて設けられている請求項1記載のタッチパネル構造体。
  3. 該周囲電極ラインは、上部基板層の複数の電極ラインよりも断面積が大きい請求項1または2記載のタッチパネル構造体。
  4. 該周囲電極ラインおよび該上部基板層の複数の電極ラインはいずれも銀ペーストより形成されたラインである請求項1〜3いずれか記載のタッチパネル構造体。







JP2010034448A 2010-02-19 2010-02-19 タッチパネル構造体 Expired - Fee Related JP5352496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034448A JP5352496B2 (ja) 2010-02-19 2010-02-19 タッチパネル構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034448A JP5352496B2 (ja) 2010-02-19 2010-02-19 タッチパネル構造体

Publications (2)

Publication Number Publication Date
JP2011170662A JP2011170662A (ja) 2011-09-01
JP5352496B2 true JP5352496B2 (ja) 2013-11-27

Family

ID=44684713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034448A Expired - Fee Related JP5352496B2 (ja) 2010-02-19 2010-02-19 タッチパネル構造体

Country Status (1)

Country Link
JP (1) JP5352496B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376928B (zh) 2012-04-17 2017-04-19 宸鸿科技(厦门)有限公司 触控面板及其制作方法
WO2015190267A1 (ja) * 2014-06-12 2015-12-17 三菱製紙株式会社 光透過性導電材料

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6082333U (ja) * 1983-11-02 1985-06-07 アルプス電気株式会社 入力装置
JP2000181612A (ja) * 1998-12-16 2000-06-30 Fujitsu Takamisawa Component Ltd 座標入力装置
JP2007134550A (ja) * 2005-11-11 2007-05-31 Fujikura Ltd 多層プリント配線板の製造方法
JP4814811B2 (ja) * 2007-02-13 2011-11-16 アルプス電気株式会社 電子機器

Also Published As

Publication number Publication date
JP2011170662A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
US9857923B2 (en) Touch panel including an elastic intermediate layer
JP5685411B2 (ja) タッチパネル
JP4874145B2 (ja) 透明面状体及び透明タッチスイッチ
US9229591B2 (en) Touch panel
US8350727B2 (en) Touch panel and electronic device including the same
KR101357585B1 (ko) 터치패널의 전극 패턴 및 그 제조 방법
TWI509480B (zh) 觸控面板
JP6291329B2 (ja) 感圧素子、圧力センサおよび表示デバイス
JP6509371B2 (ja) 静電容量式センサ
KR20130046022A (ko) 터치 패널
KR102056288B1 (ko) 저항막 방식 터치 패널 및 터치 패널 장치
JP6257088B2 (ja) 静電容量式3次元センサ及びその製造方法
JP6636618B2 (ja) 静電容量式センサ
JP5305807B2 (ja) 透明面状体及び透明タッチスイッチ
JP5352496B2 (ja) タッチパネル構造体
JP2011028699A (ja) 静電容量式タッチパネル構造体
JP5279530B2 (ja) タッチパネル
JP2012150580A (ja) タッチパネル
JP2011108482A (ja) 導電膜付き電極板及びパネル型入力装置
KR101987266B1 (ko) 터치 패널
JP2008070938A (ja) タッチパネル
KR101916306B1 (ko) 터치 패널
JPH0426134B2 (ja)
JP6368183B2 (ja) タッチパネル
JP6202750B2 (ja) 静電容量式3次元センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees