JP5351339B2 - データ転送装置及びデータ転送方法 - Google Patents
データ転送装置及びデータ転送方法 Download PDFInfo
- Publication number
- JP5351339B2 JP5351339B2 JP2012529031A JP2012529031A JP5351339B2 JP 5351339 B2 JP5351339 B2 JP 5351339B2 JP 2012529031 A JP2012529031 A JP 2012529031A JP 2012529031 A JP2012529031 A JP 2012529031A JP 5351339 B2 JP5351339 B2 JP 5351339B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data transfer
- data
- parameter
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
転送元装置及びメモリと通信可能に接続され、他の装置による第1転送パラメータの設定を受け付け、受け付けた前記第1転送パラメータに従い前記転送元装置から前記メモリへの第1データ転送を行う、第1データ転送装置と、
転送先装置、前記メモリ、及び前記第1データ転送装置と通信可能に接続され、他の装置による第2転送パラメータの設定を受け付け、受け付けた前記第2転送パラメータに従い前記メモリから前記転送先装置への第2データ転送を行う、第2データ転送装置と
を備えるデータ転送制御装置における、前記第1データ転送装置として機能するデータ転送装置であって、
他の装置から前記第2転送パラメータが付帯する前記第1転送パラメータを受け付け、受け付けた前記第1転送パラメータに従い前記第1データ転送を行うとともに、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
こととする。
[第1実施形態]
図1に第1実施形態として説明する情報処理システム1の概略的な構成を示している。同図に示すように、情報処理システム1は、一つ以上のホスト装置3(外部装置)、及び一つ以上のストレージ装置10を含んで構成されている。
図14に示したように、第1実施形態では、第1DMA1142のデータ転送が完了する前に第2DMA1112のデータ転送が行われてしまうのを防ぐべく、第1DMA1142のデータ転送が終了したか否かの確認を内部通信I/F114にて行い(S1415)、データ転送の終了を確認(S1415:YES)した後、内部通信I/F114が第2DMA用転送パラメータ152を設定して第2DMA1112を起動している(S1418)。以下に説明する第2実施形態では、第1DMA1142のデータ転送が終了したか否かの確認をメモリ113にて行うことにより、第1DMA1142のデータ転送が完了する前に第2DMA1112のデータ転送が行われてしまうのを防ぐようにしている。
第2実施形態では、第1DMA1142によるデータ転送が終了したか否かの監視をメモリ113にて行っているが、第3実施形態では、第1DMA1142によるデータ転送が終了したか否かの監視を外部通信I/F111にて行うようにしている。図20は第3実施形態におけるストレージ装置10の動作を説明したフローチャートである。以下、同図とともに説明する。尚、同図におけるS2011、S2012の処理は、図19におけるS1911、S1912の処理と同様である。
第3実施形態では、第1DMA1142のデータ転送が終了したか否かの監視を外部通信I/F111にて行うようにしている。そのため、第1DMA1142のデータ転送に時間がかかると、外部通信I/F111は何度もメモリ113に対して確認のためのアクセスを行うことになり、外部通信I/F111及びメモリ113のリソースが無駄に消費されてしまうことになる。この問題はとくに内部通信I/F114がプロセッサ部12が備える複数のMP122から送られてくる転送パラメータ1500を受け付ける構成になっている場合に顕在化する。
Claims (15)
- 転送元装置及びメモリと通信可能に接続され、他の装置による第1転送パラメータの設定を受け付け、受け付けた前記第1転送パラメータに従い前記転送元装置から前記メモリへの第1データ転送を行う、第1データ転送装置と、
転送先装置、前記メモリ、及び前記第1データ転送装置と通信可能に接続され、他の装置による第2転送パラメータの設定を受け付け、受け付けた前記第2転送パラメータに従い前記メモリから前記転送先装置への第2データ転送を行う、第2データ転送装置と
を備えるデータ転送制御装置における、前記第1データ転送装置として機能するデータ転送装置であって、
他の装置から前記第2転送パラメータが付帯する前記第1転送パラメータを受け付け、受け付けた前記第1転送パラメータに従い前記第1データ転送を行うとともに、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第1転送パラメータに従った前記第1データ転送が終了したか否かを判断し、前記第1データ転送が終了したと判断すると、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定し、
前記第2データ転送装置は、前記第1データ転送装置から前記第2転送パラメータの設定を受け付けた後、前記第2データ転送のためのデータ読み出し要求を前記メモリに送信し、
前記メモリは、前記第1データ転送の実行中に前記データ読み出し要求を受信すると、受信した前記データ読み出し要求を前記第1データ転送が終了するまで待ち状態とし、前記第1データ転送が終了した後、前記第2データ転送を開始し、
前記第2データ転送装置は、前記第1データ転送装置から前記第2転送パラメータの設定を受け付けた後、前記メモリにアクセスすることにより前記第1データ転送が終了したか否かを判断し、前記第1データ転送が終了したと判断すると前記第2データ転送を開始し、
前記第1データ転送装置は、前記第1データ転送を開始すると前記第2データ転送装置に前記第1データ転送を開始したことを示す開始通知を送信し、
前記第2データ転送装置は、前記開始通知を受信した後、前記メモリへのアクセスを開始し、
前記第1データ転送装置は、複数の前記他の装置から第1転送パラメータの設定を受け付け、受け付けた前記第1転送パラメータの夫々に従い前記第1データ転送を行い、
前記第1データ転送装置は、
前記他の装置から前記第1転送パラメータの設定を受け付けると、受け付けた前記第1転送パラメータに前記第2転送パラメータが付帯するか否かを判断し、
前記第1転送パラメータに前記第2転送パラメータが付帯しない場合は、前記第1転送パラメータに従い前記第1データ転送を行い、
前記第1転送パラメータに前記第2転送パラメータが付帯する場合は、前記第1転送パラメータに従い前記第1データ転送を行うとともに、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定し、
前記第1データ転送装置は、前記第1転送パラメータに従い前記第1データ転送を行う第1DMA(Direct Memory Access)を備え、
前記第2データ転送装置は、前記第2転送パラメータに従い前記第2データ転送を行う第2DMAを備え
前記第1データ転送装置は、前記第1データ転送の終了後、前記他の装置に前記第1データ転送についての第1終了ステータスを通知し、
前記第2データ転送装置は、前記第2データ転送の終了後、前記他の装置に前記第2データ転送についての第2終了ステータスを通知し、
前記第1転送パラメータは、前記第1データ転送により転送されるデータの前記転送元装置における格納位置を示す情報である第1転送元情報、及び前記データの前記メモリにおける格納位置を示す情報である第1転送先情報を含み、
前記第2転送パラメータは、前記第2データ転送により転送されるデータの前記メモリにおける格納位置を示す情報である第2転送元情報、及び前記データの前記転送先装置における格納位置を示す情報である第2転送先情報を含み、
前記データ転送制御装置は、ホスト装置と通信するチャネル制御部と、記憶装置と通信するドライブ制御部と、キャッシュメモリと、前記チャネル制御部、前記ドライブ制御部、及び前記キャッシュメモリの間のデータ転送を行うプロセッサ部と、前記チャネル制御部及び前記プロセッサ部を通信可能に接続する内部スイッチと、を備えるストレージ装置における、前記チャネル制御部を構成し、
前記メモリは、前記チャネル制御部が備えるメモリであり、
前記転送元装置は、前記キャッシュメモリであり、
前記転送先装置は、前記ホスト装置であり、
前記他の装置は、前記プロセッサ部が備えるマイクロプロセッサであり、
前記プロセッサ部は、メモリと複数の前記マイクロプロセッサを備え、
前記第1データ転送装置は、前記第1データ転送の終了後、前記第1転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記第1データ転送についての第1終了ステータスを書き込み、
前記第2データ転送装置は、前記第2データ転送の終了後、前記第1転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記第2データ転送についての第2終了ステータスを書き込む
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第1転送パラメータに従った前記第1データ転送が終了したか否かを判断し、前記第1データ転送が終了したと判断すると、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第2データ転送装置は、前記第1データ転送装置から前記第2転送パラメータの設定を受け付けた後、前記第2データ転送のためのデータ読み出し要求を前記メモリに送信し、
前記メモリは、前記第1データ転送の実行中に前記データ読み出し要求を受信すると、受信した前記データ読み出し要求を前記第1データ転送が終了するまで待ち状態とし、前記第1データ転送が終了した後、前記第2データ転送を開始する
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第2データ転送装置は、前記第1データ転送装置から前記第2転送パラメータの設定を受け付けた後、前記メモリにアクセスすることにより前記第1データ転送が終了したか否かを判断し、前記第1データ転送が終了したと判断すると前記第2データ転送を開始する
データ転送装置。 - 請求項5に記載のデータ転送装置であって、
前記第1データ転送装置は、前記第1データ転送を開始すると前記第2データ転送装置に前記第1データ転送を開始したことを示す開始通知を送信し、
前記第2データ転送装置は、前記開始通知を受信した後、前記メモリへのアクセスを開始する
データ転送装置。 - 請求項6に記載のデータ転送装置であって、
前記第1データ転送装置は、複数の前記他の装置から第1転送パラメータの設定を受け付け、受け付けた前記第1転送パラメータの夫々に従い前記第1データ転送を行う
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第1データ転送装置は、
前記他の装置から前記第1転送パラメータの設定を受け付けると、受け付けた前記第1転送パラメータに前記第2転送パラメータが付帯するか否かを判断し、
前記第1転送パラメータに前記第2転送パラメータが付帯しない場合は、前記第1転送パラメータに従い前記第1データ転送を行い、
前記第1転送パラメータに前記第2転送パラメータが付帯する場合は、前記第1転送パラメータに従い前記第1データ転送を行うとともに、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第1データ転送装置は、前記第1転送パラメータに従い前記第1データ転送を行う第1DMA(Direct Memory Access)を備え、
前記第2データ転送装置は、前記第2転送パラメータに従い前記第2データ転送を行う第2DMAを備える
データ転送プロセッサ。 - 請求項1に記載のデータ転送装置であって、
前記第1データ転送装置は、前記第1データ転送の終了後、前記他の装置に前記第1データ転送についての第1終了ステータスを通知し、
前記第2データ転送装置は、前記第2データ転送の終了後、前記他の装置に前記第2データ転送についての第2終了ステータスを通知する
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記第1転送パラメータは、前記第1データ転送により転送されるデータの前記転送元装置における格納位置を示す情報である第1転送元情報、及び前記データの前記メモリにおける格納位置を示す情報である第1転送先情報を含み、
前記第2転送パラメータは、前記第2データ転送により転送されるデータの前記メモリにおける格納位置を示す情報である第2転送元情報、及び前記データの前記転送先装置における格納位置を示す情報である第2転送先情報を含む
データ転送装置。 - 請求項1に記載のデータ転送装置であって、
前記データ転送制御装置は、ホスト装置と通信するチャネル制御部と、記憶装置と通信するディスク制御部と、キャッシュメモリと、前記チャネル制御部、前記ディスク制御部、及び前記キャッシュメモリの間のデータ転送を行うプロセッサ部と、前記チャネル制御部及び前記プロセッサ部を通信可能に接続する内部スイッチと、を備えるストレージ装置における、前記チャネル制御部を構成し、
前記メモリは、前記チャネル制御部が備えるメモリであり、
前記転送元装置は、前記キャッシュメモリであり、
前記転送先装置は、前記ホスト装置であり、
前記他の装置は、前記プロセッサ部が備えるマイクロプロセッサである
データ転送装置。 - 請求項12に記載のデータ転送装置であって、
前記プロセッサ部は、メモリと複数の前記マイクロプロセッサを備え、
前記第1データ転送装置は、前記第1データ転送の終了後、前記第1転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記第1データ転送についての第1終了ステータスを書き込み、
前記第2データ転送装置は、前記第2データ転送の終了後、前記第1転送パラメータを設定した前記マイクロプロセッサに割り当てられている前記メモリの記憶領域に前記第2データ転送についての第2終了ステータスを書き込む
データ転送装置。 - 転送元装置及びメモリと通信可能に接続され、他の装置による第1転送パラメータの設定を受け付け、受け付けた前記第1転送パラメータに従い前記転送元装置から前記メモリへの第1データ転送を行う、第1データ転送装置と、
転送先装置、前記メモリ、及び前記第1データ転送装置と通信可能に接続され、他の装置による第2転送パラメータの設定を受け付け、受け付けた前記第2転送パラメータに従い前記メモリから前記転送先装置への第2データ転送を行う、第2データ転送装置と
を備えるデータ転送制御装置を用いたデータ転送方法であって、
前記第1データ転送装置が、他の装置から前記第2転送パラメータが付帯する前記第1転送パラメータを受け付け、受け付けた前記第1転送パラメータに従い前記第1データ転送を行うとともに、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
データ転送方法。 - 請求項14に記載のデータ転送方法であって、
前記第1データ転送装置が、前記第1転送パラメータに従った前記第1データ転送が終了したか否かを判断し、前記第1データ転送が終了したと判断すると、前記第1転送パラメータに付帯する前記第2転送パラメータを前記第2データ転送装置に設定する
データ転送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/003774 WO2011154986A1 (en) | 2010-06-07 | 2010-06-07 | Data transfer device and data transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013515978A JP2013515978A (ja) | 2013-05-09 |
JP5351339B2 true JP5351339B2 (ja) | 2013-11-27 |
Family
ID=43530454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012529031A Expired - Fee Related JP5351339B2 (ja) | 2010-06-07 | 2010-06-07 | データ転送装置及びデータ転送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8495164B2 (ja) |
JP (1) | JP5351339B2 (ja) |
WO (1) | WO2011154986A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102226522B1 (ko) * | 2014-11-04 | 2021-03-11 | 삼성전자주식회사 | 네트워크 상태를 판단하는 장치 및 방법 |
WO2017149674A1 (ja) | 2016-03-01 | 2017-09-08 | 株式会社日立製作所 | ストレージシステム、ストレージ装置、およびストレージシステムの制御方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103225A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | チェーン式dma方式及びそのためのdmaコントローラ |
JPH0877099A (ja) | 1994-09-02 | 1996-03-22 | Fuji Xerox Co Ltd | Dmaコントローラ |
JPH0962610A (ja) | 1995-08-22 | 1997-03-07 | Mitsubishi Electric Corp | Dmaコントローラ |
US5713044A (en) * | 1995-12-19 | 1998-01-27 | Intel Corporation | System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor |
JPH1063607A (ja) * | 1996-08-14 | 1998-03-06 | Oki Electric Ind Co Ltd | Dmaコントローラ |
US6167475A (en) * | 1998-07-06 | 2000-12-26 | International Business Machines Corporation | Data transfer method/engine for pipelining shared memory bus accesses |
US7120708B2 (en) * | 2003-06-30 | 2006-10-10 | Intel Corporation | Readdressable virtual DMA control and status registers |
JP2005078596A (ja) | 2003-09-03 | 2005-03-24 | Hitachi Ltd | データ転送装置の制御方法、データ転送装置、チャネル制御装置、及び記憶デバイス制御装置 |
JP2005149082A (ja) * | 2003-11-14 | 2005-06-09 | Hitachi Ltd | ストレージ制御装置、及びストレージ制御装置の制御方法 |
JP3988146B2 (ja) * | 2004-07-27 | 2007-10-10 | 日本電気株式会社 | マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム |
US7774512B2 (en) * | 2005-02-08 | 2010-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for hybrid DMA queue and DMA table |
JP2006323541A (ja) * | 2005-05-17 | 2006-11-30 | Hitachi Ltd | データ転送回路及びデータ転送方法 |
US7660916B2 (en) * | 2005-06-16 | 2010-02-09 | Agere Systems Inc. | Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware |
US8495244B2 (en) * | 2005-06-29 | 2013-07-23 | Jumpstart Wireless Corporation | System and method for dynamic automatic communication path selection, distributed device synchronization and task delegation |
US20070198753A1 (en) * | 2006-02-06 | 2007-08-23 | Laurence Hamid | Method and protocol for transmitting extended commands to USB devices |
JP2008021257A (ja) * | 2006-07-14 | 2008-01-31 | Matsushita Electric Ind Co Ltd | データ転送装置 |
JP5052624B2 (ja) * | 2007-12-25 | 2012-10-17 | 東芝三菱電機産業システム株式会社 | ネットワーク制御装置 |
US8572342B2 (en) * | 2010-06-01 | 2013-10-29 | Hitachi, Ltd. | Data transfer device with confirmation of write completion and method of controlling the same |
-
2010
- 2010-06-07 WO PCT/JP2010/003774 patent/WO2011154986A1/en active Application Filing
- 2010-06-07 JP JP2012529031A patent/JP5351339B2/ja not_active Expired - Fee Related
- 2010-06-07 US US12/919,176 patent/US8495164B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8495164B2 (en) | 2013-07-23 |
JP2013515978A (ja) | 2013-05-09 |
US20120185554A1 (en) | 2012-07-19 |
WO2011154986A1 (en) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8572342B2 (en) | Data transfer device with confirmation of write completion and method of controlling the same | |
JP4928100B2 (ja) | 改善されたデータ転送のためのコントローラ装置および方法 | |
US9465555B2 (en) | Method and apparatus for efficient processing of disparate data storage commands | |
US7730257B2 (en) | Method and computer program product to increase I/O write performance in a redundant array | |
US20110246686A1 (en) | Apparatus and system having pci root port and direct memory access device functionality | |
Yu et al. | Optimizing the block I/O subsystem for fast storage devices | |
KR100428918B1 (ko) | 성능 모니터를 갖춘 pci/pci-x 버스 브리지 | |
JP4068798B2 (ja) | 記憶サブシステム及びi/oインタフェースの制御方法ならびに情報処理システム | |
US8316195B2 (en) | Storage system and data transfer method of storage system | |
WO2012140692A1 (en) | Storage apparatus and method of controlling the same | |
JP5351340B2 (ja) | データ転送システム及びデータ転送方法 | |
US20110282963A1 (en) | Storage device and method of controlling storage device | |
US8856479B2 (en) | Implementing storage adapter performance optimization with hardware operations completion coalescence | |
JP5351339B2 (ja) | データ転送装置及びデータ転送方法 | |
CN113196225A (zh) | 开放信道矢量命令执行 | |
US20150058658A1 (en) | Storage apparatus and method for controlling storage apparatus | |
JP2006323541A (ja) | データ転送回路及びデータ転送方法 | |
JP6461347B2 (ja) | ストレージシステム、及び、記憶制御方法 | |
WO2013061369A1 (en) | Information system and control method of the same | |
JP5898377B2 (ja) | ストレージ装置、及びストレージ装置の制御方法 | |
WO2017072868A1 (ja) | ストレージ装置 | |
US7757016B2 (en) | Data transfer device, semiconductor integrated circuit, and processing status notification method | |
JP5076967B2 (ja) | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム | |
Choi et al. | Towards high-performance san with fast storage devices | |
WO2011148428A1 (en) | Information apparatus and method for controlling the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5351339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |