JP5347422B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5347422B2 JP5347422B2 JP2008267811A JP2008267811A JP5347422B2 JP 5347422 B2 JP5347422 B2 JP 5347422B2 JP 2008267811 A JP2008267811 A JP 2008267811A JP 2008267811 A JP2008267811 A JP 2008267811A JP 5347422 B2 JP5347422 B2 JP 5347422B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- reflective layer
- semiconductor substrate
- insulating layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
本発明は、レーザー照射によって抵抗値が調整された抵抗体を有する半導体装置に関するものである。 The present invention relates to a semiconductor device having a resistor whose resistance value is adjusted by laser irradiation.
従来、半導体基板上に絶縁層を介してCrSiなどを堆積し、該CrSiを所定パターンに形成してなる抵抗体に、レーザーを照射してその一部を溶断することで、抵抗体の抵抗値を所望の値に調整するレーザートリミング方法が知られている。 Conventionally, a resistor formed by depositing CrSi or the like on a semiconductor substrate through an insulating layer, and irradiating a laser to a resistor formed by forming the CrSi in a predetermined pattern, thereby fusing a part of the resistor. There is known a laser trimming method for adjusting the value to a desired value.
ところで、上記したレーザートリミング方法では、抵抗体を透過し、下層の絶縁層と半導体基板との界面などで反射した反射光が、抵抗体へ入射した入射光と干渉を起こすために、安定して抵抗体を溶断することができない、という問題があった。 By the way, in the laser trimming method described above, the reflected light that is transmitted through the resistor and reflected at the interface between the lower insulating layer and the semiconductor substrate causes interference with the incident light incident on the resistor. There was a problem that the resistor could not be blown.
そこで、例えば特許文献1では、抵抗体の下に、絶縁膜(絶縁層)を介して金属反射膜(反射層)を形成し、抵抗体にて、入射光と反射層による反射光とが互いに強めあうように、絶縁層の厚さが調整された半導体装置が開示されている。 Therefore, for example, in Patent Document 1, a metal reflective film (reflective layer) is formed under a resistor via an insulating film (insulating layer), and incident light and reflected light from the reflective layer are mutually connected by the resistor. A semiconductor device in which the thickness of the insulating layer is adjusted so as to strengthen is disclosed.
また、特許文献2では、半導体基板と、該半導体基板の表面に形成され、該半導体基板の厚さ方向に対して斜めとなる斜め領域と、該斜め領域を含め半導体基板上に形成された絶縁膜(絶縁層)と、該絶縁層上であって、斜め領域の上方に形成された薄膜抵抗(抵抗体)と、を有する半導体装置が開示されている。
ところで、特許文献1に示される半導体装置の場合、抵抗体にて干渉光が強まる領域を形成するために、絶縁層の厚さをレーザーの波長程度に調整しなければならない。また、絶縁層に微細構造を形成する場合、その微細構造によって、反射光の光路長が変動するため、微細構造の変形に伴って、入射光と反射層による反射光とが互いに強めあうように、絶縁層の厚さをその都度調整しなければならない。これらにより、コストがかかることが懸念される。 Incidentally, in the case of the semiconductor device disclosed in Patent Document 1, in order to form a region where interference light is strengthened by a resistor, the thickness of the insulating layer must be adjusted to the wavelength of the laser. In addition, when a fine structure is formed in the insulating layer, the optical path length of the reflected light varies depending on the fine structure, so that incident light and reflected light from the reflective layer strengthen each other with deformation of the fine structure. The thickness of the insulating layer must be adjusted each time. As a result, there is a concern that the cost is high.
これに対して、特許文献2に示される半導体装置の場合、抵抗体及び絶縁層を透過して斜め領域に入射した入射光は、斜め領域にて、半導体基板の厚さ方向に対して斜めの方向に反射されるので、特許文献2の図6(b)に示されるように、半導体装置に入射した入射光と斜め領域にて反射された反射光との干渉光が複雑となり、抵抗体にて干渉光が必ず強まる領域が形成される。このように、特許文献2に示される半導体装置は、絶縁層の厚さを調整しなくとも、安定してレーザートリミングを行うことができる半導体装置となっている。 On the other hand, in the case of the semiconductor device disclosed in Patent Document 2, incident light that has passed through the resistor and the insulating layer and entered the oblique region is oblique to the thickness direction of the semiconductor substrate in the oblique region. As shown in FIG. 6B of Patent Document 2, the interference light between the incident light incident on the semiconductor device and the reflected light reflected in the oblique region becomes complicated as shown in FIG. Thus, a region where the interference light is surely strengthened is formed. As described above, the semiconductor device disclosed in Patent Document 2 is a semiconductor device that can perform laser trimming stably without adjusting the thickness of the insulating layer.
しかしながら、特許文献2に示される半導体装置では、上記したように、斜め領域を半導体基板の表面に形成している。したがって、斜め領域を透過して半導体基板に入射した入射光が半導体基板内で干渉し、入射光同士が互いに強めあい、これにより半導体基板に結晶欠陥などが生じる虞がある。そのため、半導体基板における斜め領域下に能動素子や受動素子を形成することができず、これによって半導体基板の体格が増加する、という問題が生じる虞がある。 However, in the semiconductor device disclosed in Patent Document 2, as described above, the oblique region is formed on the surface of the semiconductor substrate. Therefore, there is a possibility that incident light that has been transmitted through the oblique region and incident on the semiconductor substrate interferes in the semiconductor substrate, and the incident light strengthens each other, thereby causing crystal defects or the like in the semiconductor substrate. For this reason, active elements and passive elements cannot be formed under oblique regions in the semiconductor substrate, which may cause a problem that the size of the semiconductor substrate increases.
そこで、本発明は上記問題点に鑑み、レーザートリミングが安定化され、半導体基板へのレーザーの入射が抑制された半導体装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor device in which laser trimming is stabilized and laser incidence on a semiconductor substrate is suppressed.
上記した目的を達成するために、請求項1に記載の発明は、半導体基板と、該半導体基板に積層され、半導体基板の厚さ方向に複数の層が積層された多層構造体と、該多層構造体に積層された抵抗体と、を有し、該抵抗体の一部がレーザー照射にて溶断され、該抵抗体の抵抗値が調整された半導体装置であって、多層構造体は、レーザーを反射する複数の反射層と、複数の反射層間、及び反射層と抵抗体との間それぞれに配置された複数の絶縁層と、を有し、抵抗体に最も近い位置における反射層と絶縁層との2つの界面のうち、少なくとも一方が、抵抗体の電極間を結ぶ断面において、厚さ方向に対して略垂直な方向に沿う上辺及び下辺と、該上辺と該下辺とを結び、且つ厚さ方向に対して斜めとされた斜辺と、を有する凹形状が複数連なってなる凹凸形状(以下、台形形状と示す)を有してなることを特徴する。 In order to achieve the above-described object, the invention described in claim 1 includes a semiconductor substrate, a multilayer structure laminated on the semiconductor substrate, and a plurality of layers laminated in the thickness direction of the semiconductor substrate, and the multilayer A semiconductor device in which a part of the resistor is melted by laser irradiation and a resistance value of the resistor is adjusted, and the multilayer structure is a laser And a plurality of reflective layers, and a plurality of insulating layers disposed between the reflective layer and the resistor, respectively, and the reflective layer and the insulating layer at a position closest to the resistor In the cross section connecting the electrodes of the resistor , at least one of the two interfaces is connected to the upper side and the lower side along a direction substantially perpendicular to the thickness direction, and the upper side and the lower side are connected. A plurality of concave shapes having a hypotenuse that is inclined with respect to the vertical direction. Comprising Te irregularities (hereinafter referred to as trapezoidal shape) to said Rukoto such a.
このように本発明によれば、レーザーを反射する反射層を多層に有している。したがって、抵抗体に照射されたレーザーは、半導体基板に到達するまでに、複数の反射層にて反射される構成となっている。このように、本発明に係る半導体装置は、反射層を1つ有する半導体装置と比べ、半導体基板へのレーザーの入射が抑制された半導体装置となっている。これにより、半導体基板内に入射した入射光の干渉によって、半導体基板に結晶欠陥が生じることが抑制されるので、半導体基板における多層構造体下に能動素子や受動素子を形成することができる。したがって、半導体基板の体格の増大を抑制することができる。 Thus, according to the present invention, the reflective layer for reflecting the laser is provided in multiple layers. Therefore, the laser irradiated to the resistor is configured to be reflected by the plurality of reflective layers before reaching the semiconductor substrate. As described above, the semiconductor device according to the present invention is a semiconductor device in which the incidence of laser on the semiconductor substrate is suppressed as compared with the semiconductor device having one reflective layer. Accordingly, the occurrence of crystal defects in the semiconductor substrate due to the interference of incident light entering the semiconductor substrate is suppressed, so that active elements and passive elements can be formed under the multilayer structure in the semiconductor substrate. Therefore, an increase in the size of the semiconductor substrate can be suppressed.
また、本発明によれば、抵抗体に最も近い位置における反射層と絶縁層との2つの界面のうち、少なくとも一方が、台形形状となっている。したがって、該界面における台形形状の前記斜辺にて、レーザーを厚さ方向に対して斜めの方向に反射することができる。すなわち、抵抗体にて、光路長が異なる反射波を反射することができる。これにより、抵抗体にて、入射光と反射光とが必ず強めあう領域が形成されるので、半導体装置における各層の厚さに依らず、レーザートリミングを安定して行うことができる。以上のようにして、上記した半導体装置は、レーザートリミングが安定化され、半導体基板へのレーザーの入射が抑制された半導体装置となっている。 According to the present invention, at least one of the two interfaces between the reflective layer and the insulating layer at the position closest to the resistor has a trapezoidal shape . Therefore, the laser can be reflected in a direction oblique to the thickness direction at the oblique side of the trapezoidal shape at the interface. That is, reflected waves having different optical path lengths can be reflected by the resistor. As a result, a region where incident light and reflected light always intensify is formed in the resistor, so that laser trimming can be performed stably regardless of the thickness of each layer in the semiconductor device. As described above, the semiconductor device described above is a semiconductor device in which laser trimming is stabilized and laser incidence on the semiconductor substrate is suppressed.
本発明に係る半導体装置の具体的な構成としては、反射層として、半導体基板から抵抗体の方向に順次積層された第1反射層と、第2反射層と、を有し、絶縁層として、第1反射層と第2反射層との間に積層された第1絶縁層と、第2反射層と抵抗体との間に積層された第2絶縁層と、を有している。そして、第1絶縁層における第2反射層との積層面が、抵抗体の電極間を結ぶ断面において、台形形状に形成され、第2反射層は、第1絶縁層における第2反射層との積層面の形状に合わせて積層され、第1絶縁層と第2反射層との積層面、及び第2反射層と第2絶縁層との積層面が、界面として、台形形状を有してなる構成としている。 As a specific configuration of a semiconductor device according to the present invention, as reflection layer includes a first reflective layer which are sequentially laminated from the semiconductor substrate in the direction of the resistor, and a second reflective layer, and the insulating layer has a first insulating layer laminated between the first reflective layer and the second reflective layer, a second insulating layer laminated between the second reflective layer and the resistor body. Then, the laminated surface of the second reflection layer in the first insulating layer in a cross section connecting the resistor electrode is formed in a trapezoidal shape, the second reflective layer, the second reflective layer in the first insulating layer It is laminated according to the shape of the laminated surface, and the laminated surface of the first insulating layer and the second reflective layer and the laminated surface of the second reflective layer and the second insulating layer have a trapezoidal shape as an interface. It is as a constituent.
以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る半導体装置の概略構成を示す断面図である。図2は、第1実施形態に係る半導体装置の製造方法を説明するための断面図であり、(a)は第1積層工程と第2積層工程を示し、(b)は形成工程を示し、(c)は第3積層工程を示し、(d)は第4積層工程を示し、(e)は第5積層工程を示している。なお、以下においては、半導体基板の厚さ方向を、単に厚さ方向と示す。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view illustrating a schematic configuration of the semiconductor device according to the first embodiment. 2A and 2B are cross-sectional views for explaining the method for manufacturing a semiconductor device according to the first embodiment, wherein FIG. 2A shows a first stacking process and a second stacking process, FIG. 2B shows a forming process, (C) shows a 3rd lamination process, (d) shows a 4th lamination process, (e) has shown the 5th lamination process. In the following, the thickness direction of the semiconductor substrate is simply referred to as the thickness direction.
図1に示すように、半導体装置100は、半導体基板10と、該半導体基板10の表面10aに積層された多層構造体30と、該多層構造体30の表面30aに積層された抵抗体50及び電極51,52と、抵抗体50及び電極51,52を被覆・保護する保護膜70と、を有している。
As shown in FIG. 1, the
半導体基板10は、図示しない能動素子や受動素子(以下、単に素子と示す)が形成される領域である。本実施形態に係る半導体基板10は単結晶シリコンからなり、表面10aに酸化シリコンからなる絶縁膜(図示略)が形成されている。
The
多層構造体30は、複数の反射層31と、複数の絶縁層32と、を有している。本実施形態に係る多層構造体30は、反射層31として2つの反射層33,34と、絶縁層32として2つの絶縁層35,36と、を有しており、2つの反射層33,34は、窒化シリコンからなり、2つの絶縁層35,36は、酸化シリコンからなる。多層構造体30は、図1に示すように、半導体基板10から抵抗体50の方向に、第1反射層33、第1絶縁層35、第2反射層34、及び第2絶縁層36の順に積層されてなり、第2絶縁層36と第2反射層34との第1界面40、第2反射層34と第1絶縁層35との第2界面41、及び第1絶縁層35と第1反射層33との第3界面42にて、多層構造体30に入射したレーザーを反射するようになっている。図1に示すように、第1界面40及び第2界面41は、厚さ方向に対して略垂直な方向に沿う上辺及び下辺と、該上辺と該下辺とを結び、且つ厚さ方向に対して斜めとされた斜辺と、を有する凹形状が複数連なってなる凹凸形状(以下、このような凹凸形状を、便宜上、台形形状と示す)となっている。これにより、第2反射層34の表面34a(第1界面40)の一部に、厚さ方向に対して斜めとなる斜辺34bが形成され、第1絶縁層35の表面35a(第2界面41)の一部に、厚さ方向に対して斜めとなる斜辺35bが形成されている。多層構造体30に入射したレーザーは、これら斜辺34b,35bにて、厚さ方向に対して斜めの方向に反射される。
The
抵抗体50は、アルミニウムなどの導電材料にて形成された電極51と電極52とを所望の抵抗値にて電気的に接続するものである。本実施形態に係る抵抗体50は、多層構造体30の表面30aに、スパッタリングによってCrSiを堆積し、堆積されたCrSiを所定パターンに形成することで形成される。抵抗体50の抵抗値は、レーザー照射にてその一部を溶断することで、所望の値に調整される。
The
保護膜70は、抵抗体50及び電極51,52を被覆・保護するものである。本実施形態に係る保護膜70は、酸化シリコンと窒化シリコンとが厚さ方向に積層されてなる。
The
次に、半導体装置100の製造方法を説明する。先ず、単結晶シリコンからなる半導体基板10を用意する。そして、半導体基板10の表面10aに、熱酸化法によって酸化シリコンよりなる絶縁膜(図示略)を形成し、該酸化シリコンに、CVD法によって、窒化シリコンよりなる第1反射層33を積層する。以上が、第1積層工程である。第1積層工程終了後、第1反射層33の表面33a(第3界面42)に、CVD法によって酸化シリコンよりなる第1絶縁層35を積層する。以上が、第2積層工程である。以上の工程を経ることで、図2(a)に示すように、半導体基板10に第1反射層33と第1絶縁層35を積層する。
Next, a method for manufacturing the
第2積層工程終了後、図2(b)に示すように、異方性エッチングによって、第1絶縁層35における表面35a(第2界面41)を、台形形状に形成する。これにより、表面35a(第2界面41)に、厚さ方向にたいして斜めとなる斜辺35bを形成する。以上が、形成工程である。なお、斜辺35bに沿う長さは、後述する調整工程にて、抵抗体50に照射するレーザーの波長よりも長く形成されており、これによって、レーザーを反射する構成となっている。
After the second stacking step, as shown in FIG. 2B, the
形成工程終了後、図2(c)に示すように、CVD法によって、表面35a(第2界面41)に、表面35a(第2界面41)の形状に合わせて窒化シリコンよりなる第2反射層34を積層する。すなわち、第2反射層34を、表面35aに均一に形成する。これにより、表面34a(第1界面40)に、厚さ方向にたいして斜めとなる斜辺34bを形成する。以上が、第3積層工程である。なお、斜辺34bに沿う長さは、上記した斜辺35bに沿う長さと同程度になっている。
After the formation step, as shown in FIG. 2C, the second reflective layer made of silicon nitride is formed on the
第3積層工程終了後、第2反射層34における表面34a(第1界面40)の凹部に、溶融した酸化シリコンを注入し、冷却固化することで、該凹部を埋める。該酸化シリコンが固化したら、その表面をCMP法によって平らにする。そして、図2(d)に示すように、平らになった酸化シリコンの表面に、CVD法によって酸化シリコンを積層し、これによって第2絶縁層36を形成する。以上が、第4積層工程である。
After completion of the third stacking step, molten silicon oxide is injected into the concave portion of the
第4積層工程終了後、図2(e)に示すように、スパッタリングによって、第2絶縁層36の表面36a(多層構造体30の表面30a)に、抵抗体50と電極51,51を形成する。そして、CVD法によって、抵抗体50及び電極51,52を被覆するように、表面36a(30a)に、酸化シリコンと窒化シリコンとが厚さ方向に積層されてなる保護膜70を形成する。以上が、第5積層工程である。
After the fourth lamination step, as shown in FIG. 2E, the
第5積層工程終了後、抵抗体50に集光するように、厚さ方向に沿ってレーザーを照射することで、抵抗体50の一部を溶断し、抵抗体50の抵抗値を所望の値に調整する。以上が、調整工程である。以上の工程を経ることで、半導体装置100が形成される。
After the fifth stacking step, a part of the
次に、本実施形態に係る半導体装置100の特徴点と、その作用効果を説明する。上記したように、第1絶縁層35の表面35a(第2界面41)が台形形状に形成され、表面35a(第2界面41)の一部に、厚さ方向にたいして斜めとなる斜辺35bが形成されている。そして、表面35a(第2界面41)に均一に第2反射層34が積層され、表面34a(第1界面40)に、厚さ方向に対して斜めとなる斜辺34bが形成されている。このように、第1界面40及び第2界面41の一部が、厚さ方向に対して斜めに形成されている。したがって、調整工程において、図1の白抜き矢印で示すように、保護膜70を介して抵抗体50にレーザーを照射した場合、保護膜70、抵抗体50、及び第2絶縁層36を透過して第1界面40に入射したレーザーは、第1界面40の斜辺34bにて厚さ方向に対して斜めの方向に反射され、保護膜70、抵抗体50、第2絶縁層36、及び第2反射層34を透過して第2界面41に入射したレーザーは、第2界面41の斜辺35bにて厚さ方向に対して斜めの方向に反射される。抵抗体50に反射される反射波の光路長は、反射波が反射される角度によって変化するので、抵抗体50に、様々な光路長を有する反射波が反射されることとなる。したがって、抵抗体50に入射した入射光と、第1界面40及び第2界面41によって反射された反射光とによる干渉光が、抵抗体50にて必ず強めあう領域を形成することができる。これにより、半導体装置100を構成する各層の厚さに依らず、抵抗体50を安定してレーザートリミングすることができる。
Next, feature points of the
また、上記したように、本実施形態に係る多層構造体30は、第1絶縁層35と第1反射層33とを有しており、これらの境界にて、レーザーを反射する第3界面42が形成されている。したがって、調整工程において、第1界面40及び第2界面41を透過して、半導体基板10に入射しようとするレーザーを、第3界面42にて反射することができる。
In addition, as described above, the
このように、本実施形態に係る多層構造体30は、2つの反射層33,34と2つの絶縁層35,36とを備え、これによりレーザーを反射する3つの界面40〜42を有している。したがって、1つの反射層と2つの絶縁層とを備え、これによりレーザーを反射する2つの界面を有する半導体装置に比べて、半導体基板10へのレーザーの入射が抑制された構成となっている。これにより、半導体基板10に入射したレーザーによって、半導体基板10に結晶欠陥が生じることが抑制され、半導体基板10に形成された素子にリーク電流などの不具合が生じることが抑制される。したがって、半導体基板10における抵抗体50下に素子を形成することができるので、半導体装置100の体格の増大を抑制することができる。
As described above, the
以上のようにして、本実施形態に係る半導体装置100は、レーザートリミングが安定化され、半導体基板へのレーザーの入射が抑制された半導体装置となっている。
As described above, the
(第2実施形態)
次に、本発明の第2実施形態を、図3及び図4に基づいて説明する。図3は、第2実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図1に対応している。図4は、第2実施形態に係る半導体装置の製造方法を説明するための断面図であり、(a)は第3積層工程を示し、(b)は形成工程を示している。図4は、第1実施形態に示した図2に対応している。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a sectional view showing a schematic configuration of the semiconductor device according to the second embodiment, and corresponds to FIG. 1 shown in the first embodiment. 4A and 4B are cross-sectional views for explaining the semiconductor device manufacturing method according to the second embodiment, wherein FIG. 4A shows a third stacking step and FIG. 4B shows a forming step. FIG. 4 corresponds to FIG. 2 shown in the first embodiment.
第2実施形態に係る半導体装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
Since the
第1実施形態では、第1絶縁層35における表面35a(第2界面41)が、異方性エッチングによって台形形状に形成され、第2反射層34が表面35a(第2界面41)に均等に形成され、これにより第1界面40及び第2界面41の一部が、厚さ方向に対して斜めとされた斜辺35b,34bを有する例を示した。これに対し、本実施形態においては、第2反射層34における表面34a(第1界面40)が、異方性エッチングによって台形形状に形成され、第1界面40の一部が厚さ方向に対して斜めとなっている点を特徴とする。
In the first embodiment, the
図3に示すように、本実施形態に係る多層構造体30は、第1実施形態に係る多層構造体30と同様に、半導体基板10から抵抗体50の方向に、第1反射層33、第1絶縁層35、第2反射層34、及び第2絶縁層36の順に積層されてなり、第2絶縁層36と第2反射層34との第1界面40、第2反射層34と第1絶縁層35との第2界面41、及び第1絶縁層35と第1反射層33との第3界面42にて、多層構造体30に入射したレーザーを反射するようになっている。そして、第2反射層34の表面34a(第1界面40)が台形形状とされ、これにより、表面34a(第1界面40)の一部が厚さ方向にたいして斜めとなる斜辺34bとなっている。多層構造体30に入射したレーザーは、斜辺34bにて、厚さ方向に対して斜めの方向に反射される。
As shown in FIG. 3, the
次に、半導体装置100の製造方法を説明する。なお、第1、第2、第4、第5積層工程及び調整工程は、第1実施形態と同様なのでその記載を省略し、第3積層工程と形成工程のみを説明する。
Next, a method for manufacturing the
第2積層工程終了後、図4(a)に示すように、CVD法によって、第1絶縁層35の表面35a(第2界面41)に、窒化シリコンよりなる第2反射層34を積層する。以上が、第3積層工程である。
After the second stacking step, as shown in FIG. 4A, the second
第3積層工程終了後、図4(b)に示すように、異方性エッチングによって、第2反射層34の表面34a(第1界面40)を台形形状に形成する。これにより、表面34a(第1界面40)の一部に、厚さ方向に対して斜めとなる斜辺34bを形成する。以上が、形成工程である。なお、斜辺34bに沿う長さは、調整工程にて、抵抗体50に照射するレーザーの波長よりも長く形成されており、これによって、レーザーを反射する構成となっている。
After the third lamination step, as shown in FIG. 4B, the
次に、本実施形態に係る半導体装置100の特徴点と、その作用効果を説明する。上記したように、第2反射層34の表面34a(第1界面40)が台形形状に形成され、表面34a(第1界面40)の一部に、厚さ方向に対して斜めとなる斜辺34bが形成されている。したがって、調整工程において、保護膜70を介して抵抗体50にレーザーを照射した場合、保護膜70、抵抗体50、及び第2絶縁層36を透過して第1界面40に入射したレーザーは、第1界面40の斜辺34bにて厚さ方向に対して斜めの方向に反射される。抵抗体50に反射される反射波の光路長は、反射波が反射される角度によって変化するので、抵抗体50に、様々な光路長を有する反射波が反射されることとなる。したがって、抵抗体50に入射した入射光と、第1界面40によって反射された反射光とによる干渉光が、抵抗体50にて必ず強めあう領域を形成することができる。これにより、半導体装置100を構成する各層の厚さに依らず、抵抗体50を安定してレーザートリミングすることができる。
Next, feature points of the
また、上記したように、本実施形態に係る多層構造体30は、第1実施形態と同様に、2つの反射層33,34と2つの絶縁層35,36とを備え、これによりレーザーを反射する3つの界面40〜42を有している。したがって、1つの反射層と2つの絶縁層とを備え、これによりレーザーを反射する2つの界面を有する半導体装置に比べて、半導体基板10へのレーザーの入射が抑制された半導体装置100となっている。これにより、半導体基板10に入射したレーザーによって、半導体基板10に結晶欠陥が生じることが抑制され、半導体基板10に形成された素子にリーク電流などの不具合が生じることが抑制される。したがって、第1実施形態で示した半導体装置100と同様に、半導体基板10における抵抗体50下に素子を形成することができるので、半導体装置100の体格の増大を抑制することができる。
Further, as described above, the
以上のようにして、本実施形態に係る半導体装置100は、第1実施形態で示した半導体装置100と同様に、レーザートリミングが安定化され、半導体基板へのレーザーの入射が抑制された半導体装置となっている。
As described above, in the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
本実施形態では、2つの反射層33,34が、窒化シリコンによって形成される例を示した。しかしながら、反射層33,34の形成材料としては、上記例に限定されなく、レーザーを反射することができる材料であれば適宜採用することができる。例えば、アルミニウムによって反射層33,34を形成しても良い。この場合、第1積層工程において、スパッタリングによって、半導体基板10の表面10aに、アルミニウムよりなる第1反射層33を形成する。そして、第3積層工程においても同様に、スパッタリングによって、第1絶縁層35の表面35a(第2界面41)に、アルミニウムよりなる第2反射層34を形成する。
In the present embodiment, an example in which the two
本実施形態では、第1界面40及び第2界面41の少なくとも一方が、台形形状とされた例を示した。しかしながら、第1界面40及び第2界面41の少なくとも一方が、厚さ方向に対して斜め形状を有する形状となっていれば良く、上記例に限定されない。
In the present embodiment, an example in which at least one of the
10・・・半導体基板
30・・・多層構造体
31・・・反射層
32・・・絶縁層
40〜42・・・第1〜第3界面
50・・・抵抗体
51,52・・・電極
70・・・保護膜
100・・・半導体装置
DESCRIPTION OF
Claims (1)
該半導体基板に積層され、前記半導体基板の厚さ方向に複数の層が積層されてなる多層構造体と、
該多層構造体に積層された抵抗体と、を有し、
該抵抗体の一部がレーザー照射にて溶断され、該抵抗体の抵抗値が調整された半導体装置であって、
前記多層構造体は、前記レーザーを反射する複数の反射層と、複数の前記反射層間、及び前記反射層と前記抵抗体との間それぞれに配置された複数の絶縁層と、を有し、
前記抵抗体に最も近い位置における前記反射層と前記絶縁層との2つの界面のうち、少なくとも一方が、
前記抵抗体の電極間を結ぶ断面において、厚さ方向に対して略垂直な方向に沿う上辺及び下辺と、該上辺と該下辺とを結び、且つ厚さ方向に対して斜めとされた斜辺と、を有する凹形状が複数連なってなる凹凸形状(以下、台形形状と示す)を有してなる半導体装置であって、
前記反射層として、前記半導体基板から前記抵抗体の方向に順次積層された第1反射層と、第2反射層と、を有し、
前記絶縁層として、前記第1反射層と前記第2反射層との間に積層された第1絶縁層と、前記第2反射層と前記抵抗体との間に積層された第2絶縁層と、を有し、
前記第1絶縁層における前記第2反射層との積層面が、前記抵抗体の電極間を結ぶ断面において、前記台形形状に形成され、
前記第2反射層は、前記第1絶縁層における前記第2反射層との積層面の形状に合わせて積層され、前記第1絶縁層と前記第2反射層との積層面、及び前記第2反射層と前記第2絶縁層との積層面が、前記界面として、前記台形形状を有してなることを特徴とする半導体装置。 A semiconductor substrate;
A multilayer structure in which a plurality of layers are laminated in the thickness direction of the semiconductor substrate,
A resistor laminated on the multilayer structure,
A semiconductor device in which a part of the resistor is melted by laser irradiation and the resistance value of the resistor is adjusted,
The multilayer structure includes a plurality of reflective layers that reflect the laser, a plurality of the reflective layers, and a plurality of insulating layers disposed between the reflective layer and the resistor,
At least one of the two interfaces between the reflective layer and the insulating layer at a position closest to the resistor is
In a cross section connecting the electrodes of the resistor, an upper side and a lower side along a direction substantially perpendicular to the thickness direction, an oblique side connecting the upper side and the lower side and being inclined with respect to the thickness direction, , A semiconductor device having a concavo-convex shape (hereinafter referred to as a trapezoidal shape) in which a plurality of concave shapes are connected ,
As the reflective layer, a first reflective layer and a second reflective layer, which are sequentially stacked from the semiconductor substrate in the direction of the resistor,
As the insulating layer, a first insulating layer stacked between the first reflective layer and the second reflective layer, a second insulating layer stacked between the second reflective layer and the resistor, Have
The laminated surface of the first insulating layer and the second reflective layer is formed in the trapezoidal shape in a cross section connecting the electrodes of the resistor,
The second reflective layer is laminated in accordance with the shape of the laminated surface of the first insulating layer with the second reflective layer, the laminated surface of the first insulating layer and the second reflective layer, and the second A semiconductor device , wherein a laminated surface of a reflective layer and the second insulating layer has the trapezoidal shape as the interface .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267811A JP5347422B2 (en) | 2008-10-16 | 2008-10-16 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267811A JP5347422B2 (en) | 2008-10-16 | 2008-10-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098138A JP2010098138A (en) | 2010-04-30 |
JP5347422B2 true JP5347422B2 (en) | 2013-11-20 |
Family
ID=42259615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267811A Expired - Fee Related JP5347422B2 (en) | 2008-10-16 | 2008-10-16 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347422B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3206435B2 (en) * | 1996-07-02 | 2001-09-10 | 株式会社デンソー | Semiconductor device and method of manufacturing the same |
JP3966135B2 (en) * | 2002-09-19 | 2007-08-29 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
JP4415802B2 (en) * | 2004-09-08 | 2010-02-17 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
-
2008
- 2008-10-16 JP JP2008267811A patent/JP5347422B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010098138A (en) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10325941B2 (en) | Flexible substrate and fabrication method thereof, and display panel | |
JP4297677B2 (en) | Manufacturing method of semiconductor device | |
JP6674677B2 (en) | Chip component and method of manufacturing the same | |
JP2009099838A (en) | Semiconductor device and manufacturing method thereof | |
JP6697858B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6920609B2 (en) | Light source device | |
JP5347422B2 (en) | Semiconductor device | |
JP6970336B2 (en) | Light source device | |
JP2015200785A5 (en) | ||
JP4897210B2 (en) | Semiconductor device structure and manufacturing method thereof | |
TWI549243B (en) | Semiconductor structure and manufacturing method thereof | |
JP5726260B2 (en) | Magnetic sensor and manufacturing method thereof | |
JP4670578B2 (en) | Method for forming inclined surface, wiring structure and method for forming the same, covering layer of step structure, and semiconductor device | |
JP5600269B2 (en) | Fuse structure of semiconductor device and manufacturing method thereof | |
JPH1022452A (en) | Semiconductor device and manufacture thereof | |
JP2021068836A (en) | Semiconductor device and manufacturing method thereof | |
JP6595266B2 (en) | Optical element and optical element manufacturing method | |
JP2005012078A (en) | Semiconductor device and method for manufacturing the same | |
JP4400087B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7270386B2 (en) | Chip-shaped metal resistor and its manufacturing method | |
JP7016684B2 (en) | Semiconductor device, position detection method for semiconductor device, and manufacturing method for semiconductor device | |
JP7116881B2 (en) | Method for manufacturing package and method for manufacturing light-emitting device | |
JP2007298659A (en) | Neutral density filter | |
JP2009259895A (en) | Semiconductor device having thin-film resistor | |
JP2020024424A (en) | Optical element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5347422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |