JP2009259895A - Semiconductor device having thin-film resistor - Google Patents
Semiconductor device having thin-film resistor Download PDFInfo
- Publication number
- JP2009259895A JP2009259895A JP2008104605A JP2008104605A JP2009259895A JP 2009259895 A JP2009259895 A JP 2009259895A JP 2008104605 A JP2008104605 A JP 2008104605A JP 2008104605 A JP2008104605 A JP 2008104605A JP 2009259895 A JP2009259895 A JP 2009259895A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film resistor
- metal film
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、薄膜抵抗をレーザトリミングして所望の抵抗値に設定することができる薄膜抵抗を有する半導体装置に関するものである。 The present invention relates to a semiconductor device having a thin film resistor that can be set to a desired resistance value by laser trimming the thin film resistor.
従来、特許文献1において、薄膜抵抗をレーザトリミングして所望の抵抗値に設定するものが開示されている。この特許文献1では、薄膜抵抗の下に酸化膜を介して反射防止膜を配置し、入射したレーザを反射防止膜で反射させることにより反射防止膜よりも下方の多層膜でレーザが反射されないようにし、多層膜でレーザが反射した場合に生じる影響を抑制している。
しかしながら、上記特許文献1で示されるような反射防止膜は一般的に膜厚が薄く、レーザが透過してしまうため、反射防止膜よりも下方の多層膜でレーザが反射した場合に生じる影響を十分に抑制することができない。また、反射防止膜にレーザが吸収されるため、反射防止膜が高温になって溶融し、反射防止膜の下方の膜にレーザが直接照射されるようになって、結局多層膜でレーザが反射した場合に生じる影響を十分に抑制することができなくなる。
However, since the antireflection film as shown in the above-mentioned
本発明は上記点に鑑みて、レーザトリミングを行う際に、多層膜でレーザが反射した場合に生じる影響を十分に抑制できる薄膜抵抗を有する半導体装置を提供することを目的とする。 In view of the above-described points, an object of the present invention is to provide a semiconductor device having a thin film resistor that can sufficiently suppress an influence caused when a laser is reflected by a multilayer film when performing laser trimming.
上記目的を達成するため、請求項1に記載の発明では、素子が形成された半導体基板(4)と、半導体基板(4)上に形成された層間絶縁膜(5)と、層間絶縁膜(5)上に形成された金属膜(6)と、金属膜(6)上に形成された薄膜抵抗(9)と、を備え、金属膜(6)は、半導体基板(4)を上方から見たときに、薄膜抵抗(9)と対応する場所に形成されており、該半導体基板(4)の上方から薄膜抵抗(9)をレーザトリミングする際に、レーザを全反射することを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, a semiconductor substrate (4) on which elements are formed, an interlayer insulating film (5) formed on the semiconductor substrate (4), an interlayer insulating film ( 5) A metal film (6) formed on the metal film (6) and a thin film resistor (9) formed on the metal film (6). The metal film (6) is viewed from above the semiconductor substrate (4). When the thin film resistor (9) is laser trimmed from above the semiconductor substrate (4), the laser is totally reflected. .
このような構造の半導体装置では、薄膜抵抗(9)をトリミングする際に、基板上方からレーザを照射すると、薄膜抵抗(9)を貫通した後、薄膜抵抗(9)よりも下方に透過する。このとき、薄膜抵抗(9)の下方に金属膜(6)が配置されているため、金属膜(6)にて透過してきたレーザが全反射されるようにできる。このため、金属膜(6)よりも下方にレーザが透過されないようにでき、レーザトリミングを行う際に、金属膜(6)よりも下方の多層膜でレーザが反射した場合に生じる影響を十分に抑制することが可能となる。 In the semiconductor device having such a structure, when the thin film resistor (9) is trimmed, when the laser is irradiated from above the substrate, the laser penetrates the thin film resistor (9) and then passes below the thin film resistor (9). At this time, since the metal film (6) is disposed below the thin film resistor (9), the laser transmitted through the metal film (6) can be totally reflected. For this reason, it is possible to prevent the laser from being transmitted below the metal film (6), and at the time of laser trimming, the influence caused when the laser is reflected by the multilayer film below the metal film (6) is sufficiently affected. It becomes possible to suppress.
このような構造では、例えば、請求項2に記載したように、金属膜(6)と薄膜抵抗(9)の間に絶縁膜(7)が備えられるようにしても良いし、請求項3に記載したように、金属膜(6)の表面に薄膜抵抗(9)が形成されるような構造とすることもできる。
In such a structure, for example, as described in
請求項4に記載の発明では、層間絶縁膜(5)にはコンタクトホール(5a)が形成されており、金属膜(6)と半導体基板(4)とはコンタクトホール(5a)を通じて熱的に接続されていることを特徴としている。
In the invention according to
このように、金属膜(6)を半導体基板(4)と接続すると、レーザトリミング時に金属膜(6)が高温化しても、その熱を半導体基板(4)側に逃がすことが可能となる。これにより、レーザトリミング時に金属膜(6)が高温化することによって溶融してしまうことを更に防止することが可能となる。 As described above, when the metal film (6) is connected to the semiconductor substrate (4), even if the metal film (6) is heated at the time of laser trimming, the heat can be released to the semiconductor substrate (4) side. As a result, it is possible to further prevent the metal film (6) from being melted due to a high temperature during laser trimming.
請求項5に記載の発明では、金属膜(6)および薄膜抵抗(9)は複数層形成されており、最も下層側から順に面積が小さくされ、半導体基板(4)の上方から見て各層の金属膜(6)および薄膜抵抗(9)がそれよりも上層の金属膜(6)および薄膜抵抗(9)から部分的に露出した構造とされていることを特徴としている。
In the invention according to
このように、金属膜(6)および薄膜抵抗(9)を複数層とすることもできる。このような構造にすると、上の層から順番に薄膜抵抗(9)をレーザトリミングしていくときに、最も下層のもの以外は狙った層の下層に必ず金属膜(6)および薄膜抵抗(9)が配置された状態になっているため、それより下方にレーザが透過してしまわないようにできる。これにより、薄膜抵抗(9)と共に金属膜(6)を溶融させたとしても、上記効果を得ることが可能となる。 In this way, the metal film (6) and the thin film resistor (9) can be formed into a plurality of layers. With such a structure, when the thin film resistor (9) is laser-trimmed in order from the upper layer, the metal film (6) and the thin film resistor (9 ) Is arranged, so that the laser beam can not be transmitted below it. Thereby, even if the metal film (6) is melted together with the thin film resistor (9), the above effect can be obtained.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかるトリミング用の薄膜抵抗を有する半導体装置の断面図である。以下、この図を参照して、本実施形態にかかる半導体装置について説明する。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view of a semiconductor device having a thin film resistor for trimming according to the present embodiment. Hereinafter, the semiconductor device according to the present embodiment will be described with reference to FIG.
図1に示すように、本実施形態の半導体装置は、例えば活性層1と支持基板2とが埋込酸化膜3を介して接合されたSOI(Silicon on insulator)基板4を用いて形成されている。
As shown in FIG. 1, the semiconductor device of this embodiment is formed using, for example, an SOI (Silicon on insulator)
活性層1は、半導体装置の表面側に配置され、シリコン基板を所定膜厚に研削することにより構成されている。このSOI層1は、図示しないが、複数のトレンチ分離部により素子分離されており、素子分離された各素子形成領域に所望の素子が作り込まれている。
The
活性層1の表面には、シリコン酸化膜等の層間絶縁膜5が形成され、この層間絶縁膜5の表面に反射防止膜としての金属膜6が形成されている。金属膜6は、少なくとも後述する薄膜抵抗が備えられる領域の下方において、薄膜抵抗と対応する部分全域に形成されており、例えばAl(アルミニウム)やTi(チタン)、W(タングステン)、Cu(銅)などにより形成されている。この金属膜6により、レーザトリミング時のレーザが下方の多層膜に入射して反射されないように、レーザを全反射できるようにしている。金属膜6の膜厚は材質によって様々であるが、例えばAlやCuの場合には、0.5μm程度、TiやWは0.1〜0.2μm程度とすれば良い。なお、金属膜6に関しては、例えば多層配線構造における1層目の配線(以下、1st配線という)を形成する際の配線材料のパターニング時に、反射防止膜形成領域にその配線材料を残すことにより同時に形成することができる。
An
また、金属膜6の表面には、シリコン窒化膜などで構成されたパッシベーション膜7が形成され、さらにその上にTEOSなどのシリコン酸化膜で構成された絶縁膜8が形成されている。そして、この絶縁膜8を下地として、絶縁膜8の表面にCrSiなどで構成された薄膜抵抗9が形成されている。薄膜抵抗9は、例えば上面形状が長方形となるようにパターニングされており、長方形の長手方向両端が図示しない配線、例えば多層配線構造における2層目の配線(以下、2nd配線という)と電気的に接続された構成とされている。この薄膜抵抗9に対して基板上方からレーザを照射することにより、薄膜抵抗9を部分的に切断し、薄膜抵抗9の抵抗値を所望の値にトリミングできるようになっている。
A
さらに、薄膜抵抗9上に、TEOSなどのシリコン酸化膜で構成された絶縁膜10およびシリコンン窒化膜などで構成されたパッシベーション膜11が形成されている。このような構造により、本実施形態にかかる半導体装置が構成されている。
Furthermore, an
このように構成された半導体装置では、薄膜抵抗9をトリミングする際に、図中矢印で示したように基板上方からレーザを照射すると、薄膜抵抗9を貫通した後、薄膜抵抗9よりも下方に透過していく。このとき、薄膜抵抗9の下方に金属膜6が配置されているため、金属膜6にて透過してきたレーザが全反射される。このため、金属膜6よりも下方にレーザが透過されないようにでき、レーザトリミングを行う際に、金属膜6よりも下方の多層膜でレーザが反射した場合に生じる影響を十分に抑制することが可能となる。
In the semiconductor device configured as described above, when the
また、本実施形態では、2nd配線と同じ高さに形成される薄膜抵抗9に対して、その直下の配線層となる1st配線と共に金属膜6を形成するようにしている。このため、薄膜抵抗9と金属膜6との間に存在する膜によってレーザが反射した場合に生じる影響をより少なくすることが可能となる。
Further, in the present embodiment, the
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して金属膜6の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる点についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. The semiconductor device according to the present embodiment is obtained by changing the configuration of the
図2は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、本実施形態の半導体装置では、金属膜6の下地となる層間絶縁膜5に対してコンタクトホール5aを形成し、コンタクトホール5aを通じて金属膜6が活性層1と熱的に接続される構造としている。活性層1のうち金属膜6と熱的に接続される部位は、トレンチ分離構造20にて囲まれることで他の素子形成領域と電気的に分離されている。
FIG. 2 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, in the semiconductor device of this embodiment, a
このように、金属膜6を半導体基板4と接続すると、レーザトリミング時に金属膜6が高温化しても、その熱を半導体基板4側に逃がすことが可能となる。これにより、レーザトリミング時に金属膜6が高温化することによって溶融してしまうことを更に防止することが可能となる。
As described above, when the
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態の半導体装置は、第1実施形態に対して金属膜6および薄膜抵抗9の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる点についてのみ説明する。
(Third embodiment)
A third embodiment of the present invention will be described. The semiconductor device of the present embodiment is different from the first embodiment because the configuration of the
図3は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、本実施形態の半導体装置では、金属膜6を層間絶縁膜5とパッシベーション膜7の間ではなく、薄膜抵抗9の下地として配置し、金属膜6の表面に薄膜抵抗9が形成されるようにしている。このように、薄膜抵抗9の直下に金属膜6を形成するような構造とすることもできる。このような構造の場合、金属膜6が高温になったときに薄膜抵抗9の方が先に溶融するように、薄膜抵抗9の材質が金属膜6よりも融点の低い材料となるようにするのが望ましい。
FIG. 3 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, in the semiconductor device of this embodiment, the
なお、このような構造の場合、薄膜抵抗9および金属膜6が電気的に接続されることになるため、金属膜6および薄膜抵抗9がトリミング用の抵抗体を構成することになる。抵抗体の抵抗値は、薄膜抵抗9および金属膜6を長手方向に対して垂直な面で切断したときの断面積に比例するため、薄膜抵抗9を切断すればその断面積が減少し、抵抗体の抵抗値が低下する。このため、薄膜抵抗9のみを溶融させればトリミング自体は可能であるが、金属膜6も薄膜抵抗9と共に溶融させるようにすれば、より細かなトリミングを行うことが可能となる。この場合でも、金属膜6が溶融するまでレーザが金属膜6よりも下方に透過することを抑制できるため、第1実施形態で示した効果を得ることは可能である。
In the case of such a structure, since the
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態の半導体装置は、第3実施形態に対して金属膜6および薄膜抵抗9を複数層にしたものであり、その他に関しては第3実施形態と同様であるため、第1実施形態と異なる点についてのみ説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. The semiconductor device according to the present embodiment is different from the first embodiment because the
図4は、本実施形態にかかる半導体装置の断面図である。この図に示されるように、本実施形態の半導体装置では、金属膜6および薄膜抵抗9を複数層設けている。複数層の金属膜6および薄膜抵抗9は、下層から上層にいくに従って面積が小さくなるようにされ、各層の薄膜抵抗9(および金属膜6)をレーザトリミングできるように各層が互いにずれるように配置されている。このため、基板上方から見て各層の薄膜抵抗9および金属膜6がそれよりも上層の薄膜抵抗9および金属膜6によって完全に覆われてしまわないように部分的に露出した構造とされている。より詳しくは、最も下層側の金属膜6および薄膜抵抗9の内側に配置されるように、下から2層目の金属膜6および薄膜抵抗9が形成され、さらにその内側に配置されるように下から3層目の金属膜6および薄膜抵抗9が形成された構造とされている。
FIG. 4 is a cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, in the semiconductor device of this embodiment, a plurality of
本実施形態では、金属膜6および薄膜抵抗9は3層構造とされ、1層目の金属膜6および薄膜抵抗9の表面に絶縁膜10の1層目10aが配置されたのち、その1層目10aの表面に再度2層目の金属膜6および薄膜抵抗9が配置され、さらにその上に絶縁膜10の2層目10bが配置されたのち、再びその上に金属膜6および薄膜抵抗9が配置され、最後に絶縁膜10の3層目10cが配置された構造とされている。
In this embodiment, the
このように、金属膜6および薄膜抵抗9を複数層とすることもできる。このような構造にすると、上の層から順番に薄膜抵抗9をレーザトリミングしていくときに、最も下層のもの以外は狙った層の下層に必ず金属膜6および薄膜抵抗9が配置された状態になっているため、それより下方にレーザが透過してしまわないようにできる。これにより、薄膜抵抗9と共に金属膜6を溶融させたとしても、第1実施形態と同様の効果を得ることが可能となる。
As described above, the
(他の実施形態)
上記第1、第2実施形態では、金属膜6の表面にパッシベーション膜7や絶縁膜8を配置するようにしたが、絶縁膜8のみを配置するような構造であっても構わない。
(Other embodiments)
In the first and second embodiments, the
また、上記各実施形態では、薄膜抵抗9を2nd配線に接続していることについて説明したが、これらの接続形態としては、薄膜抵抗9を2nd配線よりも先に形成しておく形態、つまり薄膜抵抗9が2nd配線の下に配置されるような形態であっても良いし、2nd配線を薄膜抵抗9よりも先に形成しておく形態、つまり2nd配線が薄膜抵抗9の下に配置されるような形態であっても良い。
In each of the embodiments described above, the
さらに、上記第1、第2各実施形態では、薄膜抵抗9を2nd配線に接続するような場合について説明したが、多層配線構造のより上層の配線、例えば3層目の配線である3rd配線に接続するような場合に対しても本発明を適用することができる。その場合、金属膜6もその直下の配線、つまり2nd配線の配線材料を利用して形成するようにすると、薄膜抵抗9と金属膜6との間の膜によるレーザの反射の影響を最小限に抑えることができるため、好ましい。また、薄膜抵抗9を1st配線に接続するような構造とする場合には、第2実施形態のように活性層1と金属膜6を熱的に接続する構造を第3、第4実施形態と組み合わせることもできる。
Further, in each of the first and second embodiments, the case where the
なお、上記実施形態では、半導体基板としてSOI基板4を例に挙げて説明したが、SOI基板4ではない単層基板(例えばシリコン基板)などで有っても構わない。
In the above embodiment, the
1 活性層
2 支持基板
3 埋込酸化膜
4 SOI基板
5 層間絶縁膜
5a コンタクトホール
6 金属膜
7 パッシベーション膜
8 絶縁膜
9 薄膜抵抗
10 絶縁膜
11 パッシベーション膜
20 トレンチ分離構造
DESCRIPTION OF
Claims (5)
前記半導体基板(4)上に形成された層間絶縁膜(5)と、
前記層間絶縁膜(5)上に形成された金属膜(6)と、
前記金属膜(6)上に形成された薄膜抵抗(9)と、を備え、
前記金属膜(6)は、前記半導体基板(4)を上方から見たときに、前記薄膜抵抗(9)と対応する場所に形成されており、該半導体基板(4)の上方から前記薄膜抵抗(9)をレーザトリミングする際に、レーザを全反射することを特徴とする薄膜抵抗を有する半導体装置。 A semiconductor substrate (4) on which an element is formed;
An interlayer insulating film (5) formed on the semiconductor substrate (4);
A metal film (6) formed on the interlayer insulating film (5);
A thin film resistor (9) formed on the metal film (6),
The metal film (6) is formed at a location corresponding to the thin film resistor (9) when the semiconductor substrate (4) is viewed from above, and the thin film resistor is formed from above the semiconductor substrate (4). (9) A semiconductor device having a thin film resistor, wherein the laser is totally reflected when laser trimming is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104605A JP2009259895A (en) | 2008-04-14 | 2008-04-14 | Semiconductor device having thin-film resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008104605A JP2009259895A (en) | 2008-04-14 | 2008-04-14 | Semiconductor device having thin-film resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009259895A true JP2009259895A (en) | 2009-11-05 |
Family
ID=41386982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008104605A Withdrawn JP2009259895A (en) | 2008-04-14 | 2008-04-14 | Semiconductor device having thin-film resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009259895A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101261743B1 (en) * | 2011-10-14 | 2013-05-07 | 주식회사 동부하이텍 | Semiconductor device and manufacturing method of the same |
-
2008
- 2008-04-14 JP JP2008104605A patent/JP2009259895A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101261743B1 (en) * | 2011-10-14 | 2013-05-07 | 주식회사 동부하이텍 | Semiconductor device and manufacturing method of the same |
US8796104B2 (en) | 2011-10-14 | 2014-08-05 | Dongbu Hitek Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6075114B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US8304852B2 (en) | Semiconductor device | |
JP3881660B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001250867A (en) | Semiconductor device and method of manufacturing the same | |
JP2007073625A (en) | Semiconductor device and method of manufacturing same | |
JP2011124370A (en) | Semiconductor device and method of manufacturing the same | |
JP4083441B2 (en) | Semiconductor device provided with fuse and fuse cutting method | |
JP2009259895A (en) | Semiconductor device having thin-film resistor | |
KR970063036A (en) | Thermal head and its manufacturing method | |
US9006861B2 (en) | Integrated circuit device | |
JP6956496B2 (en) | Semiconductor device | |
JP5632766B2 (en) | Semiconductor device | |
TWI695476B (en) | Semiconductor device and method of cutting a fuse | |
US8354731B2 (en) | Semiconductor device | |
JP5293011B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH08213465A (en) | Semiconductor device | |
JP4449913B2 (en) | Method for trimming semiconductor device | |
JP2009009973A (en) | Semiconductor device | |
JP5347422B2 (en) | Semiconductor device | |
JP5666411B2 (en) | Semiconductor device | |
JP2008153473A (en) | Semiconductor device | |
JP2012069891A (en) | Manufacturing method of semiconductor device | |
JP5493684B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010219186A (en) | Non-cooling type infrared image sensor | |
JP2008198939A (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |