JP3206435B2 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP3206435B2
JP3206435B2 JP17236696A JP17236696A JP3206435B2 JP 3206435 B2 JP3206435 B2 JP 3206435B2 JP 17236696 A JP17236696 A JP 17236696A JP 17236696 A JP17236696 A JP 17236696A JP 3206435 B2 JP3206435 B2 JP 3206435B2
Authority
JP
Japan
Prior art keywords
oblique
thin film
semiconductor substrate
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17236696A
Other languages
Japanese (ja)
Other versions
JPH1022452A (en
Inventor
昭二 三浦
白木  聡
哲章 神谷
眞喜男 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP17236696A priority Critical patent/JP3206435B2/en
Priority to DE1997125850 priority patent/DE19725850B4/en
Publication of JPH1022452A publication Critical patent/JPH1022452A/en
Priority to US09/315,132 priority patent/US6242792B1/en
Application granted granted Critical
Publication of JP3206435B2 publication Critical patent/JP3206435B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する分野】本発明はレーザーにてトリミング
を行う薄膜抵抗を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a thin film resistor which is trimmed by a laser.

【0002】[0002]

【従来の技術】従来、半導体基板上に絶縁膜等を介して
CrSi等の抵抗材料を堆積し、所定パターンにパター
ニングした後、レーザーを照射してその一部を溶断する
ことで抵抗値を所望の値にするレーザートリミング方法
が知られている。
2. Description of the Related Art Conventionally, a resistive material such as CrSi is deposited on a semiconductor substrate via an insulating film or the like, patterned into a predetermined pattern, and then irradiated with a laser to blow a part thereof to obtain a desired resistance value. Is known.

【0003】[0003]

【発明が解決しようとする課題】このレーザートリミン
グにおいては、薄膜抵抗に照射したレーザーが薄膜抵抗
を透過し、その透過光が下層の酸化膜と半導体基板との
界面にて反射して入射光と干渉を起こす。この干渉によ
って、安定して薄膜抵抗のトリミングができないという
問題が生じる。
In this laser trimming, a laser irradiated on a thin film resistor passes through the thin film resistor, and the transmitted light is reflected at an interface between a lower oxide film and a semiconductor substrate to form incident light. Cause interference. This interference causes a problem that the thin film resistor cannot be trimmed stably.

【0004】この問題を解決するものとして、USP
4,594,265やUSP4,708,747に開示
された技術がある。これらは、半導体基板中に分離用絶
縁膜を設けることで各半導体層を絶縁分離する半導体装
置であり、半導体基板表面に絶縁膜を形成し、その上に
薄膜抵抗を形成するものにおいて、前者では基板中の分
離用絶縁膜と半導体層との界面の半導体層表面をエッチ
ング等により刻み目を形成したり、V字溝を形成したり
して半導体基板内部における分離用絶縁物と半導体層と
の界面からの反射光をなくすようにしており、後者では
半導体基板内部に形成する分離用絶縁膜をレーザーに対
して”透明”となる膜厚に制御することで反射光をなく
すようにしている。
To solve this problem, USP
No. 4,594,265 and US Pat. No. 4,708,747. These are semiconductor devices in which each semiconductor layer is insulated and separated by providing an insulating film for separation in a semiconductor substrate.In the former, an insulating film is formed on the surface of a semiconductor substrate, and a thin film resistor is formed thereon. The surface of the semiconductor layer at the interface between the isolation insulating film and the semiconductor layer in the substrate is formed with a notch by etching or the like, or a V-shaped groove is formed to form the interface between the isolation insulator and the semiconductor layer inside the semiconductor substrate. In the latter case, the reflected light is eliminated by controlling the thickness of the isolation insulating film formed inside the semiconductor substrate to be "transparent" to the laser.

【0005】しかしながら、上記2つの米国特許公報で
は半導体基板内部に形成した薄膜抵抗直下の絶縁膜と半
導体基板表面との界面でのレーザーの透過光の反射光に
ついては何ら対策されていない。この点における対策と
して、図16に示す日本電装公開技法No. 87−023
(1992年11月15日発行)に開示された技術があ
る。これは、薄膜抵抗下のSi基板1上に絶縁膜2を形
成し、その上に薄膜抵抗3を形成したものであるが、S
i基板1と絶縁膜2との界面に、レーザー波長の1/4
波長の高さの段差Aを設け、この凹凸の段差上部と段差
下部とで反射するレーザーが互いに打ち消しあうように
して、薄膜抵抗付近での入射光と反射光との干渉を生じ
ないようにすることでトリミングを良好に行うというも
のである。
[0005] However, the above two US Patents do not take any measures against the reflected light of the transmitted light of the laser at the interface between the insulating film immediately below the thin film resistor formed inside the semiconductor substrate and the surface of the semiconductor substrate. As a countermeasure in this regard, Nippon Denso Publication Technique No. 87-023 shown in FIG.
(Issued November 15, 1992). This is one in which an insulating film 2 is formed on a Si substrate 1 under a thin film resistor, and a thin film resistor 3 is formed thereon.
The interface between the i-substrate 1 and the insulating film 2 is 、 of the laser wavelength.
A step A having a height of the wavelength is provided so that the lasers reflected at the upper and lower steps of the unevenness cancel each other to prevent interference between the incident light and the reflected light near the thin film resistor. In this way, trimming is performed well.

【0006】しかしながら、この方法においては、反射
光を打ち消すために、凹凸の段差の高さを精密に制御す
ることが必要であるという問題が生じる。従って、本願
発明は、凹凸の段差の高さを精密に制御する必要がな
く、良好なレーザートリミングが可能な薄膜抵抗を有す
る半導体装置およびその製造方法を提供することを目的
とする。
However, this method has a problem that it is necessary to precisely control the height of the unevenness in order to cancel the reflected light. Accordingly, an object of the present invention is to provide a semiconductor device having a thin-film resistor capable of performing good laser trimming without requiring precise control of the height of the uneven step, and a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するた
め、本願発明においては、レーザートリミングを必要と
する薄膜抵抗が形成されている半導体装置において、薄
膜抵抗下の絶縁膜と半導体基板との界面に、半導体基板
の厚さ方向に対して斜めとなる斜め領域を、薄膜抵抗に
照射したレーザーがこの斜め領域にて反射して薄膜抵抗
に到達するように形成している。
In order to solve the above-mentioned problems, according to the present invention , in a semiconductor device having a thin film resistor requiring laser trimming, an interface between an insulating film under the thin film resistor and a semiconductor substrate is provided. in the oblique area that diagonally with respect to the thickness direction of the semiconductor substrate, laser was irradiated to the thin film resistor is formed so as to reach the thin film resistor and reflected by the oblique area.

【0008】この斜め領域における反射光により、レー
ザーの入射光との干渉が、絶縁膜と半導体基板との界面
が平坦になっている場合とは異なり複雑になる。この複
雑になった干渉光により、薄膜抵抗の存在する領域にて
レーザーエネルギーの強まる領域が必ず存在するように
なり、それによって、薄膜抵抗のトリミングが良好に行
われるようになる。つまり、本願発明では従来のように
絶縁膜と半導体基板との界面での反射をなくすのではな
く、絶縁膜と半導体基板との界面での反射を利用するこ
とで薄膜抵抗のトリミングを行えるようにしている。
Due to the reflected light in the oblique region, the interference with the incident light of the laser becomes complicated unlike the case where the interface between the insulating film and the semiconductor substrate is flat. Due to the complicated interference light, a region where the laser energy is intensified always exists in the region where the thin film resistor exists, whereby the thin film resistor can be trimmed satisfactorily. That is, the present invention does not eliminate the reflection at the interface between the insulating film and the semiconductor substrate as in the related art, but makes it possible to perform trimming of the thin film resistor by utilizing the reflection at the interface between the insulating film and the semiconductor substrate. ing.

【0009】従って、本願においては、従来のように反
射光を無くす必要がないため、反射光をなくすための凹
凸の段差の高さを厳密に制御する必要はなく、絶縁膜と
半導体基板との界面に形成した斜め領域によりレーザー
の入射光と前記界面での反射光との干渉状態を変化させ
るようにすればよい。また、本願発明によれば、絶縁膜
の膜厚に左右されることなくトリミングを良好に行える
という効果もある。
Therefore, in the present application, it is not necessary to eliminate the reflected light unlike the prior art, so that it is not necessary to strictly control the height of the uneven steps for eliminating the reflected light. The state of interference between the incident light of the laser and the reflected light at the interface may be changed by the oblique region formed at the interface. Further, according to the present invention, there is also an effect that the trimming can be favorably performed without being affected by the thickness of the insulating film.

【0010】なお、斜め領域半導体基板の厚さ方向に
対して45度よりも大きく90度よりも小さい角度に設
することにより、薄膜抵抗を透過したレーザーが斜め
領域にて反射して確実に薄膜抵抗に到達するようにな
る。また、斜め領域半導体装置の断面に対して曲線状
に形成すれば、薄膜抵抗を透過したレーザーはこの曲線
状にされた斜め領域によりさまざまな角度で反射される
ようになる。従って、このことによっても半導体装置の
横方向にレーザーの干渉による強めあう領域と弱めあう
領域とを交互に生じさせる作用を生み出しているものと
考えられる。
[0010] Note that ensures more by setting the oblique area in an angle less than than 90 degrees than 45 degrees with respect to the thickness direction of the semiconductor substrate, the laser having passed through the thin film resistor is reflected by oblique area The thin film resistance is reached. Further, if the oblique region is formed in a curved shape with respect to the cross section of the semiconductor device, the laser transmitted through the thin film resistor is reflected at various angles by the curved oblique region. Therefore, it is considered that this also produces an effect of alternately generating a region for strengthening and a region for weakening by laser interference in the lateral direction of the semiconductor device.

【0011】また、斜め領域により段差部形成するこ
とにより、薄膜抵抗を透過したレーザーは、段差部の上
部及び底部及び斜め領域での反射によりレーザーの干渉
光に上述のような変化を与えているものと考えられる。
Further, a stepped portion is formed by the oblique area .
Thus, it is considered that the laser transmitted through the thin film resistor gives the above-described change to the interference light of the laser due to reflection at the upper and lower portions of the step portion and the oblique region.

【0012】また、斜め領域と段差部の上部との接続あ
るいは斜め領域と段差部の底部との接続部の少なくとも
一方は曲線状になだらかにすれば、薄膜抵抗を透過した
レーザーはこの曲線状になだらかにされた接続部により
さまざまな角度で反射されるようになる。従って、この
ことによっても半導体装置の横方向にレーザーの干渉に
よる強めあう領域と弱めあう領域とを交互に生じさせる
作用を生み出しているものと考えられる。
Further, if at least one of gently curved connecting portion between the bottom portion of the connection or oblique area and the step portion between the oblique regions and the upper portion of the step portion, the laser transmitted through the thin film resistor in the curved Smooth connections allow for reflection at various angles. Therefore, it is considered that this also produces an effect of alternately generating a region for strengthening and a region for weakening by laser interference in the lateral direction of the semiconductor device.

【0013】また、照射するレーザーのスポット径内に
対して複数の斜め領域が存在すれば、薄膜抵抗の形成さ
れている領域において、レーザーのエネルギーを強め合
う領域がより確実に存在するようになる。これによっ
て、薄膜抵抗をより確実にトリミングすることができ
る。また、斜め領域を選択酸化より形成するようにす
ことで、斜め領域は反射に適した滑らかな面形成で
きる。また、半導体基板に形成するトランジスタ等の素
子領域を分割するための選択酸化膜の形成と同時に行う
ことができるため、工程を増やすことなく斜め領域を形
成できるという効果がある。
Further, if there are a plurality of oblique regions with respect to the spot diameter of the laser to be irradiated, a region where the energy of the laser is strengthened more reliably exists in the region where the thin film resistor is formed. . As a result, the thin film resistor can be more reliably trimmed. Also, be such that more formed selectively oxidized oblique area
That it is, diagonal regions can be formed into a smooth surface suitable for reflecting. In addition, since it can be performed simultaneously with formation of a selective oxide film for dividing an element region such as a transistor formed on a semiconductor substrate, an oblique region can be formed without increasing the number of steps.

【0014】また、斜め領域は、ストライプ状に配置し
てもよいし、ストライプをクロスさせたメッシュ状、つ
まり斜め領域により形成される段差の上部と底部とを交
互に配置するようにしてもよい。
Further, the oblique region may be arranged in a stripe shape, a mesh shape in which the stripes are crossed, that is, the top and bottom of the step formed by the oblique area may be arranged alternately .

【0015】尚、本願発明者らが実験を行ったところ、
ストライプに形成した斜め領域に対してストライプを垂
直に横切るようにレーザーを照射した場合と、ストライ
プに対して平行方向にレーザーを照射した場合とを比べ
ると、平行方向にレーザーを照射した場合にはトリミン
グが良好に行えたが、垂直方向にレーザーを照射した場
合にはトリミングは、あまり良好に行えなかった。
[0015] Incidentally, when the present inventors conducted an experiment,
When the laser is irradiated so as to cross the stripe vertically to the diagonal area formed in the stripe and the laser is irradiated in the parallel direction to the stripe, the laser is irradiated in the parallel direction. Trimming was performed well, but when laser irradiation was performed in the vertical direction, the trimming was not performed very well.

【0016】従って、ストライプ状に配置した段差部に
対して、ストライプに平行にレーザーを照射すること
で、良好なトリミングを行うことができる。また、薄膜
抵抗のトリミングにおいては、レーザーの走査方向を一
方向でなく、”L”という文字のように方向を転換して
トリミングを行うことがある(以下、L字カットとい
う)。従って、斜め領域をストライプ状に形成した場合
には、L字カットを良好に行うことができないことが生
じる。
[0016] Therefore, with respect to the stepped portion disposed on the stripe-like, by irradiating the laser in parallel to the stripes, it is possible to perform good crop. In trimming a thin film resistor, trimming may be performed by changing the scanning direction of a laser beam in a direction other than one direction, such as a letter "L" (hereinafter, L-shaped cut). Therefore, when the oblique region is formed in a stripe shape, the L-shaped cut may not be performed well.

【0017】そこで、本願発明者らが実験を行ったとこ
ろ、斜め領域によって形成される段差部をメッシュ状に
配置した場合にも安定してトリミングが行えるとを見出
した。従って、斜め領域により形成される段差の上部と
底部とを交互に配置するようにすれば、L字カットを良
好に行えるといえる。また、台形状の段差の斜辺におけ
るレーザーの反射光により上述したように良好なトリミ
ングを行える。
Therefore, the inventors of the present application have conducted an experiment and found that the trimming can be stably performed even when the steps formed by the oblique regions are arranged in a mesh shape. Therefore, the upper part of the step formed by the oblique region is
If the bottom and the bottom are arranged alternately, it can be said that the L-shaped cut can be performed well. Further, as described above by the reflected light of the laser in the oblique trapezoidal stepped perform a good crop.

【0018】[0018]

【発明の実施形態】以下、図面を用いて本発明の実施形
態を説明する。 (第1実施形態) 図1に本発明の第1の実施形態における半導体装置の断
面図を示す。図1に示される半導体装置はSiからなる
半導体基板1の表面に段差部4(台形状の段差部)を形
成し、半導体基板1上にボロン(B)やリン(P)を含
むBPSG膜等の絶縁膜2を堆積し、表面を平坦化して
その絶縁膜2上にCrSi等の薄膜抵抗3が形成されて
いる。また、薄膜抵抗の両端部にはAl電極5a,5b
が形成され、それらAl電極5a,5b及び薄膜抵抗3
の表面を覆うように、酸化膜等の絶縁膜6と窒化膜(S
iN)等の保護膜7が形成されている。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention. In the semiconductor device shown in FIG. 1, a step portion 4 ( trapezoidal step portion) is formed on the surface of a semiconductor substrate 1 made of Si, and a BPSG film containing boron (B) or phosphorus (P) is formed on the semiconductor substrate 1. The insulating film 2 is deposited and the surface is flattened, and a thin film resistor 3 such as CrSi is formed on the insulating film 2. Further, Al electrodes 5a and 5b are provided at both ends of the thin film resistor.
Are formed, and the Al electrodes 5a and 5b and the thin film resistor 3 are formed.
An insulating film 6 such as an oxide film and a nitride film (S
A protective film 7 such as iN) is formed.

【0019】そして、段差部4は段差の底部4bと上部
4cを接続するテーパ部4a(本発明でいう斜め領域、
斜辺)を備えており、このテーパ部4aは図1中のAで
示す基板厚さ方向に対して角度αをなすように形成され
ており、また、トリミングの際に薄膜抵抗3を透過した
レーザーがテーパ部4aにて反射し、再び薄膜抵抗3に
到達するように形成されている。尚、角度αは薄膜抵抗
が透過したレーザーがまた上方に向けて反射するよう
に、45°<α<90°とされている。好ましくは50
°≦α≦70°とするとよい。尚、半導体基板1の面方
位は(100)面である。
The step portion 4 is a tapered portion 4a connecting the bottom 4b and the upper portion 4c of the step (a diagonal region in the present invention,
The tapered portion 4a is formed so as to form an angle α with respect to the substrate thickness direction indicated by A in FIG. 1, and the laser beam transmitted through the thin film resistor 3 during trimming. Is reflected by the tapered portion 4a and reaches the thin film resistor 3 again. The angle α is set to 45 ° <α <90 ° so that the laser transmitted through the thin film resistor is reflected upward again. Preferably 50
° ≦ α ≦ 70 °. The plane orientation of the semiconductor substrate 1 is the (100) plane.

【0020】このような半導体装置と段差部4のない従
来の半導体装置に対してトリミングを行った場合とを比
較し、段差部4がトリミングに対してどのように影響し
ているかを実験結果をもとに以下に説明する。実験は薄
膜抵抗下の絶縁膜2の厚さが異なるサンプルを用意し、
図2に示すように、Al電極5a,5b間にその間の抵
抗値を測定する測定器51を接続し、レーザー出力を可
変させて図中の,,....の矢印に示すように走査
しながら照射し、測定器51が示す抵抗値の値が無限大
となるとき、すなわち、レーザー照射により薄膜抵抗3
が溶断し、Al電極5a,5b間が開放状態になったと
きのレーザー出力を調べることで行った。尚、図2は薄
膜抵抗3が形成された半導体装置を上から見た図であ
る。
A comparison between such a semiconductor device and a conventional semiconductor device having no step portion 4 in which trimming is performed is shown, and an experimental result is shown as to how the step portion 4 affects trimming. This will be described below. In the experiment, samples with different thicknesses of the insulating film 2 under the thin film resistor were prepared,
As shown in FIG. 2, a measuring device 51 for measuring the resistance value between the Al electrodes 5a and 5b is connected, and the laser output is varied to scan as indicated by arrows in the figure. When the resistance value indicated by the measuring device 51 becomes infinite, that is, when the thin film resistor 3 is
Was blown out, and the laser output when the space between the Al electrodes 5a and 5b was opened was examined. FIG. 2 is a top view of the semiconductor device on which the thin film resistor 3 is formed.

【0021】尚、実験に用いた装置はESi社製のトリ
ミング装置であり、レーザーは、波長λ=1.048μ
mのYLFレーザーで、照射パルス幅が約50ns、パ
ルス間隔が1.3msのパルスレーザーを用いた。ま
た、レーザーのCrSi上におけるスポット径は10μ
mとした。図3に実際に測定を行ったサンプルの詳細な
断面図を示す。今回の実験に用いたサンプルにおいて
は、図3に示すように、薄膜抵抗3下の絶縁膜2がBP
SG膜2a、プラズマCVD(Chemical Vapor Depositi
on) にて形成したP−SiN膜2b、Tetraethyloxysil
ane ガスにより形成されるTEOS膜2c、SOG(Sp
in-On-Glass )膜2d、TEOS膜2eから構成されて
おり、また薄膜抵抗3上の絶縁膜6はTEOS膜6a、
P−SiN膜6b、TEOS膜6cから構成されてい
る。
The apparatus used in the experiment was a trimming apparatus manufactured by ESi, and the laser used had a wavelength λ = 1.048 μm.
A YLF laser having a pulse width of about 50 ns and a pulse interval of 1.3 ms was used. The spot diameter of the laser on CrSi is 10μ.
m. FIG. 3 shows a detailed cross-sectional view of the sample actually measured. In the sample used in this experiment, as shown in FIG.
SG film 2a, plasma CVD (Chemical Vapor Depositi)
on) formed P-SiN film 2b, Tetraethyloxysil
TEOS film 2c, SOG (Sp
(In-On-Glass) film 2d, TEOS film 2e, and insulating film 6 on thin film resistor 3 is TEOS film 6a,
It is composed of a P-SiN film 6b and a TEOS film 6c.

【0022】図3(a)は薄膜抵抗3下の半導体基板1
と絶縁膜2との界面が平らな従来のタイプの半導体装置
を示し、図3(b)は薄膜抵抗3下の半導体基板1と絶
縁膜2との界面に図1に示すテーパ部4aを有する段差
部4を設けた半導体装置である。また、実験に用いた本
実施形態における半導体装置においては、図3(b)中
に示す段差部4の間隔aを2μmの間隔で形成したもの
を用いた。
FIG. 3A shows a semiconductor substrate 1 under a thin film resistor 3.
FIG. 3B shows a conventional type semiconductor device in which the interface between the semiconductor film 1 and the insulating film 2 is flat, and FIG. 3B shows a tapered portion 4a shown in FIG. This is a semiconductor device provided with a step portion 4. Further, in the semiconductor device according to the present embodiment used in the experiment, the one in which the interval a of the step portion 4 shown in FIG. 3B was formed at an interval of 2 μm was used.

【0023】実験においては図3中のBPSG膜2aの
厚さを4000Åから7000Åまで変化させたときに
トリミングを行うことができたレーザー出力(トリミン
グエネルギー)を調べた。実験結果を図4に示す。図中
の■は図3(a)に示す従来の半導体装置における測定
値を示し、○は図3(b)の本発明による半導体装置に
おける測定値を示す。尚、●については後で説明する。
In the experiment, the laser output (trimming energy) that could be trimmed when the thickness of the BPSG film 2a in FIG. 3 was changed from 4000 ° to 7000 ° was examined. The experimental results are shown in FIG. In the figure, ■ indicates a measured value in the conventional semiconductor device shown in FIG. 3A, and ○ indicates a measured value in the semiconductor device according to the present invention in FIG. 3B. Note that ● will be described later.

【0024】図4からもわかるように、従来のものでは
BPSG膜2aの膜厚が4000Å付近と7000Å付
近にてトリミングに必要なレーザー出力が他の膜厚のと
きよりも大きくなり、保護膜が破壊されてしまう出力で
ある0.8mWを超えてしまう。一方、本実施形態のも
のではBPSG膜2aの膜厚が変化してもトリミングに
必要なレーザー出力は0.3mW付近に安定しており良
好にトリミングを行えることが分かる。このことをシミ
ュレーション結果をもとに以下に説明する。
As can be seen from FIG. 4, in the conventional case, the laser output required for trimming becomes larger when the thickness of the BPSG film 2a is around 4000 ° and around 7000 ° than when the other thicknesses are used, and the protective film becomes thicker. It exceeds 0.8 mW, which is the output that is destroyed. On the other hand, in this embodiment, even if the thickness of the BPSG film 2a changes, the laser output required for trimming is stable at around 0.3 mW, and it can be seen that trimming can be performed well. This will be described below based on simulation results.

【0025】図5と図6とに、絶縁膜2と半導体基板1
の界面が平坦な従来の場合と、絶縁膜2と半導体基板1
の界面が斜め領域4aを有する場合とのレーザーの干渉
の状態をシミュレーションにより調べた結果を示す。図
5(a)、図6(a)はSiからなる半導体基板1上
に、絶縁膜2、CrSiからなる薄膜抵抗3、絶縁膜
6、保護膜7を順次形成した半導体装置断面図の一部を
示すものである。尚、図6において、シミュレーション
モデルの横幅aは図3(b)の段差部4の間隔と同じ2
μmである。これらの半導体装置に波長1.048μm
のレーザーを照射したときのレーザーの干渉の様子を図
5(b)および図6(b)に示す。
FIGS. 5 and 6 show the insulating film 2 and the semiconductor substrate 1.
In the conventional case where the interface between the insulating film 2 and the semiconductor substrate 1 is flat.
Shows the results of a simulation of the state of laser interference with the case where the interface has the oblique region 4a. FIGS. 5A and 6A are partial cross-sectional views of a semiconductor device in which an insulating film 2, a thin film resistor 3 made of CrSi, an insulating film 6, and a protective film 7 are sequentially formed on a semiconductor substrate 1 made of Si. It shows. In FIG. 6, the width a of the simulation model is the same as the distance between the step portions 4 in FIG.
μm. These semiconductor devices have a wavelength of 1.048 μm.
FIG. 5B and FIG. 6B show the state of laser interference when the laser is irradiated.

【0026】図5(b)と図6(b)とにおいて、レー
ザーの干渉によるレーザーエネルギーの同じ領域を等高
線にて示しており、図中の数字が干渉によるレーザーエ
ネルギー強度を表している。図5(b)では半導体基板
1の表面が平坦なために半導体基板1の表面に平行に干
渉縞が生じている。つまり、図5(a)に示す素子の厚
さ方向にレーザーの強め合う領域と弱め合う領域とが交
互に現れるようになる。従って、この場合、薄膜抵抗3
の存在する位置においてレーザーの干渉光の弱め合う領
域が生じてしまうと薄膜抵抗のトリミングが行えないこ
とになる。従って、この場合、薄膜抵抗3下の絶縁膜厚
さによりトリミングが行えるか行えないかが左右されて
しまう。ただし、このような時でもレーザーの出力を大
きくすればトリミングは行えるが、絶縁膜破壊を引き起
こすためレーザーの出力には限度がある。
In FIG. 5B and FIG. 6B, the same area of laser energy due to laser interference is shown by contour lines, and the numbers in the figures represent laser energy intensity due to interference. In FIG. 5B, since the surface of the semiconductor substrate 1 is flat, interference fringes occur parallel to the surface of the semiconductor substrate 1. That is, the regions where the laser is strengthened and the regions where the laser is weakened alternately appear in the thickness direction of the element shown in FIG. Therefore, in this case, the thin film resistor 3
If a region where the interference light of the laser is weakened occurs at the position where the laser beam exists, the thin film resistor cannot be trimmed. Therefore, in this case, whether the trimming can be performed or not depends on the thickness of the insulating film under the thin film resistor 3. However, even in such a case, the trimming can be performed by increasing the output of the laser, but the output of the laser is limited because the insulating film is destroyed.

【0027】一方、図6(b)では図5(b)とは異な
る干渉縞を生じさせている。より具体的に言うと、図6
(a)の半導体装置の厚さ方向に対して垂直な方向、す
なわち、図6(a)の横方向にレーザーの強め合う領域
と弱め合う領域とが交互に現れるようになる。従って、
この場合、薄膜抵抗3の存在する位置において、必ずレ
ーザーの強め合う領域が生じるようになるため、薄膜抵
抗3のトリミングを確実に行えるようになるものと考え
られる。
On the other hand, in FIG. 6B, interference fringes different from those in FIG. 5B are generated. More specifically, FIG.
In the direction perpendicular to the thickness direction of the semiconductor device in FIG. 6A, that is, in the lateral direction in FIG. 6A, the region where the laser is strengthened and the region where the laser is weakened alternately appear. Therefore,
In this case, it is considered that a region where the laser is strengthened always occurs at the position where the thin film resistor 3 is present, so that the thin film resistor 3 can be surely trimmed.

【0028】すなわち、図5に示す従来構造のものでは
干渉によるレーザーの強め合う領域と弱め合う領域とが
半導体装置の厚さ方向(図1に示す方向A)において交
互に現れるようになるため、薄膜抵抗3の下地の絶縁膜
2の膜厚によりトリミングが行える場合とトリミングが
行えない場合とが生ずる。しかしながら本実施形態のよ
うに半導体基板1と絶縁膜2との界面に図1に示すよう
なテーパ部4aを形成することで干渉によるレーザーの
強め合う領域と弱め合う領域とが半導体装置の厚さ方向
に対して生じるだけでなく、半導体装置の厚さ方向に垂
直な、半導体装置の横方向にも生じるようになる。これ
により薄膜抵抗3の形成されている領域内において必ず
レーザーの強め合う領域が存在するようになり、トリミ
ングが確実行えるものと考えられる。
That is, in the conventional structure shown in FIG. 5, the region where the laser is strengthened and the region where the laser is weakened due to interference appear alternately in the thickness direction of the semiconductor device (direction A shown in FIG. 1). Depending on the thickness of the insulating film 2 underlying the thin film resistor 3, there are cases where trimming can be performed and cases where trimming cannot be performed. However, by forming the tapered portion 4a as shown in FIG. 1 at the interface between the semiconductor substrate 1 and the insulating film 2 as in this embodiment, the region where the laser is strengthened and the region where the laser is weakened by the interference are the thickness of the semiconductor device. This occurs not only in the direction, but also in the lateral direction of the semiconductor device, which is perpendicular to the thickness direction of the semiconductor device. Thus now always exists a region constructive laser in the region formed of the thin film resistor 3, it is considered that the trimming can be performed reliably.

【0029】次に、図7に薄膜抵抗3をトリミングした
後の半導体装置の透過電子顕微鏡(TEM)像を表す断
面図を示す。この半導体装置は薄膜抵抗3がトリミング
できるかできないか程度の0.2μJのレーザーエネル
ギーにてトリミングしたものである。図中のMで示す領
域は薄膜抵抗3が溶断された領域である。この図から実
際に薄膜抵抗3は横方向にある間隔おきに溶断されてい
ることが分かる。この図7のMで示す領域にて図6
(b)に示した現象によりレーザーが強め合い、薄膜抵
抗3が溶断されたものと考えられる。
FIG. 7 is a sectional view showing a transmission electron microscope (TEM) image of the semiconductor device after the thin film resistor 3 is trimmed. In this semiconductor device, the thin film resistor 3 is trimmed with a laser energy of 0.2 .mu.J which can or cannot be trimmed. A region indicated by M in the drawing is a region where the thin film resistor 3 is blown. From this figure, it can be seen that the thin film resistor 3 is actually blown at certain intervals in the horizontal direction. In the area indicated by M in FIG.
It is considered that the laser intensified due to the phenomenon shown in (b) and the thin film resistor 3 was blown.

【0030】次に、図8に半導体装置の断面図の走査型
電子顕微鏡(SEM)像を表すものを示す。本実施形態
では段差部4はLOCOS酸化膜2Lを形成することに
より形成したものである。この図ではテーパ部4aは曲
線状になっており、テーパ部4aと段差の底部4bを接
続する接続部4dも曲線状になだらかにされており、ま
た段差の底部4bも接続部4dに続いて湾曲状になって
いる。つまり、LOCOS酸化膜によって形成される凹
部(テーパ部4a、底部4b、接続部4d)が湾曲状に
なっている。またテーパ部4aと段差の上部4cとの接
続部4eも曲線状になだらかにされている。
Next, FIG. 8 shows a scanning electron microscope (SEM) image of a sectional view of the semiconductor device. In this embodiment, the step 4 is formed by forming the LOCOS oxide film 2L. In this figure, the tapered portion 4a has a curved shape, the connecting portion 4d connecting the tapered portion 4a and the bottom portion 4b of the step is also gently curved, and the bottom portion 4b of the step is also connected to the connecting portion 4d. It is curved. That is, the concave portions (the tapered portion 4a, the bottom portion 4b, and the connecting portion 4d) formed by the LOCOS oxide film are curved. Further, a connecting portion 4e between the tapered portion 4a and the upper portion 4c of the step is also smoothly curved.

【0031】図6(b)に示した効果は段差部4のテー
パ部4a、底部4b、上部4cによっても生じるものと
考えられるが、図8に示すように曲線状になっているテ
ーパ部4aにより薄膜抵抗3を透過したレーザーは場所
により少しずつ異なる方向に反射されるようになり、こ
れによっても上述した効果を生じさせているものと考え
られる。同様に、テーパ部4aと底部4bとの接続部4
dやテーパ部4aと上部4cとの接続部4eによっても
上述した効果を生じさせていると考えられる。換言すれ
ばLOCOS酸化膜による湾曲状に形成された凹部が上
述した効果を生じさせている。
Although the effect shown in FIG. 6B is considered to be caused by the tapered portion 4a, the bottom portion 4b, and the upper portion 4c of the step portion 4, the tapered portion 4a having a curved shape as shown in FIG. As a result, the laser transmitted through the thin film resistor 3 is reflected in a slightly different direction depending on the location, and it is considered that this also produces the above-described effect. Similarly, the connecting portion 4 between the tapered portion 4a and the bottom portion 4b
It is considered that the above-described effect is also produced by d and the connecting portion 4e between the tapered portion 4a and the upper portion 4c. In other words, the concave portion formed in a curved shape by the LOCOS oxide film has the above-described effect.

【0032】以上のように、本実施形態による半導体装
置では、従来のように絶縁膜と半導体基板との界面での
反射をなくすのではなく、絶縁膜と半導体基板との界面
での反射を利用してレーザーの入射光と反射光との干渉
状態を上述のごとく変化させることで薄膜抵抗のトリミ
ングを行えるようにしている。従って、本願においては
従来のように反射光をなくす必要がないため、反射光を
なくすために凹凸の段差の高さ(図1中のTS )を厳密
に制御する必要はなく、絶縁膜と半導体基板との界面に
形成したテーパ部4aによりレーザーの入射光と前記界
面での反射光との干渉状態を変化させるようにすればよ
いのである。
As described above, in the semiconductor device according to the present embodiment, the reflection at the interface between the insulating film and the semiconductor substrate is used instead of eliminating the reflection at the interface between the insulating film and the semiconductor substrate as in the related art. By changing the interference state between the incident light and the reflected light of the laser as described above, the thin film resistor can be trimmed. Therefore, in the present application, there is no need to eliminate the reflected light unlike the prior art, and it is not necessary to strictly control the height of the unevenness (T S in FIG. 1) in order to eliminate the reflected light. What is necessary is just to change the interference state between the incident light of the laser and the reflected light at the interface by the tapered portion 4a formed at the interface with the semiconductor substrate.

【0033】(第2実施形態)次に、第2の実施形態と
して、図9に示すような内部に酸化膜層(SiO2 層1
1b)が形成されたSOI(Silicon On Insulator)基
板と呼ばれる半導体基板11を用いた半導体装置に対し
てレーザートリミングを行う場合について説明する。
(Second Embodiment) Next, as a second embodiment, an oxide film layer (SiO 2 layer 1) is formed inside as shown in FIG.
A case in which laser trimming is performed on a semiconductor device using a semiconductor substrate 11 called an SOI (Silicon On Insulator) substrate on which 1b) is formed will be described.

【0034】図9に示す半導体基板11を用いる場合に
はSiO2 層11bと、その上のSi層11c(面方位
が(100)面)およびその下の半導体基板11aとの
界面からの反射光と入射光との干渉がトリミングを行う
際に問題となる。図9(a)に示す半導体装置は半導体
基板11の表面が平坦な従来のものを示し、図9(b)
に示す半導体装置は半導体基板11の表面に段差部4を
形成した本実施形態を示すものである。尚、図9に示す
絶縁膜2、絶縁膜6、保護膜7の詳細な構成は図3に示
すものと同一である。また、半導体基板11内のSiO
2層11bの厚さは0.9μmとした。また、トリミン
グを行ったレーザーとして波長λ=1.06μmのYA
Gレーザー(テラダイン社製)を用いた。
When the semiconductor substrate 11 shown in FIG. 9 is used, the reflected light from the interface between the SiO 2 layer 11b, the Si layer 11c thereon (having a (100) plane orientation) and the semiconductor substrate 11a therebelow. Interference between light and incident light causes a problem when trimming is performed. 9A shows a conventional semiconductor device in which the surface of a semiconductor substrate 11 is flat, and FIG.
The semiconductor device shown in FIG. 1 shows this embodiment in which a step portion 4 is formed on the surface of a semiconductor substrate 11. Note that the detailed configurations of the insulating film 2, the insulating film 6, and the protective film 7 shown in FIG. 9 are the same as those shown in FIG. Further, the SiO 2 in the semiconductor substrate 11
The thickness of the two layers 11b was 0.9 μm. In addition, YA having a wavelength λ = 1.06 μm is used as a trimmed laser.
G laser (made by Teradyne) was used.

【0035】実験は図2に示した方法と同様な方法で行
い、半導体基板11内のSiO2 層11b上のSi層1
1cの厚さを変化させたときに、薄膜抵抗3をトリミン
グができたときのレーザー出力(1パルス当りのレーザ
ーエネルギー)を調べたものである。その結果を図10
に示す。図中の■は、図9(a)に示す従来の半導体装
置における測定値を示し、○は、図9(b)の本発明に
よる半導体装置における測定値を示す。
The experiment was performed in the same manner as shown in FIG. 2, and the Si layer 1 on the SiO 2 layer 11b in the semiconductor substrate 11 was formed.
In this figure, the laser output (laser energy per pulse) when the thin film resistor 3 is trimmed when the thickness 1c is changed. The result is shown in FIG.
Shown in In the figure, Δ indicates a measured value in the conventional semiconductor device shown in FIG. 9A, and ○ indicates a measured value in the semiconductor device according to the present invention in FIG. 9B.

【0036】図10からわかるように、半導体基板11
の表面が平坦な従来のものにおいては、Si膜厚が変化
するとトリミングエネルギーも大きく変動するが、本実
施形態のものにおいては、Si膜厚が変化してもトリミ
ングエネルギーは、約0.09μJに安定していること
がわかる。すなわち、本実施形態においてはテーパ部4
aを透過したレーザーがテーパ部4aを透過する際に屈
折し、レーザーの照射方向とは方向を変えてSi層11
cとSiO2 層11bとの界面に入射するようになるた
め、その界面にて反射する反射光もレーザーの入射方向
とは異なる方向に反射されることになり、さらにその反
射光がテーパ部4aを透過する際に再び屈折されること
になる。従って、薄膜抵抗3への反射光は、基板が図3
(b)に示す半導体基板1の場合に比べて互いに異な
る方向に進むより多くの反射光が入り交じることにより
入射光と反射光とによって形成される干渉光もより複雑
なものになると思われる。その結果、本実施形態も第1
実施形態にて説明したような作用によりトリミングが良
好に行えるものと考えられる。
As can be seen from FIG. 10, the semiconductor substrate 11
In the conventional device having a flat surface, the trimming energy greatly changes when the Si film thickness changes. In the present embodiment, the trimming energy is reduced to about 0.09 μJ even when the Si film thickness changes. It turns out that it is stable. That is, in the present embodiment, the tapered portion 4
a is refracted when transmitted through the tapered portion 4a, and changes the direction of the laser beam from the Si layer 11a.
c and the SiO 2 layer 11b, the reflected light reflected at the interface is also reflected in a direction different from the laser incident direction, and the reflected light is further reflected by the tapered portion 4a. Will be refracted again when passing through. Therefore, the light reflected on the thin film resistor 3 is reflected by the substrate as shown in FIG.
Than that of the semiconductor substrate 1 shown in (b), it appears to be something more complicated interference light formed by the incident light and reflected light by mix with a lot of reflected light from the proceeds in different directions . As a result, the present embodiment also has the first
It is considered that trimming can be favorably performed by the operation described in the embodiment.

【0037】(第3実施形態) 次に第3の実施形態として、段差部4とレーザー照射方
向の関係について図11を用いて説明する。図11は薄
膜抵抗3の下に形成した図1に示すテーパ部4aを有す
る段差部4をAl電極5a,5bを結ぶ直線に平行なス
トライプ状に配置したものを示す。段差部4は、図中の
方向Bに沿って半導体装置を切ったときの断面図が図1
に示す段差部4の形状となるように形成されている。ま
た、図11に示す斜線のある領域は段差部4を窒化膜を
マスクに用いたLOCOS酸化法にて形成する際の窒化
膜のマスクパターンを示すものである。従って、LOC
OS酸化膜の端部に形成されるいわゆるバーズビークに
よるテーパ部4aが図11のストライプ状の斜線のある
領域と斜線のない領域との境界に形成されている。
Third Embodiment Next, as a third embodiment, the relationship between the step portion 4 and the laser irradiation direction will be described with reference to FIG . FIG. 11 shows an arrangement in which the stepped portion 4 having the tapered portion 4a shown in FIG. 1 and formed below the thin film resistor 3 is arranged in a stripe shape parallel to a straight line connecting the Al electrodes 5a and 5b. FIG. 1 is a sectional view of the step portion 4 when the semiconductor device is cut along a direction B in the drawing.
Is formed so as to have the shape of the step portion 4 shown in FIG. The shaded region shown in FIG. 11 shows a mask pattern of the nitride film when the step portion 4 is formed by the LOCOS oxidation method using the nitride film as a mask. Therefore, LOC
A tapered portion 4a formed by so-called bird's beak formed at the end of the OS oxide film is formed at the boundary between the stripe-shaped hatched region and the non-hatched region in FIG.

【0038】このような半導体装置において、ストライ
プに平行な方向Aとストライプに垂直な方向Bにレーザ
ーを走査するようにして、図3、図4で行ったものと同
様な実験を行った。すなわち、BPSG膜2aの膜厚を
変化させた場合のトリミングエネルギーを調べた。その
結果を図4に示す。図4において○は方向Aにレーザー
を走査したときのトリミングエネルギーを表し、●は方
向Bにレーザーを走査したときのトリミングエネルギー
を表す。
In such a semiconductor device, an experiment similar to that performed in FIGS. 3 and 4 was performed by scanning a laser in a direction A parallel to the stripe and a direction B perpendicular to the stripe. That is, the trimming energy when the thickness of the BPSG film 2a was changed was examined. FIG. 4 shows the results. In FIG. 4, ○ indicates the trimming energy when scanning the laser in the direction A, and ● indicates the trimming energy when scanning the laser in the direction B.

【0039】図4から方向Aにレーザーを走査したとき
にはトリミングエネルギーはBPSG膜2aの膜厚に依
らず安定しているが、方向Bにレーザーを走査したとき
にはBPSG膜2aの膜厚によりトリミングエネルギー
が大きく変化することがわかる。従って、ストライプ状
に形成したテーパ部4aに対してストライプの伸びてい
る方向に平行にレーザーを走査して照射することでトリ
ミングを良好に行えることが分かる。
4, when the laser is scanned in the direction A, the trimming energy is stable irrespective of the thickness of the BPSG film 2a. However, when the laser is scanned in the direction B, the trimming energy is reduced by the thickness of the BPSG film 2a. It turns out that it changes greatly. Therefore, it can be seen that trimming can be favorably performed by scanning and irradiating a laser beam on the tapered portion 4a formed in a stripe shape in parallel with the direction in which the stripe extends.

【0040】また、ストライプ状に形成したテーパ部4
aに対してストライプの伸びている方向に垂直レーザ
ーを走査して照射する場合にはトリミングエネルギーが
薄膜抵抗3の下の絶縁膜2の膜厚により変動してしま
う。しかしながら、図4の■に示す段差部4のない従来
の場合に比べてトリミングエネルギーを小さく抑えるこ
とができる。すなわち、図4に示すように従来のものに
おいては、BPSG膜厚によってはトリミングエネルギ
ーが保護膜破壊を引き起こす0.8mW以上となること
があるが、ストライプに対して垂直にレーザーを走査す
る方向Bの場合には0.8mWを超えることがなく、ト
リミングを行えることが分かる。
The tapered portion 4 formed in a stripe shape
When the laser beam is irradiated by scanning with a laser beam in a direction perpendicular to the direction in which the stripe extends, the trimming energy varies depending on the thickness of the insulating film 2 below the thin film resistor 3. However, the trimming energy can be reduced as compared with the conventional case having no stepped portion 4 shown in FIG. That is, as shown in FIG. 4, in the conventional device, the trimming energy may be 0.8 mW or more which may cause the protection film to be destroyed depending on the BPSG film thickness. In the case of, it can be seen that trimming can be performed without exceeding 0.8 mW.

【0041】ここで、薄膜抵抗のトリミングではレーザ
ーを一方向のみに走査するトリミングだけではなく、レ
ーザー走査方向を直角に切りかえてトリミングを行う、
いわゆるL字カットがよく用いられる。このL字カット
を行う場合、段差部4をストライプ状に形成し、その上
方に薄膜抵抗3を形成した半導体装置においては段差部
4のストライプに対して垂直にトリミングを行う際に上
述したように薄膜抵抗下の絶縁膜厚が変動する場合には
トリミングエネルギーを安定させてトリミングを行えな
い可能性が出てくる。
Here, in the trimming of the thin film resistor, the trimming is performed not only by scanning the laser in one direction but also by changing the laser scanning direction at a right angle.
A so-called L-shaped cut is often used. When performing this L-shaped cut, as described above, when performing trimming perpendicular to the stripe of the step portion 4 in a semiconductor device having the step portion 4 formed in a stripe shape and the thin film resistor 3 formed thereon. When the thickness of the insulating film under the thin film resistor varies, there is a possibility that the trimming energy cannot be stabilized to perform the trimming.

【0042】本願発明者らが実験を行ったところ、この
ような問題に対しては、薄膜抵抗3下の絶縁膜2と半導
体基板1との界面における段差部4を、平面的に見て段
差部4のテーパ部4aにて接続される段差の底部4bと
上部4cとが交互に現れるようなメッシュ状のパターン
に形成することによりトリミングが安定して行えること
を見出した。
The inventors of the present application have conducted an experiment. As a result, the stepped portion 4 at the interface between the insulating film 2 under the thin-film resistor 3 and the semiconductor substrate 1 was found It has been found that trimming can be stably performed by forming a mesh-like pattern in which the bottom portion 4b and the upper portion 4c of the step connected by the tapered portion 4a of the portion 4 appear alternately.

【0043】このパターンの一例を図12に示す。図1
2に示すパターンにおいて、斜線にて示す領域はLOC
OS酸化における窒化膜のマスクパターンを示すもので
あり、ほぼ段差部4の上部4cに該当する。このような
マスクパターンにて形成された段差部4の様子を図12
中のAの方向における断面図とBの方向における断面図
にてマスクパターンの側部に示す。
FIG. 12 shows an example of this pattern. FIG.
In the pattern shown in FIG.
It shows a mask pattern of a nitride film in OS oxidation and substantially corresponds to the upper portion 4c of the step portion 4. FIG. 12 shows a state of the step portion 4 formed by such a mask pattern.
The cross-sectional view in the direction A and the cross-sectional view in the direction B are shown on the side of the mask pattern.

【0044】図12のマスクパターンにて形成した段差
部4上に絶縁膜2を形成し、さらにその上に薄膜抵抗3
を形成した半導体装置に対して、絶縁膜2の一部である
BPSG膜2aの膜厚を変化させて薄膜抵抗をトリミン
グしたときに必要とされたトリミングエネルギーを調べ
たものを図13に示す。尚、図12に示す斜線部の寸法
は長辺が2μmあり短辺が1μmであり、照射したレー
ザーはスポット径が10μmのYLFレーザーを用い
た。また、レーザーは図中の矢印の方向に走査した。
An insulating film 2 is formed on a step 4 formed by the mask pattern shown in FIG. 12, and a thin film resistor 3 is further formed thereon.
FIG. 13 shows the trimming energy required when the thin film resistor is trimmed by changing the thickness of the BPSG film 2a, which is a part of the insulating film 2, for the semiconductor device formed with. The hatched portion shown in FIG. 12 has a long side of 2 μm and a short side of 1 μm, and a YLF laser having a spot diameter of 10 μm was used as an irradiated laser. The laser was scanned in the direction of the arrow in the figure.

【0045】図13と図4とを比較すると、段差部4を
ストライプ状に形成した半導体装置と、メッシュ状の段
差部を有する半導体装置とにおいて、レーザーの走査方
向を段差部4のストライプに対して平行とした場合に
は、メッシュ状の段差部を有する半導体装置の方がトリ
ミングエネルギーに若干の変動がみられるが、レーザー
の走査方向を段差部4のストライプに対して垂直とした
場合に対してはトリミングエネルギーの変動を抑制でき
ていることがわかる。
Comparing FIG. 13 with FIG. 4, in the semiconductor device in which the step portion 4 is formed in a stripe shape and the semiconductor device having the mesh step portion, the scanning direction of the laser is changed with respect to the stripe of the step portion 4. When the semiconductor device having the mesh-shaped step portion is slightly parallel, the trimming energy slightly changes, but the laser scanning direction is perpendicular to the stripe of the step portion 4. This indicates that the fluctuation of the trimming energy can be suppressed.

【0046】従って、L字カットを必要とする薄膜抵抗
3が形成された半導体装置においてはテーパ部を有する
段差部を図12に示すようにメッシュ状に配置すること
で薄膜抵抗下の絶縁膜の膜厚に依らず安定してトリミン
グが行える。 (第4実施形態)次に、第4の実施形態として、上述し
た段差部4および薄膜抵抗3を有する半導体装置の製造
方法の一例を図14、図15を用いて説明する。
Therefore, in a semiconductor device in which a thin film resistor 3 requiring an L-shaped cut is formed, a step portion having a tapered portion is arranged in a mesh shape as shown in FIG. Trimming can be performed stably regardless of the film thickness. (Fourth Embodiment) Next, as a fourth embodiment, an example of a method for manufacturing a semiconductor device having the above-described step portion 4 and thin film resistor 3 will be described with reference to FIGS.

【0047】尚、ここで説明する半導体装置は各素子領
域を絶縁部材にて絶縁分離したものについて説明する
が、例えば、従来のPN接合分離により各素子領域を絶
縁分離した半導体装置にも適用可能である。図14
(a)に示すように、まず、半導体基板11を用意す
る。この半導体基板11は、例えば特開平6−1965
50号公報に記載されているように、P型の単結晶Si
基板11aにシリコン酸化膜11bを形成したものとN
型の単結晶Si基板11cとを所定の処理を行った後、
1100℃程度の温度にて張り合わせ、単結晶Si基板
11cを研磨して必要な厚さとし、ドライエッチング等
を用いてトレンチと呼ばれる溝11dを形成し、その溝
の側面に酸化膜20を形成し、ポリシリコン30等によ
りトレンチを埋め込むことにより形成される。これによ
り隣接する素子は、酸化膜11b、トレンチにより絶縁
分離されることになる。
Although the semiconductor device described here is one in which each element region is insulated and separated by an insulating member, the present invention is also applicable to a semiconductor device in which each element region is insulated and separated by a conventional PN junction separation. It is. FIG.
As shown in (a), first, a semiconductor substrate 11 is prepared. This semiconductor substrate 11 is, for example, disclosed in
As described in Japanese Patent Publication No. 50, P-type single crystal Si
A substrate 11a having a silicon oxide film 11b formed thereon and N
After performing predetermined processing with the single-crystal Si substrate 11c of the mold,
At a temperature of about 1100 ° C., the single crystal Si substrate 11c is polished to a required thickness, a groove 11d called a trench is formed by dry etching or the like, and an oxide film 20 is formed on the side surface of the groove. It is formed by filling a trench with polysilicon 30 or the like. Thus, adjacent elements are insulated and separated by the oxide film 11b and the trench.

【0048】次に図14(b)に示すように、半導体基
板11の表面に耐酸化マスク12を形成する。この耐酸
化マスクは、例えばCVD等の気相成長法を用いて窒化
膜(SiN)を堆積してフォト工程によりパターニング
することで形成できる。その後、LOCOS酸化と呼ば
れる酸化方法により、トレンチ上および段差部4を形成
する領域に選択酸化膜13を形成する。尚、この選択酸
化膜13は半導体基板11の表面にて隣接する素子ある
いは半導体領域を分離する目的で形成するものである。
Next, as shown in FIG. 14B, an oxidation resistant mask 12 is formed on the surface of the semiconductor substrate 11. This oxidation resistant mask can be formed by depositing a nitride film (SiN) using a vapor phase growth method such as CVD and patterning it by a photo process. Thereafter, a selective oxide film 13 is formed on the trench and in a region where the step portion 4 is to be formed by an oxidation method called LOCOS oxidation. The selective oxide film 13 is formed on the surface of the semiconductor substrate 11 for the purpose of separating adjacent elements or semiconductor regions.

【0049】尚、LOCOS酸化は、例えば耐酸化マス
ク12を形成した半導体基板11を熱酸化炉(図示せ
ず)内に入れて、酸素(O2 )+水素(H2 )雰囲気、
1000℃程度の温度にて5〜6時間程度の熱酸化を行
うものである。このLOCOS酸化の際に、耐酸化マス
ク12の端部からも酸化が進行し、選択酸化膜13の端
部にバーズビークとよばれる領域が形成され、このバー
ズビークにより段差部4に図1に示すようなテーパ部4
aが形成される。尚、段差部4を形成する選択酸化膜1
3のパターンは図11あるいは図12に示されるような
パターンに形成される。また、熱酸化によりテーパ部4
aを形成しているため、テーパ部4aの表面は薄膜抵抗
3を透過したレーザーが反射するのに適した滑らかな面
が形成される。すなわち、半導体基板11の表面は境面
になっているが、テーパ部4aもこの境面とほぼ同等の
状態になる。
In the LOCOS oxidation, for example, the semiconductor substrate 11 on which the oxidation resistant mask 12 is formed is placed in a thermal oxidation furnace (not shown), and an oxygen (O 2 ) + hydrogen (H 2 ) atmosphere is
The thermal oxidation is performed at a temperature of about 1000 ° C. for about 5 to 6 hours. At the time of the LOCOS oxidation, oxidation also proceeds from the end of the oxidation-resistant mask 12, and a region called a bird's beak is formed at the end of the selective oxide film 13. Taper part 4
a is formed. The selective oxide film 1 for forming the step 4
The pattern 3 is formed into a pattern as shown in FIG. 11 or FIG. Further, the tapered portion 4 is formed by thermal oxidation.
Since a is formed, a smooth surface suitable for reflecting the laser transmitted through the thin film resistor 3 is formed on the surface of the tapered portion 4a. That is, although the surface of the semiconductor substrate 11 is a boundary surface, the tapered portion 4a is also substantially in the same state as the boundary surface.

【0050】また、トランジスタ等の半導体素子をトレ
ンチにより他の領域から絶縁分離された半導体基板11
の素子領域に形成する。図14(c)においてはN型の
エミッタ14、P型のベース15、N型のコレクタ16
から構成されるバイポーラトランジスタを形成し、その
後、図15(a)に示すようにBPSG膜やSOG膜等
を用いて絶縁膜2を堆積して基板11の表面を平坦化す
る。この絶縁膜2は、例えば図3に示す絶縁膜2と同様
な多層膜でよい。
Also, a semiconductor substrate 11 in which a semiconductor element such as a transistor is insulated and separated from other regions by a trench.
Is formed in the element region. In FIG. 14C, an N-type emitter 14, a P-type base 15, and an N-type collector 16 are shown.
Then, as shown in FIG. 15A, an insulating film 2 is deposited using a BPSG film, an SOG film or the like, and the surface of the substrate 11 is flattened. This insulating film 2 may be, for example, a multilayer film similar to the insulating film 2 shown in FIG.

【0051】次に、図15(b)に示すように段差部4
の形成された領域の絶縁膜2上に薄膜抵抗3を形成す
る。この薄膜抵抗3は、例えばスパッタ装置に図15
(a)に示す半導体装置を入れてCrSi材料をターゲ
ットとし、アルゴン(Ar)雰囲気、あるいはアルゴン
+窒素(N2 )雰囲気などの不活性ガス雰囲気にてスパ
ッタリングにより絶縁膜2上にCrSiを堆積し、所望
のパターンにパターニングすることで形成される。尚、
スパッタリング時に雰囲気として窒素ガスを混入すると
きは窒素が薄膜抵抗内に取り込まれる。
Next, as shown in FIG.
The thin film resistor 3 is formed on the insulating film 2 in the region where the is formed. This thin film resistor 3 is, for example, applied to a sputtering apparatus as shown in FIG.
The semiconductor device shown in (a) is put therein, and CrSi is deposited on the insulating film 2 by sputtering in an inert gas atmosphere such as an argon (Ar) atmosphere or an argon + nitrogen (N 2 ) atmosphere using a CrSi material as a target. Is formed by patterning into a desired pattern. still,
When nitrogen gas is mixed as an atmosphere during sputtering, nitrogen is taken into the thin film resistor.

【0052】次に、図15(c)に示すように、絶縁膜
2にコンタクトホールを形成し、Al等の電極配線材料
を堆積してパターニングして所望のパターン5a〜5d
を形成する。尚、図15(c)では薄膜抵抗3をトラン
ジスタのコレクタ16配線パターン5aにて接続した
様子を示してある。そして、酸化膜等の絶縁膜6や半導
体装置を保護するための窒化膜等の保護膜7を形成す
る。これら絶縁膜6や保護膜7は、例えば図3に示すT
EOS膜6aや図1に示す保護膜7と同様な構造でよ
い。
Next, as shown in FIG. 15C, a contact hole is formed in the insulating film 2, an electrode wiring material such as Al is deposited and patterned to obtain desired patterns 5a to 5d.
To form Incidentally, there is shown a state of connecting the thin film resistor 3 in FIG. 15 (c) and the collector 16 of the transistor in the wiring pattern 5a. Then, an insulating film 6 such as an oxide film and a protective film 7 such as a nitride film for protecting the semiconductor device are formed. The insulating film 6 and the protective film 7 are made of, for example, T
The structure may be the same as that of the EOS film 6a or the protective film 7 shown in FIG.

【0053】以上のように形成された半導体装置に対し
て、薄膜抵抗3のレーザートリミングを行い抵抗値を調
整する。以上説明した本実施形態によると、段差部4の
形成を選択酸化膜13の形成と同時に行っているため、
工程数を増やすことなくテーパ部4aを形成することが
できる。
The semiconductor device formed as described above is subjected to laser trimming of the thin film resistor 3 to adjust the resistance value. According to the present embodiment described above, since the step portion 4 is formed simultaneously with the formation of the selective oxide film 13,
The tapered portion 4a can be formed without increasing the number of steps.

【0054】尚、テーパ部4aは、選択酸化以外の形成
方法としては、例えばウェットエッチングによる等方性
エッチングや、CF4 ガスやCCl4 ガスによるドライ
エッチング等の方法でも形成可能である。ただし、ドラ
イエッチングによりテーパ部4aを形成する場合には、
ドライエッチング後にエッチング表面を熱酸化して表面
を滑らかにする必要がある。
The tapered portion 4a can be formed by a method other than selective oxidation, such as isotropic etching by wet etching or dry etching by CF 4 gas or CCl 4 gas. However, when the tapered portion 4a is formed by dry etching,
After dry etching, it is necessary to smooth the surface by thermally oxidizing the etched surface.

【0055】尚、エッチング方法には異方性エッチング
という方法もあるが、通常、Si基板は本実施例のよう
に面方位が(100)面を表面として用いるため、水酸
化カリウム(KOH)液等のエッチング液を用いて異方
性エッチングでは(111)面が現れるようになり、
(100)面と(111)面とのなす角は約54°とな
るため、図1に示す角度αは約36°となり不適切であ
る。
Although there is an anisotropic etching method as an etching method, usually, since a Si substrate uses a (100) plane as a surface as in this embodiment, a potassium hydroxide (KOH) solution (111) plane appears in anisotropic etching using an etching solution such as
Since the angle between the (100) plane and the (111) plane is about 54 °, the angle α shown in FIG. 1 is about 36 °, which is inappropriate.

【0056】また、シリコン基板表面を少しエッチング
しておき、その後、選択酸化膜を形成することによりテ
ーパ部4aを形成するようにしてもよい。この場合には
ドライエッチングも適用可能である。
Further, the surface of the silicon substrate may be slightly etched, and then a selective oxide film may be formed to form the tapered portion 4a. In this case, dry etching is also applicable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態の半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment.

【図2】トリミングエネルギーの測定試験を表す図であ
る。
FIG. 2 is a diagram showing a measurement test of trimming energy.

【図3】(a)は、実験に用いた従来のサンプルの断面
図である。(b)は、実験に用いた第1実施形態のサン
プルの断面図である。
FIG. 3A is a cross-sectional view of a conventional sample used in an experiment. (B) is a cross-sectional view of the sample of the first embodiment used in the experiment.

【図4】トリミングエネルギーの測定結果を示すグラフ
である。
FIG. 4 is a graph showing a measurement result of trimming energy.

【図5】(a)は従来構造の半導体装置の断面図であ
る。(b)は(a)図の構造によるレーザーの干渉状態
を示す図である。
FIG. 5A is a cross-sectional view of a semiconductor device having a conventional structure. (B) is a diagram showing a laser interference state by the structure of (a).

【図6】(a)は本実施形態の半導体装置の断面図であ
る。(b)は(a)図の構造によるレーザーの干渉状態
を示す図である。
FIG. 6A is a cross-sectional view of the semiconductor device of the present embodiment. (B) is a diagram showing a laser interference state by the structure of (a).

【図7】トリミング後の半導体装置の断面の透過電子顕
微鏡像を示す図である。
FIG. 7 is a diagram showing a transmission electron microscope image of a cross section of the semiconductor device after trimming.

【図8】本実施形態の半導体装置の断面の透過電子顕微
鏡像を示す図である。
FIG. 8 is a diagram showing a transmission electron microscope image of a cross section of the semiconductor device of the present embodiment.

【図9】(a)は、実験に用いた従来のサンプルを説明
する断面図である。(b)は、実験に用いた第2実施形
態のサンプルを説明する断面図である。
FIG. 9A is a cross-sectional view illustrating a conventional sample used in an experiment. (B) is a sectional view illustrating a sample of the second embodiment used in the experiment.

【図10】トリミングエネルギーの測定結果を表すグラ
フである。
FIG. 10 is a graph showing a measurement result of a trimming energy.

【図11】レーザーの走査方向と段差部4の関係を表す
図である。
FIG. 11 is a diagram illustrating a relationship between a scanning direction of a laser and a step portion 4;

【図12】メッシュ状の段差部4を表す図である。FIG. 12 is a view showing a mesh-shaped step portion 4;

【図13】メッシュ状の段差部4を形成した場合のトリ
ミングエネルギーの測定図である。
FIG. 13 is a measurement diagram of the trimming energy when a mesh-shaped step portion 4 is formed.

【図14】(a)〜(c)は、半導体装置の製造工程を
説明する図面である。
FIGS. 14A to 14C are diagrams illustrating a manufacturing process of a semiconductor device.

【図15】(a)〜(c)は、半導体装置の製造工程を
説明する図面である。
FIGS. 15A to 15C are diagrams illustrating a manufacturing process of a semiconductor device.

【図16】従来の半導体装置の断面図である。FIG. 16 is a cross-sectional view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3 薄膜抵抗 4 段差部 4a テーパ部 5 電極配線 6 絶縁膜 7 保護膜 11 SOI基板 REFERENCE SIGNS LIST 1 semiconductor substrate 2 insulating film 3 thin film resistor 4 step portion 4 a taper portion 5 electrode wiring 6 insulating film 7 protective film 11 SOI substrate

フロントページの続き (72)発明者 飯田 眞喜男 愛知県刈谷市昭和町1丁目1番地 日本 電装株式会社内 (56)参考文献 特開 昭61−108150(JP,A) 特開 平9−17877(JP,A) 実開 平2−92933(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 21/82 H01L 27/118 Continuation of front page (72) Inventor Makio Iida 1-1-1, Showa-cho, Kariya-shi, Aichi Japan Inside Denso Co., Ltd. (56) References JP-A-61-108150 (JP, A) JP-A-9-17877 ( JP, A) Hikaru Hei 2-92933 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/04 H01L 21/822 H01L 21/82 H01L 27/118

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板と、 該半導体基板の表面に形成され、該半導体基板の厚さ方
向に対して斜めとなる斜め領域と、 該斜め領域を含め前記半導体基板上に形成された絶縁膜
と、 該絶縁膜上であって、前記斜め領域の上方に形成された
薄膜抵抗とを有し、 前記斜め領域は、前記薄膜抵抗にレーザーを照射した際
、前記レーザーのスポット径内に複数形成され、前記
薄膜抵抗を透過したレーザーが斜め領域にて反射して
前記薄膜抵抗に到達するように設定されていることを特
徴とする半導体装置。
A semiconductor substrate, an oblique region formed on a surface of the semiconductor substrate, oblique to a thickness direction of the semiconductor substrate, and an insulating film formed on the semiconductor substrate including the oblique region. And a thin film resistor formed on the insulating film and above the diagonal region, wherein the diagonal region has a plurality of spots within the spot diameter of the laser when the thin film resistor is irradiated with a laser. It is formed, wherein a laser having passed through the <br/> thin film resistor is set to reach the thin film resistor is reflected at the oblique area.
【請求項2】 前記斜め領域は前記半導体基板の厚さ方
向に対して45度よりも大きく、かつ90度よりも小さ
い角度に設定されていることを特徴とする請求項1に記
載の半導体装置。
2. The semiconductor device according to claim 1, wherein the oblique region is set at an angle larger than 45 degrees and smaller than 90 degrees with respect to a thickness direction of the semiconductor substrate. .
【請求項3】 前記斜め領域は、半導体装置の断面で見
たときに曲線状になっていることを特徴とする請求項1
あるいは2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the oblique region has a curved shape when viewed in a cross section of the semiconductor device.
Alternatively, the semiconductor device according to 2.
【請求項4】 前記斜め領域により段差部が形成されて
おり、この段差部上部および底部を有することを特徴
とする請求項1乃至3のいずれかに記載の半導体装置。
4. The semiconductor device according to claim 1, wherein a step portion is formed by the oblique region, and the step portion has an upper portion and a bottom portion.
【請求項5】 前記斜め領域と前記上部との接続あるい
は前記斜め領域と前記底部との接続部の少なくとも一方
は曲線状になだらかにされていることを特徴とする請求
項4に記載の半導体装置。
5. The semiconductor device according to claim 4, wherein at least one of a connection between the oblique region and the top or a connection between the oblique region and the bottom is gently curved. .
【請求項6】 前記斜め領域は、耐酸化マスクを用いて
酸化を行う選択酸化により形成されたことを特徴とする
請求項1乃至のいずれかに記載の半導体装置。
Wherein said slant region, the semiconductor device according to any one of claims 1 to 5, characterized in that it is formed by selective oxidation performing oxidation using an oxidation-mask.
【請求項7】 前記斜め領域が、平面的に見てストライ
プ状に配置されていることを特徴とする請求項1乃至
のいずれかに記載の半導体装置。
Wherein said oblique regions, to claim 1, characterized in that it is arranged in stripes in plan view 6
The semiconductor device according to any one of the above.
【請求項8】 前記斜め領域により段差が形成されてお
り、この段差の上部および底部が平面的に見て交互に配
置されることを特徴とする請求項1乃至のいずれかに
記載の半導体装置。
8. and a step is formed by the oblique area, semiconductor according to any of claims 1 to 7, characterized in that the top and bottom of the step are alternately arranged in plan view apparatus.
【請求項9】 前記半導体基板は第1の半導体層と、該
第1の半導体層の上に形成された絶縁層と、該絶縁層の
上に形成された第2の半導体層とからなり、前記斜め領
域は、前記第2の半導体層の表面に形成されていること
を特徴とする請求項1乃至のいずれかに記載の半導体
装置。
9. The semiconductor substrate includes a first semiconductor layer, an insulating layer formed on the first semiconductor layer, and a second semiconductor layer formed on the insulating layer, the oblique region, the semiconductor device according to any one of claims 1 to 8, characterized in that it is formed on a surface of the second semiconductor layer.
【請求項10】 半導体基板と、 該半導体基板上に形成された絶縁膜と、 該絶縁膜上に形成された薄膜抵抗と、 該薄膜抵抗の下方に位置する前記半導体基板と前記絶縁
膜との界面に形成された台形状の段差部とを備え、 該台形状の段差部の斜辺は、前記薄膜抵抗にレーザーを
照射した際に該薄膜抵抗を透過したレーザーが斜辺にて
反射して前記薄膜抵抗に到達するように設定されている
ことを特徴とする半導体装置。
10. A semiconductor substrate, an insulating film formed on the semiconductor substrate, a thin film resistor formed on the insulating film, and the semiconductor substrate and the insulating film located below the thin film resistor. A trapezoidal step formed at the interface, wherein the oblique side of the trapezoidal step is such that when the thin film resistor is irradiated with a laser, the laser transmitted through the thin film resistor is reflected at the oblique side and the thin film A semiconductor device which is set to reach a resistance.
【請求項11】 半導体基板と、11. A semiconductor substrate, 該半導体基板の表面に形成され、該半導体基板の厚さ方Formed on the surface of the semiconductor substrate, the thickness direction of the semiconductor substrate
向に対して斜めとなる斜め領域,上部および底部を有すDiagonal area oblique to direction, with top and bottom
る段差部と、Step portion, 該段差部を含め前記半導体基板上に形成された絶縁膜An insulating film formed on the semiconductor substrate including the step portion
と、When, 該絶縁膜上であって、前記段差部の上方に形成された薄A thin film formed on the insulating film and above the step portion
膜抵抗とを有し、Having a membrane resistance, 前記斜め領域は、前記薄膜抵抗にレーザーを照射した際The oblique region is formed by irradiating a laser to the thin film resistor.
に該薄膜抵抗を透過したレーザーが該斜め領域にて反射The laser transmitted through the thin film resistor is reflected at the oblique area
して前記薄膜抵抗に到達するように設定されていることTo reach the thin film resistance
を特徴とする半導体装置。A semiconductor device characterized by the above-mentioned.
【請求項12】 半導体基板と、12. A semiconductor substrate, 該半導体基板の表面に形成され、該半導体基板の厚さ方Formed on the surface of the semiconductor substrate, the thickness direction of the semiconductor substrate
向に対して斜めとなる斜め領域と、An oblique area that is oblique to the direction, 該斜め領域を含め前記半導体基板上に形成された絶縁膜An insulating film formed on the semiconductor substrate including the oblique region
と、When, 該絶縁膜上であって、前記斜め領域の上方に形成されたOn the insulating film, formed above the diagonal region
薄膜抵抗とを有し、Having a thin film resistor, 前記斜め領域は、平面的に見てストライプ状に配置されThe oblique regions are arranged in a stripe shape when viewed in plan.
るとともに、前記薄膜抵抗にレーザーを照射した際に該When the thin film resistor is irradiated with a laser,
薄膜抵抗を透過したレーザーが該斜め領域にて反射してThe laser transmitted through the thin film resistor is reflected at the oblique area
前記薄膜抵抗に到達するように設定されていることを特It is characterized that it is set to reach the thin film resistance.
徴とする半導体装置。Semiconductor device.
【請求項13】 半導体基板と、13. A semiconductor substrate, 該半導体基板の表面に形成され、該半導体基板の厚さ方Formed on the surface of the semiconductor substrate, the thickness direction of the semiconductor substrate
向に対して斜めとなる斜め領域と、An oblique area that is oblique to the direction, 該斜め領域を含め前記半導体基板上に形成された絶縁膜An insulating film formed on the semiconductor substrate including the oblique region
と、When, 該絶縁膜上であって、前記斜め領域の上方に形成されたOn the insulating film, formed above the diagonal region
薄膜抵抗とを有し、Having a thin film resistor, 前記斜め領域により段差が形成され、この段差の上部おA step is formed by the oblique area, and the upper part of the step
よび底部が平面的に見て交互に配置されており、And the bottom are alternately arranged in a plan view, 前記斜め領域は、前記薄膜抵抗にレーザーを照射した際The oblique region is formed by irradiating a laser to the thin film resistor.
に該薄膜抵抗を透過したレーザーが該斜め領域にて反射The laser transmitted through the thin film resistor is reflected at the oblique area
して前記薄膜抵抗に到達するように設定されていることTo reach the thin film resistance
を特徴とする半導体装置。A semiconductor device characterized by the above-mentioned.
【請求項14】 半導体基板表面に、該半導体基板の厚
さ方向に対して斜めとなる斜め領域を形成する工程と、 前記半導体基板上に絶縁膜を形成する工程と、 該絶縁膜上であって、前記斜め領域上に薄膜抵抗を形成
する工程と、 前記薄膜抵抗にレーザーを照射して該薄膜抵抗の抵抗値
を調整する工程とを備え、 前記斜め領域は、前記抵抗値を調整する工程において、
前記薄膜抵抗を透過したレーザーが前記斜め領域で反射
して前記薄膜抵抗に到達するように形成されることを特
徴とする半導体装置の製造方法。
14. A step of forming, on the surface of the semiconductor substrate, an oblique region that is oblique to the thickness direction of the semiconductor substrate; a step of forming an insulating film on the semiconductor substrate; Forming a thin film resistor on the oblique area, and irradiating the thin film resistor with a laser to adjust a resistance value of the thin film resistor, wherein the oblique area adjusts the resistance value. At
A method of manufacturing a semiconductor device, wherein a laser transmitted through the thin film resistor is formed so as to be reflected by the oblique area and reach the thin film resistor.
【請求項15】 前記斜め領域は前記半導体基板の厚さ
方向に対して45度よりも大きく、かつ90度よりも小
さい角度に形成されることを特徴とする請求項14に記
載の半導体装置の製造方法
15. The semiconductor device according to claim 14 , wherein the oblique region is formed at an angle larger than 45 degrees and smaller than 90 degrees with respect to a thickness direction of the semiconductor substrate . Manufacturing method .
【請求項16】 前記斜め領域は、半導体装置の断面で
見たときに曲線状に形成されることを特徴とする請求項
14あるいは15に記載の半導体装置の製造方法
16. The semiconductor device according to claim 1, wherein the oblique region is formed in a curved shape when viewed in a cross section of the semiconductor device.
16. The method for manufacturing a semiconductor device according to 14 or 15 .
【請求項17】 前記斜め領域を形成する工程は、前記
半導体基板表面に段差部を形成する工程であって、この
工程により前記段差部の上部および底部およびこれら上
部、底部を接続する前記斜め領域を形成することを特徴
とする請求項14乃至16のいずれかに記載の半導体装
置の製造方法。
17. The step of forming the diagonal region is a step of forming a step on the surface of the semiconductor substrate. In this step, an upper part and a lower part of the step part and the diagonal region connecting the upper part and the bottom part are formed. the method of manufacturing a semiconductor device according to any one of claims 14 to 16, characterized by forming a.
【請求項18】 前記段差部を形成する工程により前記
斜め領域と前記上部との接続あるいは前記斜め領域と前
記底部との接続部の少なくとも一方は曲線状になだらか
に形成されることを特徴とする請求項17に記載の半導
体装置の製造方法
18. be smoothly formed on at least one of curved connecting portion between the bottom portion and the connection or the oblique region of the <br/> oblique area and the upper by the step of forming the stepped portion The method for manufacturing a semiconductor device according to claim 17 , wherein:
【請求項19】 前記斜め領域を形成する工程は、前記
半導体基板の表面に耐酸化性マスクを形成し、該耐酸化
性マスクにより覆われていない前記半導体基板表面を選
択的に酸化する選択酸化法によって形成するものである
請求項14乃至18のいずれかに記載の半導体装置の製
造方法。
19. The step of forming the oblique region includes forming an oxidation-resistant mask on a surface of the semiconductor substrate, and selectively oxidizing a surface of the semiconductor substrate that is not covered by the oxidation-resistant mask. The method for manufacturing a semiconductor device according to claim 14 , wherein the semiconductor device is formed by a method.
【請求項20】 前記斜め領域を形成する工程は、平面
的に見てストライプ状に形成されるものであり、また前
記レーザーはこのストライプに対して平行に走査して照
射するものである請求項14乃至19のいずれかに記載
の半導体装置の製造方法。
20. The step of forming the oblique region is performed in a stripe shape when viewed in a plan view, and the laser scans and irradiates the stripe in parallel. 20. The method of manufacturing a semiconductor device according to any one of 14 to 19 .
【請求項21】 前記斜め領域は前記半導体基板表面に
段差を形成することにより形成されるものであり、この
段差の上部と底部とが平面的に見て交互に配置されるも
のである請求項14乃至20のいずれかに記載の半導体
装置の製造方法。
21. The oblique region is formed by forming a step on the surface of the semiconductor substrate, and an upper portion and a bottom portion of the step are alternately arranged in a plan view. 21. The method of manufacturing a semiconductor device according to any one of 14 to 20 .
JP17236696A 1996-07-02 1996-07-02 Semiconductor device and method of manufacturing the same Expired - Lifetime JP3206435B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17236696A JP3206435B2 (en) 1996-07-02 1996-07-02 Semiconductor device and method of manufacturing the same
DE1997125850 DE19725850B4 (en) 1996-07-02 1997-06-18 Semiconductor device with a thin-film resistor and method for its production
US09/315,132 US6242792B1 (en) 1996-07-02 1999-05-20 Semiconductor device having oblique portion as reflection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17236696A JP3206435B2 (en) 1996-07-02 1996-07-02 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH1022452A JPH1022452A (en) 1998-01-23
JP3206435B2 true JP3206435B2 (en) 2001-09-10

Family

ID=15940581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17236696A Expired - Lifetime JP3206435B2 (en) 1996-07-02 1996-07-02 Semiconductor device and method of manufacturing the same

Country Status (2)

Country Link
JP (1) JP3206435B2 (en)
DE (1) DE19725850B4 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
JP4075228B2 (en) 1998-09-09 2008-04-16 株式会社デンソー Manufacturing method of semiconductor device
JP2001127167A (en) * 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Semiconductor device
JP2007027192A (en) * 2005-07-12 2007-02-01 Denso Corp Laser trimming method
JP5347422B2 (en) * 2008-10-16 2013-11-20 株式会社デンソー Semiconductor device
WO2023189109A1 (en) * 2022-03-28 2023-10-05 ローム株式会社 Electronic component and method for producing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594265A (en) * 1984-05-15 1986-06-10 Harris Corporation Laser trimming of resistors over dielectrically isolated islands
US4708747A (en) * 1986-10-16 1987-11-24 Harris Corporation Dielectric for laser trimming

Also Published As

Publication number Publication date
JPH1022452A (en) 1998-01-23
DE19725850B4 (en) 2007-04-05
DE19725850A1 (en) 1998-01-08

Similar Documents

Publication Publication Date Title
EP0041776B1 (en) Method of manufacturing a semiconductor device comprising an isolation structure
US6232647B1 (en) Air gap with borderless contact
JP3183851B2 (en) Semiconductor substrate and method of manufacturing the same
JP3156998B2 (en) Method for manufacturing semiconductor device
US5763309A (en) Self-aligned isolation and planarization process for memory array
EP0435187A2 (en) Method of fabricating a semiconductor device
KR20070046087A (en) Method for etching a layer on a substrate
US5648280A (en) Method for fabricating a bipolar transistor with a base layer having an extremely low resistance
US6242792B1 (en) Semiconductor device having oblique portion as reflection
US4299862A (en) Etching windows in thick dielectric coatings overlying semiconductor device surfaces
US4044454A (en) Method for forming integrated circuit regions defined by recessed dielectric isolation
JP3206435B2 (en) Semiconductor device and method of manufacturing the same
US7049225B2 (en) Method for manufacturing vias between conductive patterns utilizing etching mask patterns formed on the conductive patterns
US6809034B2 (en) Method of etching metallic thin film on thin film resistor
US5436193A (en) Method of fabricating a stacked active region laser array
US4692190A (en) Trimming of metal interconnection layer by selective migration of metal atoms by energy beams
US5981381A (en) Method of manufacturing a semiconductor memory device
KR100675962B1 (en) Shallow trench isolation filled with thermal oxide
US7067347B2 (en) Method of manufacturing optical semiconductor integrated circuit device
US4371890A (en) Tapering of oxidized polysilicon electrodes
KR20000075706A (en) Semiconductor and method relating to semiconductors
JP3840802B2 (en) Semiconductor device and manufacturing method thereof
US6087675A (en) Semiconductor device with an insulation film having emitter contact windows filled with polysilicon film
US4679306A (en) Self-aligned process for forming dielectrically isolating regions formed in semiconductor device
JPH09219535A (en) Manufacture of light emitting element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term