JP5346467B2 - 機能単位が読み出しポートを共有するデータ処理回路 - Google Patents
機能単位が読み出しポートを共有するデータ処理回路 Download PDFInfo
- Publication number
- JP5346467B2 JP5346467B2 JP2007531946A JP2007531946A JP5346467B2 JP 5346467 B2 JP5346467 B2 JP 5346467B2 JP 2007531946 A JP2007531946 A JP 2007531946A JP 2007531946 A JP2007531946 A JP 2007531946A JP 5346467 B2 JP5346467 B2 JP 5346467B2
- Authority
- JP
- Japan
- Prior art keywords
- functional unit
- register
- operation code
- write
- functional units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 15
- 230000009471 action Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Description
MADD R1、R2、R3、R4、R5、R6
によって表すことができる。
MADD R1、R2、R3、R4、R5、R6
によって表すことができる。
Claims (10)
- レジスタ・ファイルと、複数の機能単位群と、少なくとも1つの命令発行スロットとを備えるデータ処理回路であって、
前記レジスタ・ファイルは、複数の読み出しポート及び複数の書き込みポートを有し、
前記複数の機能単位群それぞれは、複数の機能単位、及び多重化回路を有し、各機能単位群内のそれぞれの機能単位は、少なくとも1つの前記読み出しポートを共有し、個々の前記書き込みポートに結合され、少なくとも1つの共有オペランドを用いてそれぞれの処理結果を前記書き込みポートに書き込むものであり、
前記多重化回路は、N個の機能単位を有している前記機能単位群内の機能単位間に結合され、M個の書き込みポートに接続されて、動作コードのそれぞれの値によって選択された機能単位から、前記書き込みポートのうちの前記個々の前記書き込みポートにM個の結果を供給するよう構成されるものであって、前記Nが3以上の整数かつ前記Mが2以上のNよりも小さな整数であり、
前記少なくとも1つの命令発行スロットは、レジスタ選択情報を前記複数の読み出しポートと前記複数の書き込みポートに供給し、また、機能単位群のそれぞれに対して別々に単一の動作コードを出力するものであり、
前記動作コードは、一度に動作を前記機能単位のうちの1つのみに行わせる一次動作コード、又は動作を同時に複数の機能単位に行わせる二次動作コードであり、
前記一次動作コードを受け取った機能単位群において、該機能単位群内の1つの機能単位が、該一次動作コードで示される処理の処理結果を対応する前記書き込みポートに対して生成し、
前記二次動作コードを受け取った機能単位群において、該機能単位群内の前記複数の機能単位は、前記少なくとも1つの共有オペランドを用いてそれぞれの動作を同時に行ない、該二次動作コードで示されるそれぞれの処理の処理結果を対応する前記書き込みポートに対して生成する、データ処理回路。 - 請求項1記載のデータ処理回路であって、前記機能単位群は、前記少なくとも1つの共有読み出しポートからの少なくとも1つの共有オペランドを含むオペランド・データを同時に受け取るよう結合されており、前記機能単位群は、個別の結果を書き込むために、前記書き込みポートのうちの少なくとも1つに結合されており、前記機能単位群は、前記動作コードを供給するための前記出力に供給されており、前記動作コードによって選択された動作をそれぞれが実行することによって前記動作コードに応答するよう構成されるデータ処理回路。
- 請求項1記載のデータ処理回路であって、前記複数の機能単位のうちの前記機能単位は、前記少なくとも1つの共有読み出しポートからの少なくとも1つの共有オペランドを用いて前記機能単位のうちの個別の機能単位が個別の動作を個別の更なる値それぞれに応じて実行するように前記動作コードのそれぞれの更なる値に応答するよう構成されており、前記機能単位のうちの前記個別の機能単位以外の、前記複数における前記機能単位は、前記少なくとも1つの共有読み出しポートからの少なくとも1つの共有オペランドを用いないで、前記個別の更なる値に応じて前記書き込みポートにおいて結果をもたらすデータ処理回路。
- 請求項1記載のデータ処理回路であって、前記少なくとも1つの共有読み出しポートは、2つの読み取りポートであって、前記二次動作コードの前記少なくとも1つの値に応じて前記複数の機能単位それぞれによって少なくとも2つのオペランドが前記2つの読み取りポートから用いられる2つの読み取りポートを有しているデータ処理回路。
- 請求項1記載のデータ処理回路であって、前記書き込みポートはそれぞれの結果語長を有しており、前記書き込みポートの少なくとも1つは、少なくとも更なる1つの書き込みポートの結果語長とは異なる結果語長を有しているデータ処理回路。
- 請求項5記載のデータ処理回路であって、前記レジスタ・ファイルは、前記書き込みポートのうちのそれぞれの書き込みポートに結合された複数の部分を備えており、各部分は、前記部分が結合されている前記書き込みポートの語長に対応する個別の語長のレジスタを有しているデータ処理回路。
- 請求項1記載のデータ処理回路であって、前記レジスタ・ファイルは、互いに異なる第1のビット・サイズ及び第2のビット・サイズをそれぞれ有する第1のレジスタ・ファイル部分及び第2のレジスタ・ファイル部分を備えており、前記書き込みポートは、第1のレジスタ・ファイル及び第2のレジスタ・ファイルそれぞれに結果を書き込むために第1の書き込みポート及び第2の書き込みポートを備えており、前記データ処理回路は、前記第1の書き込みポート及び前記第2の書き込みポートに結合されており、前記命令発行スロットに結合されており、更なる機能単位は、特定の動作に応じて結果をもたらし、前記第1のビット・サイズ及び前記第2のビット・サイズを備えた結果を表すバージョンを前記第1の書き込みポート及び前記第2の書き込みポートそれぞれに書き込むデータ処理回路。
- 請求項7記載のデータ処理回路であって、前記第1の複数のビット・サイズは、前記第2の複数のビット・サイズよりも少ないビットを有しており、前記第1のレジスタ・ファイル部分は更なる書き込みポートを有しており、前記第1の書き込みポート及び更なる書き込みポートは、前記発行スロットからのそれぞれのレジスタ選択コードを並列に受け取り、前記機能単位は、前記第1の書き込みポート及び前記更なる書き込みポートに結合された出力を有しており、前記更なる機能単位は、前記結果の最上位部分及び最下位部分を前記第1の書き込みポート及び前記更なる書き込みポートそれぞれに書き込むよう構成されたデータ処理回路。
- 請求項7記載のデータ処理回路であって、前記第2のレジスタ・ファイルのレジスタは、前記第1のレジスタ・ファイルのレジスタのビット・サイズの2倍のビット・サイズを有しているデータ処理回路。
- レジスタ・ファイルと、複数の機能単位群と、少なくとも1つの命令発行スロットを有するデータ処理回路を用いてコンピュータ・プログラムを実行する方法であって、
前記レジスタ・ファイルは、複数の読み出しポート及び複数の書き込みポートを有するものであり、
前記複数の機能単位群のそれぞれは、複数の機能単位、及び多重化回路を有し、各機能単位群内のそれぞれの機能単位は、少なくとも1つの前記読み出しポートを共有し、個々の前記書き込みポートに結合され、少なくとも1つの共有オペランドを用いてそれぞれの処理結果を前記書き込みポートに書き込むものであり、
前記多重化回路は、N個の機能単位を有している前記機能単位群内の機能単位間に結合され、M個の書込みポートに接続されて、動作コードのそれぞれの値によって選択された機能単位から、前記書き込みポートのうちの前記個々の前記書き込みポートにM個の結果を供給するよう構成されるものであって、前記Nが3以上の整数かつ前記Mが2以上のNよりも小さな整数であり、
前記少なくとも1つの命令発行スロットは、レジスタ選択情報を前記複数の読み出しポートと前記複数の書き込みポートに供給し、また、機能単位群のそれぞれに対して別々に単一の動作コードを出力するものであり、
前記少なくとも1つの命令発行スロットが、動作コード、オペランド・レジスタのアドレス、及び結果レジスタのアドレスを示す命令を発行する工程と、
前記オペランド・レジスタのアドレスを用いてレジスタを選択し、前記選択されたレジスタからのオペランドを供給する工程と
を備え、
前記動作コードは、動作を一度に前記機能単位のうちの1つのみに行わせる一次動作コード、又は動作を同時に複数の機能単位に行わせる二次動作コードであり、
前記一次動作コードを受け取った機能単位群において、該機能単位群内の1つの機能単位が、該一次動作コードで示される処理の処理結果を対応する前記書き込みポートに対して生成し、
前記二次動作コードを受け取った機能単位群において、該機能単位群内の前記複数の機能単位が、前記少なくとも1つの共有オペランドを用いてそれぞれの動作を同時に行い、前記方法は更に、
該二次動作コードで示されるそれぞれの処理の処理結果を対応する前記書き込みポートに対して生成することによって、それぞれの機能単位において複数の動作を同時に行う工程と、
前記それぞれの機能単位からのそれぞれの生成結果を、前記結果レジスタの前記アドレスによって選択されるそれぞれのレジスタに書き込む工程と、
を備える方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04104582.4 | 2004-09-22 | ||
EP04104582 | 2004-09-22 | ||
PCT/IB2005/053102 WO2006033078A2 (en) | 2004-09-22 | 2005-09-21 | Data processing circuit wherein functional units share read ports |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008513878A JP2008513878A (ja) | 2008-05-01 |
JP5346467B2 true JP5346467B2 (ja) | 2013-11-20 |
Family
ID=34929596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007531946A Active JP5346467B2 (ja) | 2004-09-22 | 2005-09-21 | 機能単位が読み出しポートを共有するデータ処理回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8108658B2 (ja) |
EP (1) | EP1794672B1 (ja) |
JP (1) | JP5346467B2 (ja) |
KR (1) | KR101311187B1 (ja) |
CN (1) | CN101027635A (ja) |
AT (1) | ATE456829T1 (ja) |
DE (1) | DE602005019180D1 (ja) |
WO (1) | WO2006033078A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8713286B2 (en) * | 2005-04-26 | 2014-04-29 | Qualcomm Incorporated | Register files for a digital signal processor operating in an interleaved multi-threaded environment |
US9402062B2 (en) * | 2007-07-18 | 2016-07-26 | Mediatek Inc. | Digital television chip, system and method thereof |
GB2451845B (en) * | 2007-08-14 | 2010-03-17 | Imagination Tech Ltd | Compound instructions in a multi-threaded processor |
GB2488985A (en) * | 2011-03-08 | 2012-09-19 | Advanced Risc Mach Ltd | Mixed size data processing operation with integrated operand conversion instructions |
KR102177871B1 (ko) * | 2013-12-20 | 2020-11-12 | 삼성전자주식회사 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
JP6237241B2 (ja) * | 2014-01-07 | 2017-11-29 | 富士通株式会社 | 処理装置 |
JP2021166010A (ja) * | 2020-04-08 | 2021-10-14 | 富士通株式会社 | 演算処理装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370623B1 (en) * | 1988-12-28 | 2002-04-09 | Philips Electronics North America Corporation | Multiport register file to accommodate data of differing lengths |
JPH0764789A (ja) * | 1993-08-25 | 1995-03-10 | Mitsubishi Electric Corp | 並列処理プロセッサおよびそのプロセッシングユニットならびにこの並列処理プロセッサの動作方法 |
JP3655403B2 (ja) * | 1995-10-09 | 2005-06-02 | 株式会社ルネサステクノロジ | データ処理装置 |
US6076154A (en) | 1998-01-16 | 2000-06-13 | U.S. Philips Corporation | VLIW processor has different functional units operating on commands of different widths |
US6219776B1 (en) | 1998-03-10 | 2001-04-17 | Billions Of Operations Per Second | Merged array controller and processing element |
EP1036359A2 (en) * | 1998-06-08 | 2000-09-20 | Koninklijke Philips Electronics N.V. | Processor with memory and data prefetch unit |
KR100345173B1 (ko) * | 2000-06-12 | 2002-07-24 | 주식회사 테크라프 | 폐전지 처리방법 |
WO2002005748A2 (en) | 2000-07-18 | 2002-01-24 | Cornell Research Foundation, Inc. | Medicinal uses of mu-opioid receptor agonists |
US20040014848A1 (en) | 2000-09-11 | 2004-01-22 | Kazuya Tanaka | Organic Hydrophicizing agent for aluminiferous metals |
EP1340142A2 (en) * | 2000-11-27 | 2003-09-03 | Koninklijke Philips Electronics N.V. | Data processing apparatus with many-operand instruction |
EP1346282A1 (en) * | 2000-12-11 | 2003-09-24 | Koninklijke Philips Electronics N.V. | Signal processing device and method for supplying a signal processing result to a plurality of registers |
EP1546869B1 (en) | 2002-09-24 | 2013-04-03 | Silicon Hive B.V. | Apparatus, method, and compiler enabling processing of load immediate isntructions in a very long instruction word processor |
US20040128475A1 (en) * | 2002-12-31 | 2004-07-01 | Gad Sheaffer | Widely accessible processor register file and method for use |
-
2005
- 2005-09-21 EP EP05801343A patent/EP1794672B1/en active Active
- 2005-09-21 JP JP2007531946A patent/JP5346467B2/ja active Active
- 2005-09-21 CN CNA2005800320526A patent/CN101027635A/zh active Pending
- 2005-09-21 DE DE602005019180T patent/DE602005019180D1/de active Active
- 2005-09-21 KR KR1020077006438A patent/KR101311187B1/ko active IP Right Grant
- 2005-09-21 US US11/575,501 patent/US8108658B2/en active Active
- 2005-09-21 WO PCT/IB2005/053102 patent/WO2006033078A2/en active Application Filing
- 2005-09-21 AT AT05801343T patent/ATE456829T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101311187B1 (ko) | 2013-09-26 |
WO2006033078A2 (en) | 2006-03-30 |
EP1794672A2 (en) | 2007-06-13 |
ATE456829T1 (de) | 2010-02-15 |
CN101027635A (zh) | 2007-08-29 |
US8108658B2 (en) | 2012-01-31 |
KR20070067687A (ko) | 2007-06-28 |
DE602005019180D1 (de) | 2010-03-18 |
JP2008513878A (ja) | 2008-05-01 |
WO2006033078A3 (en) | 2006-05-11 |
US20090070559A1 (en) | 2009-03-12 |
EP1794672B1 (en) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8069337B2 (en) | Methods and apparatus for dynamic instruction controlled reconfigurable register file | |
US7493474B1 (en) | Methods and apparatus for transforming, loading, and executing super-set instructions | |
EP0968463B1 (en) | Vliw processor processes commands of different widths | |
JP5346467B2 (ja) | 機能単位が読み出しポートを共有するデータ処理回路 | |
US6851041B2 (en) | Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor | |
US6948158B2 (en) | Retargetable compiling system and method | |
EP1658559B1 (en) | Instruction controlled data processing device and method | |
US6044451A (en) | VLIW processor with write control unit for allowing less write buses than functional units | |
EP1073951A1 (en) | Data processor with a configurable functional unit and method using such a data processor | |
US6601158B1 (en) | Count/address generation circuitry | |
US7574583B2 (en) | Processing apparatus including dedicated issue slot for loading immediate value, and processing method therefor | |
JP2011090592A (ja) | 情報処理装置とその命令デコーダ | |
KR20100092805A (ko) | 재구성 가능한 구조의 프로세서 | |
EP0982655A2 (en) | Data processing unit and method for executing instructions of variable lengths | |
JP5052713B2 (ja) | 条件付き命令を備えるベクトルデータプロセッサ | |
US7340591B1 (en) | Providing parallel operand functions using register file and extra path storage | |
JP5145659B2 (ja) | ベクトルリネーミング方式およびベクトル型計算機 | |
US20060095743A1 (en) | Vliw processor with copy register file | |
WO2005036384A2 (en) | Instruction encoding for vliw processors | |
JP5311008B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP2010020450A (ja) | 信号処理プロセッサ及び半導体装置 | |
KR20080052224A (ko) | SIMD/SISD/Row/Column 동작을 할 수있는 SIMD 병렬 프로세서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5346467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |