JP5336444B2 - Current switching circuit - Google Patents
Current switching circuit Download PDFInfo
- Publication number
- JP5336444B2 JP5336444B2 JP2010193518A JP2010193518A JP5336444B2 JP 5336444 B2 JP5336444 B2 JP 5336444B2 JP 2010193518 A JP2010193518 A JP 2010193518A JP 2010193518 A JP2010193518 A JP 2010193518A JP 5336444 B2 JP5336444 B2 JP 5336444B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- terminal
- constant current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、半導体集積回路の電流切り替え回路に関連し、特に回路電流のシャットダウン時における定電流源トランジスタの耐圧確保の技術に関するものである。 The present invention relates to a current switching circuit of a semiconductor integrated circuit, and more particularly to a technique for ensuring a withstand voltage of a constant current source transistor when a circuit current is shut down.
図11は、従来のレーザドライバ回路の構成例を示すブロック図である。このようなレーザドライバ回路については例えば非特許文献1に開示されている。レーザドライバ回路は、入力バッファ100と、CPC(Crossing Point Control)回路101と、プリバッファ102と、プリバッファ103と、ドライバー回路104と、バイアス制御(BIAS Control)回路105と、抵抗RIP,RINとからなる。図11において、IN,INBは入力端子、OUT,OUTBは出力端子、VB1は出力交差点制御(Output Crossing Control)端子、VB2は出力交差点基準(Output Crossing Reference)端子、VC1は変調電流制御(Modulation Current Control)端子、VC2はバイアス電流制御(Bias Current Control)端子、VD1,VD2は電源端子である。
FIG. 11 is a block diagram showing a configuration example of a conventional laser driver circuit. Such a laser driver circuit is disclosed in Non-Patent
図11に示したレーザドライバ回路では、入力端子IN,INBに入力された入力信号に応じた変調信号を出力することで、出力端子OUTとOUTBとの間に接続された半導体レーザ(不図示)を駆動する。また、バイアス制御回路105は、半導体レーザに供給するバイアス電流を制御する。このようなレーザドライバ回路では、レーザ動作と無関係に一定の電流を消費しており、低消費電力化が課題であった。
In the laser driver circuit shown in FIG. 11, a semiconductor laser (not shown) connected between the output terminals OUT and OUTB by outputting a modulation signal corresponding to the input signal input to the input terminals IN and INB. Drive. The
そこで、よく用いられる方法として、入力バッファ100やCPC回路101といった各機能ブロックに具備されている定電流回路に電流切り替え回路を設け、スタンバイ時に定電流回路をオフにしてレーザドライバ回路の消費電流をオフにする、いわゆるシャットダウン方法がある。
Therefore, as a commonly used method, a current switching circuit is provided in a constant current circuit provided in each functional block such as the
しかしながら、定電流回路の電流を完全に遮断したり、定電流回路を構成する定電流源トランジスタがオフ状態になるように定電流源トランジスタのベース電圧を低電圧に切り替えたりすると、定電流源トランジスタにかかる電圧が不安定になり、場合によっては耐圧オーバーにより定電流源トランジスタが破損する恐れがあった。 However, when the current of the constant current circuit is completely cut off, or when the base voltage of the constant current source transistor is switched to a low voltage so that the constant current source transistor constituting the constant current circuit is turned off, the constant current source transistor In some cases, the constant current source transistor may be damaged due to overvoltage.
本発明は、上記課題を解決するためになされたもので、レーザドライバ回路等の半導体集積回路の低消費電力化を実現するためのシャットダウン時において、定電流回路の定電流源トランジスタを破損せずに、安定的にシャットダウンを行うことができる電流切り替え回路を提供することを目的とする。 The present invention has been made to solve the above-described problem, and does not damage the constant current source transistor of the constant current circuit at the time of shutdown for realizing low power consumption of a semiconductor integrated circuit such as a laser driver circuit. Another object of the present invention is to provide a current switching circuit capable of performing stable shutdown.
本発明の電流切り替え回路は、エミッタフォロア回路と、このエミッタフォロア回路に定電流を供給する第1の定電流回路と、この第1の定電流回路をオン/オフすることが可能な第1のスイッチとを備え、前記エミッタフォロア回路は、ベースが信号入力端子に接続され、コレクタが第1の電源に接続され、エミッタが信号出力端子に接続された第1のトランジスタからなり、前記第1の定電流回路は、ベースが前記第1のスイッチの出力に接続され、コレクタが前記第1のトランジスタのエミッタに接続された第2のトランジスタと、第1の端子が前記第2のトランジスタのエミッタに接続され、第2の端子が第2の電源に接続された第1の抵抗と、第1の端子が前記第2のトランジスタのコレクタに接続され、第2の端子が前記第2の電源または前記第2のトランジスタのエミッタに接続された第1のリーク電流源とからなり、前記第1のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とするものである。 The current switching circuit of the present invention includes an emitter follower circuit, a first constant current circuit for supplying a constant current to the emitter follower circuit, and a first constant current circuit capable of turning on / off the first constant current circuit. The emitter follower circuit includes a first transistor having a base connected to a signal input terminal, a collector connected to a first power supply, and an emitter connected to a signal output terminal. The constant current circuit includes a second transistor having a base connected to the output of the first switch, a collector connected to the emitter of the first transistor, and a first terminal connected to the emitter of the second transistor. A first resistor connected to the second power source, a first terminal connected to a collector of the second transistor, and a second terminal connected to the second transistor. A first leakage current source connected to the source or the emitter of the second transistor, and the first switch has a normal operation current mode bias voltage during normal operation according to a control signal input from the outside. Is selected and output, and in standby mode, a standby current mode bias voltage is selected and output.
また、本発明の電流切り替え回路の1構成例は、さらに、前記第1のトランジスタのエミッタと前記第2のトランジスタのコレクタとの間に直列に挿入されたN(Nは1以上の整数)個のダイオードを備え、前記第1のトランジスタのエミッタは、第1の前記ダイオードのアノード及び第1の前記信号出力端子に接続され、第L(Lは1以上の整数で1〜N−1)の前記ダイオードのカソードは、第(L+1)の前記ダイオードのアノードと第(L+1)の前記信号出力端子出力とに接続され、第Nの前記ダイオードのカソードは、前記第2のトランジスタのコレクタと第(N+1)の前記信号出力端子と前記第1のリーク電流源の第1の端子とに接続されることを特徴とするものである。 Further, according to one configuration example of the current switching circuit of the present invention, N (N is an integer of 1 or more) inserted in series between the emitter of the first transistor and the collector of the second transistor. The emitter of the first transistor is connected to the anode of the first diode and the first signal output terminal, and the Lth (L is an integer of 1 or more and 1 to N-1). The cathode of the diode is connected to the anode of the (L + 1) th diode and the output of the (L + 1) th signal output terminal, and the cathode of the Nth diode is connected to the collector of the second transistor and the (( N + 1) and the first terminal of the first leak current source.
また、本発明の電流切り替え回路の1構成例は、さらに、前記エミッタフォロア回路の信号出力端子に接続された単相入力電流切り替え論理回路を備え、前記単相入力電流切り替え論理回路は、前記エミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とするものである。
また、本発明の電流切り替え回路の1構成例は、さらに、2つの前記エミッタフォロア回路の信号出力端子に接続された差動入力電流切り替え論理回路を備え、2つの前記エミッタフォロア回路は、正相信号入力用の第1のエミッタフォロア回路と、逆相信号入力用の第2のエミッタフォロア回路とからなり、前記第1のスイッチは、その出力を前記第1、第2のエミッタフォロア回路の各々に設けられた前記第2のトランジスタのベースに入力し、前記差動入力電流切り替え論理回路は、前記第1、第2のエミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とするものである。
In addition, one configuration example of the current switching circuit of the present invention further includes a single-phase input current switching logic circuit connected to a signal output terminal of the emitter follower circuit, and the single-phase input current switching logic circuit includes the emitter The output of the follower circuit is used as an input, and one power supply terminal is connected to a third power supply, and the logic circuit part or amplifier is connected to the other power supply terminal of the logic circuit part or amplifier. And a constant current source for supplying a constant current.
Further, one configuration example of the current switching circuit of the present invention further includes a differential input current switching logic circuit connected to the signal output terminals of the two emitter follower circuits, and the two emitter follower circuits have a positive phase The first emitter follower circuit for signal input and the second emitter follower circuit for reverse phase signal input are provided, and the first switch outputs the output of each of the first and second emitter follower circuits. The differential input current switching logic circuit receives the outputs of the first and second emitter follower circuits as inputs, and one power supply terminal is a third power supply. A logic circuit unit or an amplifier connected to the power source, a constant current source connected to the other power supply terminal of the logic circuit unit or the amplifier and supplying a constant current to the logic circuit unit or the amplifier; It is characterized in that Ranaru.
また、本発明の電流切り替え回路の1構成例において、前記単相入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とするものである。 In one configuration example of the current switching circuit according to the present invention, the single-phase input current switching logic circuit is a second constant current circuit that supplies a constant current to the logic circuit unit or the amplifier instead of the constant current source. And a second switch capable of turning on / off the second constant current circuit, wherein the second constant current circuit has a base connected to the output of the second switch, A third transistor having a collector connected to the other power supply terminal of the logic circuit unit or the amplifier, a first terminal connected to the emitter of the third transistor, and a second terminal connected to the fourth power supply And a second leak with the first terminal connected to the collector of the third transistor and the second terminal connected to the fourth power supply or the emitter of the third transistor. With current source The second switch selects and outputs a normal operation current mode bias voltage during normal operation and outputs a standby current mode bias voltage during standby according to a control signal input from the outside. It is characterized by this.
また、本発明の電流切り替え回路の1構成例において、前記差動入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とするものである。 In one configuration example of the current switching circuit of the present invention, the differential input current switching logic circuit is a second constant current circuit that supplies a constant current to the logic circuit unit or the amplifier instead of the constant current source. And a second switch capable of turning on / off the second constant current circuit, wherein the second constant current circuit has a base connected to the output of the second switch, A third transistor having a collector connected to the other power supply terminal of the logic circuit unit or the amplifier, a first terminal connected to the emitter of the third transistor, and a second terminal connected to the fourth power supply And a second leak with the first terminal connected to the collector of the third transistor and the second terminal connected to the fourth power supply or the emitter of the third transistor. With current source The second switch selects and outputs a normal operation current mode bias voltage during normal operation and outputs a standby current mode bias voltage during standby according to a control signal input from the outside. It is characterized by this.
また、本発明の電流切り替え回路の1構成例において、前記リーク電流源は、抵抗、または抵抗とこの抵抗に並列に接続された容量とからなることを特徴とするものである。
また、本発明の電流切り替え回路の1構成例において、前記リーク電流源は、ベースに固定のバイアス電圧が印加されたトランジスタと、一端がこのトランジスタのエミッタに接続された抵抗とからなることを特徴とするものである。
In one configuration example of the current switching circuit according to the present invention, the leakage current source includes a resistor or a resistor and a capacitor connected in parallel to the resistor.
In one configuration example of the current switching circuit of the present invention, the leak current source includes a transistor having a fixed bias voltage applied to a base and a resistor having one end connected to the emitter of the transistor. It is what.
本発明によれば、第1の定電流回路に第1のリーク電流源を設けたことにより、スタンバイ時に第2のトランジスタをオフにしても、第1のリーク電流源を流れるリーク電流のために第2のトランジスタのコレクタ−エミッタ間電圧はある一定値に固定される。したがって、第2のトランジスタの耐圧がこの一定値を満足するように設計すれば、第2のトランジスタを破損せずに、安定的にシャットダウンを行うことができる。本発明では、スタンバイ状態にしたときの消費電力自体は従来よりも若干増えるものの、第1の定電流回路を構成する定電流源トランジスタである第2のトランジスタに加わる電気的ストレスを僅かな部品の付加で軽減することができるため、第2のトランジスタが破壊されたり動作が不安定になったりすることを低コストで防ぐことができる。 According to the present invention, since the first leakage current source is provided in the first constant current circuit, the leakage current flowing through the first leakage current source can be reduced even when the second transistor is turned off during standby. The collector-emitter voltage of the second transistor is fixed to a certain value. Accordingly, if the breakdown voltage of the second transistor is designed to satisfy this constant value, the second transistor can be stably shut down without being damaged. In the present invention, although the power consumption itself in the standby state is slightly increased as compared with the prior art, the electrical stress applied to the second transistor, which is the constant current source transistor constituting the first constant current circuit, is slightly reduced. Since it can be reduced by addition, it is possible to prevent the second transistor from being damaged or unstable in operation at low cost.
また、本発明では、第1のトランジスタのエミッタと第2のトランジスタのコレクタとの間に直列にN個のダイオードを挿入することにより、電圧レベルの異なる信号を生成することができる。 In the present invention, signals having different voltage levels can be generated by inserting N diodes in series between the emitter of the first transistor and the collector of the second transistor.
また、本発明では、単相入力電流切り替え論理回路に第2の定電流回路を設け、第2の定電流回路に第2のリーク電流源を設けたことにより、第2の定電流回路を構成する定電流源トランジスタである第3のトランジスタを破損せずに、安定的にシャットダウンを行うことができる。 In the present invention, the second constant current circuit is configured by providing the second constant current circuit in the single-phase input current switching logic circuit and providing the second leak current source in the second constant current circuit. Therefore, the third transistor, which is a constant current source transistor, can be stably shut down without being damaged.
また、本発明では、差動入力電流切り替え論理回路に第2の定電流回路を設け、第2の定電流回路に第2のリーク電流源を設けたことにより、第2の定電流回路を構成する定電流源トランジスタである第3のトランジスタを破損せずに、安定的にシャットダウンを行うことができる。
なお、本発明は、バイポーラトランジスタの代わりにFETを用いても同様の効果がある。
In the present invention, the second constant current circuit is configured by providing the second constant current circuit in the differential input current switching logic circuit and providing the second leak current source in the second constant current circuit. Therefore, the third transistor, which is a constant current source transistor, can be stably shut down without being damaged.
Note that the present invention has the same effect even when an FET is used instead of the bipolar transistor.
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る電流切り替え回路の構成を示す回路図である。
本実施の形態の電流切り替え回路は、全体としてエミッタフォロア回路(以下、EF回路と称す)を構成しており、ベースが信号入力端子IN1に接続され、コレクタが第1の電源VCC1に接続され、エミッタが信号出力端子OUT1に接続されたトランジスタQ1と、コレクタがトランジスタQ1のエミッタに接続された定電流源トランジスタQ2と、定電流源トランジスタQ2のベースに与えるバイアス電圧を切り替えるスイッチSW1と、第1の端子が定電流源トランジスタQ2のエミッタに接続され、第2の端子が第2の電源VEE1に接続された抵抗RS1と、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が第2の電源VEE1に接続されたリーク電流源JREAK1とを有する。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a current switching circuit according to a first embodiment of the present invention.
The current switching circuit of the present embodiment as a whole constitutes an emitter follower circuit (hereinafter referred to as EF circuit), the base is connected to the signal input terminal IN1, the collector is connected to the first power supply VCC1, A transistor Q1 having an emitter connected to the signal output terminal OUT1, a constant current source transistor Q2 having a collector connected to the emitter of the transistor Q1, a switch SW1 for switching a bias voltage applied to the base of the constant current source transistor Q2, and a first Is connected to the emitter of the constant current source transistor Q2, the second terminal is connected to the second power source VEE1, the first terminal is connected to the collector of the constant current source transistor Q2, and the second terminal Has a leakage current source JREAK1 connected to the second power supply VEE1.
定電流源トランジスタQ2とスイッチSW1と抵抗RS1とリーク電流源JREAK1とは定電流回路を構成している。なお、リーク電流源とは、電流源として働き、かつ定電流回路のリーク電流を流すリークパスとしても働くことを意味している。
本実施の形態では、制御信号VCONT1によってスイッチSW1を切り替えることにより、トランジスタQ1,Q2を流れる電流の大きさを切り替えることができる。
The constant current source transistor Q2, the switch SW1, the resistor RS1, and the leak current source JREAK1 constitute a constant current circuit. Note that the leakage current source means that it functions as a current source and also functions as a leakage path through which the leakage current of the constant current circuit flows.
In the present embodiment, the magnitude of the current flowing through the transistors Q1 and Q2 can be switched by switching the switch SW1 with the control signal VCONT1.
すなわち、通常動作時には、スイッチSW1に通常動作電流モードバイアス電圧VCS1側を選択させる。これにより、定電流源トランジスタQ2のベースに通常動作電流モードバイアス電圧VCS1が与えられるので、定電流源トランジスタQ2がオンとなり、VCS1に応じた電流がトランジスタQ1,Q2を流れる。このとき、信号入力端子IN1に入力された信号は、信号出力端子OUT1から出力される。 That is, during normal operation, the switch SW1 is made to select the normal operation current mode bias voltage VCS1 side. As a result, the normal operation current mode bias voltage VCS1 is applied to the base of the constant current source transistor Q2, so that the constant current source transistor Q2 is turned on, and a current corresponding to VCS1 flows through the transistors Q1 and Q2. At this time, the signal input to the signal input terminal IN1 is output from the signal output terminal OUT1.
一方、スタンバイ時には、制御信号VCONT1によってスイッチSW1にスタンバイ電流モードバイアス電圧VOFF1側を選択させる(VCS1>VOFF1)。これにより、定電流源トランジスタQ2のベースにスタンバイ電流モードバイアス電圧VOFF1が与えられ、定電流源トランジスタQ2がオフとなるので、トランジスタQ1,Q2を流れる電流は通常動作時に比べて大幅に減少する。こうして、EF回路の低消費電力化を実現することができる。 On the other hand, at the time of standby, the control signal VCONT1 causes the switch SW1 to select the standby current mode bias voltage VOFF1 side (VCS1> VOFF1). As a result, the standby current mode bias voltage VOFF1 is applied to the base of the constant current source transistor Q2, and the constant current source transistor Q2 is turned off, so that the current flowing through the transistors Q1 and Q2 is greatly reduced as compared with the normal operation. Thus, low power consumption of the EF circuit can be realized.
本実施の形態では、EF回路の定電流回路にリーク電流源JREAK1を設けたことにより、スタンバイ時に定電流源トランジスタQ2をオフにしても、リーク電流源JREAK1を流れるリーク電流のために定電流源トランジスタQ2のコレクタ−エミッタ間電圧はある一定値に固定される。したがって、定電流源トランジスタQ2の耐圧がこの一定値を満足するように設計すれば、定電流源トランジスタQ2を破損せずに、安定的にシャットダウンを行うことができる。本実施の形態では、スタンバイ状態にしたときの消費電力自体は従来よりも若干増えるものの、僅かな部品の付加で定電流回路を構成する定電流源トランジスタQ2に加わる電気的ストレスを軽減することができるため、定電流源トランジスタQ2が破壊されたり動作が不安定になったりすることを低コストで防ぐことができる。 In the present embodiment, the leakage current source JREAK1 is provided in the constant current circuit of the EF circuit, so that even if the constant current source transistor Q2 is turned off during standby, the constant current source for the leakage current flowing through the leakage current source JREAK1. The collector-emitter voltage of the transistor Q2 is fixed at a certain value. Therefore, if the constant current source transistor Q2 is designed so that the breakdown voltage satisfies this constant value, the constant current source transistor Q2 can be stably shut down without being damaged. In the present embodiment, although the power consumption itself in the standby state is slightly increased as compared with the prior art, the electrical stress applied to the constant current source transistor Q2 constituting the constant current circuit can be reduced by adding a few components. Therefore, it is possible to prevent the constant current source transistor Q2 from being destroyed or unstable in operation at low cost.
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、トランジスタQ1,Q2と、スイッチSW1と、抵抗RS1と、リーク電流源JREAK1と、トランジスタQ1のエミッタと定電流源トランジスタQ2のコレクタとの間に直列に挿入されたN(Nは1以上の整数)個のダイオードD1〜DNとを有する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram showing a configuration of a current switching circuit according to the second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals.
The current switching circuit according to the present embodiment is inserted in series between the transistors Q1 and Q2, the switch SW1, the resistor RS1, the leak current source JREAK1, the emitter of the transistor Q1, and the collector of the constant current source transistor Q2. N (N is an integer of 1 or more) diodes D1 to DN.
トランジスタQ1のエミッタは、第1のダイオードD1のアノード及び第1の信号出力端子OUT1に接続される。第L(Lは1以上の整数で1〜N−1)のダイオードDLのカソードは、第(L+1)のダイオードのアノードと第(L+1)の信号出力端子出力OUT(L+1)とに接続される。第NのダイオードDNのカソードは、定電流源トランジスタQ2のコレクタと第(N+1)の信号出力端子OUT(N+1)とリーク電流源JREAK1の第1の端子とに接続される。
本実施の形態は、しばしば用いられるいわゆるシリーズゲートを用いた論理回路において、電圧レベルの異なる電圧をEF回路で生成する際に用いる。
The emitter of the transistor Q1 is connected to the anode of the first diode D1 and the first signal output terminal OUT1. The cathode of the Lth (L is an integer equal to or greater than 1 and 1 to N−1) diode DL is connected to the anode of the (L + 1) th diode and the (L + 1) th signal output terminal output OUT (L + 1). . The cathode of the Nth diode DN is connected to the collector of the constant current source transistor Q2, the (N + 1) th signal output terminal OUT (N + 1), and the first terminal of the leak current source JREAK1.
The present embodiment is used when a voltage having a different voltage level is generated by an EF circuit in a logic circuit using a so-called series gate which is often used.
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図3は本発明の第3の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第1の実施の形態において、リーク電流源JREAK1の代わりに、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が定電流源トランジスタQ2のエミッタに接続されたリーク電流源JREAK11を設けたものである。本実施の形態の効果は第1の実施の形態と同様である。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 3 is a circuit diagram showing a configuration of a current switching circuit according to the third embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals.
In the current switching circuit of the present embodiment, the first terminal is connected to the collector of the constant current source transistor Q2 and the second terminal is the constant current source instead of the leak current source JREAK1 in the first embodiment. A leakage current source JREAK11 connected to the emitter of the transistor Q2 is provided. The effect of this embodiment is the same as that of the first embodiment.
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図4は本発明の第4の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図2と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第2の実施の形態において、リーク電流源JREAK1の代わりに、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が定電流源トランジスタQ2のエミッタに接続されたリーク電流源JREAK11を設けたものである。本実施の形態の効果は第2の実施の形態と同様である。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing a configuration of a current switching circuit according to the fourth embodiment of the present invention. The same components as those in FIGS. 1 and 2 are denoted by the same reference numerals.
In the current switching circuit of the present embodiment, the first terminal is connected to the collector of the constant current source transistor Q2 in place of the leak current source JREAK1 in the second embodiment, and the second terminal is a constant current source. A leakage current source JREAK11 connected to the emitter of the transistor Q2 is provided. The effect of this embodiment is the same as that of the second embodiment.
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図5は本発明の第5の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同一の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、EF回路の後段に単相入力電流切り替え論理回路1を接続したものである。単相入力電流切り替え論理回路1の信号入力端子ID1は、EF回路の信号出力端子OUT1と接続されている。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. FIG. 5 is a circuit diagram showing a configuration of a current switching circuit according to the fifth embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals.
The current switching circuit of the present embodiment is a circuit in which the single-phase input current
単相入力電流切り替え論理回路1は、ベースが信号入力端子ID1に接続され、コレクタが信号出力端子OUT2Pに接続されたトランジスタQ3と、ベースに基準電圧VREF1が与えられ、コレクタが信号出力端子OUT2Nに接続されたトランジスタQ4と、第1の端子が第3の電源VCC2に接続され、第2の端子がトランジスタQ3のコレクタに接続された負荷抵抗RLP1と、第1の端子が第3の電源VCC2に接続され、第2の端子がトランジスタQ4のコレクタに接続された負荷抵抗RLN1と、第1の端子がトランジスタQ3,Q4のコレクタに接続され、第2の端子が第4の電源VEE2に接続された定電流源JL1とから構成される。トランジスタQ3,Q4と負荷抵抗RLP1,RLN1とは、論理回路部または増幅器を構成している。論理回路部または増幅器の一方の電源端子(負荷抵抗RLP1,RLN1の第1の端子)は、第3の電源VCC2に接続され、論理回路部または増幅器の他方の電源端子(トランジスタQ3,Q4のエミッタ)は、定電流源JL1に接続されている。
The single-phase input current
単相入力電流切り替え論理回路1は、EF回路の信号入力端子IN1に入力され信号出力端子OUT1から出力される単相信号を、差動信号に変換すると同時に、論理反転または増幅して差動信号出力端子OUT2P,OUT2Nから出力するものである。
The single-phase input current
なお、本実施の形態では、単相入力電流切り替え論理回路1を接続するEF回路として第1の実施の形態に示したものを用いているが、第2〜第4の実施の形態に示したEF回路を用いてもよいことは言うまでもない。
In this embodiment, the EF circuit connected to the single-phase input current
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図6は本発明の第6の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、正相信号入力用の第1のEF回路と、逆相信号入力用の第2のEF回路と、スイッチSW1と、差動入力電流切り替え論理回路2とを有する。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. FIG. 6 is a circuit diagram showing a configuration of a current switching circuit according to the sixth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIG.
The current switching circuit according to the present embodiment includes a first EF circuit for positive phase signal input, a second EF circuit for negative phase signal input, a switch SW1, and a differential input current switching logic circuit 2. Have.
正相信号入力用の第1のEF回路は、ベースが信号入力端子IN1Pに接続され、コレクタが第1の電源VCC1に接続され、エミッタが信号出力端子OUT1Pに接続されたトランジスタQ1と、コレクタがトランジスタQ1のエミッタに接続された定電流源トランジスタQ2と、第1の端子が定電流源トランジスタQ2のエミッタに接続され、第2の端子が第2の電源VEE1に接続された抵抗RS1と、第1の端子が定電流源トランジスタQ2のコレクタに接続され、第2の端子が第2の電源VEE1に接続されたリーク電流源JREAK1とを有する。 The first EF circuit for positive-phase signal input includes a transistor Q1 having a base connected to the signal input terminal IN1P, a collector connected to the first power supply VCC1, and an emitter connected to the signal output terminal OUT1P. A constant current source transistor Q2 connected to the emitter of the transistor Q1, a first terminal connected to the emitter of the constant current source transistor Q2, a second terminal connected to the second power source VEE1, and a first resistor RS1; The leakage current source JREAK1 has one terminal connected to the collector of the constant current source transistor Q2 and the second terminal connected to the second power supply VEE1.
逆相信号入力用の第2のEF回路は、ベースが信号入力端子IN1Nに接続され、コレクタが第1の電源VCC1に接続され、エミッタが信号出力端子OUT1Nに接続されたトランジスタQ5と、コレクタがトランジスタQ5のエミッタに接続された定電流源トランジスタQ6と、第1の端子が定電流源トランジスタQ6のエミッタに接続され、第2の端子が第2の電源VEE1に接続された抵抗RS2と、第1の端子が定電流源トランジスタQ6のコレクタに接続され、第2の端子が第2の電源VEE1に接続されたリーク電流源JREAK2とを有する。 The second EF circuit for reverse phase signal input includes a transistor Q5 having a base connected to the signal input terminal IN1N, a collector connected to the first power supply VCC1, an emitter connected to the signal output terminal OUT1N, and a collector connected to the signal output terminal OUT1N. A constant current source transistor Q6 connected to the emitter of the transistor Q5; a first terminal connected to the emitter of the constant current source transistor Q6; a second terminal connected to the second power source VEE1; The leakage current source JREAK2 has one terminal connected to the collector of the constant current source transistor Q6 and the second terminal connected to the second power supply VEE1.
本実施の形態では、スイッチSW1の出力が定電流源トランジスタQ2,Q6のベースに接続されている。スイッチSW1の動作は第1の実施の形態で説明したとおりであり、通常動作時にはスイッチSW1が通常動作電流モードバイアス電圧VCS1側を選択することにより、定電流源トランジスタQ2,Q6がオンとなり、スタンバイ時にはスイッチSW1がスタンバイ電流モードバイアス電圧VOFF1側を選択することにより、定電流源トランジスタQ2,Q6がオフとなる。 In the present embodiment, the output of the switch SW1 is connected to the bases of the constant current source transistors Q2 and Q6. The operation of the switch SW1 is as described in the first embodiment. In the normal operation, the switch SW1 selects the normal operation current mode bias voltage VCS1, thereby turning on the constant current source transistors Q2 and Q6, and the standby Sometimes, the switch SW1 selects the standby current mode bias voltage VOFF1 side, thereby turning off the constant current source transistors Q2 and Q6.
差動入力電流切り替え論理回路2は、ベースが信号入力端子ID1Pに接続され、コレクタが信号出力端子OUT2Pに接続されたトランジスタQ3と、ベースが信号入力端子IDINに接続され、コレクタが信号出力端子OUT2Nに接続されたトランジスタQ4と、第1の端子が第3の電源VCC2に接続され、第2の端子がトランジスタQ3のコレクタに接続された負荷抵抗RLP1と、第1の端子が第3の電源VCC2に接続され、第2の端子がトランジスタQ4のコレクタに接続された負荷抵抗RLN1と、第1の端子がトランジスタQ3,Q4のコレクタに接続され、第2の端子が第4の電源VEE2に接続された定電流源JL1とから構成される。 The differential input current switching logic circuit 2 includes a transistor Q3 having a base connected to the signal input terminal ID1P, a collector connected to the signal output terminal OUT2P, a base connected to the signal input terminal IDIN, and a collector connected to the signal output terminal OUT2N. Connected to the transistor Q4, a first terminal connected to the third power supply VCC2, a second terminal connected to the collector of the transistor Q3, and a first terminal connected to the third power supply VCC2. A load resistor RLN1 having a second terminal connected to the collector of the transistor Q4, a first terminal connected to the collectors of the transistors Q3 and Q4, and a second terminal connected to the fourth power source VEE2. And a constant current source JL1.
差動入力電流切り替え論理回路2の差動信号入力端子ID1P,IDINは、第1、第2のEF回路の差動信号出力端子OUT1P,OUT1Nと接続されている。
差動入力電流切り替え論理回路2は、第1、第2のEF回路の差動信号入力端子IN1P,IN1Nに入力され差動信号出力端子OUT1P,OUT1Nから出力される差動信号を、論理反転または増幅して差動信号出力端子OUT2P,OUT2Nから出力するものである。
The differential signal input terminals ID1P and IDIN of the differential input current switching logic circuit 2 are connected to the differential signal output terminals OUT1P and OUT1N of the first and second EF circuits.
The differential input current switching logic circuit 2 logically inverts the differential signals input to the differential signal input terminals IN1P and IN1N of the first and second EF circuits and output from the differential signal output terminals OUT1P and OUT1N. Amplified and output from the differential signal output terminals OUT2P and OUT2N.
本実施の形態では、第1、第2のEF回路の定電流回路にリーク電流源JREAK1,JREAK2を設けたことにより、定電流源トランジスタQ2,Q6を破損せずに、安定的にシャットダウンを行うことができる。こうして、本実施の形態では、差動信号を入力とするEF回路において、第1の実施の形態と同様の効果を得ることができる。 In this embodiment, by providing the leak current sources JREAK1 and JREAK2 in the constant current circuits of the first and second EF circuits, the constant current source transistors Q2 and Q6 are not damaged, and the shutdown is stably performed. be able to. Thus, in the present embodiment, the same effects as those of the first embodiment can be obtained in the EF circuit that receives differential signals.
なお、本実施の形態では、差動入力電流切り替え論理回路2を接続する第1、第2のEF回路として第1の実施の形態に示したものを用いているが、第2〜第4の実施の形態に示したEF回路を用いてもよいことは言うまでもない。 In the present embodiment, the first and second EF circuits connected to the differential input current switching logic circuit 2 are the same as those shown in the first embodiment. Needless to say, the EF circuit shown in the embodiment may be used.
[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。図7は本発明の第7の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図5と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第5の実施の形態において、単相入力電流切り替え論理回路1の代わりに、単相入力電流切り替え論理回路1aを設けたものである。
[Seventh Embodiment]
Next, a seventh embodiment of the present invention will be described. FIG. 7 is a circuit diagram showing a configuration of a current switching circuit according to the seventh embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS.
In the fifth embodiment, the current switching circuit of the present embodiment is provided with a single-phase input current switching logic circuit 1a instead of the single-phase input current
単相入力電流切り替え論理回路1aは、第5の実施の形態の単相入力電流切り替え論理回路1において、定電流源JL1の代わりに、定電流回路を設けたものである。この定電流回路は、コレクタがトランジスタQ3,Q4のエミッタに接続された定電流源トランジスタQ7と、定電流源トランジスタQ7のベースに与えるバイアス電圧を切り替えるスイッチSW2と、第1の端子が定電流源トランジスタQ7のエミッタに接続され、第2の端子が第4の電源VEE2に接続された抵抗RS3と、第1の端子が定電流源トランジスタQ7のコレクタに接続され、第2の端子が第4の電源VEE2に接続されたリーク電流源JREAK3とから構成される。
The single-phase input current switching logic circuit 1a is obtained by providing a constant current circuit instead of the constant current source JL1 in the single-phase input current
EF回路の動作は第1の実施の形態で説明したとおりである。本実施の形態では、制御信号VCONT2によってスイッチSW2を切り替えることにより、トランジスタQ3,Q4,Q7を流れる電流の大きさを切り替えることができる。
すなわち、通常動作時には、スイッチSW2に通常動作電流モードバイアス電圧VCS2側を選択させる。これにより、定電流源トランジスタQ7のベースに通常動作電流モードバイアス電圧VCS2が与えられるので、定電流源トランジスタQ7がオンとなり、VCS2に応じた電流がトランジスタQ3,Q4,Q7を流れる。
The operation of the EF circuit is as described in the first embodiment. In the present embodiment, the magnitude of the current flowing through the transistors Q3, Q4, and Q7 can be switched by switching the switch SW2 with the control signal VCONT2.
That is, at the time of normal operation, the switch SW2 is made to select the normal operation current mode bias voltage VCS2 side. As a result, the normal operation current mode bias voltage VCS2 is applied to the base of the constant current source transistor Q7, so that the constant current source transistor Q7 is turned on, and a current corresponding to VCS2 flows through the transistors Q3, Q4, Q7.
一方、スタンバイ時には、制御信号VCONT2によってスイッチSW2にスタンバイ電流モードバイアス電圧VOFF2側を選択させる(VCS2>VOFF2)。これにより、定電流源トランジスタQ7のベースにスタンバイ電流モードバイアス電圧VOFF2が与えられ、定電流源トランジスタQ7がオフとなるので、トランジスタQ3,Q4,Q7を流れる電流は通常動作時に比べて大幅に減少する。こうして、単相入力電流切り替え論理回路1aの低消費電力化を実現することができる。 On the other hand, at the time of standby, the control signal VCONT2 causes the switch SW2 to select the standby current mode bias voltage VOFF2 side (VCS2> VOFF2). As a result, the standby current mode bias voltage VOFF2 is applied to the base of the constant current source transistor Q7, and the constant current source transistor Q7 is turned off, so that the current flowing through the transistors Q3, Q4, and Q7 is greatly reduced as compared with the normal operation. To do. Thus, low power consumption of the single-phase input current switching logic circuit 1a can be realized.
本実施の形態では、単相入力電流切り替え論理回路1aの定電流回路にリーク電流源JREAK3を設けたことにより、定電流源トランジスタQ7を破損せずに、安定的にシャットダウンを行うことができる。 In the present embodiment, by providing the leak current source JREAK3 in the constant current circuit of the single-phase input current switching logic circuit 1a, the constant current source transistor Q7 can be stably shut down without being damaged.
[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。図8は本発明の第8の実施の形態に係る電流切り替え回路の構成を示す回路図であり、図1、図6と同様の構成には同一の符号を付してある。
本実施の形態の電流切り替え回路は、第6の実施の形態において、差動入力電流切り替え論理回路2の代わりに、差動入力電流切り替え論理回路2aを設けたものである。
[Eighth Embodiment]
Next, an eighth embodiment of the present invention will be described. FIG. 8 is a circuit diagram showing a configuration of a current switching circuit according to the eighth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS.
In the sixth embodiment, the current switching circuit of this embodiment is provided with a differential input current
差動入力電流切り替え論理回路2aは、第6の実施の形態の差動入力電流切り替え論理回路2において、定電流源JL1の代わりに、定電流回路を設けたものである。この定電流回路は、第7の実施の形態の単相入力電流切り替え論理回路1aにおける定電流回路と同じ構成なので、詳細な説明は省略する。本実施の形態では、リーク電流源JREAK3を含む定電流回路を設けたことにより、差動入力電流切り替え論理回路2aの低消費電力化を実現することができると共に、定電流源トランジスタQ7を破損せずに、安定的にシャットダウンを行うことができる。
なお、第7、第8の実施の形態において、リーク電流源JREAK3の第2の端子を定電流源トランジスタQ7のエミッタに接続するようにしてもよい。
The differential input current
In the seventh and eighth embodiments, the second terminal of the leak current source JREAK3 may be connected to the emitter of the constant current source transistor Q7.
[第9の実施の形態]
次に、本発明の第9の実施の形態について説明する。図9(A)、図9(B)は本発明の第9の実施の形態に係るリーク電流源の構成を示す回路図である。
本実施の形態は、第1〜第8の実施の形態で用いたリーク電流源JREAK1,JREAK2,JREAK3,JREAK11の具体例を示すものである。
[Ninth Embodiment]
Next, a ninth embodiment of the present invention will be described. FIGS. 9A and 9B are circuit diagrams showing the configuration of the leakage current source according to the ninth embodiment of the present invention.
This embodiment shows a specific example of the leak current sources JREAK1, JREAK2, JREAK3, and JREAK11 used in the first to eighth embodiments.
リーク電流源JREAK1,JREAK2,JREAK3,JREAK11は、図9(A)に示すように抵抗RJ1によって構成してもよいし、図9(B)に示すように抵抗RJ1と容量CJ1とを並列に接続したものによって構成してもよい。図9(A)の例では、抵抗RJ1の一端がリーク電流源の第1の端子となり、抵抗RJ1の他端がリーク電流源の第2の端子となる。図9(B)の例では、抵抗RJ1と容量CJ1との一方の接続点がリーク電流源の第1の端子となり、他方の接続点がリーク電流源の第2の端子となる。 The leak current sources JREAK1, JREAK2, JREAK3, and JREAK11 may be configured by a resistor RJ1 as shown in FIG. 9A, or a resistor RJ1 and a capacitor CJ1 are connected in parallel as shown in FIG. 9B. You may comprise by what did. In the example of FIG. 9A, one end of the resistor RJ1 is a first terminal of the leak current source, and the other end of the resistor RJ1 is a second terminal of the leak current source. In the example of FIG. 9B, one connection point between the resistor RJ1 and the capacitor CJ1 is the first terminal of the leakage current source, and the other connection point is the second terminal of the leakage current source.
リーク電流源の抵抗RJ1を流れる電流が、このリーク電流源と接続されている定電流源トランジスタのオン時に流れる電流の1/3以下になるように抵抗RJ1の値を設計すれば、十分な低消費電力化が実現できる。抵抗RJ1を流れる電流の上限をこのように定めた理由(すなわち、抵抗値の下限を定めた理由)は、定電流源トランジスタのオン時に流れる電流の1/3を超える電流を抵抗RJ1に流すと、消費電力削減のために定電流源トランジスタをオフにする効果が薄れてしまうためである。 If the value of the resistor RJ1 is designed so that the current flowing through the resistor RJ1 of the leak current source is equal to or less than 1/3 of the current flowing when the constant current source transistor connected to the leak current source is on, it is sufficiently low. Power consumption can be realized. The reason why the upper limit of the current flowing through the resistor RJ1 is determined in this way (that is, the reason why the lower limit of the resistance value is determined) is that when a current exceeding 1/3 of the current flowing when the constant current source transistor is turned on flows through the resistor RJ1. This is because the effect of turning off the constant current source transistor to reduce power consumption is reduced.
一方、抵抗RJ1の上限は、定電流源トランジスタのオフ抵抗(ベース−エミッタ間電圧がしきい値電圧以下のときのエミッタ−コレクタ間の抵抗)に対して相対的に決まり、オフ抵抗よりも1桁以上小さな抵抗値となるようにする。その理由は、抵抗RJ1の値が高過ぎると、定電流源トランジスタをオフにしたときに抵抗RJ1側に電気的ストレス(急激な印加電圧の上昇)が十分に分散せず、定電流源トランジスタに耐圧を超えて電圧が印加される恐れがあるためである。 On the other hand, the upper limit of the resistor RJ1 is determined relative to the off-resistance (resistance between the emitter and the collector when the base-emitter voltage is equal to or lower than the threshold voltage) of the constant current source transistor, and is 1 than the off-resistance. Make the resistance value smaller than the digit. The reason is that if the value of the resistor RJ1 is too high, when the constant current source transistor is turned off, the electrical stress (abrupt increase in applied voltage) is not sufficiently distributed to the resistor RJ1, and the constant current source transistor This is because the voltage may be applied beyond the withstand voltage.
[第10の実施の形態]
次に、本発明の第10の実施の形態について説明する。図10(A)、図10(B)は本発明の第10の実施の形態に係るリーク電流源の構成を示す回路図である。
本実施の形態は、第1〜第8の実施の形態で用いたリーク電流源JREAK1,JREAK2,JREAK3,JREAK11の別の具体例を示すものである。
[Tenth embodiment]
Next, a tenth embodiment of the present invention will be described. FIGS. 10A and 10B are circuit diagrams showing the configuration of a leakage current source according to the tenth embodiment of the present invention.
The present embodiment shows another specific example of the leak current sources JREAK1, JREAK2, JREAK3, and JREAK11 used in the first to eighth embodiments.
リーク電流源JREAK1,JREAK2,JREAK3,JREAK11は、図10(A)に示すように、トランジスタQJと、第1の端子がトランジスタQJのエミッタに接続された抵抗RJ2とから構成してもよい。トランジスタQJのベースには、固定のバイアス電圧が印加される。 As shown in FIG. 10A, the leak current sources JREAK1, JREAK2, JREAK3, and JREAK11 may include a transistor QJ and a resistor RJ2 having a first terminal connected to the emitter of the transistor QJ. A fixed bias voltage is applied to the base of the transistor QJ.
また、リーク電流源JREAK1,JREAK2,JREAK3,JREAK11は、図10(B)に示すように、トランジスタQJと、抵抗RJ2と、第1の端子がトランジスタQJのコレクタに接続され、第2の端子が抵抗RJ2の第2の端子に接続された容量CJ2とから構成してもよい。図10(A)、図10(B)の例では、トランジスタQJのコレクタがリーク電流源の第1の端子となり、抵抗RJ2の第2の端子がリーク電流源の第2の端子となる。 In addition, as shown in FIG. 10B, the leakage current sources JREAK1, JREAK2, JREAK3, and JREAK11 have a transistor QJ, a resistor RJ2, a first terminal connected to the collector of the transistor QJ, and a second terminal You may comprise from the capacity | capacitance CJ2 connected to the 2nd terminal of resistance RJ2. In the example of FIGS. 10A and 10B, the collector of the transistor QJ becomes the first terminal of the leak current source, and the second terminal of the resistor RJ2 becomes the second terminal of the leak current source.
本実施の形態においては、リーク電流源のトランジスタQJを流れる電流が、このリーク電流源と接続されている定電流源トランジスタのオン時に流れる電流の1/3以下になるように設計すれば、十分な低消費電力化が実現できる。
なお、第1〜第10の実施の形態では、バイポーラトランジスタを用いて説明したが、各実施の形態においてバイポーラトランジスタの代わりにFETを用いても同様の効果を得ることができる。
In this embodiment, it is sufficient if the current flowing through the leakage current source transistor QJ is designed to be 1/3 or less of the current flowing when the constant current source transistor connected to the leakage current source is turned on. Can achieve low power consumption.
Although the first to tenth embodiments have been described using bipolar transistors, similar effects can be obtained even if FETs are used instead of bipolar transistors in each embodiment.
本発明は、半導体集積回路の電流切り替え回路に適用することができる。 The present invention can be applied to a current switching circuit of a semiconductor integrated circuit.
1,1a…単相入力電流切り替え論理回路、2,2a…差動入力電流切り替え論理回路、Q1,Q2,Q3,Q4,Q5,Q6,Q7,QJ…トランジスタ、D1〜DN…ダイオード、RS1,RS2,RS3,RLP1,RLN1,RJ1,RJ2…抵抗、CJ1,CJ2…容量、SW1,SW2…スイッチ、JREAK1,JREAK2,JREAK3,JREAK11…リーク電流源、JL1…定電流源。
DESCRIPTION OF
Claims (8)
このエミッタフォロア回路に定電流を供給する第1の定電流回路と、
この第1の定電流回路をオン/オフすることが可能な第1のスイッチとを備え、
前記エミッタフォロア回路は、ベースが信号入力端子に接続され、コレクタが第1の電源に接続され、エミッタが信号出力端子に接続された第1のトランジスタからなり、
前記第1の定電流回路は、ベースが前記第1のスイッチの出力に接続され、コレクタが前記第1のトランジスタのエミッタに接続された第2のトランジスタと、第1の端子が前記第2のトランジスタのエミッタに接続され、第2の端子が第2の電源に接続された第1の抵抗と、第1の端子が前記第2のトランジスタのコレクタに接続され、第2の端子が前記第2の電源または前記第2のトランジスタのエミッタに接続された第1のリーク電流源とからなり、
前記第1のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 An emitter follower circuit;
A first constant current circuit for supplying a constant current to the emitter follower circuit;
A first switch capable of turning on / off the first constant current circuit;
The emitter follower circuit includes a first transistor having a base connected to a signal input terminal, a collector connected to a first power supply, and an emitter connected to a signal output terminal;
The first constant current circuit includes a second transistor having a base connected to the output of the first switch, a collector connected to the emitter of the first transistor, and a first terminal connected to the second transistor. A first resistor connected to the emitter of the transistor, a second terminal connected to a second power source, a first terminal connected to the collector of the second transistor, and a second terminal connected to the second power source And a first leakage current source connected to the emitter of the second transistor,
The first switch selects and outputs a normal operation current mode bias voltage during normal operation according to a control signal input from the outside, and selects and outputs a standby current mode bias voltage during standby. A current switching circuit.
さらに、前記第1のトランジスタのエミッタと前記第2のトランジスタのコレクタとの間に直列に挿入されたN(Nは1以上の整数)個のダイオードを備え、
前記第1のトランジスタのエミッタは、第1の前記ダイオードのアノード及び第1の前記信号出力端子に接続され、第L(Lは1以上の整数で1〜N−1)の前記ダイオードのカソードは、第(L+1)の前記ダイオードのアノードと第(L+1)の前記信号出力端子出力とに接続され、第Nの前記ダイオードのカソードは、前記第2のトランジスタのコレクタと第(N+1)の前記信号出力端子と前記第1のリーク電流源の第1の端子とに接続されることを特徴とする電流切り替え回路。 The current switching circuit according to claim 1,
And N (N is an integer of 1 or more) diodes inserted in series between the emitter of the first transistor and the collector of the second transistor,
The emitter of the first transistor is connected to the anode of the first diode and the first signal output terminal, and the cathode of the Lth diode (L is an integer of 1 or more and 1 to N-1) is , Connected to the anode of the (L + 1) th diode and the output of the (L + 1) th signal output terminal, the cathode of the Nth diode is the collector of the second transistor and the (N + 1) th signal A current switching circuit connected to an output terminal and a first terminal of the first leak current source.
さらに、前記エミッタフォロア回路の信号出力端子に接続された単相入力電流切り替え論理回路を備え、
前記単相入力電流切り替え論理回路は、前記エミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とする電流切り替え回路。 The current switching circuit according to claim 1 or 2,
Furthermore, a single-phase input current switching logic circuit connected to the signal output terminal of the emitter follower circuit,
The single-phase input current switching logic circuit has the output of the emitter follower circuit as an input, and one power supply terminal is connected to a third power supply, and the other power supply of the logic circuit section or amplifier A current switching circuit comprising a constant current source connected to a terminal and supplying a constant current to the logic circuit unit or the amplifier.
さらに、2つの前記エミッタフォロア回路の信号出力端子に接続された差動入力電流切り替え論理回路を備え、
2つの前記エミッタフォロア回路は、正相信号入力用の第1のエミッタフォロア回路と、逆相信号入力用の第2のエミッタフォロア回路とからなり、
前記第1のスイッチは、その出力を前記第1、第2のエミッタフォロア回路の各々に設けられた前記第2のトランジスタのベースに入力し、
前記差動入力電流切り替え論理回路は、前記第1、第2のエミッタフォロア回路の出力を入力とし、一方の電源端子が第3の電源に接続された論理回路部または増幅器と、この論理回路部または増幅器の他方の電源端子と接続され、前記論理回路部または増幅器に定電流を供給する定電流源とからなることを特徴とする電流切り替え回路。 The current switching circuit according to claim 1 or 2,
And a differential input current switching logic circuit connected to the signal output terminals of the two emitter follower circuits,
The two emitter follower circuits include a first emitter follower circuit for inputting a positive phase signal and a second emitter follower circuit for inputting a negative phase signal.
The first switch inputs its output to the base of the second transistor provided in each of the first and second emitter follower circuits,
The differential input current switching logic circuit has an output of the first and second emitter follower circuits as an input, and a logic circuit unit or an amplifier having one power supply terminal connected to a third power supply, and the logic circuit unit A current switching circuit comprising a constant current source connected to the other power supply terminal of the amplifier and supplying a constant current to the logic circuit unit or the amplifier.
前記単相入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、
前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、
前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 In the current switching circuit according to claim 3,
The single-phase input current switching logic circuit has a second constant current circuit for supplying a constant current to the logic circuit unit or the amplifier instead of the constant current source, and turns on / off the second constant current circuit. Having a second switch that can be turned off;
The second constant current circuit includes a third transistor having a base connected to the output of the second switch, a collector connected to the other power supply terminal of the logic circuit unit or the amplifier, and a first terminal A second resistor connected to an emitter of the third transistor, a second terminal connected to a fourth power source, a first terminal connected to a collector of the third transistor, and a second terminal; Comprises a second leakage current source connected to the fourth power source or the emitter of the third transistor,
The second switch selects and outputs a normal operation current mode bias voltage during normal operation according to a control signal input from the outside, and selects and outputs a standby current mode bias voltage during standby. A current switching circuit.
前記差動入力電流切り替え論理回路は、前記定電流源の代わりに、前記論理回路部または増幅器に定電流を供給する第2の定電流回路を有すると共に、この第2の定電流回路をオン/オフすることが可能な第2のスイッチを有し、
前記第2の定電流回路は、ベースが前記第2のスイッチの出力に接続され、コレクタが前記論理回路部または増幅器の他方の電源端子に接続された第3のトランジスタと、第1の端子が前記第3のトランジスタのエミッタに接続され、第2の端子が第4の電源に接続された第2の抵抗と、第1の端子が前記第3のトランジスタのコレクタに接続され、第2の端子が前記第4の電源または前記第3のトランジスタのエミッタに接続された第2のリーク電流源とからなり、
前記第2のスイッチは、外部から入力される制御信号に応じて、通常動作時には通常動作電流モードバイアス電圧を選択して出力し、スタンバイ時にはスタンバイ電流モードバイアス電圧を選択して出力することを特徴とする電流切り替え回路。 The current switching circuit according to claim 4, wherein
The differential input current switching logic circuit has a second constant current circuit for supplying a constant current to the logic circuit section or the amplifier instead of the constant current source, and turns on / off the second constant current circuit. Having a second switch that can be turned off;
The second constant current circuit includes a third transistor having a base connected to the output of the second switch, a collector connected to the other power supply terminal of the logic circuit unit or the amplifier, and a first terminal A second resistor connected to an emitter of the third transistor, a second terminal connected to a fourth power source, a first terminal connected to a collector of the third transistor, and a second terminal; Comprises a second leakage current source connected to the fourth power source or the emitter of the third transistor,
The second switch selects and outputs a normal operation current mode bias voltage during normal operation according to a control signal input from the outside, and selects and outputs a standby current mode bias voltage during standby. A current switching circuit.
前記リーク電流源は、抵抗、または抵抗とこの抵抗に並列に接続された容量とからなることを特徴とする電流切り替え回路。 The current switching circuit according to any one of claims 1 to 6,
The leakage current source includes a resistor or a resistor and a capacitor connected in parallel to the resistor.
前記リーク電流源は、ベースに固定のバイアス電圧が印加されたトランジスタと、一端がこのトランジスタのエミッタに接続された抵抗とからなることを特徴とする電流切り替え回路。 The current switching circuit according to any one of claims 1 to 6,
The current switching circuit according to claim 1, wherein the leakage current source comprises a transistor having a fixed bias voltage applied to a base and a resistor having one end connected to the emitter of the transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193518A JP5336444B2 (en) | 2010-08-31 | 2010-08-31 | Current switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193518A JP5336444B2 (en) | 2010-08-31 | 2010-08-31 | Current switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012054649A JP2012054649A (en) | 2012-03-15 |
JP5336444B2 true JP5336444B2 (en) | 2013-11-06 |
Family
ID=45907555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010193518A Expired - Fee Related JP5336444B2 (en) | 2010-08-31 | 2010-08-31 | Current switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5336444B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5764107B2 (en) * | 2012-10-04 | 2015-08-12 | 旭化成エレクトロニクス株式会社 | Differential amplifier circuit |
WO2023223468A1 (en) * | 2022-05-18 | 2023-11-23 | 日清紡マイクロデバイス株式会社 | Bias voltage generation circuit and electronic circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2656683B2 (en) * | 1991-08-29 | 1997-09-24 | 日本電気アイシーマイコンシステム株式会社 | Differential input circuit |
JPH05218544A (en) * | 1992-02-06 | 1993-08-27 | Fujitsu Ltd | Integrated optical transmitting and receiving circuit |
JPH06216666A (en) * | 1992-11-30 | 1994-08-05 | Sharp Corp | Differential amplifier |
JPH09162721A (en) * | 1995-12-06 | 1997-06-20 | Fujitsu Ltd | Current switching type logic circuit |
JP3713916B2 (en) * | 1997-08-29 | 2005-11-09 | ソニー株式会社 | Level shift circuit |
JPH11231954A (en) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | Internal power supply voltage generation circuit |
JP3665581B2 (en) * | 2001-03-08 | 2005-06-29 | 株式会社ケンウッド | Receiving machine |
JP2006067379A (en) * | 2004-08-27 | 2006-03-09 | Matsushita Electric Ind Co Ltd | High frequency power amplifier |
JP2007043444A (en) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
-
2010
- 2010-08-31 JP JP2010193518A patent/JP5336444B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012054649A (en) | 2012-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8643426B2 (en) | Voltage level shifter | |
US7295069B2 (en) | Differential amplifier circuit capable of reducing current consumption | |
JP2008079276A (en) | Voltage level conversion circuit and display device having the same | |
US7605609B1 (en) | Programmable level shifter | |
JP2004280704A (en) | Backflow prevention circuit of power supply device | |
JP2007174311A (en) | Voltage selecting circuit | |
JP2007129512A (en) | Power amplifier and its idling current setting circuit | |
JP5336444B2 (en) | Current switching circuit | |
TWI591968B (en) | Level shifter circuit applied to display apparatus | |
US9787310B2 (en) | Level-shifter circuit for low-input voltages | |
US20130222036A1 (en) | Voltage level converting circuit | |
JP2001111407A (en) | Integrated semiconductor circuit | |
JP5005970B2 (en) | Voltage control circuit and semiconductor integrated circuit having voltage control circuit | |
JP4883094B2 (en) | Level shift circuit, level shift circuit driving method, and semiconductor circuit device having level shift circuit | |
US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
JP4397697B2 (en) | Output circuit | |
JP5465548B2 (en) | Level shift circuit | |
JP2004032619A (en) | Operational amplifier circuit | |
JP2008211792A (en) | Output architecture for lcd panel column driver | |
JP5290651B2 (en) | Multifunctional driver circuit | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
JP2012156826A (en) | Comparator | |
US7675344B2 (en) | Level shifter | |
US8878762B2 (en) | Level shifter and source driver for liquid crystal display | |
JP2007088600A (en) | Driver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5336444 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |