JP5333830B2 - ヒストグラム作成装置 - Google Patents
ヒストグラム作成装置 Download PDFInfo
- Publication number
- JP5333830B2 JP5333830B2 JP2008281050A JP2008281050A JP5333830B2 JP 5333830 B2 JP5333830 B2 JP 5333830B2 JP 2008281050 A JP2008281050 A JP 2008281050A JP 2008281050 A JP2008281050 A JP 2008281050A JP 5333830 B2 JP5333830 B2 JP 5333830B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- comparison
- unit
- histogram
- bit shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Calculators And Similar Devices (AREA)
- Complex Calculations (AREA)
Description
データ範囲を複数の区間に分けて各区間に入るデータの出現度数を棒グラフの高さで表すヒストグラムを作成するヒストグラム作成装置であって、
比較データ格納部と比較データ加減算部を有し、ヒストグラムの閾値データが第1ビットシフト部を介して入力されるとともに前記ヒストグラムの閾値データが直接入力される比較データ生成部と、
解析対象となるデータと前記比較データ格納部に格納された比較データを比較して、比較結果として「0」または「1」を前記比較データ生成部に出力するデータ比較部と、
このデータ比較部から出力される「0」または「1」の比較結果を順にビットシフトさせて振り分け結果として「0」または「1」の2進数よりなる数列を出力する第2ビットシフト部とを具備し、
前記比較データ加減算部は、前記データ比較部の比較結果に基づき、前記比較データ格納部に格納された比較データと前記第1ビットシフト部を介して入力される閾値データとの加減算を行うことを特徴とする。
前記データは、パケット長であることを特徴とする。
前記第1ビットシフト部に入力される閾値データは、ヒストグラムの中央値であることを特徴とする。
前記各部は半導体集積回路で構成されていることを特徴とする。
12 比較データ生成部
12a 比較データ格納部
12b 比較データ加減算部
13 データ比較部
14 第2ビットシフト部
Claims (4)
- データ範囲を複数の区間に分けて各区間に入るデータの出現度数を棒グラフの高さで表すヒストグラムを作成するヒストグラム作成装置であって、
比較データ格納部と比較データ加減算部を有し、ヒストグラムの閾値データが第1ビットシフト部を介して入力されるとともに前記ヒストグラムの閾値データが直接入力される比較データ生成部と、
解析対象となるデータと前記比較データ格納部に格納された比較データを比較して、比較結果として「0」または「1」を前記比較データ生成部に出力するデータ比較部と、
このデータ比較部から出力される「0」または「1」の比較結果を順にビットシフトさせて振り分け結果として「0」または「1」の2進数よりなる数列を出力する第2ビットシフト部とを具備し、
前記比較データ加減算部は、前記データ比較部の比較結果に基づき、前記比較データ格納部に格納された比較データと前記第1ビットシフト部を介して入力される閾値データとの加減算を行うことを特徴とするヒストグラム作成装置。 - 前記データは、パケット長であることを特徴とする請求項1記載のヒストグラム作成装置。
- 前記第1ビットシフト部に入力される閾値データは、前記データ範囲の各区間における最大値の1/2の値であることを特徴とする請求項1または2に記載のヒストグラム作成装置。
- 前記各部は半導体集積回路で構成されていることを特徴とする請求項1〜3のいずれかに記載のヒストグラム作成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281050A JP5333830B2 (ja) | 2008-10-31 | 2008-10-31 | ヒストグラム作成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281050A JP5333830B2 (ja) | 2008-10-31 | 2008-10-31 | ヒストグラム作成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108340A JP2010108340A (ja) | 2010-05-13 |
JP5333830B2 true JP5333830B2 (ja) | 2013-11-06 |
Family
ID=42297714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008281050A Active JP5333830B2 (ja) | 2008-10-31 | 2008-10-31 | ヒストグラム作成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333830B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636028A (ja) * | 1992-07-17 | 1994-02-10 | Advantest Corp | ヒストグラム作成装置 |
-
2008
- 2008-10-31 JP JP2008281050A patent/JP5333830B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010108340A (ja) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5282159B2 (ja) | 光子計数装置および光子計数方法 | |
US7876873B2 (en) | Asynchronous ping-pong counter and thereof method | |
JP2011191178A (ja) | 時間幅測定装置 | |
CN106877983A (zh) | 适用前向纠错的通信链路性能分析器 | |
US7734672B2 (en) | Checking of a bit flow | |
US20150008940A1 (en) | Clock jitter and power supply noise analysis | |
Lai et al. | Tabular interpolation approach based on stable random projection for estimating empirical entropy of high-speed network traffic | |
JP5333830B2 (ja) | ヒストグラム作成装置 | |
Zhang et al. | FPGA implementation of Toeplitz hashing extractor for real time post-processing of raw random numbers | |
US20100325183A1 (en) | Checking of the skew constancy of a bit flow | |
CN107483053A (zh) | 实现高分辨率采样的方法、装置及计算机可读存储介质 | |
EP3462644B1 (en) | Measuring device and method for phase-coherent analysis of frequency-hopping signals | |
Pramod et al. | Fpga implementation of single bit error correction using crc | |
JP6454797B2 (ja) | 強フィルタリングの補償方法、装置及びコンピュータ記憶媒体 | |
CN108923884B (zh) | 一种pcs评估系统、方法、可读存储介质及终端 | |
JP5134026B2 (ja) | 誤り率測定装置及び方法 | |
US9800265B2 (en) | Data serialization circuit | |
CN108512656B (zh) | 一种高速足熵数字物理噪声源装置 | |
KR20120105615A (ko) | 색영역 판단 장치 및 이를 포함하는 영상 표시 장치 | |
CN113253972A (zh) | 一种lac中稀疏多项式乘法加速器的fpga实现方法 | |
JP5122348B2 (ja) | ランダムエラー評価方法及びその評価装置 | |
US8976186B2 (en) | Image processing apparatus and method thereof | |
JP5194067B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP2007202151A (ja) | ビット長のカウンタを備えた非同期式シリアルデータ伝送用の集積回路 | |
CN101359014B (zh) | 内建抖动测量电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |