JP5332590B2 - CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE - Google Patents

CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP5332590B2
JP5332590B2 JP2008325514A JP2008325514A JP5332590B2 JP 5332590 B2 JP5332590 B2 JP 5332590B2 JP 2008325514 A JP2008325514 A JP 2008325514A JP 2008325514 A JP2008325514 A JP 2008325514A JP 5332590 B2 JP5332590 B2 JP 5332590B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
transistor
current
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008325514A
Other languages
Japanese (ja)
Other versions
JP2010148312A (en
Inventor
悠 渡口
伸也 清水
雄介 道下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008325514A priority Critical patent/JP5332590B2/en
Publication of JP2010148312A publication Critical patent/JP2010148312A/en
Application granted granted Critical
Publication of JP5332590B2 publication Critical patent/JP5332590B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、DC/DCコンバータすなわちある入力電圧を所望の出力電圧に変換するスイッチング電源における過電流を検出する電流検出回路に係り、特に、インダクタおよび負荷にエネルギーを供給するスイッチング素子(出力トランジスタ)として機能するP型MOSトランジスタが飽和領域に達しない状態で過電流を検出することが可能な電流検出回路および該電流検出回路を用いたスイッチング電源ならびに電子機器を提供することを目的とする。   The present invention relates to a current detection circuit that detects an overcurrent in a DC / DC converter, that is, a switching power supply that converts a certain input voltage into a desired output voltage, and more particularly, a switching element (output transistor) that supplies energy to an inductor and a load. It is an object of the present invention to provide a current detection circuit capable of detecting an overcurrent in a state where a P-type MOS transistor functioning as a state does not reach a saturation region, a switching power supply using the current detection circuit, and an electronic device.

スイッチング電源は、負荷に接続され所望のDC電圧を出力する端子と入力する電源電圧との間、もしくは負荷に接続され所望のDC電圧を出力する端子と接地との間にスイッチング素子を設け、そのスイッチング素子を制御することにより所望のDC電圧を維持する。そして、負荷が短絡した場合などの異常時に、過電流が流れてスイッチング素子が破壊してしまうのを防止するために、過電流検出回路により過電流が流れたことを検出し、その検出信号(過電流検出信号)によりスイッチング素子に流れる電流を制御することにより破壊から保護するようにしている。   The switching power supply is provided with a switching element between a terminal connected to a load and outputting a desired DC voltage and an input power supply voltage, or between a terminal connected to a load and outputting a desired DC voltage, and a ground. A desired DC voltage is maintained by controlling the switching element. Then, in order to prevent the overcurrent from flowing and destroying the switching element at the time of abnormality such as when the load is short-circuited, the overcurrent detection circuit detects that the overcurrent has flowed, and the detection signal ( The current flowing through the switching element is controlled by an overcurrent detection signal) to protect against destruction.

図5は、過電流検出回路を備えた降圧DC/DCコンバータの一例を示す図である。
同図に示したDC/DCコンバータ10は、P型MOSトランジスタからなる出力トランジスタ(スイッチング素子)M1と、N型MOSトランジスタを用いた整流用スイッチM2と、出力トランジスタM1のON/OFFタイミングを制御する制御回路11と、出力トランジスタM1を過電流に起因する破壊から保護するために該出力トランジスタM1に流れる過電流を検出する過電流検出回路20と、インダクタL1と、コンバータの出力容量Coutから構成される。
FIG. 5 is a diagram illustrating an example of a step-down DC / DC converter including an overcurrent detection circuit.
The DC / DC converter 10 shown in the figure controls an output transistor (switching element) M1 composed of a P-type MOS transistor, a rectifying switch M2 using an N-type MOS transistor, and ON / OFF timing of the output transistor M1. A control circuit 11 for detecting the overcurrent flowing through the output transistor M1 in order to protect the output transistor M1 from destruction caused by the overcurrent, an inductor L1, and an output capacitance Cout of the converter. Is done.

ここで、制御回路11は、DC/DCコンバータの出力電圧Voutが一定となるように出力トランジスタM1と整流用スイッチM2のゲートに制御信号を入力する。また、ソースが電源電圧に接続された出力トランジスタM1(P型MOSトランジスタ)は、ゲートに入力された制御回路11からの制御信号に応じてON/OFFを繰り返して発振出力を出力する。また、インダクタL1および出力容量Coutは、出力トランジスタ(P型MOSトランジスタ)M1の発振出力を平滑して直流電圧Voutとして出力するための平滑回路を構成している。   Here, the control circuit 11 inputs a control signal to the gates of the output transistor M1 and the rectifying switch M2 so that the output voltage Vout of the DC / DC converter becomes constant. The output transistor M1 (P-type MOS transistor) whose source is connected to the power supply voltage repeats ON / OFF according to the control signal from the control circuit 11 input to the gate, and outputs an oscillation output. The inductor L1 and the output capacitance Cout constitute a smoothing circuit for smoothing the oscillation output of the output transistor (P-type MOS transistor) M1 and outputting it as a DC voltage Vout.

過電流検出回路20は、電源電圧と接続された出力電流検出用抵抗24と、一端が出力電流検出用抵抗24と接続され、他端が接地された定電流源22と、電源電圧と、出力トランジスタ(P型MOSトランジスタ)M1とインダクタL1との接続点(以下「節点B」という)との間に直列に接続されたP型MOSトランジスタM3,M4と、反転入力端子が出力電流検出用抵抗24と定電流源22との接続点(以下「節点A」という)に接続され、非反転入力端子がP型MOSトランジスタM3のソースとP型MOSトランジスタM4のドレインの接続点に接続され、出力端子が制御回路11の入力端子に接続された過電流検出出力用比較器21と、出力トランジスタ(P型MOSトランジスタ)M1のゲートに入力される信号を反転出力するインバータ23とから構成される。   The overcurrent detection circuit 20 includes an output current detection resistor 24 connected to a power supply voltage, a constant current source 22 having one end connected to the output current detection resistor 24 and the other end grounded, a power supply voltage, and an output. P-type MOS transistors M3 and M4 connected in series between a connection point (hereinafter referred to as “node B”) between the transistor (P-type MOS transistor) M1 and the inductor L1, and an inverting input terminal serving as an output current detection resistor 24 and the constant current source 22 are connected to a connection point (hereinafter referred to as “node A”), and a non-inverting input terminal is connected to a connection point between the source of the P-type MOS transistor M3 and the drain of the P-type MOS transistor M4. An overcurrent detection output comparator 21 whose terminal is connected to the input terminal of the control circuit 11 and a signal input to the gate of the output transistor (P-type MOS transistor) M1 are inverted and output. And an inverter 23 that.

P型MOSトランジスタM3のゲートには出力トランジスタ(P型MOSトランジスタ)M1のゲートに入力される信号と同じ信号が入力され、その信号を反転出力するインバータ23の出力は、P型MOSトランジスタM4のゲートに入力されている。   The same signal as that inputted to the gate of the output transistor (P-type MOS transistor) M1 is inputted to the gate of the P-type MOS transistor M3, and the output of the inverter 23 which inverts and outputs the signal is the output of the P-type MOS transistor M4. It is input to the gate.

出力トランジスタ(P型MOSトランジスタ)M1がオンしているとき、P型MOSトランジスタM3はオンし、P型MOSトランジスタM4はオフする。逆に、出力トランジスタ(P型MOSトランジスタ)M1がオフしているときは、P型MOSトランジスタM3もオフし、P型MOSトランジスタM4はオンする。   When the output transistor (P-type MOS transistor) M1 is on, the P-type MOS transistor M3 is on and the P-type MOS transistor M4 is off. Conversely, when the output transistor (P-type MOS transistor) M1 is off, the P-type MOS transistor M3 is also off and the P-type MOS transistor M4 is on.

この構成により、出力トランジスタ(P型MOSトランジスタ)M1がオンしているときは、P型MOSトランジスタM3がオンし、P型MOSトランジスタM4がオフしているため、節点Bの電圧が過電流検出出力用比較器21の非反転入力端子に入力される。一方、出力トランジスタ(P型MOSトランジスタ)M1がオフしているときは、P型MOSトランジスタM3がオフし、P型MOSトランジスタM4がオンしているため、電源電圧が過電流検出出力用比較器21の非反転入力端子に入力される。
その結果、出力トランジスタ(P型MOSトランジスタ)M1がオンしているときにだけ、節点Aの電圧と節点Bの電圧が過電流検出出力用比較器21によって比較される。
With this configuration, when the output transistor (P-type MOS transistor) M1 is on, the P-type MOS transistor M3 is on and the P-type MOS transistor M4 is off. It is entered into the non-inverting input terminal of the output comparator 21. On the other hand, when the output transistor (P-type MOS transistor) M1 is off, the P-type MOS transistor M3 is off and the P-type MOS transistor M4 is on, so that the power supply voltage is an overcurrent detection output comparator. 21 is input to the non-inverting input terminal.
As a result, the voltage at the node A and the voltage at the node B are compared by the overcurrent detection output comparator 21 only when the output transistor (P-type MOS transistor) M1 is on.

また、定電流源22が流す電流値をIrefとすると、出力電流検出用抵抗24にはIrefの電流が流れ、この電流と出力電流検出用抵抗24の抵抗値に応じた電圧が出力電流検出用抵抗24の両端に生じる。この電圧が過電流検出レベルを決めるリミット電圧Vlimrefとなる。   If the current value flowing through the constant current source 22 is Iref, the current Iref flows through the output current detection resistor 24, and a voltage corresponding to the current and the resistance value of the output current detection resistor 24 is used for output current detection. It occurs at both ends of the resistor 24. This voltage becomes the limit voltage Vlimref that determines the overcurrent detection level.

また、出力トランジスタM1がオンすると、出力電流Ioutと出力トランジスタM1のオン抵抗に応じた電圧が電源電圧を基準に電圧降下し節点Bに生じる。そして、出力トランジスタM1に流れる電流が過電流となると、節点Bに生じる電圧が節点Aの電圧を下回るため、過電流検出出力用比較器21はローレベル(過電流検出信号)を出力し、該過電流検出信号を制御回路11に入力する。これにより、制御回路11は出力トランジスタM1に過電流が流れたとして出力トランジスタM1をオフする。またこのときの電流値をリミット電流とする。   When the output transistor M1 is turned on, a voltage corresponding to the output current Iout and the on-resistance of the output transistor M1 drops with respect to the power supply voltage and is generated at the node B. When the current flowing through the output transistor M1 becomes an overcurrent, the voltage generated at the node B is lower than the voltage at the node A. Therefore, the overcurrent detection output comparator 21 outputs a low level (overcurrent detection signal). An overcurrent detection signal is input to the control circuit 11. As a result, the control circuit 11 turns off the output transistor M1, assuming that an overcurrent has flowed through the output transistor M1. The current value at this time is defined as a limit current.

出力電流検出抵抗24と出力トランジスタM1のオン抵抗はそれぞれ異なる温度・電圧依存性を持つ。このためリミット電流は様々にばらつくことになる。この問題を回避するための構造が、特許文献1に開示されている。   The on-resistances of the output current detection resistor 24 and the output transistor M1 have different temperature / voltage dependencies. For this reason, the limit current varies in various ways. A structure for avoiding this problem is disclosed in Patent Document 1.

図6は、特許文献1の図3に開示された公知の回路図であり、スイッチ12に加えてレプリカ素子32を用いることにより、オン抵抗の変動を実質的に打ち消す構造を導入した電流センス回路を示す図である。同図において、レプリカ素子32のオン抵抗がスイッチ12の1/K倍であったとすると、IswitchをK倍した電流値がIsenseに流れることになる。逆に考えると、Isenseを1/K倍した電流値がIswitchに流れることになる。   FIG. 6 is a known circuit diagram disclosed in FIG. 3 of Patent Document 1, and a current sense circuit that introduces a structure that substantially cancels on-resistance variation by using a replica element 32 in addition to the switch 12. FIG. In the figure, if the on-resistance of the replica element 32 is 1 / K times that of the switch 12, a current value obtained by multiplying Iswitch by K will flow to Isense. In other words, a current value obtained by multiplying Isense by 1 / K flows to Isswitch.

図7は、図6の構造を導入した過電流検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)の回路を示す図である。
図5と異なる部分は、出力電流検出用抵抗24の代わりに、出力トランジスタM1と同じP型MOSトランジスタで構成されるモニタ用トランジスタM5を設けている点である。このモニタ用トランジスタM5のソースには電源電圧が、ゲートには出力トランジスタM1のゲートに入力される信号が、ドレインには定電流源22と過電流検出出力用比較器21の反転入力端子が、それぞれ接続されている。ここで、モニタ用トランジスタM5のサイズは出力トランジスタM1の1/Nに設定されている。
FIG. 7 is a diagram showing a circuit of a step-down DC / DC converter (switching power supply) including an overcurrent detection circuit in which the structure of FIG. 6 is introduced.
The difference from FIG. 5 is that a monitoring transistor M5 composed of the same P-type MOS transistor as the output transistor M1 is provided instead of the output current detection resistor 24. The source of the monitor transistor M5 is the power supply voltage, the gate is the signal input to the gate of the output transistor M1, the drain is the constant current source 22 and the inverting input terminal of the overcurrent detection output comparator 21, Each is connected. Here, the size of the monitoring transistor M5 is set to 1 / N of the output transistor M1.

この構成において、出力トランジスタM1がオンすると、モニタ用トランジスタM5にはIrefの電流が流れ、この電流とモニタ用トランジスタM5のオン抵抗に応じて、モニタ用トランジスタM5の両端に生じるリミット電圧Vlimrefも変動するため、リミット電流は常にIrefの電流値のN倍となり、オン抵抗の変動を実質的に打ち消すことができる。   In this configuration, when the output transistor M1 is turned on, a current Iref flows through the monitor transistor M5, and the limit voltage Vlimref generated at both ends of the monitor transistor M5 varies according to this current and the on-resistance of the monitor transistor M5. Therefore, the limit current is always N times the current value of Iref, and the on-resistance variation can be substantially canceled.

特開2006−109689号公報JP 2006-106989 A

しかし、図7の過電流検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)10の場合、出力トランジスタM1のゲート−ソース間電圧が低下すると、出力トランジスタM1のドレイン電流は図8に図示するように減少する。   However, in the case of the step-down DC / DC converter (switching power supply) 10 having the overcurrent detection circuit of FIG. 7, when the gate-source voltage of the output transistor M1 decreases, the drain current of the output transistor M1 is illustrated in FIG. To decrease.

ここで、図8は、出力トランジスタM1におけるドレイン電流(縦軸)とソース−ドレイン間電圧(横軸)の関係を示す図であり、ゲート−ソース間電圧が低下すると、図中の矢印で示すように、出力トランジスタM1のドレイン電流は減少することを示している。   Here, FIG. 8 is a diagram showing the relationship between the drain current (vertical axis) and the source-drain voltage (horizontal axis) in the output transistor M1, and is indicated by an arrow in the figure when the gate-source voltage decreases. As shown, the drain current of the output transistor M1 decreases.

このため、図8に示すように、ゲート−ソース間電圧が低下した場合、出力トランジスタM1が飽和領域に達してしまうため、出力電流Ioutを増加してもドレイン電流はリミット電流まで達しなくなる。 Therefore, as shown in FIG. 8, a gate - if the source voltage is decreased, the output transistor M1 will reach the saturation region, the drain current is also increased output current Iout that a not reach the limit current .

この問題を解消するためには、ゲート?ソース間電圧の低下によるドレイン電流の低下に対してドレイン電流がリミット電流を下回った場合、リミット電流を下げることで、常に出力トランジスタが飽和領域に達しないうちにリミット電流を超えた電流が流れたことを検出するようにすればよい。
すなわち、図7の過電流検出回路を備えた降圧DC/DCコンバータ10に対して、電源電圧の低下に伴ってモニタ用トランジスタM5のオン抵抗が増加することを考えると、前記リミット電圧がある値よりも低下しないようにするための回路構成を採用すればよいことがわかる。
To solve this problem, if the drain current falls below the limit current due to the drain current drop due to the gate-source voltage drop, the output transistor does not always reach the saturation region by lowering the limit current. It is only necessary to detect that a current exceeding the limit current has flowed .
In other words, considering that the on-resistance of the monitoring transistor M5 increases as the power supply voltage decreases with respect to the step-down DC / DC converter 10 including the overcurrent detection circuit of FIG. 7, the limit voltage has a certain value. It can be seen that it is sufficient to employ a circuit configuration for preventing the deterioration.

そこで、本発明は、DC/DCコンバータすなわちある入力電圧を所望の出力電圧に変換するスイッチング電源技術において、電源電圧が低下した場合であっても、インダクタや負荷にエネルギーを供給するスイッチング素子(出力トランジスタ)として機能するP型MOSトランジスタが飽和領域に達しない状態でリミット電流を超えた電流が流れたことを検出可能とする電流検出回路および該電流検出回路を用いたスイッチング電源ならびに電子機器を提供することを目的とする。 Therefore, the present invention provides a DC / DC converter, that is, a switching power supply technology for converting a certain input voltage into a desired output voltage, and a switching element (output) that supplies energy to an inductor or a load even when the power supply voltage drops. Provided is a current detection circuit capable of detecting that a current exceeding a limit current has passed without a P-type MOS transistor functioning as a transistor reaching a saturation region, a switching power supply using the current detection circuit, and an electronic device The purpose is to do.

請求項1の発明は、上記目的と達成するために、出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる電流を検出する電流検出回路であって、電源電圧と接地電圧との間に接続された、MOSトランジスタで構成されるモニタ用トランジスタおよび基準電流を生成する第1の定電流源と、前記第1の定電流源により生成される基準電流と前記モニタ用トランジスタのオン抵抗の値によって規定される第1のリミット電圧と、前記出力トランジスタとして機能するMOSトランジスタがオンしているときのドレイン電圧とを比較することにより、所定のリミット電流を超えた電流が流れたことを検出して検出信号を出力する比較器と、前記第1のリミット電圧に上限または下限値を設定する手段とを備え、前記第1のリミット電圧に上限または下限値を設定する手段は、前記電源電圧から該電源電圧に依存しない電圧を生成し、該電源電圧に依存しない電圧に基づいて第2のリミット電圧を生成し、該第2のリミット電圧を前記第1のリミット電圧の上限または下限値とするものであり、前記比較器は前記出力トランジスタとして機能するMOSトランジスタが飽和領域に達することなく線形領域にある状態で前記検出信号を出力するようにしたことを特徴とする。 The invention of claim 1, in order to achieve the above object, a current detection circuit for detecting a current flowing to the load via the MOS transistor which functions as an output transistor, connected between the power supply voltage and a ground voltage Further, it is defined by a monitoring transistor composed of MOS transistors, a first constant current source for generating a reference current, a reference current generated by the first constant current source, and a value of an on-resistance of the monitoring transistor. The first limit voltage to be detected is compared with the drain voltage when the MOS transistor functioning as the output transistor is turned on to detect and detect that a current exceeding a predetermined limit current flows. comprising a comparator for outputting a signal, and means for setting an upper limit or the lower limit value to said first limit voltage, the first Limi A means for setting an upper limit or a lower limit for the second voltage, generating a voltage independent of the power supply voltage from the power supply voltage, generating a second limit voltage based on the voltage independent of the power supply voltage, Is set to the upper limit or lower limit value of the first limit voltage, and the comparator outputs the detection signal in a state where the MOS transistor functioning as the output transistor is in the linear region without reaching the saturation region. It is characterized by output.

また、請求項2の発明において、前記第1のリミット電圧に上限または下限値を設定する手段は前記電源電圧と接地電圧の間に設けられた抵抗,ダイオード結合されたMOSトランジスタ,第2の定電流源からなる直列回路と、ゲートが前記ダイオード結合したMOSトランジスタのゲートに、ドレインが前記第1の定電流源に、ソースが前記モニタ用トランジスタに、それぞれ接続されたMOSトランジスタとを有することを特徴としている。 Further, in the invention of claim 2, means for setting the upper or lower limit value to the first limit voltage, the resistance provided between the power supply voltage and a ground voltage, a diode coupled MOS transistors, the second A series circuit composed of a constant current source, a gate connected to the gate of the diode-coupled MOS transistor, a drain connected to the first constant current source, and a source connected to the monitor transistor It is characterized by.

また、請求項3の発明は、出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる電流を検出する電流検出回路であって、電源電圧と接地電圧との間に接続された、MOSトランジスタで構成されるモニタ用トランジスタおよび基準電流を生成する第1の定電流源と、前記第1の定電流源により生成される基準電流と前記モニタ用トランジスタのオン抵抗の値によって規定される第1のリミット電圧と、前記電源電圧から生成した前記電源電圧に依存しない電圧である第2のリミット電圧と、前記第1のリミット電圧と前記第2のリミット電圧の高い方もしくは低い方と前記出力トランジスタとして機能するMOSトランジスタがオンしているときのドレイン電圧とを比較することにより、所定のリミット電流を超えた電流が流れたことを検出して検出信号を出力する少なくとも3つの入力を有する比較器を備え、前記比較器は前記出力トランジスタとして機能するMOSトランジスタが飽和領域に達することなく線形領域にある状態で前記検出信号を出力するようにしたことを特徴とする。さらに、請求項4の発明は、前記第1のリミット電圧は、前記モニタ用トランジスタと前記第1の定電流源との接続点から得、前記第2のリミット電圧は、前記電源電圧と接地電圧の間に接続された抵抗と第2の定電流源の接続点から得ることを特徴としている。 Further, the invention of claim 3, a current detecting circuit for detecting a current flowing to the load via the MOS transistor which functions as an output transistor, connected between a power supply voltage and a ground voltage, a MOS transistor Monitoring transistor and a first constant current source for generating a reference current, a first limit defined by a reference current generated by the first constant current source and a value of an on-resistance of the monitoring transistor Functions as a voltage, a second limit voltage generated from the power supply voltage and not dependent on the power supply voltage, a higher or lower one of the first limit voltage and the second limit voltage, and the output transistor by comparing the drain voltage when the MOS transistor is turned on to, electrostatic exceeds a predetermined limit current Comprising a comparator having at least three inputs and outputs a detection signal by detecting that flows, the comparator the state in the linear region without MOS transistor which functions as the output transistor has reached the saturation region A detection signal is output . Further, in the invention of claim 4, the first limit voltage is obtained from a connection point between the monitoring transistor and the first constant current source, and the second limit voltage is the power supply voltage and the ground voltage. It is characterized in that it is obtained from the connection point of the resistor connected between the second constant current source and the second constant current source.

本発明のスイッチング電源は、上記電流検出回路を、出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる電流を検出するために用いたスイッチング電源であり、本発明に係る電子機器は、上記スイッチング電源を用いた電子機器である。 A switching power supply according to the present invention is a switching power supply that uses the current detection circuit to detect a current flowing through a load via a MOS transistor that functions as an output transistor. The electronic device according to the present invention includes the switching power supply described above. Is an electronic device using

本発明によれば、電源電圧が低下した場合にも出力トランジスタが線形領域にある状態でリミット電流を検出可能とする電流検出回路およびそれを用いたスイッチング電源ならびに電子機器を提供することができる。 According to the present invention, it is possible to provide a current detection circuit capable of detecting a limit current in a state where an output transistor is in a linear region even when a power supply voltage is lowered, a switching power supply using the current detection circuit, and an electronic device.

(実施例)
以下、本発明に係る電流検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)の実施例を、図面を用いて詳細に説明する。
(Example)
Hereinafter, embodiments of a step-down DC / DC converter (switching power supply) including a current detection circuit according to the present invention will be described in detail with reference to the drawings.

(第1の実施例)
図1は、本発明の第1の実施例に係る電流検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)10のブロック図である。
図1に示す本発明の第1の実施例に係る降圧DC/DCコンバータ(スイッチング電源)10は、上述した図7の検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)10に対して、電源電圧と節点A間の電圧がある一定の電圧値よりも低下しなくなるようにするための回路構成を具備していることを特徴とする。
(First embodiment)
FIG. 1 is a block diagram of a step-down DC / DC converter (switching power supply) 10 including a current detection circuit according to a first embodiment of the present invention.
The step-down DC / DC converter (switching power supply) 10 according to the first embodiment of the present invention shown in FIG. 1 is different from the step-down DC / DC converter (switching power supply) 10 provided with the detection circuit of FIG. A circuit configuration for preventing the voltage between the power supply voltage and the node A from dropping below a certain voltage value is provided.

すなわち、図1に示す降圧DC/DCコンバータ(スイッチング電源)10は、図7に対して、モニタ用トランジスタM5と定電流源22との間に介装され、ソースが過電流検出出力用比較器21の反転入力端子に接続されたP型MOSトランジスタM6と、P型MOSトランジスタM6のゲートにゲートが接続され、ダイオード接続を形成しているP型MOSトランジスタM7と、一端が接地され他端がP型MOSトランジスタM7のドレインに接続された、前記定電流源22が生成する電流Irefに等しい電流Iref2を生成する定電流源25と、一端が電源電圧に接続され他端がP型MOSトランジスタM7のソースに接続された抵抗26が追加されており、これらの追加された回路構成により、電源電圧と節点A間の電圧がある一定の電圧値よりも低下しないようになっている。   That is, the step-down DC / DC converter (switching power supply) 10 shown in FIG. 1 is interposed between the monitoring transistor M5 and the constant current source 22 with respect to FIG. 7, and the source is an overcurrent detection output comparator. A P-type MOS transistor M6 connected to the inverting input terminal 21; a P-type MOS transistor M7 having a gate connected to the gate of the P-type MOS transistor M6 and forming a diode connection; and one end grounded and the other end A constant current source 25 for generating a current Iref2 equal to the current Iref generated by the constant current source 22 connected to the drain of the P-type MOS transistor M7, one end connected to the power supply voltage, and the other end for the P-type MOS transistor M7 The resistor 26 connected to the source of the power source is added, and the circuit between the power source voltage and the node A can be obtained by these added circuit configurations. The voltage does not drop below a constant voltage value.

ここで、P型MOSトランジスタM6とP型MOSトランジスタM7のサイズは等しいものとする。   Here, it is assumed that the sizes of the P-type MOS transistor M6 and the P-type MOS transistor M7 are equal.

P型MOSトランジスタM7が飽和領域で動作しているとき、トランジスタM7のゲートにはVcc−R26×Iref2−VthM7の電位が発生している。ここで、Vccは電源電圧、R26は抵抗26の抵抗値、Iref2は定電流源25が流す電流値、VthM7はP型MOSトランジスタM7の閾値電圧である。   When the P-type MOS transistor M7 operates in the saturation region, a potential of Vcc−R26 × Iref2−VthM7 is generated at the gate of the transistor M7. Here, Vcc is a power supply voltage, R26 is a resistance value of the resistor 26, Iref2 is a current value supplied by the constant current source 25, and VthM7 is a threshold voltage of the P-type MOS transistor M7.

電源電圧Vccが低下するに伴ってモニタ用トランジスタM5のオン抵抗が増加し電源電圧Vccと節点A間の電圧が大きくなり(図2(a)の(X)参照)、節点Aの電圧が電源電圧の低下よりもより急激に低下する。すると、P型MOSトランジスタM6におけるゲート−ソース間電圧が低下していき、ある時点でトランジスタM6が飽和領域で動作するようになる。   As the power supply voltage Vcc decreases, the on-resistance of the monitor transistor M5 increases, and the voltage between the power supply voltage Vcc and the node A increases (see (X) in FIG. 2A). It drops more rapidly than the voltage drops. Then, the gate-source voltage in the P-type MOS transistor M6 decreases, and the transistor M6 operates in the saturation region at a certain time.

トランジスタM6が飽和領域になると、節点Aの電圧は、P型MOSトランジスタM6のドレイン電圧であるため、このとき節点Aの電圧は、Vcc−R26×Iref2−VthM7+VthM6となる。(−R26×Iref2−VthM7+VthM6)は一定であるから、それ以降、節点Aの電圧はVccの低下と同じ値だけ低下するようになる、すなわち電源電圧Vccが低下しトランジスタM6が飽和領域になった後は、電源電圧Vccと節点A間の電圧は一定になる(電源電圧を基準とした電源電圧基準でいうと節点Aの電圧が一定)。ここで、VthM6はP型MOSトランジスタM6の閾値電圧である。   When the transistor M6 is in the saturation region, the voltage at the node A is the drain voltage of the P-type MOS transistor M6. At this time, the voltage at the node A is Vcc−R26 × Iref2−VthM7 + VthM6. Since (−R26 × Iref2−VthM7 + VthM6) is constant, the voltage at the node A thereafter decreases by the same value as the decrease in Vcc, that is, the power supply voltage Vcc decreases and the transistor M6 enters the saturation region. Thereafter, the voltage between the power supply voltage Vcc and the node A becomes constant (the voltage at the node A is constant in terms of the power supply voltage based on the power supply voltage). Here, VthM6 is a threshold voltage of the P-type MOS transistor M6.

従って、トランジスタM6が飽和領域になる以前は、節点Aの電圧はモニタ用トランジスタM5におけるオン抵抗の増大作用により電源電圧Vccの低下よりもより急激に低下するが、電源電圧Vccが低下しトランジスタM6が飽和領域になった後は、節点Aの電圧の低下は電源電圧Vccの低下によるものとなり、電源電圧Vccの低下と同じ値だけ低下する(電源電圧を基準とした電源電圧基準でいうと一定電圧)ようになる(図2(b)の「図1回路のVlimref変動」参照)。   Therefore, before the transistor M6 enters the saturation region, the voltage at the node A decreases more rapidly than the decrease in the power supply voltage Vcc due to the increase in the on-resistance in the monitoring transistor M5, but the power supply voltage Vcc decreases and the transistor M6 decreases. After the voltage reaches the saturation region, the decrease in the voltage at the node A is caused by the decrease in the power supply voltage Vcc and decreases by the same value as the decrease in the power supply voltage Vcc (constant in terms of the power supply voltage based on the power supply voltage). (Refer to “Vlimref fluctuation in FIG. 1 circuit” in FIG. 2B).

電源電圧基準で考えると、接点Aの電圧はトランジスタM6が飽和領域になる以前は電源電圧の低下につれてトランジスタM5のオン抵抗の増大作用により低下するが、トランジスタM6が飽和領域になると一定電圧になるということができる。これにより、リミット電圧をある値よりも低下しないようにすることができ、その結果、リミット電流を低下させることが可能になる。   Considering the power supply voltage reference, the voltage at the contact A decreases as the power supply voltage decreases before the transistor M6 enters the saturation region, but decreases due to the increase in the on-resistance of the transistor M5. It can be said. As a result, the limit voltage can be prevented from decreasing below a certain value, and as a result, the limit current can be decreased.

(第2の実施例)
次に、課題を解決するための第2の実施例を説明する。
図3は、本発明の第2の実施例に係る電流検出回路を備えた降圧DC/DCコンバータ(スイッチング電源)10のブロック図である。ここで、図1における構成と同様の構成に対しては同じ符号を用いる。
(Second embodiment)
Next, a second embodiment for solving the problem will be described.
FIG. 3 is a block diagram of a step-down DC / DC converter (switching power supply) 10 including a current detection circuit according to the second embodiment of the present invention. Here, the same code | symbol is used with respect to the structure similar to the structure in FIG.

図3に示す第2の実施例に係る降圧DC/DCコンバータ(スイッチング電源)10が、上述した図7に示す電流検出回路を備えた降圧DC/DCコンバータ10と異なる点は、電流Iref2を発生させる定電流源25と、一端が電源電圧に接続され他端が定電流源25に接続された抵抗26と、過電流検出出力用比較器21に反転入力端子が一つ追加されている点である。   The step-down DC / DC converter (switching power supply) 10 according to the second embodiment shown in FIG. 3 is different from the step-down DC / DC converter 10 having the current detection circuit shown in FIG. 7 described above to generate a current Iref2. A constant current source 25, a resistor 26 having one end connected to the power supply voltage and the other end connected to the constant current source 25, and an inverting input terminal added to the overcurrent detection output comparator 21. is there.

抵抗26と定電流源25との接続点(以下「節点C」という)に過電流検出出力用比較器21に追加された反転入力端子が接続されている。   An inverting input terminal added to the overcurrent detection output comparator 21 is connected to a connection point (hereinafter referred to as “node C”) between the resistor 26 and the constant current source 25.

ここで、定電流源25の電流値は定電流源22の電流値と等しいとする。また、過電流検出出力用比較器21は節点Aと節点Cに発生する電圧のうちどちらか大きいほうをスイッチング出力電圧と比較する機能を持つものとする。   Here, it is assumed that the current value of the constant current source 25 is equal to the current value of the constant current source 22. Further, the overcurrent detection output comparator 21 has a function of comparing the larger of the voltages generated at the node A and the node C with the switching output voltage.

節点AにはIrefとモニタ用トランジスタM5のオン抵抗に応じた電圧が発生する。また、節点Cには抵抗26と電流Iref2に応じた電圧が常時発生している。ここで、電源電圧が低下するとモニタ用トランジスタM5のオン抵抗が増加するため、節点Aの電圧は下がり始める。
一方、第1の実施例で説明したのと同様の理由により、抵抗26の両端に現れる電圧(すなわち電源電圧と節点C間の電圧)は一定である(図4(a)参照)。尚、電源電圧の低下に伴う節点Cの電圧の低下率は、図4(b)から明らかなように、電源電圧の低下に伴う節点Aの電源電圧の低下率よりも少ない量で低下していることが分かる。
A voltage corresponding to Iref and the on-resistance of the monitoring transistor M5 is generated at the node A. Further, a voltage corresponding to the resistor 26 and the current Iref2 is constantly generated at the node C. Here, when the power supply voltage decreases, the on-resistance of the monitoring transistor M5 increases, so the voltage at the node A starts to decrease.
On the other hand, for the same reason as described in the first embodiment, the voltage appearing at both ends of the resistor 26 (that is, the voltage between the power supply voltage and the node C) is constant (see FIG. 4A). As is apparent from FIG. 4B, the rate of decrease in the voltage at the node C due to the decrease in the power supply voltage decreases by a smaller amount than the rate of decrease in the power supply voltage at the node A due to the decrease in the power supply voltage. I understand that.

これにより、図4(b)に示すように、節点Aの電圧と節点Cの電圧とが交差する点が現れる。節点Aの電圧は電源電圧Vccの低下に伴ってトランジスタM5のオン抵抗増大作用により電源電圧の低下より急激に低下していくが、ある時点で節点Aの電圧と節点Cの電圧とが交差し、比較の対象となる電圧が節点Cでの電圧(電源電圧の低下と同様の低下(電源電圧を基準とした電源電圧基準でいうと一定電圧))に切り替わることによって、比較対象となる電圧が切り替わる。   As a result, as shown in FIG. 4B, a point where the voltage at the node A and the voltage at the node C cross each other appears. The voltage at the node A decreases more rapidly than the decrease in the power supply voltage due to the ON resistance increasing action of the transistor M5 as the power supply voltage Vcc decreases, but at a certain point, the voltage at the node A and the voltage at the node C cross each other. When the voltage to be compared is switched to the voltage at node C (a decrease similar to the decrease in the power supply voltage (a constant voltage in terms of the power supply voltage based on the power supply voltage)), the voltage to be compared is Switch.

電源電圧基準で考えると、節点Aの電圧は、電源電圧の低下につれてトランジスタM5のオン抵抗の増大作用により低下するが、電源電圧がある値以下になると、比較対象となる電圧が図3から明らかなように両端間の電圧一定電圧を保つ抵抗26と第2の点電流電源25との間の節点Cの電圧に切り替わる。
Considering the power supply voltage reference, the voltage at the node A decreases as the power supply voltage decreases due to an increase in the on-resistance of the transistor M5. When the power supply voltage falls below a certain value, the voltage to be compared is apparent from FIG. In this way, the voltage is switched to the voltage at the node C between the resistor 26 that maintains a constant voltage between both ends and the second point current power source 25 .

リミット電流がVlimref/(MOSトランジスタM1のオン抵抗)で表されること、Vlimrefが一定となること、電源電圧が低下したときにM1のオン抵抗が大きくなることを考えると、この方法により、本発明の課題であったリミット電流を低下させることが可能になることがわかる。   Considering that the limit current is expressed as Vlimref / (ON resistance of MOS transistor M1), that Vlimref is constant, and that the ON resistance of M1 increases when the power supply voltage decreases, this method allows It turns out that it becomes possible to reduce the limit current which was the subject of the invention.

なお、上記実施例で使用しているP型MOSトランジスタ、N型MOSトランジスタは一例を示したにすぎず、それぞれ異なる型のMOSトランジスタを用いてもよい。例えば、上記実施例では、出力トランジスタ(スイッチング素子)M1としてP型MOSトランジスタを用いているがN型MOSトランジスタにしてもよい。その場合、電源電圧や他の回路構成もそれに合わせて変える必要があることはいうまでもない。   It should be noted that the P-type MOS transistor and the N-type MOS transistor used in the above embodiments are merely examples, and different types of MOS transistors may be used. For example, in the above embodiment, a P-type MOS transistor is used as the output transistor (switching element) M1, but it may be an N-type MOS transistor. In this case, it goes without saying that the power supply voltage and other circuit configurations need to be changed accordingly.

上述した過電流を検出する電流検出回路やこの電流検出回路を組み込んだスイッチング電源は、各種電子機器、例えばDC/DCコンバータを必要するPC(パーソナルコンピュータ)や各種音響機器、携帯機器などに広く適用できる。   The above-described current detection circuit for detecting overcurrent and the switching power supply incorporating this current detection circuit are widely applied to various electronic devices such as PCs (personal computers) that require DC / DC converters, various acoustic devices, and portable devices. it can.

本発明の第1の実施例に係る降圧DC/DCコンバータ(スイッチング電源)を示す回路図である。1 is a circuit diagram showing a step-down DC / DC converter (switching power supply) according to a first embodiment of the present invention. 図1における、節点Aの電圧の推移を示す図である。It is a figure which shows transition of the voltage of the node A in FIG. 本発明の第2の実施例に係る降圧DC/DCコンバータ(スイッチング電源)を示す回路図である。It is a circuit diagram which shows the step-down DC / DC converter (switching power supply) which concerns on the 2nd Example of this invention. 図3における、節点Aと節点Cの電圧の推移を示す図である。It is a figure which shows transition of the voltage of the node A and the node C in FIG. 背景技術に係る過電流検出回路とそれを備えるDC/DCコンバータ(スイッチング電源)の図である。It is a figure of the overcurrent detection circuit which concerns on background art, and a DC / DC converter (switching power supply) provided with the same. 特開2006−109689号記載のハイ側スイッチのオン抵抗の変動による測定差を最小化する公知技術の回路図である。FIG. 6 is a circuit diagram of a known technique for minimizing a measurement difference due to a change in on-resistance of a high-side switch described in Japanese Patent Laid-Open No. 2006-109689. 背景技術の他の過電流検出回路とそれを備えるDC/DCコンバータ(スイッチング電源)を示す図である。It is a figure which shows the other overcurrent detection circuit of background art, and a DC / DC converter (switching power supply) provided with the same. トランジスタのドレイン−ソース電圧(Vds:横軸)とドレイン電流(Ids:縦軸)の特性曲線と、過電流を検出する電流レベル(リミット電流)を示す図である。It is a figure which shows the current level (limit current) which detects the characteristic curve of the drain-source voltage (Vds: horizontal axis) and drain current (Ids: vertical axis) of a transistor, and an overcurrent.

符号の説明Explanation of symbols

M1:出力トランジスタ(P型MOSトランジスタ、スイッチング素子)
M2:整流用スイッチ
M3,M4:P型MOSトランジスタ
M5:モニタ用トランジスタ
10:過電流検出回路を備えた降圧DC/DCコンバータ
11:制御回路
20:過電流検出回路
21:過電流検出出力用比較器
22,25:定電流源
24:出力電流検出用抵抗
26:抵抗
M1: Output transistor (P-type MOS transistor, switching element)
M2: Rectification switch M3, M4: P-type MOS transistor M5: Monitor transistor 10: Step-down DC / DC converter with overcurrent detection circuit 11: Control circuit 20: Overcurrent detection circuit 21: Comparison for overcurrent detection output 22 and 25: Constant current source 24: Resistance for detecting output current 26: Resistance

Claims (6)

出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる電流を検出する電流検出回路であって、電源電圧と接地電圧との間に接続された、MOSトランジスタで構成されるモニタ用トランジスタおよび基準電流を生成する第1の定電流源と、前記第1の定電流源により生成される基準電流と前記モニタ用トランジスタのオン抵抗の値によって規定される第1のリミット電圧と、前記出力トランジスタとして機能するMOSトランジスタがオンしているときのドレイン電圧とを比較することにより、所定のリミット電流を超えた電流が流れたことを検出して検出信号を出力する比較器と、前記第1のリミット電圧に上限または下限値を設定する手段とを備え、前記第1のリミット電圧に上限または下限値を設定する手段は、前記電源電圧から該電源電圧に依存しない電圧を生成し、該電源電圧に依存しない電圧に基づいて第2のリミット電圧を生成し、該第2のリミット電圧を前記第1のリミット電圧の上限または下限値とするものであり、前記比較器は前記出力トランジスタとして機能するMOSトランジスタが飽和領域に達することなく線形領域にある状態で前記検出信号を出力するようにしたことを特徴とする電流検出回路。 A current detection circuit for detecting a current flowing to the load via the MOS transistor which functions as an output transistor, connected between the power supply voltage and the ground voltage, the monitor transistor and the reference current composed of MOS transistors The first constant current source to be generated, the reference current generated by the first constant current source, the first limit voltage defined by the on-resistance value of the monitoring transistor, and the output transistor By comparing the drain voltage when the MOS transistor is turned on, a comparator that detects that a current exceeding a predetermined limit current has flowed and outputs a detection signal; and the first limit voltage and means for setting an upper limit or the lower limit value, means for setting the upper or lower limit value to the first limit voltage, A voltage independent of the power supply voltage is generated from the power supply voltage, a second limit voltage is generated based on the voltage independent of the power supply voltage, and the second limit voltage is set to an upper limit of the first limit voltage or A current detection circuit characterized in that the comparator outputs the detection signal in a state where the MOS transistor functioning as the output transistor is in a linear region without reaching a saturation region. . 請求項1に記載の電流検出回路において、前記第1のリミット電圧に上限または下限値を設定する手段は、前記電源電圧と接地電圧の間に設けられた抵抗,ダイオード結合されたMOSトランジスタ,第2の定電流源からなる直列回路と、ゲートが前記ダイオード結合したMOSトランジスタのゲートに、ドレインが前記第1の定電流源に、ソースが前記モニタ用トランジスタに、それぞれ接続されたMOSトランジスタとを有することを特徴とする電流検出回路。 2. The current detection circuit according to claim 1, wherein means for setting an upper limit or a lower limit value for the first limit voltage includes a resistor provided between the power supply voltage and the ground voltage, a diode-coupled MOS transistor, A series circuit composed of two constant current sources, a gate connected to the gate of the diode-coupled MOS transistor, a drain connected to the first constant current source, a source connected to the monitor transistor, and a MOS transistor connected to each other. A current detection circuit comprising: 出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる電流を検出する電流検出回路であって、電源電圧と接地電圧との間に接続された、MOSトランジスタで構成されるモニタ用トランジスタおよび基準電流を生成する第1の定電流源と、前記第1の定電流源により生成される基準電流と前記モニタ用トランジスタのオン抵抗の値によって規定される第1のリミット電圧と、前記電源電圧から生成した前記電源電圧に依存しない電圧である第2のリミット電圧と、前記第1のリミット電圧と前記第2のリミット電圧の高い方もしくは低い方と前記出力トランジスタとして機能するMOSトランジスタがオンしているときのドレイン電圧とを比較することにより、所定のリミット電流を超えた電流が流れたことを検出して検出信号を出力する少なくとも3つの入力を有する比較器を備え、前記比較器は前記出力トランジスタとして機能するMOSトランジスタが飽和領域に達することなく線形領域にある状態で前記検出信号を出力するようにしたことを特徴とする電流検出回路。 A current detection circuit for detecting a current flowing through a load via a MOS transistor functioning as an output transistor, comprising a MOS transistor connected between a power supply voltage and a ground voltage and a reference transistor Generated from the first constant current source to be generated, the reference voltage generated by the first constant current source, the first limit voltage defined by the on-resistance value of the monitoring transistor, and the power supply voltage When the MOS transistor functioning as the output transistor is turned on, the second limit voltage that is not dependent on the power supply voltage, the higher or lower of the first limit voltage and the second limit voltage, and the output transistor By comparing with the drain voltage of the A comparator having at least three inputs for outputting an output signal, wherein the comparator outputs the detection signal in a state where the MOS transistor functioning as the output transistor is in a linear region without reaching a saturation region; current detecting circuit, characterized in that. 請求項3に記載の電流検出回路において、前記第1のリミット電圧は、前記モニタ用トランジスタと前記第1の定電流源との接続点から得、前記第2のリミット電圧は、前記電源電圧と接地電圧の間に接続された抵抗と第2の定電流源の接続点から得ることを特徴とする電流検出回路。 4. The current detection circuit according to claim 3, wherein the first limit voltage is obtained from a connection point between the monitoring transistor and the first constant current source, and the second limit voltage is the power supply voltage. A current detection circuit obtained from a connection point between a resistor connected between a ground voltage and a second constant current source . 請求項1から4のいずれか1項に記載の電流検出回路を、出力トランジスタとして機能するMOSトランジスタを介して負荷に流れる過電流を検出するために用いたことを特徴とするスイッチング電源。  5. A switching power supply, wherein the current detection circuit according to claim 1 is used to detect an overcurrent flowing through a load via a MOS transistor functioning as an output transistor. 請求項5記載のスイッチング電源を用いたことを特徴とする電子機器。  An electronic device using the switching power supply according to claim 5.
JP2008325514A 2008-12-22 2008-12-22 CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE Expired - Fee Related JP5332590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008325514A JP5332590B2 (en) 2008-12-22 2008-12-22 CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325514A JP5332590B2 (en) 2008-12-22 2008-12-22 CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2010148312A JP2010148312A (en) 2010-07-01
JP5332590B2 true JP5332590B2 (en) 2013-11-06

Family

ID=42568141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008325514A Expired - Fee Related JP5332590B2 (en) 2008-12-22 2008-12-22 CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP5332590B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010088218A (en) 2008-09-30 2010-04-15 Ricoh Co Ltd Dc/dc converter
JP5504685B2 (en) 2009-04-27 2014-05-28 株式会社リコー Switching regulator and operation control method thereof
CN107765067B (en) * 2017-10-17 2023-07-07 深圳南云微电子有限公司 Current detection circuit and current detection method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333691A (en) * 2004-05-18 2005-12-02 Rohm Co Ltd Overcurrent detection circuit and power supply having it
JP4542972B2 (en) * 2005-09-12 2010-09-15 セイコーNpc株式会社 Overcurrent detection circuit and power supply device using the same
JP4878181B2 (en) * 2006-03-06 2012-02-15 株式会社リコー Current detection circuit and current mode DC-DC converter using the current detection circuit
JP4896754B2 (en) * 2007-01-31 2012-03-14 ローム株式会社 Overcurrent protection circuit and power supply device using the same

Also Published As

Publication number Publication date
JP2010148312A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101017656B1 (en) Synchronous rectification switching regulator
KR101422924B1 (en) Low drop-out regulator
US7781909B2 (en) Control circuit of power supply, power supply and control method thereof
JP5516320B2 (en) Semiconductor integrated circuit for regulator
JP5078866B2 (en) Voltage regulator
US8368363B2 (en) Current sensing circuit and switching regulator including the same
TWI431454B (en) Voltage regulator
US8686704B2 (en) Current sense circuit and switching regulator using the same
US6917187B2 (en) Stabilized DC power supply device
US9584115B2 (en) Duty cycle-controlled load switch
US9647552B2 (en) Constant on time switching converter with DC calibration
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
US10877502B2 (en) Input dependent voltage regulator with a charge pump
US20150188421A1 (en) Voltage regulator
JP2009131066A (en) Power supply circuit and electronic apparatus
US20080116872A1 (en) DC-DC converter
JP5890814B2 (en) DC-DC converter and semiconductor integrated circuit
US9817427B2 (en) Static offset reduction in a current conveyor
JP2008033461A (en) Constant voltage power circuit
JP4542972B2 (en) Overcurrent detection circuit and power supply device using the same
US20170331363A1 (en) Current Limited Power Converter Circuits And Methods
JP5332590B2 (en) CURRENT DETECTION CIRCUIT, SWITCHING POWER SUPPLY USING THE CURRENT DETECTION CIRCUIT, AND ELECTRONIC DEVICE
US20210119626A1 (en) Control circuit and ideal diode circuit
JP2005261102A (en) Switching regulator
JP5640441B2 (en) Semiconductor integrated circuit for DC power supply and regulator

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees