JP5330415B2 - データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 - Google Patents

データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 Download PDF

Info

Publication number
JP5330415B2
JP5330415B2 JP2010549134A JP2010549134A JP5330415B2 JP 5330415 B2 JP5330415 B2 JP 5330415B2 JP 2010549134 A JP2010549134 A JP 2010549134A JP 2010549134 A JP2010549134 A JP 2010549134A JP 5330415 B2 JP5330415 B2 JP 5330415B2
Authority
JP
Japan
Prior art keywords
calibration
communication system
data bus
data
clock generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010549134A
Other languages
English (en)
Other versions
JP2011517386A (ja
Inventor
ハルトヴィッヒ、フロリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2011517386A publication Critical patent/JP2011517386A/ja
Application granted granted Critical
Publication of JP5330415B2 publication Critical patent/JP5330415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40169Flexible bus arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40208Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215Controller Area Network CAN
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L2012/40267Bus for use in transportation systems
    • H04L2012/40273Bus for use in transportation systems the transportation system being a vehicle
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Description

本発明は、データバスと、データバスに接続された複数の加入者とを含む通信システムに関する。データバスを介するデータ伝送は、少なくとも1つのデータフィールドと、少なくとも1つのチェックサムフィールドと、をそれぞれが含むデータフレームで行われる。少なくとも1つの加入者は、高精度クロックジェネレータを有し、残りの加入者は、高精度クロックジェネレータよりも精度が低いクロックジェネレータを有する。通信システムの駆動中にデータバス上に較正メッセージが存在する。不正確なクロックジェネレータを有する少なくとも1つの加入者は較正メッセージを受信し、及び、受信される較正メッセージに含まれる情報に考慮して、データバスのシステムクロックに対して不正確なクロックジェネレータを較正するための較正コントローラを有する。さらに、本発明は、このような通信システムの駆動方法に関する。
従来技術において、コントローラ・エリア・ネットワーク(CAN:Controller Area Network)バス、所謂シリアル・リンクト・IO(SLIO:Serial Linked IO)−CANが公知である。SLIO−CANは、ロバートボッシュ社によって開発され、「P82C150」の名称で、フィリップス・セミコンダクターズ社によって製造され販売されている。SLIOの詳細情報は、1996年6月19日付けのフィリップス・セミコンダクターズ社によるデータシート「P82C150」で知ることが出来る。SLIOでは、通信システムの各加入者ノードに、高精度クロックジェネレータ、例えばクオーツを割り当てることが行なわれていない。マスタ・SLIO・加入者ノードのみが、このような正確なクロックジェネレータを有する。残りのSLIO加入者ノードは、クロックジェネレータとしての、内部のRC発振器により作動し、当該RC発振器は、クオーツのような外部素子無しで又はセラミック共振子で作動し、従って比較的不正確である。CAN通信のために十分に正確なシステムクロックを実現するために、SLIO加入者ノードはそれぞれ、比較的不正確なRCクロックを較正する較正コントローラを備えている。SLIO−CANにおける較正は2段階で行なわれ、粗い較正と、後続の厳密な較正とに分けられる。粗い較正では、較正コントローラは、CANバス上での受信されるビットバターンにおいて、(発振周期において測定される)レセッシブ(rezessiv)からドミナント(dominant)への2つの連続するエッジ間の最小間隔を探すことを開始する。この間隔は、2CANビットタイム(zwei CAN Bit−Zeiten)に相当する時間として想定され、CANプロトコル・コントローラのシステムクロックを生成するクロック分周器は、CANプロトコル・コントローラが可能な限り正確に、このCANビットタイムによって作動するように調整される。レセッシブからドミナントへの2つの連続するエッジ間のより小さい間隔の探索は、実際に調整されたシステムクロックによって作動するCANプロトコル・コントローラが、受信したCANメッセージを有効として承認し次第、調整される。即ち、粗い較正は終了する。
SLIO−CANの厳密な較正は、例えばクオーツの形態をした高精度クロックジェネレータを有する1つ又は複数のSLIOマスタによって、CANバスを介して定期的に伝送される特別な較正メッセージを用いて行なわれる。較正メッセージは、そのメッセージ識別子(Message Identifier)(データフレームの識別子フィールド)により、一義的に較正メッセージとして定義される。較正メッセージの内容、特にメッセージのデータフィールドの内容も、SLIO−CANでは予め設定される。較正メッセージは、正確に32ビットの間隔の、互いにレセッシブからドミナントへの2つのエッジを含む。レセッシブからドミナントへの第1のエッジの発生時に、RC発振器を有するSLIO加入者においては、発振クロックのためのカウンタが開始され、当該カウンタは、第2のエッジの発生時に再び停止される。SLIO−CANにおいてはさらに、10システムクロック(CAN Time Quanta;t)が、1CANビットタイムに相当することが予め定められる。このことは、SLIO加入者ノードにおいてハードウェア的に定められている。較正メッセージにおける32ビットの受信の後に、カウンタは、320システムクロックに相当する値を示すであろう。その後、発振クロックをシステムクロックへと換算するクロック分周器の分周比が決定される。SLIO−CANの場合、クロック比の分母は常に320である。カウンタには、32ビットに関連する実際のカウンタ計数が保持される。
公知のSLIOの場合、CANバスの帯域幅の一部を必要とする、本来のユーザデータの伝送には利用出来ない特別な較正メッセージを予め見込む必要があるという欠点がある。これにより、より少ない帯域幅が、ユーザデータの伝送のために提供される。公知のSLIOの更なる欠点は、SLIO加入者ノードが、有効な較正メッセージを受信していない限り、定義に基づいて送信することが出来ず、さらに確認ビット(Acknowledge−Bit:ACK)も送信出来ないことである。ネットワークが、較正メッセージを送信するSLIOマスタと、RC発振器を有する複数のSLIO加入者とから構成される場合に、このことは、SLIOマスタが、CANバスを介する通信が開始可能となる前に、まず所謂エラーバッシブ(Error−Passive)状態に入るということに繋がる。SLIOマスタが所謂エラーアクティブ(Error−Aktive)状態にない限り、SLIOマスタは、確認ビットが無いため、エラーフレームがアクティブな自身の較正メッセージを破棄する。このような場合には、CANバスを介した通信か開始可能となるまで、比較的多くの時間が経過する。状況によっては、SLIO加入者の同期が起こらないために、通信を開始することが不可能である。この問題は、実務においては非常に深刻であり、大きな努力とコストによって解決される。
記載される従来技術に基づいて、本発明の根底には、比較的不正確なクロックジェネレータを備えた加入者ノードを有する通信システムにおいて、システムクロックに対する、加入者ノードのクロックジェネレータの迅速で確実な較正を可能とする簡単で安価な可能性を提案するという課題がある。
本課題を解決するために、冒頭で述べた形態の通信システムに基づいて、ビットタイムに含まれるシステムクロック数(NTQ)が自由に構成可能であり、較正コントローラは、発振周期において、受信されるデータフレームのデータフィールド又は制御フィールドにおける第1のエッジと、上記受信されるデータフレームのフィールドにおける他のエッジと、の間の間隔(NOPN)を測定し、両エッジ間のビット数(NB)をカウントし、不正確なクロックジェネレータを有する少なくとも1つの加入者の、データバス・プロトコル・コントローラのシステムクロックを生成するクロック分周器を、システムクロック周期が、NOPN/(NB・NTQ)発振周期であるように調整するのに適しているということが提案される。高精度クロックジェネレータは、例えば、高精度クオーツ、又はMEMS(Micro Electric Mechanical System)共振器を含む。より精度の低いクロックジェネレータは、例えば、RC発振器を含む。当然のことながら、より安価な、従ってより不正確なクオーツ、又はセラミック共振子を、より不正確な発振器として使用することも構想可能であろう。「高精度」という概念は、ここでは、クロックジェネレータが、不正確なクロックジェネレータよりも正確であり、通信システムのためのシステムクロックを予め定めるのに十分なだけ正確であるということを意味している。
本発明によれば、ビットタイムに含まれるシステムクロック数も自由に選択することがさらに提案される。これにより、有理数の分周比に端数が出るクロック分周器もありうる。この措置により、特別な較正メッセージ無しでもよいということが可能である。その代わりに、データバスを介して伝送される各任意のメッセージを、実際的に加入者ノードの較正のために援用することが可能である。従って、もはや特別な較正メッセージの伝送のためにデータバスの帯域幅が失われることはない。較正メッセージは、好適に、加入者ノードのうちの1つにより、高精度クロックジェネレータを用いて生成され、及び/又は、データバスを介して送信される。
較正を目的として、少なくとも1つの較正される加入者ノードの較正コントローラは、受信されるデータフレームのデータフィールドにおける第1のエッジと、当該受信されるデータフレームのフィールドにおける他のエッジとの間の間隔(NOPN)を測定する。この間隔(NOPN)は、発振周期において測定される。さらに、較正コントローラは、このエッジ間のビット数(NB)をカウントし、システムクロック周期が、NOPN/(NB・NTQ)発振周期であるようにクロック分周器を調整する。クロック分周器は、少なくとも1つの較正される加入者のデータバス・プロトコル・コントローラのシステムクロックを生成する。有理数の分周比に端数が出るクロック分周器が利用出来るという可能性によって、受信される任意のデータフレームにおける任意のエッジを、加入者の較正のために援用することが可能となる。しかしながら、注目するエッジ同士は好適に、可能な限り大きな間隔を有する。なぜならば、発振周期の測定エラーは、エッジ同士の間隔が比較的大きい場合に、百分率では間隔が小さい場合よりも、あまり強く影響を及ぼさないからである。本発明によれば、データバスを介する較正メッセージの伝送のために帯域幅が失われないため、加入者の較正のために利用されるメッセージは、特に長く構成することが可能であり、従って較正は特に正確である。
有理数の分周比に端数が出るクロック分周器によって、任意のビットタイミング構成を調整し、各受信されるメッセージにおいて、最も適した、即ち、互いに最も離れたエッジの対であって、好適にレセッシブからドミナントへの上記エッジの対の探索が可能である。2つの注目するエッジが同一の加入者ノード(送信装置)に由来することを確かであればよい。第1のエッジについては、(制御フィールドの先頭部で)アービトレーションが終了している場合にこのことが示され、第2のエッジについては、当該第2のエッジが(チェックサムフィールドのCRCデリミタ(Delimiter)の前の)チェックサム・シーケンスの終りの前で測定される場合に、このことが示される。
カウンタの開始を引き起こす注目する第1のエッジは、好適に、受信されるデータフレームのデータフィールドにおいて発生する第1のエッジである。制御フィールドにおけるエッジも第1のエッジとして利用することが可能であろうが、各データフレームにおいて、制御フィールドに、レセッシブからドミナントへのエッジが存在するわけではない。従って、本発明の好適な発展形態によれば、較正コントローラが、受信されるデータフレームのデータフィールドにおいて発生する第1のエッジと、当該受信されるデータフレームのフィールドにおける他のエッジとの間の間隔(NOPN)を測定するのに適していることが提案される。本発展形態によれば、受信されるデータフレームのデータフィールドにおけるいずれかのエッジではなく、第1のエッジが援用される。
本発明の好適な実施形態によれば、較正コントローラが、第1のエッジと、受信されるデータフレームの他のフィールド、特に、チェックサムフィールド(所謂CRCフィールド)における他のエッジとの間の間隔(NOPN)を測定するのに適していることが提案される。特に、較正コントローラが、第1のエッジと、受信されるデータフレームのチェックサムフィールドにおいて発生する最後のエッジとの間の間隔(NOPN)を測定するのに適していることが提案される。当然のことながら、最後のエッジとは異なるエッジ、例えばチェックサムフィールドにおける最後から2番目のエッジを、較正のために援用することも可能であろう。受信されるデータフレームのデータフィールドにおける第1のエッジ、及び/又は、受信されるデータフレームのチェックサムフィールドにおける最後のエッジを利用することによって、注目するエッジ間の特に大きな間隔が得られ、従って、較正の精度がより高いものなる。その場合、発振クロックの検出時の相対的な測定エラーはより少ない。
本発明の更なる好適な実施形態によれば、較正コントローラが、レセッシブからドミナントへの第1のエッジと、受信されるデータフレームのフィールドにおけるレセッシブからドミナントへのタのエッジと、の間の間隔(NOPN)を測定するのに適していることが提案される。レセッシブからドミナントへのエッジを利用することは、これらエッジが通常、ドミナントからレセッシブへのエッジよりも鋭く、又は、その傾斜が険しく、従って、エッジの時点をより正確に測定出来るという利点を有する。CANバスにおけるレベルは、例えば、「0」ドミナント、及び、「1」レセッシブである。CANバスの場合、本実施形態によれば、「1」から「0」へのエッジが注目されるであろう。
本発明の他の好適な発展形態によれば、不正確なクロックジェネレータを有する少なくとも1つの加入者のデータバス・プロトコル・コントローラは、較正メッセージの受信中、及び不正確なクロックジェネレータの較正中に制限駆動モードに置かれ、当該制限駆動モードは、通常のデータバス駆動モードに対して、データバスを介して受信されるデータフレームに関して、制限されたエラー検出機能及びエラー処理機能を有する。制限駆動モード(Restricted Mode)は、未だ較正されておらず、又は、もはや正しく較正されない加入者ノードが、データバス又はデータ伝送を、エラーフレーム(Error−Frame)又は他のメッセージ若しくはアクションで妨害することを防止するものである。特に、較正のために見込まれるメッセージが、データバス上で消去されることが防止される。これにより、通信システムの構造、又は、既存の通信システムへの更なる加入者ノードの組込みが明らかに加速されうる。公知のSLIO−CANでは従来、機能する通信システムを構築することが全く可能ではなかったような幾つかのケースで、提案される発展形態によって初めて、加入者ノードを完全に同期させ、このような機能する通信システムを構築することが可能である。このことは特に、SLIOマスタ以外に較正される加入者ノードも含む通信システムに該当する。
プロトコル・コントローラの制限駆動モードにおいて、特に、少なくとも1つの較正される加入者のエラーカウンタが停止される。このことは、送信用のエラーカウンタ(Tx Error Counter)、及び、受信用のエラーカウンタ(Rx Error Counter)に該当しうる。更に、制限駆動モードにおいて、不正確なクロックジェネレータを有する少なくとも1つの較正される加入者は、データバスを介してエラーのないデータフレームを受信した場合に、メッセージ、特に確認メッセージ(Acknowledge−Bit;ACK)を送信する。較正される加入者が、不正確な発振器の較正に役立つデータフレームを受信した場合にACKビットを送信することが構想可能である。制限駆動モードにおいて、本発明に係る通信システムの加入者は、従来技術で公知のSLIOノードに対して、較正が未だに終了していなくても、確認メッセージ(ACK)を送信することが可能である。誤って較正された(fehl−kalibriert)加入者ノードが、バスのいずれかのビットストリームを、誤って有効なメッセージと見なすことが、実際に排除される。
さらに、制限駆動モードにおいて、データバスを介して受信された、エラーのあるメッセージとして検知されたデータフレームの破棄が抑制されることが提案される。通信システムの加入者ノードはさらに、アクティブなエラーフレーム、及び/又は、オーバーロードフレーム(Overload−Frame)を送信することが出来ない。これにより、機能する、同期された通信システムの最初の構築の際に、システムクロックを予め定める加入者ノードが、確認メッセージが無いために、較正メッセージとして利用されるべき自身のデータフレームを破棄することが防止される。更なる利点は、データバスを介した、既に同期された加入者ノード間での定期的なデータ伝送が、未だに較正されておらず、又は、もはや正しく較正されない加入者ノードによって妨害されないという点にある。
本発明の更なる好適な実施形態によれば、加入者により特に高精度のクロックジェネレータを用いて送信されたデータフレームが、不正確な発振器の較正に援用されることが提案される。これは特に、クロックジェネレータとしてクオーツを有する加入者のことである。データバスに接続された加入者ノードのうちのどれが、個別にこのような加入者に該当するのかは、システム開発者には分かっており、従って、システム開発者は、較正アクチュエータをこれに応じて構成し、又はプログラミングすることが出来る。受信されたデータフレームがどの加入者ノードから送信されたのかは、受信加入者において、例えば、データフレームに含まれる識別子(識別子フィールド内のメッセージID)によって確認されうる。本発明の本発展形態によって、較正される加入者ノードは、特に高い精度で較正されうる。
本発明の他の好適な発展形態によれば、予め設定可能な制限値よりも長いデータフレームが、不正確な発振器の較正に援用されることが提案される。より短いデータフレームにおいては、より長いデータフレームにおけるよりも、データフィールドが必然的に短い。従って、より短いデータフレームにおいては、データフィールド又はチェックサムフィールドにおける注目する2つのエッジ間の最大間隔が、より長いデータフレームの場合よりも、必然的により小さい。提案される発展形態によって、注目する両エッジ間の間隔が、特定の最低精度での較正を実施しうるために特定の最小値を有するデータフレームのみが、構成のために援用されることが保証される。
さらに、較正コントローラは、複数の受信されたデータフレームの、第1のエッジと他のエッジとの間の間隔(NOPN)の測定値から平均値を形成し、この平均値に従ってクロック分周器を調整するのに適していることが提案される。この提案により、複数の受信されるデータフレームに渡る注目するエッジ間の間隔の測定時の不正確性を突き止めることが可能であり、同様に、較正の精度の改善に繋がりうる。
本発明の更なる発展形態によれば、較正コントローラは、予め設定可能な期間の間、エラーが無く不正確な発振器の較正に役立つデータフレームが届かない場合に、又は、データバスを介するデータフレーム受信時の再同期の回数が、予め設定可能な制限値を越える場合に、データバスを介して、不正確な発振器の較正のために役立つデータフレームを要求するのに適していることが提案される。この発展形態により、加入者ノードの長期の駆動の後に、発振クロックの較正が行なわれず、分周器のために調整された値が、加入者のデータバス・プロトコル・コントローラのシステムクロックに対応するクロックをもはや生成し得ない程度まで変化することを防止するために、いずれの場合にも、時折、不正確な発振器を有する加入者ノードの較正が行なわれることが保証される。極端な場合、発振クロックが非常に変化しており較正が無い場合には、加入者ノードが、もはやデータバスを介してデータフレームを受信しえない事態となりうる。特に、温度変動、供給電圧の変動、及び劣化現象は、RC発振器により生成される発振クロックの変動に繋がりうる。このような発振クロックの変動は、定期的な較正によって補正する必要がある。
本発明の特に好適な実施形態によれば、不正確な発振器を有する少なくとも1つの加入者の不正確な発振器の記載される較正は、粗い較正に続いて実施される厳密な較正であることが提案される。本発明の本発展形態によれば、通信システム、又は、クロックジェネレータとして自身のクオーツを有さず、若しくは不正確なクオーツを有する通信システムの加入者ノードに対して、最初に粗い較正が行なわれる。粗い較正は、特に、通信システムの起動時(Start Up)に、又は、1つ又は複数の加入者ノードが、既存の通信システムに組み込まれる場合に行なわれる。粗い較正によって、加入者はまず、データバスを介してデータフレームを完全に受信することが可能となる。受信されたデータフレーム、又は、選択された受信されたデータフレームを用いて、先に記載したように、厳密な較正が行なわれる。
好適に、不正確な発振器の粗い較正のための較正コントローラは、受信されるデータフレームにおいて、2つの連続するエッジ間の、発振周期における最小間隔(NOP2)を探し、当該間隔(NOP2)を2ビットタイムに相当する時間として援用し、クロック分周器を、システムクロック周期が、NOP2/(2・NTQ)発振周期であるように調整するのに適している。プロトコル・コントローラのシステムクロックを生成するクロック分周器はさらに、プロトコル・コントローラが、可能な限り正確に、求められたビットタイムによって作動するように調整される。2つの連続するエッジ間のより小さな間隔の探索は、実際に調整されたシステムクロックにより稼動するプロトコル・コントローラが、受信されたデータフレームを有効なメッセージとして、又は、所定数の受信されるデータフレームを有効なメッセージとして承認し次第、調整される。即ち、較正コントローラは、ここで粗く較正される。当然のことながら、粗い較正は、2ビットタイムの利用に限定されず、実際に、任意の数nのビットタイムによって実施されうる。この場合、クロック分周器は、システムクロック周期が、NOP2/(n・NTQ)発振周期であるように調整される。好適に、粗い較正の場合、レセッシブからドミナントへの2つの連続するエッジが注目される。なぜならば、この移行においてより鋭いエッジが得られ、エッジがより正確に検出されうるからである。
本発明の他の好適な発展形態によれば、通信システムは、CAN通信システムとして構成されることが提案される。このCAN通信システムにおいて、データは例えば、CANプロトコルにより伝送されうる。好適に、CAN通信システムにおけるデータ伝送は、データバスを介して、CANプロトコルより上位の追加的なプロトコル層として構成されるTTCANプロトコルにより行なわれる。TTCANプロトコルによって、CANバスを介する時間駆動型の決定論的なデータフレーム伝送が可能となる。
本発明の課題の更なる解決策として、冒頭に述べた形態の通信システムの駆動方法に基づいて、ビットタイムに含まれるシステムクロック数(NTQ)は自由に構成可能であり、発振周期において、受信されるデータフレームのデータフィールドにおける第1のエッジと、当該受信されるデータフレームのフィールドにおける他のエッジとの間の間隔(NOPN)が測定され、この両エッジ間のビット数(NB)がカウントされ、データバス・プロトコル・コントローラのシステムクロックを生成するクロック分周器は、システムクロック周期が、NOPN/(NB・NTQ)発振周期であるように調整されることが提案される。
当然のことながら、ビットタイムに含まれるシステムクロック数(NTQ)の較正は、通信システムにおいてデータ伝送のために利用されるプロトコルに従って行なわれる必要がある。従って、例えば、CANプロトコルは、ビットタイムにおいて、4〜25の間のシステムクロックが含まれることを許容する。ビットタイムに含まれるシステムクロック数(NTQ)がどのように構成されるかは、個々のケースに依存する。従って、数(NTQ)は、例えば、クロックジェネレータのクロック周波数、データバスを介してデータが伝送されるデータレート、及び、全く一般的に表現すれば、通信システムにおける物理的な条件に依存する。
本発明の好適な実施例が、以下、図面を参照してより詳細に解説される。
好適な実施形態による本発明に係る通信システムを示す。 CANデータフレームの構造を示す。 拡大されたCANデータフレームの構造を示す。 好適な実施形態に係る通信システムを駆動するための本発明に係る方法のフローチャートを示す。 図1の通信システムの加入者ノードの厳密な較正のフローチャートを示す。
図1において、本発明に係る通信システムの全体像が、符号1で示されている。通信システムは、複数の加入者ノード3、4が接続されるデータバス2を含む。加入者ノード3は、クオーツ又は水晶振動子5として構成されるクロックジェネレータを有する。このクロックジェネレータは、データバス2のシステムクロックに相当するクロック信号6を出力する。残りの加入者4は、RC発振器7として構成されたクロックジェネレータを有する。RC発振器は、システムクロック6とは異なる発振クロック信号8を発信する。この理由から、発振クロック信号8は、最初にクロック分周器9によって、システムクロック6に変換される必要がある。クロック分周器9の分周比は、加入者ノード4の較正の枠組みにおいて調整される。即ち、加入者4は、データバス2のシステムクロック6に対して同期される。
図1に示される通信システムは、通常、全加入者ノードがクロックジェネレータとして自身のクオーツ又は水晶振動子を有する従来の通信システムに対して、通信システム1、特に、加入者ノード4が、簡単かつ安価で構成可能であるという利点を有する。通信システム1は、特に、例えば車両、飛行機、航空機又は工作機械におけるより簡単な適用であって、例えば250kBitの中規模のデータ伝送レートで十分な当該簡単な適用に適している。当然のことながら、本発明に係る通信システムによって、対応する構成において、より高い伝送レートも達成可能である。通信システム1は、例えば、CAN(Controller Area Network)通信システムとして構成され、データはCANプロトコルにより、データバス2を介してデータフレーム10で伝送される。好適に、データ伝送はCANバス2を介して、CANプロトコル上の追加的なプロトコル層として構成されCANバスを介する時間駆動型の決定論的なデータ伝送を可能とするTTCAN(Time Trigger CAN)プロトコルによって、行なわれる。
自身に接続される複数の加入者ノード3、4を備える通信システム1が起動される(Start Up)場合、又は、加入者ノード4のうちの1つが、例えば、リセットの後で、又は、通信システム1への1回目の組込みのために、既存の通信システム1に組み込まれる場合に、クロック分周器9の分周比を、発振クロック信号8からデータバス2のシステムクロック信号7が生成されるように、調整する必要がある。RC発振器7を有する加入者ノード4は、システムクロック6に対して同期される必要があり、これは較正の枠組みにおいて行なわれる。RC発振器7の発振信号8は、通信システム1の駆動中に非常に変動している可能性があるので、加入者ノード4も、通信システム1の駆動中に時折同期される必要がある。即ち、通信システム1の駆動中にも、加入者ノード4は、較正段階を通る必要がある。発振クロック信号8の変化の理由は、温度変動、供給電圧の変動、又は、劣化現象でありうる。
加入者4の較正は、データバス2を介して伝送される較正メッセージを用いて行なわれる。この較正メッセージは、加入者4によって受信され、データバス2のシステムクロック6に対する、RC発振器7の較正のために援用される。本発明によれば、全く普通のメッセージ、即ち、実際には全てのデータフレーム10を較正メッセージとして利用することが出来る。加入者4の較正のために特別な標識(ID)及び/又は特別なユーザデータを含む特別な較正メッセージは必要ではない。
以下では、図2及び図3をもとにして、様々なCANデータフレームの例を用いて、データフレーム10の構成に関する2つの可能性を詳細に解説する。当然のことながら、加入者4の較正のために本発明に基づいて援用されるデータフレーム10も、図2及び図3で示される構造とは異なる構造を有しうる。特に、ユーザデータを含むデータフィールドの前のヘッダ領域、及び、データフィールドの後のトレーラ(Trailer)領域におけるデータフレーム10の様々なフィールドの数、形態、及び構造は、図2及び図3で示される構造と異なりうる。
データバス2を介するデータの伝送は、1ビットが、状態に従って、ドミナント又はレセッシブに、データバス2の出力に対して影響を及ぼすように行なわれる。その際、ドミナント・ビットが、レセッシブ・ビットを上書きする。CANの場合、「0」はドミナントであり、「1」はレセッシブである。データフレーム10は、フレームとも呼ばれる。CANにおいては、4つの様々な形態のフレームが存在する:
− データフレームは、8バイト(64ビット)までのユーザデータの伝送に役立つ。
− リモートフレーム(Remote−Frame)は、他の加入者3、4からデータフレームを要求する役目を果たす。
− エラーフレ−ムは、全ての加入者3、4に、伝送において検出されるエラー条件をシグナリングする。
− オーバーロードフレームは、高速で連続するデータフレーム及びリモートフレームの間の強制休止として機能する。
図2及び図3において、データフレーム10の構造についての例が示されている。データフレーム10は、論理的に以下のように構成される:
− ドミナント・ビットを含むスタート・オブ・フレーム(SOF:Start of Frame)11
− RTR(Remote Transmission Request)ビットを含む、識別子セグメント(11ビット)から構成されるアービトレーションフィールド12
− 6ビットを含む制御フィールド(CTRL)13
− ユーザデータを伝送するためのデータフィールド(DATA)14は、8ビット=1バイトの単位で、0〜64ビットを含む
− 16ビットを含むチェックサムフィールド(CRC)は、レセッシブCRC・デリミタ・ビット16を含む、15ビットのCRCシーケンス15
− レセッシブなACKデリミタを含むACKスロットから構成される、2ビットを含む確認フィールド(ACK)17
− エンド・オブ・フレーム(EOF:End of Frame)18は7ビットを含む(レセッシブ)
− 3ビットを含むインターミッション(IFS:Intermission Frame Space)19は、連続するメッセージを分離する最小ビット数に相当
図3に示される拡大されたデータフレーム10(Extended Frame)の場合、アービトレーションフィールド12’は、RTRビットを含む、29プラス2ビットの識別子セグメントを含む。それ以外は、図3のデータフレーム10は、図2のデータフレーム10と同じ構造を有する。
図4において、好適な実施例に係る通信システム1を駆動するための本発明に係る方法のフローチャートが示されている。本方法は、全体が起動される通信システム1において実施される。あるいは、本方法は、既に構築され同期されている通信システム1に組み込まれる1つ又は複数の加入者4において実施される。既存の通信システム1への加入者ノード4の組込みは、例えば、加入者ノード4が、リセットに基づいて一時的に通信システム1から離脱した場合、又は、加入者ノード4が追加的なノードとして、データバス2に新たに接続される場合に必要である。
本方法は、プロセスステップ20において開始する。開始時に、内部RC発振器7の周波数は正確には分からない。変数NTQが前もって構成され、いくつのシステムクロック(CAN Time Quanta)tがCANビットタイムに含まれるべきかを設定する。CANプロトコルによれば、4〜25の間のタイム・クォンタム(Time Quanta)がビットタイムに含まれうる。クロック分周器9において調整される、発振周期8とシステムクロック周期6との間の分周比が求められ、調整される必要がある。その際、本発明によれば、端数が出る有理数の分周比も可能である。
後続のプロセスステップ21において、通信システム1の加入者4、又は、加入者4のCANプロトコル・コントローラが制限駆動モード(Restricted Mode)に切り替えられる。当該制限駆動モードは、通常の駆動モードに対して、データバス2を介して受信されるデータフレーム10に関して限定されたエラー検出機能及びエラー処理機能を有する。特に、制限駆動モードにおいて、少なくとも1つの加入者4の送信(Transmit;Tx)及び/又は受信(Receive;Rx)エラーカウンタが停止される。即ち、エラーカウンタ自身は、プロトコル・コントローラがデータバス上2でエラーのあるメッセージを検知した場合に、増分され又は減分されない。これにより、未だに(又はもはや)正しく較正されない加入者ノード4が、エラーフレーム又は他のアクションによってデータバス2を妨害することが防止される。制限駆動モードにおいて、加入者ノード4は、確認メッセージ(Acknoledge−Bit;ACK)を送信しうる。このビットは、当然のことながら、ノード4がバス2においてエラーのないメッセージを検知した場合にのみ送信される。誤って較正された加入者ノード4が、いずれかのビットストリームを、誤って有効なメッセージと見なすことが実際に排除される。
従って、本発明に係る通信システム1は、従来技術において公知のSLIO−CANとは異なっている。公知のSLIO−CANにおいては、加入者は、厳密な較正の前に確認メッセージ(ACK)すら送信することが出来ず、SLIO加入者ノードから他のSLIOマスタノードを含むネットワークの稼動開始が困難となる。加入者ノード4の較正の間に、加入者ノード3、4を制限駆動モードに切り替えることによって、本発明に係る通信システム1の稼動開始が明らかに簡素化され加速される。
引き続いて、プロセスステップ22において、最初に、加入者4の粗い較正が行なわれる。加入者4の較正コントローラは、CANバス2上の受信されるビットマスタにおいて、(発振周期において測定される)レセッシブからドミナントへの2つの連続するエッジ間の最小間隔を探すことを開始する。この間隔NOP2は、2CANビットタイムに相当する時間として想定され、CANプロトコル・コントローラのシステムクロック6を生成するクロック分周器9は、CANプロトコル・コントローラが、可能な限り正確に、このCANビットタイムによって作動するように調整される。即ち、クロック分周器9は、システムクロック周期が、NOP2/(2・NTQ)発振周期であるように調整される。較正コントローラは、実際に調整されたシステムクロックによって作動するCANプロトコル・コントローラが、受信されるCANメッセージを有効として承認するまで、レセッシブからドミナントへの2つの連続するエッジ間のより小さい間隔を探す。これにより、較正コントローラが粗く較正される。粗く較正された加入者4は、データバス2を介してデータフレーム10を受信することが出来る。
引き続いて、プロセスステップ23において、加入者4の厳密な較正が行なわれる。以下、図5を用いて、この厳密な較正をより詳細に解説する。厳密に較正された加入者ノード4は、データバス2を介してデータフレーム10を受信するだけではなく、自身もデータバス2を介してデータフレーム10を送信することが出来る。厳密な較正に続いて、通信システム1は、図4においてプロセスステップ24により示される通常の駆動モード(Normal Mode)に移行する。通常の駆動モードの間、通信システム1の加入者3、4は、それ自体が公知の方法で、CANプロトコル、又は、データバス2を介するデータ伝送のために利用される任意の他のプロトコルによって、メッセージを交換することが出来る(プロセスステップ25参照)。通信システム1の通常の駆動の間にも、時折、較正段階が進行する必要があり、このことが点線の矢印26で表されている。プロセスステップ23における加入者4の厳密な較正は、周期的に規則的な間隔で、又は、イベント駆動方式で、必要な場合に行なわれる。同様に、時折、粗い較正22及び厳密な較正23を含む全較正が実行される必要があり、このことが、点線の矢印27で表されている。
通信システム1におけるデータ伝送が終了し、通信システム1が再び停止される場合、本発明に係る方法の終了時に、プロセスステップ28へと移行する。
好適に、加入者4のプロトコル・コントローラは、厳密な較正が終了するまで、制限駆動モード(Restricted Mode)に置かれる。ただし、プロトコル・コントローラが制限駆動モードにあることは、厳密な較正の実施のための前提ではない。制限駆動モードは、先に述べたように、較正プロセスの開始時の粗い較正のために特に有効である。なぜならば、粗い較正の間に、制限駆動モードに基づいて、通信システム1の構造、又は、既存の通信システム1への加入者ノード4の組込みが、明らかに簡素化され加速されうるからである。制限駆動モードにおいて、プロトコル・コントローラは、厳密な較正の終了前に未だに、較正メッセージの送信者3に、確認メッセージ(ACK)を伝達しうる。同時に、加入者4のプロトコル・コントローラは、アクティブなエラーフラグ(Error Flag)によりメッセージを破棄することは出来ず、さらに、他のメッセージを確認メッセージとして送信することが出来ないであろう。さらに、プロトコル・コントローラは、制限駆動モードの間に、誤って解されたメッセージにより、エラーバッシブ状態、又はバス−オフ(Bus−Off)状態に置かれない。なぜならば、制限駆動モードにおいては、エラーカウンタが停止されているからである。好適に、厳密な較正の終了後に、プロトコル・コントローラは再び通常の駆動モードに置かれる(図4のプロセスステップ25参照)。
以下では、本発明に係る方法、特に、加入者4の厳密な較正を、図5を用いて詳細に解説する。厳密な較正に関するフローの第1のプロセスステップ30において、加入者4のプロトコル・コントローラは、データバス2を介してデータフレーム10を受信する。各エラー無く受信されたCANメッセージについて、後続のプロセスステップ31において、確認メッセージ(ACKビット)が送信される。この確認メッセージは、ステップ30において受信される較正メッセージを送信した加入者ノード3によって受信される。
続いて、問合せステップ32において、受信されたデータフレーム10が、較正メッセージとしての利用に適しているかどうかか検証される。例えば、そのクロックがあまり正確ではないことが、例えばRC発振器7を有する他の加入者ノード4によって知られている通信システム1の加入者3、4から来るメッセージは不適切である。好適に、データフレーム10は、水晶振動子5を有する加入者3によって、較正メッセージとして援用される。加入者3、4のうちのどちらから、受信されるデータフレームが来るのかを確認するために、システムプログラマは、識別子(ID)のリストを設け、加入者ノード3、4の構成パラメータを付け加える必要がある。後続の厳密な較正は、予め設定可能な最小長よりも長いメッセージに限定することも可能である。メッセージの長さは、データフレーム10の制御フィールド(CTRL)13の一部である、4ビット長のデータ長フィールドから知ることが出来る。厳密な較正のために利用されるメッセージを特別な長さのメッセージに限定することによって、レセッシブからドミナントへの2つの注目するエッジ40、41の間のビット数NBは特に大きい。記載される厳密な較正の方法は、注目するエッジ40、41間のビット数NBが大きいほど、正確になる。なぜならば、発振周期8の測定エラーは、数NBのための値が大きい場合には、百分率であまり強く影響を及ぼさないからである。いずれの場合にせよ、厳密な較正は、エラー無く受信されたメッセージに対して適用されるべきであろう。
受信されたデータフレーム10が較正メッセージとして適していない場合には、メッセージは、受信加入者ノード4において内容が評価され、さらに処理される。しかし、メッセージは、加入者4の較正のためには援用されない。その後、再びプロセスステップ30へと進み、新たに、データバス2を介してメッセージが受信される。クロック・トレランスに対する要請に応じて、較正メッセージとしてあまり良好に適さず、又は全く適さないデータフレーム10の、このフィルタリング(問合せ32)も行なわなくてもよい。
プロセスステップ33において、加入者4の較正コントローラは、発振周期8において、受信されるデータフレーム10における、データフィールド14(又は制御フィールド13)におけるレセッシブからドミナントへの第1のエッジ40(図2及び図3参照)と、CRCフィールド15におけるレセッシブからドミナントへの最後のエッジ41(図2及び図3参照)との間の間隔を測定し、後続のプロセスステップ34において、両エッジ40、41間のビット数NBをカウントする。システムクロック6が粗い較正の後にも未だに僅かにその理想値と異なる場合には、厳密な較正の枠組みにおいて、個々のビットが、再同期によって延長され、又は短縮される。2つのエッジ40、41間のビット数NBと、ビットタイムにおけるシステムクロック数NTQとの積は、システムクロック6がその目標周波数において機能した場合に、どのくらいのシステム周期6がカウントされるであろうかということを示している。クロック分周器9は、プロセスステップ35において、システムクロック周期が、NOPN/(NB・NTQ)発振周期8であるように調整される。較正コントローラは厳密に較正される、即ち、厳密な較正が終了する。

Claims (19)

  1. データバス(2)と、前記データバス(2)に接続された複数の加入者ノード(3、4)と、を備える通信システム(1)であって、データ伝送は、前記データバス(2)を介して、少なくとも1つのデータフィールド(14)、及び/又は、少なくとも1つの制御フィールド(13)、及び、少なくとも1つのチェックサムフィールド(15)をそれぞれが有するデータフレーム(10)で行なわれ、少なくとも1つの前記加入者(3)は、高精度クロックジェネレータ(5)を有し、前記残りの加入者(4)は、前記高精度クロックジェネレータ(5)よりも精度が低いクロックジェネレータ(7)を有し、前記通信システム(1)の駆動中に前記データバス上に較正メッセージが存在し、前記不正確なクロックジェネレータ(7)を有する少なくとも1つの前記加入者(4)は較正メッセージを受信し、及び、前記受信される較正メッセージに含まれる情報に考慮して、前記データバス(2)のシステムクロック(6)に対して前記不正確なクロックジェネレータ(7)を較正するための較正コントローラを有する、前記通信システム(1)において、
    ビットタイムに含まれるシステムクロック数(NTQ)は自由に構成可能であり、前記較正コントローラは、発振周期(8)において、受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)における第1のエッジ(40)と、前記受信されるデータフレーム(10)のフィールド(13;14;15)における他のエッジ(41)と、の間の間隔(NOPN)を測定し、前記両エッジ(40、41)間のビット数(NB)をカウントし、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の、データバス・プロトコル・コントローラのシステムクロック、(6)を生成するクロック分周器(9)を、システムクロック周期が、NOPN/(NB・NTQ)発振周期(8)であるように調整するのに適し
    前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記データバス・プロトコル・コントローラは、前記較正メッセージの前記受信中、及び前記不正確なクロックジェネレータ(7)の前記較正中に制限駆動モードに置かれ、前記制限駆動モードは、通常のデータバス駆動モードに対して、前記データバス(2)を介して受信される前記データフレーム(10)に関して、制限されたエラー検出機能及びエラー処理機能を有することを特徴とする、通信システム(10)。
  2. 前記較正コントローラは、前記受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)において発生する前記第1のエッジ(40)と前記他のエッジ(41)との間の前記間隔(NOPN)を測定するのに適していることを特徴とする、請求項1に記載の通信システム(1)。
  3. 前記較正コントローラは、前記第1のエッジ(40)と、前記受信されるデータフレーム(10)の他のフィールド(13;14;15)、特にチェックサムフィールド(15)における前記他のフィールド(41)と、の間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項1又は2に記載の通信システム(1)。
  4. 前記較正コントローラは、前記第1のエッジ(40)と、前記受信されるデータフレーム(10)の前記チェックサムフィールド(15)において最後に発生するエッジ(41)と、の間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項3に記載の通信システム(1)。
  5. 前記較正コントローラは、レセッシブからドミナントへの前記第1のエッジ(40)と、レセッシブからドミナントへの前記他のエッジ(41)との間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項1〜4のいずれか1項に記載の通信システム(1)。
  6. 前記制限駆動モードにおいて、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)のエラーカウンタは停止されることを特徴とする、請求項に記載の通信システム(1)。
  7. 前記制限駆動モードにおいて、前記データバス(2)を介して受信される、エラーのあるメッセージとして検知されたデータフレーム(10)の破棄が抑制されることを特徴とする、請求項又はに記載の通信システム(1)。
  8. 前記制限駆動モードにおいて、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)は、前記データバス(2)を介してエラーのないデータフレーム(10)を受信した場合に、メッセージ、特に確認メッセージを送信することを特徴とする、請求項のいずれか1項に記載の通信システム(1)。
  9. 前記加入者(3)により特に高精度のクロックジェネレータ(5)を用いて送信されたデータフレーム(10)が、前記不正確なクロックジェネレータ(7)の前記較正に援用されることを特徴とする、請求項1〜のいずれか1項に記載の通信システム(1)。
  10. 予め設定可能な制限値よりも長いデータフレーム(10)が、前記不正確なクロックジェネレータ(7)の前記較正に援用されることを特徴とする、請求項1〜のいずれか1項に記載の通信システム(1)。
  11. 前記較正コントローラは、複数の受信されたデータフレーム(10)の、前記第1のエッジ(40)と前記他のエッジ(41)との間の前記間隔(NOPN)の前記測定値から平均値を形成し、前記平均値に従って前記クロック分周器(9)を調整するのに適していることを特徴とする、請求項1〜1のいずれか1項に記載の通信システム(1)。
  12. 前記較正コントローラは、予め設定可能な期間の間、エラーが無く前記不正確なクロックジェネレータ(7)の前記較正に役立つデータフレーム(10)が届かない場合に、又は、前記データバス(2)を介する前記データフレーム(10)前記受信時の再同期の回数が、予め設定可能な制限値を越える場合に、前記データバス(10)を介して、前記不正確なクロックジェネレータ(7)の前記較正のために役立つデータフレーム(10)を要求するのに適していることを特徴とする、請求項1〜1のいずれか1項に記載の通信システム(1)。
  13. 前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記不正確なクロックジェネレータ(7)の前記較正は、粗い較正の後に行なわれる厳密な較正であることを特徴とする、請求項1〜1のいずれか1項に記載の通信システム(10)。
  14. 前記不正確なクロックジェネレータ(7)の前記粗い較正のための前記較正コントローラは、前記受信されるデータフレーム(10)において、2つの連続するエッジ間の、発振周期(8)における最小間隔(NOP2)を探し、前記間隔(NOP2)を2ビットタイムに相当する時間として援用し、前記クロック分周器(9)を、システムクロック周期が、NOP2/(2・NTQ)発振周期(8)であるように調整するのに適していることを特徴とする、請求項1に記載の通信システム(2)。
  15. 前記不正確なクロックジェネレータ(7)の前記粗い較正のための前記較正コントローラは、前記受信されるデータフレーム(10)において、レセッシブからドミナントへの2つの連続するエッジ間の、発振周期(8)における最小間隔(NOP2)を探し、前記間隔(NOP2)を2ビットタイムに相当する時間として援用し、前記クロック分周器(9)を、システムクロック周期が、NOP2/(2・NTQ)発振周期(8)であるように調整するのに適していることを特徴とする、請求項1に記載の通信システム(1)。
  16. 前記実際の粗く調整されたシステムクロックにより作動する前記データバス・プロトコル・コントローラが、受信されるデータフレーム(10)を有効なメッセージとして承認し次第、前記粗い較正が終了することを特徴とする、請求項1〜1のいずれか1項に記載の通信システム(1)。
  17. 前記通信システム(1)は、CAN通信システム(1)として構成されることを特徴とする、請求項1〜1のいずれか1項に記載の通信システム(1)。
  18. 前記データバス(2)を介する前記データ伝送は、TTCANプロトコルにより行われることを特徴とする、請求項1に記載の通信システム(1)。
  19. データバス(2)と、前記データバス(2)に接続された複数の加入者ノード(3、4)と、を備える通信システム(1)の駆動方法であって、データは、前記データバス(2)を介して、少なくとも1つのデータフィールド(14)、及び/又は、少なくとも1つの制御フィールド(13)、及び、少なくとも1つのチェックサムフィールド(15)をそれぞれが有するデータフレーム(10)で伝送され、少なくとも1つの前記加入者(3)は、高精度クロックジェネレータ(5)を有し、前記残りの加入者(4)は、前記高精度クロックジェネレータ(5)よりも精度が低いクロックジェネレータ(7)を有し、前記通信システム(1)の駆動中に前記データバス(2)を介して較正メッセージが伝送され、前記不正確なクロックジェネレータ(7)を有する少なくとも1つの前記加入者(4)によって、較正メッセージが受信され、前記不正確なクロックジェネレータ(7)は、前記受信される較正メッセージに含まれる情報に考慮して、前記データバス(2)のシステムクロック(6)に対して較正される、通信システム(1)の駆動方法において、
    ビットタイムに含まれるシステムクロック数(NTQ)は自由に構成可能であり、発振周期(8)において、受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)における第1のエッジ(40)と、前記受信されるデータフレーム(10)のフィールド(13;14;15)における他のエッジ(41)との間の間隔(NOPN)が測定され、前記両エッジ(40、41)間のビット数(NB)がカウントされ、データバス・プロトコル・コントローラのシステムクロック(6)を生成するクロック分周器(9)は、システムクロック周期が、NOPN/(NB・NTQ)発振周期(8)であるように調整され、
    前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記データバス・プロトコル・コントローラは、前記較正メッセージの前記受信中、及び前記不正確なクロックジェネレータ(7)の前記較正中に制限駆動モードに置かれ、前記制限駆動モードは、通常のデータバス駆動モードに対して、前記データバス(2)を介して受信される前記データフレーム(10)に関して、制限されたエラー検出機能及びエラー処理機能を有することを特徴とする、通信システム(1)の駆動方法。
JP2010549134A 2008-03-07 2009-03-04 データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 Active JP5330415B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008000562.2 2008-03-07
DE102008000562A DE102008000562A1 (de) 2008-03-07 2008-03-07 Kommunikationssystem umfassend einen Datenbus und mehrere daran angeschlossene Teilnehmerknoten sowie Verfahren zum Betreiben eines solchen Kommunikationssystems
PCT/EP2009/052535 WO2009109592A1 (de) 2008-03-07 2009-03-04 Kommunikationssystem umfassend einen datenbus und mehrere daran angeschlossene teilnehmerknoten sowie verfahren zum betreiben eines solchen kommunikationssystems

Publications (2)

Publication Number Publication Date
JP2011517386A JP2011517386A (ja) 2011-06-02
JP5330415B2 true JP5330415B2 (ja) 2013-10-30

Family

ID=40671287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010549134A Active JP5330415B2 (ja) 2008-03-07 2009-03-04 データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法

Country Status (6)

Country Link
US (1) US8391318B2 (ja)
EP (1) EP2263347B1 (ja)
JP (1) JP5330415B2 (ja)
CN (1) CN101960771B (ja)
DE (1) DE102008000562A1 (ja)
WO (1) WO2009109592A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011077493A1 (de) * 2010-06-23 2012-04-26 Robert Bosch Gmbh Verfahren und Vorrichtung zur Datenübertragung mit variabler Bitlänge
DE102010041223A1 (de) * 2010-09-22 2012-03-22 Robert Bosch Gmbh Verfahren und Vorrichtung zur seriellen Datenübertragung mit umschaltbarer Datenrate
JP5510275B2 (ja) * 2010-11-08 2014-06-04 株式会社デンソー 通信システム、マスタノード、スレーブノード
US8542069B2 (en) * 2011-09-23 2013-09-24 Infineon Technologies Ag Method for trimming an adjustable oscillator to match a CAN-bus and a CAN-bus communication controller
US9606948B2 (en) * 2012-12-05 2017-03-28 Texas Instruments Incorporated CAN bus edge timing control for dominant-to-recessive transitions
US9419737B2 (en) * 2013-03-15 2016-08-16 Concio Holdings LLC High speed embedded protocol for distributed control systems
EP3249855B1 (en) * 2015-01-20 2022-03-16 Panasonic Intellectual Property Corporation of America Invalid frame handling method, invalidity detection electronic-control unit and vehicle-mounted network system
JP6594732B2 (ja) * 2015-01-20 2019-10-23 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム
CN105159285B (zh) * 2015-09-17 2017-09-12 北京汽车股份有限公司 Can控制器总线故障处理方法和装置
CN105334907A (zh) * 2015-09-28 2016-02-17 成都成电光信科技股份有限公司 时钟同步方法和数据处理系统
DE102015223435A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Verfahren und Vorrichtung zum Auswerten von Signaldaten
WO2017110056A1 (ja) * 2015-12-25 2017-06-29 パナソニックIpマネジメント株式会社 不正メッセージ検知装置、不正メッセージ検知装置を備える電子制御装置、不正メッセージ検知方法、及び不正メッセージ検知プログラム
JP6890025B2 (ja) * 2016-05-27 2021-06-18 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America 電子制御ユニット、フレーム生成方法及びプログラム
CN107786402B (zh) * 2016-08-31 2024-01-19 北京昱连科技有限公司 Ttcan控制通讯模块和车辆的ttcan控制通讯系统
DE102017223775A1 (de) * 2017-12-22 2019-06-27 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zum Senden einer Nachricht mit unterschiedlichen Bitraten in einem Bussystem
US10277385B1 (en) * 2018-05-27 2019-04-30 Nxp B.V. Slave node for CAN bus network
US10892911B2 (en) * 2018-08-28 2021-01-12 Texas Instruments Incorporated Controller area network receiver
EP3629525B1 (en) * 2018-09-27 2022-08-17 Melexis Technologies SA Method and system for communicating over a bus
DE102018220398A1 (de) * 2018-11-28 2020-05-28 Robert Bosch Gmbh Verfahren zum Abschalten einer Kommunikation und korrespondierende Kommunikationsanordnung
DE102019205488A1 (de) * 2019-04-16 2020-10-22 Robert Bosch Gmbh Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
DE102019208059A1 (de) * 2019-06-03 2020-12-03 Robert Bosch Gmbh Einrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
EP3917100A1 (en) * 2020-05-26 2021-12-01 Nxp B.V. Controller area network controller and transceiver
DE102021200080A1 (de) * 2021-01-07 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Kommunikationssteuereinrichtung für eine Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem
CN114610669B (zh) * 2022-03-16 2023-10-20 无锡英迪芯微电子科技股份有限公司 多路串口通信中实现时钟同步校准的方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196700A (ja) 1998-12-24 2000-07-14 Smc Corp 調歩同期式データ伝送方法
US6862332B2 (en) 2001-02-27 2005-03-01 Toa Corporation Clock reproduction circuit
DE10208650A1 (de) 2001-03-15 2002-09-19 Bosch Gmbh Robert Verfahren und Vorrichtung zur Synchronisation wenigstens eines Teilnehmers eines Bussystems und Bussystem
FR2831968B1 (fr) 2001-11-06 2004-06-25 St Microelectronics Sa Dispositif de calibrage d'un signal d'horloge
SE525273C2 (sv) * 2002-01-07 2005-01-18 Kvaser Consultant Ab Distribuerat styr- och övervakningssystem
JP2003348105A (ja) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp Canコントローラ
DE102004006398B4 (de) 2004-02-10 2006-06-08 Atmel Germany Gmbh Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz
SE533636C2 (sv) 2004-10-25 2010-11-16 Xinshu Man L L C Anordning vid bussförbindelse i CAN-system
DE102006032726B4 (de) 2006-07-14 2008-05-15 Lucas Automotive Gmbh Verfahren zum Synchronisieren von Komponenten eines Kraftfahrzeugbremssystems und elektronisches Bremssteuersystem
JP5087942B2 (ja) * 2007-02-09 2012-12-05 ヤマハ株式会社 伝送レート判別回路および該回路を備えたデジタル信号復調装置

Also Published As

Publication number Publication date
EP2263347B1 (de) 2014-01-29
US8391318B2 (en) 2013-03-05
JP2011517386A (ja) 2011-06-02
US20110038388A1 (en) 2011-02-17
EP2263347A1 (de) 2010-12-22
CN101960771B (zh) 2015-02-04
CN101960771A (zh) 2011-01-26
WO2009109592A1 (de) 2009-09-11
DE102008000562A1 (de) 2009-09-10

Similar Documents

Publication Publication Date Title
JP5330415B2 (ja) データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法
JP5770941B2 (ja) 直列データ伝送が正しく機能しているか検査するための方法及び装置
US11075707B2 (en) Open real-time ethernet protocol
EP1355459B1 (en) Method for synchronizing clocks in a distributed communication system
US7620075B2 (en) Serial communication system with baud rate generator
US7093151B1 (en) Circuit and method for providing a precise clock for data communications
EP1324520A2 (en) Synchronization in a distributed system
US7596153B2 (en) Clock-state correction and/or clock-rate correction using relative drift-rate measurements
CN103116322B (zh) 微调可调振荡器以匹配can总线的方法及can总线通信控制器
US10042383B2 (en) Navigation system and mouse device
CN111052006B (zh) 控制装置以及控制方法
EP3576354B1 (en) Slave node for a can bus network
US20110026572A1 (en) Baud rate error detection circuit and baud rate error detection method
US7551702B2 (en) Method and circuit arrangement for synchronizing a function unit with a predetermined clock frequency
US10615957B2 (en) Communications device with adaptive clock frequency
CN114338266B (zh) 一种can控制器的波特率校准方法及校准电路
US20070159221A1 (en) System and method for clock signal synchronization
US11507525B2 (en) High speed communication system
US20220221894A1 (en) Technique for correcting a time parameter
TWI321905B (en) Clock synchronization in a distributed system
WO2013091240A1 (zh) 外时钟数据同步处理方法、设备和系统

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120905

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5330415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250