JP5330415B2 - データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 - Google Patents
データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 Download PDFInfo
- Publication number
- JP5330415B2 JP5330415B2 JP2010549134A JP2010549134A JP5330415B2 JP 5330415 B2 JP5330415 B2 JP 5330415B2 JP 2010549134 A JP2010549134 A JP 2010549134A JP 2010549134 A JP2010549134 A JP 2010549134A JP 5330415 B2 JP5330415 B2 JP 5330415B2
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- communication system
- data bus
- data
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Description
− データフレームは、8バイト(64ビット)までのユーザデータの伝送に役立つ。
− リモートフレーム(Remote−Frame)は、他の加入者3、4からデータフレームを要求する役目を果たす。
− エラーフレ−ムは、全ての加入者3、4に、伝送において検出されるエラー条件をシグナリングする。
− オーバーロードフレームは、高速で連続するデータフレーム及びリモートフレームの間の強制休止として機能する。
− ドミナント・ビットを含むスタート・オブ・フレーム(SOF:Start of Frame)11
− RTR(Remote Transmission Request)ビットを含む、識別子セグメント(11ビット)から構成されるアービトレーションフィールド12
− 6ビットを含む制御フィールド(CTRL)13
− ユーザデータを伝送するためのデータフィールド(DATA)14は、8ビット=1バイトの単位で、0〜64ビットを含む
− 16ビットを含むチェックサムフィールド(CRC)は、レセッシブCRC・デリミタ・ビット16を含む、15ビットのCRCシーケンス15
− レセッシブなACKデリミタを含むACKスロットから構成される、2ビットを含む確認フィールド(ACK)17
− エンド・オブ・フレーム(EOF:End of Frame)18は7ビットを含む(レセッシブ)
− 3ビットを含むインターミッション(IFS:Intermission Frame Space)19は、連続するメッセージを分離する最小ビット数に相当
Claims (19)
- データバス(2)と、前記データバス(2)に接続された複数の加入者ノード(3、4)と、を備える通信システム(1)であって、データ伝送は、前記データバス(2)を介して、少なくとも1つのデータフィールド(14)、及び/又は、少なくとも1つの制御フィールド(13)、及び、少なくとも1つのチェックサムフィールド(15)をそれぞれが有するデータフレーム(10)で行なわれ、少なくとも1つの前記加入者(3)は、高精度クロックジェネレータ(5)を有し、前記残りの加入者(4)は、前記高精度クロックジェネレータ(5)よりも精度が低いクロックジェネレータ(7)を有し、前記通信システム(1)の駆動中に前記データバス上に較正メッセージが存在し、前記不正確なクロックジェネレータ(7)を有する少なくとも1つの前記加入者(4)は較正メッセージを受信し、及び、前記受信される較正メッセージに含まれる情報に考慮して、前記データバス(2)のシステムクロック(6)に対して前記不正確なクロックジェネレータ(7)を較正するための較正コントローラを有する、前記通信システム(1)において、
ビットタイムに含まれるシステムクロック数(NTQ)は自由に構成可能であり、前記較正コントローラは、発振周期(8)において、受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)における第1のエッジ(40)と、前記受信されるデータフレーム(10)のフィールド(13;14;15)における他のエッジ(41)と、の間の間隔(NOPN)を測定し、前記両エッジ(40、41)間のビット数(NB)をカウントし、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の、データバス・プロトコル・コントローラのシステムクロック、(6)を生成するクロック分周器(9)を、システムクロック周期が、NOPN/(NB・NTQ)発振周期(8)であるように調整するのに適し、
前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記データバス・プロトコル・コントローラは、前記較正メッセージの前記受信中、及び前記不正確なクロックジェネレータ(7)の前記較正中に制限駆動モードに置かれ、前記制限駆動モードは、通常のデータバス駆動モードに対して、前記データバス(2)を介して受信される前記データフレーム(10)に関して、制限されたエラー検出機能及びエラー処理機能を有することを特徴とする、通信システム(10)。 - 前記較正コントローラは、前記受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)において発生する前記第1のエッジ(40)と前記他のエッジ(41)との間の前記間隔(NOPN)を測定するのに適していることを特徴とする、請求項1に記載の通信システム(1)。
- 前記較正コントローラは、前記第1のエッジ(40)と、前記受信されるデータフレーム(10)の他のフィールド(13;14;15)、特にチェックサムフィールド(15)における前記他のフィールド(41)と、の間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項1又は2に記載の通信システム(1)。
- 前記較正コントローラは、前記第1のエッジ(40)と、前記受信されるデータフレーム(10)の前記チェックサムフィールド(15)において最後に発生するエッジ(41)と、の間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項3に記載の通信システム(1)。
- 前記較正コントローラは、レセッシブからドミナントへの前記第1のエッジ(40)と、レセッシブからドミナントへの前記他のエッジ(41)との間の間隔(NOPN)を測定するのに適していることを特徴とする、請求項1〜4のいずれか1項に記載の通信システム(1)。
- 前記制限駆動モードにおいて、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)のエラーカウンタは停止されることを特徴とする、請求項5に記載の通信システム(1)。
- 前記制限駆動モードにおいて、前記データバス(2)を介して受信される、エラーのあるメッセージとして検知されたデータフレーム(10)の破棄が抑制されることを特徴とする、請求項5又は6に記載の通信システム(1)。
- 前記制限駆動モードにおいて、前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)は、前記データバス(2)を介してエラーのないデータフレーム(10)を受信した場合に、メッセージ、特に確認メッセージを送信することを特徴とする、請求項5〜7のいずれか1項に記載の通信システム(1)。
- 前記加入者(3)により特に高精度のクロックジェネレータ(5)を用いて送信されたデータフレーム(10)が、前記不正確なクロックジェネレータ(7)の前記較正に援用されることを特徴とする、請求項1〜8のいずれか1項に記載の通信システム(1)。
- 予め設定可能な制限値よりも長いデータフレーム(10)が、前記不正確なクロックジェネレータ(7)の前記較正に援用されることを特徴とする、請求項1〜9のいずれか1項に記載の通信システム(1)。
- 前記較正コントローラは、複数の受信されたデータフレーム(10)の、前記第1のエッジ(40)と前記他のエッジ(41)との間の前記間隔(NOPN)の前記測定値から平均値を形成し、前記平均値に従って前記クロック分周器(9)を調整するのに適していることを特徴とする、請求項1〜10のいずれか1項に記載の通信システム(1)。
- 前記較正コントローラは、予め設定可能な期間の間、エラーが無く前記不正確なクロックジェネレータ(7)の前記較正に役立つデータフレーム(10)が届かない場合に、又は、前記データバス(2)を介する前記データフレーム(10)前記受信時の再同期の回数が、予め設定可能な制限値を越える場合に、前記データバス(10)を介して、前記不正確なクロックジェネレータ(7)の前記較正のために役立つデータフレーム(10)を要求するのに適していることを特徴とする、請求項1〜11のいずれか1項に記載の通信システム(1)。
- 前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記不正確なクロックジェネレータ(7)の前記較正は、粗い較正の後に行なわれる厳密な較正であることを特徴とする、請求項1〜12のいずれか1項に記載の通信システム(10)。
- 前記不正確なクロックジェネレータ(7)の前記粗い較正のための前記較正コントローラは、前記受信されるデータフレーム(10)において、2つの連続するエッジ間の、発振周期(8)における最小間隔(NOP2)を探し、前記間隔(NOP2)を2ビットタイムに相当する時間として援用し、前記クロック分周器(9)を、システムクロック周期が、NOP2/(2・NTQ)発振周期(8)であるように調整するのに適していることを特徴とする、請求項13に記載の通信システム(2)。
- 前記不正確なクロックジェネレータ(7)の前記粗い較正のための前記較正コントローラは、前記受信されるデータフレーム(10)において、レセッシブからドミナントへの2つの連続するエッジ間の、発振周期(8)における最小間隔(NOP2)を探し、前記間隔(NOP2)を2ビットタイムに相当する時間として援用し、前記クロック分周器(9)を、システムクロック周期が、NOP2/(2・NTQ)発振周期(8)であるように調整するのに適していることを特徴とする、請求項14に記載の通信システム(1)。
- 前記実際の粗く調整されたシステムクロックにより作動する前記データバス・プロトコル・コントローラが、受信されるデータフレーム(10)を有効なメッセージとして承認し次第、前記粗い較正が終了することを特徴とする、請求項13〜15のいずれか1項に記載の通信システム(1)。
- 前記通信システム(1)は、CAN通信システム(1)として構成されることを特徴とする、請求項1〜16のいずれか1項に記載の通信システム(1)。
- 前記データバス(2)を介する前記データ伝送は、TTCANプロトコルにより行われることを特徴とする、請求項17に記載の通信システム(1)。
- データバス(2)と、前記データバス(2)に接続された複数の加入者ノード(3、4)と、を備える通信システム(1)の駆動方法であって、データは、前記データバス(2)を介して、少なくとも1つのデータフィールド(14)、及び/又は、少なくとも1つの制御フィールド(13)、及び、少なくとも1つのチェックサムフィールド(15)をそれぞれが有するデータフレーム(10)で伝送され、少なくとも1つの前記加入者(3)は、高精度クロックジェネレータ(5)を有し、前記残りの加入者(4)は、前記高精度クロックジェネレータ(5)よりも精度が低いクロックジェネレータ(7)を有し、前記通信システム(1)の駆動中に前記データバス(2)を介して較正メッセージが伝送され、前記不正確なクロックジェネレータ(7)を有する少なくとも1つの前記加入者(4)によって、較正メッセージが受信され、前記不正確なクロックジェネレータ(7)は、前記受信される較正メッセージに含まれる情報に考慮して、前記データバス(2)のシステムクロック(6)に対して較正される、通信システム(1)の駆動方法において、
ビットタイムに含まれるシステムクロック数(NTQ)は自由に構成可能であり、発振周期(8)において、受信されるデータフレーム(10)の前記データフィールド(14)又は前記制御フィールド(13)における第1のエッジ(40)と、前記受信されるデータフレーム(10)のフィールド(13;14;15)における他のエッジ(41)との間の間隔(NOPN)が測定され、前記両エッジ(40、41)間のビット数(NB)がカウントされ、データバス・プロトコル・コントローラのシステムクロック(6)を生成するクロック分周器(9)は、システムクロック周期が、NOPN/(NB・NTQ)発振周期(8)であるように調整され、
前記不正確なクロックジェネレータ(7)を有する前記少なくとも1つの加入者(4)の前記データバス・プロトコル・コントローラは、前記較正メッセージの前記受信中、及び前記不正確なクロックジェネレータ(7)の前記較正中に制限駆動モードに置かれ、前記制限駆動モードは、通常のデータバス駆動モードに対して、前記データバス(2)を介して受信される前記データフレーム(10)に関して、制限されたエラー検出機能及びエラー処理機能を有することを特徴とする、通信システム(1)の駆動方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008000562.2 | 2008-03-07 | ||
DE102008000562A DE102008000562A1 (de) | 2008-03-07 | 2008-03-07 | Kommunikationssystem umfassend einen Datenbus und mehrere daran angeschlossene Teilnehmerknoten sowie Verfahren zum Betreiben eines solchen Kommunikationssystems |
PCT/EP2009/052535 WO2009109592A1 (de) | 2008-03-07 | 2009-03-04 | Kommunikationssystem umfassend einen datenbus und mehrere daran angeschlossene teilnehmerknoten sowie verfahren zum betreiben eines solchen kommunikationssystems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011517386A JP2011517386A (ja) | 2011-06-02 |
JP5330415B2 true JP5330415B2 (ja) | 2013-10-30 |
Family
ID=40671287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010549134A Active JP5330415B2 (ja) | 2008-03-07 | 2009-03-04 | データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8391318B2 (ja) |
EP (1) | EP2263347B1 (ja) |
JP (1) | JP5330415B2 (ja) |
CN (1) | CN101960771B (ja) |
DE (1) | DE102008000562A1 (ja) |
WO (1) | WO2009109592A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011077493A1 (de) * | 2010-06-23 | 2012-04-26 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Datenübertragung mit variabler Bitlänge |
DE102010041223A1 (de) * | 2010-09-22 | 2012-03-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur seriellen Datenübertragung mit umschaltbarer Datenrate |
JP5510275B2 (ja) * | 2010-11-08 | 2014-06-04 | 株式会社デンソー | 通信システム、マスタノード、スレーブノード |
US8542069B2 (en) * | 2011-09-23 | 2013-09-24 | Infineon Technologies Ag | Method for trimming an adjustable oscillator to match a CAN-bus and a CAN-bus communication controller |
US9606948B2 (en) * | 2012-12-05 | 2017-03-28 | Texas Instruments Incorporated | CAN bus edge timing control for dominant-to-recessive transitions |
US9419737B2 (en) * | 2013-03-15 | 2016-08-16 | Concio Holdings LLC | High speed embedded protocol for distributed control systems |
EP3249855B1 (en) * | 2015-01-20 | 2022-03-16 | Panasonic Intellectual Property Corporation of America | Invalid frame handling method, invalidity detection electronic-control unit and vehicle-mounted network system |
JP6594732B2 (ja) * | 2015-01-20 | 2019-10-23 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 不正フレーム対処方法、不正検知電子制御ユニット及び車載ネットワークシステム |
CN105159285B (zh) * | 2015-09-17 | 2017-09-12 | 北京汽车股份有限公司 | Can控制器总线故障处理方法和装置 |
CN105334907A (zh) * | 2015-09-28 | 2016-02-17 | 成都成电光信科技股份有限公司 | 时钟同步方法和数据处理系统 |
DE102015223435A1 (de) * | 2015-11-26 | 2017-06-01 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Auswerten von Signaldaten |
WO2017110056A1 (ja) * | 2015-12-25 | 2017-06-29 | パナソニックIpマネジメント株式会社 | 不正メッセージ検知装置、不正メッセージ検知装置を備える電子制御装置、不正メッセージ検知方法、及び不正メッセージ検知プログラム |
JP6890025B2 (ja) * | 2016-05-27 | 2021-06-18 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 電子制御ユニット、フレーム生成方法及びプログラム |
CN107786402B (zh) * | 2016-08-31 | 2024-01-19 | 北京昱连科技有限公司 | Ttcan控制通讯模块和车辆的ttcan控制通讯系统 |
DE102017223775A1 (de) * | 2017-12-22 | 2019-06-27 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zum Senden einer Nachricht mit unterschiedlichen Bitraten in einem Bussystem |
US10277385B1 (en) * | 2018-05-27 | 2019-04-30 | Nxp B.V. | Slave node for CAN bus network |
US10892911B2 (en) * | 2018-08-28 | 2021-01-12 | Texas Instruments Incorporated | Controller area network receiver |
EP3629525B1 (en) * | 2018-09-27 | 2022-08-17 | Melexis Technologies SA | Method and system for communicating over a bus |
DE102018220398A1 (de) * | 2018-11-28 | 2020-05-28 | Robert Bosch Gmbh | Verfahren zum Abschalten einer Kommunikation und korrespondierende Kommunikationsanordnung |
DE102019205488A1 (de) * | 2019-04-16 | 2020-10-22 | Robert Bosch Gmbh | Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem |
DE102019208059A1 (de) * | 2019-06-03 | 2020-12-03 | Robert Bosch Gmbh | Einrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem |
EP3917100A1 (en) * | 2020-05-26 | 2021-12-01 | Nxp B.V. | Controller area network controller and transceiver |
DE102021200080A1 (de) * | 2021-01-07 | 2022-07-07 | Robert Bosch Gesellschaft mit beschränkter Haftung | Kommunikationssteuereinrichtung für eine Teilnehmerstation für ein serielles Bussystem und Verfahren zur Kommunikation in einem seriellen Bussystem |
CN114610669B (zh) * | 2022-03-16 | 2023-10-20 | 无锡英迪芯微电子科技股份有限公司 | 多路串口通信中实现时钟同步校准的方法及系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000196700A (ja) | 1998-12-24 | 2000-07-14 | Smc Corp | 調歩同期式データ伝送方法 |
US6862332B2 (en) | 2001-02-27 | 2005-03-01 | Toa Corporation | Clock reproduction circuit |
DE10208650A1 (de) | 2001-03-15 | 2002-09-19 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation wenigstens eines Teilnehmers eines Bussystems und Bussystem |
FR2831968B1 (fr) | 2001-11-06 | 2004-06-25 | St Microelectronics Sa | Dispositif de calibrage d'un signal d'horloge |
SE525273C2 (sv) * | 2002-01-07 | 2005-01-18 | Kvaser Consultant Ab | Distribuerat styr- och övervakningssystem |
JP2003348105A (ja) * | 2002-05-29 | 2003-12-05 | Mitsubishi Electric Corp | Canコントローラ |
DE102004006398B4 (de) | 2004-02-10 | 2006-06-08 | Atmel Germany Gmbh | Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz |
SE533636C2 (sv) | 2004-10-25 | 2010-11-16 | Xinshu Man L L C | Anordning vid bussförbindelse i CAN-system |
DE102006032726B4 (de) | 2006-07-14 | 2008-05-15 | Lucas Automotive Gmbh | Verfahren zum Synchronisieren von Komponenten eines Kraftfahrzeugbremssystems und elektronisches Bremssteuersystem |
JP5087942B2 (ja) * | 2007-02-09 | 2012-12-05 | ヤマハ株式会社 | 伝送レート判別回路および該回路を備えたデジタル信号復調装置 |
-
2008
- 2008-03-07 DE DE102008000562A patent/DE102008000562A1/de not_active Ceased
-
2009
- 2009-03-04 CN CN200980107781.1A patent/CN101960771B/zh active Active
- 2009-03-04 JP JP2010549134A patent/JP5330415B2/ja active Active
- 2009-03-04 WO PCT/EP2009/052535 patent/WO2009109592A1/de active Application Filing
- 2009-03-04 EP EP09717612.7A patent/EP2263347B1/de active Active
- 2009-03-04 US US12/735,952 patent/US8391318B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2263347B1 (de) | 2014-01-29 |
US8391318B2 (en) | 2013-03-05 |
JP2011517386A (ja) | 2011-06-02 |
US20110038388A1 (en) | 2011-02-17 |
EP2263347A1 (de) | 2010-12-22 |
CN101960771B (zh) | 2015-02-04 |
CN101960771A (zh) | 2011-01-26 |
WO2009109592A1 (de) | 2009-09-11 |
DE102008000562A1 (de) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330415B2 (ja) | データバスと、データバスに接続された複数の加入者とを含む通信システム、及び、このような通信システムの駆動方法 | |
JP5770941B2 (ja) | 直列データ伝送が正しく機能しているか検査するための方法及び装置 | |
US11075707B2 (en) | Open real-time ethernet protocol | |
EP1355459B1 (en) | Method for synchronizing clocks in a distributed communication system | |
US7620075B2 (en) | Serial communication system with baud rate generator | |
US7093151B1 (en) | Circuit and method for providing a precise clock for data communications | |
EP1324520A2 (en) | Synchronization in a distributed system | |
US7596153B2 (en) | Clock-state correction and/or clock-rate correction using relative drift-rate measurements | |
CN103116322B (zh) | 微调可调振荡器以匹配can总线的方法及can总线通信控制器 | |
US10042383B2 (en) | Navigation system and mouse device | |
CN111052006B (zh) | 控制装置以及控制方法 | |
EP3576354B1 (en) | Slave node for a can bus network | |
US20110026572A1 (en) | Baud rate error detection circuit and baud rate error detection method | |
US7551702B2 (en) | Method and circuit arrangement for synchronizing a function unit with a predetermined clock frequency | |
US10615957B2 (en) | Communications device with adaptive clock frequency | |
CN114338266B (zh) | 一种can控制器的波特率校准方法及校准电路 | |
US20070159221A1 (en) | System and method for clock signal synchronization | |
US11507525B2 (en) | High speed communication system | |
US20220221894A1 (en) | Technique for correcting a time parameter | |
TWI321905B (en) | Clock synchronization in a distributed system | |
WO2013091240A1 (zh) | 外时钟数据同步处理方法、设备和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5330415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |