JP5327146B2 - Solid-state imaging device, manufacturing method thereof, and camera - Google Patents

Solid-state imaging device, manufacturing method thereof, and camera Download PDF

Info

Publication number
JP5327146B2
JP5327146B2 JP2010138666A JP2010138666A JP5327146B2 JP 5327146 B2 JP5327146 B2 JP 5327146B2 JP 2010138666 A JP2010138666 A JP 2010138666A JP 2010138666 A JP2010138666 A JP 2010138666A JP 5327146 B2 JP5327146 B2 JP 5327146B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
opening
layer
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010138666A
Other languages
Japanese (ja)
Other versions
JP2010212734A (en
Inventor
健太郎 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010138666A priority Critical patent/JP5327146B2/en
Publication of JP2010212734A publication Critical patent/JP2010212734A/en
Application granted granted Critical
Publication of JP5327146B2 publication Critical patent/JP5327146B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a more reliable solid-state image pickup device and a method of manufacturing the solid-state image pickup device, and also to provide a camera. <P>SOLUTION: The solid-state image pickup device includes a semiconductor layer 10 in which a plurality of pixels comprising a photoelectric conversion section 11 and a pixel transistor are formed. In the device, a multilayer interconnection layer 14 is formed on one surface side of a semiconductor layer 10, and light enters from the other surface side of the semiconductor layer 10, a pad section 5 is formed on the other surface side of the semiconductor layer 10, and an opening reaching a conductive layer in the multilayer interconnection layer 14 is formed in the pad section 5. The solid-state image pickup device is equipped with: an insulation film 17 that is an insulation film extended from the other surface of the semiconductor layer 10 to a sidewall in the opening for formation, is directly mounted to the semiconductor layer 10 in the opening, and performs insulation covering of the semiconductor layer 10; and another insulation film that is a different one from the insulation film 17 directly mounted to the semiconductor layer 10 and is extended from the other surface of the semiconductor layer 10 to a sidewall in the opening. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、裏面照射型の固体撮像装置とその製造方法、及びカメラに関する。   The present invention relates to a back-illuminated solid-state imaging device, a method for manufacturing the same, and a camera.

固体撮像装置、例えばＣＭＯＳ型の固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図るため、半導体基板に光電変換部となるフォトダイオードを形成し、半導体基体の表面側に画素トランジスタ、さらには、信号回路を構成する多層配線層等を形成して、裏面側から光を入射させる裏面照射型固体撮像装置が提案されている（特許文献１、２）。   In a solid-state imaging device, for example, a CMOS-type solid-state imaging device, in order to improve photoelectric conversion efficiency and sensitivity to incident light, a photodiode serving as a photoelectric conversion unit is formed on a semiconductor substrate, and a pixel transistor is formed on the surface side of the semiconductor substrate. Furthermore, a backside illumination type solid-state imaging device is proposed in which a multilayer wiring layer or the like constituting a signal circuit is formed and light is incident from the backside (Patent Documents 1 and 2).

裏面照射型固体撮像装置では、半導体基板の表面側に形成された多層配線に所要の電位を供給するためのパッド部を、裏面側に設けるようにしている。
図１８に従来の裏面照射型固体撮像装置の要部における概略断面構成を示す。図１８に示す断面図は、特に、裏面照射型固体撮像装置裏面側の周辺領域に形成したパッド部６０を含む領域に位置するものである。 In the back-illuminated solid-state imaging device, a pad portion for supplying a required potential to the multilayer wiring formed on the front surface side of the semiconductor substrate is provided on the back surface side.
FIG. 18 shows a schematic cross-sectional configuration of a main part of a conventional backside illumination type solid-state imaging device. The cross-sectional view shown in FIG. 18 is particularly located in a region including the pad portion 60 formed in the peripheral region on the back side of the backside illumination type solid-state imaging device.

裏面照射型固体撮像装置７０は、半導体層であるＳｉ層５３に光電変換部となるフォトダイオード５４と複数の画素トランジスタ（ＭＯＳトランジスタ）からなる複数の画素が形成された撮像領域と、周辺回路部とを有し、裏面側の周辺領域にパッド部６０が形成される。画素を構成する画素トランジスタは図示しないが、Ｓｉ層５３の表面側に形成される。さらにＳｉ層５３の表面側には、層間絶縁膜６１を介して多層の配線（例えばＣｕ配線）５２とワイヤボンディング用のＡｌ配線５２ａを形成した多層配線層５１が形成され、この多層配線層５１の表面側に例えばシリコン基板による支持基板５０が接合される。   The back-illuminated solid-state imaging device 70 includes an imaging region in which a plurality of pixels including a photodiode 54 serving as a photoelectric conversion unit and a plurality of pixel transistors (MOS transistors) are formed on a Si layer 53 that is a semiconductor layer, and a peripheral circuit unit The pad portion 60 is formed in the peripheral region on the back surface side. Although not shown, the pixel transistor constituting the pixel is formed on the surface side of the Si layer 53. Further, on the surface side of the Si layer 53, a multilayer wiring layer 51 in which a multilayer wiring (for example, Cu wiring) 52 and an Al wiring 52a for wire bonding are formed via an interlayer insulating film 61 is formed. A support substrate 50 made of, for example, a silicon substrate is bonded to the surface side of the substrate.

一方、Ｓｉ層５３の裏面側には、反射防止膜となる絶縁膜５５、遮光膜５６、パッシベーション膜５７が順に積層形成される。さらにパッシベーション膜５７上に、撮像領域に対応してオンチップカラーフィルタ５９が形成され、その上にオンチップマイクロレンズ５８が形成される。撮像領域では、有効画素領域の外側に画像の黒レベルを規定するためのオプティカルブラック領域が形成される。オプティカルブラック領域では、有効画素領域での画素と同様の画素およびカラーフィルタが形成される。遮光膜５６は、有効画素領域の各受光部、すなわちフォトダイオード５４およびパッド部６０を除いて、他の画素トランジスタ、周辺回路部を含む全面に形成される。   On the other hand, an insulating film 55 serving as an antireflection film, a light shielding film 56, and a passivation film 57 are sequentially stacked on the back side of the Si layer 53. Further, an on-chip color filter 59 is formed on the passivation film 57 corresponding to the imaging region, and an on-chip microlens 58 is formed thereon. In the imaging area, an optical black area for defining the black level of the image is formed outside the effective pixel area. In the optical black area, pixels and color filters similar to the pixels in the effective pixel area are formed. The light shielding film 56 is formed on the entire surface including the other pixel transistors and the peripheral circuit portion except for each light receiving portion in the effective pixel region, that is, the photodiode 54 and the pad portion 60.

パッド部６０では、多層配線層５１の所望の配線５２に接続されたＡｌ配線５２ａを露出させる開口６２が形成される。すなわち、オンチップマイクロレンズ５８が形成された後、オンチップマイクロレンズ５８が形成された面、すなわち裏面から、多層配線層５１が形成された表面側に向けて、所望のＡｌ配線５２ａが露出されるように、開口６２が設けられることにより、電極取り出し用のパッド部６０が形成される。このとき、パッド部６０は、フォトダイオード５４が形成されるＳｉ層５３、このＳｉ層５３の光入射面側に形成される絶縁膜５５、そして、多層配線層５１の層間絶縁膜６１等をエッチングすることにより形成されている。そして、このようにして設けられたパッド部６０において、ワイヤボンディング、例えばＡｕ細線（いわゆるボンディングワイヤ）６３が開口６２内に露出されたＡｌ配線５２ａに接続される。   In the pad portion 60, an opening 62 is formed to expose the Al wiring 52 a connected to the desired wiring 52 of the multilayer wiring layer 51. That is, after the on-chip microlens 58 is formed, a desired Al wiring 52a is exposed from the surface where the on-chip microlens 58 is formed, that is, from the back surface to the front surface side where the multilayer wiring layer 51 is formed. As described above, by providing the opening 62, the pad portion 60 for taking out the electrode is formed. At this time, the pad portion 60 etches the Si layer 53 in which the photodiode 54 is formed, the insulating film 55 formed on the light incident surface side of the Si layer 53, the interlayer insulating film 61 in the multilayer wiring layer 51, and the like. It is formed by doing. In the pad portion 60 thus provided, wire bonding, for example, an Au thin wire (so-called bonding wire) 63 is connected to the Al wiring 52 a exposed in the opening 62.

しかしながら、従来の裏面照射型固体撮像装置では、図１８に示すように、フォトダイオード５４が形成されるＳｉ層５３がパッド部６０の側壁に露出されるので、パッド部６０においてＡｕ細線６３をワイヤボンディングした際に、Ｓｉ層５３とＡｕ細線６３が接触してしまう。このため、グランド電位の半導体ウェル領域（例えばｐ型ウェル領域）等のＡｕ細線６３とは異電位の領域との間で電流が流れてしまうという問題がある。すなわち、Ａｕ細線６３からＳｉ層５３にリーク電流が流れてしまう。   However, in the conventional backside illumination type solid-state imaging device, as shown in FIG. 18, since the Si layer 53 on which the photodiode 54 is formed is exposed on the side wall of the pad portion 60, the Au thin wire 63 is wired in the pad portion 60. When bonding is performed, the Si layer 53 and the Au thin wire 63 come into contact with each other. For this reason, there is a problem that current flows between the Au thin wire 63 such as a semiconductor well region (eg, p-type well region) having a ground potential and a region having a different potential. That is, a leak current flows from the Au thin wire 63 to the Si layer 53.

また、パッド部６０を構成する開口６２の側壁は、多層配線層５１の層間絶縁層６１が露出するが、その層間絶縁層６１内には、信号回路を構成する配線５２として用いられているメタルが存在する。このため、開口６２の側壁に露出する層間絶縁層６１だけでは、配線５２の吸湿を防ぐだけの信頼性が無いという問題がある。
すなわち、高い湿度下などの環境において配線５２が吸湿して劣化する虞れがある。さらに、最先端のＣＭＯＳプロセスにおいて、多層配線層５１の層間膜に用いられる層間絶縁膜６１として低誘電率膜などを用いるが、この低誘電率膜そのものが高い湿度により、膜質が劣化するなど、層間絶縁膜６１も、湿度に対する耐性が無いという問題がある。 In addition, the interlayer insulating layer 61 of the multilayer wiring layer 51 is exposed on the side wall of the opening 62 that forms the pad portion 60, and the metal used as the wiring 52 that forms the signal circuit is in the interlayer insulating layer 61. Exists. For this reason, there is a problem that only the interlayer insulating layer 61 exposed on the side wall of the opening 62 is not reliable enough to prevent the wiring 52 from absorbing moisture.
That is, the wiring 52 may absorb moisture and deteriorate in an environment such as high humidity. Further, in the state-of-the-art CMOS process, a low dielectric constant film or the like is used as the interlayer insulating film 61 used for the interlayer film of the multilayer wiring layer 51. However, the film quality of the low dielectric constant film itself is deteriorated due to high humidity. The interlayer insulating film 61 also has a problem that it has no resistance to humidity.

上述した特許文献１においては、パッド部の側壁に絶縁膜を成膜する構成が記載されている。しかしながら、そのような構成において、パッド部のみに絶縁膜を成膜するために、製造の工程数が増えてしまう。また、パッド部を有機膜で被覆する等の提案もあるが、有機膜の場合、カバレッジが良くないため信頼性が十分ではない。   In Patent Document 1 described above, a configuration in which an insulating film is formed on the side wall of the pad portion is described. However, in such a configuration, since an insulating film is formed only on the pad portion, the number of manufacturing steps increases. There is also a proposal to cover the pad portion with an organic film, but in the case of an organic film, the coverage is not good and the reliability is not sufficient.

さらに、従来の裏面照射型の固体撮像装置における遮光膜は、電気的にフローティングの状態であるため、電位が定まらず、遮光膜の電位が画素に影響する虞れがあった。   Furthermore, since the light shielding film in the conventional back-illuminated solid-state imaging device is in an electrically floating state, the potential is not fixed, and the potential of the light shielding film may affect the pixels.

特開２００５−３４７７０７号公報JP 2005-347707 A 特開２００５−３５３６３１号公報JP-A-2005-353631

本発明は、上述の点に鑑み、より信頼性に優れた固体撮像装置とその製造方法、及びカメラを提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a solid-state imaging device with excellent reliability, a manufacturing method thereof, and a camera.

上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層を有し、半導体層の一方の面側に多層配線層が形成され、半導体層の他方の面側から光が入射される固体撮像装置であって、半導体層の他方の面側に複数のパッド部が形成され、各パッド部に前記多層配線層中の導電層に達する開口が形成され、半導体層の他方の面上から開口内の側壁に延長して形成された絶縁膜であって、開口内において半導体層に接して設けられ、半導体層を絶縁被覆する絶縁膜と、半導体層の他方の面上において半導体層に接して設けられた絶縁膜上に形成された遮光膜と、半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、半導体層の他方の面上から開口内の側壁に延長して形成された他の絶縁膜とを備える。そして、複数のパッド部のうちの一部を除く他のパッド部においては、半導体層に接して設けられた絶縁膜と他の絶縁膜とから導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接していることを特徴とする。 In order to solve the above problems and achieve the object of the present invention, a solid-state imaging device of the present invention has a semiconductor layer in which a plurality of pixels each including a photoelectric conversion unit and a pixel transistor are formed, and one surface of the semiconductor layer a multilayer wiring layer is formed on the side, a solid-state imaging device in which light is incident from the other surface side of the semiconductor layer, a plurality of pad portions are formed on the other surface side of the semiconductor layer, wherein each pad portion An opening reaching the conductive layer in the multilayer wiring layer is formed, and is an insulating film formed to extend from the other surface of the semiconductor layer to the side wall in the opening, and is provided in contact with the semiconductor layer in the opening, an insulating film for insulating covering semiconductor layer, a light shielding film formed on provided insulating film in contact with the semiconductor layer on the other surface of the semiconductor layer, and is provided et the insulating film in contact with the semiconductor layer across the light shielding film is provided between the other semiconductor layer And an other insulating film formed by extending the sidewalls of the opening from the surface. In the other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor layer is exposed to the semiconductor layer. The insulating film provided in contact with the other insulating film is in contact with the conductive layer .

また、本発明の固体撮像装置の製造方法は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層の一方の面側に多層配線層を形成する工程と、半導体層の他方の面側の各パッド部に対応する部分に、多層配線層中の導電層に達する開口を形成する工程と、半導体層の他方の面上から開口内の側壁に延長して当該開口内の当該半導体層を絶縁被覆し、開口内にいて半導体層に接して設けられた絶縁膜を形成する工程と、半導体層の他方の面上であって、半導体層に接して設けられた絶縁膜上に、遮光膜を形成する工程と、半導体層に接して設けられた絶縁膜上に、遮光膜を介して半導体層の他方の面上から開口内の側壁に延長して、他の絶縁膜を形成する工程とを有する。そして、半導体層に接して設けられた絶縁膜を形成する工程では、導電層を露出させると共に、当該半導体層に接して設けられた絶縁膜を当該導電層に接して形成する。また、他の絶縁膜を形成する工程では、複数のパッド部のうちの一部を除く他のパッド部において、導電層を露出させると共に、当該他の絶縁膜を当該導電層に接して形成する。 The method for manufacturing a solid-state imaging device according to the present invention includes a step of forming a multilayer wiring layer on one surface side of a semiconductor layer on which a plurality of pixels each including a photoelectric conversion unit and a pixel transistor are formed, and the other of the semiconductor layers. Forming an opening reaching the conductive layer in the multilayer wiring layer in a portion corresponding to each pad portion on the surface side, and extending from the other surface of the semiconductor layer to the side wall in the opening and the semiconductor in the opening A step of insulatingly coating the layer and forming an insulating film provided in contact with the semiconductor layer in the opening; on the other surface of the semiconductor layer, and on the insulating film provided in contact with the semiconductor layer; forming a step of forming a light shielding film and on the provided et the insulating film in contact with the semiconductor layer, and extending to the side wall of the opening from the other surface of the semiconductor layer through a light shielding film, another insulating film that having a the steps of. In the step of forming the insulating film provided in contact with the semiconductor layer, the conductive layer is exposed and the insulating film provided in contact with the semiconductor layer is formed in contact with the conductive layer. In the step of forming another insulating film, the conductive layer is exposed and the other insulating film is formed in contact with the conductive layer in the other pad portions excluding a part of the plurality of pad portions. .

また、本発明のカメラは、固体撮像装置と光学レンズと信号処理手段とを備え、固体撮像装置は、上述した本発明の固体撮像装置であることを特徴とする。 The camera of the present invention includes a solid-state imaging device, an optical lens, and signal processing means, and the solid-state imaging device is the above-described solid-state imaging device of the present invention.

本発明では、固体撮像装置に形成されるパッド部の開口において、半導体層の面上から開口内の側壁に延長して、半導体層を絶縁被覆する絶縁膜が形成されるため、半導体層や多層配線層への影響を防ぐことができる。   In the present invention, in the opening of the pad portion formed in the solid-state imaging device, an insulating film is formed to extend from the surface of the semiconductor layer to the side wall in the opening so as to insulate the semiconductor layer. The influence on the wiring layer can be prevented.

本発明によれば、パッド部における開口の側壁が半導体層の面上から延長する絶縁膜で被覆されるので、半導体層や多層配線層への影響が回避できるので、製品の信頼性が向上する。   According to the present invention, since the side wall of the opening in the pad portion is covered with the insulating film extending from the surface of the semiconductor layer, the influence on the semiconductor layer and the multilayer wiring layer can be avoided, thereby improving the reliability of the product. .

本発明の第１の実施形態に係る固体撮像装置の概略構成図である。1 is a schematic configuration diagram of a solid-state imaging device according to a first embodiment of the present invention. 本発明の第１の実施形態に係る固体撮像装置の要部を示す概略断面構成図である。1 is a schematic cross-sectional configuration diagram illustrating a main part of a solid-state imaging device according to a first embodiment of the present invention. 本発明の第１の実施形態に係る固体撮像装置のパッド部における概略断面構成図である。It is a schematic sectional block diagram in the pad part of the solid-state imaging device which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る固体撮像装置のグランド接続パッド部における概略断面構成である。2 is a schematic cross-sectional configuration of a ground connection pad portion of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その１）である。1A and 1B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 1) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その２）である。2A and 2B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (part 2) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その３）である。1A and 1B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 3) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その４）である。2A and 2B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 4) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その５）である。1A and 1B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 5) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その６）である。2A and 2B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 6) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その７）である。FIGS. 7A and 7B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (part 7) of the solid-state imaging device according to the first embodiment of the present invention. FIGS. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その８）である。FIGS. 8A and 8B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 8) of the solid-state imaging device according to the first embodiment of the present invention. FIGS. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その９）である。FIGS. 9A and 9B are a cross-sectional configuration view of the solid-state imaging device according to the first embodiment of the present invention, taken along the line AA, and a configuration diagram of the BB cross-section (No. 9). Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その１０）である。1A and 1B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 10) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第１の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図（その１１）である。A and B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram (No. 11) of the solid-state imaging device according to the first embodiment of the present invention. Ａ，Ｂ本発明の第２の実施形態に係る固体撮像装置のＡ−Ａ断面構成図、及びＢ−Ｂ断面構成図である。A and B are an AA cross-sectional configuration diagram and a BB cross-sectional configuration diagram of a solid-state imaging device according to a second embodiment of the present invention. 本発明の一実施形態に係るカメラの概略構成図である。It is a schematic block diagram of the camera which concerns on one Embodiment of this invention. 従来例に係る固体撮像装置の概略断面構成図である。It is a schematic sectional block diagram of the solid-state imaging device concerning a prior art example.

以下、図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１に本発明の第１の実施形態に係る固体撮像装置の概略構成を示す。本実施形態の固体撮像装置は、裏面照射型のＣＭＯＳ固体撮像装置である。   FIG. 1 shows a schematic configuration of a solid-state imaging device according to the first embodiment of the present invention. The solid-state imaging device of this embodiment is a backside illumination type CMOS solid-state imaging device.

本実施形態における固体撮像装置１は、撮像領域３と、周辺回路６，７と複数のパッド部５を有して構成される。   The solid-state imaging device 1 according to the present embodiment includes an imaging region 3, peripheral circuits 6 and 7, and a plurality of pad portions 5.

撮像領域３は、複数の単位画素が行列状に多数配置され、行単位でアドレス線等が設けられており、行単位で信号線等が設けられている。撮像領域３は、有効画素領域３ａと、画素の黒レベルを規定するオプティカルブラック領域３ｂとを有して形成される。   In the imaging region 3, a large number of unit pixels are arranged in a matrix, address lines and the like are provided in units of rows, and signal lines and the like are provided in units of rows. The imaging region 3 is formed having an effective pixel region 3a and an optical black region 3b that defines the black level of the pixel.

オプティカルブラック領域３ｂも、有効画素３ａを構成する画素と同様の構成を有する画素から構成されている。オプティカルブラック領域３ｂを構成する画素は、有効画素３ａの外側に配列されている。そして、有効画素３ａ領域の各画素の光電変換部（受光部）とパッド部５を除く他の全面は、後述する遮光膜により覆われている。   The optical black region 3b is also composed of pixels having the same configuration as that of the pixels constituting the effective pixel 3a. The pixels constituting the optical black region 3b are arranged outside the effective pixels 3a. The entire surface other than the photoelectric conversion portion (light receiving portion) and the pad portion 5 of each pixel in the effective pixel 3a region is covered with a light shielding film described later.

撮像領域３における各画素は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（ＭＯＳトランジスタ）とで構成される。画素トランジスタは、例えば転送トランジスタと、リセットトランジスタと、増幅トランジスタと、選択トランジスタの４トランジスタで構成することができる。あるいは転送トランジスタと、リセットトランジスタと、増幅トランジスタの３トランジスタで構成することもできる。その他のトランジスタ構成とすることもできる。   Each pixel in the imaging region 3 is composed of, for example, a photodiode serving as a photoelectric conversion unit and a plurality of pixel transistors (MOS transistors). The pixel transistor can be composed of four transistors, for example, a transfer transistor, a reset transistor, an amplification transistor, and a selection transistor. Or it can also be comprised by three transistors, a transfer transistor, a reset transistor, and an amplification transistor. Other transistor configurations may be used.

図２に、単位画素の断面構造の一例を示す。この例では、第１導電型であるｎ型のシリコン半導体層１０に第２導電型であるｐ型の画素分離領域３２を形成し、各画素領域に光電変換部となるフォトダイオード（ＰＤ）１１と複数の画素トランジスタＴｒ１，Ｔｒ２を形成して単位画素３１が構成される。フォトダイオード１１は、ｐ型画素分離領域３２と複数の画素トランジスタＴｒ１，Ｔｒ２が形成される比較的に深いｐ型半導体ウェル領域３５とに囲まれたｎ型半導体層１０と、表裏面側の暗電流を抑制するためのｐ＋アキュミュレーション層３３、３４とで形成される。フォトダイオード１１を構成するｎ型半導体層１０は、裏面側の高濃度のｎ＋電荷蓄積領域１０ａと半導体層１０で形成される低濃度のｎ型領域１０ｂとにより構成される。半導体層１０の裏面側に延びるｎ型領域１０ｂは、画素トランジスタＴｒ１，Ｔｒ２が形成されたｐ型半導体ウェル領域３５の下まで延長して形成される。   FIG. 2 shows an example of a cross-sectional structure of the unit pixel. In this example, a p-type pixel isolation region 32 of the second conductivity type is formed in the n-type silicon semiconductor layer 10 of the first conductivity type, and a photodiode (PD) 11 serving as a photoelectric conversion unit in each pixel region. A plurality of pixel transistors Tr1 and Tr2 are formed to form a unit pixel 31. The photodiode 11 includes an n-type semiconductor layer 10 surrounded by a p-type pixel isolation region 32 and a relatively deep p-type semiconductor well region 35 in which a plurality of pixel transistors Tr1 and Tr2 are formed. The p + accumulation layers 33 and 34 for suppressing the current are formed. The n-type semiconductor layer 10 constituting the photodiode 11 includes a high-concentration n + charge storage region 10 a on the back surface side and a low-concentration n-type region 10 b formed of the semiconductor layer 10. The n-type region 10b extending to the back side of the semiconductor layer 10 is formed to extend below the p-type semiconductor well region 35 in which the pixel transistors Tr1 and Tr2 are formed.

複数の画素トランジスタＴｒ１，Ｔｒ２は、前述と同様に、例えば４トランジスタで形成することができる。図示では、転送トランジスタをＴｒ１で示し、その他のリセットトランジスタ、増幅トランジスタおよび選択トランジスタをＴｒ２で示す。画素トランジスタＴｒ１は、フローティングディフージョン（ＦＤ）となるｎ＋ソース・ドレイン領域３７とフォトダイオード１１のｎ＋電荷蓄積領域１０ａと、ゲート絶縁膜を介して形成したゲート電極４１とにより形成される。画素トランジスタＴｒ２は、対のソース・ドレイン領域３８、３９とゲート絶縁膜を介して形成されたゲート電極４２とにより形成される。   The plurality of pixel transistors Tr1 and Tr2 can be formed of, for example, four transistors as described above. In the drawing, the transfer transistor is indicated by Tr1, and the other reset transistor, amplification transistor, and selection transistor are indicated by Tr2. The pixel transistor Tr1 is formed by an n + source / drain region 37 serving as a floating diffusion (FD), an n + charge storage region 10a of the photodiode 11, and a gate electrode 41 formed through a gate insulating film. The pixel transistor Tr2 is formed by a pair of source / drain regions 38 and 39 and a gate electrode 42 formed through a gate insulating film.

半導体層１０の表面側には、層間絶縁膜１４を介して多層の配線Ｍ１〜Ｍ４を形成した多層配線層９が形成され、さらに、多層配線層９上に例えばシリコン基板による支持基板８が接合される。１層目〜３層目の配線Ｍ１〜Ｍ３は、いわゆる信号回路を構成するもので、例えばダマシン法によるＣｕ配線で形成され、４層目の配線Ｍ４はワイヤボンディング時のＡｕ細線と接続する導電層となるもので、Ａｌ配線で形成される。   A multilayer wiring layer 9 in which multilayer wirings M1 to M4 are formed is formed on the surface side of the semiconductor layer 10 via an interlayer insulating film 14, and a support substrate 8 made of, for example, a silicon substrate is bonded onto the multilayer wiring layer 9. Is done. The first to third layer wirings M1 to M3 constitute a so-called signal circuit, for example, formed by Cu wiring by a damascene method, and the fourth layer wiring M4 is a conductive material connected to an Au fine wire at the time of wire bonding. It becomes a layer and is formed of Al wiring.

また、半導体層１０の裏面側には、反射防止膜となる絶縁膜４５が形成される。この反射防止膜は、例えば半導体層１０側から順に積層した窒化膜（ＳｉＮ）１２と酸化シリコン（ＳｉＯ２）膜１７の積層膜で形成される。この絶縁膜４５上にフォトダイオード１１の受光部に対応する部分を除いて遮光膜１８が形成され、さらにパッシベーション膜１９が形成される。パッシベーション膜１９は、平坦化膜を構成するものであってもよい。遮光膜１８は金属膜で形成される。さらにパッシベーション膜１９上に例えば原色の赤（Ｒ），緑（Ｇ），青（Ｂ）のオンチップカラーフィルタＣＦが形成され、その上にオンチップマイクロレンズ２５が形成される。 Further, an insulating film 45 serving as an antireflection film is formed on the back side of the semiconductor layer 10. This antireflection film is formed of, for example, a laminated film of a nitride film (SiN) 12 and a silicon oxide (SiO 2 ) film 17 laminated in order from the semiconductor layer 10 side. A light shielding film 18 is formed on the insulating film 45 except for a portion corresponding to the light receiving portion of the photodiode 11, and a passivation film 19 is further formed. The passivation film 19 may constitute a planarization film. The light shielding film 18 is formed of a metal film. Further, on-pass color filters CF of, for example, primary colors red (R), green (G), and blue (B) are formed on the passivation film 19, and an on-chip microlens 25 is formed thereon.

一方、周辺回路部６、７としては、図示しないが、垂直駆動回路、カラム信号処理回路、水平駆動回路、出力回路、制御回路等を有して構成される。制御回路は、垂直同期信号、水平同期信号およびマスタクロックに基いて、垂直駆動回路、カラム信号処理回路および水平駆動回路などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路、カラム信号処理回路および水平駆動回路等に入力する。垂直駆動回路は、例えばシフトレジスタによって構成され、撮像領域３の各画素を行単位で順次垂直方向に選択走査し、垂直信号線を通して各画素の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路に供給する。カラム信号処理回路は、画素の例えば列毎に配置され、１行分の画素から出力される信号を画素列毎にオプティカルブラック領域の黒基準画素からの信号によってノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路の出力段には、水平選択スイッチが水平信号線との間に接続されて設けられる。水平駆動回路は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路の各々を順番に選択し、カラム信号処理回路の各々から画素信号を水平信号線に出力させる。出力回路は、カラム信号処理回路の各々から水平信号線を通して順次に供給される信号に対し、信号処理を行って出力する。   On the other hand, although not shown, the peripheral circuit units 6 and 7 are configured to include a vertical drive circuit, a column signal processing circuit, a horizontal drive circuit, an output circuit, a control circuit, and the like. The control circuit generates a clock signal, a control signal, and the like as a reference for operations of the vertical drive circuit, the column signal processing circuit, the horizontal drive circuit, and the like based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock, and the vertical drive circuit , Input to a column signal processing circuit, a horizontal drive circuit, and the like. The vertical drive circuit is constituted by, for example, a shift register, and sequentially selects and scans each pixel in the imaging region 3 in the vertical direction in units of rows, and generates signal charges according to the amount of light received in the photoelectric conversion unit of each pixel through the vertical signal line. Is supplied to the column signal processing circuit. The column signal processing circuit is arranged for each column of pixels, for example, and performs signal processing such as noise removal and signal amplification on the signal output from the pixels for one row by the signal from the black reference pixel in the optical black region for each pixel column. I do. At the output stage of the column signal processing circuit, a horizontal selection switch is provided connected to the horizontal signal line. The horizontal drive circuit is configured by, for example, a shift register, and sequentially outputs horizontal scanning pulses to sequentially select each of the column signal processing circuits and output a pixel signal from each of the column signal processing circuits to the horizontal signal line. . The output circuit performs signal processing and outputs signals sequentially supplied from each of the column signal processing circuits through the horizontal signal line.

そして、本実施形態例の固体撮像装置１においては、裏面照射型であるため、表面側に形成された配線を、光照射面側である裏面側に取り出す為の複数のパッド部５が、撮像領域３の周辺に形成されている。
また、パッド部５の１つは、グランド接続部（以下、グランド接続パッド部という）５ｇとして用いられる。このグランド接続パッド部５ｇにおいて、後述するように遮光膜１８がグランド配線に接続される。グランド接続パッド部５ｇは、他のパッド部５と同様の工程において形成される開口を有している。 In the solid-state imaging device 1 according to the present embodiment, since the backside illumination type is used, the plurality of pad portions 5 for taking out the wiring formed on the front surface side to the back surface side that is the light irradiation surface side is imaged. It is formed around the area 3.
One of the pad portions 5 is used as a ground connection portion (hereinafter referred to as a ground connection pad portion) 5g. In the ground connection pad portion 5g, the light shielding film 18 is connected to the ground wiring as described later. The ground connection pad portion 5 g has an opening formed in the same process as the other pad portions 5.

図３に、図１におけるパッド部５を含むＡ−Ａ線上の断面構造を示す。本実施形態例の固体撮像装置１においては、図３に示すように、他のパッド部５ではワイヤボンディンされたボンディングワイヤ、例えばＡｕ細線２４と半導体層１０間の絶縁分離を確実にするように構成される。また図４に、図１におけるグランド接続パッド部５ｇを含むＢ−Ｂ線上の断面構造を示す。図４に示すように、グランド接続パッド部５ｇでは、遮光膜１８にグランド電位（接地電位）を与えると共に、グランド電位の遮光膜１８と半導体層１０間の絶縁分離を確実にするように構成される。   FIG. 3 shows a cross-sectional structure on the line AA including the pad portion 5 in FIG. In the solid-state imaging device 1 according to the present embodiment, as shown in FIG. 3, in the other pad portions 5, a wire-bonded bonding wire, for example, an Au thin wire 24 and the semiconductor layer 10 are reliably insulated. Configured. FIG. 4 shows a cross-sectional structure on the line BB including the ground connection pad portion 5g in FIG. As shown in FIG. 4, the ground connection pad portion 5g is configured to apply a ground potential (ground potential) to the light shielding film 18 and to ensure insulation isolation between the light shielding film 18 and the semiconductor layer 10 at the ground potential. The

また、図３に示すように、多層配線層９において、Ｃｕ配線による配線Ｍ１〜Ｍ３のうち所要の配線間が接続される。本例では配線Ｍ１〜Ｍ３が接続され、さらに配線Ｍ３が配線（いわゆる導電層）Ｍ４に接続され、この配線Ｍ４がパッド部５に対応する位置まで延長される。パッド部５では、オンチップマイクロレンズ２５が形成されたオンチップマイクロレンズ材膜２１の表面から配線Ｍ４であるＡｌ配線に達する開口１６が形成され、この開口１６の内側壁面に半導体層１０を絶縁被覆するように、撮像領域上の反射防止膜となる酸化シリコン膜１７、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成される。配線Ｍ４であるＡｌ配線は開口１６の底面に露出される。遮光膜１８は、開口１６に対応する領域には形成されない。   Further, as shown in FIG. 3, in the multilayer wiring layer 9, required wirings among the wirings M <b> 1 to M <b> 3 using Cu wiring are connected. In this example, the wirings M1 to M3 are connected, the wiring M3 is connected to a wiring (so-called conductive layer) M4, and the wiring M4 is extended to a position corresponding to the pad portion 5. In the pad portion 5, an opening 16 is formed from the surface of the on-chip microlens material film 21 on which the on-chip microlens 25 is formed to reach the Al wiring as the wiring M 4, and the semiconductor layer 10 is insulated from the inner wall surface of the opening 16. A silicon oxide film 17, a passivation film 19, and an on-chip microlens material film 21 serving as an antireflection film on the imaging region are formed to extend so as to cover them. The Al wiring as the wiring M4 is exposed at the bottom surface of the opening 16. The light shielding film 18 is not formed in a region corresponding to the opening 16.

このように構成されたパッド部５の底面に露出した配線Ｍ４であるＡｌ配線に対して、ボンディングワイヤ、例えばＡｕ細線２４がワイヤボンディンされる。このパッド部５においては、開口１６の内側壁面に半導体層１０を絶縁被覆する絶縁膜、すなわち酸化シリコン膜１７、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成されるので、ワイヤボンディン後に、Ａｕ細線２４と半導体層１０とが電気的に接触することがなく、不測のリーク電流発生が阻止される。また、多層配線層９の配線Ｍ１〜Ｍ４の吸湿、層間絶縁膜１４自体の吸湿を防ぐことができる。固体撮像装置としての信頼性が向上する。   A bonding wire, for example, an Au thin wire 24, is bonded to the Al wiring that is the wiring M4 exposed on the bottom surface of the pad portion 5 configured as described above. In this pad portion 5, an insulating film for insulatingly coating the semiconductor layer 10 on the inner wall surface of the opening 16, that is, a silicon oxide film 17, a passivation film 19, and an on-chip microlens material film 21 is formed to extend. After bonding, the Au thin wire 24 and the semiconductor layer 10 do not come into electrical contact, and unexpected leakage current generation is prevented. Further, moisture absorption of the wirings M1 to M4 of the multilayer wiring layer 9 and moisture absorption of the interlayer insulating film 14 itself can be prevented. Reliability as a solid-state imaging device is improved.

また、図４に示すように、多層配線層９における図示しない配線Ｍ１〜Ｍ４のうち、グランド電位が供給される所要の配線に接続されたグランド配線（いわゆる導電層）１５が、グランド接続パッド部５ｇに対応する位置まで延長される。グランド配線１５は、配線Ｍ４と同時に形成され、配線Ｍ４と同じ層上に且つ同じＡｌ配線で形成される。グランド接続パッド部５ｇでは、オンチップマイクロレンズ２５が形成されたオンチップマイクロレンズ材膜２１の表面からグランド配線１５に達する開口１６が形成され、この開口１６の内側壁面に半導体層１０を絶縁被覆するように、撮像領域上の反射防止膜となる酸化シリコン膜１７が延長して形成され、遮光膜１８の延長部１８ａがグランド配線１５に電気的に接続するように開口１６の内側壁面から底面にわたって形成される。さらに開口１６の内側壁面に、撮像領域上のパッシベーション膜１９およびマイクロレンズ材膜２１が延長して形成される。グランド配線１５は、図示しないが、グランド電位が供給されるパッド部５に電気的に接続される。このグランド電位が供給されるパッド部５の構成は、実質的に図３で示す構成と同様である。   Also, as shown in FIG. 4, among the wirings M1 to M4 (not shown) in the multilayer wiring layer 9, a ground wiring (so-called conductive layer) 15 connected to a required wiring to which a ground potential is supplied is a ground connection pad portion. It is extended to a position corresponding to 5g. The ground wiring 15 is formed simultaneously with the wiring M4, and is formed on the same layer as the wiring M4 and with the same Al wiring. In the ground connection pad portion 5g, an opening 16 reaching the ground wiring 15 from the surface of the on-chip microlens material film 21 on which the on-chip microlens 25 is formed is formed, and the semiconductor layer 10 is insulatively coated on the inner wall surface of the opening 16 As described above, the silicon oxide film 17 serving as an antireflection film on the imaging region is formed to extend, and the extended portion 18a of the light shielding film 18 is electrically connected to the ground wiring 15 from the inner wall surface of the opening 16 to the bottom surface. Formed over. Further, the passivation film 19 and the microlens material film 21 on the imaging region are formed to extend on the inner wall surface of the opening 16. Although not shown, the ground wiring 15 is electrically connected to the pad portion 5 to which a ground potential is supplied. The configuration of the pad portion 5 to which the ground potential is supplied is substantially the same as the configuration shown in FIG.

このように構成されたグランド接続パッド部５ｇにおいては、開口１６まで延長したグランド配線１５に遮光膜１８の延長部１８ａが電気的に接続されるので、遮光膜１８がグランド電位に固定されて電気的に安定する。しかも、開口１６内において、半導体層１０と遮光膜１８は開口１６内側壁面まで延長した反射防止膜を構成する酸化シリコン膜１７により絶縁被覆されるので、半導体層１０と遮光膜１８とが確実に絶縁される。また、開口１６の内側壁面には、パッシベーション膜１９およびオンチップマイクロレンズ材膜２１が延長して形成されるので、多層配線層９の図示しない配線Ｍ１〜Ｍ４の吸湿、層間絶縁膜１４自体の吸湿を防ぐことができる。固体撮像装置としての信頼性が向上する。   In the ground connection pad portion 5g configured as described above, since the extension portion 18a of the light shielding film 18 is electrically connected to the ground wiring 15 extending to the opening 16, the light shielding film 18 is fixed to the ground potential and electrically connected. Stable. In addition, since the semiconductor layer 10 and the light shielding film 18 are insulated and covered with the silicon oxide film 17 constituting the antireflection film extending to the inner wall surface of the opening 16 in the opening 16, the semiconductor layer 10 and the light shielding film 18 are reliably connected. Insulated. Further, since the passivation film 19 and the on-chip microlens material film 21 are formed to extend on the inner wall surface of the opening 16, moisture absorption of wirings M1 to M4 (not shown) of the multilayer wiring layer 9, and the interlayer insulating film 14 itself Moisture absorption can be prevented. Reliability as a solid-state imaging device is improved.

次に、図５〜図１６を用いて、上述の固体撮像装置１の製造方法、特に図１のＡ−Ａ及びＢ−Ｂ断面構成のパッド部の製造方法を説明する。Ａ−Ａ断面構成は、パッド部５及びオプティカルブラック領域３ｂに対応する断面構成であり、Ｂ−Ｂ断面構成は、遮光膜のグランド接続パッド部５ｇにおける断面構成である。   Next, a method for manufacturing the above-described solid-state imaging device 1, particularly a method for manufacturing a pad portion having a cross-sectional configuration along the lines AA and BB in FIG. 1 will be described with reference to FIGS. The AA cross-sectional configuration is a cross-sectional configuration corresponding to the pad portion 5 and the optical black region 3b, and the BB cross-sectional configuration is a cross-sectional configuration in the ground connection pad portion 5g of the light shielding film.

まず、図５Ａ，Ｂに示すように、半導体層であるＳｉ層１０と、Ｓｉ層１０の表面側に形成した多層配線層９と、多層配線層９の表面側に設けられた支持基板８とからなる構成体を作製する。Ｓｉ層１０の撮像領域には、光電変換部となるフォトダイオード１１と複数の画素トランジスタからなる複数の画素が２次元状に形成されている。
この構成体を形成する方法としては、例えば、別基板上で半導体層１０と多層配線層９を作成し、多層配線層９の上面に、支持基板８を貼り合わせ、Ｓｉ層１０が形成されている基板を除去する方法がある。 First, as shown in FIGS. 5A and 5B, a Si layer 10 as a semiconductor layer, a multilayer wiring layer 9 formed on the surface side of the Si layer 10, and a support substrate 8 provided on the surface side of the multilayer wiring layer 9; A structure comprising: In the imaging region of the Si layer 10, a photodiode 11 serving as a photoelectric conversion unit and a plurality of pixels including a plurality of pixel transistors are formed two-dimensionally.
As a method for forming this structure, for example, the semiconductor layer 10 and the multilayer wiring layer 9 are formed on different substrates, and the support substrate 8 is bonded to the upper surface of the multilayer wiring layer 9 to form the Si layer 10. There is a method of removing the substrate.

多層配線層９においては、信号回路やその他の配線を含む複数の配線が層間絶縁膜１４を介して形成されており、層間絶縁膜１４には、例えば酸化シリコン（ＳｉＯ２）膜が用いられる。図５Ａにおける多層配線層９は、配線Ｍ１、配線Ｍ２、配線Ｍ３、配線Ｍ４の４つの配線を構成する例であり、それぞれの配線Ｍ１〜Ｍ４は、コンタクトホール１３により、所望の配線と接続されている。また、本実施形態例において、配線Ｍ４は、後述するパッド部５において、ワイヤボンディングすることにより外部に接続される。そして、配線Ｍ４は、Ａｕからなるボンディングワイヤと良好に接続されるため、アルミニウム（Ａｌ）が用いられる。また、第１〜第３の配線Ｍ１〜Ｍ３は、Ａｌもしくは、Ｃｕにより構成され、例えばＣｕで構成された場合は、導電性に優れた配線とすることができる。図５Ｂにおける多層配線層９においても所望の配線が形成されているが、ここでは、グランド配線１５のみを図示する。このグランド配線１５は、後述するグランド接続パッド部５ｇが形成される部分において、遮光膜と接触するようになされ、遮光膜の電位をグランド電位にするものである。
なお、図５Ｂに示す、図１のＢ−Ｂ線上に沿った断面構成においては、有効画素３ａまたはオプティカルブラック領域３ｂが含まれていないため、Ｓｉ層１０において、フォトダイオード１１は形成されていない。 In the multilayer wiring layer 9, a plurality of wirings including signal circuits and other wirings are formed via an interlayer insulating film 14, and a silicon oxide (SiO 2 ) film, for example, is used for the interlayer insulating film 14. The multilayer wiring layer 9 in FIG. 5A is an example in which four wirings of a wiring M1, a wiring M2, a wiring M3, and a wiring M4 are configured, and each of the wirings M1 to M4 is connected to a desired wiring through a contact hole 13. ing. Further, in the present embodiment example, the wiring M4 is connected to the outside by wire bonding in the pad portion 5 described later. Since the wiring M4 is well connected to a bonding wire made of Au, aluminum (Al) is used. Further, the first to third wirings M1 to M3 are made of Al or Cu. For example, when made of Cu, the wirings can be made excellent in conductivity. Although a desired wiring is also formed in the multilayer wiring layer 9 in FIG. 5B, only the ground wiring 15 is illustrated here. The ground wiring 15 is in contact with the light shielding film at a portion where a later-described ground connection pad portion 5g is formed, and sets the potential of the light shielding film to the ground potential.
In the cross-sectional configuration along the line B-B in FIG. 1 shown in FIG. 5B, the effective pixel 3a or the optical black region 3b is not included, and therefore the photodiode 11 is not formed in the Si layer 10. .

この有効画素３ａ及びオプティカルブラック領域３ｂにおいてフォトダイオード１１が形成されたＳｉ層１０の上面には、反射防止膜４５を構成する窒化膜（ＳｉＮ）１２を全面に成膜する。本実施形態例では、反射防止膜４５として、窒化膜を用いたが、酸化ハフニウム（ＨｆＯ２）膜であってもよいし、窒化膜の上に、酸化ハフニウム（ＨｆＯ２）膜を積層する構造であってもよい。
本実施形態例においては、フォトダイオード１１が形成されるＳｉ層１０に対して多層配線層９が形成される側を表面側とし、反射防止膜が形成される側を裏面側とする。 A nitride film (SiN) 12 constituting the antireflection film 45 is formed on the entire surface of the Si layer 10 on which the photodiode 11 is formed in the effective pixel 3a and the optical black region 3b. In this embodiment, a nitride film is used as the antireflection film 45. However, a hafnium oxide (HfO 2 ) film may be used, and a structure in which a hafnium oxide (HfO 2 ) film is stacked on the nitride film. It may be.
In this embodiment, the side on which the multilayer wiring layer 9 is formed with respect to the Si layer 10 on which the photodiode 11 is formed is the front side, and the side on which the antireflection film is formed is the back side.

次に、図６Ａ，Ｂに示すように、パッド部５及び、グランド接続パッド部５ｇとなる部分をエッチングし、開口１６を形成する。図６Ａにおいては、開口１６は配線Ｍ４が露出するように形成され、図６Ｂにおいては、開口１６はグランド配線１５が露出するように形成される。   Next, as shown in FIGS. 6A and 6B, the portion to be the pad portion 5 and the ground connection pad portion 5g is etched to form the opening 16. 6A, the opening 16 is formed so that the wiring M4 is exposed, and in FIG. 6B, the opening 16 is formed so that the ground wiring 15 is exposed.

次に、図７Ａ，Ｂに示すように、窒化膜１２の上面に酸化シリコン（ＳｉＯ２）膜１７を成膜する。このとき、ＳｉＯ２膜１７は、開口１６の側壁及び底部にも成膜される。本実施形態例においては、窒化膜１２及びＳｉＯ２膜１７の２層により、反射防止膜４５が構成される。 Next, as shown in FIGS. 7A and 7B, a silicon oxide (SiO 2 ) film 17 is formed on the upper surface of the nitride film 12. At this time, the SiO 2 film 17 is also formed on the side wall and bottom of the opening 16. In the present embodiment, the antireflection film 45 is constituted by two layers of the nitride film 12 and the SiO 2 film 17.

そして、図８Ａ，Ｂに示すように、開口１６の底部に成膜されたＳｉＯ２膜１７を選択的にエッチングして除去する。例えば、開口１６の底部以外を覆うレジストマスクを用い、ドライエッチングすることにより、除去することができる。このようにして、再び、配線Ｍ４及びグランド配線１５を開口１６底部に露出させる。そして、ＳｉＯ２膜１７を選択的に除去した後、遮光膜１８を成膜する。遮光膜１８としては、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）等、遮光性がある材料をスパッタリングもしくは、ＣＶＤ法で全面に成膜する。スパッタリングを用いる場合は、ＣＶＤ法よりも密着性が高く遮光膜を成膜することができる。またスパッタリングを用いた場合は、材料物質のグレインが大きくなってしまうが、ＣＶＤ法を用いた場合には、スパッタリングを用いた場合よりも遮光性を向上させることができる。また、スパッタリングとＣＶＤ法を合わせて用いることも可能である。本実施形態例においては、遮光膜１８としてタングステン（Ｗ）を用いる。 Then, as shown in FIGS. 8A and 8B, the SiO 2 film 17 formed on the bottom of the opening 16 is selectively etched and removed. For example, it can be removed by dry etching using a resist mask that covers other than the bottom of the opening 16. In this way, the wiring M4 and the ground wiring 15 are again exposed at the bottom of the opening 16. Then, after selectively removing the SiO 2 film 17, a light shielding film 18 is formed. As the light shielding film 18, for example, a light shielding material such as tungsten (W), aluminum (Al), molybdenum (Mo), ruthenium (Ru), iridium (Ir) is formed on the entire surface by sputtering or CVD. To do. In the case of using sputtering, the light-shielding film can be formed with higher adhesion than the CVD method. Further, when sputtering is used, the grain size of the material substance becomes large. However, when the CVD method is used, the light shielding property can be improved as compared with the case where sputtering is used. It is also possible to use a combination of sputtering and CVD. In this embodiment, tungsten (W) is used as the light shielding film 18.

続いて、図９Ａ，Ｂに示すように、レジストマスクを用いて、有効画素３ａ（図１参照）及びパッド部５の上部に位置する遮光膜１８を除去する。このようにして、遮光膜１８は、図１に示す有効画素３ａのフォトダイオード１１（受光部）及びパッド部５を除いて選択的に成膜されることになる。
例えば、図９Ａに示すように、遮光膜１８は、パッド部５となる開口１６においては成膜されておらず、オプティカルブラック領域３ｂには成膜されている。
また、図９Ｂに示すように、グランド接続パッド部５ｇとなる開口１６の側壁及び底部には遮光膜１８が成膜されている。そして、グランド接続パッド部５ｇの開口１６底部において、遮光膜１８とグランド配線１５が接続される。従って、形成された遮光膜１８は、グランド電位に固定される。本実施形態例においては、ＳｉＯ２膜１７を成膜する前の工程において、開口１６が形成される。このため、開口１６の１つを、グランド配線が露出されるグランド接続パッド部５ｇとして形成し、遮光膜１８を成膜する工程においてグランド接続パッド部５ｇの開口１６に遮光膜１８が成膜されることにより、遮光膜１８をグランド電位に固定することができる。また、このとき開口１６の側壁にはＳｉＯ２膜１７が成膜されているので、側壁部分に形成される遮光膜１８がＳｉ層１０や多層配線層９に直接接触しない。 Subsequently, as shown in FIGS. 9A and 9B, the light-shielding film 18 located above the effective pixel 3a (see FIG. 1) and the pad portion 5 is removed using a resist mask. In this way, the light shielding film 18 is selectively formed except for the photodiode 11 (light receiving portion) and the pad portion 5 of the effective pixel 3a shown in FIG.
For example, as shown in FIG. 9A, the light shielding film 18 is not formed in the opening 16 to be the pad portion 5, but is formed in the optical black region 3b.
Further, as shown in FIG. 9B, a light shielding film 18 is formed on the side wall and bottom of the opening 16 to be the ground connection pad portion 5g. The light shielding film 18 and the ground wiring 15 are connected at the bottom of the opening 16 of the ground connection pad portion 5g. Therefore, the formed light shielding film 18 is fixed to the ground potential. In the present embodiment, the opening 16 is formed in the step before the SiO 2 film 17 is formed. Therefore, one of the openings 16 is formed as the ground connection pad portion 5g from which the ground wiring is exposed, and the light shielding film 18 is formed in the opening 16 of the ground connection pad portion 5g in the step of forming the light shielding film 18. Thus, the light shielding film 18 can be fixed to the ground potential. At this time, since the SiO 2 film 17 is formed on the side wall of the opening 16, the light shielding film 18 formed on the side wall portion does not directly contact the Si layer 10 or the multilayer wiring layer 9.

遮光膜１８を所望の位置に形成した後、図１０Ａ，Ｂに示すように、平坦化膜となるパッシベーション膜１９を成膜する。パッシベーション膜１９は、例えば、ＳｉＮ膜により全面に成膜し、好適にはプラズマ窒化膜とすることが好ましい。   After the light shielding film 18 is formed at a desired position, as shown in FIGS. 10A and 10B, a passivation film 19 serving as a planarizing film is formed. The passivation film 19 is formed on the entire surface by, for example, a SiN film, and is preferably a plasma nitride film.

続いて、図１１Ａ，Ｂに示すように、パッド部５及びグランド接続パッド部５ｇとなる開口１６に、第１のレジスト層２０を埋め込む。   Subsequently, as shown in FIGS. 11A and 11B, a first resist layer 20 is embedded in the opening 16 that becomes the pad portion 5 and the ground connection pad portion 5g.

そして、図１２Ａ，Ｂに示すように、有効画素３ａ（図１参照）およびオプティカルブラック領域３ｂにおいては、フォトダイオード１１に対応して、オンチップカラーフィルタＣＦを形成する。ここでは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応したオンチップカラーフィルタＣＦをフォトダイオード１１の位置に合わせて形成する。このオンチップカラーフィルタＣＦは、各色の順にレジストを塗布し、露光、現像を行うことで形成される。図１２Ｂに示す断面構成においては、有効画素３ａ及びオプティカルブラック領域３ｂが図示されていない為、オンチップカラーフィルタＣＦは図示されない。   12A and 12B, on-chip color filters CF are formed corresponding to the photodiodes 11 in the effective pixels 3a (see FIG. 1) and the optical black region 3b. Here, the on-chip color filter CF corresponding to R (red), G (green), and B (blue) is formed in accordance with the position of the photodiode 11. The on-chip color filter CF is formed by applying a resist in the order of each color, and performing exposure and development. In the cross-sectional configuration shown in FIG. 12B, the effective pixel 3a and the optical black region 3b are not shown, and thus the on-chip color filter CF is not shown.

そして、図１３Ａ，Ｂに示すように、オンチップカラーフィルタＣＦの上を含む全面にオンチップマイクロレンズ材膜２１を塗布する。このオンチップマイクロレンズ材膜２１は有機系の材料であり、例えばノボラック樹脂が用いられる。後の工程でオンチップマイクロレンズになるものである。   Then, as shown in FIGS. 13A and 13B, an on-chip microlens material film 21 is applied to the entire surface including the top of the on-chip color filter CF. The on-chip microlens material film 21 is an organic material, for example, a novolac resin. It becomes an on-chip microlens in a later process.

次に、図１４Ａに示すように、オンチップマイクロレンズ材膜２１を塗布した後、オンチップマイクロレンズ材膜２１上でオンチップカラーフィルタＣＦと対応する位置に第２のレジスト層２６を形成し、露光、現像、リフローすることにより、オンチップマイクロレンズの形状を構成する。   Next, as shown in FIG. 14A, after the on-chip microlens material film 21 is applied, a second resist layer 26 is formed on the on-chip microlens material film 21 at a position corresponding to the on-chip color filter CF. The shape of the on-chip microlens is formed by exposing, developing, and reflowing.

最後に、図１５Ａ，Ｂに示すように、全体をエッチングする。有効画素３ａ及びオプティカルブラック領域３ｂにおいては、図１５Ａに示すように、図１４Ａに図示した第２のレジスト層２６の形状が、オンチップマイクロレンズ材膜２１に転写され、オンチップマイクロレンズ２５が形成される。また、このエッチングにより、パッド部５及びグランド接続パッド部５ｇとなる開口１６に埋め込まれた第１のレジスト層２０も除去され、再び、開口１６が形成される。図１５Ａにおいては、配線Ｍ４が露出するようにエッチングされ、図１５Ｂにおいては、遮光膜１８がエッチングされない程度にエッチングされる。図１５Ｂには、遮光膜１８が露出されるような例を示したが、遮光膜１８が、グランド配線１５と既に接触されているため、パッシベーション膜１９やその他の膜が遮光膜１８上に多少残る状態であってもよい。また、図１５Ｂにおいては、側壁の遮光膜１８上に、パッシベーション膜１９及びオンチップマイクロレンズ材膜２１、第１のレジスト層２０が形成されるため、側壁における遮光膜１８の湿度耐性が向上し、劣化防止がなされる。   Finally, as shown in FIGS. 15A and 15B, the whole is etched. In the effective pixel 3a and the optical black region 3b, as shown in FIG. 15A, the shape of the second resist layer 26 shown in FIG. 14A is transferred to the on-chip microlens material film 21, and the on-chip microlens 25 is It is formed. Further, by this etching, the first resist layer 20 embedded in the opening 16 that becomes the pad portion 5 and the ground connection pad portion 5g is also removed, and the opening 16 is formed again. In FIG. 15A, etching is performed so that the wiring M4 is exposed, and in FIG. 15B, etching is performed to such an extent that the light shielding film 18 is not etched. FIG. 15B shows an example in which the light shielding film 18 is exposed. However, since the light shielding film 18 is already in contact with the ground wiring 15, the passivation film 19 and other films are somewhat on the light shielding film 18. It may remain. 15B, since the passivation film 19, the on-chip microlens material film 21, and the first resist layer 20 are formed on the light shielding film 18 on the sidewall, the humidity resistance of the light shielding film 18 on the sidewall is improved. Deterioration is prevented.

以上のようにして形成されたパッド部５においては、開口１６底部の露出された配線Ｍ４に、ワイヤボンディングによってボンディングワイヤ２４を接続させて電極を外部に取り出す。本実施形態例においては、ボンディングワイヤ２４として例えばＡｕ細線を用いることができる。   In the pad portion 5 formed as described above, the bonding wire 24 is connected to the exposed wiring M4 at the bottom of the opening 16 by wire bonding, and the electrode is taken out to the outside. In this embodiment, for example, an Au fine wire can be used as the bonding wire 24.

本実施形態例では、開口１６の側壁に、ＳｉＯ２膜１７、パッシベーション膜１９、オンチップマイクロレンズ材膜２１からなる層が形成されているため、ワイヤボンディングした際に、ボンディングワイヤ２４からＳｉ層１０を介し、Ｓｉ層１０中の異電位な領域でリーク電流が流れるのを防ぐことができる。また、多層配線層９内の層間絶縁膜１４も開口１６側壁に露出されるのを防ぐことができるので、多層配線層９に用いられる配線金属の吸湿及び、層間絶縁膜１４自体の吸湿も防ぐことができる。このように、多層配線層９における湿度耐性が改善されることにより、製品信頼性が向上する。 In the present embodiment, a layer made of the SiO 2 film 17, the passivation film 19, and the on-chip microlens material film 21 is formed on the side wall of the opening 16. Therefore, when wire bonding is performed, the Si layer is formed from the bonding wire 24. It is possible to prevent a leak current from flowing in a region having a different potential in the Si layer 10 via 10. Further, since the interlayer insulating film 14 in the multilayer wiring layer 9 can also be prevented from being exposed to the side wall of the opening 16, the moisture absorption of the wiring metal used for the multilayer wiring layer 9 and the moisture absorption of the interlayer insulating film 14 itself are also prevented. be able to. In this way, the product reliability is improved by improving the humidity resistance in the multilayer wiring layer 9.

また、本実施形態例では、グランド接続パッド部５ｇにおいては、前述したように、遮光膜１８がグランド配線１５に接続されるので、遮光膜１８がグランド電位に固定される。   Further, in the present embodiment, in the ground connection pad portion 5g, as described above, the light shielding film 18 is connected to the ground wiring 15, so that the light shielding film 18 is fixed to the ground potential.

本実施形態例によれば、固体撮像装置の製造方法において、反射防止膜４５を構成する絶縁膜、ＳｉＯ２膜１７を成膜する前にパッド部５やグランド接続パッド部５ｇとなる開口１６を設ける工程を有する。このため、反射防止膜４５を構成するＳｉＯ２膜１７が、開口１６の側壁にも一体に形成される。これにより、開口１６に、遮光膜１８やボンディングワイヤ２４等が設けられた場合、遮光膜１８、ボンディングワイヤ２４とＳｉ層１０が接触するのを防ぐことができる。このため、反射防止膜上に遮光膜１８を設けた場合、開口１６に、グランド接続されるグランド配線１５を設けておけば、遮光膜１８を成膜する工程において、遮光膜１８をグランド接続する工程も一度に行うことができる。また、グランド接続パッド部５ｇの側壁において、遮光膜１８は、パッシベーション膜１９及びオンチップマイクロレンズ材膜２１で覆われるため、遮光膜１８の湿度耐性が改善され、劣化防止が図られる。 According to the present embodiment, in the method of manufacturing the solid-state imaging device, the openings 16 that become the pad portion 5 and the ground connection pad portion 5g are formed before the insulating film constituting the antireflection film 45 and the SiO 2 film 17 are formed. A step of providing. For this reason, the SiO 2 film 17 constituting the antireflection film 45 is also integrally formed on the side wall of the opening 16. Thereby, when the light shielding film 18, the bonding wire 24, etc. are provided in the opening 16, it can prevent that the light shielding film 18, the bonding wire 24, and the Si layer 10 contact. Therefore, when the light shielding film 18 is provided on the antireflection film, if the ground wiring 15 connected to the ground is provided in the opening 16, the light shielding film 18 is grounded in the step of forming the light shielding film 18. The steps can be performed at once. In addition, since the light shielding film 18 is covered with the passivation film 19 and the on-chip microlens material film 21 on the side wall of the ground connection pad portion 5g, the humidity resistance of the light shielding film 18 is improved and deterioration is prevented.

本実施形態の固体撮像装置では、遮光膜１８としてタングステン（Ｗ）を用いる例を示したが、そのほかにも、遮光膜１８として、アルミニウム（Ａｌ），モリブデン（Ｍｏ），ルテニウム（Ｒｕ），イリジウム（Ｉｒ）を用いることができる。   In the solid-state imaging device according to the present embodiment, an example in which tungsten (W) is used as the light shielding film 18 is shown. (Ir) can be used.

次に、図１６に、本発明の第２の実施形態に係る固体撮像装置の概略断面構成を示す。本実施形態例における固体撮像装置は、遮光膜にアルミニウムを用いた例であり、図１６において、図３，４と対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、図１に示した固体撮像装置１と同様の構成を有するものである。従って、図１６Ａは、図１におけるＡ−Ａ断面構成とし、図１６Ｂは図１におけるＢ−Ｂ断面構成とする。 Next, FIG. 16 shows a schematic cross-sectional configuration of a solid-state imaging device according to the second embodiment of the present invention. The solid-state imaging device in the present embodiment is an example in which aluminum is used for the light shielding film. In FIG. 16, portions corresponding to those in FIGS.
The solid-state imaging device of this embodiment has the same configuration as that of the solid-state imaging device 1 shown in FIG. Therefore, FIG. 16A has the AA cross-sectional configuration in FIG. 1, and FIG. 16B has the BB cross-sectional configuration in FIG.

本実施形態例における固体撮像装置も、第１の実施形態で示した製造工程に従って製造されるが、遮光膜２２の成膜されている位置が異なるものである。
本実施形態例では、第１の実施形態と同様に、有効画素３ａに対応する遮光膜２２のエッチングは成されるが、パッド部５の開口１６に対応する遮光膜２２はエッチングされない。しかし、パッド部５の開口１６に対応する遮光膜２２部分が、グランド接続パッド部５ｇを含む他の遮光膜２２と電気的に絶縁されるように、エッチングにより遮光膜２２を一部除去して、絶縁部２３を設ける。このように、絶縁部２３を設けることにより、パッド部５の開口１６に対応する遮光膜２２部分が、グランド接続パッド部５ｇに成膜される遮光膜２２を含む他の遮光膜２２から切り離される。従って、本実施形態例では、パッド部５の開口１６に対応する遮光膜２２と、グランド接続パッド部５ｇの開口１６に対応する遮光膜２２は絶縁部２３により断絶されているため、両者は絶縁状態となる。 The solid-state imaging device according to this embodiment is also manufactured according to the manufacturing process shown in the first embodiment, but the position where the light shielding film 22 is formed is different.
In the present embodiment example, as in the first embodiment, the light shielding film 22 corresponding to the effective pixel 3a is etched, but the light shielding film 22 corresponding to the opening 16 of the pad portion 5 is not etched. However, the light shielding film 22 is partially removed by etching so that the portion of the light shielding film 22 corresponding to the opening 16 of the pad portion 5 is electrically insulated from other light shielding films 22 including the ground connection pad portion 5g. Insulating part 23 is provided. As described above, by providing the insulating portion 23, the portion of the light shielding film 22 corresponding to the opening 16 of the pad portion 5 is separated from the other light shielding films 22 including the light shielding film 22 formed on the ground connection pad portion 5g. . Therefore, in the present embodiment example, the light shielding film 22 corresponding to the opening 16 of the pad portion 5 and the light shielding film 22 corresponding to the opening 16 of the ground connection pad portion 5g are disconnected by the insulating portion 23. It becomes a state.

そして、このように遮光膜２２が選択的に成膜された後、再び第１の実施形態と同様の工程により、パッシベーション膜１９、オンチップカラーフィルタＣＦ、オンチップマイクロレンズ２５を形成する。ただし、オンチップマイクロレンズ２５を形成する際に行うエッチング工程において、パッド部５の開口１６底部は、図１６Ａに示すように、遮光膜２２が露出するようにエッチング処理される。そして、グランド接続パッド部５ｇにおける開口１６底部は、図１６Ｂに示すように、遮光膜２２がエッチングされない程度にエッチングされる。図１６では、遮光膜２２が露出されるような例を示したが、本実施形態例においても、遮光膜２２が配線と既に接触しているため、パッシベーション膜１９やその他の膜が遮光膜２２上に多少残る状態であってもよい。   After the light shielding film 22 is selectively formed in this way, the passivation film 19, the on-chip color filter CF, and the on-chip microlens 25 are formed again by the same process as in the first embodiment. However, in the etching process performed when the on-chip microlens 25 is formed, the bottom of the opening 16 of the pad portion 5 is etched so that the light shielding film 22 is exposed as shown in FIG. 16A. Then, the bottom of the opening 16 in the ground connection pad portion 5g is etched to such an extent that the light shielding film 22 is not etched, as shown in FIG. 16B. Although FIG. 16 shows an example in which the light shielding film 22 is exposed, also in this embodiment, since the light shielding film 22 is already in contact with the wiring, the passivation film 19 and other films are shielded from the light shielding film 22. It may be in a state that remains somewhat above.

グランド接続パッド部５ｇにおいては、第１の実施形態と同様に、開口１６に露出されたグランド配線１５にＡｌからなる遮光膜２２が接触しているので、グランド接続パッド部５ｇに対応する遮光膜２２と一体に成膜されている遮光膜は、グランド電位に固定される。そして、パッド部５の開口１６においては、Ａｕからなるボンディングワイヤ２４が遮光膜２２を介して、外部電極と配線Ｍ４に接続される。本実施形態例においては、遮光膜２２がＡｌから構成されているため、Ａｕからなるボンディングワイヤ２４と合金化がなされる。   In the ground connection pad portion 5g, as in the first embodiment, the light shielding film 22 made of Al is in contact with the ground wiring 15 exposed in the opening 16, and therefore the light shielding film corresponding to the ground connection pad portion 5g. The light shielding film formed integrally with 22 is fixed to the ground potential. In the opening 16 of the pad portion 5, the bonding wire 24 made of Au is connected to the external electrode and the wiring M4 through the light shielding film 22. In this embodiment, since the light shielding film 22 is made of Al, it is alloyed with the bonding wire 24 made of Au.

そして、本実施形態例のパッド部５に対応する開口１６においては、側壁が、反射防止膜４５を構成するＳｉＯ２膜１７からなる絶縁膜を介して、金属層からなる遮光膜２２で被覆されている。このように、パッド部５の開口１６側壁に金属層（遮光膜２２）を１層設けることができるので、ワイヤボンディングの際のパッド部５の開口１６側壁に形成した絶縁膜（ＳｉＯ２膜１７）へのダメージを低減することができる。
また、Ａｕからなるワイヤボンディング２４と、半導体層を構成するＳｉ層１０との間にリーク電流が流れることを防ぐことができる。そして、多層配線層９の層間絶縁膜１４が開口１６に露出することも防ぐことが可能となり、多層配線層９に用いられる金属配線の吸湿及び開口１６側壁に露出する層間絶縁膜１４自体の吸湿も防ぐことが可能となる。さらに、パッド部５の開口１６側壁に金属層（遮光膜２２）を設けることにより、開口１６側壁に設けた絶縁膜（ＳｉＯ２膜１７）のパッシベーション能力をより大きくすることができる。 In the opening 16 corresponding to the pad portion 5 of this embodiment, the side wall is covered with the light shielding film 22 made of a metal layer through the insulating film made of the SiO 2 film 17 constituting the antireflection film 45. ing. Thus, since one metal layer (light-shielding film 22) can be provided on the side wall of the opening 16 of the pad portion 5, an insulating film (SiO 2 film 17) formed on the side wall of the opening 16 of the pad portion 5 at the time of wire bonding. ) Can be reduced.
Further, it is possible to prevent a leak current from flowing between the wire bonding 24 made of Au and the Si layer 10 constituting the semiconductor layer. Further, it is possible to prevent the interlayer insulating film 14 of the multilayer wiring layer 9 from being exposed to the opening 16, so that the metal wiring used for the multilayer wiring layer 9 absorbs moisture and the interlayer insulating film 14 itself exposed to the sidewall of the opening 16 absorbs moisture. Can also be prevented. Furthermore, by providing a metal layer (light shielding film 22) on the side wall of the opening 16 of the pad portion 5, the passivation capability of the insulating film (SiO 2 film 17) provided on the side wall of the opening 16 can be further increased.

第２の実施形態のように、遮光膜の材料として、ワイヤボンディングの材料と合金化する材料を用いれば、パッド部の開口側壁及び底部における遮光膜をそのまま形成しておくことができる。このような構成とすることにより、上述したような効果を奏し、パッド部における信頼性の向上に繋がる。   If a material that is alloyed with a wire bonding material is used as the material of the light shielding film as in the second embodiment, the light shielding film on the opening side wall and the bottom of the pad portion can be formed as it is. By adopting such a configuration, the above-described effects can be obtained, and the reliability of the pad portion can be improved.

上述した第１及び第２の実施形態における固体撮像装置１を組みこんで、カメラを構成することができる。図１７に、本実施形態例の固体撮像装置を組み込んだカメラの概略構成を示す。図１７に示すカメラ１１０は、上述した裏面照射型の固体撮像装置１、光学レンズ系１１１、入出力部１１２、信号処理装置１１３、光学レンズ系制御用の中央処理演算装置１１４、を１つに組み込んで構成される。また、例えば、裏面照射型の固体撮像装置１は、光学レンズ系１１１、入出力部１１２、及び信号処理装置１１３、を備えた構成とすることもできる。また、他の例のカメラ１１５としては、例えば裏面照射型の固体撮像装置１、光学レンズ系１１１及び入出力部１１２のみでカメラを形成することもできる。また、他の例のカメラ１１６としては、例えば裏面照射型の固体撮像装置１、光学レンズ系１１１、入出力部１１２及び信号処理装置１１３とを備えたカメラとすることもできる。   A camera can be configured by incorporating the solid-state imaging device 1 in the first and second embodiments described above. FIG. 17 shows a schematic configuration of a camera in which the solid-state imaging device according to the present embodiment is incorporated. The camera 110 shown in FIG. 17 includes the back-illuminated solid-state imaging device 1, the optical lens system 111, the input / output unit 112, the signal processing device 113, and the central processing arithmetic device 114 for controlling the optical lens system. Built-in configuration. For example, the backside illumination type solid-state imaging device 1 may be configured to include the optical lens system 111, the input / output unit 112, and the signal processing device 113. Further, as another example of the camera 115, for example, a camera can be formed only by the back-illuminated solid-state imaging device 1, the optical lens system 111, and the input / output unit 112. Further, as another example of the camera 116, for example, a camera including the back-illuminated solid-state imaging device 1, the optical lens system 111, the input / output unit 112, and the signal processing device 113 can be used.

１・・固体撮像装置、３・・撮像領域、３ｂ，４・・オプティカルブラック領域、５・・パッド部、５ｇ・・グランド接続パッド部、６・・水平駆動回路、７・・垂直駆動回路、８・・支持基板、９・・多層配線層、１０・・Ｓｉ層、１１・・フォトダイオード、１２・・窒化膜、１３・・コンタクトホール、１４・・層間絶縁膜、１５・・グランド配線、１６・・開口、１７・・ＳｉＯ２膜、１８・・遮光膜、１９・・パッシベーション膜、２０・・第１のレジスト層、２１・・オンチップマイクロレンズ材膜、２４・・ボンディングワイヤ、２５・・オンチップマイクロレンズ、２６・・第２のレジスト層 1 .... Solid-state imaging device, 3 .... imaging region, 3b, 4, ..., optical black region, 5 .... pad portion, 5g ..., ground connection pad portion, 6 .... horizontal drive circuit, 7 .... vertical drive circuit, 8 .... support substrate, 9 .... multilayer wiring layer, 10 .... Si layer, 11 .... photodiode, 12 .... nitride film, 13 .... contact hole, 14 .... interlayer insulation film, 15 .... ground wiring, 16 .. Opening, 17... SiO 2 film, 18... Light-shielding film, 19 .. Passivation film, 20... First resist layer, 21 .. On-chip microlens material film, 24. ..On-chip microlenses, 26. ・ Second resist layer

Claims (21)

光電変換部と画素トランジスタからなる複数の画素が形成された半導体層を有し、
前記半導体層の一方の面側に多層配線層が形成され、前記半導体層の他方の面側から光が入射される固体撮像装置であって、
前記半導体層の他方の面側に複数のパッド部が形成され、
前記各パッド部に前記多層配線層中の導電層に達する開口が形成され、
前記半導体層の他方の面上から前記開口内の側壁に延長して形成された絶縁膜であって、前記開口内において前記半導体層に接して設けられ、前記半導体層を絶縁被覆する絶縁膜と、
前記半導体層の他方の面上において前記半導体層に接して設けられた絶縁膜上に形成された遮光膜と、
前記半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、前記半導体層の他方の面上から前記開口内の側壁に延長して形成された他の絶縁膜とを備え、
前記複数のパッド部のうちの一部を除く他のパッド部においては、前記半導体層に接して設けられた絶縁膜と前記他の絶縁膜とから前記導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接している
固体撮像装置。 A semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed;
A solid-state imaging device in which a multilayer wiring layer is formed on one surface side of the semiconductor layer, and light is incident from the other surface side of the semiconductor layer,
A plurality of pad portions are formed on the other surface side of the semiconductor layer,
An opening reaching the conductive layer in the multilayer wiring layer is formed in each pad portion,
An insulating film formed to extend from the other surface of the semiconductor layer to a side wall in the opening, the insulating film being in contact with the semiconductor layer in the opening, and insulatingly covering the semiconductor layer; ,
A light-shielding film formed on an insulating film provided in contact with the semiconductor layer on the other surface of the semiconductor layer;
Another insulating film provided between the insulating film provided in contact with the semiconductor layer and sandwiching the light shielding film and extending from the other surface of the semiconductor layer to the side wall in the opening; With
In other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor A solid-state imaging device in which an insulating film provided in contact with a layer and the other insulating film are in contact with the conductive layer. 前記開口は、前記多層配線層中の導電層のうち、前記半導体層から最も遠く配置された導電層に達している
請求項１記載の固体撮像装置。 The solid-state imaging device according to claim 1, wherein the opening reaches a conductive layer farthest from the semiconductor layer among conductive layers in the multilayer wiring layer. 前記遮光膜は、前記複数のパッド部のうちの一部を除く他のパッド部を露出すると共に、一部のパッド部における前記開口内の側壁から底部にわたって設けられ当該開口の底部において前記導電層に接続されている
請求項１又は２に記載の固体撮像装置。 The light-shielding film exposes other pad portions excluding a part of the plurality of pad portions, and is provided from a side wall to a bottom portion in the opening in the part of the pad portions, and the conductive layer at a bottom portion of the opening. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is connected to the solid-state imaging device. 前記遮光膜が接続される前記導電層は、接地電位が供給される導電層である
請求項３に記載の固体撮像装置。 The solid-state imaging device according to claim 3, wherein the conductive layer to which the light shielding film is connected is a conductive layer to which a ground potential is supplied. 前記半導体層に接して設けられた絶縁膜は反射防止膜である
請求項１〜４のいずれか一項に記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 4 , wherein the insulating film provided in contact with the semiconductor layer is an antireflection film. 前記半導体層に接して設けられた絶縁膜は反射防止膜であり、前記他の絶縁膜は前記遮光膜上に形成されたパッシベーション膜である
請求項１〜５のいずれか一項に記載の固体撮像装置。 The semiconductor layer in contact with provided insulating film is an antireflection film, the other insulating film solid according to any one of claims 1-5 which is a passivation film formed on the light shielding film Imaging device. 前記開口の底部に露出した前記導電層にボンディングワイヤが接続される
請求項１〜６のいずれか一項記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1-6 in which the bonding wire is connected to the conductive layer exposed in the bottom portion of the opening. 光電変換部と画素トランジスタからなる複数の画素が形成された半導体層の一方の面側に多層配線層を形成する工程と、
前記半導体層の他方の面側の各パッド部に対応する部分に、前記多層配線層中の導電層に達する開口を形成する工程と、
前記半導体層の他方の面上から前記開口内の側壁に延長して当該開口内の当該半導体層を絶縁被覆し、当該開口内において当該半導体層に接して設けられた絶縁膜を形成する工程と、
前記半導体層の他方の面上であって、前記半導体層に接して設けられた絶縁膜上に、遮光膜を形成する工程と、
前記半導体層に接して設けられた絶縁膜上に、前記遮光膜を介して前記半導体層の他方の面上から前記開口内の側壁に延長して、他の絶縁膜を形成する工程とを備え、
前記半導体層に接して設けられた絶縁膜を形成する工程では、前記導電層を露出させると共に、当該半導体層に接して設けられた絶縁膜を当該導電層に接して形成し、
前記他の絶縁膜を形成する工程では、前記複数のパッド部のうちの一部を除く他のパッド部において、前記導電層を露出させると共に、当該他の絶縁膜を当該導電層に接して形成する
固体撮像装置の製造方法。 Forming a multilayer wiring layer on one surface side of the semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed;
Forming an opening reaching the conductive layer in the multilayer wiring layer in a portion corresponding to each pad portion on the other surface side of the semiconductor layer;
Extending from the other surface of the semiconductor layer to the side wall in the opening to insulate the semiconductor layer in the opening, and forming an insulating film provided in contact with the semiconductor layer in the opening; ,
Forming a light-shielding film on the other surface of the semiconductor layer and on the insulating film provided in contact with the semiconductor layer;
Forming another insulating film on the insulating film provided in contact with the semiconductor layer, extending from the other surface of the semiconductor layer to the side wall in the opening via the light shielding film. ,
In the step of forming an insulating film provided in contact with the semiconductor layer, the conductive layer is exposed, and an insulating film provided in contact with the semiconductor layer is formed in contact with the conductive layer.
In the step of forming the other insulating film, the conductive layer is exposed and the other insulating film is formed in contact with the conductive layer in the other pad portions excluding a part of the plurality of pad portions. A method for manufacturing a solid-state imaging device. 前記開口を形成する工程では、前記多層配線層中の導電層のうち、前記半導体層から最も遠く配置された導電層に達する開口を形成する
請求項８記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to claim 8 , wherein in the step of forming the opening, an opening reaching a conductive layer farthest from the semiconductor layer among the conductive layers in the multilayer wiring layer is formed. 前記遮光膜を形成する工程では、前記複数のパッド部のうちの一部を除く他のパッド部を露出させると共に、一部のパッド部における前記開口内の側壁から底部にわたって当該遮光膜を形成し当該開口の底部において当該遮光膜を前記導電層に接続させる
請求項８又は９に記載の固体撮像装置の製造方法。 In the step of forming the light shielding film, the other pad portions excluding a part of the plurality of pad portions are exposed, and the light shielding film is formed from a side wall in the opening to a bottom portion of the some pad portions. The manufacturing method of the solid-state imaging device according to claim 8 or 9 , wherein the light shielding film is connected to the conductive layer at a bottom portion of the opening. 前記遮光膜を形成する工程では、前記導電層のうち接地電位が供給される導電層に当該遮光膜を接続させる
請求項１０に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to claim 10 , wherein in the step of forming the light shielding film, the light shielding film is connected to a conductive layer to which a ground potential is supplied among the conductive layers. 前記開口の底部に露出した前記導電層にボンディングワイヤを接続する工程を有する
請求項８〜１１のいずれか一項に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to any one of claims 8 to 11 , further comprising a step of connecting a bonding wire to the conductive layer exposed at a bottom of the opening. 前記半導体層に接して形成する絶縁膜に反射防止膜を用いる
請求項８〜１２のいずれか一項に記載の固体撮像装置の製造方法。 The manufacturing method of the solid-state imaging device according to any one of claims 8 to 12, wherein an antireflection film is used for an insulating film formed in contact with the semiconductor layer. 前記他の絶縁膜に、パッシベーション膜を用いる
請求項８〜１３のいずれか一項に記載の固体撮像装置の製造方法。 The method for manufacturing a solid-state imaging device according to any one of claims 8 to 13 , wherein a passivation film is used for the other insulating film. 固体撮像装置と光学レンズと信号処理手段とを備え、
前記固体撮像装置は、光電変換部と画素トランジスタからなる複数の画素が形成された半導体層を有し、前記半導体層の一方の面側に多層配線層が形成され、前記半導体層の他方の面側から光が入射される固体撮像装置であって、
前記半導体層の他方の面側に複数のパッド部が形成され、
前記各パッド部に前記多層配線層中の導電層に達する開口が形成され、
前記半導体層の他方の面上から前記開口内の側壁に延長して形成された絶縁膜であって、前記開口内において前記半導体層に接して設けられ、前記半導体層を絶縁被覆する絶縁膜と、
前記半導体層の他方の面上において前記半導体層に接して設けられた絶縁膜上に形成された遮光膜と、
前記半導体層に接して設けられた絶縁膜との間に前記遮光膜を挟んで設けられ、前記半導体層の他方の面上から前記開口内の側壁に延長して形成された他の絶縁膜とを備え、
前記複数のパッド部のうちの一部を除く他のパッド部においては、前記半導体層に接して設けられた絶縁膜と前記他の絶縁膜とから前記導電層が露出していると共に、当該半導体層に接して設けられた絶縁膜と当該他の絶縁膜とが当該導電層に接している
カメラ。 A solid-state imaging device, an optical lens, and signal processing means;
The solid-state imaging device includes a semiconductor layer in which a plurality of pixels including a photoelectric conversion unit and a pixel transistor are formed, a multilayer wiring layer is formed on one surface side of the semiconductor layer, and the other surface of the semiconductor layer A solid-state imaging device in which light is incident from the side,
A plurality of pad portions are formed on the other surface side of the semiconductor layer,
An opening reaching the conductive layer in the multilayer wiring layer is formed in each pad portion,
An insulating film formed to extend from the other surface of the semiconductor layer to a side wall in the opening, the insulating film being in contact with the semiconductor layer in the opening, and insulatingly covering the semiconductor layer; ,
A light-shielding film formed on an insulating film provided in contact with the semiconductor layer on the other surface of the semiconductor layer;
Another insulating film provided between the insulating film provided in contact with the semiconductor layer and sandwiching the light shielding film and extending from the other surface of the semiconductor layer to the side wall in the opening; With
In other pad portions excluding a part of the plurality of pad portions, the conductive layer is exposed from the insulating film provided in contact with the semiconductor layer and the other insulating film, and the semiconductor A camera in which an insulating film provided in contact with a layer and the other insulating film are in contact with the conductive layer. 前記開口は、前記多層配線層中の導電層のうち、前記半導体層から最も遠く配置された導電層に達している
請求項１５記載のカメラ。 The camera according to claim 15 , wherein the opening reaches a conductive layer farthest from the semiconductor layer among conductive layers in the multilayer wiring layer. 前記遮光膜は、前記複数のパッド部のうちの一部を除く他のパッド部を露出すると共に、一部のパッド部における前記開口内の側壁から底部にわたって設けられ当該開口の底部において前記導電層に接続されている
請求項１５又は１６に記載のカメラ。 The light-shielding film exposes other pad portions excluding a part of the plurality of pad portions, and is provided from a side wall to a bottom portion in the opening in the part of the pad portions, and the conductive layer at a bottom portion of the opening. The camera according to claim 15 or 16 , wherein the camera is connected to the camera. 前記遮光膜が接続される前記導電層は、接地電位が供給される導電層である
請求項１７に記載の固体撮像装置。 The solid-state imaging device according to claim 17 , wherein the conductive layer to which the light shielding film is connected is a conductive layer to which a ground potential is supplied. 前記半導体層に接して設けられた絶縁膜は反射防止膜である
請求項１５〜１８のいずれか一項に記載のカメラ。 The camera according to any one of claims 15 to 18 , wherein the insulating film provided in contact with the semiconductor layer is an antireflection film. 前記他の絶縁膜は前記遮光膜上に形成されたパッシベーション膜である
請求項１５〜１９のいずれか一項に記載のカメラ。 The camera according to claim 15 , wherein the other insulating film is a passivation film formed on the light shielding film. 前記開口の底部に露出した前記導電層にボンディングワイヤが接続される
請求項１５〜２０のいずれか一項に記載のカメラ。 The camera according to any one of claims 15 to 20 , wherein a bonding wire is connected to the conductive layer exposed at a bottom of the opening.
JP2010138666A 2010-06-17 2010-06-17 Solid-state imaging device, manufacturing method thereof, and camera Expired - Fee Related JP5327146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010138666A JP5327146B2 (en) 2010-06-17 2010-06-17 Solid-state imaging device, manufacturing method thereof, and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010138666A JP5327146B2 (en) 2010-06-17 2010-06-17 Solid-state imaging device, manufacturing method thereof, and camera

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008010904A Division JP4609497B2 (en) 2008-01-21 2008-01-21 Solid-state imaging device, manufacturing method thereof, and camera

Publications (2)

Publication Number Publication Date
JP2010212734A JP2010212734A (en) 2010-09-24
JP5327146B2 true JP5327146B2 (en) 2013-10-30

Family

ID=42972519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010138666A Expired - Fee Related JP5327146B2 (en) 2010-06-17 2010-06-17 Solid-state imaging device, manufacturing method thereof, and camera

Country Status (1)

Country Link
JP (1) JP5327146B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432502B2 (en) * 2004-01-20 2010-03-17 ソニー株式会社 Semiconductor device
JP4466213B2 (en) * 2004-06-14 2010-05-26 ソニー株式会社 Method for manufacturing solid-state imaging device
JP4609497B2 (en) * 2008-01-21 2011-01-12 ソニー株式会社 Solid-state imaging device, manufacturing method thereof, and camera

Also Published As

Publication number Publication date
JP2010212734A (en) 2010-09-24

Similar Documents

Publication Publication Date Title
JP4609497B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
JP5357441B2 (en) Method for manufacturing solid-state imaging device
US9024405B2 (en) Solid-state image sensor
JP5696081B2 (en) Solid-state imaging device
JP5553693B2 (en) Solid-state imaging device and imaging system
JP4980330B2 (en) Image sensor and manufacturing method thereof
JP2010258157A (en) Solid-state imaging device and method of manufacturing the same
JP4972924B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP2011061092A (en) Solid-state image pickup device and manufacturing method thereof
US8440954B2 (en) Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus
JP2004071931A (en) Solid-state imaging device and manufacturing method therefor
JP2010212735A (en) Solid-state image pickup device and method of manufacturing the same, and camera
TWI390669B (en) Methods of forming a conductive interconnect in a pixel of an imager and in other integraed circiutry
JP2005347707A (en) Solid-state imaging device and manufacturing method thereof
US8716770B2 (en) Solid-state imaging apparatus that includes a local interconnect and method for manufacturing the same
JP2007081139A (en) Mos image sensor
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
JP5327146B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP2013016702A (en) Solid-state imaging device and camera module
US7883923B2 (en) Method for manufacturing image sensor
US20100164031A1 (en) Image sensor and manufacturing method thereof
US8003505B2 (en) Image sensor and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R151 Written notification of patent or utility model registration

Ref document number: 5327146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees