JP2005347707A - Solid-state imaging device and manufacturing method thereof - Google Patents

Solid-state imaging device and manufacturing method thereof Download PDF

Info

Publication number
JP2005347707A
JP2005347707A JP2004168915A JP2004168915A JP2005347707A JP 2005347707 A JP2005347707 A JP 2005347707A JP 2004168915 A JP2004168915 A JP 2004168915A JP 2004168915 A JP2004168915 A JP 2004168915A JP 2005347707 A JP2005347707 A JP 2005347707A
Authority
JP
Japan
Prior art keywords
layer
formed
region
solid
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004168915A
Other languages
Japanese (ja)
Inventor
Takayuki Ezaki
孝之 江崎
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2004168915A priority Critical patent/JP2005347707A/en
Publication of JP2005347707A publication Critical patent/JP2005347707A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a solid-state imaging device capable of satisfactorily forming a color filter, an on-chip lens, or the like. <P>SOLUTION: The manufacturing method includes a process for forming a first electrode layer 16 inside a semiconductor layer 3 in a pad region 33; a process for forming an opening 18 reaching the first electrode layer 16 from the rear side of the semiconductor layer 3 in the pad region 33; a process for burying a conductive layer 20 in the opening 18 in the pad region 33; a process for forming a conductive film 26 at the rear side of the semiconductor layer 3; a process for simultaneously forming at least one portion of a second wiring layer 21 and a shielding film 22 in the pad region 33 and an optical black region 32 by patterning the conductive film 26; and a process for forming the color filter 23 or the on-chip lens 24 at the rear side of the semiconductor layer 3 in an imaging region 31. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、固体撮像素子及びその製造方法に関する。 The present invention relates to a solid-state imaging device and a manufacturing method thereof.

従来より、固体撮像素子としては、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の表面側より光を入射させて撮像する構成が採られていた。 Conventionally, as the solid-state imaging device to form a circuit element or a wiring layer or the like on the surface side of the semiconductor substrate, a photodiode is formed on the back side of the semiconductor substrate, imaged by the incidence of light from the surface side of the semiconductor substrate configuration has been taken.
しかしながら、このような構成の場合、表面側に形成された回路素子や配線層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。 However, In such a configuration, the incident light is absorbed by the surface circuit elements and wiring layers formed on the side or the like, or will be reflected, low photoelectric conversion efficiency of incident light, has been a less sensitive structure .

そこで、このような問題を解決する構成として、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の裏面側より光を入射させて撮像することで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が提案されている(例えば特許文献1参照)。 Therefore, a configuration for solving such a problem, to form a circuit element or a wiring layer or the like on the surface side of the semiconductor substrate, a photodiode is formed on the back side of the semiconductor substrate, light is incident from the back side of the semiconductor substrate taking an image of Te is, to increase the aperture ratio for receiving, also, the absorption of the incident light, or was set to suppress reflection, so-called back-illuminated solid-state imaging device has been proposed (e.g. see Patent Document 1 ).

ここで、このような裏面照射型の固体撮像素子、例えばCMOS型の固体撮像素子の構成を、図15及び図16を参照して説明する。 Here, such a back-illuminated solid-state imaging device, for example, the structure of a CMOS solid-state imaging device will be described with reference to FIGS. 15 and 16.
なお、図15は、チップ状態とされたCMOS型の固体撮像素子において、撮像領域、オプティカルブラック領域、パッド領域等の要部の概略平面図を示している。 Incidentally, FIG. 15, in the CMOS type solid-state imaging device is a chip state, the imaging area, the optical black region shows a schematic plan view of a main part of such a pad area.
また、図16は、図15のA−A線の概略断面図を示している。 Further, FIG. 16 shows a schematic cross-sectional view of line A-A of FIG. 15.

CMOS型の固体撮像素子50は、画素がマトリクス状に配列された撮像領域81と、この撮像領域81の周囲に形成されたオプティカルブラック領域82と、このオプティカルブラック領域82の周囲に形成されたパッド領域83等から構成されている。 The solid-state imaging device 50 of the CMOS type, pad pixels the imaging region 81 arranged in a matrix, the optical black region 82 formed around the imaging region 81, which is formed around the optical black region 82 and a region 83 like.
オプティカルブラック領域82は、暗電流補正用の画素が撮像領域81の画素の周囲に配列された構成であり、画素の一方の主面側が遮光膜(図示せず)により覆われている。 Optical black region 82 is a pixel for dark current correction are arranged around the pixel of the imaging region 81 configuration, one main surface side of the pixel is covered by the light shielding film (not shown). そして、オプティカルブラック領域82から出力された信号を基準として、撮像領域81から出力された信号を補正することにより、暗電流等のノイズを除去するようにしている。 Then, based on the signal output from the optical black region 82, by correcting the signal outputted from the imaging region 81, followed by removal of noise of the dark current or the like.

撮像領域81では、半導体基体53(例えば単結晶シリコン層)内に形成された素子分離領域55により区切られた単位画素領域56内に、高濃度のN型の半導体領域よりなる光電変換素子(いわゆるフォトダイオードPD部)57が形成されている。 In the imaging area 81, the separated unit pixel region 56 by the device isolation regions 55 formed in the semiconductor substrate 53 in (for example, a single crystal silicon layer), high-concentration N-type semiconductor region formed of the photoelectric conversion element (the so-called photodiode PD) 57 is formed.
そして、単結晶シリコン層53の一方の主面側、すなわち裏面側(図中上側)には、バリア膜(例えばTi膜)75を介してカラーフィルタ73が形成され、このカラーフィルタ73上の各光電変換素子57に対応する位置にオンチップレンズ74が形成されている。 Then, on one main surface side of the single crystal silicon layer 53, i.e. the rear surface side (upper side in the drawing), a color filter 73 is formed via a barrier film (e.g., Ti film) 75, each on the color filter 73 on-chip lens 74 is formed at a position corresponding to the photoelectric conversion element 57.
また、単結晶シリコン層53の他方の主面側、すなわち表面側(図中下側)には、各光電変換素子57に蓄積された信号電荷を読み出す回路(読み出し回路)58がそれぞれ形成され、これら読み出し回路58上に配線層65が形成されている。 The other principal surface side of the single crystal silicon layer 53, i.e. on the surface side (the lower side in the figure) is a circuit for reading out the signal charge accumulated in each photoelectric conversion element 57 (read circuit) 58 are formed respectively, wiring layer 65 is formed on these read circuits 58.

読み出し回路58は、P型の半導体領域よりなる読み出しゲート部60と、この読み出しゲート部60に隣接して、光電変換素子57で蓄積された信号電荷を電圧に変換する、高濃度のN型の半導体領域よりなるフローティングディフュージョン部(FD部)59と、読み出しゲート部59上に形成された読み出し電極63とから構成されている。 Read circuit 58 includes a read gate portion 60 made of a P-type semiconductor region, adjacent to the readout gate unit 60, converts the signal charges accumulated in the photoelectric conversion element 57 into a voltage, a high concentration of N-type floating diffusion portion made of a semiconductor region and (FD portion) 59, and a readout electrode 63 formed on the readout gate unit 59.
なお、61はP型の半導体領域よりなる第2の素子分離領域である。 Incidentally, 61 denotes a second isolation region made of a P-type semiconductor region. また62は光電変換素子57の表面側に形成された高濃度のP型の半導体領域よりなる正電荷蓄積領域である。 The 62 is the positive charge storage region consisting of a high concentration of P-type semiconductor region formed on the surface side of the photoelectric conversion element 57.
また、図示しないが、この単位画素領域56内においては、フローティングディフュージョン部59に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部59で変換された電圧を出力する出力部(出力アンプ)等が設けられている。 Although not shown, in the unit pixel area 56, an output unit (output amplifier for outputting a reset gate portion and the swept signal charges accumulated in the floating diffusion portion 59, the voltage converted by the floating diffusion portion 59 ), and the like are provided.

配線層65は、4層の配線を有してなる。 Wiring layer 65 is made of a wire of four layers.
具体的には、単結晶シリコン層53上に形成された絶縁層64中において、1層目の配線651と、この1層目の配線651上に絶縁層64を介して形成された2層目の配線652と、この2層目の配線652上に絶縁層64を介して形成された3層目の配線653と、この3層目の配線層653上に絶縁層64を介して形成された4層目の配線654とから形成されている。 Specifically, in the insulating layer 64 formed on the single crystal silicon layer 53, a first wiring layer 651, second layer which is formed via the insulating layer 64 on the first wiring 651 and the wiring 652, the third layer of wiring 653 which is formed through the insulating layer 64 on the second wiring layer 652, which is formed through the insulating layer 64 on the wiring layer 653 of the third layer It is formed from a fourth layer interconnect 654 Metropolitan.
なお、絶縁層64上には平坦化膜(図示せず)が形成され、この平坦化膜上に接着剤層(図示せず)を介して支持基板67が接着されている。 Incidentally, on the insulating layer 64 is formed planarization layer (not shown), the supporting substrate 67 through an adhesive layer (not shown) is bonded to the planarization film.

オプティカルブラック領域82では、単結晶シリコン層53の裏面側にバリア膜75を介して遮光膜72が形成されている。 In the optical black region 82, the light shielding film 72 via the barrier film 75 on the back side of the single crystal silicon layer 53 is formed. このオプティカルブラック領域82においても、撮像領域81と同様に光電変換素子57や配線層65が形成されている。 In this optical black region 82, the photoelectric conversion element 57 and the wiring layer 65 like the imaging region 81 is formed.
なお、遮光膜72は、オプティカルブラック領域82の光電変換素子57の全てを覆って形成されている。 Incidentally, the light-shielding film 72 is formed over all of the photoelectric conversion element 57 in the optical black region 82.

パッド領域83では、単結晶シリコン層53及び絶縁層64内において、単結晶シリコン層53の裏面側より、撮像領域81やオプティカルブラック領域82の配線651と同一面上に形成された電極層(裏面電極)66に達する開口(穴)68が形成されている。 In the pad area 83, in the single-crystal silicon layer 53 and the insulating layer 64, the back surface side of the electrode layer formed on the same surface as the wiring 651 of the imaging region 81 and the optical black region 82 of the single crystal silicon layer 53 (the back surface opening (hole) 68 reaching the electrode) 66 is formed.
そして、この開口68内では、図示しないが、電極層66に外部からのコンタクト配線が接続される。 Then, within the opening 68, although not shown, contact wiring from the outside is connected to the electrode layer 66.
なお、開口68内の側壁には絶縁膜69が形成されている。 Note that the side wall of the opening 68 is formed an insulating film 69. また、単結晶シリコン層53の裏面側の表面にはバリア膜75が形成されている。 Further, on the back side of the surface of the single crystal silicon layer 53 is a barrier layer 75 is formed.

そして、このような構成のCMOS型の固体撮像素子50においては、単結晶シリコン層53の裏面側から画像光が入射される。 Then, in the CMOS type solid-state imaging device 50 having such a configuration, the image light is incident from the back side of the single-crystal silicon layer 53.

特開2003−31785号公報(段落番号[0027]〜[0029]及び図3参照) JP 2003-31785 JP (paragraphs [0027] to [0029] and FIG. 3)

ところで、このようなCMOS型の固体撮像素子50を製造する場合、撮像領域81のカラーフィルタ73やオンチップレンズ74等は、パッド領域83の開口68を形成した後で形成している。 Incidentally, when manufacturing the solid-state imaging device 50 of a CMOS type, is such as a color filter 73 and the on-chip lens 74 of the imaging region 81 are formed after forming the opening 68 of the pad region 83.

ここで、このような工程を有する、CMOS型の固体撮像素子50を製造する方法を、図17〜図20を参照して説明する。 Here, with such a process, a method for manufacturing the solid-state imaging device 50 of the CMOS type, will be described with reference to FIGS. 17 to 20.
なお、製造方法の説明にあたっては、図17に示すように、撮像領域81及びオプティカルブラック領域82において光電変換素子57及び配線層65が形成され、パッド領域83において電極層66が形成され、支持基板67が接着された状態から説明する。 Incidentally, when the description of the manufacturing method, as shown in FIG. 17, the photoelectric conversion element 57 and the wiring layer 65 is formed in the imaging region 81 and the optical black region 82, the electrode layer 66 in the pad region 83 is formed, the supporting substrate 67 will be described from the state of being bonded.

この図17に示す状態から、まず、パッド領域83において、裏面側より単結晶シリコン層53、絶縁層64を順にエッチングして電極層66に達する開口68を形成し、単結晶シリコン層53内に埋め込まれている電極層66を露出させて、図18に示す状態にする。 From the state shown in FIG. 17, first, in the pad region 83, the back surface side of the single crystal silicon layer 53, an insulating layer 64 in order to form an opening 68 is etched reaching the electrode layer 66, the single crystal silicon layer 53 the electrode layer 66 is embedded is exposed, a state shown in FIG. 18.

次に、パッド領域83において、開口68を含んで絶縁膜69を形成した後、開口68の底面の絶縁膜69をエッチングして開口68内の底面に電極層66を露出させる。 Next, the pad region 83, after forming the insulating film 69 include openings 68, the bottom surface of the insulating film 69 of the opening 68 is etched to expose the electrode layer 66 on the bottom of the opening 68.
そして、パッド領域83、オプティカルブラック領域82、撮像領域81を含む領域にバリア膜75を形成することにより、図19に示す状態にする。 The pad region 83, the optical black region 82, by forming a barrier film 75 in the region including the imaging region 81, a state shown in FIG. 19.

次に、撮像領域81において、バリア膜75上の各画素に対応する位置に、カラーフィルタ73とオンチップレンズ74を順次形成することにより、図20に示す状態にする。 Next, in the imaging region 81, the position corresponding to each pixel on the barrier film 75, by sequentially forming the color filter 73 and the on-chip lens 74, a state shown in FIG. 20.

次に、オプティカルブラック領域82において、バリア膜75上に遮光膜72を形成することにより、図15及び図16に示した構成の、CMOS型の固体撮像素子50を製造することができる。 Next, in the optical black region 82, by forming a light-shielding film 72 on the barrier film 75 can be produced a structure of a solid-state imaging device 50 of CMOS type illustrated in FIGS. 15 and 16.

ここで、このような裏面照射型の固体撮像素子50の場合、表面側に形成された絶縁層64の内部に形成された電極層66に対して、裏面側から開口68を形成しているので(図17参照)、単結晶シリコン層53や絶縁層64の膜厚の分、開口68が深く形成されてしまう。 In the case of such a back-illuminated solid-state imaging device 50, the electrode layer 66 formed on the insulating layer 64 formed on the surface side, since forming the opening 68 from the back side (see FIG. 17), minute thickness of the single crystal silicon layer 53 and the insulating layer 64, the opening 68 from being deeply formed. これにより、パッド領域83とオプティカルブラック領域82及び撮像領域81との間では深い段差が形成される。 Thus, a deep level difference between the pad region 83 and the optical black region 82 and the imaging region 81 is formed.

しかし、このような深い段差が形成された場合、カラーフィルタ73やオンチップレンズ74を形成するためにレジスト等を塗布したときに、開口68内にレジストが入り込み、塗布膜の厚さが不均一になってしまう。 However, when such deep step is formed, when the resist or the like was applied to form the color filter 73 and the on-chip lens 74, the resist enters into the opening 68, the thickness of the coating film uneven Become.
これにより、カラーフィルタ73やオンチップレンズ74の厚さや形状が不均一になり、例えば、スジが入った状態でカラーフィルタ73が形成されたり、オンチップレンズ74が歪んで形成されてしまう。 Accordingly, the thickness and shape of the color filters 73 and on-chip lens 74 becomes uneven, for example, or is formed a color filter 73 in a state containing streaks is, will be formed distorted on-chip lens 74.
このような場合、製造される固体撮像素子50の光学特性に大きな影響を与えてしまい、画質が悪化する等の問題が生じる。 In this case, would have a significant impact on the optical properties of the solid-state imaging device 50 to be manufactured, problems such as poor image quality occurs.

なお、このような問題は、裏面照射型の固体撮像素子50だけではなく、例えば、前述したような表面照射型の固体撮像素子においても生じる場合がある。 Such a problem not only solid-state imaging device 50 of the back-illuminated type, for example, may occur also in the front-illuminated solid-state imaging device as described above.

上述した点に鑑み、本発明は、カラーフィルタ又はオンチップレンズ等を、良好な状態で形成することを可能にする固体撮像素子及び固体撮像素子の製造方法を提供するものである。 View of the foregoing, the present invention is to provide a color filter or the on-chip lens, a manufacturing method of the solid-state imaging device and a solid-state imaging device makes it possible to form in a good condition.

本発明に係る固体撮像素子は、撮像領域とオプティカルブラック領域とパッド領域とを有し、撮像領域及びオプティカルブラック領域において、半導体層内に光電変換素子が形成され、撮像領域においては、半導体層に対して、一方の主面側(裏面側或いは表面側)にカラーフィルタ又はオンチップレンズが形成され、オプティカルブラック領域においては、半導体層に対して、一方の主面側に遮光膜が形成され、パッド領域においては、内部に第1の電極層が形成され、一方の主面側の外部に第2の電極層が形成され、第1の電極層及び第2の電極層が、第1の電極層の一方の主面側に埋め込まれた導電層により接続され、第2の電極層とオプティカルブラック領域の遮光膜とが、少なくとも、同一の導電膜を含んで形成されている構成と Solid-state imaging device according to the present invention includes an imaging region and the optical black region and a pad region, in the imaging region and the optical black region, the photoelectric conversion element is formed in the semiconductor layer, in the imaging region, the semiconductor layer in contrast, the one main surface side color filter or the on-chip lens (back side or the surface side) is formed in the optical black region, the semiconductor layer, the light-shielding film on a principal plane is formed, in the pad area, the first electrode layer is formed inside, a second electrode layer is formed outside of the one main surface side, the first electrode layer and the second electrode layer, a first electrode It is connected by one conductive layer embedded in the main surface side of the layer, and a light shielding film of the second electrode layer and the optical black region, at least, a structure which is formed to include a same conductive film る。 That.

本発明に係る固体撮像素子によれば、パッド領域においては、内部に第1の電極層が形成され、裏面側の外部に第2の電極層が形成され、第1の電極層及び第2の電極層が、第1の電極層の裏面側に埋め込まれた導電層により接続され、第2の電極層とオプティカルブラック領域の遮光膜とが、少なくとも、同一の導電膜を含んで形成されているので、パッド領域では、第1の電極層上が導電層で埋め込まれている。 According to the solid-state imaging device according to the present invention, in the pad area, the first electrode layer is formed inside, the second electrode layer is formed on the back surface side outer, first electrode layer and the second electrode layer is connected by the first electrode layer backside embedded conductive layer, the light-shielding film of the second electrode layer and the optical black region, at least, it is formed to include a same conductive film since, in the pad area, a first electrode layer above is buried in the conductive layer. このため、製造時に、カラーフィルタ又はオンチップレンズを形成する工程の前に、予め第1の電極上の開口を導電層で埋め込んでレジスト等が開口内に入り込まないようにすることが可能になる。 Therefore, during manufacturing, before the step of forming a color filter or the on-chip lens, a resist or the like is possible to do not get into the opening embed openings on advance the first electrode with a conductive layer . これにより、カラーフィルタ又はオンチップレンズ等を良好な状態に形成することが可能になる。 Thus, it is possible to form a color filter or the on-chip lens and the like in a good state.
また、第2の電極層と遮光膜とが、少なくとも、同一の導電膜を含んで形成されているので、製造時に、第2の配線層及び遮光膜の少なくとも一部を同時に形成することができる。 Further, a second electrode layer and the light-shielding film, at least, because it is formed to include a same conductive film, can be at the time of manufacture, to form at least a portion of the second wiring layer and the light-shielding film at the same time .

本発明に係る固体撮像素子の製造方法は、撮像領域とオプティカルブラック領域とパッド領域とを有し、撮像領域及びオプティカルブラック領域において、半導体層内に光電変換素子が形成された固体撮像素子を製造する方法であって、光電変換素子を形成する工程と、配線層とこの配線層を覆う絶縁層とを形成すると共に、パッド領域において、第1の電極層を形成し、絶縁層で覆う工程と、パッド領域において、半導体層に対して、一方の主面側(裏面側或いは表面側)より第1の電極層に達する開口を形成する工程と、開口内に導電層を埋め込む工程と、半導体層に対して、一方の主面側に導電膜を形成する工程と、導電膜をパターニングすることにより、パッド領域及びオプティカルブラック領域に、それぞれ第2の配線層及び遮光 Method for manufacturing a solid-state imaging device according to the present invention includes an imaging region and the optical black region and a pad region, in the imaging region and the optical black region, producing a solid-state imaging device where the photoelectric conversion element is formed in the semiconductor layer a method of, and forming a photoelectric conversion element, a wiring layer so as to form a wiring layer covering the insulating layer, in the pad area, a step of forming a first electrode layer, covered with an insulating layer in the pad area, the semiconductor layer, forming an opening from one main surface side (rear surface side or the surface side) reaches the first electrode layer, a step of embedding a conductive layer in the opening, the semiconductor layer against a step of forming a conductive film on a principal plane, by patterning the conductive film, the pad region and an optical black region, the second wiring layer, respectively, and shielding の少なくとも一部を同時に形成する工程と、撮像領域において、半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有するようにする。 Forming simultaneously at least part of the imaging region, the semiconductor layer, so that a step of forming a color filter or the on-chip lens on a principal plane.

本発明に係る固体撮像素子の製造方法によれば、光電変換素子を形成する工程と、配線層とこの配線層を覆う絶縁層とを形成すると共に、パッド領域において、第1の電極層を形成し、絶縁層で覆う工程と、パッド領域において、半導体層に対して、一方の主面側より第1の電極層に達する開口を形成する工程と、開口内に導電層を埋め込む工程と、半導体層に対して、一方の主面側に導電膜を形成する工程と、導電膜をパターニングすることにより、パッド領域及びオプティカルブラック領域に、それぞれ第2の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、撮像領域において、半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有するので、開口内に導電層を埋め込む工程の際に According to the manufacturing method of the solid-state imaging device according to the present invention, forming a step of forming a photoelectric conversion element, a wiring layer so as to form a wiring layer covering the insulating layer, in the pad area, a first electrode layer and a step of covering with an insulating layer, in the pad area, the semiconductor layer, forming an opening from the one principal surface side to reach the first electrode layer, a step of embedding a conductive layer in the opening, the semiconductor forming the layer, a conductive film on a principal plane, by patterning the conductive film, the pad region and the optical black region, at least part of the respective second wiring layer and the light-shielding film at the same time forming, in the imaging region, the semiconductor layer, since a step of forming a color filter or the on-chip lenses on one principal surface, during the step of filling a conductive layer in the opening パッド領域とオプティカルブラック領域及び撮像領域との間の段差を無くすことができる。 It can be eliminated step between the pad area and the optical black region and the imaging region. これにより、カラーフィルタ又はオンチップレンズを形成する工程の際に、レジストが開口内に入り込むことを防ぐことができるので、カラーフィルタ又はオンチップレンズ等を良好な状態に形成することができる。 Thus, in the step of forming the color filter or the on-chip lens, resist it is possible to prevent from entering into the opening, it is possible to form a color filter or the on-chip lens and the like in a good state.
また、パッド領域及びオプティカルブラック領域に、それぞれ第2の電極層及び遮光膜の少なくとも一部を同時に形成するので、これらを別々に形成する場合と比較して工程を簡略化することができる。 Further, the pad region and an optical black region, the simultaneously forming at least a portion of the second electrode layer and the light-shielding film, respectively, it is possible to simplify the process as compared with the case of forming these separately.

本発明に係る固体撮像素子によれば、製造時に、カラーフィルタ又はオンチップレンズ等の厚さや形状が不均一になることを防ぐことができると共に、製造工程を簡略化させることが可能になる。 According to the solid-state imaging device according to the present invention, at the time of manufacture, the thickness and shape, such as a color filter or the on-chip lenses it is possible to prevent non-uniform, it is possible to simplify the manufacturing process.
したがって、高い信頼性を有する固体撮像素子を実現することができる。 Therefore, it is possible to realize a solid-state imaging device having high reliability.

本発明に係る固体撮像素子の製造方法によれば、カラーフィルタ又はオンチップレンズ等を良好な状態で形成することができる共に、製造工程を簡略化することができる。 According to the manufacturing method of the solid-state imaging device according to the present invention, together can form a color filter or the on-chip lens and the like in a good condition, it is possible to simplify the manufacturing process.
したがって、光学特性に優れ、歩留まりが向上することが可能になる。 Thus, excellent optical properties, it is possible to improve yield.

以下、図面を参照して、本発明の実施の形態を説明する。 Hereinafter, with reference to the drawings, an embodiment of the present invention.

まず、本発明に係る固体撮像素子の一実施の形態、例えばCMOS型の固体撮像素子の概略構成図を、図1及び図2を参照して説明する。 First, an embodiment of a solid-state imaging device according to the present invention, for example, a schematic diagram of a CMOS solid-state imaging device will be described with reference to FIGS.
なお、図1は、チップ状態とされたCMOS型の固体撮像素子において、撮像領域、オプティカルブラック領域、パッド領域等の要部の概略平面図を示している。 Incidentally, FIG. 1, the CMOS solid-state imaging device is a chip state, the imaging area, the optical black region shows a schematic plan view of a main part of such a pad area.
また、図2は、図1のA−A線の概略断面図を示している。 Also, FIG. 2 shows a schematic cross-sectional view of line A-A of FIG.

CMOS型の固体撮像素子30は、画素がマトリクス状に配列された撮像領域31と、この撮像領域31の周囲に形成されたオプティカルブラック領域32と、このオプティカルブラック領域32の周囲に形成されたパッド領域33等から構成されている。 The solid-state imaging device 30 of the CMOS type, pad pixels the imaging region 31 arranged in a matrix, the optical black region 32 formed around the imaging region 31, which is formed around the optical black region 32 and a region 33 like.
オプティカルブラック領域32は、暗電流補正用の画素が撮像領域31の画素の周囲に配列された構成であり、画素の一方の主面側が遮光膜22により覆われている。 Optical black region 32 is a pixel for dark current correction are arranged around the pixel of the imaging region 31 configuration, one main surface side of the pixel is covered by the light shielding film 22. そして、オプティカルブラック領域32から出力された信号を基準として、撮像領域31から出力された信号を補正することにより、暗電流等のノイズを除去するようにしている。 Then, based on the signal output from the optical black area 32, by correcting the signal outputted from the imaging region 31, followed by removal of noise of the dark current or the like.

撮像領域31では、半導体基体(例えば単結晶シリコン層)1内に形成された素子分離領域5により区切られた単位画素領域6内に、高濃度のN型の半導体領域よりなる光電変換素子(いわゆるフォトダイオードPD部)7が形成されている。 In the imaging region 31, the semiconductor substrate (e.g., single-crystal silicon layer) in the unit pixel area 6 delimited by the element isolation region 5 which is formed in one photoelectric conversion element made of a high-concentration N-type semiconductor region (so-called photodiode PD) 7 is formed.
そして、単結晶シリコン層3の一方の主面側、すなわち裏面側(図中上側)には、バリア膜(Ti膜)25を介してカラーフィルタ23が形成され、このカラーフィルタ23上の各光電変換素子7に対応する位置にオンチップレンズ24が形成されている。 Then, on one main surface side of the single crystal silicon layer 3, i.e. the back side (upper side in the drawing), a color filter 23 is formed via a barrier film (Ti film) 25, the photoelectric on the color filter 23 on-chip lens 24 in a position corresponding to the conversion element 7 are formed.
また、単結晶シリコン層3の他方の主面側、すなわち表面側(図中下側)には、各光電変換素子7に蓄積された信号電荷を読み出す回路(読み出し回路)8がそれぞれ形成され、これら読み出し回路8上に配線層15が形成されている。 The other principal surface side of the single crystal silicon layer 3, in other words the surface side (lower side in the figure), the circuit for reading out the signal charge accumulated in each photoelectric conversion element 7 (readout circuit) 8 is formed respectively, wiring layer 15 on these read circuit 8 is formed.

読み出し回路8は、P型の半導体領域よりなる読み出しゲート部10と、この読み出しゲート部10に隣接して、光電変換素子7で蓄積された信号電荷を電圧に変換する、高濃度のN型の半導体領域よりなるフローティングディフュージョン部(FD部)9と、読み出しゲート部10上に形成された読み出し電極13とから構成されている。 Reading circuit 8 includes a read gate portion 10 made of P-type semiconductor region, adjacent to the readout gate unit 10, converts the signal charges accumulated in the photoelectric conversion element 7 into a voltage, a high concentration of N-type floating diffusion portion made of a semiconductor region and (FD portion) 9, and a read-out electrode 13 formed on the readout gate unit 10.
なお、11はP型の半導体領域よりなる第2の素子分離領域である。 Incidentally, 11 denotes a second isolation region made of a P-type semiconductor region. また12は光電変換素子7の表面側に形成された高濃度のP型の半導体領域よりなる正電荷蓄積領域である。 The 12 is the positive charge storage region consisting of a high concentration of P-type semiconductor region formed on the surface side of the photoelectric conversion element 7.
また、図示しないが、この単位画素領域6内においては、フローティングディフュージョン部9に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部9で変換された電圧を出力する出力部(出力アンプ)等が設けられている。 Although not shown, in the unit pixel region 6, an output unit (output amplifier for outputting a reset gate portion and the swept signal charges accumulated in the floating diffusion portion 9, the voltage converted by the floating diffusion section 9 ), and the like are provided.

配線層15は、4層の配線を有してなる。 Wiring layer 15 is made of a wire of four layers.
具体的には、単結晶シリコン層3上に形成された絶縁層14中において、1層目の配線151と、この1層目の配線151上に絶縁層14を介して形成された2層目の配線152と、この2層目の配線152上に絶縁層14を介して形成された3層目の配線153と、この3層目の配線153上に絶縁層14を介して形成された4層目の配線154とから形成されている。 Specifically, in the single-crystal silicon layer 3 the insulating layer 14 formed on a first wiring layer 151, second layer which is formed via the insulating layer 14 on the first wiring 151 and the wiring 152, the third layer of wiring 153 formed through the insulating layer 14 on the second wiring layer 152, which is formed through the insulating layer 14 on the third layer of wiring 153 4 It is formed from a layer of wiring 154..
なお、絶縁層14上には、図示しないが、パッシベーション膜からなる平坦化膜が形成され、この平坦化膜上に接着剤層を介して支持基板17が接着されている。 Incidentally, on the insulating layer 14, not shown, is formed planarization film made of a passivation film, a support substrate 17 is adhered through an adhesive layer on the planarizing film.

オプティカルブラック領域32では、単結晶シリコン層3の裏面側にバリア膜25を介して遮光膜22が形成されている。 In the optical black region 32, the light shielding film 22 via the barrier film 25 on the back side of the single-crystal silicon layer 3 is formed. このオプティカルブラック領域32においても、撮像領域31と同様に光電変換素子7や配線層15が形成されている。 In this optical black region 32, the photoelectric conversion element 7 and the wiring layer 15 like the imaging region 31 is formed.
なお、遮光膜22は、オプティカルブラック領域32の光電変換素子7の全てを覆うように形成されている。 Incidentally, the light-shielding film 22 is formed so as to cover all of the photoelectric conversion element 7 of the optical black region 32.

パッド領域33では、単結晶シリコン層3の表面側の絶縁層14内に、撮像領域31やオプティカルブラック領域32の配線151と同一面上に第1の電極層16が形成され、この第1の電極層16に達する開口(穴)18が単結晶シリコン層3の裏面側より形成されている。 In the pad area 33, the insulating layer 14 on the surface side of the single crystal silicon layer 3, the first electrode layer 16 is formed on the same surface as the wiring 151 of the imaging region 31 and the optical black region 32, the first opening (hole) 18 reaching the electrode layer 16 is formed from the back side of the single-crystal silicon layer 3.
なお、開口18内の側壁には絶縁膜19が形成されている。 Note that the side wall of the opening 18 is formed an insulating film 19. また、単結晶シリコン層3の裏面側の表面にはバリア膜25が形成されている。 Further, on the back side of the surface of the monocrystalline silicon layer 3 has a barrier film 25 is formed.

このような構成のCMOS型の固体撮像素子30においては、単結晶シリコン層3の裏面側から画像光が入射される。 In such solid-state imaging device 30 of the CMOS type structure, image light is incident from the back side of the single-crystal silicon layer 3.

そして、本実施の形態においては、特に、開口18内が導電層20により埋め込まれており、この導電層20の裏面側に接続して第2の電極層(裏面電極)23が形成されている。 Then, in the present embodiment, in particular, the opening 18 is buried with a conductive layer 20, second electrode layer (back electrode) 23 connected to the rear surface side of the conductive layer 20 is formed . すなわち、単結晶シリコン層3の裏面側まで、第1の電極層16と導通する領域(電極取り出し部)が形成されている。 That is, to the back side of the single-crystal silicon layer 3, a region electrically connected to the first electrode layer 16 (electrode lead-out portion) is formed.
そして、さらに、この第2の電極層21とオプティカルブラック領域32の遮光膜22とが、同一の導電膜により形成されている。 Then, further, a shielding film 22 of the second electrode layer 21 and the optical black region 32 is formed by the same conductive film.

導電層20に用いられる材料としては、埋め込み性の点から例えばCuが用いられ、第2の電極層21と遮光膜22に用いられる材料としては、遮光性の点からAlが用いられる。 The material used for the conductive layer 20, used embeddability e.g. Cu in terms of, as a material used for the second electrode layer 21 and the light-shielding film 22, Al is used in terms of light-shielding.

このように、第2の電極層21と遮光膜22とが同一の導電膜(Al膜)により形成されているので、製造時に、第2の電極層21を形成する工程と遮光膜22を形成する工程とを1回の工程で行うことが可能になる。 Thus, since the second electrode layer 21 and the light-shielding film 22 is formed using the same conductive film (Al film), during manufacture, forming a step between the light-shielding film 22 for forming the second electrode layer 21 a step of allowing be carried out in one step.

本実施の形態のCMOS型の固体撮像素子30によれば、パッド領域33において、開口18内が導電層20で埋め込まれているので、製造時に、カラーフィルタ23やオンチップレンズ24等を形成するときに、レジストが開口18内に入り込まないようにすることができるので、カラーフィルタ23やオンチップレンズ24の厚さや形状が不均一になることを防ぐことが可能になる。 According to the CMOS type solid-state imaging device 30 of the present embodiment, in the pad area 33, since the opening 18 is buried with a conductive layer 20, during manufacture, to form a color filter 23 and the on-chip lens 24 or the like when the resist is it is possible to do not get into the opening 18, it is possible to prevent the thickness and shape of the color filter 23 and the on-chip lens 24 is not uniform.
また、さらに、第2の電極層21と遮光膜22とが、同一の導電膜(Al膜)から形成されているので、製造時に、裏面電極23と遮光膜22とを1回の工程で形成することができる。 Also, further, forming a second electrode layer 21 and the light shielding film 22, since they are formed from the same conductive film (Al film), at the time of manufacture, the back electrode 23 and the light-shielding film 22 in one step can do. これにより、製造工程を簡略化させることが可能になる。 Thus, it is possible to simplify the manufacturing process.

次に、このような構成の固体撮像素子30を製造する方法を、図3〜図14を参照して説明する。 Next, a method of manufacturing the solid-state imaging device 30 having such a configuration will be described with reference to FIGS 14. なお、図1及び図2と対応する部分には同一符号を付している。 Are denoted by the same reference numerals corresponding to those in FIGS.

先ず、図3に示すように、例えばシリコン基板1上に、埋め込み酸化膜(所謂BOX層)2を介して、単結晶シリコン層3が形成されたSOI基板4を用意する。 First, as shown in FIG. 3, for example, on the silicon substrate 1, through the second buried oxide layer (so-called BOX layer), an SOI substrate 4 in which a single crystal silicon layer 3 is formed.

次に、図4に示すように、撮像領域31及びオプティカルブラック領域32において、単結晶シリコン層3の所定の位置に素子分離領域5をそれぞれ形成することにより、単結晶シリコン層3中に、素子分離領域5によりそれぞれ分離された単位画素領域6を形成する。 Next, as shown in FIG. 4, in the imaging region 31 and the optical black region 32, by forming an element isolation region 5 respectively in place of the single crystal silicon layer 3, the single crystal silicon layer 3, the element the isolation region 5 to form a unit pixel region 6 which are separated respectively. なお、パッド領域33はそのままの状態である。 Incidentally, the pad area 33 is intact.

次に、公知の方法にしたがい、図5に示すように、撮像領域31及びオプティカルブラック領域32において、単位画素領域6内の所定の位置に光電変換素子7を形成する。 Next, according to known methods, as shown in FIG. 5, in the imaging region 31 and the optical black region 32, a photoelectric conversion element 7 at a predetermined position of the unit pixel region 6. そして、光電変換素子7の表面側(図中上側)に、光電変換素子7に蓄積された信号電荷を読み出す読み出し回路8を形成する。 Then, on the surface side of the photoelectric conversion element 7 (upper side in the drawing), to form a read circuit 8 for reading out the signal charge accumulated in the photoelectric conversion element 7. なお、パッド領域33はそのままの状態である。 Incidentally, the pad area 33 is intact.

ここでは、単結晶シリコン層3内の所定の位置に、フローティングディフュージョン部9、読み出しゲート部10、第2の素子分離領域11、表面電荷蓄積領域12を形成し、単結晶シリコン層3上の所定の位置に読み出し電極13を形成することで、読み出し回路8を形成している。 Here, in place of the single crystal silicon layer 3, the floating diffusion portion 9, read gate portion 10, the second isolation region 11, to form a surface charge accumulation region 12, predetermined on a single crystal silicon layer 3 by forming the read electrode 13 in position, forming a readout circuit 8.

次に、撮像領域31、オプティカルブラック領域32では、単結晶シリコン層3上に絶縁層14を介して多層の配線層15を形成し、パッド領域33では、単結晶シリコン層3上に絶縁層14を介して第1の電極層16を形成することにより、図6に示す状態にする。 Next, in the imaging area 31, optical black region 32, on the single-crystal silicon layer 3 through the insulating layer 14 to form a multilayer wiring layer 15, the pad area 33, the insulating over the single crystal silicon layer 3 layer 14 by forming the first electrode layer 16 through the to the state shown in FIG.

具体的には、先ず、撮像領域31、オプティカルブラック領域32、さらにはパッド領域33において、単結晶シリコン層3上に絶縁層14を形成して平坦化処理を行った後、撮像領域31及びオプティカルブラック領域32では1層目となる配線151を所定のパターンに形成し、パッド領域33では第1の電極層16を所定のパターンに形成する。 Specifically, first, the imaging area 31, optical black region 32, more in pad area 33, after the planarization process to form an insulating layer 14 on the single-crystal silicon layer 3, the imaging area 31 and the optical in black region 32 a wiring 151 serving as a first layer is formed in a predetermined pattern to form a first electrode layer 16 in the pad region 33 in a predetermined pattern.
次に、1層目の配線151及び第1の電極層16を含んで全面に再び絶縁層14を形成して平坦化処理を行った後、撮像領域31及びオプティカルブラック領域32では2層目となる配線152を所定のパターンに形成する。 Then, after the planarization process to form an insulating layer 14 again on the whole surface including the first wiring 151 and the first electrode layer 16, second layer in the imaging region 31 and the optical black region 32 and the composed wiring 152 is formed into a predetermined pattern.
次に、2層目の配線152を含んで全面に再び絶縁層14を形成して平坦化処理を行った後、撮像領域31及びオプティカルブラック領域32では3層目となる配線153を所定のパターンに形成する。 Then, after the planarization process to form an insulating layer 14 again on the whole surface including the second-layer wiring 152, an imaging region 31 and the optical black region 32 in the third layer and consisting wiring 153 a predetermined pattern form to.
次に、3層目の配線153を含んで全面に再び絶縁層14を形成して平坦化処理を行った後、撮像領域31及びオプティカルブラック領域32では4層目となる配線154を所定のパターンに形成する。 Then, after the planarization process to form an insulating layer 14 again on the entire surface including the third-layer wiring 153, an imaging region 31 and the optical black region 32 in the fourth layer and comprising wires 154 a predetermined pattern form to.
そして、この後、図示しないが、絶縁層14上に例えばSiN膜やSiON膜等からなる平坦化膜を形成する。 After this, although not shown, a flattening film made on the insulating layer 14 for example SiN film, SiON film or the like.
なお、図6に示す場合では配線層15が4層の場合を示したが、4層以上の場合はこのような工程が繰り返される。 In the case shown in FIG. 6 shows the case of the wiring layer 15 is four layers, in the case of four or more layers such steps are repeated.

次に、絶縁層14上に接着剤層(図示せず)を塗布して、支持基板17を貼り合わせることにより、図7に示す状態にする。 Next, an adhesive layer (not shown) is coated on the insulating layer 14, by attaching the supporting substrate 17, a state shown in FIG.
なお、SOI基板4の表面側に支持基板17を貼り合わせるのは、後述する工程において、SOI基板4を薄膜化させる際に機械的な強度を確保するためである。 Incidentally, bonding the supporting substrate 17 on the surface side of the SOI substrate 4, in the step described later, the SOI substrate 4 is to secure the mechanical strength in which thinned.

次に、上下を反転させることにより、SOI基板4の裏面側、すなわちシリコン基板1を露出させる。 Then, by reversing the top and bottom, the back surface side of the SOI substrate 4, i.e. to expose the silicon substrate 1. 次いで、シリコン基板1及び埋め込み酸化膜2を順に除去することにより、図8に示すように、単結晶シリコン層3が露出された状態にする。 Then, by removing the silicon substrate 1 and the buried oxide film 2 in this order, as shown in FIG. 8, a state where the single crystal silicon layer 3 is exposed.

次に、絶縁層14内に形成された第1の電極層16上に、外部よりコンタクト配線を接続させるために、パッド領域33において、単結晶シリコン層の裏面側(図中上側)より、単結晶シリコン層3、絶縁層14を順にエッチングして第1の電極層16に達する開口18を形成し、単結晶シリコン層3内に埋め込まれている第1の電極層16を露出させて、図9に示す状態にする。 Next, on the first electrode layer 16 formed in the insulating layer 14, in order to connect the contact wiring from the outside, in the pad area 33, from the back side of the single-crystal silicon layer (the upper side in the drawing), a single crystalline silicon layer 3, an insulating layer 14 in order to form an opening 18 is etched to reach the first electrode layer 16, to expose the first electrode layer 16 embedded in the single-crystal silicon layer 3, Fig. to the state shown in 9. なお、撮像領域31及びオプティカルブラック領域32はそのままの状態である。 Note that the imaging region 31 and the optical black region 32 is intact.

次に、パッド領域33において、開口18を含んで絶縁膜19を形成した後、開口18の底面の絶縁膜19をエッチングして開口18内の底面に第1の電極層16を露出させる。 Next, the pad area 33, after forming the insulating film 19 include openings 18, the insulating film 19 of the bottom of the opening 18 is etched to expose the first electrode layer 16 on the bottom of the opening 18.
そして、パッド領域33、オプティカルブラック領域32、撮像領域31を含む領域にバリア膜25を形成することにより、図10に示す状態にする。 The pad region 33, the optical black region 32, by forming a barrier film 25 in the region including the imaging region 31, a state shown in FIG. 10.

次に、本実施の形態においては、図11に示すように、パッド領域33において、開口18内に導電層(Cu層)20を埋め込む。 Then, in the present embodiment, as shown in FIG. 11, in the pad area 33, filled with a conductive layer (Cu layer) 20 in the opening 18. なお、撮像領域31及びオプティカルブラック領域32はそのままの状態である。 Note that the imaging region 31 and the optical black region 32 is intact.
このように導電層20を埋め込むことにより、従来生じていた、パッド領域33とオプティカルブラック領域32及び撮像領域31との間の段差を無くすことができる。 By embedding such a conductive layer 20, has conventionally occurred, it can be eliminated step between the pad region 33 and the optical black region 32 and the imaging region 31.

次に、単結晶シリコン層3の一方の側(図中上側)に導電膜(Al膜)26を形成し、この導電膜26上にレジスト膜(図示せず)を成膜する。 Next, one side of the single crystal silicon layer 3 (upper side in the drawing) in the conductive film (Al film) 26 is formed, and a resist film (not shown) on the conductive film 26. そして、公知のリソグラフィー技術を用いて、第2の電極層21及び遮光膜22形成用のパターンのレジストマスク27を形成して、図12に示す状態にする。 Then, using a known lithography technology, to form a second electrode layer 21 and the light-shielding film 22 of the pattern for forming the resist mask 27, to the state shown in FIG. 12.

ここで、レジストマスク27のパターンは、パッド領域33では、導電層20が完全に覆われるような広い幅のパターンで形成され、オプティカルブラック領域32では光電変換素子7の全てが完全に覆われるようなパターンで形成される。 Here, the pattern of the resist mask 27, the pad region 33, conductive layer 20 is formed in a pattern of large width as completely covered, so that all the optical black region 32 in the photoelectric conversion element 7 is completely covered It is formed in a pattern.
このように、パッド領域33において、導電層20が覆われるような広い幅のパターンで形成するのは、導電層(Cu層)20が外部に露出されることにより、特性が変化することを防ぐためである。 Thus, in the pad region 33, to form a pattern of wide width such that the conductive layer 20 is covered, by a conductive layer (Cu layer) 20 is exposed to the outside, preventing the characteristic changes This is because.
また、オプティカルブラック領域32において、光電変換素子7の全てが完全に覆われるようなパターンで形成するのは、光電変換素子7内に外部より光が入り込み、特性が変化することを防ぐためである。 Further, in the optical black region 32, all of the photoelectric conversion element 7 is formed in a pattern as to completely cover the light enters from the outside into the photoelectric conversion element 7, it is in order to prevent characteristic changes .

次に、このレジストマスク27をマスクとして、導電膜26をパターニングする。 Next, the resist mask 27 as a mask, to pattern the conductive film 26. これにより、撮像領域31において導電膜26が除去されて、図13に示すように、パッド領域33においては第2の電極層21を、またオプティカルブラック領域32においては遮光膜22を同時に形成することができる。 Thus, the conductive film 26 is removed in the imaging region 31, as shown in FIG. 13, the second electrode layer 21 in the pad area 33, also in the optical black region 32 to form a light shielding film 22 at the same time can.
なお、図13は、第2の電極層21と遮光膜22とを、同じ膜厚で形成した場合を示している。 Note that FIG. 13 shows a case where a light shielding film 22 and the second electrode layer 21 was formed in the same thickness. また、図13は、レジストマスク27を除去した後の状態を示している。 Further, FIG. 13 shows a state after removal of the resist mask 27.

次に、図14に示すように、公知の方法を用いて、撮像領域31において、単結晶シリコン層3上の各画素に対応する位置に、カラーフィルタ23とオンチップレンズ24を順次形成する。 Next, as shown in FIG. 14, using known methods, in the imaging region 31, at a position corresponding to each pixel on the single crystal silicon layer 3 are sequentially formed a color filter 23 and the on-chip lens 24.

この際、上述したように、パッド領域33とオプティカルブラック領域32及び撮像領域31との間に大きな段差が無いので、流動性のあるレジスト等を塗布したときにレジストを均一に広げることができる。 At this time, as described above, since a large step is not between the pad region 33 and the optical black region 32 and the imaging region 31, the resist can be uniformly spread when applied resist like having fluidity. これにより、塗布膜の厚さを均一にすることができ、カラーフィルタ23やオンチップレンズ24の厚さや形状を均一に形成することができる。 Thus, it is possible to make uniform the thickness of the coating film can be uniformly formed thickness and shape of the color filter 23 and the on-chip lens 24.
なお、この後は、図示しないが、パッド領域33において、第2の電極層21に接続してパッド電極が設けられる。 Incidentally, after this, although not shown, the pad region 33, a pad electrode is provided connected to the second electrode layer 21.

このようにして、裏面照射型のCMOS型固体撮像素子30を製造することができる。 In this way, it is possible to manufacture the CMOS type solid-state imaging device 30 of the back-illuminated type.

このような製造方法によれば、パッド領域33において、開口18内を導電層(Cu層)20で埋め込むようにしたので、従来に、パッド領域とオプティカルブラック領域及び撮像領域との間で形成されていた段差を無くすことができる。 According to such a manufacturing method, in the pad area 33, since the to fill the opening 18 conductive layer (Cu layer) 20, a conventional, it is formed between the pad area and the optical black region and the imaging region it can be eliminated and had stepped. これにより、カラーフィルタ23やオンチップレンズ24を形成する際に、レジストを均一な膜厚で広げることができ、カラーフィルタ23やオンチップレンズ24をスジや歪み等が無い状態で形成することができる。 Thus, when forming the color filter 23 and the on-chip lens 24, the resist can be extended with a uniform thickness, to form a color filter 23 and the on-chip lens 24 in a state streaks or distortion or the like is not it can. したがって、光学特性が良好な固体撮像素子30を製造することができる。 Therefore, optical property can be to produce a good solid-state imaging device 30.
また、第2の電極層21と遮光膜22とを同一の導電膜(Al膜)を用いて同時に形成したので、第2の電極層21を形成する工程と遮光膜22を形成する工程とを、1回の工程で行うことができ、製造工程を簡略化することができる。 Further, since the formed simultaneously with the second electrode layer 21 and the light-shielding film 22 by using the same conductive film (Al film), and forming a step and the light shielding film 22 for forming the second electrode layer 21 , can be carried out in one step, it is possible to simplify the manufacturing process.

なお、図7〜図8に示す工程では、シリコン基板1、埋め込み酸化膜2を除去して、SOI基板4の単結晶シリコン層3を露出させる場合を示したが、シリコン基板1のみを除去して、埋め込み酸化膜(絶縁膜)2を残すことも可能である。 In the step shown in FIGS. 7-8, the silicon substrate 1, by removing the buried oxide film 2, a case of exposing the monocrystalline silicon layer 3 of the SOI substrate 4, to remove only the silicon substrate 1 Te, it is also possible to leave the buried oxide film (insulating film) 2.

上述した実施の形態では、第2の電極層21と遮光膜22の同一の導電膜(Al膜)により形成された膜厚が同一である場合を説明したが、得ようとする特性に応じて、第2の電極層21又は遮光膜22の同一の導電膜(Al膜)により形成された膜厚をそれぞれ異なるようにすることも可能である。 In the above embodiment, a case has been described film thickness formed by the same conductive film (Al film) of the second electrode layer 21 and the light-shielding film 22 are the same, depending on the properties sought to be obtained it is also possible to the same conductive film of the second electrode layer 21 or the light-shielding film 22 (Al film) thickness formed by a different manner, respectively.

例えば、遮光性をさらに高くするために、遮光膜22の膜厚をさらに厚くしたい場合は、パッド領域33及びオプティカルブラック領域32において、予め、第2の電極層21と遮光膜22とを厚い膜厚で形成した後に、パッド領域33においてのみ、第2の電極層21を削るようにすればよい。 For example, in order to further enhance the light blocking effect, if you want to further increase the thickness of the light-shielding film 22, in the pad region 33 and the optical black region 32, previously, the thick film and the second electrode layer 21 and the light-shielding film 22 after a thickness only in the pad area 33, it is sufficient to cut the second electrode layer 21.
また、これ以外にも、パッド領域33及びオプティカルブラック領域32において、第2の電極層21と遮光膜22とを形成した後に、オプティカルブラック領域32においてのみ、遮光膜22上にさらに遮光膜を形成することもできる。 Moreover, also formed in addition to this, in the pad region 33 and the optical black region 32, after forming the second electrode layer 21 and the light shielding film 22, in the optical black region 32 only, a further light shielding film on the light-shielding film 22 it is also possible to. すなわち、遮光膜22を2層で形成することもできる。 That is, it is also possible to form the light shielding film 22 two layers.

また、例えば、コンタクト抵抗やパット電極の抵抗値を下げるためや、パッド電極との接続性を高める点から、第2の電極層21の膜厚を厚くしたい場合は、上述したように、第2の電極層21及び遮光膜22を厚い膜厚で形成した後に、遮光膜22のみを削るようにすればよい。 Further, for example, to reduce the resistance value of the contact resistance and the pad electrode, from the viewpoint of enhancing the connection of the pad electrode, if you want to increase the thickness of the second electrode layer 21, as described above, the second of the electrode layer 21 and the light-shielding film 22 after forming a thick film thickness, it is sufficient to cut only the light-shielding film 22.

上述した実施の形態では、導電層20に用いられる材料としてCuを、第2の電極層21及び遮光膜22に用いられる材料としてAlを用いた場合を示したが、導電層20や第2の電極層21及び遮光膜22に用いられる材料はこれに限定されるものではない。 In the embodiment described above, the Cu as the material used for the conductive layer 20, the case where Al is used as a material used for the second electrode layer 21 and the light-shielding film 22, conductive layer 20 and the second material used for the electrode layer 21 and the light-shielding film 22 is not limited thereto.
ただし、少なくとも、第2の電極層21と遮光膜22の一部同士が、同一の導電膜により形成されることはいうまでもない。 However, at least, between a portion of the second electrode layer 21 and the light-shielding film 22 is of course to be formed by the same conductive film.

また、上述した実施の形態では、遮光膜22は、オプティカルブラック領域32の光電変換素子7の全てを覆って形成する場合を説明したが、オプティカルブラック領域32とパッド領域33との間に形成された周辺回路(図示せず)までを覆って形成することもできる。 Further, in the embodiment described above, the light-shielding film 22 has been described the case of forming covering all of the photoelectric conversion element 7 of the optical black region 32, is formed between the optical black region 32 and the pad region 33 and (not shown) peripheral circuits to also be the overlying formation.
これは、例えば、周辺回路(図示せず)を構成しているトランジスタ等に光が入り込んで、特性が変化することを防ぐためである。 This, for example, enters the light into the transistor or the like constituting the peripheral circuit (not shown), is to prevent the characteristics change.

上述した実施の形態においては、本発明を、シリコン基板1上に埋め込み酸化膜(絶縁膜)2を介して単結晶シリコン層3が積層された、複数の層からなるSOI基板4から固体撮像素子を製造する場合を説明したが、単層の半導体層から、上述したような固体撮像素子を製造する場合にも、本発明を適用することが可能である。 In the above-described embodiment, the present invention, a buried oxide film on the silicon substrate 1 (insulating film) 2 over the single crystal silicon layer 3 are laminated, the solid-state imaging device from the SOI substrate 4 composed of a plurality of layers Having described the case of producing a semiconductor layer of a single layer, even when manufacturing the solid-state imaging device as described above, it is possible to apply the present invention.

また、上述した実施の形態では、本発明を、裏面照射型のCMOS型の固体撮像素子に適用した場合を示したが、例えば表面照射型のCMOS型の固体撮像素子においても本発明を適用することができる。 Further, in the embodiment described above, the present invention, the case of applying to a CMOS solid-state imaging device of the back-illuminated type, the present invention is applicable to a CMOS solid-state imaging device, for example a surface-illuminated be able to.

このような場合は、図示しないが、パッド領域において、半導体層の一方の側(表面側)から、半導体層の表面側に形成された絶縁層内に形成された第1の電極層に達するように形成された開口内に導電層を埋め込んだ後、第2の電極層と遮光膜とを、同一の導電膜(Al膜)により同時に形成するようにすればよい。 In such a case, although not shown, in the pad region, from one side of the semiconductor layer (surface side), to reach the first electrode layer formed on the semiconductor layer insulating layer formed on the surface side of the after embedding a conductive layer formed in the opening in the light-shielding film and the second electrode layer, it is sufficient to form simultaneously by the same conductive film (Al film).

このように構成することにより、上述した裏面照射型の固体撮像素子の場合のように、パッド領域とオプティカルブラック領域及び撮像領域との間の段差を無くすことができ、カラーフィルタやオンチップレンズをスジや歪み等が無い状態で形成することができる。 With this configuration, as in the case of the back-illuminated solid-state imaging element described above, it is possible to eliminate the difference in level between the pad area and the optical black region and the imaging region, a color filter or the on-chip lens it can be streaks or distortion or the like is formed in the absence. また、第2の電極層と遮光膜とを同一の導電膜(Al膜)を用いて同時に形成したので、第2の電極層及び遮光膜を形成する工程とを1回の工程で行うことができ、製造工程を簡略化することができる。 Further, since the simultaneously formed a light shielding film and the second electrode layer using the same conductive film (Al film), is possible to perform a step of forming a second electrode layer and the light-shielding film in a single step can, it is possible to simplify the manufacturing process.

なお、本発明は、表面照射型のCMOS型の固体撮像素子の場合、半導体層の表面側に形成された絶縁層の膜厚が厚く形成されており、開口が深く形成される場合等に用いて好適である。 The present invention, in the case of CMOS type solid-state imaging device of front-illuminated, the film thickness of the surface side to form an insulating layer of the semiconductor layer is formed thickly, used when such an opening is formed deeply Te is preferred.

また、本発明は、カラーフィルタ又はオンチップレンズの少なくとも一部を形成する構成であれば、同様に適用することが可能である。 The present invention also have a configuration forming at least a portion of the color filter or the on-chip lens, it can be applied as well.

尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the embodiments described above, various arrangements without departing from the spirit and scope of the present invention can take.

本発明の固体撮像素子の一実施の形態を示す概略平面図である。 It is a schematic plan view showing an embodiment of the solid-state imaging device of the present invention. 図1の要部の概略断面図(拡大図)である。 It is a schematic sectional view of a main portion of FIG. 1 (enlarged view). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その1)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 1). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その2)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 2). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その3)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 3). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その4)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 4). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その5)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 5). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その6)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 6). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その7)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 7). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その8)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 8). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その9)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 9). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その10)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 10). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その11)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 11). 図1及び図2の固体撮像素子の製造方法を示す製造工程図(その12)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device of FIG. 1 and FIG. 2 is a diagram (part 12). 従来の固体撮像素子の概略平面図である。 It is a schematic plan view of a conventional solid-state imaging device. 図15の要部の概略断面図(拡大図)である。 It is a schematic sectional view of a main part of FIG. 15 (enlarged view). 図15及び図16の固体撮像素子の製造方法を示す製造工程図(その1)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device shown in FIGS. 15 and 16; FIG. 図15及び図16の固体撮像素子の製造方法を示す製造工程図(その2)である。 Manufacturing process diagrams showing a manufacturing method of the solid-state imaging device shown in FIGS. 15 and 16; FIG. 図15及び図16の固体撮像素子の製造方法を示す製造工程図(その3)である。 Manufacturing process diagrams showing a manufacturing method of a solid-state imaging device 15 and 16 is a third. 図15及び図16の固体撮像素子の製造方法を示す製造工程図(その4)である。 Manufacturing process diagrams showing a manufacturing method of a solid-state imaging device 15 and 16 is a fourth.

符号の説明 DESCRIPTION OF SYMBOLS

30・・・CMOS型の固体撮像素子、1・・・シリコン基板、2・・・埋め込み酸化膜、3・・・単結晶シリコン層、4・・・SOI基板、5・・・素子分離領域、6・・・単位画素領域、7・・・光電変換素子、8・・・読み出し回路、9・・・フローティングディフュージョン部、10・・・読み出しゲート部、11・・・第2の素子分離領域、13・・・ゲート電極、14・・・絶縁層、15(151,152,153,154)・・・配線層、16・・・第1の電極層、17・・・支持基板、18・・・開口、19・・・絶縁膜、20・・・導電層、21・・・第2の電極層、22・・・遮光膜、23・・・カラーフィルタ、24・・・オンチップレンズ、25・・・バリア膜、26・・・導電膜、27・・・レジストマスク、3 30 ... CMOS type solid-state imaging device, 1 ... silicon substrate, 2 ... buried oxide film, 3 ... monocrystalline silicon layer, 4 ... SOI substrate, 5 ... isolation region, 6 ... unit pixel region, 7 ... photoelectric conversion element, 8 ... read circuit 9 ... floating diffusion unit, 10 ... read gate, 11 ... second element isolation region, 13 ... gate electrode, 14 ... insulating layer, 15 (151, 152, 153, 154) ... wiring layer, 16 ... first electrode layer, 17 ... supporting substrate, 18 ... - opening, 19 ... insulating film, 20 ... conductive layer, 21 ... second electrode layer, 22 ... light shielding film, 23 ... color filter, 24 ... on-chip lens, 25 ... barrier film 26 ... conductive film, 27 ... resist mask 3 ・・・撮像領域、32・・・オプティカルブラック領域、33・・・パッド領域 ... imaging area, 32 ... optical black area, 33 ... pad area

Claims (10)

  1. 撮像領域とオプティカルブラック領域とパッド領域とを有し、 And an imaging region and the optical black region and the pad region,
    前記撮像領域及び前記オプティカルブラック領域において、半導体層内に光電変換素子が形成され、 In the imaging area and the optical black region, the photoelectric conversion element is formed in the semiconductor layer,
    前記撮像領域においては、前記半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズが形成され、 In the imaging region, with respect to the semiconductor layer, a color filter or the on-chip lens is formed on a principal plane,
    前記オプティカルブラック領域においては、前記半導体層に対して、前記一方の主面側に遮光膜が形成され、 In the optical black region, with respect to the semiconductor layer, the light-shielding film is formed on the main surface of the one,
    前記パッド領域においては、内部に第1の電極層が形成され、前記一方の主面側の外部に第2の電極層が形成され、前記第1の電極層及び前記第2の電極層が、前記第1の電極層の前記一方の主面側に埋め込まれた導電層により接続され、 In the pad area, the first electrode layer is formed inside, the second electrode layer is formed on the outside of the one main surface side, the first electrode layer and the second electrode layer, It is connected by a conductive layer in which the embedded on one main surface of the first electrode layer,
    前記第2の電極層と前記オプティカルブラック領域の前記遮光膜とが、少なくとも、同一の導電膜を含んで形成されている ことを特徴とする固体撮像素子。 Wherein the second electrode layer and the light-shielding film of the optical black region, at least, a solid-state imaging device characterized by being formed to include a same conductive film.
  2. 前記半導体層の他方の主面側に、内部に配線層が形成された絶縁層が設けられ、前記絶縁層の内部に、前記第1の電極層が形成されていることを特徴とする請求項1に記載の固体撮像素子。 On the other main surface side of said semiconductor layer, an insulating layer inside the wiring layer is formed is provided, according to claim wherein in the insulating layer, wherein the first electrode layer is formed the solid-state imaging device according to 1.
  3. 前記導電層がCuにより形成され、前記第2の電極層及び前記遮光膜とがAlにより形成されていることを特徴とする請求項2に記載の固体撮像素子。 The conductive layer is formed by Cu, the solid-state imaging device according to claim 2, said second electrode layer and the light-shielding film is characterized in that it is formed by Al.
  4. 前記半導体層の一方の主面側に、内部に配線層が形成された絶縁層が設けられ、前記絶縁層の内部に、前記第1の電極層が形成されていることを特徴とする請求項1に記載の固体撮像素子。 On one main surface of said semiconductor layer, an insulating layer inside the wiring layer is formed is provided, according to claim wherein in the insulating layer, wherein the first electrode layer is formed the solid-state imaging device according to 1.
  5. 前記導電層がCuにより形成され、前記第2の電極層及び前記遮光膜とがAlにより形成されていることを特徴とする請求項4に記載の固体撮像素子。 The conductive layer is formed by Cu, the solid-state imaging device according to claim 4, said second electrode layer and the light-shielding film is characterized in that it is formed by Al.
  6. 撮像領域とオプティカルブラック領域とパッド領域とを有し、前記撮像領域及び前記オプティカルブラック領域において、半導体層内に光電変換素子が形成された固体撮像素子を製造する方法であって、 And an imaging region and the optical black region and a pad region, wherein the imaging region and the optical black region, a method for producing a solid-state imaging device where the photoelectric conversion element is formed in the semiconductor layer,
    前記光電変換素子を形成する工程と、 A step of forming the photoelectric conversion element,
    配線層と前記配線層を覆う絶縁層とを形成すると共に、前記パッド領域において、第1の電極層を形成し、前記絶縁層で覆う工程と、 And forming an insulating layer covering the wiring layer and the wiring layer, in the pad area, a step of forming a first electrode layer, covered with the insulating layer,
    前記パッド領域において、前記半導体層に対して、一方の主面側より前記第1の電極層に達する開口を形成する工程と、 In the pad area, with respect to the semiconductor layer, forming an opening from one main surface side reaching the first electrode layer,
    前記開口内に導電層を埋め込む工程と、 Burying a conductive layer in the opening,
    前記半導体層に対して、前記一方の主面側に導電膜を形成する工程と、 With respect to the semiconductor layer, forming a conductive film on the main surface of the one,
    前記導電膜をパターニングすることにより、前記パッド領域及び前記オプティカルブラック領域に、それぞれ第2の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、 By patterning the conductive layer, the pad region and the optical black region, a step of simultaneously forming at least a portion of the second wiring layer and the light blocking film, respectively,
    前記撮像領域において、前記半導体層に対して、前記一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有する ことを特徴とする固体撮像素子の製造方法。 In the imaging region, said the semiconductor layer manufacturing method of a solid-state imaging device characterized by a step of forming a color filter or the on-chip lens on the principal surface side of the one.
  7. 前記絶縁層を前記半導体層の他方の主面側に形成することを特徴とする請求項6に記載の固体撮像素子の製造方法。 Method for manufacturing a solid-state imaging device according to claim 6, wherein the forming the insulating layer on the other main surface of the semiconductor layer.
  8. 前記導電層をCuにより形成し、前記第2の電極層及び前記遮光膜とをAlにより形成することを特徴とする請求項7に記載の固体撮像素子の製造方法。 The conductive layer is formed by Cu, a method for manufacturing a solid-state imaging device according to claim 7, and said second electrode layer and the light shielding film and forming the Al.
  9. 前記絶縁層を前記半導体層の一方の主面側に形成することを特徴とする請求項6に記載の固体撮像素子の製造方法。 Method for manufacturing a solid-state imaging device according to claim 6, wherein the forming the insulating layer on one main surface of said semiconductor layer.
  10. 前記導電層をCuにより形成し、前記第2の電極層及び前記遮光膜とをAlにより形成することを特徴とする請求項9に記載の固体撮像素子の製造方法。 The conductive layer is formed by Cu, a method for manufacturing a solid-state imaging device according to claim 9, and said second electrode layer and the light shielding film and forming the Al.
JP2004168915A 2004-06-07 2004-06-07 Solid-state imaging device and manufacturing method thereof Pending JP2005347707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004168915A JP2005347707A (en) 2004-06-07 2004-06-07 Solid-state imaging device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004168915A JP2005347707A (en) 2004-06-07 2004-06-07 Solid-state imaging device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005347707A true JP2005347707A (en) 2005-12-15

Family

ID=35499756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168915A Pending JP2005347707A (en) 2004-06-07 2004-06-07 Solid-state imaging device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2005347707A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2081229A2 (en) 2008-01-21 2009-07-22 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device
WO2009130839A1 (en) * 2008-04-25 2009-10-29 パナソニック株式会社 Optical device and electronic apparatus including the same
EP2120264A2 (en) 2008-05-12 2009-11-18 Sony Corporation Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
JP2010109295A (en) * 2008-10-31 2010-05-13 Sony Corp Solid state imaging apparatus, manufacturing method thereof, and electronic apparatus
US7939362B2 (en) 2008-12-26 2011-05-10 Samsung Electronics Cop., Ltd. Image sensor and method of fabricating the same
JP2012038981A (en) * 2010-08-09 2012-02-23 Sony Corp Solid state image sensor and method of manufacturing the same, and electronic apparatus
JP2012084609A (en) * 2010-10-07 2012-04-26 Sony Corp Solid state image pickup device, manufacturing method for the device, and electronic apparatus
KR101141817B1 (en) 2009-07-29 2012-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 CMOS image sensor big via bonding pad application for AlCu process
US8445985B2 (en) 2010-03-31 2013-05-21 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic equipment
US8487351B2 (en) 2008-11-28 2013-07-16 Samsung Electronics Co., Ltd. Image sensor and image sensing system including the same
EP2657972A1 (en) 2009-02-10 2013-10-30 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20130134162A (en) * 2012-05-30 2013-12-10 삼성전자주식회사 Through silicon via structure, methods of forming the same, image sensor including the through silicon via structure and methods of manufacturing the image sensor
WO2016094353A1 (en) * 2014-12-08 2016-06-16 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas
WO2016117124A1 (en) * 2015-01-23 2016-07-28 オリンパス株式会社 Image-capturing device and endoscope
US9741756B2 (en) 2013-03-13 2017-08-22 Samsung Electronics Co., Ltd. Image sensor including planar boundary between optical black and active pixel sensor areas
JP2017168869A (en) * 2017-06-19 2017-09-21 ソニー株式会社 Solid imaging device and electronic apparatus
JP2018011068A (en) * 2009-03-19 2018-01-18 ソニー株式会社 Solid-state image sensor and electronic apparatus
US10141361B2 (en) 2009-03-19 2018-11-27 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2081229A3 (en) * 2008-01-21 2010-08-11 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device
US8300127B2 (en) 2008-01-21 2012-10-30 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, and camera
EP2081229A2 (en) 2008-01-21 2009-07-22 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device
US8363136B2 (en) 2008-01-21 2013-01-29 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, and camera
US20100148294A1 (en) * 2008-04-25 2010-06-17 Panasonic Corporation Optical device and electronic devices using the same
WO2009130839A1 (en) * 2008-04-25 2009-10-29 パナソニック株式会社 Optical device and electronic apparatus including the same
JP2009277732A (en) * 2008-05-12 2009-11-26 Sony Corp Method of manufacturing solid-state imaging device
EP2120264A3 (en) * 2008-05-12 2012-02-22 Sony Corporation Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
EP2120264A2 (en) 2008-05-12 2009-11-18 Sony Corporation Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
US8076172B2 (en) 2008-05-12 2011-12-13 Sony Corporation Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
TWI409969B (en) * 2008-05-12 2013-09-21 Sony Corp Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
CN101728407A (en) * 2008-10-31 2010-06-09 索尼株式会社 Solid-state imaging device, method for manufacturing the same, and electronic apparatus
JP2010109295A (en) * 2008-10-31 2010-05-13 Sony Corp Solid state imaging apparatus, manufacturing method thereof, and electronic apparatus
US8487351B2 (en) 2008-11-28 2013-07-16 Samsung Electronics Co., Ltd. Image sensor and image sensing system including the same
US8222708B2 (en) 2008-12-26 2012-07-17 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
US7939362B2 (en) 2008-12-26 2011-05-10 Samsung Electronics Cop., Ltd. Image sensor and method of fabricating the same
US8928784B2 (en) 2009-02-10 2015-01-06 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20160121482A (en) 2009-02-10 2016-10-19 소니 주식회사 Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US10141365B2 (en) 2009-02-10 2018-11-27 Sony Corporation Solid-state imaging device having improved light-collection, method of manufacturing the same, and electronic apparatus
EP2657972A1 (en) 2009-02-10 2013-10-30 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US10141361B2 (en) 2009-03-19 2018-11-27 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2018011068A (en) * 2009-03-19 2018-01-18 ソニー株式会社 Solid-state image sensor and electronic apparatus
KR101141817B1 (en) 2009-07-29 2012-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 CMOS image sensor big via bonding pad application for AlCu process
US8445985B2 (en) 2010-03-31 2013-05-21 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic equipment
US8749679B2 (en) 2010-08-09 2014-06-10 Sony Corporation Solid-state imaging device having an improved charge leakage, manufacturing method thereof, and electronic apparatus
US9337230B2 (en) 2010-08-09 2016-05-10 Sony Corporation Solid-state imaging device with suppression of color mixture, manufacturing method thereof, and electronic apparatus
JP2012038981A (en) * 2010-08-09 2012-02-23 Sony Corp Solid state image sensor and method of manufacturing the same, and electronic apparatus
US9263490B2 (en) 2010-10-07 2016-02-16 Sony Corporation Methods of forming integrated circuits
JP2012084609A (en) * 2010-10-07 2012-04-26 Sony Corp Solid state image pickup device, manufacturing method for the device, and electronic apparatus
CN102446934A (en) * 2010-10-07 2012-05-09 索尼公司 Solid-state imaging device and manufacturing method thereof, and electronic apparatus
CN102446934B (en) * 2010-10-07 2016-08-03 索尼公司 The solid-state image pickup device and a method of manufacturing an electronic device and
JP2013251539A (en) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd Silicon through via structure and methods of forming the same
KR20130134162A (en) * 2012-05-30 2013-12-10 삼성전자주식회사 Through silicon via structure, methods of forming the same, image sensor including the through silicon via structure and methods of manufacturing the image sensor
KR101934864B1 (en) * 2012-05-30 2019-03-18 삼성전자주식회사 Through silicon via structure, methods of forming the same, image sensor including the through silicon via structure and methods of manufacturing the image sensor
US9741756B2 (en) 2013-03-13 2017-08-22 Samsung Electronics Co., Ltd. Image sensor including planar boundary between optical black and active pixel sensor areas
WO2016094353A1 (en) * 2014-12-08 2016-06-16 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas
US10207469B2 (en) 2014-12-08 2019-02-19 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas
JPWO2016117124A1 (en) * 2015-01-23 2017-11-02 オリンパス株式会社 Imaging apparatus and the endoscope
WO2016117124A1 (en) * 2015-01-23 2016-07-28 オリンパス株式会社 Image-capturing device and endoscope
JP2017168869A (en) * 2017-06-19 2017-09-21 ソニー株式会社 Solid imaging device and electronic apparatus

Similar Documents

Publication Publication Date Title
KR101067559B1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JP3571909B2 (en) A solid-state imaging device and manufacturing method thereof
JP3722367B2 (en) Method of manufacturing a solid-state imaging device
JP5521312B2 (en) The solid-state imaging device and a manufacturing method thereof and an electronic apparatus,
JP4117672B2 (en) A solid-state imaging device and a solid-state imaging device, and a method for their preparation
JP5105695B2 (en) Solid-state image sensor and a manufacturing method thereof
US8471317B2 (en) X-Y address type solid state image pickup device and method of producing the same
US8300127B2 (en) Solid-state imaging device, method of fabricating solid-state imaging device, and camera
KR101411800B1 (en) Solid-state imaging device and imaging system
JP4603851B2 (en) Method of manufacturing a Cmos image sensor
CN101978498B (en) Backside illuminated image sensor having deep light reflective trenches
CN101800233B (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR101679864B1 (en) Solid-state imaging device, manufacturing method therefor, and electronic device
JP4659783B2 (en) Method of manufacturing a back illuminated imaging device
KR101102119B1 (en) Solid state imaging device and method of manufacturing the same
JP2917920B2 (en) A solid-state imaging device and manufacturing method thereof
US7880168B2 (en) Method and apparatus providing light traps for optical crosstalk reduction
KR101341048B1 (en) Backside illuminated image sensor with backside trenches
JP5794068B2 (en) A solid-state imaging device and a manufacturing method, and electronic equipment,
JP4383959B2 (en) The photoelectric conversion device and manufacturing method thereof
JP5100991B2 (en) Image sensor and a method for manufacturing the same
JP5424182B2 (en) Photosensor and pixel array using backlighting and method of forming an optical sensor,
US7545423B2 (en) Image sensor having a passivation layer exposing at least a main pixel array region and methods of fabricating the same
US9006018B2 (en) Method of manufacturing a solid-state imaging device
JP4436326B2 (en) Cmos image sensor