JP5326471B2 - クロック信号供給回路の設計方法、情報処理装置およびプログラム - Google Patents
クロック信号供給回路の設計方法、情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP5326471B2 JP5326471B2 JP2008254634A JP2008254634A JP5326471B2 JP 5326471 B2 JP5326471 B2 JP 5326471B2 JP 2008254634 A JP2008254634 A JP 2008254634A JP 2008254634 A JP2008254634 A JP 2008254634A JP 5326471 B2 JP5326471 B2 JP 5326471B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- groups
- circuit element
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
演算手段が前記複数の回路素子をグループ分けする段階と、
演算手段がグループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくともいずれかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復する段階とを有するクロック信号供給回路の設計方法であって、
前記各グループに属する回路素子に対し一のクロックバッファを用いてクロック信号を供給し、
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループのクロックバッファから各回路素子までの総配線長、当該グループのクロックバッファのゲート容量および当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれか一のものとされる。
・グループのエリアの領域を規程するもののうちの一のものとしてのユークリッドノルムを以下に示す。
・グループのエリアの領域を規程するもののうちの他の一のものとしての最大値ノルムを以下に示す。
・グループのエリアの領域を規程するもののうちの更に他の一のものとしてのp次平均ノルムを以下に示す。
以下の全ての条件1)、2)、3)が満たされる:
1)最適化1(交換)S200の前後で全体のコストが一定であり減少しない。
最適化1(交換)S200,最適化2(移動)S300,最適化3(結合)S400の反復の回数nが所定回数に至った。
Yg = ( Yfmax + Yfmin ) / 2
ここでXfmax,Xfminは、それぞれグループ内のフリップフロップの最大x座標、最小x座標をそれぞれ示す。同様にYfmax,Yfminは、それぞれグループ内のフリップフロップの最大y座標、最小y座標をそれぞれ示す。
ここでグループのコストは上記の如く、グループの中心からフリップフリップまでのマンハッタン距離の総和である。マンハッタン距離はクロックラインの配線長に対応するため、グループのコストは当該グループに属するフリップフロップに係るクロックラインの総配線長に対応する。
上記最適化1(交換)S200,最適化2(移動)S300におけるコストの変化量は以下の数式で得られる。
= { Σ( | Xf - Xia | + | Yf - Yia | ) + Σ( | Xf - Xja | + | Yf - Yja | ) } -
{ Σ( | Xf - Xib | + | Yf - Yib | ) + Σ( | Xf - Xjb | + | Yf - Yjb | ) }
ここで
C:コスト
f: フリップフリップの識別番号
Cgにおけるg:グループの識別番号
Xf:フリップフリップのx座標
Yf:フリップフリップのy座標
Xg:グループの中心のx座標
Yg:グループの中心のy座標
またi, jは交換・移動の対象となるグループの組み合わせにおける各グループの識別番号を示し、aは交換・移動後、bは交換・移動前であることを示す。
マンハッタン距離:Cg = Σ( | Xf - Xg | + | Yf - Yg | )
によるものに限られず、例えば以下に示すユークリッド距離、総配線長、容量および遅延等のうちのいずれか一のものによるものとすることができる。
2.総配線長:Cg = クロックバッファから各フリップフロップまでの総配線長
3.容量(負荷):Cg = クロックバッファのゲート容量+ 配線容量+ 各フリップフロップのクロック入力ピン容量
4.遅延:Cg = クロックバッファから各フリップフロップのクロック入力ピンまでの遅延の合計
以下に図1とともに、実施例のクロック信号供給回路の設計方法をプログラムで実現する際の処理の概要を述べる。
(付記1)
演算手段がクロック信号の供給される複数の回路素子の回路データを記憶装置から読み込む段階と、
演算手段が前記複数の回路素子をグループ分けする段階と、
演算手段がグループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくともいずれかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復する段階とを有するクロック信号供給回路の設計方法であって、
前記各グループに属する回路素子に対し一のクロックバッファを用いてクロック信号を供給することを特徴とするクロック信号供給回路の設計方法。
(付記2)
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループに属する各回路素子にクロック信号を供給するクロックバッファから各回路素子までの総配線長、当該グループにおける前記クロックバッファのゲート容量、当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれかとされる
付記1に記載のクロック信号供給回路の設計方法。
(付記3)
前記グループ分けする段階は、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得ることを特徴とする付記1に記載のクロック信号供給回路の設計方法。
(付記4)
前記最適化段階では更に、2つのグループの回路素子が互いに相手のグループのエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする付記3に記載のクロック信号供給回路の設計方法。
(付記5)
前記交換段階は、対象となる2つのグループのエリア同士が重なり合いかつ交換の結果前記全グループについての合計が減少する場合当該交換後のグループを維持し、当該交換後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新し、
前記移動段階は、対象となる2つのグループのエリア同士が重なり合いかつ移動後の結果前記全グループについての合計が最も減少する場合当該移動後のグループを維持し、当該移動後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新することを特徴とする付記3または4に記載のクロック信号供給回路の設計方法。
(付記6)
コンピュータに、クロック信号の供給が行われる複数の回路素子をグループに分けて得られた当該グループに対し、グループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくともいずれかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復させるプログラム。
(付記7)
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループに属する各回路素子にクロック信号を供給するクロックバッファから各回路素子までの総配線長、当該グループにおける前記クロックバッファのゲート容量、当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれかとされる
請求項6に記載のプログラム。
(付記8)
更にコンピュータに、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得る段階を実行させることを特徴とする請求項6に記載のプログラム。
(付記9)
前記最適化段階では更に、2つのグループの回路素子が互いに相手側のエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする付記8に記載のプログラム。
(付記10)
前記交換段階では、対象となる2つのグループのエリア同士が重なり合いかつ交換の結果前記全グループについての合計が減少する場合当該交換後のグループを維持し、当該交換後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新し、
前記移動段階では、対象となる2つのグループのエリア同士が重なり合いかつ移動後の結果前記全グループについての合計が最も減少する場合当該移動後のグループを維持し、当該移動後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新することを特徴とする付記8または9に記載のプログラム。
(付記11)
クロック信号の供給が行われる複数の回路素子をグループに分けて得られた当該複数のグループに対し、グループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくとも何れかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復する演算手段を有し、
前記最適化段階の反復の結果得られる各グループに属する回路素子に対し一のクロックバッファを用いてクロック信号が供給されることを特徴とする情報処理装置。
(付記12)
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループに属する各回路素子にクロック信号を供給するクロックバッファから各回路素子までの総配線長、当該グループにおける前記クロックバッファのゲート容量、当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれかとされる
請求項11に記載の情報処理装置。
(付記13)
更に前記演算手段は、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得ることを特徴とする請求項11に記載の情報処理装置。
(付記14)
前記最適化段階では更に、2つのグループの回路素子が互いに相手側のエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする付記13に記載の情報処理装置。
(付記15)
前記交換段階では、対象となる2つのグループのエリア同士が重なり合いかつ交換の結果前記全グループについての合計が減少する場合当該交換後のグループを維持し、当該交換後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新し、
前記移動段階では、対象となる2つのグループのエリア同士が重なり合いかつ移動後の結果前記全グループについての合計が最も減少する場合当該移動後のグループを維持し、当該移動後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新することを特徴とする付記13または14に記載の情報処理装置。
502 操作部
503 表示部
504 メモリ(記憶装置)
505 HDD(記憶装置)
506 CD−ROMドライブ
507 CD―ROM(記憶装置)
508 モデム
509 通信網
FF フリップフロップ
G1,G2,G3,... グループ
A1,A2,A3,... エリア
C1,C2,C3,.. グループの中心
B1,B2,B3,... クロックバッファ
L0,L1,L2,L3,... クロックライン
Claims (11)
- 演算手段がクロック信号の供給される複数の回路素子の回路データを記憶装置から読み込む段階と、
演算手段が前記複数の回路素子をグループ分けする段階と、
演算手段がグループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくともいずれかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復する段階とを有するクロック信号供給回路の設計方法であって、
前記各グループに属する回路素子に対し一のクロックバッファを用いてクロック信号を供給し、
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループのクロックバッファから各回路素子までの総配線長、当該グループのクロックバッファのゲート容量および当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれか一のものとされる
ことを特徴とするクロック信号供給回路の設計方法。 - 前記グループ分けする段階は、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得ることを特徴とする請求項1に記載のクロック信号供給回路の設計方法。
- 前記最適化段階では更に、2つのグループの回路素子が互いに相手のグループのエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする請求項2に記載のクロック信号供給回路の設計方法。
- 前記交換段階は、対象となる2つのグループのエリア同士が重なり合いかつ交換の結果前記全グループについての合計が減少する場合当該交換後のグループを維持し、当該交換後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新し、
前記移動段階は、対象となる2つのグループのエリア同士が重なり合いかつ移動後の結果前記全グループについての合計が最も減少する場合当該移動後のグループを維持し、当該移動後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新することを特徴とする請求項2または3記載のクロック信号供給回路の設計方法。 - コンピュータに、クロック信号の供給が行われる複数の回路素子をグループに分けて得られた当該グループに対し、グループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくともいずれかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復させ、
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループのクロックバッファから各回路素子までの総配線長、当該グループのクロックバッファのゲート容量および当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれか一のものとされる
プログラム。 - 更にコンピュータに、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得る段階を実行させることを特徴とする請求項5に記載のプログラム。
- 前記最適化段階では更に、2つのグループの回路素子が互いに相手側のエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする請求項6に記載のプログラム。
- 前記交換段階は、対象となる2つのグループのエリア同士が重なり合いかつ交換の結果前記全グループについての合計が減少する場合当該交換後のグループを維持し、当該交換後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新し、
前記移動段階は、対象となる2つのグループのエリア同士が重なり合いかつ移動後の結果前記全グループについての合計が最も減少する場合当該移動後のグループを維持し、当該移動後の各グループに属する回路素子の位置に基づいて各グループのエリアを更新することを特徴とする請求項6または7に記載のプログラム。 - クロック信号の供給が行われる複数の回路素子をグループに分けて得られた当該複数のグループに対し、グループ間で回路素子の交換を行う交換段階およびグループ間で回路素子の移動を行う移動段階のうちの少なくとも何れかを実行し、当該実行の前後で各グループにつき当該グループの評価指標値を算出し当該算出されたグループごとの評価指標値を全グループについて合計し当該全グループについての合計が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化段階を反復する演算手段を有し、
前記最適化段階の反復の結果得られる各グループに属する回路素子に対し一のクロックバッファを用いてクロック信号が供給され、
前記評価指標値は、当該グループに属する各回路素子の位置と当該グループの中心位置との間のマンハッタン距離の合計、当該グループに属する各回路素子の位置と当該グループの中心位置との間のユークリッド距離の合計、当該グループのクロックバッファから各回路素子までの総配線長、当該グループのクロックバッファのゲート容量および当該クロックバッファから各回路素子までの配線の容量および各回路素子のクロック信号入力端子の容量の合計並びに当該グループのクロックバッファから各回路素子のクロック信号入力端子までの遅延の合計のうちのいずれか一のものとされる
ことを特徴とする情報処理装置。 - 更に前記演算手段は、前記複数の回路素子のうちから一の回路素子を選択し、未だグループが存在しない場合には当該一の回路素子が属するグループを設け、当該一の回路素子の位置に基づき当該一の回路素子を含むエリアを決定し、既にグループが存在する場合であって、前記一の回路素子が当該グループの前記エリア内に位置し、当該グループに属する回路素子の数が許容ファンアウト以内であれば、前記一の回路素子を当該グループに追加し、当該グループに属する回路素子の位置に基づいて前記エリアを更新する段階を、前記複数の回路素子のうち未だ選択されていない回路素子が無くなるまで反復することにより前記複数のグループを得ることを特徴とする請求項9に記載の情報処理装置。
- 前記演算手段は前記最適化段階にて更に、2つのグループの回路素子が互いに相手のグループのエリアに含まれかつ当該2つのグループに属する回路素子の個数が前記許容ファンアウト以内の場合に、当該2つのグループ同士を結合して一のグループとする結合段階を実行することを特徴とする請求項10に記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254634A JP5326471B2 (ja) | 2008-09-30 | 2008-09-30 | クロック信号供給回路の設計方法、情報処理装置およびプログラム |
US12/585,959 US20100083206A1 (en) | 2008-09-30 | 2009-09-29 | Clock signal providing circuit designing method, information processing apparatus and computer-readable information recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254634A JP5326471B2 (ja) | 2008-09-30 | 2008-09-30 | クロック信号供給回路の設計方法、情報処理装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010086284A JP2010086284A (ja) | 2010-04-15 |
JP5326471B2 true JP5326471B2 (ja) | 2013-10-30 |
Family
ID=42059052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008254634A Expired - Fee Related JP5326471B2 (ja) | 2008-09-30 | 2008-09-30 | クロック信号供給回路の設計方法、情報処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100083206A1 (ja) |
JP (1) | JP5326471B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843872B1 (en) * | 2013-03-15 | 2014-09-23 | Synopsys, Inc. | Automatic clock tree synthesis exceptions generation |
JP6136430B2 (ja) * | 2013-03-25 | 2017-05-31 | 富士通株式会社 | 設計支援装置、設計支援方法、および設計支援プログラム |
US10769345B1 (en) * | 2018-12-20 | 2020-09-08 | Cadence Design Systems, Inc. | Clock tree optimization by moving instances toward core route |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2952085B2 (ja) * | 1991-08-19 | 1999-09-20 | 株式会社東芝 | クロック信号分配配線用のクラスタ生成方法 |
JP2540762B2 (ja) * | 1993-11-10 | 1996-10-09 | 日本電気株式会社 | クロック信号供給方法 |
JPH11119854A (ja) * | 1997-10-20 | 1999-04-30 | Fujitsu Ltd | クロックパス生成方法および装置 |
JP3337412B2 (ja) * | 1998-01-26 | 2002-10-21 | 富士通株式会社 | 回路内信号線の最適化方法および装置並びに回路内信号線の最適化プログラムを格納した記憶媒体 |
US6651224B1 (en) * | 1998-01-26 | 2003-11-18 | Fujitsu Limited | Method of optimizing signal lines within circuit, optimizing apparatus, recording medium having stored therein optimizing program, and method of designing circuit and recording medium having stored therein program for designing circuit |
JP3125759B2 (ja) * | 1998-08-11 | 2001-01-22 | 日本電気株式会社 | 自動設計システム、方法及び記録媒体 |
JP2001022816A (ja) * | 1999-07-12 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置のレイアウト方法 |
JP2007027841A (ja) * | 2005-07-12 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路の設計装置と方法並びにプログラム |
JP4314233B2 (ja) * | 2005-11-07 | 2009-08-12 | 富士通株式会社 | 設計支援装置、設計支援方法、設計支援プログラム、および記録媒体 |
-
2008
- 2008-09-30 JP JP2008254634A patent/JP5326471B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-29 US US12/585,959 patent/US20100083206A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100083206A1 (en) | 2010-04-01 |
JP2010086284A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101013309B1 (ko) | 회로 설계에서의 회로 소자의 귀납적 클러스터링 | |
US8984470B2 (en) | Method and apparatus for performing redundant via insertion during circuit design | |
US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
US8239797B1 (en) | Congestion aware block placement | |
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
US10467370B1 (en) | Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design | |
US9213793B1 (en) | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks | |
US10055529B1 (en) | Methods, systems, and computer program product for implementing a floorplan with virtual hierarchies and figure groups for an electronic design | |
JP2006301961A (ja) | 半導体集積回路の自動フロアプラン手法 | |
EP3953852A1 (en) | Methods and systems to perform automated routing | |
JP5326471B2 (ja) | クロック信号供給回路の設計方法、情報処理装置およびプログラム | |
JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
US7430699B2 (en) | Trading propensity-based clustering of circuit elements in a circuit design | |
US7596773B2 (en) | Automating optimal placement of macro-blocks in the design of an integrated circuit | |
US11176303B2 (en) | Constrained cell placement | |
US8555232B2 (en) | Wire routing using virtual landing pads | |
US9177090B1 (en) | In-hierarchy circuit analysis and modification for circuit instances | |
JP4053767B2 (ja) | 電源配線設計方法、電源配線設計装置、記録媒体、及びプログラム | |
US8549457B1 (en) | Method and system for implementing core placement | |
JP3433025B2 (ja) | モジュール配置方法 | |
US8484589B2 (en) | Logical repartitioning in design compiler | |
Kumar et al. | Methodology for Timing Closure in VLSI Physical Design containing high clock to Q Memory Delay | |
Terada et al. | A bitwidth-aware high-level synthesis algorithm using operation chainings for tiled-DR architectures | |
CN117852483A (zh) | 一种基于混合优化的芯片元件全局布局方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |