JP5325436B2 - データ処理装置用トレース・ストリームの生成技術 - Google Patents
データ処理装置用トレース・ストリームの生成技術 Download PDFInfo
- Publication number
- JP5325436B2 JP5325436B2 JP2008071114A JP2008071114A JP5325436B2 JP 5325436 B2 JP5325436 B2 JP 5325436B2 JP 2008071114 A JP2008071114 A JP 2008071114A JP 2008071114 A JP2008071114 A JP 2008071114A JP 5325436 B2 JP5325436 B2 JP 5325436B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- timing
- logic
- stream
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
以下の表6はこの例を図示する。各々の関心ある事象は最後の標識からのサイクル数を参照するサイクル計数を含む。サイクル計数ISは関心ある事象でリセットされる(これは図5上のオプション経路である)。
下記の表9はこの例を図示する。間隔計数は関心ある事象でグループ化されている。最後の標識から経過したサイクルを表示する、追加計数が関心ある事象において出力される。サイクル計数は各々の関心ある事象においてリセットされる。
下記の表10はこの例を図示する。間隔計数は関心ある事象においてグループ化される。このグループ化は関心ある事象の2つ目毎でのみ行われ、これは関心ある事象を1つ置きにのみ効果的にクラス分けすると見なせる。最後の標識から経過したサイクルを表示する、追加計数が関心ある事象において出力される。サイクル計数は各々の関心ある事象においてリセットされる。
下記の表11はこの例を図示する。間隔計数は関心ある事象でグループ化され、最後の標識からのサイクル数を表示するサイクル計数が出力される。サイクル計数は各関心ある事象でリセットされる。事象間の命令は命令毎1サイクルを含む。
15 バス
20 トレース・ロジック
30 トレース・バッファ
40 トレース分析器
100 同期ロジック
105 接続
110 制御ロジック
120 トレース生成器
130 FIFO
140 制御レジスタ
200 分析ツール
210 トレース拡張ロジック
220 レジスタ
Claims (17)
- データ要素を産出するように動作可能なロジックと;
前記データ要素の少なくともいくつかを表すトレース要素のストリームを産出するように動作可能なトレース・ロジックであって、前記ストリームに含まれるトレース要素を生成するように動作可能なトレース生成ロジックを含み、該トレース生成ロジックが更に前記ストリームに含まれるトレース・タイミング標識を生成するように動作可能であり、各々のトレース・タイミング標識が1つまたは複数の予め定められたタイミング項目を含み、各タイミング項目が1つの処理タイミング間隔の経過を表わし、前記処理タイミング間隔は複数のクロック・サイクルである、前記トレース・ロジックと、
を含み、
各タイミング項目によって示されるクロック・サイクルの数は現在の処理タイミング間隔に依存し、前記トレース・タイミング標識によって表現されるクロックサイクル精度の解像度は前記処理タイミング間隔を変更することにより可変になるように、前記処理タイミング間隔は構成可能であり
データ処理装置が更に現在の処理タイミング間隔を保持するための記憶装置を含み、トレース生成ロジックが、何時各トレース・タイミング標識を生成するか決定するために前記記憶装置を参照するように動作可能である、
データ処理装置。 - 請求項1記載のデータ処理装置において、トレース生成ロジックが1つまたは複数の予め定められた事象の発生に応答して、前記処理タイミング間隔を変更するように動作可能である、前記データ処理装置。
- 請求項2記載のデータ処理装置において、ロジックにより産出されたデータ要素がそのロジックにより実行されるプログラム・コードの表示であり、トレース生成ロジックが異なるコード部分に関して生成されたトレース要素で使用される異なる処理タイミング間隔を識別するようにプログラムされた1つまたは複数の制御レジスタを有し、またトレース生成ロジックがどのコード部分に対してトレース要素が生成されているかに応じて、前記処理タイミング間隔を変更するように動作可能である、前記データ処理装置。
- 請求項2記載のデータ処理装置において、トレース生成ロジックに1つまたは複数の関心ある事象を識別する制御情報を具備し、前記処理タイミング間隔を前記関心ある事象の発生頻度の分析に基づいて変更するように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、処理タイミング間隔が変更された際に、トレース生成ロジックがストリーム内にその変更を表示するタイミング変更標識を含めるように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、各トレース・タイミング標識は1つのタイミング項目から成り1つの処理タイミング間隔の経過を表し、前記トレース生成ロジックが前記トレース・タイミング標識を前記トレース・ストリーム内に、各処理タイミング間隔後に出力するように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、トレース生成ロジックに1つまたは複数の関心ある事象を識別する制御情報が具備されており、その処理タイミング間隔の間に関心ある事象が発生しなかった際に、トレース・タイミング標識の出力を抑制するように動作可能な、前記データ処理装置。
- 請求項7記載のデータ処理装置において、前記トレース生成ロジックが、1つの関心ある事象が発生した際に、前回にトレース・タイミング標識が出力されてから経過した処理タイミング間隔の数を表示するトレース・タイミング標識を出力するように動作可能な、前記データ処理装置。
- 請求項7記載のデータ処理装置において、トレース生成ロジックがトレース・タイミング標識の出力を、関心ある事象がある回数発生するまで抑制し、前回にトレース・タイミング標識が出力されてから経過した処理タイミング間隔の数を表すトレース・タイミング標識を出力するように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、トレース生成ロジックに1つまたは複数の関心ある事象を識別する制御情報が具備され、更に前記関心ある事象の1つが発生すると、前回のトレース・タイミング標識から経過したクロック・サイクルの数を表示する追加のトレース・タイミング標識を出力するように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、前記トレース生成ロジックが、該トレース生成ロジックで利用可能な帯域幅を前記トレース・ストリームが超えることを防止するために、前記処理タイミング間隔を変更するように動作可能な、前記データ処理装置。
- 請求項1記載のデータ処理装置において、前記トレース生成ロジックが、処理タイミング間隔内のある数のクロック・サイクルの経過が前記処理タイミング間隔中に前記ストリーム内に出力された前記トレース要素から導出できる時に、前記処理タイミング間隔を前記クロック・サイクルの数だけ拡張し、後にトレース・タイミング標識がストリームに含まれた際に、前回のトレース・タイミング標識が出力されてから経過したクロック・サイクルの総数がトレース・タイミング標識で示された処理タイミング間隔の数と、前記トレース要素から導出された前記クロック・サイクルの数とを組み合わせて導出される、前記データ処理装置。
- 請求項12記載のデータ処理装置において、トレース生成ロジックが1つまたは複数の型式のトレース要素の各々に対して、そのトレース要素の型式により推定されるクロック・サイクルの数を識別するようにプログラムされた1つまたは複数の制御レジスタを有し、前記トレース生成ロジックが、前記処理タイミング間隔を拡張するための前記クロック・サイクル数を決定する際に前記1つまたは複数の制御レジスタを参照するように動作可能な、前記データ処理装置。
- データ処理装置のロジックによって産出された少なくともいくつかのデータ要素を表すデータ要素のストリームを生成するためのトレース・ロジックであって:
前記ストリームに含むためのトレース要素を生成するように動作可能なトレース要素生成ロジックと;
前記ストリームに含むためのトレース・タイミング標識を生成するように動作可能であり、各々のトレース・タイミング標識が1つまたは複数の予め定められたタイミング項目を含み、各タイミング項目は複数のクロック・サイクルである1つの処理タイミング間隔の経過を表示する、タイミング表示ロジックを含み、
各タイミング項目によって示されるクロック・サイクルの数は現在の処理タイミング間隔に依存し、前記トレース・タイミング標識によって表現されるクロックサイクル精度の解像度は前記処理タイミング間隔を変更することにより可変になるように、前記処理タイミング間隔は構成可能であり、
トレース・ロジックが、何時各トレース・タイミング標識を生成するか決定するために現在の処理タイミング間隔を保持するデータ処理装置の記憶装置を参照するように動作可能である、前記トレース・ロジック。 - データ処理システムの運転方法であって:
データ要素を産出し;
前記データ要素の表示を受け取り、前記データ要素の少なくともいくつかを表すトレース要素のストリームを産出するためにトレース・ロジックを用い;
前記ストリーム内に含めるために、トレース・タイミング標識を生成するステップであって、トレース・タイミング標識は1つまたは複数の予め定められたタイミング項目を含み、各タイミング項目は予め定められた複数のクロック・サイクルである1つの処理タイミング間隔の経過を表わすステップとを含み、
各タイミング項目によって示されるクロック・サイクルの数は現在の処理タイミング間隔に依存し、前記トレース・タイミング標識によって表現されるクロックサイクル精度の解像度は前記処理タイミング間隔を変更することにより可変になるように、前記処理タイミング間隔は構成可能であり、
トレース・ロジックが、何時各トレース・タイミング標識を生成するか決定するために現在の処理タイミング間隔を保持するデータ処理システムの記憶装置を参照するように動作可能である、
前記方法。 - 請求項1記載のデータ処理装置において、各タイミング項目が1つのタイミングアトムからなる、前記データ処理装置。
- 請求項1記載のデータ処理装置において、各タイミング項目が単一ビットである、前記データ処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0705430A GB2447683B (en) | 2007-03-21 | 2007-03-21 | Techniques for generating a trace stream for a data processing apparatus |
GB0705430.7 | 2007-03-21 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012253502A Division JP2013058249A (ja) | 2007-03-21 | 2012-11-19 | データ処理装置用トレース・ストリームの生成技術 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234652A JP2008234652A (ja) | 2008-10-02 |
JP5325436B2 true JP5325436B2 (ja) | 2013-10-23 |
Family
ID=38024575
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071114A Active JP5325436B2 (ja) | 2007-03-21 | 2008-03-19 | データ処理装置用トレース・ストリームの生成技術 |
JP2012253502A Abandoned JP2013058249A (ja) | 2007-03-21 | 2012-11-19 | データ処理装置用トレース・ストリームの生成技術 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012253502A Abandoned JP2013058249A (ja) | 2007-03-21 | 2012-11-19 | データ処理装置用トレース・ストリームの生成技術 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7937626B2 (ja) |
JP (2) | JP5325436B2 (ja) |
GB (1) | GB2447683B (ja) |
TW (2) | TWI416316B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8407528B2 (en) * | 2009-06-30 | 2013-03-26 | Texas Instruments Incorporated | Circuits, systems, apparatus and processes for monitoring activity in multi-processing systems |
US8042007B1 (en) * | 2009-08-27 | 2011-10-18 | Xilinx, Inc. | Trace module for integrated circuit devices |
US8762779B2 (en) * | 2010-01-22 | 2014-06-24 | Via Technologies, Inc. | Multi-core processor with external instruction execution rate heartbeat |
US9965342B2 (en) * | 2010-03-16 | 2018-05-08 | Arm Limited | Synchronization in data processing layers |
WO2012098434A1 (en) | 2011-01-21 | 2012-07-26 | Freescale Semiconductor, Inc. | Method, system, and computer program product |
US10642709B2 (en) * | 2011-04-19 | 2020-05-05 | Microsoft Technology Licensing, Llc | Processor cache tracing |
US8799719B2 (en) | 2011-05-19 | 2014-08-05 | International Business Machines Corporation | On demand tracing of application code execution |
WO2013101214A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Optional logging of debug activities in a real time instruction tracing log |
US8612650B1 (en) | 2012-03-13 | 2013-12-17 | Western Digital Technologies, Inc. | Virtual extension of buffer to reduce buffer overflow during tracing |
US8924796B2 (en) * | 2012-03-22 | 2014-12-30 | Intel Mobile Communications GmbH | System and method for processing trace information |
US8904412B2 (en) * | 2012-09-26 | 2014-12-02 | International Business Machines Corporation | Dynamic performance data collection in large computer servers |
US9519564B1 (en) * | 2012-09-28 | 2016-12-13 | EMC IP Holding Company LLC | Trace saving intervals |
US8954546B2 (en) * | 2013-01-25 | 2015-02-10 | Concurix Corporation | Tracing with a workload distributor |
US11042469B2 (en) * | 2017-08-28 | 2021-06-22 | Microsoft Technology Licensing, Llc | Logging trace data for program code execution at an instruction level |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04239343A (ja) * | 1991-01-14 | 1992-08-27 | Nec Corp | 情報処理装置のトレース方式 |
JPH0764826A (ja) * | 1993-08-25 | 1995-03-10 | Fuji Facom Corp | トレースデータ収集管理装置 |
US6314530B1 (en) * | 1997-04-08 | 2001-11-06 | Advanced Micro Devices, Inc. | Processor having a trace access instruction to access on-chip trace memory |
US6154857A (en) * | 1997-04-08 | 2000-11-28 | Advanced Micro Devices, Inc. | Microprocessor-based device incorporating a cache for capturing software performance profiling data |
JP2000259449A (ja) * | 1999-03-09 | 2000-09-22 | Hitachi Information Systems Ltd | プログラム実行トレース取得制御システムおよびその方法ならびに該方法を実現するプログラムを記録した記録媒体 |
JP4239343B2 (ja) | 1999-03-26 | 2009-03-18 | ソニー株式会社 | 酸化物の結晶成長方法、電界効果トランジスタの製造方法および強誘電体不揮発性メモリの製造方法 |
US6415409B1 (en) * | 1999-11-03 | 2002-07-02 | Unisys Corporation | System for testing IC chips selectively with stored or internally generated bit streams |
JP2001175500A (ja) * | 1999-12-17 | 2001-06-29 | Nec Ic Microcomput Syst Ltd | インサーキットエミュレータのトレース方法、トレース手順を記録した記録媒体およびトレース回路 |
US6804814B1 (en) * | 1999-12-29 | 2004-10-12 | Veritas Operating Corporation | Method for simulating back program execution from a traceback sequence |
JP3515727B2 (ja) * | 2000-01-28 | 2004-04-05 | Necエレクトロニクス株式会社 | 論理回路の故障箇所推定システムおよびその方法並びにプログラムを記録した機械読み取り可能な記録媒体 |
US6928403B2 (en) * | 2000-03-02 | 2005-08-09 | Texas Instruments Incorporated | Automatic detection of connectivity between an emulator and a target device |
US6745351B1 (en) * | 2000-05-26 | 2004-06-01 | I-Tech Corporation | Indexing system for protocol analyzers |
CN1611035A (zh) * | 2001-04-13 | 2005-04-27 | 飞思卡尔半导体公司 | 数据流处理器中的数据流管理 |
US6834365B2 (en) * | 2001-07-17 | 2004-12-21 | International Business Machines Corporation | Integrated real-time data tracing with low pin count output |
US6928639B2 (en) * | 2001-09-11 | 2005-08-09 | International Business Machines Corporation | Time-interval based monitor function for dynamic insertion into and removal from a running application |
JP2003263340A (ja) * | 2002-03-11 | 2003-09-19 | Ricoh Co Ltd | デバッグ装置 |
US8099273B2 (en) * | 2003-06-05 | 2012-01-17 | Mentor Graphics Corporation | Compression of emulation trace data |
US7275148B2 (en) * | 2003-09-08 | 2007-09-25 | Freescale Semiconductor, Inc. | Data processing system using multiple addressing modes for SIMD operations and method thereof |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
US20050268195A1 (en) * | 2004-04-29 | 2005-12-01 | Lund Morten W | Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems |
TWI285825B (en) * | 2004-06-18 | 2007-08-21 | Ambric Inc | Hardware register on a chip, method of implementing a protocol register, machine-accessible medium embodying a data interface protocol or a software object, data pipeline element, data pipeline device, join element, fork element, data interface device... |
-
2007
- 2007-03-21 GB GB0705430A patent/GB2447683B/en active Active
-
2008
- 2008-02-26 US US12/071,748 patent/US7937626B2/en active Active
- 2008-03-03 TW TW097107370A patent/TWI416316B/zh active
- 2008-03-03 TW TW102120766A patent/TWI505084B/zh active
- 2008-03-19 JP JP2008071114A patent/JP5325436B2/ja active Active
-
2010
- 2010-10-06 US US12/923,734 patent/US8099635B2/en active Active
-
2012
- 2012-11-19 JP JP2012253502A patent/JP2013058249A/ja not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
GB2447683B (en) | 2011-05-04 |
JP2013058249A (ja) | 2013-03-28 |
JP2008234652A (ja) | 2008-10-02 |
GB2447683A (en) | 2008-09-24 |
US20110029823A1 (en) | 2011-02-03 |
TWI416316B (zh) | 2013-11-21 |
US8099635B2 (en) | 2012-01-17 |
TW201342037A (zh) | 2013-10-16 |
TW200844728A (en) | 2008-11-16 |
US7937626B2 (en) | 2011-05-03 |
TWI505084B (zh) | 2015-10-21 |
GB0705430D0 (en) | 2007-05-02 |
US20080235538A1 (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5325436B2 (ja) | データ処理装置用トレース・ストリームの生成技術 | |
JP4225851B2 (ja) | データ処理装置用トレース要素生成システム | |
EP2156301B1 (en) | Method and apparatus for data address tracing | |
US7870437B2 (en) | Trace data timestamping | |
US20130318506A1 (en) | Profiling Operating Context | |
US7673187B2 (en) | Data processing apparatus and method for reducing trace bandwidth | |
US7710969B2 (en) | Rapid I/O traffic system | |
US9400734B2 (en) | Apparatuses and methods for generating event codes including event source | |
US7552363B2 (en) | Generation of trace elements within a data processing apparatus | |
US11620176B2 (en) | Visualization system for debug or performance analysis of SOC systems | |
Bligh et al. | Linux kernel debugging on google-sized clusters | |
JP7116562B2 (ja) | 追跡データ表現 | |
US7650539B2 (en) | Observing debug counter values during system operation | |
US20060282719A1 (en) | Unique Addressable Memory Data Path | |
WO2018042935A1 (ja) | 電子制御装置、解析システム | |
US20060256877A1 (en) | Rapid I/O Compliant Message Mapper | |
EP3792770B1 (en) | Trace-data processing device | |
US20060256878A1 (en) | Out of Order Message Completion Management | |
US20060268714A1 (en) | Rapid I/O Compliant Congestion Control | |
JP2005165825A (ja) | トレース情報記録装置 | |
JP5937530B2 (ja) | ソフトエラー解析装置、エラー情報作成装置 | |
JP5312918B2 (ja) | タイムスタンプ取得回路及びタイムスタンプ取得方法 | |
US11144687B1 (en) | Method and system providing visualization of sub-circuit iterations based on handshake signals | |
KR20180122409A (ko) | 처리 활동 추적 | |
JP2013109621A (ja) | インサーキットエミュレータ、トレースメモリ制御装置、トレースメッセージ生成装置及びトレースメッセージ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5325436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |