JP5313590B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP5313590B2
JP5313590B2 JP2008222361A JP2008222361A JP5313590B2 JP 5313590 B2 JP5313590 B2 JP 5313590B2 JP 2008222361 A JP2008222361 A JP 2008222361A JP 2008222361 A JP2008222361 A JP 2008222361A JP 5313590 B2 JP5313590 B2 JP 5313590B2
Authority
JP
Japan
Prior art keywords
line
power supply
image display
drive
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008222361A
Other languages
Japanese (ja)
Other versions
JP2010055009A (en
Inventor
親知 高杉
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2008222361A priority Critical patent/JP5313590B2/en
Publication of JP2010055009A publication Critical patent/JP2010055009A/en
Application granted granted Critical
Publication of JP5313590B2 publication Critical patent/JP5313590B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device, which is excellent image quality. <P>SOLUTION: According to one embodiment, the image display device includes a substrate, a display part provided on the substrate, in which a plurality of pixel circuits are arranged in a matrix, a driving IC provided adjacent to the display part on the substrate, a plurality of driving signal lines provided to connect the driving IC and the display part to transmit a driving signal from the driving IC to a plurality of the pixel circuits, and a feeder provided between the adjacent driving signal lines out of a plurality of the driving signal lines to supply power supply voltage to a plurality of the pixel circuits from the driving IC side to the display part side. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、画像表示装置に関し、例えば有機EL(Electroluminescence)素子を用いた画像表示装置に関する。   The present invention relates to an image display device, for example, an image display device using an organic EL (Electroluminescence) element.

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機EL(Electroluminescence)素子を用いた画像表示装置が提案されている。   Conventionally, an image display device using an organic EL (Electroluminescence) element having a function of generating light by recombination of holes and electrons injected into a light emitting layer has been proposed.

この種の画像表示装置では、例えば、薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)や有機EL素子の一つである有機発光ダイオード(Organic Light Emitting Diode:以下「OLED」という)などが各画素を構成しており、各画素がマトリックス状に配置された表示部を備えている。そして、電源から各画素に給電線を介して電力を供給し、各画素に駆動ICから駆動信号線を介して伝達される画像信号によって適切な電流値が設定されることにより、各画素が発光して所望の画像が表示される。
マトリックス状に配列された各OLEDに所定の電圧を一端側から他端側に向って給電するような給電方式の場合には、給電線内においては電圧降下が生じるため、一端側に位置する画素よりも他端側に位置する画素におけるOLEDへの印加電圧が低下する。例えば、駆動ICが実装される領域を避けるように、給電線を配置した場合には、電圧降下の影響が大きい。
In this type of image display device, for example, a thin film transistor (hereinafter referred to as “TFT”) or an organic light emitting diode (hereinafter referred to as “OLED”), which is one of organic EL elements, is used for each pixel. And a display unit in which each pixel is arranged in a matrix. Each pixel emits light by supplying electric power from the power source to each pixel via a power supply line, and setting an appropriate current value to each pixel by an image signal transmitted from the drive IC via the drive signal line. Thus, a desired image is displayed.
In the case of a power supply method in which a predetermined voltage is supplied to each OLED arranged in a matrix from one end side to the other end side, a voltage drop occurs in the power supply line. In addition, the voltage applied to the OLED in the pixel located on the other end side is lowered. For example, when the feeder line is arranged so as to avoid the region where the driving IC is mounted, the influence of the voltage drop is large.

そこで、駆動ICと表示部との間にも給電線を設けることによって、給電線の形成領域を大きくして、電圧降下の影響を少なくする技術が提案されている(下記、特許文献1参照)。   In view of this, a technique has been proposed in which a feeder line is provided between the driving IC and the display unit to increase the region where the feeder line is formed, thereby reducing the influence of the voltage drop (see Patent Document 1 below). .

また、上述した特許文献1に記載の技術では、駆動ICと表示部との間に形成される信号線と給電線との間の寄生容量が大きくなり、画像信号にノイズが含まれやすくなる。しいては、画像表示装置に映し出される画像が乱れるという問題が生じてしまう。   In the technique described in Patent Document 1 described above, the parasitic capacitance between the signal line and the power supply line formed between the driving IC and the display unit is increased, and noise is easily included in the image signal. Accordingly, there arises a problem that an image displayed on the image display device is disturbed.

特開2005−157300号公報JP-A-2005-157300

本発明は、上記に鑑みてなされたものであって、画質の優れた画像表示装置を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide an image display device with excellent image quality.

本発明の一実施形態に係る画像表示装置は、基板と、前記基板上に設けられ、複数の画素回路をマトリックス状に配列した表示部と、前記基板上であって前記表示部と隣接して設けられる駆動ICと、前記駆動ICと前記表示部とを接続するように設けられ、前記駆動ICから前記複数の画素回路に駆動信号を伝達する複数の駆動信号線と、前記複数の駆動信号線のうち隣接する駆動信号線の間に設けられ、前記複数の画素回路に対して電源電圧を前記駆動IC側から前記表示部側に向って供給する給電線と、を備えたことを特徴とする。   An image display device according to an embodiment of the present invention includes a substrate, a display unit provided on the substrate, in which a plurality of pixel circuits are arranged in a matrix, and on the substrate and adjacent to the display unit. A drive IC provided; a plurality of drive signal lines provided to connect the drive IC to the display unit; and a drive signal transmitted from the drive IC to the plurality of pixel circuits; and the plurality of drive signal lines. And a power supply line that is provided between adjacent drive signal lines and supplies a power supply voltage from the drive IC side to the display unit side to the plurality of pixel circuits. .

また、本発明の一実施形態に係る画像表示装置は、前記給電線が、前記駆動IC側から前記表示部側に向って引き出されている前記駆動信号線の間に一本ずつ挿入される、ことを特徴とする。   Further, in the image display device according to an embodiment of the present invention, the power supply line is inserted one by one between the drive signal lines drawn from the drive IC side toward the display unit side. It is characterized by that.

また、本発明の一実施形態に係る画像表示装置は、前記複数の駆動信号線は、複数本纏めて複数の群として配列され、前記給電線は、前記群の間に一本ずつ挿入される、ことを特徴とする。   In the image display device according to an embodiment of the present invention, the plurality of drive signal lines are arranged as a plurality of groups, and the power supply lines are inserted one by one between the groups. It is characterized by that.

また、本発明の一実施形態に係る画像表示装置は、前記基板と前記駆動ICとの間に、複数の絶縁膜が介在されており、前記絶縁膜の一層中に前記給電線が形成され、前記給電線が形成された絶縁膜と異なる層中に形成されていることを特徴とする。   Further, in the image display device according to an embodiment of the present invention, a plurality of insulating films are interposed between the substrate and the driving IC, and the power supply line is formed in one layer of the insulating film, The power supply line is formed in a different layer from the insulating film on which the power supply line is formed.

また、本発明の一実施形態に係る画像表示装置は、前記給電線が、高電位側の給電線である第1電源線と低電位側の給電線である第2電源線とで構成されているとともに、前記第1電源線と、前記第2の絶縁膜に配される前記第2電源線とは、平面視して互いに重ならないように配置されている、ことを特徴とする。   In the image display device according to an embodiment of the present invention, the power supply line includes a first power supply line that is a high potential side power supply line and a second power supply line that is a low potential side power supply line. In addition, the first power supply line and the second power supply line arranged on the second insulating film are arranged so as not to overlap each other in plan view.

本発明によれば、画質の優れた画像表示装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the image display apparatus excellent in the image quality can be provided.

以下に添付図面を参照して、この発明にかかる画像表示装置の最良な実施の形態を詳細に説明する。   Exemplary embodiments of an image display apparatus according to the present invention will be explained below in detail with reference to the accompanying drawings.

[第1実施形態]
本発明の第1実施形態を図1ないし図5に基づいて説明する。本実施の形態は画像表示装置として有機EL(Electroluminescence)素子を用いた画像表示装置を適用した例である。
[First Embodiment]
A first embodiment of the present invention will be described with reference to FIGS. This embodiment is an example in which an image display device using an organic EL (Electroluminescence) element is applied as an image display device.

図1は、本発明の第1実施形態にかかる画像表示装置100の構成を概略的に示す平面図である。図1に示すように、画像表示装置100は、概略的には、基板10上に、画素回路21(図2参照)がマトリックス状に複数配列した表示部20と、表示部20を構成する各画素回路21に電源電圧を供給する給電線30と、各画素回路21に接続される走査線51、画像信号線52(いずれも図2参照)等の駆動信号線50と、駆動信号線50への信号の供給を制御する駆動IC40と、を具備した構成を有している。   FIG. 1 is a plan view schematically showing a configuration of an image display apparatus 100 according to the first embodiment of the present invention. As shown in FIG. 1, the image display apparatus 100 schematically includes a display unit 20 in which a plurality of pixel circuits 21 (see FIG. 2) are arranged in a matrix on a substrate 10, and each of the display units 20. To the power supply line 30 for supplying the power supply voltage to the pixel circuit 21, the drive signal line 50 connected to each pixel circuit 21, the image signal line 52 (see FIG. 2) and the like, and the drive signal line 50 And a driving IC 40 that controls the supply of the above signal.

表示部20は、薄膜トランジスタ(Thin Film Transistor:以下「TFT」という)又は有機EL素子の一つである有機発光ダイオード(Organic Light Emitting Diode:以下「OLED」という)などで構成される各画素が、マトリックス状に配置された画素回路を有している。これらの画素回路には、駆動信号線50が接続されており、駆動信号線50を介して伝達される走査信号および画像信号によって、各画素の輝度が制御され、所望の画像が表示される。   The display unit 20 includes a thin film transistor (hereinafter referred to as “TFT”) or an organic light emitting diode (hereinafter referred to as “OLED”) that is one of organic EL elements. It has pixel circuits arranged in a matrix. A drive signal line 50 is connected to these pixel circuits, and the brightness of each pixel is controlled by a scanning signal and an image signal transmitted via the drive signal line 50, and a desired image is displayed.

ここで、図2は画素回路21の構成例を示す回路図である。すなわち、画像表示装置100の表示部20は、図2に示すような画素回路21がマトリックス状に複数配列した構成を有している。   Here, FIG. 2 is a circuit diagram showing a configuration example of the pixel circuit 21. That is, the display unit 20 of the image display device 100 has a configuration in which a plurality of pixel circuits 21 as shown in FIG. 2 are arranged in a matrix.

図2に示す画素回路21は、有機発光ダイオードOLED、有機発光ダイオードOLEDを駆動するためのドライバ手段である駆動トランジスタT、閾値電圧検出用トランジスタTth、保持容量C、有機発光ダイオードOLED自体が有する素子容量Coledを備えている。つぎに、図2に示した画素回路21の構成、機能等について説明する。 The pixel circuit 21 shown in FIG. 2 includes an organic light emitting diode OLED, a driving transistor T d that is driver means for driving the organic light emitting diode OLED, a threshold voltage detecting transistor T th , a holding capacitor C s , and the organic light emitting diode OLED itself. Element capacitance C oled . Next, the configuration, function, etc. of the pixel circuit 21 shown in FIG. 2 will be described.

駆動トランジスタTは、ゲート電極とソース電極との間に与えられる電位差に応じて有機発光ダイオードOLEDに流れる電流量を制御するための制御素子である。 The drive transistor Td is a control element for controlling the amount of current flowing through the organic light emitting diode OLED according to the potential difference applied between the gate electrode and the source electrode.

閾値電圧検出用トランジスタTthは、オン状態となったときに、駆動トランジスタTのゲート電極とドレイン電極とを電気的に接続する。その結果、駆動トランジスタTのソース電極に対するゲート電極の電位が実質的に駆動トランジスタTの閾値電圧Vthとなるまで、駆動トランジスタTのゲート電極からドレイン電極に向かって電流が流れ、駆動トランジスタTの閾値電圧Vthが検出される。 When the threshold voltage detecting transistor Tth is turned on, the gate electrode and the drain electrode of the driving transistor Td are electrically connected. As a result, until the potential of the gate electrode to the source electrode of the driving transistor T d is the threshold voltage V th of substantially driving transistor T d, a current flows toward the drain electrode from the gate electrode of the driving transistor T d, the drive The threshold voltage Vth of the transistor Td is detected.

有機発光ダイオードOLEDは、Al、Cu、ITO(Indium Tin Oxide)等によって形成されたアノード電極層およびカソード電極層とを備えている。さらに、有機発光ダイオードOLEDは、アノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト又はベリリウム錯体等の有機系の材料によって形成された発光層を少なくとも備えた構造である。そして、有機発光ダイオードOLEDの両端に、有機発光ダイオードOLEDの閾値電圧以上の電位差(アノード電極層とカソード電極層との間の電位差)が印加されると、発光層に注入される正孔と電子とが再結合することによって、発光層から光を生じる機能を有する。   The organic light emitting diode OLED includes an anode electrode layer and a cathode electrode layer formed of Al, Cu, ITO (Indium Tin Oxide), or the like. Furthermore, the organic light emitting diode OLED has at least a light emitting layer formed of an organic material such as phthalocyanine, trisaluminum complex, benzoquinolinolato or beryllium complex between the anode electrode layer and the cathode electrode layer. It is. When a potential difference (potential difference between the anode electrode layer and the cathode electrode layer) equal to or higher than the threshold voltage of the organic light emitting diode OLED is applied to both ends of the organic light emitting diode OLED, holes and electrons injected into the light emitting layer are applied. Recombine with each other to generate light from the light emitting layer.

駆動トランジスタTおよび閾値電圧検出用トランジスタTthについてのチャネル(n型またはp型)については、特に明示していないが、n型またはp型のいずれを用いてもよい。本実施の形態においては、各薄膜トランジスタはn型である。また、各薄膜トランジスタは、非晶質シリコン(アモルファスシリコン)、微結晶シリコン、又は多結晶シリコン(ポリシリコン)のいずれを用いても良い。 The channel (n-type or p-type) for the drive transistor Td and the threshold voltage detecting transistor Tth is not particularly specified, but either n-type or p-type may be used. In the present embodiment, each thin film transistor is n-type. Each thin film transistor may be made of amorphous silicon (amorphous silicon), microcrystalline silicon, or polycrystalline silicon (polysilicon).

給電線30は、高電位側の給電線である第1電源線としてのVDD線31と低電位側の給電線である第2電源線としてのVSS線32とで構成されており、駆動トランジスタTに所定の電源電圧を供給する。 The power supply line 30 includes a V DD line 31 as a first power supply line that is a high-potential side power supply line and a VSS line 32 as a second power supply line that is a low-potential side power supply line. A predetermined power supply voltage is supplied to the transistor Td .

駆動信号線50の走査線51は、閾値電圧検出用トランジスタTthの駆動を制御するための信号を閾値電圧検出用トランジスタTthに供給する。 Scanning line 51 of the driving signal line 50 supplies a signal for controlling the driving of the threshold voltage detecting transistor T th in the threshold voltage detecting transistor T th.

駆動信号線50の画像信号線52は、画像信号を保持容量Cに供給する。 Image signal line 52 of the driving signal line 50 supplies the image signal to the storage capacitor C s.

なお、給電線30、走査線51は、各画素回路21に対して共通に接続されている。また、画像信号線52は、列方向に配列される各画素回路21に対して共通に接続されている。   Note that the power supply line 30 and the scanning line 51 are connected to the pixel circuits 21 in common. The image signal line 52 is commonly connected to the pixel circuits 21 arranged in the column direction.

駆動IC40は、スイッチング素子などを内部に含んでおり、走査線51への印加電圧の大きさや印加するタイミングを制御する。また、駆動IC40は、演算回路などを内部に含んでおり、画像データに対応する電位(以下「画像データ電位」という)を生成するとともに、生成した画像データ電位を画像信号線52に供給するタイミングを制御する。   The drive IC 40 includes a switching element and the like, and controls the magnitude of the voltage applied to the scanning line 51 and the timing of application. The drive IC 40 includes an arithmetic circuit and the like, and generates a potential corresponding to image data (hereinafter referred to as “image data potential”) and supplies the generated image data potential to the image signal line 52. To control.

図3は、動作時における画像表示装置の各構成要素の電位変動の態様を示すタイムチャートである。図3において、走査線(n−1)は、前段に位置する画素回路21に対応した走査線51および画像信号線52のタイムチャートを参考のために示したものである。   FIG. 3 is a time chart showing a manner of potential fluctuation of each component of the image display device during operation. In FIG. 3, a scanning line (n−1) shows a time chart of the scanning line 51 and the image signal line 52 corresponding to the pixel circuit 21 located in the previous stage for reference.

まず、過去の発光の際に駆動トランジスタTのゲート電極に印加された電位をリセットする第1リセット工程が行われる。具体的には、図3の期間tに示すように、VDD線31およびVSS線32の電位がVDDとされ、走査線51の電位がオン電位とされる。すなわち、閾値電圧検出用トランジスタTthは、オン状態となっている。 First, a first reset process for resetting the potential applied to the gate electrode of the drive transistor Td during past light emission is performed. Specifically, as shown in the period t 1 in FIG. 3, the potential of the V DD line 31 and V SS line 32 is set to the V DD, the potential of the scanning line 51 is set to ON potential. That is, the threshold voltage detection transistor T th is in an on state.

有機発光ダイオードOLEDを通じて電荷が供給され、保持容量Cの駆動トランジスタTのゲート電極と接続される第1電極の電位は、VDD線31から有機発光ダイオードOLEDのアノード電極層に供給される電位VDDとほぼ等しくなる。 Electric charges are supplied via the organic light emitting diode OLED, the potential of the first electrode connected to the gate electrode of the driving transistor T d of the storage capacitor C s is supplied from the V DD line 31 to the anode electrode layer of the organic light emitting diode OLED It becomes almost equal to the potential V DD .

一方で、図3に示すように画像信号線52の電位がVDLとなっていることから、保持容量Cの画像信号線と接続される第2電極の電位はVDLとなる。 On the other hand, as shown in FIG. 3, since the potential of the image signal line 52 is V DL , the potential of the second electrode connected to the image signal line of the storage capacitor C s is V DL .

つぎに、図3の期間tに示すように、準備工程で、VDD線31の電位が−Vであり、画像信号線52の電位がVDHであり、VSS線32の電位がVDDであり、走査線51の電位がオフ電位であると、駆動トランジスタTのゲート電極の電位は、VDD+VDH−VDLとなり、駆動トランジスタTの閾値電圧Vthよりも高くなる。また、閾値電圧検出用トランジスタTthは、オフ状態である。これにより、駆動トランジスタTがオン状態となり、電流iが流れる。 Next, as shown in the period t 2 in FIG. 3, in the preparation step, a potential -V E of V DD line 31, the potential of the image signal line 52 is V DH, the potential of the V SS line 32 If V DD and the potential of the scanning line 51 is OFF, the potential of the gate electrode of the drive transistor Td is V DD + V DH −V DL , which is higher than the threshold voltage V th of the drive transistor T d. . Further, the threshold voltage detection transistor T th is in an off state. As a result, the drive transistor Td is turned on, and the current i flows.

つぎに、図3の期間tに示すように、閾値電圧検出工程で、VDD線31の電位が0電位であり、画像信号線52の電位がVDHであり、VSS線32の電位が0電位であり、走査線51の電位がオン電位であると、閾値電圧検出用トランジスタTthがオン状態とされる。これにより、閾値電圧検出用トランジスタTthおよび駆動トランジスタTを介して電流iが流れる。駆動トランジスタTのゲート電極の電位がVthに達すると、駆動トランジスタTはオフ状態になり、Vthが検出される。次に閾値電圧検出用トランジスタTthをオフにする。 Next, as shown in a period t 3 in FIG. 3, in the threshold voltage detection step, the potential of the V DD line 31 is 0 potential, the potential of the image signal line 52 is V DH , and the potential of the V SS line 32. Is 0 potential, and the potential of the scanning line 51 is ON potential, the threshold voltage detection transistor Tth is turned ON. As a result, the current i flows through the threshold voltage detecting transistor Tth and the driving transistor Td . When the potential of the gate electrode of the driving transistor T d reaches V th, the drive transistor T d is turned off, V th is detected. Next, the threshold voltage detection transistor Tth is turned off.

つぎに、図3の期間tに示すように、データ書き込み工程で、VDD線31の電位が0電位であり、画像信号線52から輝度電位VDATAが供給され、VSS線32の電位が0電位であり、走査線51電位がオン電位であると、閾値電圧検出用トランジスタTthがオン状態とされる。これにより、駆動トランジスタTのゲート電極の電位は、
α(VDATA−VDH)+Vth
とされる。なお、αは、C/(C+COLED)である。
Next, as shown in a period t 4 in FIG. 3, in the data writing process, the potential of the V DD line 31 is 0, the luminance potential V DATA is supplied from the image signal line 52, and the potential of the V SS line 32. Is 0 potential and the scanning line 51 potential is on potential, the threshold voltage detection transistor Tth is turned on. Thereby, the potential of the gate electrode of the drive transistor Td is
α (V DATA −V DH ) + V th
It is said. Α is C s / (C s + C OLED ).

ここで、有機発光ダイオードOLEDのカソード電極の電位は、閾値電圧検出用トランジスタTthがオン状態とされているため、駆動トランジスタTのゲート電極の電位と同電位である。 Here, the potential of the cathode electrode of the organic light emitting diode OLED is the same as the potential of the gate electrode of the drive transistor Td because the threshold voltage detection transistor Tth is turned on.

つぎに、図3の期間tに示すように、第2リセット工程で、VDD線31の電位が−Vであり、画像信号線52の電位がVDHであり、VSS線32の電位が−Vであり、走査線51の電位がオフ電位であると、閾値電圧検出用トランジスタTthがオフ状態とされる。これにより、駆動トランジスタTのゲート電極の電位は、
(1−α)(VDH−VDATA)+Vth
とされる。この期間tによって、有機発光ダイオードOLEDのカソード電極層の電位は、−Vとなり、リセットされる。
Next, as shown in the period t 5 in FIG. 3, in the second reset step, the potential of the V DD line 31 is -V E, the potential of the image signal line 52 is V DH, the V SS line 32 potential is -V E, the potential of the scanning line 51 When it is oFF potential, the threshold voltage detecting transistor T th is turned off. Thereby, the potential of the gate electrode of the drive transistor Td is
(1-α) (V DH −V DATA ) + V th
It is said. This period t 5, the potential of the cathode electrode layer of the organic light emitting diode OLED, -V E, and the reset.

つぎに、図3の期間tに示すように、発光工程で、VDD線31の電位がVDDであり、画像信号線52の電位がVDHであり、VSS線32の電位が0電位であり、走査線51の電位がオフ電位であると、有機発光ダイオードOLEDに電流i(=(β/2)((1−α)(VDH−Vdata))2)が流れ、有機発光ダイオードOLEDが発光する。ここで、電流iは、閾値電圧Vthに依存しない。 Next, as shown in the period t 6 in FIG. 3, the light-emitting step, the potential of the V DD line 31 is V DD, the potential of the image signal line 52 is V DH, the potential of the V SS line 32 0 If the potential of the scanning line 51 is an off potential, a current i d (= (β / 2) ((1-α) (V DH −V data )) 2 ) flows through the organic light emitting diode OLED, The organic light emitting diode OLED emits light. Here, the current i d does not depend on the threshold voltage V th.

本実施の形態においては、図1に示すように、各駆動IC40の間に給電線30(VDD線31・VSS線32)を配設するとともに、各駆動IC40の下部に位置して各駆動IC40から表示部20まで所定の方向に間隔を空けて引き出されている駆動信号線50の間にも給電線30(VDD線31、VSS線32)を配設するようにしたものである。より詳細には、図4に示すように、BGA(Ball Grid Array)により作成された駆動IC40の半田による小さいボール状電極(バンプともいう)であるはんだボール41の間に、給電線30(VDD線31、VSS線32)を配設する。BGAは基板の上面にICが搭載され、基板の裏面にICと接続した点状のリードが設置されたものである。なお、このような駆動IC40を基板10に実装するには、BGAのリードに予めはんだボール41を形成しておき、はんだボール41を基板10のマウント(駆動信号線50)に合わせて載置した後、はんだボール41を溶融させてはんだ付けする。 In the present embodiment, as shown in FIG. 1, with disposing the feed line 30 (V DD line 31 · V SS line 32) between the drive IC40, each located at the bottom of each driving IC40 those from driving IC40 to display unit 20 also during of which the drive signal line 50 drawn at intervals in the predetermined direction so as to arrange the feed line 30 (V DD line 31, V SS line 32) is there. More specifically, as shown in FIG. 4, between the solder balls 41, which are small ball-like electrodes (also referred to as bumps) made of solder of the drive IC 40 created by a BGA (Ball Grid Array), a feeder line 30 (V DD line 31 and VSS line 32) are provided. In the BGA, an IC is mounted on the upper surface of a substrate, and a dotted lead connected to the IC is installed on the rear surface of the substrate. In order to mount such a drive IC 40 on the substrate 10, solder balls 41 are formed in advance on the BGA leads, and the solder balls 41 are placed in accordance with the mount (drive signal line 50) of the substrate 10. Thereafter, the solder balls 41 are melted and soldered.

なお、本実施の形態においては、駆動IC40をBGA(Ball Grid Array)により作成したが、これに限るものではなく、給電線30(VDD線31・VSS線32)を駆動IC40の下部に配設できるものであれば、どのような表面実装型(Surface mount type)であっても良い。 In this embodiment, the driving IC40 was created by BGA (Ball Grid Array), not limited to this, the power supply line 30 (V DD line 31 · V SS line 32) at the bottom of the drive IC40 Any surface mount type may be used as long as it can be disposed.

このように本実施形態によれば、マトリックス状に配列された各有機発光ダイオードOLEDに一端側から他端側に向けて所定の電圧を給電する場合に、各駆動IC40から表示部20まで引き出されている駆動信号線50の間に給電線30(VDD線31、VSS線32)を配設するようにしたことにより給電線30(VDD線31、VSS線32)を複数本に分けて電源電圧を供給することができる。すなわち、駆動信号線50と給電線30とが平面視して重ならないようにすることにより、駆動信号線50と給電線30との間の寄生容量を小さくすることができる。その結果、駆動信号線50を介して表示部20に伝達される信号に対するノイズの量を少なくすることができ、画像表示装置の画質を良好にすることができる。 As described above, according to the present embodiment, when a predetermined voltage is supplied from one end side to the other end side of each organic light emitting diode OLED arranged in a matrix, the driving IC 40 draws it to the display unit 20. The feed lines 30 (V DD lines 31 and VSS lines 32) are arranged between the drive signal lines 50, so that a plurality of feed lines 30 (V DD lines 31 and VSS lines 32) are provided. The power supply voltage can be supplied separately. That is, the parasitic capacitance between the drive signal line 50 and the feed line 30 can be reduced by preventing the drive signal line 50 and the feed line 30 from overlapping each other in plan view. As a result, the amount of noise with respect to the signal transmitted to the display unit 20 through the drive signal line 50 can be reduced, and the image quality of the image display apparatus can be improved.

また、本実施形態によれば、表示部20に接続される給電線30が形成される領域を、表示部20の一端側に広く形成することができ、表示部の一部に集中して給電する方式に比べて、給電線30(VDD線31、VSS線32)全体の電圧降下を小さくして輝度ムラの発生を抑えることができ、画質の優れた画像表示装置を提供することができる。 Further, according to the present embodiment, the region where the power supply line 30 connected to the display unit 20 is formed can be widely formed on one end side of the display unit 20, and power is concentrated on a part of the display unit. Compared with the method, the voltage drop of the entire power supply line 30 (V DD line 31, VSS line 32) can be reduced to suppress the occurrence of uneven brightness, and an image display device with excellent image quality can be provided. it can.

さらに、表示部20と給電線30との接続される箇所を多く設けることにより、表示部の一部に集中して給電する方式に比べて、発熱する箇所が集中するのを分散させることができる。その結果、有機発光ダイオードOLEDの一部が高温になるのを抑制することができる。かかる高温になる領域においては、輝度が大きくなりやすく、輝度ムラの原因にもなることがある。本実施形態によれば、このような問題も生じにくくすることができ、画質の優れた画像表示装置を提供することができる。   Furthermore, by providing many places where the display unit 20 and the power supply line 30 are connected, it is possible to disperse the concentration of the heat generating points as compared with a method in which power is concentrated on a part of the display unit. . As a result, it is possible to suppress a part of the organic light emitting diode OLED from becoming high temperature. In such a high temperature region, the luminance tends to increase, which may cause luminance unevenness. According to this embodiment, such a problem can be made difficult to occur, and an image display device with excellent image quality can be provided.

なお、表示部20の中央部に位置する画素回路21に対する給電線30(VDD線31、VSS線32)からの給電を減らし、電圧降下を均等化するようにしても良い。 Note that power supply from the power supply line 30 (V DD line 31 and VSS line 32) to the pixel circuit 21 located at the center of the display unit 20 may be reduced to equalize the voltage drop.

なお、本実施形態においては、図4に示したように給電線30(VDD線31、VSS線32)を駆動IC40のはんだボール41の間に一本ずつ挿入するようにしたが、これに限るものではない。例えば、はんだボール41の間に給電線30(VDD線31、VSS線32)は必ずしも一本ずつ挿入しなくても良く、図5に示すように、給電線30(VDD線31、VSS線32)の本数を減らして、駆動信号線50の配線を数本ずつ寄せれば、狭い配線間隔に対応することができる。 In the present embodiment, has been to insert one by one between the solder balls 41 of the drive IC40 feed line 30 (V DD line 31, V SS line 32) as shown in FIG. 4, which It is not limited to. For example, the feeder lines 30 (V DD line 31 and VSS line 32) do not necessarily have to be inserted one by one between the solder balls 41. As shown in FIG. 5, the feeder line 30 (V DD line 31, reduce the number of V SS line 32), if Yosere by several wires of the drive signal line 50 may correspond to the narrow wiring space.

[第2実施形態]
次に、本発明の第2実施形態を図6に基づいて説明する。なお、前述した第1実施形態と同じ部分は同じ符号で示し説明も省略する。
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIG. In addition, the same part as 1st Embodiment mentioned above is shown with the same code | symbol, and abbreviate | omits description.

第1実施形態においては、駆動IC40のはんだボール41の間に給電線30(VDD線31、VSS線32)を配設するようにしたが、駆動IC40のはんだボール41の間隔が狭い場合には、はんだボール41の間に給電線30(VDD線31、VSS線32)を配設することが難しい場合がある。 In the first embodiment, although so as to dispose the feed line 30 (V DD line 31, V SS line 32) between the solder balls 41 of the drive IC40, when the distance between the solder balls 41 of the drive IC40 is narrow In some cases, it may be difficult to dispose the power supply line 30 (V DD line 31, VSS line 32) between the solder balls 41.

そこで、第2実施形態においては、駆動IC40と基板10との間に絶縁膜を介在させてVDD線31とVSS線32とを交互に異なる平面に配置するようにしたものである。 Therefore, in the second embodiment, in which to arrange alternately in different planes and the V SS line 32 V DD line 31 by an insulating film interposed between the drive IC40 and the substrate 10.

図6は、本発明の第2実施形態にかかる画像表示装置100の駆動IC40周辺を示す断面図である。図6に示すように、本実施の形態の画像表示装置100は、基板10の上方に、VDD線31が配される絶縁膜61と、VSS線32が配される絶縁膜62とが設けられている。なお、駆動IC40は、絶縁膜62上に配設されている。 FIG. 6 is a cross-sectional view showing the periphery of the drive IC 40 of the image display apparatus 100 according to the second embodiment of the present invention. As shown in FIG. 6, the image display device 100 of this embodiment, above the substrate 10, an insulating film 61 V DD line 31 is disposed, and the insulating film 62 V SS line 32 are arranged Is provided. The driving IC 40 is disposed on the insulating film 62.

絶縁膜61に配されるVDD線31と、絶縁膜62に配されるVSS線32とは、図6に示すように、互いに重ならないように配置されている。VDD線31とVSS線32とは、上下に重なっても両者間には絶縁膜61,62が介在されているため短絡しないが、VDD線31とVSS線32との間で、浮遊容量が発生して好ましくないため、VDD線31とVSS線32との配置を平面視して重ならないようにしたものである。 To V DD line 31 which is arranged in the insulating film 61, and the V SS line 32 which is disposed in the insulating film 62, as shown in FIG. 6, it is arranged so as not to overlap each other. The V DD line 31 and the VSS line 32 are not short-circuited even if they overlap each other because the insulating films 61 and 62 are interposed therebetween, but between the V DD line 31 and the VSS line 32, Since the stray capacitance is generated, which is not preferable, the arrangement of the V DD line 31 and the VSS line 32 is not overlapped in plan view.

[第3実施形態]
次に、本発明の第3実施形態を図7乃至図9に基づいて説明する。なお、前述した第1実施形態と同じ部分は同じ符号で示し説明も省略する。
[Third Embodiment]
Next, a third embodiment of the present invention will be described with reference to FIGS. In addition, the same part as 1st Embodiment mentioned above is shown with the same code | symbol, and abbreviate | omits description.

なお、図7は、本実施形態の画像表示装置の平面図であって、図8は、図7の駆動IC40と表示部20との間に位置する基板のA−A断面図である。また、図9は、図7の駆動IC40の直下に位置する基板のB−B断面図である。   7 is a plan view of the image display apparatus according to the present embodiment, and FIG. 8 is a cross-sectional view taken along the line AA of the substrate located between the drive IC 40 and the display unit 20 of FIG. FIG. 9 is a cross-sectional view taken along the line BB of the substrate located directly below the drive IC 40 in FIG.

図8及び図9に示すように、基板10上に絶縁膜61と絶縁膜62とが積層されており、絶縁膜61中にVDD線31とVSS線32とが交互に配列され、絶縁膜62中に駆動信号線50が設けたものである。また、駆動IC40の直下には、絶縁膜62中には、駆動IC40と駆動信号線50のそれぞれとを接続するコンタクト導体51が複数個設けられている。そして、コンタクト導体51を介して駆動IC40と駆動信号線50とを電気的に接続している。 As shown in FIGS. 8 and 9, the insulating film 61 and the insulating film 62 are laminated on the substrate 10, and the V DD lines 31 and the VSS lines 32 are alternately arranged in the insulating film 61 to provide insulation. The drive signal line 50 is provided in the film 62. A plurality of contact conductors 51 are provided in the insulating film 62 immediately below the drive IC 40 to connect the drive IC 40 and the drive signal lines 50. The drive IC 40 and the drive signal line 50 are electrically connected through the contact conductor 51.

また、駆動IC40と表示部20との間において、駆動信号線50の直下にVDD線31、VSS線32が位置しないように、給電線30がパターニングされている。給電線30と駆動信号線50との配置を平面視して重ならないようにすることによって、両者の間で、浮遊容量を低減することができる。その結果、ノイズの少ない画像信号を表示部に供給することができ、画質の優れた画像表示装置を提供することができる。 Further, between the driving IC40 and the display unit 20, V DD line 31, V SS line 32 immediately below the drive signal line 50 is not to position, the feed line 30 is patterned. By preventing the arrangement of the feeder line 30 and the drive signal line 50 from overlapping each other in plan view, stray capacitance can be reduced between them. As a result, an image signal with less noise can be supplied to the display unit, and an image display device with excellent image quality can be provided.

[第4実施形態]
次に、本発明の第4実施形態を図10乃至図13に基づいて説明する。なお、前述した第1実施形態と同じ部分は同じ符号で示し説明も省略する。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described with reference to FIGS. In addition, the same part as 1st Embodiment mentioned above is shown with the same code | symbol, and abbreviate | omits description.

給電線30(VDD線31、VSS線32)を駆動IC40の長手方向に対して直交させて配するものに限るものではない。例えば、図10に示すように、駆動IC40の直下を通らずに、駆動IC40と表示部20との間において駆動IC40の長手方向に対して平行な方向から給電線30(VDD線31、VSS線32)をそれぞれ引き出してから、表示部20側へ給電線30(VDD線31、VSS線32)を引き出すようにしても良い。 Not limited to those disposed by orthogonal to the feed line 30 (V DD line 31, V SS line 32) the longitudinal direction of the drive IC 40. For example, as shown in FIG. 10, the power feed line 30 (V DD line 31, V DD line V, V DD line 31, V V) extends from the direction parallel to the longitudinal direction of the drive IC 40 between the drive IC 40 and the display unit 20 without passing under the drive IC 40. SS line 32) from the pull respectively, may be drawn out of the feed line 30 (V DD line 31, V SS line 32) to the display unit 20 side.

なお、図11は、図10の駆動IC40と表示部20との間に位置する基板のC−C断面図である。また、図12は、図10の駆動IC側から表示部側の基板のD−D断面図である。さらに、図13は、図10の駆動ICと駆動信号線との接続関係を示すE−E断面図である。   11 is a cross-sectional view taken along the line CC of the substrate located between the driving IC 40 and the display unit 20 in FIG. 12 is a DD cross-sectional view of the substrate from the drive IC side to the display unit side in FIG. Further, FIG. 13 is a cross-sectional view taken along line EE showing the connection relationship between the drive IC and the drive signal line of FIG.

図11及び図13に示すように、絶縁膜61中にVDD線31、VSS線32が設けられているとともに、絶縁膜62中にVSS線32と駆動信号線50とが交互に配列されている。ここで、VSS線32は、VDD線31と接触しないように引き回され、コンタクト導体34を介して絶縁膜61中のVSS線32と絶縁膜62中のVSS線32とが接続されている。 As shown in FIGS. 11 and 13, the V DD lines 31 and the VSS lines 32 are provided in the insulating film 61, and the VSS lines 32 and the drive signal lines 50 are alternately arranged in the insulating film 62. Has been. Here, V SS line 32 is routed so as not to contact with the V DD line 31, connected to the V SS line 32 in the insulating film 61 and the V SS line 32 in the insulating film 62 via the contact conductor 34 Has been.

コンタクト導体34は、上下位置の異なるVSS線32同士を接続するために、絶縁膜61中であって上下位置の異なるVSS線32同士が重なる箇所に設けられている。その結果、コンタクト導体34を用いて、VSS線32を引き回すことができ、絶縁膜62中において駆動信号線50の設けられていない駆動信号線50同士の間の隙間を有効利用することができる。 Contact conductor 34, to connect the different VSS line 32 between the upper and lower positions, are provided at positions different from V SS line 32 overlap each other with the vertical position a in the insulating film 61. As a result, using the contact conductor 34, it is possible to route the V SS line 32, it is possible to effectively utilize the space between the drive signal line 50 with each other not provided the drive signal line 50 in the insulating film 62 .

本発明の第1実施形態にかかる画像表示装置の構成を概略的に示す平面図である。1 is a plan view schematically showing a configuration of an image display device according to a first embodiment of the present invention. 画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of a pixel circuit. 動作時における画像表示装置の各構成要素の電位変動の態様を示すタイムチャートである。It is a time chart which shows the aspect of the electric potential fluctuation | variation of each component of the image display apparatus at the time of operation | movement. 給電線と駆動ICとの関係を示す断面図である。It is sectional drawing which shows the relationship between a feeder and drive IC. 本発明の変形例に係る画像表示装置の構成の変形例を概略的に示す平面図である。It is a top view which shows roughly the modification of the structure of the image display apparatus which concerns on the modification of this invention. 本発明の第2実施形態にかかる画像表示装置の駆動IC周辺を示す断面図である。It is sectional drawing which shows the drive IC periphery of the image display apparatus concerning 2nd Embodiment of this invention. 本発明の第2実施形態にかかる画像表示装置の構成を概略的に示す平面図である。It is a top view which shows roughly the structure of the image display apparatus concerning 2nd Embodiment of this invention. 本発明の第3実施形態にかかる画像表示装置のA−A断面図である。It is AA sectional drawing of the image display apparatus concerning 3rd Embodiment of this invention. 本発明の第3実施形態にかかる画像表示装置のB−B断面図である。It is BB sectional drawing of the image display apparatus concerning 3rd Embodiment of this invention. 本発明の第4実施形態にかかる画像表示装置の構成を概略的に示す平面図である。It is a top view which shows roughly the structure of the image display apparatus concerning 4th Embodiment of this invention. 本発明の第4実施形態にかかる画像表示装置のC−C断面図である。It is CC sectional drawing of the image display apparatus concerning 4th Embodiment of this invention. 本発明の第4実施形態にかかる画像表示装置のD−D断面図である。It is DD sectional drawing of the image display apparatus concerning 4th Embodiment of this invention. 本発明の第4実施形態にかかる画像表示装置のE−E断面図である。It is EE sectional drawing of the image display apparatus concerning 4th Embodiment of this invention.

符号の説明Explanation of symbols

10 基板
20 表示部
21 画素回路
30 給電線
31 VDD
32 VSS
40 駆動IC
50 駆動信号線
61 第1の絶縁膜
62 第2の絶縁膜
70 異方性導電膜
100 画像表示装置
DESCRIPTION OF SYMBOLS 10 Board | substrate 20 Display part 21 Pixel circuit 30 Feeding line 31 V DD line 32 V SS line 40 Drive IC
50 drive signal line 61 first insulating film 62 second insulating film 70 anisotropic conductive film 100 image display device

Claims (5)

基板と、
前記基板上に設けられ、複数の画素回路をマトリックス状に配列した表示部と、
前記基板上であって前記表示部と隣接して設けられる駆動ICと、
前記駆動ICと前記表示部とを接続するように設けられ、前記駆動ICから前記複数の画素回路に駆動信号を伝達する複数の駆動信号線と、
前記駆動ICの間および前記複数の駆動信号線のうち隣接する駆動信号線の間に設けられ、前記複数の画素回路に対して電源電圧を前記駆動IC側から前記表示部側に向って供給する給電線とを備え、前記隣接する駆動信号線の間に設けられた前記給電線は、前記駆動ICのバンプの間に配設される、ことを特徴とする画像表示装置。
A substrate,
A display unit provided on the substrate and having a plurality of pixel circuits arranged in a matrix;
A driving IC provided on the substrate and adjacent to the display unit;
A plurality of drive signal lines which are provided to connect the drive IC and the display unit and transmit a drive signal from the drive IC to the plurality of pixel circuits;
Provided between the drive ICs and between adjacent drive signal lines among the plurality of drive signal lines, and supplies a power supply voltage to the plurality of pixel circuits from the drive IC side toward the display unit side. and a feed line, wherein the power supply line provided between the adjacent drive signal line is disposed between the bumps of the driver IC, that the image display apparatus according to claim.
請求項1に記載の画像表示装置において、
前記給電線は、前記駆動IC側から前記表示部側に向って引き出されている前記駆動信号線の間に一本ずつ挿入される、ことを特徴とする画像表示装置。
The image display device according to claim 1,
The image display apparatus, wherein the power supply line is inserted one by one between the drive signal lines drawn from the drive IC side toward the display unit side.
請求項1に記載の画像表示装置において、
前記複数の駆動信号線は、複数本纏めて複数の群として配列され、
前記給電線は、前記群の間に一本ずつ挿入される、ことを特徴とする画像表示装置。
The image display device according to claim 1,
The plurality of drive signal lines are arranged as a plurality of groups all together,
The image display device according to claim 1, wherein the feeding lines are inserted one by one between the groups.
請求項1に記載の画像表示装置において、
前記基板と前記駆動ICとの間に、複数の絶縁膜が介在されており、
前記絶縁膜の一層中に前記給電線が形成され、前記複数の駆動信号線は、前記給電線が形成された絶縁膜と異なる層中に形成される、ことを特徴とする画像表示装置。
The image display device according to claim 1,
A plurality of insulating films are interposed between the substrate and the driving IC,
Wherein said feed line to one layer in the insulating film is formed, the plurality of driving signal lines, the power supply lines are formed in different layers with an insulating film formed, an image display apparatus, characterized in that.
請求項に記載の画像表示装置において、
前記基板と前記駆動ICとの間に、複数の絶縁膜が介在されており、
前記給電線は、高電位側の給電線である第1電源線と低電位側の給電線である第2電源線とで構成されているとともに、
前記複数の絶縁膜のうちの第1の絶縁膜に配される前記第1電源線と、前記複数の絶縁膜のうちの第2の絶縁膜に配される前記第2電源線とは、平面視して互いに重ならないように配置される、ことを特徴とする画像表示装置。
The image display device according to claim 1 ,
A plurality of insulating films are interposed between the substrate and the driving IC,
The power supply line includes a first power supply line that is a high-potential side power supply line and a second power supply line that is a low-potential side power supply line, and
Wherein said first power supply line which is arranged in the first insulating film of the plurality of insulating films, and the second of said second power supply line which is arranged in the insulating film of the plurality of insulating films, plane It is arranged so as not to overlap each other when viewed, that the image display apparatus according to claim.
JP2008222361A 2008-08-29 2008-08-29 Image display device Active JP5313590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008222361A JP5313590B2 (en) 2008-08-29 2008-08-29 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222361A JP5313590B2 (en) 2008-08-29 2008-08-29 Image display device

Publications (2)

Publication Number Publication Date
JP2010055009A JP2010055009A (en) 2010-03-11
JP5313590B2 true JP5313590B2 (en) 2013-10-09

Family

ID=42070965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222361A Active JP5313590B2 (en) 2008-08-29 2008-08-29 Image display device

Country Status (1)

Country Link
JP (1) JP5313590B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071840A (en) * 2013-12-19 2015-06-29 삼성디스플레이 주식회사 Organic light emitting display device
KR102579307B1 (en) * 2014-12-31 2023-09-15 엘지디스플레이 주식회사 Organic light emitting display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6310668B2 (en) * 2013-10-02 2018-04-11 株式会社ジャパンディスプレイ Display device and manufacturing method of display device
KR101953173B1 (en) * 2014-08-01 2019-03-04 엘지디스플레이 주식회사 Organic light emitting decvice
JP6807712B2 (en) * 2016-11-16 2021-01-06 株式会社ジャパンディスプレイ Display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310984B2 (en) * 2002-02-06 2009-08-12 株式会社日立製作所 Organic light emitting display
JP4339000B2 (en) * 2002-03-26 2009-10-07 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
JP3873965B2 (en) * 2003-11-10 2007-01-31 セイコーエプソン株式会社 Display device and active matrix substrate
JP5175433B2 (en) * 2005-09-22 2013-04-03 京セラ株式会社 Image display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071840A (en) * 2013-12-19 2015-06-29 삼성디스플레이 주식회사 Organic light emitting display device
KR102099901B1 (en) * 2013-12-19 2020-04-14 삼성디스플레이 주식회사 Organic light emitting display device
KR102579307B1 (en) * 2014-12-31 2023-09-15 엘지디스플레이 주식회사 Organic light emitting display device

Also Published As

Publication number Publication date
JP2010055009A (en) 2010-03-11

Similar Documents

Publication Publication Date Title
JP4733211B2 (en) Image display device
US8432334B2 (en) Organic light emitting display device
US8227977B2 (en) Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect
JP5192834B2 (en) Organic electroluminescence display
KR101269360B1 (en) image display device
CN106157883B (en) Organic light emitting diode display
JP2010085695A (en) Active matrix display
CN108154842B (en) Organic light-emitting display panel and electronic equipment
US8368675B2 (en) Organic light emitting display device
EP2206173A1 (en) High aperture ratio pixel layout for display device
JP2005258407A (en) Light emitting display device, display panel therefor and driving method for light emitting display panel
KR20110111746A (en) Organic light emitting diode display
JP2009123538A (en) Organic electroluminescent display device
JP2009109853A (en) Active matrix type display device
KR102022700B1 (en) Thin film transistor and organic light emitting display comprising the same
JP5313590B2 (en) Image display device
JP2007316510A (en) Active matrix type display device
KR100978010B1 (en) Electroluminescent display devices
EP3667654A1 (en) Organic light-emitting display device
JP6334979B2 (en) Display device, display device manufacturing method, and electronic apparatus
KR20100009808A (en) Repair method for repairing line defect of organic light emitting display device
US8242492B2 (en) Organic light emitting diode display
US8094252B2 (en) Display apparatus and method for driving the same
JP4944547B2 (en) Image display device and manufacturing method or driving method thereof
JP5209109B2 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5313590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250