JP5309568B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5309568B2
JP5309568B2 JP2008002903A JP2008002903A JP5309568B2 JP 5309568 B2 JP5309568 B2 JP 5309568B2 JP 2008002903 A JP2008002903 A JP 2008002903A JP 2008002903 A JP2008002903 A JP 2008002903A JP 5309568 B2 JP5309568 B2 JP 5309568B2
Authority
JP
Japan
Prior art keywords
dummy
colored layers
colored layer
region
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008002903A
Other languages
Japanese (ja)
Other versions
JP2009163168A (en
Inventor
浩孝 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008002903A priority Critical patent/JP5309568B2/en
Publication of JP2009163168A publication Critical patent/JP2009163168A/en
Application granted granted Critical
Publication of JP5309568B2 publication Critical patent/JP5309568B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置は、複数の画素部が形成された画素領域の周辺におけるシール領域においてシール材により一対の基板が貼り合わされ、一対の基板間には電気光学物質として例えば液晶が挟持される。この一対の基板間における液晶の厚み(セルギャップ)を制御するために、少なくともシール領域にギャップ材が設けられ一対の基板間の間隔(基板間ギャップ)が制御される。   In this type of electro-optical device, a pair of substrates are bonded to each other in a sealing region around a pixel region in which a plurality of pixel portions are formed, and a liquid crystal is sandwiched as an electro-optical material between the pair of substrates. . In order to control the thickness of the liquid crystal (cell gap) between the pair of substrates, a gap material is provided at least in the seal region, and the distance between the pair of substrates (inter-substrate gap) is controlled.

画素領域に配置された複数の画素部の各々でカラー表示を行うために、一対の基板のうち少なくとも一方の基板上の画素領域に着色層が設けられる。この場合、画素領域と着色層が設けられないシール領域とでは、着色層の配置される層において段差が生じ、基板間ギャップが異なることとなる。特許文献1によれば、このような事態を回避するために、シール領域において着色層を形成する。また、特許文献2によれば、シール領域において部分的に青色の着色層を形成し、この着色層を介してシール領域に光を照射させることによりシール材を光硬化させる。   In order to perform color display in each of the plurality of pixel portions arranged in the pixel region, a colored layer is provided in the pixel region on at least one of the pair of substrates. In this case, a step is generated in the layer where the colored layer is arranged between the pixel region and the seal region where the colored layer is not provided, and the gap between the substrates is different. According to Patent Document 1, in order to avoid such a situation, a colored layer is formed in the seal region. According to Patent Document 2, a blue colored layer is partially formed in the seal region, and the seal material is photocured by irradiating the seal region with light through the colored layer.

特開平5−34682号公報Japanese Patent Laid-Open No. 5-34682 特開2007−41625号公報JP 2007-41625 A

ここに、特許文献1に開示された構成において、光硬化性のシール材により一対の基板を貼り合わせる場合には、シール領域に着色層を配置させずに、シール材に対して光を照射させる領域を確保する必要がある。また、特許文献2に開示された構成によれば、着色層の配置される層においてシール領域には、着色層の配置された部分と、着色層の配置されない部分とで段差が生じ、各々の部分で基板間ギャップが異なる不具合が生じる。ここに、着色層より上層側にはそれよりも下層側の層の段差を緩和させるための平坦化膜が形成されることがある。しかしながら、着色層はその本来の機能を発揮させるために比較的大きい膜厚を有しており、その上層側に平坦化膜を形成したとしても、シール領域において平坦化膜の表面には着色層の存否に起因する段差が生じる。よって、結果的にはシール領域に生じた段差により、基板間ギャップの制御が困難となる。   Here, in the configuration disclosed in Patent Document 1, when a pair of substrates are bonded together with a photocurable sealing material, the sealing material is irradiated with light without arranging a colored layer in the sealing region. It is necessary to secure an area. Further, according to the configuration disclosed in Patent Document 2, in the layer where the colored layer is disposed, a step is generated in the seal region between the portion where the colored layer is disposed and the portion where the colored layer is not disposed. There arises a problem that the gap between the substrates is different in each part. Here, a flattening film may be formed on the upper layer side of the colored layer so as to alleviate the steps of the lower layer side. However, the colored layer has a relatively large thickness in order to exert its original function, and even if a planarizing film is formed on the upper layer side, the colored layer is formed on the surface of the planarizing film in the seal region. There is a step due to the presence or absence of. As a result, it is difficult to control the gap between the substrates due to the step generated in the seal region.

本発明は例えば上記問題点等に鑑みてなされたものであり、シール領域において容易に基板間ギャップを制御することが可能な電気光学装置及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。   The present invention has been made in view of, for example, the above-described problems and the like, and an electro-optical device capable of easily controlling a gap between substrates in a seal region and an electronic apparatus including such an electro-optical device. The issue is to provide.

本発明の電気光学装置は上記課題を解決するために、一対の基板と、前記一対の基板間のギャップを制御するギャップ材を含み、前記一対の基板を互いに貼り合せるシール材と、前記シール材の内側の画素領域に形成され、互いに異なる色を有する複数の着色層と、前記複数の着色層と同一層に、前記一対の基板の一方の基板の第1辺及び前記第1辺と交差する第2辺に沿って配列され、前記シール材と重なるように形成された複数のダミー着色層と、前記シール材よりも少なくとも一部が内側に設けられ、前記一方の基板の前記第1辺及び前記第2辺に沿ってそれぞれ設けられた周辺回路とを備え、前記複数のダミー着色層は、前記周辺回路と重なるように、それぞれ前記シール材と重なる位置から前記シール材の内側へ延在されている
For the electro-optical device of the present invention to solve the above problems, a pair of substrates, includes a gap material for controlling the gap between the pair of substrates, and the sealing material bonding together the pair of substrates, the sealing material And a plurality of colored layers having different colors and the same layer as the plurality of colored layers intersecting the first side and the first side of one of the pair of substrates. A plurality of dummy colored layers arranged along the second side and formed so as to overlap the sealing material, and at least a part of the dummy coloring layer is provided inside the sealing material, and the first side of the one substrate and Peripheral circuits provided along the second side, and the plurality of dummy colored layers extend from the position overlapping the seal material to the inside of the seal material so as to overlap the peripheral circuit. It is .

本発明の電気光学装置によれば、一対の基板がシール領域においてシール材によって互いに貼り合わされ、これらの基板間に電気光学物質として例えば液晶が封入される。また、シール材にはギャップ材が散布或いは混入されており、このギャップ材によって一対の基板間のギャップが制御されることにより、セルギャップ(液晶の厚み)が調整される。   According to the electro-optical device of the present invention, a pair of substrates are bonded to each other with a sealing material in a sealing region, and for example, liquid crystal is sealed as an electro-optical material between these substrates. In addition, a gap material is dispersed or mixed in the sealing material, and the gap between the pair of substrates is controlled by the gap material, whereby the cell gap (the thickness of the liquid crystal) is adjusted.

本発明の電気光学装置において、複数の画素の各々において複数色として、典型的には例えば赤色(R)、緑色(G)、青色(B)の3色のうちいずれかの色に相当する光を表示に寄与する光として出射可能なように、一対の基板のうち少なくとも一方の基板上の画素領域(即ち、複数の画素が配列されてなる画素アレイ領域或いは画像表示領域)に着色層が設けられる。着色層は、基板上の画素領域において複数色として例えばR、G、Bの各色毎に複数設けられる。   In the electro-optical device of the present invention, light corresponding to any one of, for example, three colors of red (R), green (G), and blue (B) is typically used as a plurality of colors in each of a plurality of pixels. A colored layer is provided in a pixel region (that is, a pixel array region or an image display region in which a plurality of pixels are arranged) on at least one of the pair of substrates so that light can be emitted as light contributing to display. It is done. For example, a plurality of colored layers are provided for each color of R, G, and B as a plurality of colors in the pixel region on the substrate.

一方、このように着色層が設けられた基板上において、周辺領域のうち少なくともシール領域には複数のダミー着色層が設けられる。複数のダミー着色層は夫々、複数の着色層のうち少なくとも一の着色層を模擬して、この着色層と同一層に形成される。より具体的には、複数の着色層のうち少なくとも一の着色層について、例えばこの着色層と同一の膜厚を有するようにこれに加えて若しくは代えて同一の材料により、複数のダミー着色層は夫々形成される。   On the other hand, a plurality of dummy colored layers are provided in at least the seal region of the peripheral region on the substrate provided with the colored layer in this way. Each of the plurality of dummy colored layers is formed in the same layer as this colored layer, simulating at least one of the plurality of colored layers. More specifically, for at least one of the plurality of colored layers, for example, the plurality of dummy colored layers are made of the same material in addition to or instead of having the same film thickness as the colored layer. Each is formed.

従って、基板上において着色層の配置される層において、着色層が形成されないシール領域と着色層が形成される画素領域とで生じる段差を、仮にシール領域にダミー着色層を形成しない場合と比較してより小さくすることが可能となる。これにより、シール領域と画素領域とで基板間ギャップを同程度の値に近づけることができ、理想的には同一とすることができる。従って、シール材に含まれるギャップ材の径を、画素領域における基板間ギャップに対して異ならせる必要が無くなり、セルギャップの制御が煩雑となるのを防止することが可能となる。   Therefore, in the layer where the colored layer is arranged on the substrate, the level difference between the seal region where the colored layer is not formed and the pixel region where the colored layer is formed is compared with the case where the dummy colored layer is not formed in the sealed region. Can be made smaller. As a result, the gap between the substrates can be brought close to the same value in the seal region and the pixel region, and ideally the same. Therefore, it is not necessary to make the diameter of the gap material included in the sealing material different from the inter-substrate gap in the pixel region, and it becomes possible to prevent the control of the cell gap from becoming complicated.

尚、一対の基板間において、液晶はシール材が形成されるシール領域より内周側において一対の基板間に封入される。ダミー着色層は、周辺領域において、シール領域からシール領域よりも内周側に位置する部分にまで延在させるように形成してもよい。このように構成すれば、液晶が封入される周辺領域の一部において、ダミー着色層の存否に基づく段差が生じて、シール領域と基板間ギャップが相違する事態を防止することができる。   In addition, between a pair of board | substrates, a liquid crystal is enclosed between a pair of board | substrates in the inner peripheral side from the sealing area | region in which a sealing material is formed. The dummy colored layer may be formed so as to extend from the seal region to a portion located on the inner peripheral side of the seal region in the peripheral region. With this configuration, a step based on the presence or absence of the dummy coloring layer is generated in a part of the peripheral region where the liquid crystal is sealed, and the situation where the seal region and the inter-substrate gap are different can be prevented.

また、複数のダミー着色層は夫々間隔を空けてシール領域に配列される。よって、配列された複数のダミー着色層は夫々、互いに隣り合うダミー着色層との間に隙間が空いており、この隙間を介してシール材に対して光を照射させることにより、シール材を容易に光硬化させることが可能となる。   Further, the plurality of dummy colored layers are arranged in the seal region at intervals. Therefore, each of the arranged dummy colored layers has a gap between the adjacent dummy colored layers, and the sealing material can be easily irradiated by irradiating the sealing material with light through the gap. Can be photocured.

本発明の電気光学装置の一態様では、前記少なくとも一方の基板上における前記複数のダミー着色層より上層側に、少なくとも前記シール領域に形成された絶縁膜を備え、前記複数のダミー着色層は、前記絶縁膜の上層側表面における、前記複数のダミー着色層及び前記間隔の各々に基づいて生じる段差が緩和されるように、夫々形成されると共に前記間隔が調整される。   In one aspect of the electro-optical device of the present invention, an insulating film formed at least in the seal region is provided on the upper layer side of the plurality of dummy colored layers on the at least one substrate, and the plurality of dummy colored layers include: Each of the plurality of dummy colored layers on the upper layer side surface of the insulating film and the step generated based on each of the intervals are formed and the intervals are adjusted.

この態様によれば、複数のダミー画素領域より上層側にこれらを覆って絶縁膜が形成され、該絶縁膜の上層側表面において、ダミー着色層に対応する位置の表面部分と、互いに隣り合うダミー着色層間の隙間に対応する位置の表面部分との間の高低差による段差が、ダミー着色層の位置する層におけるダミー着色層と互いに隣り合うダミー着色層間の隙間との間に生じる段差より小さくなり、この段差が絶縁膜の表面において緩和されるように、ダミー着色層が形成され且つ互いに隣り合うダミー着色層間の間隔が調整される。従って、絶縁膜の表面において、ダミー着色層の位置する層におけるダミー着色層と隣り合うダミー着色層間の隙間との間に生じる段差に応じて、比較的大きな段差が生じるのを防止し、その表面を平坦化することが可能となる。   According to this aspect, the insulating film is formed on the upper layer side of the plurality of dummy pixel regions, and on the upper layer side surface of the insulating film, the surface portion at the position corresponding to the dummy colored layer and the dummy adjacent to each other The level difference between the surface portions corresponding to the gaps between the colored layers is smaller than the level difference between the dummy colored layer in the layer where the dummy colored layer is located and the gap between the adjacent dummy colored layers. The dummy colored layer is formed and the interval between the dummy colored layers adjacent to each other is adjusted so that this step is relaxed on the surface of the insulating film. Therefore, on the surface of the insulating film, it is possible to prevent a relatively large step from occurring in accordance with the step generated between the dummy colored layer in the layer where the dummy colored layer is located and the gap between the adjacent dummy colored layers. Can be flattened.

よって、このように平坦化された絶縁膜上にギャップ材が配置されることにより、シール領域における基板間ギャップの制御をより容易に行うことができる。従って、本態様によれば、シール材に含まれるギャップ材により、セルギャップの制御を容易に且つ精度良く行うことが可能となる。その結果、表示ムラ等の表示不良の発生を防止しつつ高精細な表示を行うことができ、且つ電気光学装置を小型化することが可能となる。   Therefore, by disposing the gap material on the insulating film flattened in this way, the inter-substrate gap in the seal region can be controlled more easily. Therefore, according to this aspect, the cell gap can be easily and accurately controlled by the gap material included in the sealing material. As a result, high-definition display can be performed while preventing display defects such as display unevenness, and the electro-optical device can be downsized.

上述した絶縁膜を備える態様では、前記絶縁膜は、前記画素領域から前記シール領域に前記複数の着色層及び前記複数のダミー着色層を埋め込んで連続的に形成される。   In the aspect including the above-described insulating film, the insulating film is continuously formed by embedding the plurality of colored layers and the plurality of dummy colored layers from the pixel region to the seal region.

この態様によれば、画素領域において、絶縁膜が着色層の配置される層の表面に生じる段差を埋めこんで形成されることで、この段差を絶縁膜の表面において緩和させることが可能となる。従って、複数の着色層において例えばR、G、Bの各色毎に着色層の膜厚が異なることで、着色層間に生じる段差を絶縁膜を形成することで緩和させることができる。   According to this aspect, in the pixel region, the insulating film is formed by embedding the step formed on the surface of the layer on which the colored layer is disposed, and thus the step can be relaxed on the surface of the insulating film. . Therefore, in the plurality of colored layers, for example, the thickness of the colored layer is different for each color of R, G, and B, so that a step generated between the colored layers can be reduced by forming an insulating film.

一方、シール領域においては、上述したように絶縁膜の表面において、ダミー着色層の位置する層における段差が緩和されるように、ダミー着色層が形成されると共に隣り合うダミー着色層間の間隔が調整される。従って、ダミー着色層の位置する層において、ダミー着色層と隣り合うダミー着色層間の隙間との間に生じる段差を、それよりも上層側において、これを埋め込んで絶縁膜が画素領域から連続的に形成されることにより、絶縁膜の表面において緩和することが可能となる。   On the other hand, in the sealing region, as described above, the dummy colored layer is formed and the interval between the adjacent dummy colored layers is adjusted so that the step in the layer where the dummy colored layer is located is reduced on the surface of the insulating film. Is done. Therefore, in the layer where the dummy colored layer is located, the step formed between the dummy colored layer and the gap between the adjacent dummy colored layers is buried on the upper layer side so that the insulating film continuously from the pixel region. By being formed, the surface of the insulating film can be relaxed.

よって、以上によりこの態様によれば、シール領域から画素領域にかけて絶縁膜を連続的に形成し、絶縁膜上にギャップ材が配置されることにより、シール領域と、画素領域とで基板間ギャップを同程度の値により近づけることができ且つ、シール領域における基板間ギャップの制御をより容易に行うことが可能となる。   Therefore, according to this aspect, the insulating film is continuously formed from the seal region to the pixel region, and the gap material is disposed on the insulating film, whereby the inter-substrate gap is increased between the seal region and the pixel region. It can be made closer to the same value, and the control of the gap between the substrates in the seal region can be performed more easily.

本発明の電気光学装置の他の態様では、前記複数のダミー着色層は、前記シール領域の面積に対する、前記複数のダミー着色層の全ての配置面積及び前記間隔に係る隙間の全ての面積の各々の割合が夫々50%程度となるように形成される。   In another aspect of the electro-optical device according to the aspect of the invention, the plurality of dummy colored layers may include all the arrangement areas of the plurality of dummy colored layers and all the areas of the gaps related to the intervals with respect to the area of the seal region. Are formed so that the ratio of each of them becomes about 50%.

この態様によれば、複数のダミー着色層、及び互いに隣り合うダミー着色層間の間隔に係る隙間の各々の配置面積が調整されることにより、絶縁膜の表面においてダミー着色層の位置する層におけるダミー着色層と互いに隣り合うダミー着色層間の隙間との間に生じる段差を緩和することが可能となる。   According to this aspect, by adjusting the arrangement area of each of the plurality of dummy colored layers and the gap between the adjacent dummy colored layers, the dummy in the layer where the dummy colored layer is located on the surface of the insulating film It is possible to alleviate the level difference between the colored layer and the gap between the dummy colored layers adjacent to each other.

尚、この態様では、複数のダミー着色層の各々の配置面積を互いに同一としてもよいし、異ならせてもよい。この点については、互いに隣り合うダミー着色層間の間隔についても同様である。   In this aspect, the arrangement areas of the plurality of dummy colored layers may be the same or different from each other. The same applies to the interval between the dummy coloring layers adjacent to each other.

本発明の電気光学装置の他の態様では、前記ダミー着色層の膜厚と前記間隔との比が1:1となるように形成される。   In another aspect of the electro-optical device of the present invention, the dummy colored layer is formed so that a ratio between the film thickness of the dummy colored layer and the interval is 1: 1.

この態様によれば、各ダミー着色層の膜厚と、互いに隣り合うダミー着色層間の間隔との比が調整されることにより、例えば、ダミー着色層より上層側に形成された絶縁膜の表面においてダミー着色層の位置する層におけるダミー着色層と互いに隣り合うダミー着色層間の隙間との間に生じる段差を緩和することが可能となる。   According to this aspect, by adjusting the ratio between the thickness of each dummy colored layer and the interval between the dummy colored layers adjacent to each other, for example, on the surface of the insulating film formed on the upper side of the dummy colored layer It is possible to alleviate the level difference between the dummy colored layer and the gap between the adjacent dummy colored layers in the layer where the dummy colored layer is located.

本発明の電気光学装置の他の態様では、前記画素領域の周辺において、前記一対の基板間の電気的な導通を行うための上下導通部に形成された上下導通材を備え、前記ダミー着色層は、前記上下導通部にも形成される。   In another aspect of the electro-optical device according to the aspect of the invention, the dummy colored layer includes a vertical conduction member formed in a vertical conduction portion for conducting electrical conduction between the pair of substrates around the pixel region. Is also formed in the vertical conduction part.

この態様によれば、電気光学装置の動作時に、上下導通部において電気的導通がなされることにより、一対の基板間に挟持された液晶には所定の電圧が印加される。上下導通部にもダミー着色層が形成されることにより、シール領域と同様に、画素領域における基板間ギャップに対して上下導通部における基板間ギャップを同程度の値に近づけることが可能となる。従って、上下導通材の径を、画素領域における基板間ギャップに対して異ならせる必要が無くなり、より精度良くセルギャップの制御を行うことができる。   According to this aspect, during operation of the electro-optical device, electrical conduction is made in the vertical conduction portion, whereby a predetermined voltage is applied to the liquid crystal sandwiched between the pair of substrates. By forming the dummy colored layer also in the vertical conduction part, the gap between the substrates in the vertical conduction part can be made closer to the same value as the gap between the substrates in the pixel area, similarly to the seal area. Therefore, it is not necessary to make the diameter of the vertical conductive material different from the inter-substrate gap in the pixel region, and the cell gap can be controlled with higher accuracy.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。   In order to solve the above-described problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is included, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder that can perform high-quality display. Various electronic devices such as a video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明のこのような作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下図面を参照しながら、本発明に係る電気光学装置並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。   Embodiments of an electro-optical device and an electronic apparatus according to the present invention will be described below with reference to the drawings. In this embodiment, as an example of the electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the liquid crystal device as viewed from the counter substrate side together with the components formed on the TFT array substrate, and FIG. 2 is a cross-sectional view taken along the line H-H ′ in FIG. 1. is there.

図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域52aに設けられたシール材52により相互に接着されている。なお、画像表示領域10aは、表示に寄与する光が出射され、画像表示を行うことが可能な領域であり、本発明に係る「画素領域」の一例である。ここに、「画素領域」は、額縁遮光膜53が配置される額縁領域において、少なくとも部分的に、表示には寄与しないが画素を模して形成されたダミー画素が配置される場合には、画像表示領域10aから額縁領域をも少なくとも部分的に含む場合もある。   1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 which are arranged to face each other. The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed in a seal region 52a located around the image display region 10a. The materials 52 are bonded to each other. The image display area 10a is an area where light contributing to display is emitted and image display can be performed, and is an example of the “pixel area” according to the present invention. Here, the “pixel region” is a frame region where the frame light-shielding film 53 is disposed, and at least partially, when a dummy pixel that does not contribute to display but is formed to imitate a pixel is disposed, In some cases, the frame area may be at least partially included from the image display area 10a.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. The liquid crystal device according to this embodiment is small and suitable for performing enlarged display for a light valve of a projector.

シール材52が配置されたシール領域52aの内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area 52a in which the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

TFTアレイ基板10上における、周辺領域に配置された周辺回路領域には、データ線駆動回路101及びサンプリング回路7、走査線駆動回路104、外部回路接続端子102がそれぞれ形成される。   In the peripheral circuit region arranged in the peripheral region on the TFT array substrate 10, the data line driving circuit 101, the sampling circuit 7, the scanning line driving circuit 104, and the external circuit connection terminal 102 are formed.

シール領域52aより外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、シール領域52aより内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region 52a. In addition, the sampling circuit 7 is arranged in a region located inside the seal region 52 a so as to be covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対して、TFTアレイ基板10及び対向基板20間の電気的導通を行うための上下導通部106aが設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction portions 106 a for conducting electrical conduction between the TFT array substrate 10 and the counter substrate 20 are provided for the four corner portions of the counter substrate 20. .

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFT(Thin Film Transistor)や走査線、データ線等の配線の上層に、絶縁膜14を介して画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜(図2中、図示省略)が形成される。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix form on the upper layers of wiring such as pixel switching TFTs (Thin Film Transistors), scanning lines, data lines, etc. with an insulating film 14 interposed therebetween. An alignment film (not shown in FIG. 2) is formed on the pixel electrode 9a. In the present embodiment, the pixel switching element may be constituted by various transistors, TFD, or the like in addition to the TFT.

他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、絶縁膜24を介してITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜(図2中、図示省略)が形成される。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. Then, on the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of a transparent material such as ITO is formed in a solid shape, for example, in opposition to the plurality of pixel electrodes 9 a via the insulating film 24. Further, an alignment film (not shown in FIG. 2) is formed on the counter electrode 21 (below the counter electrode 21 in FIG. 2).

液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、図3から図6を参照して、対向基板の構成をより詳細に説明する。図3は、図1において点線A0で囲まれた部分における、対向基板側の主要な構成要素の配置関係を概略的に示す部分拡大平面図であり、図4は、図3のA−A’線に沿う断面部分の構成を示す断面図であり、図5は、比較例の構成について図4に対応する断面部分の構成を示す断面図である。図6は、図3のB−B’線に沿う断面部分の構成を示す断面図である。尚、図3から図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。また、図4及び図6では、対向基板側に着目して、その主要な構成を図示すると共にTFTアレイ基板側の詳細な構成について図示を省略し、その説明は省略することもある。   Next, the configuration of the counter substrate will be described in more detail with reference to FIGS. FIG. 3 is a partially enlarged plan view schematically showing an arrangement relationship of main components on the counter substrate side in a portion surrounded by a dotted line A0 in FIG. 1, and FIG. 4 is a sectional view taken along line AA ′ of FIG. FIG. 5 is a cross-sectional view showing a configuration of a cross-sectional portion corresponding to FIG. 4 for a configuration of a comparative example. FIG. 6 is a cross-sectional view illustrating a configuration of a cross-sectional portion along the line B-B ′ in FIG. 3. In FIGS. 3 to 6, the scale of each layer / member is different for each layer / member to have a size recognizable on the drawing. This is the same for the corresponding drawings described later. In FIGS. 4 and 6, focusing on the counter substrate side, the main configuration is illustrated, and the detailed configuration on the TFT array substrate side is not illustrated, and the description thereof may be omitted.

図3から図6において、シール領域52aに配置されたシール材52により対向基板20は、TFTアレイ基板10と貼り合わされる。また、図4及び図6において、シール領域52aに配置されたギャップ材56により、対向基板20及びTFTアレイ基板10間のギャップが制御されることで、セルギャップが調整される。   3 to 6, the counter substrate 20 is bonded to the TFT array substrate 10 by the sealing material 52 disposed in the sealing region 52 a. 4 and 6, the gap between the counter substrate 20 and the TFT array substrate 10 is controlled by the gap material 56 disposed in the seal region 52a, so that the cell gap is adjusted.

図3又は図4において、複数の画素の各々において、典型的には例えば赤色(R)、緑色(G)、青色(B)の3色のうちいずれかの色に相当する光を表示に寄与する光として出射可能なように、対向基板20上の画像表示領域10aには着色層Cfが設けられる。この場合、着色層Cfは、対向基板20上においてR、G、Bの各色毎に複数設けられる。   In each of the plurality of pixels in FIG. 3 or FIG. 4, typically, for example, light corresponding to any one of three colors of red (R), green (G), and blue (B) contributes to the display. The colored layer Cf is provided in the image display region 10a on the counter substrate 20 so that the light can be emitted as the light to be emitted. In this case, a plurality of colored layers Cf are provided for each color of R, G, and B on the counter substrate 20.

ここに、液晶装置の動作時に液晶50には画素電極9a及び対向電極21間の電位差に応じた電圧が印加される。液晶50は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。各画素では着色層Cfを介して液晶50を透過した光が表示に寄与する光として出射されることにより、画像表示領域10aではカラー表示を行うことが可能となる。尚、各画素では、画素スイッチング用のTFT等の駆動素子が設けられることで画素電極9aに対する画像信号の供給が所定のタイミングで行われ、アクティブマトリクス駆動が可能となる。   Here, a voltage corresponding to the potential difference between the pixel electrode 9 a and the counter electrode 21 is applied to the liquid crystal 50 during the operation of the liquid crystal device. The liquid crystal 50 modulates light and enables gradation display by changing the orientation and order of the molecular assembly according to the applied voltage level. In each pixel, light that has passed through the liquid crystal 50 through the colored layer Cf is emitted as light that contributes to display, so that color display can be performed in the image display region 10a. Each pixel is provided with a driving element such as a pixel switching TFT, whereby an image signal is supplied to the pixel electrode 9a at a predetermined timing, thereby enabling active matrix driving.

一方、図3及び図4において、対向基板20上のシール領域52aには、複数のダミー着色層dCfが設けられる。複数のダミー着色層dCfは、画像表示領域10aにおける複数の着色層Cfのうち少なくとも一の着色層Cfを模擬して形成される。より具体的には、複数のダミー着色層dCfの各々は、R、G、Bの各色のうち、いずれか一色の着色層Cfを模擬して、着色層Cfと同一の層に形成される。よって、複数のダミー着色層dCfは夫々、R、G、Bの各色のうち、いずれか一色の着色層Cfと同一の膜厚を有するように、これに加えて若しくは代えて同一の材料により、形成される。複数のダミー着色層dCfは、画像表示領域10a外のシール領域52aに配置され、着色層Cfと同様の構成を有していても、着色層Cfと同様には機能しない。   On the other hand, in FIGS. 3 and 4, a plurality of dummy colored layers dCf are provided in the seal region 52 a on the counter substrate 20. The plurality of dummy colored layers dCf are formed by simulating at least one colored layer Cf among the plurality of colored layers Cf in the image display region 10a. More specifically, each of the plurality of dummy colored layers dCf is formed in the same layer as the colored layer Cf by simulating the colored layer Cf of any one of R, G, and B colors. Therefore, each of the plurality of dummy colored layers dCf has the same film thickness as the colored layer Cf of any one of the colors R, G, and B, and in addition to or instead of the same material, It is formed. Even if the plurality of dummy colored layers dCf are arranged in the seal region 52a outside the image display region 10a and have the same configuration as the colored layer Cf, they do not function in the same manner as the colored layer Cf.

図4及び図6において、対向基板20におけるTFTアレイ基板20との対向面側において、画像表示領域10aにおいて遮光膜23上に着色層Cfが形成されると共に、着色層Cfと同一層において、シール領域52aにダミー着色層dCfが形成される。着色層Cf及びダミー着色層dCfを埋め込んで、その上層側に絶縁膜24が形成され、この絶縁膜24上に、図2を参照して説明したように対向電極21及び配向膜22が形成される。尚、図4において、TFTアレイ基板10側の対向基板20との対向面側においては、画像表示領域10aにおいて複数の画素電極9a上に配向膜16が形成される。   4 and 6, a colored layer Cf is formed on the light shielding film 23 in the image display region 10a on the side of the counter substrate 20 facing the TFT array substrate 20, and a seal is formed in the same layer as the colored layer Cf. A dummy colored layer dCf is formed in the region 52a. The colored layer Cf and the dummy colored layer dCf are embedded, and an insulating film 24 is formed on the upper side, and the counter electrode 21 and the alignment film 22 are formed on the insulating film 24 as described with reference to FIG. The In FIG. 4, the alignment film 16 is formed on the plurality of pixel electrodes 9 a in the image display region 10 a on the side of the TFT array substrate 10 facing the counter substrate 20.

図3又は図6に示されるように、複数のダミー着色層dCfは夫々間隔dpを空けてシール領域52aに配列される。複数のダミー着色層dCfについて夫々、膜厚やシール領域52aにおける配置面積等の構成に加えて、配列における隣り合うダミー着色層dCf間の間隔dpは次のように調整される。図6において、シール領域52aの複数のダミー着色層dCfより上層側において、これらを覆って本発明に係る「絶縁膜」の一例としての絶縁膜24が形成されている。この絶縁膜24の表面において、ダミー着色層dCfに応じる位置の表面部分と、隣り合うダミー着色層dCf間の隙間に応じる位置の表面部分との間の高低差による段差が、ダミー着色層dCfの位置する層におけるダミー着色層dCfと互いに隣り合うダミー着色層dCf間の隙間との間に生じる段差より小さくなり、この段差が絶縁膜24の表面において緩和されるように、ダミー着色層dCfが形成され且つダミー着色層dCf間の間隔dpが調整される。   As shown in FIG. 3 or FIG. 6, the plurality of dummy colored layers dCf are arranged in the seal region 52a with an interval dp. For each of the plurality of dummy colored layers dCf, in addition to the configuration such as the film thickness and the arrangement area in the seal region 52a, the interval dp between the adjacent dummy colored layers dCf in the array is adjusted as follows. In FIG. 6, an insulating film 24 as an example of the “insulating film” according to the present invention is formed on the upper side of the plurality of dummy colored layers dCf in the seal region 52 a so as to cover them. On the surface of the insulating film 24, a step due to a height difference between a surface portion at a position corresponding to the dummy colored layer dCf and a surface portion at a position corresponding to the gap between the adjacent dummy colored layers dCf is a difference in height of the dummy colored layer dCf. The dummy colored layer dCf is formed so that the level difference between the dummy colored layer dCf in the positioned layer and the gap between the adjacent dummy colored layers dCf is smaller than the level difference, and the level difference is relaxed on the surface of the insulating film 24. And the distance dp between the dummy colored layers dCf is adjusted.

このため、本実施形態では、対向基板20上におけるシール領域52aの配置面積に対して、複数のダミー着色層dCfの全ての配置面積、及び隣り合うダミー着色層dCf間の間隔dpによる隙間の全ての配置面積の各々の割合が夫々50%程度となるように形成されるのが好ましい。加えて、図6において、ダミー着色層dCfの膜厚h0と、ダミー着色層dCf間の間隔dpとの比が1:1となるように形成されるのがよい。この場合、複数のダミー着色層dCf及びダミー着色層dCf間の間隔dpによる隙間について夫々、各々の配置面積を互いに同一としてもよいし、異ならせてもよい。また、複数のダミー着色層dCfは夫々、各間隔dpが所定値となるように規則的に配列されていてもよいし、間隔dp毎に異なる値となるような不規則的な配列として形成されてもよい。   For this reason, in the present embodiment, with respect to the arrangement area of the seal region 52a on the counter substrate 20, all the arrangement areas of the plurality of dummy colored layers dCf and all the gaps due to the distance dp between the adjacent dummy colored layers dCf. It is preferable that each of the arrangement areas is formed so as to have a ratio of about 50%. In addition, in FIG. 6, it is preferable that the ratio of the film thickness h0 of the dummy colored layer dCf to the distance dp between the dummy colored layers dCf is 1: 1. In this case, the arrangement areas of the plurality of dummy colored layers dCf and the gap dp between the dummy colored layers dCf may be the same or different from each other. Further, the plurality of dummy colored layers dCf may be regularly arranged so that each interval dp has a predetermined value, or is formed as an irregular arrangement so that a different value is obtained for each interval dp. May be.

また、図4において、画像表示領域10aでは、複数の着色層Cfにおいて例えばR、G、Bの各色毎に着色層Cfの膜厚が異なることで、着色層Cf間に段差が生じることがある。上述したように、画像表示領域10aにおいても、絶縁膜24が複数の着色層Cfを埋め込んで形成されることにより、着色層Cfの配置される層の表面に生じる段差をも埋めこまれる。よって、この段差を絶縁膜24の表面において緩和させることが可能となる。   In FIG. 4, in the image display region 10 a, a difference in level between the colored layers Cf may occur due to, for example, the different thicknesses of the colored layers Cf for each color of R, G, and B in the plurality of colored layers Cf. . As described above, also in the image display region 10a, the insulating film 24 is formed by embedding the plurality of colored layers Cf, so that a step generated on the surface of the layer where the colored layers Cf are arranged is also buried. Therefore, this step can be relaxed on the surface of the insulating film 24.

一方、シール領域52aにおいては、上述したようにダミー着色層dCfの構成に加えてダミー着色層dCf間の間隔dpが調整されることで、ダミー着色層dCfの位置する層において、ダミー着色層dCfと、隣り合うダミー着色層dCf間の隙間との間に生じる段差を、それよりも上層側において、これを埋め込んで絶縁膜24が画像表示領域10aから連続的に形成されることにより、絶縁膜24の表面において緩和することが可能となる。従って、絶縁膜24において、画像表示領域10aからシール領域52aに亘って連続的に平坦化された表面を形成することができる。   On the other hand, in the seal region 52a, the distance dp between the dummy colored layers dCf is adjusted in addition to the configuration of the dummy colored layer dCf as described above, so that the dummy colored layer dCf is located in the layer where the dummy colored layer dCf is located. And an insulating film 24 is continuously formed from the image display region 10a by filling the step formed between the adjacent dummy colored layer dCf and on the upper layer side, thereby forming an insulating film. 24 can be relaxed on the surface. Therefore, in the insulating film 24, a continuously flattened surface can be formed from the image display region 10a to the seal region 52a.

ここに、図5に示す比較例について、本実施形態と異なる点に着目すれば、シール領域52aにはダミー着色層dCfは形成されていないため、対向基板20上において、着色層Cfの配置される層では、シール領域52aと画像表示領域10aとでは着色層Cfの存否に基づく段差が生じている。その結果、画像表示領域10aにおける基板間ギャップd0に対して、シール領域52aにおける基板間ギャップが異なるため、ギャップ材56の径r1も画像表示領域10aにおける基板間ギャップd0に対して異なることとなる。この場合、セルギャップを制御するために、ギャップ材56の径r1を画像表示領域10aにおける基板間ギャップd0に対して調整する必要が生じ、セルギャップの制御が煩雑となるおそれがある。   Here, regarding the comparative example shown in FIG. 5, focusing on the differences from the present embodiment, since the dummy colored layer dCf is not formed in the seal region 52 a, the colored layer Cf is disposed on the counter substrate 20. In the layer, a step is generated between the seal area 52a and the image display area 10a based on the presence or absence of the colored layer Cf. As a result, since the inter-substrate gap in the seal region 52a is different from the inter-substrate gap d0 in the image display region 10a, the diameter r1 of the gap material 56 is also different from the inter-substrate gap d0 in the image display region 10a. . In this case, in order to control the cell gap, it is necessary to adjust the diameter r1 of the gap member 56 with respect to the inter-substrate gap d0 in the image display region 10a, and the control of the cell gap may be complicated.

これに対して本実施形態では、図4において、対向基板20上において着色層Cfの配置される層において、着色層Cfが形成されないシール領域52aと、画像表示領域10aとで生じる段差を、シール領域52aにダミー着色層dCfを配置することで、図5に示す構成と比較してより小さくすることが可能となる。これにより、シール領域52aと、画像表示領域10aとで基板間ギャップを同程度の値に近づけることができ、理想的には同一とすることができる。従って、シール領域52aにおけるギャップ材の径r0を、画像表示領域10aにおける基板間ギャップd0に対して異ならせる必要が無くなる。また、画像表示領域10aからシール領域52aに亘って連続的に絶縁膜24の表面を平坦化することができるため、このように平坦化された絶縁膜24上にギャップ材56が配置されることで、シール領域52aにおける基板間ギャップの制御をより容易に行うことができる。従って、セルギャップの制御が煩雑となるのを防止することが可能となる。   On the other hand, in the present embodiment, in FIG. 4, in the layer where the colored layer Cf is arranged on the counter substrate 20, a step generated between the seal region 52a where the colored layer Cf is not formed and the image display region 10a is sealed. By arranging the dummy colored layer dCf in the region 52a, it is possible to make it smaller than the configuration shown in FIG. As a result, the gap between the substrates can be brought close to the same value in the seal region 52a and the image display region 10a, and can be ideally the same. Therefore, it is not necessary to make the gap material diameter r0 in the seal region 52a different from the inter-substrate gap d0 in the image display region 10a. Further, since the surface of the insulating film 24 can be continuously flattened from the image display region 10a to the seal region 52a, the gap material 56 is disposed on the insulating film 24 thus flattened. Thus, it is possible to more easily control the gap between the substrates in the seal region 52a. Therefore, it becomes possible to prevent the control of the cell gap from becoming complicated.

また、図6において、複数のダミー着色層dCfは夫々、隣り合うダミー着色層dCfとの間に隙間が空いており、この隙間を介してシール材52に対して例えば同図中矢印P0で示される進行方向に従って光を照射させることにより、シール材52を容易に光硬化させることが可能となる。   Further, in FIG. 6, a plurality of dummy colored layers dCf have gaps between adjacent dummy colored layers dCf, and the seal material 52 is indicated by, for example, an arrow P0 in FIG. By irradiating light according to the traveling direction, the sealing material 52 can be easily photocured.

従って以上説明したような本実施形態では、シール領域52aに配置されたギャップ材56により、セルギャップの制御を容易に且つ精度良く行うことが可能となる。その結果、画像表示領域10aにギャップ材を配置しなくても、表示ムラ等の表示不良の発生を防止することができるため、高精細な表示を行うと共に液晶装置を小型化することが可能となる。   Therefore, in the present embodiment as described above, the cell gap can be easily and accurately controlled by the gap material 56 disposed in the seal region 52a. As a result, it is possible to prevent display defects such as display unevenness without arranging a gap material in the image display region 10a, so that high-definition display can be performed and the liquid crystal device can be downsized. Become.

尚、図3に示すように、複数のダミー着色層dCfは夫々ストライプ状に配置する構成に限られず、例えば市松模様状に配置する構成とするようにしてもよい。   As shown in FIG. 3, the plurality of dummy colored layers dCf are not limited to the configuration in which the plurality of dummy colored layers dCf are arranged in a stripe shape, but may be configured in a checkered pattern, for example.

次に、本実施形態に対する一の変形例について説明する。本変形例においては、対向基板20側に加えて若しくは代えて、TFTアレイ基板10側に着色層が形成されると共に、ダミー着色層が配置される。   Next, a modification of the present embodiment will be described. In this modification, in addition to or instead of the counter substrate 20 side, a colored layer is formed on the TFT array substrate 10 side, and a dummy colored layer is disposed.

ここに、図7は、図1において点線B0で囲まれた部分における、TFTアレイ基板側の主要な構成要素の配置関係を概略的に示す部分拡大平面図であり、図8は、図7のC−C’線に沿う断面部分の構成を示す断面図である。尚、図7及び図8では、TFTアレイ基板側に着目して、その主要な構成を図示すると共に対向基板側の詳細な構成について図示を省略し、その説明は省略することもある。   FIG. 7 is a partial enlarged plan view schematically showing an arrangement relationship of main components on the TFT array substrate side in a portion surrounded by a dotted line B0 in FIG. 1, and FIG. It is sectional drawing which shows the structure of the cross-sectional part which follows CC 'line. 7 and 8, focusing on the TFT array substrate side, the main configuration is illustrated, and the detailed configuration on the counter substrate side is not illustrated, and the description thereof may be omitted.

図7又は図8において、TFTアレイ基板10上において、図3から図6と同様に、画像表示領域10aに着色層Cfが設けられ、且つシール領域52aに複数のダミー着色層dCfが間隔を空けて配列される。   7 or 8, on the TFT array substrate 10, as in FIGS. 3 to 6, a colored layer Cf is provided in the image display area 10a, and a plurality of dummy colored layers dCf are spaced in the seal area 52a. Are arranged.

ここに、図8において、TFTアレイ基板10上の画像表示領域10aには、積層構造において各種配線6a及びTFT30aが作りこまれており、これらよりも上層側に着色層Cfが形成されると共に、着色層Cfを埋め込んで絶縁膜14が形成され、絶縁膜14上に画素電極9aが形成されている。   Here, in FIG. 8, in the image display region 10a on the TFT array substrate 10, various wirings 6a and TFTs 30a are formed in a laminated structure, and a colored layer Cf is formed on the upper layer side from these, An insulating film 14 is formed by embedding the colored layer Cf, and a pixel electrode 9 a is formed on the insulating film 14.

また、図7において、TFTアレイ基板10上の周辺領域には、図1を参照して説明したように、シール領域52aを含み、データ線駆動回路101や走査線駆動回路104等が設けられる周辺回路領域110が形成されている。図8において、周辺回路領域110においても、走査線駆動回路104等を形成する各種の配線60aやTFT30b等が積層構造内に作りこまれる。ダミー着色層dCfは、シール領域52aにおいて積層構造中の着色層Cfと同一層に形成される。絶縁膜14は、着色層Cf及びダミー着色層dCfを埋め込んで、画像表示領域10aからシール領域52aにまで連続的に形成される。   In FIG. 7, the peripheral region on the TFT array substrate 10 includes the seal region 52a as described with reference to FIG. 1, and the periphery where the data line driving circuit 101, the scanning line driving circuit 104, etc. are provided. A circuit region 110 is formed. In FIG. 8, also in the peripheral circuit region 110, various wirings 60a and TFTs 30b forming the scanning line driving circuit 104 and the like are formed in the laminated structure. The dummy colored layer dCf is formed in the same layer as the colored layer Cf in the stacked structure in the seal region 52a. The insulating film 14 is continuously formed from the image display region 10a to the seal region 52a by embedding the colored layer Cf and the dummy colored layer dCf.

尚、図7又は図8に示すように、ダミー着色層dCfは、シール領域52aからシール領域52aよりも内側に位置する周辺回路領域110の一部にまで延在させるようにしてもよい。   As shown in FIG. 7 or FIG. 8, the dummy colored layer dCf may extend from the seal region 52a to a part of the peripheral circuit region 110 located inside the seal region 52a.

ここに、液晶50はシール材52が形成されるシール領域52aより内側において対向基板20及びTFTアレイ基板10間に封入される。よって、上述したように、ダミー着色層dCfをシール領域52aよりも内側にまで延在させることにより、周辺回路領域110において、シール領域52aの配置された一部とシール領域52aより内側の他部において、ダミー着色層dCfの存否に基づく段差が生じて基板間ギャップが異なる事態を防止することができる。その結果、より容易に且つ精度良くセルギャップの制御を行うことが可能となる。尚、このようなダミー着色層dCfの構成は、図3から図6を参照して説明したような対向基板20側の構成に適用させることもできる。   Here, the liquid crystal 50 is sealed between the counter substrate 20 and the TFT array substrate 10 inside the sealing region 52a where the sealing material 52 is formed. Therefore, as described above, by extending the dummy colored layer dCf to the inside of the seal region 52a, in the peripheral circuit region 110, a part where the seal region 52a is disposed and another part inside the seal region 52a. In FIG. 5, it is possible to prevent a situation in which the step difference based on the presence or absence of the dummy colored layer dCf is generated and the gap between the substrates is different. As a result, the cell gap can be controlled more easily and accurately. Such a configuration of the dummy colored layer dCf can also be applied to the configuration on the counter substrate 20 side as described with reference to FIGS.

従って、本変形例においても、既に説明したような対向基板20側にダミー着色層dCfが設けられる場合と同様の効果を得ることが可能である。   Therefore, also in this modification, it is possible to obtain the same effect as the case where the dummy colored layer dCf is provided on the counter substrate 20 side as already described.

次に、本実施形態に対する他の変形例について説明する。ダミー着色層dCfを、上述したようにシール領域52aに配置するのに加えて、上下導通部106aにも配置するようにしてもよい。   Next, another modified example of the present embodiment will be described. In addition to the dummy colored layer dCf being disposed in the seal region 52a as described above, the dummy colored layer dCf may also be disposed in the vertical conduction portion 106a.

図9は、上下導通部に着目しその主要な構成を概略的に示す部分拡大平面図であり、図10は、図9におけるF−F’線に沿う断面部分の構成を示す断面図である。   FIG. 9 is a partially enlarged plan view schematically showing the main configuration focusing on the vertical conduction portion, and FIG. 10 is a cross-sectional view showing the configuration of the cross-sectional portion along the line FF ′ in FIG. .

図1を参照して説明したように、上下導通部106aは、例えば対向基板20の4つのコーナー部に対し、これに対応するシール領域52aの角部に配置される。図10に示すように、上下導通部106aには、TFTアレイ基板10側に上下導通端子106が配置されると共に、TFTアレイ基板10及び対向基板20間に上下導通材57が配置される。上下導通部106aでは、上下導通端子106と、対向基板20側に例えばベタ状に上下導通部106aにまで形成された対向電極21とが、上下導通材57を介して電気的に接続される。   As described with reference to FIG. 1, the vertical conduction portions 106 a are arranged at the corner portions of the seal region 52 a corresponding to the four corner portions of the counter substrate 20, for example. As shown in FIG. 10, in the vertical conduction portion 106 a, the vertical conduction terminal 106 is disposed on the TFT array substrate 10 side, and the vertical conduction member 57 is disposed between the TFT array substrate 10 and the counter substrate 20. In the vertical conduction part 106 a, the vertical conduction terminal 106 and the counter electrode 21 formed on the counter substrate 20 side, for example, in a solid shape up to the vertical conduction part 106 a, are electrically connected via the vertical conduction member 57.

ダミー着色層dCfは、上下導通部106aにおいて対向基板20上に、例えば図9に示すように上下導通部106aの平面形状に対応するパターンで、複数の着色層Cfのうち少なくとも一の着色層Cfを模擬して、着色層Cfと同一の層に形成される。尚、図10において、上下導通部106aにおいて、ダミー着色層dCfを埋め込んで、その上層側に絶縁膜24が形成され、この絶縁膜24上に対向電極21が形成される。   The dummy colored layer dCf is a pattern corresponding to the planar shape of the vertical conduction part 106a on the counter substrate 20 in the vertical conduction part 106a as shown in FIG. 9, for example, and is at least one colored layer Cf among the plurality of colored layers Cf. Is formed in the same layer as the colored layer Cf. In FIG. 10, the dummy colored layer dCf is embedded in the vertical conduction portion 106 a, the insulating film 24 is formed on the upper layer side, and the counter electrode 21 is formed on the insulating film 24.

よって、上下導通部106aにおいても、シール領域52aと同様に、画像表示領域10aにおける基板間ギャップに対して上下導通部106aにおける基板間ギャップを同程度の値に近づけることが可能となる。従って、上下導通材57の径r0を、シール領域52aにおけるギャップ材56(図4参照)と同程度とし、画像表示領域10aにおける基板間ギャップに対して異ならせる必要が無くなり、より精度良くセルギャップの制御を行うことができる。   Therefore, also in the vertical conduction part 106a, similarly to the seal area 52a, the inter-substrate gap in the vertical conduction part 106a can be made close to the same value as the inter-substrate gap in the image display area 10a. Accordingly, the diameter r0 of the vertical conduction member 57 is set to be approximately the same as that of the gap member 56 (see FIG. 4) in the seal region 52a, and it is not necessary to make it different from the inter-substrate gap in the image display region 10a. Can be controlled.

尚、上下導通部106aについても、シール領域52aと同様に対向基板20側に加えて若しくは代えて、TFTアレイ基板10側にダミー着色層dCfが配置されるようにしてもよい。   Note that the dummy colored layer dCf may be disposed on the TFT array substrate 10 side in addition to or in place of the counter substrate 20 side as well as the seal region 52a in the vertical conduction portion 106a.

次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図11は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 11 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 11, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

尚、図11を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 11, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention can be applied to a reflective liquid crystal device (LCOS) or the like.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

本実施形態に係る液晶装置の概略的な平面図である。1 is a schematic plan view of a liquid crystal device according to an embodiment. 図1のH−H'線断面図である。It is the HH 'sectional view taken on the line of FIG. 図1において点線A0で囲まれた部分における、対向基板側の主要な構成要素の配置関係を概略的に示す部分拡大平面図である。FIG. 2 is a partial enlarged plan view schematically showing an arrangement relationship of main components on the counter substrate side in a portion surrounded by a dotted line A0 in FIG. 図3のA−A’線に沿う断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part which follows the A-A 'line of FIG. 比較例の構成について図4に対応する断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part corresponding to FIG. 4 about the structure of a comparative example. 図3のB−B’線に沿う断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part which follows the B-B 'line | wire of FIG. 図1において点線B0で囲まれた部分における、TFTアレイ基板側の主要な構成要素の配置関係を概略的に示す部分拡大平面図である。FIG. 2 is a partially enlarged plan view schematically showing an arrangement relationship of main components on the TFT array substrate side in a portion surrounded by a dotted line B0 in FIG. 図7のC−C’線に沿う断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part which follows the C-C 'line of FIG. 上下導通部に着目しその主要な構成を概略的に示す部分拡大平面図である。It is a partial enlarged plan view which pays attention to an up-and-down conduction part and shows roughly the main composition. 図9におけるF−F’線に沿う断面部分の構成を示す断面図である。It is sectional drawing which shows the structure of the cross-sectional part which follows the F-F 'line | wire in FIG. 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which a liquid crystal device is applied.

符号の説明Explanation of symbols

10…TFTアレイ基板、10a…画像表示領域、20…対向基板、52a…シール領域、52…シール材、56…ギャップ材、Cf…着色層、dCf…ダミー着色層   DESCRIPTION OF SYMBOLS 10 ... TFT array substrate, 10a ... Image display area, 20 ... Counter substrate, 52a ... Seal area, 52 ... Seal material, 56 ... Gap material, Cf ... Colored layer, dCf ... Dummy colored layer

Claims (7)

一対の基板と、
前記一対の基板間のギャップを制御するギャップ材を含み、前記一対の基板を互いに貼り合せるシール材と、
前記シール材の内側の画素領域に形成され、互いに異なる色を有する複数の着色層と、
前記複数の着色層と同一層に、前記一対の基板の一方の基板の第1辺及び前記第1辺と交差する第2辺に沿って配列され、前記シール材と重なるように形成された複数のダミー着色層と、
前記シール材よりも少なくとも一部が内側に設けられ、前記一方の基板の前記第1辺及び前記第2辺に沿ってそれぞれ設けられた周辺回路とを備え、
前記複数のダミー着色層は、前記周辺回路と重なるように、それぞれ前記シール材と重なる位置から前記シール材の内側へ延在されていることを特徴とする電気光学装置。
A pair of substrates;
A seal member the comprises a gap material for controlling the gap between the pair of substrates, bonding the pair of substrates to each other,
A plurality of colored layers formed in the pixel region inside the sealing material and having different colors;
A plurality of layers formed on the same layer as the plurality of colored layers along a first side of one of the pair of substrates and a second side intersecting the first side so as to overlap the sealing material. A dummy colored layer of
A peripheral circuit provided at least partially inside the sealing material and provided along the first side and the second side of the one substrate, respectively.
The electro-optical device, wherein the plurality of dummy colored layers extend from the position overlapping the sealing material to the inside of the sealing material so as to overlap the peripheral circuit .
前記複数のダミー着色層より上層側に、少なくとも前記シール材と重なるように形成された絶縁膜を備え、
前記絶縁膜の上層側表面における、前記複数のダミー着色層の膜厚に基づいて生じる段差が緩和されるように、前記複数のダミー着色層間の間隔が調整される
ことを特徴とする請求項1に記載の電気光学装置。
Wherein the upper layer side than the plurality of dummy colored layer comprises a formed insulating film so as to overlap with at least the sealing material,
Claim 1, wherein the upper surface of the insulating film, so step formed on the basis of the thickness of the plurality of dummy colored layer is relaxed, the interval of the plurality of dummy colored layers, characterized in that it is adjusted The electro-optical device according to 1.
前記絶縁膜は、前記画素領域から前記シール材と重なる領域に前記複数の着色層及び前記複数のダミー着色層を埋め込んで連続的に形成されることを特徴とする請求項2に記載の電気光学装置。 3. The electro-optic according to claim 2, wherein the insulating film is continuously formed by embedding the plurality of colored layers and the plurality of dummy colored layers in a region overlapping the sealing material from the pixel region. apparatus. 前記複数のダミー着色層は、前記シール材が設けられた領域の面積に対する、前記複数のダミー着色層の全ての配置面積及び前記複数のダミー着色層間の間隔に係る隙間の全ての面積の各々の割合が夫々50%程度となるように形成されることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。 Each of the plurality of dummy colored layers has a total area of the plurality of dummy colored layers and a total area of the gaps related to the interval between the plurality of dummy colored layers with respect to the area of the region where the sealing material is provided . 4. The electro-optical device according to claim 1, wherein the electro-optical device is formed to have a ratio of about 50%. 5. 前記ダミー着色層の膜厚と前記複数のダミー着色層間の間隔との比が1:1となるように形成されることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。 5. The electro-optical device according to claim 1, wherein a ratio between a thickness of the dummy colored layer and a distance between the plurality of dummy colored layers is 1: 1. apparatus. 前記画素領域の周辺において、前記一対の基板間の電気的な導通を行うための上下導通部に形成された上下導通材を備え、
前記ダミー着色層は、前記上下導通部形成される
ことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
In the periphery of the pixel region, a vertical conduction member formed in a vertical conduction part for performing electrical conduction between the pair of substrates,
The dummy colored layer, an electro-optical device according to any one of claims 1 5, characterized in that formed in the vertical conducting portion.
請求項1から6のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2008002903A 2008-01-10 2008-01-10 Electro-optical device and electronic apparatus Expired - Fee Related JP5309568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008002903A JP5309568B2 (en) 2008-01-10 2008-01-10 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002903A JP5309568B2 (en) 2008-01-10 2008-01-10 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009163168A JP2009163168A (en) 2009-07-23
JP5309568B2 true JP5309568B2 (en) 2013-10-09

Family

ID=40965813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002903A Expired - Fee Related JP5309568B2 (en) 2008-01-10 2008-01-10 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5309568B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678200B (en) * 2017-10-26 2021-03-30 惠科股份有限公司 Display panel

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04350626A (en) * 1991-05-28 1992-12-04 Citizen Watch Co Ltd Structure of liquid crystal display panel
JPH0534682A (en) * 1991-08-02 1993-02-12 Nec Corp Color liquid crystal display element
JPH0547925U (en) * 1991-11-29 1993-06-25 京セラ株式会社 Color liquid crystal display element
JPH0720487A (en) * 1993-06-30 1995-01-24 Hitachi Ltd Liquid crystal display element
JP3210791B2 (en) * 1993-11-30 2001-09-17 京セラ株式会社 Method for manufacturing color liquid crystal display device
JP3523901B2 (en) * 1994-04-14 2004-04-26 シチズン時計株式会社 Color liquid crystal display panel
JPH0996716A (en) * 1995-09-29 1997-04-08 Toshiba Corp Color filter substrate
JP3879144B2 (en) * 1996-06-05 2007-02-07 凸版印刷株式会社 Color filter
JP3533846B2 (en) * 1996-09-25 2004-05-31 凸版印刷株式会社 Micro lens substrate
JP4512976B2 (en) * 2003-12-10 2010-07-28 日本電気株式会社 Liquid crystal display
KR100964797B1 (en) * 2003-12-23 2010-06-21 엘지디스플레이 주식회사 Liquid Crystal Display Device and the fabrication method thereof

Also Published As

Publication number Publication date
JP2009163168A (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5589359B2 (en) Electro-optical device and electronic apparatus
JP5211985B2 (en) Electro-optical device and electronic apparatus
US7916247B2 (en) Electro-optic device, and electronic apparatus including the same
JP5621283B2 (en) Electro-optical device and electronic apparatus
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP5104176B2 (en) Electro-optical device and electronic apparatus
JP5187067B2 (en) Electro-optical device and electronic apparatus
JP5396905B2 (en) Electro-optical device and electronic apparatus
JP2008241974A (en) Electrooptical device and electronic equipment
JP5292969B2 (en) Electro-optical device and electronic apparatus including the same
JP2010044182A (en) Method for manufacturing electro-optical apparatus, electro-optical apparatus and electronic device
JP5309568B2 (en) Electro-optical device and electronic apparatus
JP2008058864A (en) Electrooptical device and electronic equipment
JP2011191475A (en) Electro-optic device and method for manufacturing the same, and electronic equipment
JP5532944B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2009122305A (en) Liquid crystal device and electronic device
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP5104156B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP5804113B2 (en) Electro-optical device and electronic apparatus
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP5182138B2 (en) Electro-optical device and electronic apparatus
JP2011180524A (en) Electro-optical device and electronic equipment
JP2010060901A (en) Electro-optical device and electronic apparatus
JP2009025330A (en) Liquid crystal device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees