JP5306421B2 - Multi video output device - Google Patents
Multi video output device Download PDFInfo
- Publication number
- JP5306421B2 JP5306421B2 JP2011157159A JP2011157159A JP5306421B2 JP 5306421 B2 JP5306421 B2 JP 5306421B2 JP 2011157159 A JP2011157159 A JP 2011157159A JP 2011157159 A JP2011157159 A JP 2011157159A JP 5306421 B2 JP5306421 B2 JP 5306421B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- video signal
- signal
- resolution
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
Description
本発明の実施形態は、解像度の異なるビデオ信号が圧縮された圧縮信号をデコードし、それぞれの解像度のビデオ信号を互いに異なる出力チャンネルから出力するマルチ映像出力装置に関する。 Embodiments described herein relate generally to a multi-video output apparatus that decodes compressed signals obtained by compressing video signals having different resolutions, and outputs video signals having different resolutions from different output channels.
標準解像度(Standard Definition:SD)映像信号を高解像度(High Definition:HD)で放送しようとする場合、SD映像信号を、変換器でアップコンバートして高解像度に変換する。このとき、変換器での処理時間分だけ、アップコンバート後の信号に遅延が生じる。そのため、HD映像信号と、アップコンバート後の信号とをシームレスに繋いで放送するには、SD映像データを、上記処理時間分だけ、HD映像データよりも早く映像出力装置へ供給する必要がある。 When a standard definition (SD) video signal is to be broadcast at a high resolution (HD), the SD video signal is up-converted by a converter and converted to a high resolution. At this time, the signal after the up-conversion is delayed by the processing time in the converter. Therefore, in order to seamlessly connect the HD video signal and the signal after the up-conversion, it is necessary to supply the SD video data to the video output device earlier than the HD video data by the above processing time.
SD映像データの映像出力装置への供給を、HD映像データの映像出力装置への供給よりも早めようとする場合、放送スケジュールに上記処理時間を考慮して、自動番組送出制御部(APC)のプレイリストを作成しなければならず、制御が煩雑になるという問題がある。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合、個々の解像度毎に映像信号の供給タイミングを考慮しなくてはならない。 When the supply of SD video data to the video output device is to be made earlier than the supply of HD video data to the video output device, the automatic program transmission control unit (APC) considers the processing time in the broadcast schedule. There is a problem that a playlist has to be created and the control becomes complicated. In other words, when the resolution differs before and after the video signal connection point, the video signal supply timing must be taken into consideration for each resolution.
なお、HD映像信号を標準解像度で放送しようとする場合も同様であり、HD映像信号を標準解像度へダウンコンバートする処理時間分だけ、ダウンコンバート後の信号に遅延が生じる。そのため、SD映像信号と、ダウンコンバート後の信号とをシームレスに繋いで放送するには、放送スケジュールに変換器での処理時間を考慮したプレイリストを作成しなければならず、制御が煩雑になるという問題がある。 The same applies to the case where the HD video signal is to be broadcast at the standard resolution, and the signal after the down-conversion is delayed by the processing time for down-converting the HD video signal to the standard resolution. Therefore, in order to seamlessly connect the SD video signal and the down-converted signal for broadcasting, it is necessary to create a playlist in consideration of the processing time in the converter in the broadcast schedule, and the control becomes complicated. There is a problem.
以上のように、従来の映像出力装置では、映像信号の解像度を変換する際に遅延が生じ、この遅延を解消するには煩雑な制御が必要であるという問題がある。 As described above, the conventional video output apparatus has a problem that a delay occurs when converting the resolution of the video signal, and complicated control is required to eliminate this delay.
そこで、目的は、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することにある。 Accordingly, an object of the present invention is to provide a multi-video output apparatus that can eliminate a delay that occurs when converting resolution without complicated control.
実施形態によれば、第1の出力チャンネルへ高解像度映像信号を出力し、第2の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置は、受信回路、第1及び第2のデコーダ、第1及び第2のバッファ、変換部、第1及び第2の出力部及び制御部を具備する。受信回路は、高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する。第1のデコーダは、前記受信回路から供給される前記第1の圧縮データをデコードし、高解像度映像信号を作成する。第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する。第2のデコーダは、前記受信回路から供給される前記第2の圧縮データをデコードし、標準解像度映像信号を作成する。第2のバッファは、前記第2の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する。変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする。第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する。第2の出力部は、前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のバッファから遅れて読み出された標準解像度映像信号とを前記第2の出力チャンネルへ出力する。制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する。 According to the embodiment, a multi-video output device that outputs a high-resolution video signal to a first output channel and outputs a standard-resolution video signal to a second output channel includes a receiving circuit, first and second decoders, First and second buffers, a conversion unit, first and second output units, and a control unit are provided. The receiving circuit includes a first compressed data in which a high-resolution video signal is compressed, and a second compressed data which is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. Data is received, and the first compressed data and the second compressed data are separated and output. The first decoder decodes the first compressed data supplied from the receiving circuit to create a high-resolution video signal. The first buffer, when outputting a signal to the first output channel, holds the high resolution video signal created by the first decoder, and the held high resolution video signal by a specified delay amount. When outputting with a delay and outputting a signal to the second output channel, the generated high-resolution video signal is output without delay. The second decoder decodes the second compressed data supplied from the receiving circuit to create a standard resolution video signal. When the second buffer outputs a signal to the second output channel, the second buffer holds the standard resolution video signal created by the second decoder, and the held standard resolution video signal is a specified delay amount. When outputting with a delay and outputting a signal to the first output channel, the created standard resolution video signal is output without delay. When outputting a signal to the first output channel, the conversion unit up-converts the standard resolution video signal supplied from the second buffer without delay to a high resolution, and sends the signal to the second output channel. When outputting, the high-resolution video signal read without delay from the first buffer is down-converted to standard resolution. When outputting a signal to the first output channel, the first output unit outputs the high-resolution video signal read out from the first buffer and the signal after the up-conversion to the first output channel. Output to the output channel. When outputting a signal to the second output channel, the second output unit outputs the down-converted signal and the standard resolution video signal read out from the second buffer after the second conversion. Output to the output channel. When outputting a signal to the first output channel, the control unit designates, as the delay amount, a processing time required for the up-conversion to the first buffer, and outputs a signal to the second output channel. Is output as the delay amount for the second buffer.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施形態に係るマルチ映像出力装置10の機能構成を示すブロック図である。図1に示すマルチ映像出力装置10は、例えば、ビデオサーバ内に設けられ、ビデオサーバに設けられるメモリと、イーサネット(登録商標)等により接続する。マルチ映像出力装置10は、メモリから読み出される映像データを受信する。ここで、映像データは、高解像度(High Definition:HD)映像信号がエンコードされたHD映像データと、標準解像度(Standard Definition:SD)映像信号がエンコードされたSD映像データとが、放送スケジュールに従った順序で配列されて成る。HD映像データには、1080iに準拠したデータと、720pに準拠したデータとが含まれる。以下では、1080iに準拠したデータをHD映像データ1と称し、720pに準拠したデータをHD映像データ2と称する。
(First embodiment)
FIG. 1 is a block diagram showing a functional configuration of a
マルチ映像出力装置10は、受信回路11、第1のデコーダ12、第2のデコーダ13、第1のバッファ14、第2のバッファ15、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19、第2の出力切替部110及び制御部111を具備する。
The
受信回路11は、供給される映像データに対して受信処理を施し、映像データを装置内の形式に応じたデータに変換する。受信回路11は、異なる解像度の映像データが連続して供給される場合、各解像度の映像データを異なるデコーダへ出力する。
The
第1のデコーダ12は、受信回路11から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。例えば、第1のデコーダ12は、HD映像データ1が供給された場合、HD映像データ1のエンコード方式に応じた方式で供給されたHD映像データ1をデコードし、HD映像信号1を作成する。また、第1のデコーダ12は、HD映像データ2が供給された場合、HD映像データ2のエンコード方式に応じた方式でHD映像データ2をデコードし、HD映像信号2を作成する。第1のデコーダ12は、SD映像データが供給された場合、SD映像データのエンコード方式に応じた方式でSD映像データをデコードし、SD映像信号を作成する。
The
第1のデコーダ12は、デコード処理により作成した映像信号を第1のバッファ14へ出力する。
The
第2のデコーダ13は、第1のデコーダ12と同様に、受信回路11から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第2のデコーダ13は、デコード処理により作成した映像信号を第2のバッファ15へ出力する。
Similar to the
第1のバッファ14は、第1のデコーダ12からの映像信号を保持する。第1のバッファ14は、制御部111からの第1の読出し制御に従って、保持する映像信号を第1及び第2の切替部16,17へ出力する。
The
第2のバッファ15は、第2のデコーダ13からの映像信号を保持する。第2のバッファ15は、制御部111からの第2の読出し制御に従って、保持する映像信号を第1及び第2の切替部16,17へ出力する。
The
第1の切替部16は、第1のバッファ14からの映像信号と、第2のバッファ15からの映像信号とのうちいずれかを、制御部111からの第1の切替制御に従って選択的に、第1及び第2の出力切替部19,110へ出力する。
The
第2の切替部17は、第1のバッファ14からの映像信号と、第2のバッファ15からの映像信号とのうちいずれかを、制御部111からの第2の切替制御に従って、変換部18へ選択的に出力する。
The
変換部18は、第2の切替部17から映像信号が供給されると、制御部111からの指示制御に従い、供給された映像信号に対して、アップコンバート、ダウンコンバート又はクロスコンバートを行う。変換部18は、変換処理後の信号を、第1及び第2の出力切替部19,110へ出力する。
When the video signal is supplied from the
第1の出力切替部19は、HD映像信号1を出力するための第1の出力チャンネルと接続する。第1の出力切替部19は、第1の切替部16からの映像信号と、変換部18からの映像信号とを受け取る。第1の出力切替部19は、受け取った映像信号の出力を、制御部111からの第1の出力制御に従ったタイミングで切り替える。これにより、第1の出力チャンネルには、HD映像信号1がシームレスに出力されることとなる。
The first
第2の出力切替部110は、SD映像信号を出力するための第2の出力チャンネルと接続する。第2の出力切替部110は、第1の切替部16からの映像信号と、変換部18からの映像信号とを受け取る。第2の出力切替部110は、受け取った映像信号の出力を、制御部111からの第2の出力制御に従ったタイミングで切り替える。これにより、第2の出力チャンネルには、SD映像信号がシームレスに出力されることとなる。
The second
制御部111は、例えばマイクロプロセッサからなるCPU(Central Processing Unit)を備えたもので、第1のバッファ14、第2のバッファ15、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19及び第2の出力切替部110の制御を行う。
The
以下、放送局内に設置されるビデオサーバを例に、制御部111の動作を説明する。図2は、放送局の機能構成の例を示す図である。図2に示すように、放送局内には、ビデオサーバ100、自動番組送出制御部(APC)200及び局内時計201が設置される。APC200は、放送スケジュールに基づいて作成されたプレイリストを参照し、局内時計201により示される時刻が、プレイリストに記載される時刻に達すると、その時刻に再生すべき番組素材を再生するように、ビデオサーバ100に対して指示を出す。
Hereinafter, the operation of the
ビデオサーバ100に設置される再生制御部30は、APC200からの指示に応じて、メモリ20から映像データを読み出す。再生制御装置30は、マルチ映像出力装置10に対して、読み出した映像データを再生するように再生制御を行う。このとき、再生制御部30からの再生制御により、メモリ20から読み出された映像データの解像度、及び、映像信号を出力する出力チャンネルが通知される。
The
制御部111は、メモリ20から読み出された映像データが、通知された出力チャンネルから出力されるように、第1及び第2のバッファ14,15に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。
The
次に、以上のように構成されたマルチ映像出力装置10による映像信号の出力処理を説明する。
Next, video signal output processing by the
図3は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 3 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the first output channel. It is a schematic diagram shown.
まず、第1のデコーダ12は、HD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ12は、作成したHD映像信号1を第1のバッファ14へ出力する。図3によれば、1フレーム目から3フレーム目まで、第1のデコーダ12からHD映像信号1が出力される。
First, the
第2のデコーダ13は、SD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ13は、作成したSD映像信号を第2のバッファ15へ出力する。図3によれば、4フレーム目から9フレーム目まで、第2のデコーダ13からSD映像信号が出力される。
The
制御部111は、HD映像信号1とSD映像信号とを第1の出力チャンネルから出力する旨の再生制御を受けると、SD映像信号をアップコンバートするように、変換部18に対して指示制御を行う。
When the
制御部111は、SD映像信号をアップコンバートするのにかかる処理時間分である2フレーム分だけ遅らせてHD映像信号1を読み出すように、第1のバッファ14に対して第1の読出し制御を行う。また、制御部111は、SD映像信号を受信後すぐに読み出すように、第2のバッファ15に対して第2の読出し制御を行う。
The
第1のバッファ14は、第1の読出し制御に従って、2フレームだけ遅らせた3フレーム目から5フレーム目で、HD映像信号1を第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、4フレーム目から9フレーム目で、SD映像信号を第1及び第2の切替部16,17へ出力する。
The
制御部111は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、SD映像信号を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を変換部18へ出力する。
The
変換部18は、第2の切替部17からのSD映像信号をアップコンバートし、6フレーム目から11フレーム目で、アップコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、アップコンバートによりかかる処理時間は2フレームである。
The
制御部111は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部111は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、アップコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。
In accordance with the first output control, the first
このように、第1のバッファ14からHD映像信号1を読み出すタイミングを2フレームだけ遅らせているため、3フレーム目から5フレーム目までのHD映像信号1と、6フレーム目から11フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、アップコンバートされるSD映像データが、HD映像データ1よりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりアップコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
As described above, since the timing for reading the HD video signal 1 from the
図4は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第2の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 4 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the second output channel. It is a schematic diagram shown.
まず、第1のデコーダ12は、HD映像データ1をデコードし、デコードにより作成されたHD映像信号1を第1のバッファ14へ出力する。図4によれば、1フレーム目から3フレーム目まで、第1のデコーダ12からHD映像信号1が出力される。
First, the
第2のデコーダ13は、SD映像データをデコードし、デコードにより作成されたSD映像信号を第2のバッファ15へ出力する。図4によれば、4フレーム目から9フレーム目まで、第2のデコーダ13からSD映像信号が出力される。
The
制御部111は、HD映像信号1とSD映像信号とを第2の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1をダウンコンバートするように、変換部18に対して指示制御を行う。
When the
制御部111は、HD映像信号1をダウンコンバートするのにかかる処理時間分である2フレーム分だけ遅らせてSD映像信号を読み出すように、第2のバッファ15に対して第2の読出し制御を行う。また、制御部111は、HD映像信号1を受信後すぐに読み出すように、第1のバッファ14に対して第1の読出し制御を行う。
The
第1のバッファ14は、第1の読出し制御に従って、1フレーム目から3フレーム目で、HD映像信号1を第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、SD映像信号を2フレームだけ遅らせた6フレーム目から11フレーム目で、第1及び第2の切替部16,17へ出力する。
The
制御部111は、SD映像信号を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、HD映像信号1を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を変換部18へ出力する。
The
変換部18は、第2の切替部17からのHD映像信号1をダウンコンバートし、3フレーム目から5フレーム目で、ダウンコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、ダウンコンバートによりかかる処理時間は2フレームである。
The
制御部111は、変換部18からの信号の後に、第1の切替部16からのSD映像信号を出力するように、第2の出力切替部110に対して第2の出力制御を行う。また、制御部111は、信号を出力しないように、第1の出力切替部19に対して第1の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、信号を出力しない。第2の出力制御部110は、第2の出力制御に従い、ダウンコンバート後の信号の後に、SD映像信号を出力するように、接続を切り替える。
The first
このように、第2のバッファ15からSD映像信号を読み出すタイミングを2フレームだけ遅らせているため、3フレーム目から5フレーム目までのダウンコンバート後の信号と、6フレーム目から11フレーム目までのSD映像信号とをシームレスに繋げて出力することが可能となる。従来では、ダウンコンバートされるHD映像データ1が、SD映像データよりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりダウンコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
Since the timing for reading the SD video signal from the
なお、図3と図4の例を別々に説明したが、同時に行うようにしてもよい。その場合、変換部18は、パイプライン的にダウンコンバートとアップコンバートとを行う。すなわち、変換部18は、1フレーム目から3フレーム目まではHD映像信号1を受信してダウンコンバートを行い、4フレーム目から9フレーム目まではSD映像信号を受信してアップコンバートを行う。ダウンコンバートされた信号は3フレーム目から5フレーム目まで出力され、アップコンバートされた信号は6フレーム目から11フレーム目まで出力される。このようにして、第1の出力チャンネルからはHD映像信号が出力され、第2の出力チャンネルからはSD映像信号が出力されるため、両方のチャンネルから継続的に映像信号を出力することができる。
In addition, although the example of FIG. 3 and FIG. 4 was demonstrated separately, you may make it carry out simultaneously. In that case, the
図5は、HD映像データ1とHD映像データ2とが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
FIG. 5 shows a video signal output from each component when HD video data 1 and
まず、第1のデコーダ12は、HD映像データ1をデコードし、デコードにより作成されたHD映像信号1を、1フレーム目から3フレーム目で第1のバッファ14へ出力する。
First, the
第2のデコーダ13は、HD映像データ2をデコードし、デコードにより作成されたHD映像信号2を、4フレーム目から9フレーム目で第2のバッファ15へ出力する。
The
制御部111は、HD映像信号1とHD映像信号2とを第1の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号2をクロスコンバートするように、変換部18に対して指示制御を行う。
When receiving control for outputting the HD video signal 1 and the
制御部111は、HD映像信号2をクロスコンバートするのにかかる処理時間分である1フレーム分だけ遅らせてHD映像信号1を読み出すように、第1のバッファ14に対して第1の読出し制御を行う。また、制御部111は、HD映像信号2を受信後すぐに読み出すように、第2のバッファ15に対して第2の読出し制御を行う。
The
第1のバッファ14は、第1の読出し制御に従って、HD映像信号1を1フレームだけ遅らせた2フレーム目から4フレーム目で、第1及び第2の切替部16,17へ出力する。第2のバッファ15は、第2の読出し制御に従って、SD映像信号を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。
The
制御部111は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部111は、HD映像信号2を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号2を変換部18へ出力する。
The
変換部18は、第2の切替部17からのHD映像信号2をクロスコンバートし、5フレーム目から10フレーム目で、クロスコンバート後の信号を第1及び第2の出力切替部19,110へ出力する。ここで、クロスコンバートによりかかる処理時間は1フレームである。
The
制御部111は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部111は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。
The first
このように、第1のバッファ14からHD映像信号1を読み出すタイミングを1フレームだけ遅らせているため、2フレーム目から4フレーム目までのHD映像信号1と、5フレーム目から10フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、クロスコンバートされるHD映像データ2が、HD映像データ1よりも先にマルチ映像出力装置10へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置10は、制御部111の制御によりクロスコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合でも、個々の解像度毎に映像信号の供給タイミングを考慮しなくてよい。
Since the timing for reading the HD video signal 1 from the
以上のように、第1の実施形態では、マルチ映像出力装置10の制御部111により、第1及び第2のバッファ14,15から映像信号を読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをAPCにより制御する必要はない。つまり、マルチ映像出力装置10へ映像データが供給されるタイミングは、第1及び第2の出力切替部19,110で映像信号を切り替えるタイミングと同じで良いこととなる。
As described above, in the first embodiment, the
また、第1の実施形態では、マルチ映像出力装置10の制御部111により、第1及び第2のバッファ14,15から映像信号を読み出すタイミングを制御するため、第1及び第2のバッファ14,15にどのような解像度の映像信号が入力されても、早急に対応することが可能となる。また、第1及び第2のバッファ14,15に供給される映像信号の解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
In the first embodiment, the
したがって、本実施形態に係るマルチ映像出力装置10によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
Therefore, according to the
(第2の実施形態)
図6は、第2の実施形態に係るマルチ映像出力装置40の機能構成を示すブロック図である。図6に示すマルチ映像出力装置40は、受信回路11、第1のバッファ41、第2のバッファ42、第1のデコーダ43、第2のデコーダ44、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19、第2の出力切替部110及び制御部45を具備する。
(Second Embodiment)
FIG. 6 is a block diagram illustrating a functional configuration of the
第1のバッファ41は、受信回路11から供給される映像データを保持する。第1のバッファ41は、制御部45からの第1の読出し制御に従って、保持する映像データを第1のデコーダ43へ出力する。
The
第2のバッファ42は、受信回路11から供給される映像データを保持する。第2のバッファ42は、制御部45からの第2の読出し制御に従って、保持する映像データを第2のデコーダ44へ出力する。
The second buffer 42 holds video data supplied from the receiving
第1のデコーダ43は、第1のバッファ41からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第1のデコーダ43は、デコード処理により作成した映像信号を第1及び第2の切替部16,17へ出力する。
The
第2のデコーダ44は、第2のバッファ42からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第2のデコーダ44は、デコード処理により作成した映像信号を第1及び第2の切替部16,17へ出力する。
The
制御部45は、例えばマイクロプロセッサからなるCPUを備えたもので、第1のバッファ41、第2のバッファ42、第1の切替部16、第2の切替部17、変換部18、第1の出力切替部19及び第2の出力切替部110の制御を行う。
The
制御部45は、メモリから読み出された映像データが、指定された出力チャンネルから出力されるように、第1及び第2のバッファ41,42に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。
The
次に、以上のように構成されたマルチ映像出力装置40による映像信号の出力処理を説明する。また、デコーダの遅延はないものとして説明する。
Next, video signal output processing by the
図7は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 7 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the first output channel. It is a schematic diagram shown.
まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるSD映像データを保持する。
First, the
このとき、制御部45は、SD映像信号をアップコンバートするのにかかる処理時間分である2フレームに相当する時間分だけ遅らせてHD映像データ1を読み出すように、第1のバッファ41に対して第1の読出し制御を行う。また、制御部111は、SD映像データを受信後すぐに読み出すように、第2のバッファ42に対して第2の読出し制御を行う。
At this time, the
第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を2フレームだけ遅らせた3フレーム目から、第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、SD映像データを4フレーム目から第2のデコーダ44へ出力する。
The
第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を3フレーム目から5フレーム目で第1及び第2の切替部16,17へ出力する。
The
第2のデコーダ44は、第2のバッファ42からのSD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ44は、作成したSD映像信号を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。
The
制御部45は、HD映像信号1とSD映像信号とを第1の出力チャンネルから出力する旨の再生制御を受けると、SD映像信号をアップコンバートするように、変換部18に対して指示制御を行う。
When the
制御部45は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、SD映像信号を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を変換部18へ出力する。
The
変換部18は、第2の切替部17からのSD映像信号をアップコンバートし、アップコンバート後の信号を6フレーム目から11フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、アップコンバートによりかかる処理時間は2フレームである。
The
制御部45は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部45は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、アップコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。
In accordance with the first output control, the first
このように、第1のバッファ41からHD映像データ1を読み出すタイミングを2フレームに相当する時間分だけ遅らせているため、3フレーム目から5フレームまでのHD映像信号1と、6フレーム目から11フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。
Since the timing for reading the HD video data 1 from the
図8は、HD映像データ1とSD映像データとが連続してメモリから読み出され、これらが、第2の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 8 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the second output channel. It is a schematic diagram shown.
まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるSD映像データを保持する。
First, the
このとき、制御部45は、HD映像信号1をダウンコンバートするのにかかる処理時間分である2フレームに相当する時間分だけ遅らせてSD映像データを読み出すように、第2のバッファ42に対して第2の読出し制御を行う。また、制御部111は、HD映像データ1を受信後すぐに読み出すように、第1のバッファ41に対して第1の読出し制御を行う。
At this time, the
第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を1フレーム目から第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、SD映像データを2フレームだけ遅らせた6フレーム目から、第2のデコーダ44へ出力する。
The
第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を1フレーム目から3フレーム目で第1及び第2の切替部16,17へ出力する。
The
第2のデコーダ44は、第2のバッファ42からのSD映像データを受信し、受信したSD映像データをデコードし、SD映像信号を作成する。第2のデコーダ44は、作成したSD映像信号を6フレーム目から11フレーム目で第1及び第2の切替部16,17へ出力する。
The
制御部45は、HD映像信号1とSD映像信号とを第2の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1をダウンコンバートするように、変換部18に対して指示制御を行う。
When the
制御部45は、SD映像信号を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、HD映像信号1を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、SD映像信号を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びSD映像信号のうち、HD映像信号1を変換部18へ出力する。
The
変換部18は、第2の切替部17からのHD映像信号1をダウンコンバートし、ダウンコンバート後の信号を3フレーム目から5フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、ダウンコンバートによりかかる処理時間は2フレームである。
The
制御部45は、変換部18からの信号の後に、第1の切替部16からのSD映像信号を出力するように、第2の出力切替部110に対して第2の出力制御を行う。また、制御部45は、信号を出力しないように、第1の出力切替部19に対して第1の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、信号を出力しない。第2の出力制御部110は、第2の出力制御に従い、ダウンコンバート後の信号の後に、SD映像信号を出力するように、接続を切り替える。
The first
このように、第2のバッファ42からSD映像データを読み出すタイミングを2フレームに相当する時間分だけ遅らせているため、3フレーム目から5フレーム目までのダウンコンバート後の信号と、6フレーム目から11フレーム目までのSD映像信号とをシームレスに繋げて出力することが可能となる。 As described above, since the timing for reading the SD video data from the second buffer 42 is delayed by the time corresponding to 2 frames, the down-converted signal from the 3rd frame to the 5th frame and the 6th frame It is possible to seamlessly connect and output SD video signals up to the 11th frame.
図9は、HD映像データ1とHD映像データ2とが連続してメモリから読み出され、これらが、第1の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
FIG. 9 shows the video signal output from each component when the HD video data 1 and the
まず、第1のバッファ41は、受信回路11から供給されるHD映像データ1を保持する。第2のバッファ42は、受信回路11から供給されるHD映像データ2を保持する。
First, the
このとき、制御部45は、HD映像信号2をクロスコンバートするのにかかる処理時間分である1フレームに相当する時間分だけ遅らせてHD映像データ1を読み出すように、第1のバッファ41に対して第1の読出し制御を行う。また、制御部111は、HD映像データ2を受信後すぐに読み出すように、第2のバッファ42に対して第2の読出し制御を行う。
At this time, the
第1のバッファ41は、第1の読出し制御に従って、HD映像データ1を1フレームだけ遅らせた2フレーム目から第1のデコーダ43へ出力する。第2のバッファ42は、第2の読出し制御に従って、HD映像データ2を4フレーム目から第2のデコーダ44へ出力する。
The
第1のデコーダ43は、第1のバッファ41からのHD映像データ1を受信し、受信したHD映像データ1をデコードし、HD映像信号1を作成する。第1のデコーダ43は、作成したHD映像信号1を2フレーム目から4フレーム目で第1及び第2の切替部16,17へ出力する。
The
第2のデコーダ44は、第2のバッファ42からのHD映像データ2を受信し、受信したHD映像データ2をデコードし、HD映像信号2を作成する。第2のデコーダ44は、作成したHD映像信号2を4フレーム目から9フレーム目で第1及び第2の切替部16,17へ出力する。
The
制御部45は、HD映像信号1とHD映像信号2とを第1の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号2をクロスコンバートするように、変換部18に対して指示制御を行う。
When receiving the reproduction control to output the HD video signal 1 and the
制御部45は、HD映像信号1を第1及び第2の出力切替部19,110へ出力するように、第1の切替部16に対して第1の切替制御を行う。また、制御部45は、HD映像信号2を変換部18へ出力するように、第2の切替部17に対して第2の切替制御を行う。
The
第1の切替部16は、第1の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号1を第1及び第2の出力切替部19,110へ出力する。第2の切替部17は、第2の切替制御に従い、受信したHD映像信号1及びHD映像信号2のうち、HD映像信号2を変換部18へ出力する。
The
変換部18は、第2の切替部17からのHD映像信号2をクロスコンバートし、クロスコンバート後の信号を5フレーム目から10フレーム目で第1及び第2の出力切替部19,110へ出力する。ここで、クロスコンバートによりかかる処理時間は1フレームである。
The
制御部45は、第1の切替部16からのHD映像信号1の後に、変換部18からの信号を出力するように、第1の出力切替部19に対して第1の出力制御を行う。また、制御部45は、信号を出力しないように、第2の出力切替部110に対して第2の出力制御を行う。
The
第1の出力切替部19は、第1の出力制御に従い、HD映像信号1の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第2の出力制御部110は、第2の出力制御に従い、信号を出力しない。
The first
このように、第1のバッファ41からHD映像データ1を読み出すタイミングを1フレームに相当する時間分だけ遅らせているため、2フレーム目から4フレーム目までのHD映像データ1と、5フレーム目から10フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。
As described above, since the timing for reading the HD video data 1 from the
以上のように、第2の実施形態では、マルチ映像出力装置40の制御部45により、第1及び第2のバッファ41,42から映像データを読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをAPCにより制御する必要はない。つまり、マルチ映像出力装置40へ映像データが供給されるタイミングは、第1及び第2の出力切替部19,110で映像信号を切り替えるタイミングと同じで良いこととなる。
As described above, in the second embodiment, the
また、第2の実施形態では、マルチ映像出力装置40の制御部45により、第1及び第2のバッファ41,42から映像データを読み出すタイミングを制御するため、第1及び第2のバッファ41,42にどのような解像度の映像データが入力されても、早急に対応することが可能となる。また、第1及び第2のバッファ41,42に供給される映像データの解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
In the second embodiment, the
したがって、本実施形態に係るマルチ映像出力装置40によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
Therefore, according to the
なお、上記各実施形態では、第1及び第2の出力切替部19,110がそれぞれ第1及び第2の出力チャンネルと接続されている場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置10,40は、720pに準拠したHD映像信号2を出力するための第3の出力チャンネルと接続する第3の出力切替部112をさらに具備していても構わない。
In each of the above embodiments, the case where the first and second
制御部111は、HD映像信号1とHD映像信号2とを第3の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1とHD映像信号2とが第3の出力チャンネルから出力されるように、第1及び第2のバッファ14,15に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。
When the
また、制御部45は、HD映像信号1とHD映像信号2とを第3の出力チャンネルから出力する旨の再生制御を受けると、HD映像信号1とHD映像信号2とが第3の出力チャンネルから出力されるように、第1及び第2のバッファ41,42に対して第1及び第2の読出し制御を行い、第1及び第2の切替部16,17に対して第1及び第2の切替制御を行い、変換部18に対して指示制御を行い、第1及び第2の出力切替部19,110に対して第1及び第2の出力制御を行う。
Further, when the
また、上記各実施形態では、マルチ映像出力装置10,40が2つの系統を有する場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置10,40は、2つ以上の系統を具備する場合であっても同様に実施可能である。
In each of the above embodiments, the case where the
また、上記各実施形態では、マルチ映像出力装置10,40が一つの変換部18を具備する場合を例に説明したが、変換部を二つ以上具備している場合であっても同様に実施可能である。
In each of the above-described embodiments, the case where the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
10,40…マルチ映像出力装置、11…受信回路、12,43…第1のデコーダ、13,44…第2のデコーダ、14,41…第1のバッファ、15,42…第2のバッファ、16…第1の切替部、17…第2の切替部、18…変換部、19…第1の出力切替部、110…第2の出力切替部、111,25…制御部、20…メモリ、30…再生制御部、100…ビデオサーバ、200…APC、201…局内時計
DESCRIPTION OF
Claims (6)
高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する受信回路と、
前記受信回路から供給される前記第1の圧縮データをデコードし、高解像度映像信号を作成する第1のデコーダと、
前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する第1のバッファと、
前記受信回路から供給される前記第2の圧縮データをデコードし、標準解像度映像信号を作成する第2のデコーダと、
前記第2の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する第2のバッファと、
前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する第1の出力部と、
前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のバッファから遅れて読み出された標準解像度映像信号とを前記第2の出力チャンネルへ出力する第2の出力部と、
前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。 In a multi-video output device that outputs a high resolution video signal to a first output channel and outputs a standard resolution video signal to a second output channel,
Receiving video data including first compressed data in which a high-resolution video signal is compressed and second compressed data that is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. A receiving circuit for separating and outputting the first compressed data and the second compressed data;
A first decoder for decoding the first compressed data supplied from the receiving circuit and creating a high-resolution video signal;
When outputting a signal to the first output channel, the high-resolution video signal created by the first decoder is held, and the held high-resolution video signal is output after being delayed by a specified delay amount, A first buffer for outputting the created high resolution video signal without delay when outputting a signal to the second output channel;
A second decoder for decoding the second compressed data supplied from the receiving circuit and creating a standard resolution video signal;
When outputting a signal to the second output channel, the standard resolution video signal generated by the second decoder is held, and the held standard resolution video signal is output after being delayed by a specified delay amount, A second buffer for outputting the created standard resolution video signal without delay when outputting a signal to the first output channel;
When outputting a signal to the first output channel, when up-converting the standard resolution video signal supplied without delay from the second buffer to a high resolution and outputting the signal to the second output channel, A converter for down-converting the high-resolution video signal read from the first buffer without delay to a standard resolution;
When outputting a signal to the first output channel, a high-resolution video signal read delayed from the first buffer and the up-converted signal are output to the first output channel. The output of
In the case of outputting a signal to the second output channel, a second signal for outputting the down-converted signal and a standard resolution video signal read out from the second buffer to the second output channel. The output of
When a signal is output to the first output channel, a processing time required for the up-conversion is specified as the delay amount for the first buffer, and a signal is output to the second output channel. A multi-video output device comprising: a control unit that designates, as the delay amount, a processing time required for the down-conversion for the second buffer.
前記第1の圧縮データは、第1及び第2の高解像度圧縮データを含み、
前記第1の高解像度映像信号は、前記第1の出力チャンネルへ出力され、
前記受信回路は、前記第1の高解像度圧縮データと、前記第1の高解像度圧縮データと連続して供給される第2の高解像度圧縮データと、を含む映像データを受信し、前記第1の高解像度圧縮データと前記第2の高解像度圧縮データとを分離して出力し、
前記第1のデコーダは、前記受信回路から供給される前記第1の高解像度圧縮データをデコードし、第1の高解像度映像信号を作成し、
前記第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダで作成された第1の高解像度映像信号を保持し、前記保持した第1の高解像度映像信号を指定された遅延量だけ遅らせて出力し、
前記第2のデコーダは、前記受信回路から供給される前記第2の高解像度圧縮データをデコードし、第2の高解像度映像信号を作成し、
前記第2のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された第2の高解像度映像信号を遅延なく出力し、
前記変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のバッファから遅延なく読み出された第2の高解像度映像信号を第1の高解像度へクロスコンバートし、
前記第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファから遅れて読み出された第1の高解像度映像信号と、前記クロスコンバート後の信号とを前記第1の出力チャンネルへ出力し、
前記制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項1記載のマルチ映像出力装置。 The high resolution video signal includes first and second high resolution video signals,
The first compressed data includes first and second high resolution compressed data,
The first high-resolution video signal is output to the first output channel;
The receiving circuit receives video data including the first high-resolution compressed data and second high-resolution compressed data that is continuously supplied with the first high-resolution compressed data, Separating the high-resolution compressed data and the second high-resolution compressed data,
The first decoder decodes the first high-resolution compressed data supplied from the receiving circuit to create a first high-resolution video signal,
When the first buffer outputs a signal to the first output channel, the first buffer holds the first high-resolution video signal created by the first decoder, and holds the first high-resolution video signal. Is output after being delayed by the specified delay amount,
The second decoder decodes the second high-resolution compressed data supplied from the receiving circuit, creates a second high-resolution video signal,
When the second buffer outputs a signal to the first output channel, the second buffer outputs the second high-resolution video signal created by the second decoder without delay,
The converter, when outputting a signal to the first output channel, cross-converts the second high resolution video signal read from the second buffer without delay to the first high resolution,
When outputting a signal to the first output channel, the first output unit outputs the first high-resolution video signal read out from the first buffer and the signal after the cross conversion. Output to the first output channel;
The control unit, when outputting a signal to the first output channel, specifies a processing time for the cross conversion as the delay amount for the first buffer. The multi-video output device described.
高解像度映像信号が圧縮された第1の圧縮データと、前記第1の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第2の圧縮データと、を含む映像データを受信し、前記第1の圧縮データと前記第2の圧縮データとを分離して出力する受信回路と、
前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第1の圧縮データを保持し、前記保持した第1の圧縮データを指定された遅延量だけ遅らせて出力し、前記第2の出力チャンネルへ信号を出力する場合、前記供給される第1の圧縮データを遅延なく出力する第1のバッファと、
前記第1のバッファから遅れて供給される第1の圧縮データをデコードし、遅延有り高解像度映像信号を作成し、前記第1のバッファから遅延なく供給される第1の圧縮データをデコードし、遅延無し高解像度映像信号を作成する第1のデコーダと、
前記第2の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第2の圧縮データを保持し、前記保持した第2の圧縮データを指定された遅延量だけ遅らせて出力し、前記第1の出力チャンネルへ信号を出力する場合、前記供給された第2の圧縮データを遅延なく出力する第2のバッファと、
前記第2のバッファから遅れて供給される第2の圧縮データをデコードし、遅延有り標準解像度映像信号を作成し、前記第2のバッファから遅延なく供給される第2の圧縮データをデコードし、遅延無し標準解像度映像信号を作成する第2のデコーダと、
前記第1の出力チャンネルから信号を出力する場合、前記第2のデコーダから供給される遅延無し標準解像度映像信号を高解像度へアップコンバートし、前記第2の出力チャンネルから信号を出力する場合、前記第1のデコーダから供給される遅延無し高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコーダから供給される遅延有り高解像度映像信号と、前記アップコンバート後の信号とを前記第1の出力チャンネルへ出力する第1の出力部と、
前記第2の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第2のデコーダから供給される遅延有り標準解像度映像信号とを前記第2の出力チャンネルへ出力する第2の出力部と、
前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第2の出力チャンネルへ信号を出力する場合、前記第2のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。 In a multi-video output device that outputs a high resolution video signal to a first output channel and outputs a standard resolution video signal to a second output channel,
Receiving video data including first compressed data in which a high-resolution video signal is compressed and second compressed data that is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. A receiving circuit for separating and outputting the first compressed data and the second compressed data;
When outputting a signal to the first output channel, the first compressed data supplied from the receiving circuit is held, and the held first compressed data is output after being delayed by a specified delay amount, A first buffer for outputting the supplied first compressed data without delay when outputting a signal to the second output channel;
Decoding the first compressed data supplied from the first buffer with delay, creating a high-resolution video signal with delay, decoding the first compressed data supplied without delay from the first buffer, A first decoder for creating a high-resolution video signal without delay;
When outputting a signal to the second output channel, the second compressed data supplied from the receiving circuit is held, and the held second compressed data is output after being delayed by a specified delay amount, A second buffer for outputting the supplied second compressed data without delay when outputting a signal to the first output channel;
Decoding the second compressed data supplied with a delay from the second buffer, creating a standard resolution video signal with a delay, decoding the second compressed data supplied without a delay from the second buffer, A second decoder for creating a standard resolution video signal without delay;
When outputting a signal from the first output channel, up-converting the standard-definition video signal without delay supplied from the second decoder to a high resolution, and outputting a signal from the second output channel, A conversion unit for down-converting the high-resolution video signal without delay supplied from the first decoder to a standard resolution;
When outputting a signal to the first output channel, a first high-definition video signal with delay supplied from the first decoder and a signal after the up-conversion are output to the first output channel. An output section;
In the case of outputting a signal to the second output channel, the second converted channel and the delayed standard resolution video signal supplied from the second decoder are output to the second output channel. An output section;
When a signal is output to the first output channel, a processing time required for the up-conversion is specified as the delay amount for the first buffer, and a signal is output to the second output channel. A multi-video output device comprising: a control unit that designates, as the delay amount, a processing time required for the down-conversion for the second buffer.
前記第1の圧縮データは、第1及び第2の高解像度圧縮データを含み、
前記第1の高解像度映像信号は、前記第1の出力チャンネルへ出力され、
前記受信回路は、前記第1の高解像度圧縮データと、前記第1の高解像度圧縮データと連続して供給される第2の高解像度圧縮データと、を含む映像データを受信し、前記第1の高解像度圧縮データと前記第2の高解像度圧縮データとを分離して出力し、
前記第1のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第1の高解像度圧縮データを保持し、前記保持した第1の高解像度圧縮データを指定された遅延量だけ遅らせて出力し、
前記第1のデコーダは、前記第1のバッファから供給される第1の高解像度圧縮データをデコードし、第1の高解像度映像信号を作成し、
前記第2のバッファは、前記第1の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第2の高解像度圧縮データを遅延なく出力し、
前記第2のデコーダは、前記第2のバッファから供給される前記第2の高解像度圧縮データをデコードし、第2の高解像度映像信号を作成し、
前記変換部は、前記第1の出力チャンネルへ信号を出力する場合、前記第2のデコーダで作成された第2の高解像度映像信号を第1の高解像度へクロスコンバートし、
前記第1の出力部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のデコードで作成された前記第1の高解像度映像信号と、前記クロスコンバート後の信号とを前記第1の出力チャンネルへ出力し、
前記制御部は、前記第1の出力チャンネルへ信号を出力する場合、前記第1のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項4記載のマルチ映像出力装置。 The high resolution video signal includes first and second high resolution video signals,
The first compressed data includes first and second high resolution compressed data,
The first high-resolution video signal is output to the first output channel;
The receiving circuit receives video data including the first high-resolution compressed data and second high-resolution compressed data that is continuously supplied with the first high-resolution compressed data, Separating the high-resolution compressed data and the second high-resolution compressed data,
When the first buffer outputs a signal to the first output channel, the first buffer holds the first high-resolution compressed data supplied from the receiving circuit, and holds the held first high-resolution compressed data. Output after delaying the specified delay amount,
The first decoder decodes the first high-resolution compressed data supplied from the first buffer, creates a first high-resolution video signal,
The second buffer, when outputting a signal to the first output channel, outputs the second high resolution compressed data supplied from the receiving circuit without delay,
The second decoder decodes the second high-resolution compressed data supplied from the second buffer to create a second high-resolution video signal;
The converter, when outputting a signal to the first output channel, cross-converts the second high-resolution video signal created by the second decoder to the first high-resolution,
When outputting a signal to the first output channel, the first output unit outputs the first high-resolution video signal generated by the first decoding and the signal after the cross-conversion to the first output channel. Output to one output channel,
The control unit, when outputting a signal to the first output channel, designates, as the delay amount, a processing time required for the cross conversion for the first buffer. The multi-video output device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011157159A JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011157159A JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026689A JP2013026689A (en) | 2013-02-04 |
JP5306421B2 true JP5306421B2 (en) | 2013-10-02 |
Family
ID=47784604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011157159A Expired - Fee Related JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5306421B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114302062B (en) * | 2021-12-31 | 2024-04-09 | 北京中联合超高清协同技术中心有限公司 | 4K and 8K mixed follow-up ultra-high definition field manufacturing system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001275084A (en) * | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | Video recording device |
JP3603819B2 (en) * | 2001-06-26 | 2004-12-22 | 日本電気株式会社 | Video switching synthesis device |
JP4088489B2 (en) * | 2002-07-22 | 2008-05-21 | 日本放送協会 | Heterogeneous effective scanning line image determination apparatus and heterogeneous effective scanning line image conversion apparatus equipped with the same |
JP4216553B2 (en) * | 2002-09-18 | 2009-01-28 | 株式会社東芝 | Digital broadcast signal switching device and digital broadcast signal switching method |
JP2005065161A (en) * | 2003-08-20 | 2005-03-10 | Matsushita Electric Ind Co Ltd | Format conversion apparatus and imaging apparatus |
JP2006203821A (en) * | 2005-01-24 | 2006-08-03 | Sony Corp | Automatic transmission system |
JP2010273211A (en) * | 2009-05-22 | 2010-12-02 | Toshiba Corp | Supplementary data transmission method, and data transmission system |
JP5238653B2 (en) * | 2009-09-11 | 2013-07-17 | 株式会社東芝 | Server apparatus, program transmission system, and program transmission method |
-
2011
- 2011-07-15 JP JP2011157159A patent/JP5306421B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013026689A (en) | 2013-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6741975B2 (en) | Transmission method and transmission device | |
KR100666880B1 (en) | System and method for decoding dual video signals | |
JP2006203821A (en) | Automatic transmission system | |
JP2008236188A (en) | Multi-decoder device and method | |
US11972741B2 (en) | Decoding device for decoding a coded video in a system stream with a transfer characteristic if the transfer characteristic is provided in the system stream | |
JP5306421B2 (en) | Multi video output device | |
JP5624582B2 (en) | Multi-format video playback apparatus and control method thereof | |
JP5509284B2 (en) | Multi-format output device and control method for multi-format output device | |
US20080291939A1 (en) | Media converter | |
Yamauchi et al. | Single chip video processor for digital HDTV | |
JP2005184788A (en) | Signal processing device | |
JP4941031B2 (en) | Video display device and video display system | |
JP5938800B2 (en) | Video receiving apparatus and video receiving method | |
US8374251B2 (en) | Video decoder system for movable application | |
US20060215756A1 (en) | Decoding circuit and decoding method | |
JP2006019857A (en) | Content data transmission system and recorder/reproducer | |
JP2009071526A (en) | Video transmission device | |
TWI635749B (en) | Dynamic image processing apparatus and dynamic image processing method cooperating with tv broadcasting system | |
KR20070029090A (en) | Information processing apparatus and method, transmission apparatus and method, recording apparatus and method and program | |
JP2009116421A (en) | Video playback device | |
JP2016100635A (en) | Video transmission system, transmitter and receiver | |
JP2021048534A (en) | Picture quality circuit, video processing apparatus, and signal feature detection method | |
JP2011154587A (en) | Video signal processing apparatus and method | |
JP2006340238A (en) | Coding device, its control method, program, and storage medium | |
JP2011077930A (en) | Moving image processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5306421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |