JP2013026689A - Multiple video output device - Google Patents
Multiple video output device Download PDFInfo
- Publication number
- JP2013026689A JP2013026689A JP2011157159A JP2011157159A JP2013026689A JP 2013026689 A JP2013026689 A JP 2013026689A JP 2011157159 A JP2011157159 A JP 2011157159A JP 2011157159 A JP2011157159 A JP 2011157159A JP 2013026689 A JP2013026689 A JP 2013026689A
- Authority
- JP
- Japan
- Prior art keywords
- output
- video signal
- signal
- resolution
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明の実施形態は、解像度の異なるビデオ信号が圧縮された圧縮信号をデコードし、それぞれの解像度のビデオ信号を互いに異なる出力チャンネルから出力するマルチ映像出力装置に関する。 Embodiments described herein relate generally to a multi-video output apparatus that decodes compressed signals obtained by compressing video signals having different resolutions, and outputs video signals having different resolutions from different output channels.
標準解像度（Standard Definition:ＳＤ）映像信号を高解像度（High Definition:ＨＤ）で放送しようとする場合、ＳＤ映像信号を、変換器でアップコンバートして高解像度に変換する。このとき、変換器での処理時間分だけ、アップコンバート後の信号に遅延が生じる。そのため、ＨＤ映像信号と、アップコンバート後の信号とをシームレスに繋いで放送するには、ＳＤ映像データを、上記処理時間分だけ、ＨＤ映像データよりも早く映像出力装置へ供給する必要がある。 When a standard definition (SD) video signal is to be broadcast at a high resolution (HD), the SD video signal is up-converted by a converter and converted to a high resolution. At this time, the signal after the up-conversion is delayed by the processing time in the converter. Therefore, in order to seamlessly connect the HD video signal and the signal after the up-conversion, it is necessary to supply the SD video data to the video output device earlier than the HD video data by the above processing time.
ＳＤ映像データの映像出力装置への供給を、ＨＤ映像データの映像出力装置への供給よりも早めようとする場合、放送スケジュールに上記処理時間を考慮して、自動番組送出制御部（ＡＰＣ）のプレイリストを作成しなければならず、制御が煩雑になるという問題がある。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合、個々の解像度毎に映像信号の供給タイミングを考慮しなくてはならない。 When the supply of SD video data to the video output device is to be made earlier than the supply of HD video data to the video output device, the automatic program transmission control unit (APC) considers the processing time in the broadcast schedule. There is a problem that a playlist has to be created and the control becomes complicated. In other words, when the resolution differs before and after the video signal connection point, the video signal supply timing must be taken into consideration for each resolution.
なお、ＨＤ映像信号を標準解像度で放送しようとする場合も同様であり、ＨＤ映像信号を標準解像度へダウンコンバートする処理時間分だけ、ダウンコンバート後の信号に遅延が生じる。そのため、ＳＤ映像信号と、ダウンコンバート後の信号とをシームレスに繋いで放送するには、放送スケジュールに変換器での処理時間を考慮したプレイリストを作成しなければならず、制御が煩雑になるという問題がある。 The same applies to the case where the HD video signal is to be broadcast at the standard resolution, and the signal after the down-conversion is delayed by the processing time for down-converting the HD video signal to the standard resolution. Therefore, in order to seamlessly connect the SD video signal and the down-converted signal for broadcasting, it is necessary to create a playlist in consideration of the processing time in the converter in the broadcast schedule, and the control becomes complicated. There is a problem.
以上のように、従来の映像出力装置では、映像信号の解像度を変換する際に遅延が生じ、この遅延を解消するには煩雑な制御が必要であるという問題がある。 As described above, the conventional video output apparatus has a problem that a delay occurs when converting the resolution of the video signal, and complicated control is required to eliminate this delay.
そこで、目的は、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することにある。 Accordingly, an object of the present invention is to provide a multi-video output apparatus that can eliminate a delay that occurs when converting resolution without complicated control.
実施形態によれば、第１の出力チャンネルへ高解像度映像信号を出力し、第２の出力チャンネルへ標準解像度映像信号を出力するマルチ映像出力装置は、受信回路、第１及び第２のデコーダ、第１及び第２のバッファ、変換部、第１及び第２の出力部及び制御部を具備する。受信回路は、高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する。第１のデコーダは、前記受信回路から供給される前記第１の圧縮データをデコードし、高解像度映像信号を作成する。第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する。第２のデコーダは、前記受信回路から供給される前記第２の圧縮データをデコードし、標準解像度映像信号を作成する。第２のバッファは、前記第２の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する。変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする。第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する。第２の出力部は、前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のバッファから遅れて読み出された標準解像度映像信号とを前記第２の出力チャンネルへ出力する。制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する。 According to the embodiment, a multi-video output device that outputs a high-resolution video signal to a first output channel and outputs a standard-resolution video signal to a second output channel includes a receiving circuit, first and second decoders, First and second buffers, a conversion unit, first and second output units, and a control unit are provided. The receiving circuit includes a first compressed data in which a high-resolution video signal is compressed, and a second compressed data which is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. Data is received, and the first compressed data and the second compressed data are separated and output. The first decoder decodes the first compressed data supplied from the receiving circuit to create a high-resolution video signal. The first buffer, when outputting a signal to the first output channel, holds the high resolution video signal created by the first decoder, and the held high resolution video signal by a specified delay amount. When outputting with a delay and outputting a signal to the second output channel, the generated high-resolution video signal is output without delay. The second decoder decodes the second compressed data supplied from the receiving circuit to create a standard resolution video signal. When the second buffer outputs a signal to the second output channel, the second buffer holds the standard resolution video signal created by the second decoder, and the held standard resolution video signal is a specified delay amount. When outputting with a delay and outputting a signal to the first output channel, the created standard resolution video signal is output without delay. When outputting a signal to the first output channel, the conversion unit up-converts the standard resolution video signal supplied from the second buffer without delay to a high resolution, and sends the signal to the second output channel. When outputting, the high-resolution video signal read without delay from the first buffer is down-converted to standard resolution. When outputting a signal to the first output channel, the first output unit outputs the high-resolution video signal read out from the first buffer and the signal after the up-conversion to the first output channel. Output to the output channel. When outputting a signal to the second output channel, the second output unit outputs the down-converted signal and the standard resolution video signal read out from the second buffer after the second conversion. Output to the output channel. When outputting a signal to the first output channel, the control unit designates, as the delay amount, a processing time required for the up-conversion to the first buffer, and outputs a signal to the second output channel. Is output as the delay amount for the second buffer.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
（第１の実施形態）
図１は、第１の実施形態に係るマルチ映像出力装置１０の機能構成を示すブロック図である。図１に示すマルチ映像出力装置１０は、例えば、ビデオサーバ内に設けられ、ビデオサーバに設けられるメモリと、イーサネット（登録商標）等により接続する。マルチ映像出力装置１０は、メモリから読み出される映像データを受信する。ここで、映像データは、高解像度（High Definition：ＨＤ）映像信号がエンコードされたＨＤ映像データと、標準解像度（Standard Definition：ＳＤ）映像信号がエンコードされたＳＤ映像データとが、放送スケジュールに従った順序で配列されて成る。ＨＤ映像データには、１０８０ｉに準拠したデータと、７２０ｐに準拠したデータとが含まれる。以下では、１０８０ｉに準拠したデータをＨＤ映像データ１と称し、７２０ｐに準拠したデータをＨＤ映像データ２と称する。
(First embodiment)
FIG. 1 is a block diagram showing a functional configuration of a
マルチ映像出力装置１０は、受信回路１１、第１のデコーダ１２、第２のデコーダ１３、第１のバッファ１４、第２のバッファ１５、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９、第２の出力切替部１１０及び制御部１１１を具備する。
The
受信回路１１は、供給される映像データに対して受信処理を施し、映像データを装置内の形式に応じたデータに変換する。受信回路１１は、異なる解像度の映像データが連続して供給される場合、各解像度の映像データを異なるデコーダへ出力する。
The
第１のデコーダ１２は、受信回路１１から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。例えば、第１のデコーダ１２は、ＨＤ映像データ１が供給された場合、ＨＤ映像データ１のエンコード方式に応じた方式で供給されたＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。また、第１のデコーダ１２は、ＨＤ映像データ２が供給された場合、ＨＤ映像データ２のエンコード方式に応じた方式でＨＤ映像データ２をデコードし、ＨＤ映像信号２を作成する。第１のデコーダ１２は、ＳＤ映像データが供給された場合、ＳＤ映像データのエンコード方式に応じた方式でＳＤ映像データをデコードし、ＳＤ映像信号を作成する。
The
第１のデコーダ１２は、デコード処理により作成した映像信号を第１のバッファ１４へ出力する。
The
第２のデコーダ１３は、第１のデコーダ１２と同様に、受信回路１１から供給される映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第２のデコーダ１３は、デコード処理により作成した映像信号を第２のバッファ１５へ出力する。
Similar to the
第１のバッファ１４は、第１のデコーダ１２からの映像信号を保持する。第１のバッファ１４は、制御部１１１からの第１の読出し制御に従って、保持する映像信号を第１及び第２の切替部１６，１７へ出力する。
The
第２のバッファ１５は、第２のデコーダ１３からの映像信号を保持する。第２のバッファ１５は、制御部１１１からの第２の読出し制御に従って、保持する映像信号を第１及び第２の切替部１６，１７へ出力する。
The
第１の切替部１６は、第１のバッファ１４からの映像信号と、第２のバッファ１５からの映像信号とのうちいずれかを、制御部１１１からの第１の切替制御に従って選択的に、第１及び第２の出力切替部１９，１１０へ出力する。
The
第２の切替部１７は、第１のバッファ１４からの映像信号と、第２のバッファ１５からの映像信号とのうちいずれかを、制御部１１１からの第２の切替制御に従って、変換部１８へ選択的に出力する。
The
変換部１８は、第２の切替部１７から映像信号が供給されると、制御部１１１からの指示制御に従い、供給された映像信号に対して、アップコンバート、ダウンコンバート又はクロスコンバートを行う。変換部１８は、変換処理後の信号を、第１及び第２の出力切替部１９，１１０へ出力する。
When the video signal is supplied from the
第１の出力切替部１９は、ＨＤ映像信号１を出力するための第１の出力チャンネルと接続する。第１の出力切替部１９は、第１の切替部１６からの映像信号と、変換部１８からの映像信号とを受け取る。第１の出力切替部１９は、受け取った映像信号の出力を、制御部１１１からの第１の出力制御に従ったタイミングで切り替える。これにより、第１の出力チャンネルには、ＨＤ映像信号１がシームレスに出力されることとなる。
The first
第２の出力切替部１１０は、ＳＤ映像信号を出力するための第２の出力チャンネルと接続する。第２の出力切替部１１０は、第１の切替部１６からの映像信号と、変換部１８からの映像信号とを受け取る。第２の出力切替部１１０は、受け取った映像信号の出力を、制御部１１１からの第２の出力制御に従ったタイミングで切り替える。これにより、第２の出力チャンネルには、ＳＤ映像信号がシームレスに出力されることとなる。
The second
制御部１１１は、例えばマイクロプロセッサからなるＣＰＵ（Central Processing Unit）を備えたもので、第１のバッファ１４、第２のバッファ１５、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９及び第２の出力切替部１１０の制御を行う。
The
以下、放送局内に設置されるビデオサーバを例に、制御部１１１の動作を説明する。図２は、放送局の機能構成の例を示す図である。図２に示すように、放送局内には、ビデオサーバ１００、自動番組送出制御部（ＡＰＣ）２００及び局内時計２０１が設置される。ＡＰＣ２００は、放送スケジュールに基づいて作成されたプレイリストを参照し、局内時計２０１により示される時刻が、プレイリストに記載される時刻に達すると、その時刻に再生すべき番組素材を再生するように、ビデオサーバ１００に対して指示を出す。
Hereinafter, the operation of the
ビデオサーバ１００に設置される再生制御部３０は、ＡＰＣ２００からの指示に応じて、メモリ２０から映像データを読み出す。再生制御装置３０は、マルチ映像出力装置１０に対して、読み出した映像データを再生するように再生制御を行う。このとき、再生制御部３０からの再生制御により、メモリ２０から読み出された映像データの解像度、及び、映像信号を出力する出力チャンネルが通知される。
The
制御部１１１は、メモリ２０から読み出された映像データが、通知された出力チャンネルから出力されるように、第１及び第２のバッファ１４，１５に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
The
次に、以上のように構成されたマルチ映像出力装置１０による映像信号の出力処理を説明する。
Next, video signal output processing by the
図３は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 3 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the first output channel. It is a schematic diagram shown.
まず、第１のデコーダ１２は、ＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ１２は、作成したＨＤ映像信号１を第１のバッファ１４へ出力する。図３によれば、１フレーム目から３フレーム目まで、第１のデコーダ１２からＨＤ映像信号１が出力される。
First, the
第２のデコーダ１３は、ＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ１３は、作成したＳＤ映像信号を第２のバッファ１５へ出力する。図３によれば、４フレーム目から９フレーム目まで、第２のデコーダ１３からＳＤ映像信号が出力される。
The
制御部１１１は、ＨＤ映像信号１とＳＤ映像信号とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＳＤ映像信号をアップコンバートするように、変換部１８に対して指示制御を行う。
When the
制御部１１１は、ＳＤ映像信号をアップコンバートするのにかかる処理時間分である２フレーム分だけ遅らせてＨＤ映像信号１を読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。また、制御部１１１は、ＳＤ映像信号を受信後すぐに読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。
The
第１のバッファ１４は、第１の読出し制御に従って、２フレームだけ遅らせた３フレーム目から５フレーム目で、ＨＤ映像信号１を第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、４フレーム目から９フレーム目で、ＳＤ映像信号を第１及び第２の切替部１６，１７へ出力する。
The
制御部１１１は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＳＤ映像信号を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＳＤ映像信号をアップコンバートし、６フレーム目から１１フレーム目で、アップコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、アップコンバートによりかかる処理時間は２フレームである。
The
制御部１１１は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部１１１は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、アップコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
In accordance with the first output control, the first
このように、第１のバッファ１４からＨＤ映像信号１を読み出すタイミングを２フレームだけ遅らせているため、３フレーム目から５フレーム目までのＨＤ映像信号１と、６フレーム目から１１フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、アップコンバートされるＳＤ映像データが、ＨＤ映像データ１よりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりアップコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
As described above, since the timing for reading the HD video signal 1 from the
図４は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第２の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 4 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the second output channel. It is a schematic diagram shown.
まず、第１のデコーダ１２は、ＨＤ映像データ１をデコードし、デコードにより作成されたＨＤ映像信号１を第１のバッファ１４へ出力する。図４によれば、１フレーム目から３フレーム目まで、第１のデコーダ１２からＨＤ映像信号１が出力される。
First, the
第２のデコーダ１３は、ＳＤ映像データをデコードし、デコードにより作成されたＳＤ映像信号を第２のバッファ１５へ出力する。図４によれば、４フレーム目から９フレーム目まで、第２のデコーダ１３からＳＤ映像信号が出力される。
The
制御部１１１は、ＨＤ映像信号１とＳＤ映像信号とを第２の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１をダウンコンバートするように、変換部１８に対して指示制御を行う。
When the
制御部１１１は、ＨＤ映像信号１をダウンコンバートするのにかかる処理時間分である２フレーム分だけ遅らせてＳＤ映像信号を読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。また、制御部１１１は、ＨＤ映像信号１を受信後すぐに読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。
The
第１のバッファ１４は、第１の読出し制御に従って、１フレーム目から３フレーム目で、ＨＤ映像信号１を第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、ＳＤ映像信号を２フレームだけ遅らせた６フレーム目から１１フレーム目で、第１及び第２の切替部１６，１７へ出力する。
The
制御部１１１は、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＨＤ映像信号１を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＨＤ映像信号１をダウンコンバートし、３フレーム目から５フレーム目で、ダウンコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、ダウンコンバートによりかかる処理時間は２フレームである。
The
制御部１１１は、変換部１８からの信号の後に、第１の切替部１６からのＳＤ映像信号を出力するように、第２の出力切替部１１０に対して第２の出力制御を行う。また、制御部１１１は、信号を出力しないように、第１の出力切替部１９に対して第１の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、信号を出力しない。第２の出力制御部１１０は、第２の出力制御に従い、ダウンコンバート後の信号の後に、ＳＤ映像信号を出力するように、接続を切り替える。
The first
このように、第２のバッファ１５からＳＤ映像信号を読み出すタイミングを２フレームだけ遅らせているため、３フレーム目から５フレーム目までのダウンコンバート後の信号と、６フレーム目から１１フレーム目までのＳＤ映像信号とをシームレスに繋げて出力することが可能となる。従来では、ダウンコンバートされるＨＤ映像データ１が、ＳＤ映像データよりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりダウンコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。
Since the timing for reading the SD video signal from the
なお、図３と図４の例を別々に説明したが、同時に行うようにしてもよい。その場合、変換部１８は、パイプライン的にダウンコンバートとアップコンバートとを行う。すなわち、変換部１８は、１フレーム目から３フレーム目まではＨＤ映像信号１を受信してダウンコンバートを行い、４フレーム目から９フレーム目まではＳＤ映像信号を受信してアップコンバートを行う。ダウンコンバートされた信号は３フレーム目から５フレーム目まで出力され、アップコンバートされた信号は６フレーム目から１１フレーム目まで出力される。このようにして、第１の出力チャンネルからはＨＤ映像信号が出力され、第２の出力チャンネルからはＳＤ映像信号が出力されるため、両方のチャンネルから継続的に映像信号を出力することができる。
In addition, although the example of FIG. 3 and FIG. 4 was demonstrated separately, you may make it carry out simultaneously. In that case, the
図５は、ＨＤ映像データ１とＨＤ映像データ２とが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
FIG. 5 shows a video signal output from each component when HD video data 1 and
まず、第１のデコーダ１２は、ＨＤ映像データ１をデコードし、デコードにより作成されたＨＤ映像信号１を、１フレーム目から３フレーム目で第１のバッファ１４へ出力する。
First, the
第２のデコーダ１３は、ＨＤ映像データ２をデコードし、デコードにより作成されたＨＤ映像信号２を、４フレーム目から９フレーム目で第２のバッファ１５へ出力する。
The
制御部１１１は、ＨＤ映像信号１とＨＤ映像信号２とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号２をクロスコンバートするように、変換部１８に対して指示制御を行う。
When receiving control for outputting the HD video signal 1 and the
制御部１１１は、ＨＤ映像信号２をクロスコンバートするのにかかる処理時間分である１フレーム分だけ遅らせてＨＤ映像信号１を読み出すように、第１のバッファ１４に対して第１の読出し制御を行う。また、制御部１１１は、ＨＤ映像信号２を受信後すぐに読み出すように、第２のバッファ１５に対して第２の読出し制御を行う。
The
第１のバッファ１４は、第１の読出し制御に従って、ＨＤ映像信号１を１フレームだけ遅らせた２フレーム目から４フレーム目で、第１及び第２の切替部１６，１７へ出力する。第２のバッファ１５は、第２の読出し制御に従って、ＳＤ映像信号を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
制御部１１１は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部１１１は、ＨＤ映像信号２を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号２を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＨＤ映像信号２をクロスコンバートし、５フレーム目から１０フレーム目で、クロスコンバート後の信号を第１及び第２の出力切替部１９，１１０へ出力する。ここで、クロスコンバートによりかかる処理時間は１フレームである。
The
制御部１１１は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部１１１は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
The first
このように、第１のバッファ１４からＨＤ映像信号１を読み出すタイミングを１フレームだけ遅らせているため、２フレーム目から４フレーム目までのＨＤ映像信号１と、５フレーム目から１０フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。従来では、クロスコンバートされるＨＤ映像データ２が、ＨＤ映像データ１よりも先にマルチ映像出力装置１０へ供給されるように、プレイリストを作成しなければならず、制御が煩雑であった。これに対して、本実施形態に係るマルチ映像出力装置１０は、制御部１１１の制御によりクロスコンバートによる信号の遅延を解消することが可能であるため、従来必要であった複雑な制御が不要となる。すなわち、映像信号の繋ぎ箇所の前後で解像度が異なる場合でも、個々の解像度毎に映像信号の供給タイミングを考慮しなくてよい。
Since the timing for reading the HD video signal 1 from the
以上のように、第１の実施形態では、マルチ映像出力装置１０の制御部１１１により、第１及び第２のバッファ１４，１５から映像信号を読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをＡＰＣにより制御する必要はない。つまり、マルチ映像出力装置１０へ映像データが供給されるタイミングは、第１及び第２の出力切替部１９，１１０で映像信号を切り替えるタイミングと同じで良いこととなる。
As described above, in the first embodiment, the
また、第１の実施形態では、マルチ映像出力装置１０の制御部１１１により、第１及び第２のバッファ１４，１５から映像信号を読み出すタイミングを制御するため、第１及び第２のバッファ１４，１５にどのような解像度の映像信号が入力されても、早急に対応することが可能となる。また、第１及び第２のバッファ１４，１５に供給される映像信号の解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
In the first embodiment, the
したがって、本実施形態に係るマルチ映像出力装置１０によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
Therefore, according to the
（第２の実施形態）
図６は、第２の実施形態に係るマルチ映像出力装置４０の機能構成を示すブロック図である。図６に示すマルチ映像出力装置４０は、受信回路１１、第１のバッファ４１、第２のバッファ４２、第１のデコーダ４３、第２のデコーダ４４、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９、第２の出力切替部１１０及び制御部４５を具備する。
(Second Embodiment)
FIG. 6 is a block diagram illustrating a functional configuration of the
第１のバッファ４１は、受信回路１１から供給される映像データを保持する。第１のバッファ４１は、制御部４５からの第１の読出し制御に従って、保持する映像データを第１のデコーダ４３へ出力する。
The
第２のバッファ４２は、受信回路１１から供給される映像データを保持する。第２のバッファ４２は、制御部４５からの第２の読出し制御に従って、保持する映像データを第２のデコーダ４４へ出力する。
The
第１のデコーダ４３は、第１のバッファ４１からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第１のデコーダ４３は、デコード処理により作成した映像信号を第１及び第２の切替部１６，１７へ出力する。
The
第２のデコーダ４４は、第２のバッファ４２からの映像データを、供給される映像データのエンコード方式に応じた方式でデコードし、映像信号を作成する。第２のデコーダ４４は、デコード処理により作成した映像信号を第１及び第２の切替部１６，１７へ出力する。
The
制御部４５は、例えばマイクロプロセッサからなるＣＰＵを備えたもので、第１のバッファ４１、第２のバッファ４２、第１の切替部１６、第２の切替部１７、変換部１８、第１の出力切替部１９及び第２の出力切替部１１０の制御を行う。
The
制御部４５は、メモリから読み出された映像データが、指定された出力チャンネルから出力されるように、第１及び第２のバッファ４１，４２に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
The
次に、以上のように構成されたマルチ映像出力装置４０による映像信号の出力処理を説明する。また、デコーダの遅延はないものとして説明する。
Next, video signal output processing by the
図７は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 7 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the first output channel. It is a schematic diagram shown.
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＳＤ映像データを保持する。
First, the
このとき、制御部４５は、ＳＤ映像信号をアップコンバートするのにかかる処理時間分である２フレームに相当する時間分だけ遅らせてＨＤ映像データ１を読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。また、制御部１１１は、ＳＤ映像データを受信後すぐに読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。
At this time, the
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を２フレームだけ遅らせた３フレーム目から、第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＳＤ映像データを４フレーム目から第２のデコーダ４４へ出力する。
The
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を３フレーム目から５フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
第２のデコーダ４４は、第２のバッファ４２からのＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ４４は、作成したＳＤ映像信号を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
制御部４５は、ＨＤ映像信号１とＳＤ映像信号とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＳＤ映像信号をアップコンバートするように、変換部１８に対して指示制御を行う。
When the
制御部４５は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＳＤ映像信号を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＳＤ映像信号をアップコンバートし、アップコンバート後の信号を６フレーム目から１１フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、アップコンバートによりかかる処理時間は２フレームである。
The
制御部４５は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部４５は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、アップコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
In accordance with the first output control, the first
このように、第１のバッファ４１からＨＤ映像データ１を読み出すタイミングを２フレームに相当する時間分だけ遅らせているため、３フレーム目から５フレームまでのＨＤ映像信号１と、６フレーム目から１１フレーム目までのアップコンバート後の信号とをシームレスに繋げて出力することが可能となる。
Since the timing for reading the HD video data 1 from the
図８は、ＨＤ映像データ１とＳＤ映像データとが連続してメモリから読み出され、これらが、第２の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。 FIG. 8 shows the video signal output from each component when the HD video data 1 and the SD video data are continuously read from the memory and are output seamlessly from the second output channel. It is a schematic diagram shown.
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＳＤ映像データを保持する。
First, the
このとき、制御部４５は、ＨＤ映像信号１をダウンコンバートするのにかかる処理時間分である２フレームに相当する時間分だけ遅らせてＳＤ映像データを読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。また、制御部１１１は、ＨＤ映像データ１を受信後すぐに読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。
At this time, the
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を１フレーム目から第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＳＤ映像データを２フレームだけ遅らせた６フレーム目から、第２のデコーダ４４へ出力する。
The
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を１フレーム目から３フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
第２のデコーダ４４は、第２のバッファ４２からのＳＤ映像データを受信し、受信したＳＤ映像データをデコードし、ＳＤ映像信号を作成する。第２のデコーダ４４は、作成したＳＤ映像信号を６フレーム目から１１フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
制御部４５は、ＨＤ映像信号１とＳＤ映像信号とを第２の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１をダウンコンバートするように、変換部１８に対して指示制御を行う。
When the
制御部４５は、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＨＤ映像信号１を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＳＤ映像信号を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＳＤ映像信号のうち、ＨＤ映像信号１を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＨＤ映像信号１をダウンコンバートし、ダウンコンバート後の信号を３フレーム目から５フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、ダウンコンバートによりかかる処理時間は２フレームである。
The
制御部４５は、変換部１８からの信号の後に、第１の切替部１６からのＳＤ映像信号を出力するように、第２の出力切替部１１０に対して第２の出力制御を行う。また、制御部４５は、信号を出力しないように、第１の出力切替部１９に対して第１の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、信号を出力しない。第２の出力制御部１１０は、第２の出力制御に従い、ダウンコンバート後の信号の後に、ＳＤ映像信号を出力するように、接続を切り替える。
The first
このように、第２のバッファ４２からＳＤ映像データを読み出すタイミングを２フレームに相当する時間分だけ遅らせているため、３フレーム目から５フレーム目までのダウンコンバート後の信号と、６フレーム目から１１フレーム目までのＳＤ映像信号とをシームレスに繋げて出力することが可能となる。
As described above, since the timing for reading the SD video data from the
図９は、ＨＤ映像データ１とＨＤ映像データ２とが連続してメモリから読み出され、これらが、第１の出力チャンネルからシームレスに出力される際の、各構成要素から出力される映像信号を示す模式図である。
FIG. 9 shows the video signal output from each component when the HD video data 1 and the
まず、第１のバッファ４１は、受信回路１１から供給されるＨＤ映像データ１を保持する。第２のバッファ４２は、受信回路１１から供給されるＨＤ映像データ２を保持する。
First, the
このとき、制御部４５は、ＨＤ映像信号２をクロスコンバートするのにかかる処理時間分である１フレームに相当する時間分だけ遅らせてＨＤ映像データ１を読み出すように、第１のバッファ４１に対して第１の読出し制御を行う。また、制御部１１１は、ＨＤ映像データ２を受信後すぐに読み出すように、第２のバッファ４２に対して第２の読出し制御を行う。
At this time, the
第１のバッファ４１は、第１の読出し制御に従って、ＨＤ映像データ１を１フレームだけ遅らせた２フレーム目から第１のデコーダ４３へ出力する。第２のバッファ４２は、第２の読出し制御に従って、ＨＤ映像データ２を４フレーム目から第２のデコーダ４４へ出力する。
The
第１のデコーダ４３は、第１のバッファ４１からのＨＤ映像データ１を受信し、受信したＨＤ映像データ１をデコードし、ＨＤ映像信号１を作成する。第１のデコーダ４３は、作成したＨＤ映像信号１を２フレーム目から４フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
第２のデコーダ４４は、第２のバッファ４２からのＨＤ映像データ２を受信し、受信したＨＤ映像データ２をデコードし、ＨＤ映像信号２を作成する。第２のデコーダ４４は、作成したＨＤ映像信号２を４フレーム目から９フレーム目で第１及び第２の切替部１６，１７へ出力する。
The
制御部４５は、ＨＤ映像信号１とＨＤ映像信号２とを第１の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号２をクロスコンバートするように、変換部１８に対して指示制御を行う。
When receiving the reproduction control to output the HD video signal 1 and the
制御部４５は、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力するように、第１の切替部１６に対して第１の切替制御を行う。また、制御部４５は、ＨＤ映像信号２を変換部１８へ出力するように、第２の切替部１７に対して第２の切替制御を行う。
The
第１の切替部１６は、第１の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号１を第１及び第２の出力切替部１９，１１０へ出力する。第２の切替部１７は、第２の切替制御に従い、受信したＨＤ映像信号１及びＨＤ映像信号２のうち、ＨＤ映像信号２を変換部１８へ出力する。
The
変換部１８は、第２の切替部１７からのＨＤ映像信号２をクロスコンバートし、クロスコンバート後の信号を５フレーム目から１０フレーム目で第１及び第２の出力切替部１９，１１０へ出力する。ここで、クロスコンバートによりかかる処理時間は１フレームである。
The
制御部４５は、第１の切替部１６からのＨＤ映像信号１の後に、変換部１８からの信号を出力するように、第１の出力切替部１９に対して第１の出力制御を行う。また、制御部４５は、信号を出力しないように、第２の出力切替部１１０に対して第２の出力制御を行う。
The
第１の出力切替部１９は、第１の出力制御に従い、ＨＤ映像信号１の後に、クロスコンバート後の信号を出力するように、接続を切り替える。第２の出力制御部１１０は、第２の出力制御に従い、信号を出力しない。
The first
このように、第１のバッファ４１からＨＤ映像データ１を読み出すタイミングを１フレームに相当する時間分だけ遅らせているため、２フレーム目から４フレーム目までのＨＤ映像データ１と、５フレーム目から１０フレーム目までのクロスコンバート後の信号とをシームレスに繋げて出力することが可能となる。
As described above, since the timing for reading the HD video data 1 from the
以上のように、第２の実施形態では、マルチ映像出力装置４０の制御部４５により、第１及び第２のバッファ４１，４２から映像データを読み出すタイミングを制御するようにしている。このため、映像出力装置へ映像データが供給されるタイミングをＡＰＣにより制御する必要はない。つまり、マルチ映像出力装置４０へ映像データが供給されるタイミングは、第１及び第２の出力切替部１９，１１０で映像信号を切り替えるタイミングと同じで良いこととなる。
As described above, in the second embodiment, the
また、第２の実施形態では、マルチ映像出力装置４０の制御部４５により、第１及び第２のバッファ４１，４２から映像データを読み出すタイミングを制御するため、第１及び第２のバッファ４１，４２にどのような解像度の映像データが入力されても、早急に対応することが可能となる。また、第１及び第２のバッファ４１，４２に供給される映像データの解像度が頻繁に切り替えられる場合であっても、その変化に対応することが可能となる。
In the second embodiment, the
したがって、本実施形態に係るマルチ映像出力装置４０によれば、煩雑な制御が無くても、解像度を変換する際に生じる遅延を解消することが可能なマルチ映像出力装置を提供することができる。
Therefore, according to the
なお、上記各実施形態では、第１及び第２の出力切替部１９，１１０がそれぞれ第１及び第２の出力チャンネルと接続されている場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置１０，４０は、７２０ｐに準拠したＨＤ映像信号２を出力するための第３の出力チャンネルと接続する第３の出力切替部１１２をさらに具備していても構わない。
In each of the above embodiments, the case where the first and second
制御部１１１は、ＨＤ映像信号１とＨＤ映像信号２とを第３の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１とＨＤ映像信号２とが第３の出力チャンネルから出力されるように、第１及び第２のバッファ１４，１５に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
When the
また、制御部４５は、ＨＤ映像信号１とＨＤ映像信号２とを第３の出力チャンネルから出力する旨の再生制御を受けると、ＨＤ映像信号１とＨＤ映像信号２とが第３の出力チャンネルから出力されるように、第１及び第２のバッファ４１，４２に対して第１及び第２の読出し制御を行い、第１及び第２の切替部１６，１７に対して第１及び第２の切替制御を行い、変換部１８に対して指示制御を行い、第１及び第２の出力切替部１９，１１０に対して第１及び第２の出力制御を行う。
Further, when the
また、上記各実施形態では、マルチ映像出力装置１０，４０が２つの系統を有する場合を例に説明したが、これに限定される訳ではない。例えば、マルチ映像出力装置１０，４０は、２つ以上の系統を具備する場合であっても同様に実施可能である。
In each of the above embodiments, the case where the
また、上記各実施形態では、マルチ映像出力装置１０，４０が一つの変換部１８を具備する場合を例に説明したが、変換部を二つ以上具備している場合であっても同様に実施可能である。
Further, in each of the above embodiments, the case where the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
１０，４０…マルチ映像出力装置、１１…受信回路、１２，４３…第１のデコーダ、１３，４４…第２のデコーダ、１４，４１…第１のバッファ、１５，４２…第２のバッファ、１６…第１の切替部、１７…第２の切替部、１８…変換部、１９…第１の出力切替部、１１０…第２の出力切替部、１１１，２５…制御部、２０…メモリ、３０…再生制御部、１００…ビデオサーバ、２００…ＡＰＣ、２０１…局内時計
DESCRIPTION OF
Claims (6)
高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する受信回路と、
前記受信回路から供給される前記第１の圧縮データをデコードし、高解像度映像信号を作成する第１のデコーダと、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された高解像度映像信号を保持し、前記保持した高解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記作成された高解像度映像信号を遅延なく出力する第１のバッファと、
前記受信回路から供給される前記第２の圧縮データをデコードし、標準解像度映像信号を作成する第２のデコーダと、
前記第２の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された標準解像度映像信号を保持し、前記保持した標準解像度映像信号を指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記作成された標準解像度映像信号を遅延なく出力する第２のバッファと、
前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく供給された前記標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅延なく読み出された前記高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する第１の出力部と、
前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のバッファから遅れて読み出された標準解像度映像信号とを前記第２の出力チャンネルへ出力する第２の出力部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。 In a multi-video output device that outputs a high resolution video signal to a first output channel and outputs a standard resolution video signal to a second output channel,
Receiving video data including first compressed data in which a high-resolution video signal is compressed and second compressed data that is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. A receiving circuit for separating and outputting the first compressed data and the second compressed data;
A first decoder for decoding the first compressed data supplied from the receiving circuit and creating a high-resolution video signal;
When outputting a signal to the first output channel, the high-resolution video signal created by the first decoder is held, and the held high-resolution video signal is output after being delayed by a specified delay amount, A first buffer for outputting the created high resolution video signal without delay when outputting a signal to the second output channel;
A second decoder for decoding the second compressed data supplied from the receiving circuit and creating a standard resolution video signal;
When outputting a signal to the second output channel, the standard resolution video signal generated by the second decoder is held, and the held standard resolution video signal is output after being delayed by a specified delay amount, A second buffer for outputting the created standard resolution video signal without delay when outputting a signal to the first output channel;
When outputting a signal to the first output channel, when up-converting the standard resolution video signal supplied without delay from the second buffer to a high resolution and outputting the signal to the second output channel, A converter for down-converting the high-resolution video signal read from the first buffer without delay to a standard resolution;
When outputting a signal to the first output channel, a high-resolution video signal read delayed from the first buffer and the up-converted signal are output to the first output channel. The output of
In the case of outputting a signal to the second output channel, a second signal for outputting the down-converted signal and a standard resolution video signal read out from the second buffer to the second output channel. The output of
When a signal is output to the first output channel, a processing time required for the up-conversion is specified as the delay amount for the first buffer, and a signal is output to the second output channel. A multi-video output device comprising: a control unit that designates, as the delay amount, a processing time required for the down-conversion for the second buffer.
前記第１の圧縮データは、第１及び第２の高解像度圧縮データを含み、
前記第１の高解像度映像信号は、前記第１の出力チャンネルへ出力され、
前記受信回路は、前記第１の高解像度圧縮データと、前記第１の高解像度圧縮データと連続して供給される第２の高解像度圧縮データと、を含む映像データを受信し、前記第１の高解像度圧縮データと前記第２の高解像度圧縮データとを分離して出力し、
前記第１のデコーダは、前記受信回路から供給される前記第１の高解像度圧縮データをデコードし、第１の高解像度映像信号を作成し、
前記第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダで作成された第１の高解像度映像信号を保持し、前記保持した第１の高解像度映像信号を指定された遅延量だけ遅らせて出力し、
前記第２のデコーダは、前記受信回路から供給される前記第２の高解像度圧縮データをデコードし、第２の高解像度映像信号を作成し、
前記第２のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された第２の高解像度映像信号を遅延なく出力し、
前記変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のバッファから遅延なく読み出された第２の高解像度映像信号を第１の高解像度へクロスコンバートし、
前記第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファから遅れて読み出された第１の高解像度映像信号と、前記クロスコンバート後の信号とを前記第１の出力チャンネルへ出力し、
前記制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項１記載のマルチ映像出力装置。 The high resolution video signal includes first and second high resolution video signals,
The first compressed data includes first and second high resolution compressed data,
The first high-resolution video signal is output to the first output channel;
The receiving circuit receives video data including the first high-resolution compressed data and second high-resolution compressed data that is continuously supplied with the first high-resolution compressed data, Separating the high-resolution compressed data and the second high-resolution compressed data,
The first decoder decodes the first high-resolution compressed data supplied from the receiving circuit to create a first high-resolution video signal,
When the first buffer outputs a signal to the first output channel, the first buffer holds the first high-resolution video signal created by the first decoder, and holds the first high-resolution video signal. Is output after being delayed by the specified delay amount,
The second decoder decodes the second high-resolution compressed data supplied from the receiving circuit, creates a second high-resolution video signal,
When the second buffer outputs a signal to the first output channel, the second buffer outputs the second high-resolution video signal created by the second decoder without delay,
The converter, when outputting a signal to the first output channel, cross-converts the second high resolution video signal read from the second buffer without delay to the first high resolution,
When outputting a signal to the first output channel, the first output unit outputs the first high-resolution video signal read out from the first buffer and the signal after the cross conversion. Output to the first output channel;
The control unit, when outputting a signal to the first output channel, specifies a processing time for the cross conversion as the delay amount for the first buffer. The multi-video output device described.
高解像度映像信号が圧縮された第１の圧縮データと、前記第１の圧縮データと連続して供給され、標準解像度映像信号が圧縮された第２の圧縮データと、を含む映像データを受信し、前記第１の圧縮データと前記第２の圧縮データとを分離して出力する受信回路と、
前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第１の圧縮データを保持し、前記保持した第１の圧縮データを指定された遅延量だけ遅らせて出力し、前記第２の出力チャンネルへ信号を出力する場合、前記供給される第１の圧縮データを遅延なく出力する第１のバッファと、
前記第１のバッファから遅れて供給される第１の圧縮データをデコードし、遅延有り高解像度映像信号を作成し、前記第１のバッファから遅延なく供給される第１の圧縮データをデコードし、遅延無し高解像度映像信号を作成する第１のデコーダと、
前記第２の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第２の圧縮データを保持し、前記保持した第２の圧縮データを指定された遅延量だけ遅らせて出力し、前記第１の出力チャンネルへ信号を出力する場合、前記供給された第２の圧縮データを遅延なく出力する第２のバッファと、
前記第２のバッファから遅れて供給される第２の圧縮データをデコードし、遅延有り標準解像度映像信号を作成し、前記第２のバッファから遅延なく供給される第２の圧縮データをデコードし、遅延無し標準解像度映像信号を作成する第２のデコーダと、
前記第１の出力チャンネルから信号を出力する場合、前記第２のデコーダから供給される遅延無し標準解像度映像信号を高解像度へアップコンバートし、前記第２の出力チャンネルから信号を出力する場合、前記第１のデコーダから供給される遅延無し高解像度映像信号を標準解像度へダウンコンバートする変換部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコーダから供給される遅延有り高解像度映像信号と、前記アップコンバート後の信号とを前記第１の出力チャンネルへ出力する第１の出力部と、
前記第２の出力チャンネルへ信号を出力する場合、前記ダウンコンバート後の信号と、前記第２のデコーダから供給される遅延有り標準解像度映像信号とを前記第２の出力チャンネルへ出力する第２の出力部と、
前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記アップコンバートにかかる処理時間分を前記遅延量として指定し、前記第２の出力チャンネルへ信号を出力する場合、前記第２のバッファに対して、前記ダウンコンバートにかかる処理時間分を前記遅延量として指定する制御部と
を具備することを特徴とするマルチ映像出力装置。 In a multi-video output device that outputs a high resolution video signal to a first output channel and outputs a standard resolution video signal to a second output channel,
Receiving video data including first compressed data in which a high-resolution video signal is compressed and second compressed data that is supplied continuously with the first compressed data and in which a standard-resolution video signal is compressed. A receiving circuit for separating and outputting the first compressed data and the second compressed data;
When outputting a signal to the first output channel, the first compressed data supplied from the receiving circuit is held, and the held first compressed data is output after being delayed by a specified delay amount, A first buffer for outputting the supplied first compressed data without delay when outputting a signal to the second output channel;
Decoding the first compressed data supplied from the first buffer with delay, creating a high-resolution video signal with delay, decoding the first compressed data supplied without delay from the first buffer, A first decoder for creating a high-resolution video signal without delay;
When outputting a signal to the second output channel, the second compressed data supplied from the receiving circuit is held, and the held second compressed data is output after being delayed by a specified delay amount, A second buffer for outputting the supplied second compressed data without delay when outputting a signal to the first output channel;
Decoding the second compressed data supplied with a delay from the second buffer, creating a standard resolution video signal with a delay, decoding the second compressed data supplied without a delay from the second buffer, A second decoder for creating a standard resolution video signal without delay;
When outputting a signal from the first output channel, up-converting the standard-definition video signal without delay supplied from the second decoder to a high resolution, and outputting a signal from the second output channel, A conversion unit for down-converting the high-resolution video signal without delay supplied from the first decoder to a standard resolution;
When outputting a signal to the first output channel, a first high-definition video signal with delay supplied from the first decoder and a signal after the up-conversion are output to the first output channel. An output section;
In the case of outputting a signal to the second output channel, the second converted channel and the delayed standard resolution video signal supplied from the second decoder are output to the second output channel. An output section;
When a signal is output to the first output channel, a processing time required for the up-conversion is specified as the delay amount for the first buffer, and a signal is output to the second output channel. A multi-video output device comprising: a control unit that designates, as the delay amount, a processing time required for the down-conversion for the second buffer.
前記第１の圧縮データは、第１及び第２の高解像度圧縮データを含み、
前記第１の高解像度映像信号は、前記第１の出力チャンネルへ出力され、
前記受信回路は、前記第１の高解像度圧縮データと、前記第１の高解像度圧縮データと連続して供給される第２の高解像度圧縮データと、を含む映像データを受信し、前記第１の高解像度圧縮データと前記第２の高解像度圧縮データとを分離して出力し、
前記第１のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第１の高解像度圧縮データを保持し、前記保持した第１の高解像度圧縮データを指定された遅延量だけ遅らせて出力し、
前記第１のデコーダは、前記第１のバッファから供給される第１の高解像度圧縮データをデコードし、第１の高解像度映像信号を作成し、
前記第２のバッファは、前記第１の出力チャンネルへ信号を出力する場合、前記受信回路から供給される前記第２の高解像度圧縮データを遅延なく出力し、
前記第２のデコーダは、前記第２のバッファから供給される前記第２の高解像度圧縮データをデコードし、第２の高解像度映像信号を作成し、
前記変換部は、前記第１の出力チャンネルへ信号を出力する場合、前記第２のデコーダで作成された第２の高解像度映像信号を第１の高解像度へクロスコンバートし、
前記第１の出力部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のデコードで作成された前記第１の高解像度映像信号と、前記クロスコンバート後の信号とを前記第１の出力チャンネルへ出力し、
前記制御部は、前記第１の出力チャンネルへ信号を出力する場合、前記第１のバッファに対して、前記クロスコンバートにかかる処理時間分を前記遅延量として指定することを特徴とする請求項４記載のマルチ映像出力装置。 The high resolution video signal includes first and second high resolution video signals,
The first compressed data includes first and second high resolution compressed data,
The first high-resolution video signal is output to the first output channel;
The receiving circuit receives video data including the first high-resolution compressed data and second high-resolution compressed data that is continuously supplied with the first high-resolution compressed data, Separating the high-resolution compressed data and the second high-resolution compressed data,
When the first buffer outputs a signal to the first output channel, the first buffer holds the first high-resolution compressed data supplied from the receiving circuit, and holds the held first high-resolution compressed data. Output after delaying the specified delay amount,
The first decoder decodes the first high-resolution compressed data supplied from the first buffer, creates a first high-resolution video signal,
The second buffer, when outputting a signal to the first output channel, outputs the second high resolution compressed data supplied from the receiving circuit without delay,
The second decoder decodes the second high-resolution compressed data supplied from the second buffer to create a second high-resolution video signal;
The converter, when outputting a signal to the first output channel, cross-converts the second high-resolution video signal created by the second decoder to the first high-resolution,
When outputting a signal to the first output channel, the first output unit outputs the first high-resolution video signal generated by the first decoding and the signal after the cross-conversion to the first output channel. Output to one output channel,
The control unit, when outputting a signal to the first output channel, designates, as the delay amount, a processing time required for the cross conversion for the first buffer. The multi-video output device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011157159A JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011157159A JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013026689A true JP2013026689A (en) | 2013-02-04 |
| JP5306421B2 JP5306421B2 (en) | 2013-10-02 |
Family
ID=47784604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011157159A Expired - Fee Related JP5306421B2 (en) | 2011-07-15 | 2011-07-15 | Multi video output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5306421B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114302062A (en) * | 2021-12-31 | 2022-04-08 | 北京中联合超高清协同技术中心有限公司 | 4K and 8K mixed follow-up ultra-high-definition on-site manufacturing system |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001275084A (en) * | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | Video recording device |
| JP2003008992A (en) * | 2001-06-26 | 2003-01-10 | Nec Corp | Video switching and compositing device |
| JP2004056571A (en) * | 2002-07-22 | 2004-02-19 | Nippon Hoso Kyokai <Nhk> | Different effective scanning line video determining device and different effective scanning line video conversion device mounted with the same |
| JP2004112307A (en) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | Digital broadcasting signal switching device and method therefor |
| JP2005065161A (en) * | 2003-08-20 | 2005-03-10 | Matsushita Electric Ind Co Ltd | Format conversion apparatus and imaging apparatus |
| JP2006203821A (en) * | 2005-01-24 | 2006-08-03 | Sony Corp | Automatic transmission system |
| JP2010273211A (en) * | 2009-05-22 | 2010-12-02 | Toshiba Corp | Supplementary data transmission method, and data transmission system |
| JP2011061624A (en) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | Server apparatus, program sending system and program sending method |
-
2011
- 2011-07-15 JP JP2011157159A patent/JP5306421B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001275084A (en) * | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | Video recording device |
| JP2003008992A (en) * | 2001-06-26 | 2003-01-10 | Nec Corp | Video switching and compositing device |
| JP2004056571A (en) * | 2002-07-22 | 2004-02-19 | Nippon Hoso Kyokai <Nhk> | Different effective scanning line video determining device and different effective scanning line video conversion device mounted with the same |
| JP2004112307A (en) * | 2002-09-18 | 2004-04-08 | Toshiba Corp | Digital broadcasting signal switching device and method therefor |
| JP2005065161A (en) * | 2003-08-20 | 2005-03-10 | Matsushita Electric Ind Co Ltd | Format conversion apparatus and imaging apparatus |
| JP2006203821A (en) * | 2005-01-24 | 2006-08-03 | Sony Corp | Automatic transmission system |
| JP2010273211A (en) * | 2009-05-22 | 2010-12-02 | Toshiba Corp | Supplementary data transmission method, and data transmission system |
| JP2011061624A (en) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | Server apparatus, program sending system and program sending method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114302062A (en) * | 2021-12-31 | 2022-04-08 | 北京中联合超高清协同技术中心有限公司 | 4K and 8K mixed follow-up ultra-high-definition on-site manufacturing system |
| CN114302062B (en) * | 2021-12-31 | 2024-04-09 | 北京中联合超高清协同技术中心有限公司 | 4K and 8K mixed follow-up ultra-high definition field manufacturing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5306421B2 (en) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6741975B2 (en) | Transmission method and transmission device | |
| JP2006203821A (en) | Automatic transmission system | |
| JP2006197587A (en) | System and method for decoding dual video | |
| US11972741B2 (en) | Decoding device for decoding a coded video in a system stream with a transfer characteristic if the transfer characteristic is provided in the system stream | |
| JP2008236188A (en) | Multi-decoder device and method | |
| US10382800B2 (en) | Video surveillance system and video surveillance method | |
| JP5306421B2 (en) | Multi video output device | |
| JP5624582B2 (en) | Multi-format video playback apparatus and control method thereof | |
| JP5509284B2 (en) | Multi-format output device and control method for multi-format output device | |
| JP2018201159A (en) | Video processing method, video processing system, and video transmitting apparatus | |
| US20080291939A1 (en) | Media converter | |
| Yamauchi et al. | Single chip video processor for digital HDTV | |
| JP2005184788A (en) | Signal processing device | |
| JP4941031B2 (en) | Video display device and video display system | |
| US8374251B2 (en) | Video decoder system for movable application | |
| US20060215756A1 (en) | Decoding circuit and decoding method | |
| JP5938800B2 (en) | Video receiving apparatus and video receiving method | |
| JP2006019857A (en) | Content data transmission system and recorder/reproducer | |
| CN112673643B (en) | Image quality circuit, image processing apparatus, and signal feature detection method | |
| TWI635749B (en) | Dynamic image processing apparatus and dynamic image processing method cooperating with tv broadcasting system | |
| JP2009071526A (en) | Video transmission device | |
| JP2016100635A (en) | Video transmission system, transmitter and receiver | |
| KR20100064648A (en) | Method for switching image resolution in digital broadcasting receiver | |
| JP2004304478A (en) | Video reproducing apparatus | |
| JP2016129426A (en) | Video reception device and video reception method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5306421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |