JP5305588B2 - GaN-based light emitting device and manufacturing method thereof - Google Patents

GaN-based light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP5305588B2
JP5305588B2 JP2006343967A JP2006343967A JP5305588B2 JP 5305588 B2 JP5305588 B2 JP 5305588B2 JP 2006343967 A JP2006343967 A JP 2006343967A JP 2006343967 A JP2006343967 A JP 2006343967A JP 5305588 B2 JP5305588 B2 JP 5305588B2
Authority
JP
Japan
Prior art keywords
layer
type
gan
temperature
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006343967A
Other languages
Japanese (ja)
Other versions
JP2007214548A (en
Inventor
敏彦 嶋
広明 岡川
広光 工藤
剛志 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2006343967A priority Critical patent/JP5305588B2/en
Publication of JP2007214548A publication Critical patent/JP2007214548A/en
Application granted granted Critical
Publication of JP5305588B2 publication Critical patent/JP5305588B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、n型GaN系半導体層(以下、「n型層」ともいう。)と、p型GaN系半導体層(以下、「p型層」ともいう。)とで、GaN系半導体からなる活性層を挟んだ積層構造を有する半導体発光素子である、GaN系発光素子と、その製造方法に関し、特に、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されるGaN系発光素子と、かかるGaN系発光素子を製造する方法に関する。   In the present invention, an n-type GaN-based semiconductor layer (hereinafter also referred to as “n-type layer”) and a p-type GaN-based semiconductor layer (hereinafter also referred to as “p-type layer”) are made of a GaN-based semiconductor. The present invention relates to a GaN-based light-emitting device having a stacked structure with an active layer sandwiched therebetween, and a method for manufacturing the same, and in particular, GaN in which deterioration due to energization and improvement in resistance to electrostatic breakdown are simultaneously achieved. The present invention relates to a system light emitting device and a method for manufacturing such a GaN light emitting device.

GaN系半導体は、化学式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される組成を有する化合物半導体で、窒化ガリウム系化合物半導体、3族窒化物系化合物半導体などとも称されている。GaN系半導体は、例えば、GaN、InGaN、AlGaN、AlInGaN、AlN、InNなど、任意の組成のものを含み、また、上記化学式において、3族元素の一部をB(ホウ素)、Tl(タリウム)などで置換したもの、また、N(窒素)の一部をP(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)などで置換したものも、GaN系半導体に含まれる。 A GaN-based semiconductor is a compound semiconductor having a composition determined by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). It is also called a compound semiconductor, a group III nitride compound semiconductor, and the like. The GaN-based semiconductor includes, for example, those having an arbitrary composition such as GaN, InGaN, AlGaN, AlInGaN, AlN, and InN. In the above chemical formula, a part of the group 3 element is B (boron), Tl (thallium). In addition, those in which a part of N (nitrogen) is substituted with P (phosphorus), As (arsenic), Sb (antimony), Bi (bismuth), or the like are also included in the GaN-based semiconductor.

GaN系発光素子は、有機金属化合物気相成長(MOVPE)法、ハイドライド気相成長(HVPE)法、分子ビームエピタキシー(MBE)法等の気相成長法を用いて、サファイア等からなる基板の上に、n型層、活性層、p型層を、順次成長して積層し、n型層およびp型層のそれぞれに電極を形成することによって、製造することができる。   A GaN-based light emitting device is formed on a substrate made of sapphire or the like by using a vapor phase growth method such as an organic metal compound vapor phase growth (MOVPE) method, a hydride vapor phase growth (HVPE) method, or a molecular beam epitaxy (MBE) method. In addition, an n-type layer, an active layer, and a p-type layer are sequentially grown and stacked, and an electrode is formed on each of the n-type layer and the p-type layer.

発光出力を向上させることを目的として、ピットを有するn型層の上に、活性層とp型層を順次成長させたGaN系発光素子が、特許文献1に開示されている。GaN系半導体をピットが形成されないように成長させる技術は、特許文献1のGaN系発光素子が発明される以前より周知であったが、該GaN系発光素子では、n型層の成長の途中で、成長温度を通常の温度から通常よりも低い温度に降下させることによって、意図的にn型層の表面にピットを形成させている。図4は、かかる従来技術により製造されるGaN系発光素子の構造を示す断面図であり、素子100は、サファイア基板10、バッファ層(図示せず)、アンドープGaN層11、n型GaNクラッド層12A、ピットが形成されたn型GaNクラッド層12B、活性層13、p型AlGaNクラッド層14、p型GaNコンタクト層15、n側電極P11、p側電極P12、パッド電極P13から構成されている。GaN系発光素子100の製造工程において、n型GaNクラッド層12Aは、ピットが形成されないように、好ましくは1000℃以上の成長温度で成長され、n型GaNクラッド層12Bは、ピットが形成されるように、低い成長温度(500℃〜950℃の領域に含まれる)で成長される。以下、本明細書では、成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるように成長されたn型層において、第1の温度で成長された層を「高温n型層」と呼ぶことにし、また、第2の温度で成長された層を「低温n型層」と呼ぶことにする。GaN系発光素子100では、n型GaNクラッド層12Aが高温n型層に該当し、ピットが形成されたn型GaNクラッド層12Bが、低温n型層に該当する。   Patent Document 1 discloses a GaN-based light-emitting element in which an active layer and a p-type layer are sequentially grown on an n-type layer having pits for the purpose of improving the light emission output. A technique for growing a GaN-based semiconductor so that no pits are formed has been well known before the invention of the GaN-based light-emitting element of Patent Document 1, but in the GaN-based light-emitting element, during the growth of the n-type layer, The pits are intentionally formed on the surface of the n-type layer by lowering the growth temperature from the normal temperature to a temperature lower than the normal temperature. FIG. 4 is a cross-sectional view showing the structure of a GaN-based light emitting device manufactured by such a conventional technique. The device 100 includes a sapphire substrate 10, a buffer layer (not shown), an undoped GaN layer 11, and an n-type GaN cladding layer. 12A, an n-type GaN clad layer 12B formed with pits, an active layer 13, a p-type AlGaN clad layer 14, a p-type GaN contact layer 15, an n-side electrode P11, a p-side electrode P12, and a pad electrode P13. . In the manufacturing process of the GaN-based light emitting device 100, the n-type GaN cladding layer 12A is preferably grown at a growth temperature of 1000 ° C. or higher so that no pits are formed, and the n-type GaN cladding layer 12B is formed with pits. Thus, it is grown at a low growth temperature (included in the region of 500 ° C. to 950 ° C.). Hereinafter, in this specification, an n-type layer grown so as to form pits is grown at the first temperature by lowering the growth temperature from the first temperature to the second temperature during the growth. This layer will be referred to as the “high temperature n-type layer”, and the layer grown at the second temperature will be referred to as the “low temperature n-type layer”. In the GaN-based light emitting device 100, the n-type GaN cladding layer 12A corresponds to a high-temperature n-type layer, and the n-type GaN cladding layer 12B in which pits are formed corresponds to a low-temperature n-type layer.

特開平11−220169号公報JP-A-11-220169

図4に示すGaN系発光素子100は、低温n型層であるn型GaNクラッド層12Bにn型不純物をドープして導電性を付与しないと、静電破壊に対する耐性が著しく低いものとなり、一方、この層にn型不純物をドープすると、静電破壊に対する耐性は改善されるが、通電による劣化が速くなることを、本発明者等は見出している。   The GaN-based light emitting device 100 shown in FIG. 4 has extremely low resistance to electrostatic breakdown unless the n-type GaN cladding layer 12B, which is a low-temperature n-type layer, is doped with an n-type impurity to impart conductivity. The present inventors have found that, when this layer is doped with n-type impurities, the resistance against electrostatic breakdown is improved, but deterioration due to energization is accelerated.

本発明は、上記の課題を解決するためになされたものであり、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されるGaN系発光素子と、その製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides a GaN-based light emitting device capable of simultaneously suppressing deterioration due to energization and improving resistance to electrostatic breakdown, and a method for manufacturing the same. The purpose is to do.

本発明のGaN系発光素子およびGaN系発光素子の製造方法は、次の特徴を有する。
(1)成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるようにn型層を成長させる工程と、該n型層の上に活性層を成長させる工程と、該活性層の上にp型層を成長させる工程と、を有し、前記n型層のうち、第1の温度で成長される層を高温n型層、第2の温度で成長される層を低温n型層としたとき、前記低温n型層を成長させる工程は、前記高温n型層に接する第1の領域を形成する工程と、該第1の領域よりも前記高温n型層から離れた位置に第2の領域を形成する工程とを含み、前記第1の領域は、n型不純物濃度が前記第2の領域よりも低くなるように形成し、前記第2の領域は、n型不純物濃度が前記活性層よりも高くなるように形成し、前記活性層は、前記n型層に接して、かつ、その上面にピットが開口するように成長させる、ことを特徴とするGaN系発光素子の製造方法。
(2)前記第1の領域が、アンドープで成長されるGaN系半導体を含む、前記(1)に記載の製造方法。
(3)前記第2の領域が、前記活性層におけるn型不純物濃度の最大値の5倍以上の濃度にn型不純物が添加されるGaN系半導体を含む、前記(1)または(2)に記載の製造方法。
(4)前記高温n型層が、n型不純物濃度2×1018cm−3以上の高キャリア濃度層を含み、前記第2の領域が、該高キャリア濃度層におけるn型不純物濃度の最大値の50%以上の濃度にn型不純物が添加されるGaN系半導体を含む、前記(1)〜(3)のいずれかに記載の製造方法。
(5)成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるようにn型層を成長させる工程と、該n型層の上に活性層を成長させる工程と、該活性層の上にp型層を成長させる工程と、を有し、前記n型層のうち、第1の温度で成長される層を高温n型層、第2の温度で成長される層を低温n型層としたとき、前記低温n型層を成長させる工程は、前記高温n型層に接する第1の層を形成する工程と、該第1の層よりも前記高温n型層から離れた位置に第2の層を形成する工程とを含み、前記第1の層は、n型不純物濃度が前記第2の層よりも低くなるように形成し、前記第2の層は、n型不純物濃度が前記活性層よりも高くなるように形成し、前記活性層は、前記n型層に接して、かつ、その上面にピットが開口するように成長させる、ことを特徴とするGaN系発光素子の製造方法。
(6)前記第1の層が、アンドープで成長されるGaN系半導体層である、前記(5)に記載の製造方法。
(7)前記第1の層と前記第2の層とを重ねて形成する、前記(5)または(6)に記載の製造方法。
(8)前記第2の層には、前記活性層におけるn型不純物濃度の最大値の5倍以上の濃度にn型不純物を添加する、前記(5)〜(7)のいずれかに記載の製造方法。
(9)前記高温n型層が、n型不純物濃度2×1018cm−3以上の高キャリア濃度層を含み、前記第2の層には、該高キャリア濃度層におけるn型不純物濃度の最大値の50%以上の濃度にn型不純物を添加する、前記(5)〜(8)のいずれかに記載の製造方法。
(10)前記低温n型層をGaNまたはAlGaNで形成する、前記(1)〜(9)のいずれかに記載の製造方法。
(11)前記高温n型層と前記低温n型層とを、同じ結晶組成のGaN系半導体で形成する、前記(1)〜(10)のいずれかに記載の製造方法。
(12)前記活性層を、その上面に、深さが当該活性層の膜厚よりも大きいピットが開口するように成長させる、前記(1)〜(11)のいずれかに記載の製造方法。
(13)前記(1)〜(12)のいずれかに記載の製造方法により製造される、GaN系発光素子。
The GaN-based light emitting device and the GaN-based light emitting device manufacturing method of the present invention have the following characteristics.
(1) A step of growing an n-type layer so that pits are formed by lowering the growth temperature from the first temperature to the second temperature during the growth, and an active layer is formed on the n-type layer. A step of growing and a step of growing a p-type layer on the active layer. Of the n-type layer, a layer grown at a first temperature is a high-temperature n-type layer, and a second temperature is When the layer grown in step 1 is a low-temperature n-type layer, the step of growing the low-temperature n-type layer includes the step of forming a first region in contact with the high-temperature n-type layer, and the step of forming the first region above the first region. Forming a second region at a position away from the high-temperature n-type layer, wherein the first region is formed such that the n-type impurity concentration is lower than that of the second region, and the second region is formed. Is formed so that the n-type impurity concentration is higher than that of the active layer, and the active layer is in contact with the n-type layer. , A method of manufacturing a GaN-based light emitting device characterized be grown, that as a pit on its upper surface is open.
(2) The manufacturing method according to (1), wherein the first region includes a GaN-based semiconductor grown undoped.
(3) In the above (1) or (2), the second region includes a GaN-based semiconductor to which an n-type impurity is added at a concentration of 5 times or more the maximum value of the n-type impurity concentration in the active layer. The manufacturing method as described.
(4) The high-temperature n-type layer includes a high carrier concentration layer having an n-type impurity concentration of 2 × 10 18 cm −3 or more, and the second region is a maximum value of the n-type impurity concentration in the high carrier concentration layer. The manufacturing method in any one of said (1)-(3) containing the GaN-type semiconductor to which an n-type impurity is added to the density | concentration of 50% or more.
(5) A step of growing the n-type layer so that pits are formed by lowering the growth temperature from the first temperature to the second temperature during the growth, and an active layer is formed on the n-type layer. A step of growing and a step of growing a p-type layer on the active layer. Of the n-type layer, a layer grown at a first temperature is a high-temperature n-type layer, and a second temperature is When the layer grown in step 1 is a low-temperature n-type layer, the step of growing the low-temperature n-type layer includes the step of forming a first layer in contact with the high-temperature n-type layer, and the step of Forming a second layer at a position away from the high-temperature n-type layer, wherein the first layer is formed so that the n-type impurity concentration is lower than that of the second layer, and the second layer is formed. Is formed so that the n-type impurity concentration is higher than that of the active layer, and the active layer is in contact with the n-type layer and has an upper surface thereof Pits grown so as to open, a method of manufacturing a GaN-based light emitting device characterized by.
(6) The manufacturing method according to (5), wherein the first layer is a GaN-based semiconductor layer grown undoped.
(7) The manufacturing method according to (5) or (6), wherein the first layer and the second layer are formed to overlap each other.
(8) The second layer according to any one of (5) to (7), wherein an n-type impurity is added to a concentration of 5 times or more a maximum value of the n-type impurity concentration in the active layer. Production method.
(9) The high-temperature n-type layer includes a high carrier concentration layer having an n-type impurity concentration of 2 × 10 18 cm −3 or more, and the second layer has a maximum n-type impurity concentration in the high carrier concentration layer. The manufacturing method according to any one of (5) to (8), wherein an n-type impurity is added to a concentration of 50% or more of the value.
(10) The manufacturing method according to any one of (1) to (9), wherein the low-temperature n-type layer is formed of GaN or AlGaN.
(11) The manufacturing method according to any one of (1) to (10), wherein the high-temperature n-type layer and the low-temperature n-type layer are formed of a GaN-based semiconductor having the same crystal composition.
(12) The manufacturing method according to any one of (1) to (11), wherein the active layer is grown on an upper surface thereof so that pits having a depth larger than the film thickness of the active layer are opened.
(13) A GaN-based light emitting device manufactured by the manufacturing method according to any one of (1) to (12).

本発明のGaN系発光素子の製造方法を用いることにより、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成された、GaN系発光素子を得ることができる。   By using the method for manufacturing a GaN-based light emitting device of the present invention, it is possible to obtain a GaN-based light emitting device in which suppression of deterioration due to energization and improvement in resistance to electrostatic breakdown are simultaneously achieved.

(作用の説明)
図4に示す従来のGaN系発光素子100において、n型GaNクラッド層12Bにn型不純物をドープした場合に、通電による劣化が速くなったのは、該n型GaNクラッド層12Bの結晶性の低下が著しくなり、それによって、その上に成長される活性層13の品質が低下したためであると考えられる。そこで、本発明に係るGaN系発光素子では、例えば、図1に示すGaN系発光素子200のように、低温n型層であるn型GaNクラッド層22Bを、結晶性低下の原因となるn型不純物のドーピングを施さないアンドープ層22B−1と、n型不純物濃度をドープして導電性を付与したnドープ層22B−2と、から構成する。このn型GaNクラッド層22Bは、通常より低い成長温度で形成されるにもかかわらず、アンドープ層22B−1が最初に成長され、その上にnドープ層22B−2が積層されるために、結晶性の低下が抑制されたものとなり、それによって、n型GaNクラッド層22Bの上に形成される活性層23の品質も改善されたために、GaN系発光素子200では、通電による劣化の進行が遅くなったと考えられる。また、nドープ層22B−2は、n型不純物濃度が活性層よりも高く、活性層より高い導電性を有することから、素子に高電圧が印加されたときのn型GaNクラッド層22Bの内部の電界が、nドープ層22B−2を設けない場合に比べて広げられ、そのために、GaN系発光素子200は、静電破壊に対する耐性の改善されたものとなったと考えられる。
(Description of action)
In the conventional GaN-based light emitting device 100 shown in FIG. 4, when the n-type GaN cladding layer 12B is doped with an n-type impurity, the deterioration due to energization is accelerated because of the crystallinity of the n-type GaN cladding layer 12B. This is considered to be due to a significant decrease in the quality of the active layer 13 grown thereon. Therefore, in the GaN-based light emitting device according to the present invention, for example, as in the GaN-based light emitting device 200 shown in FIG. 1, the n-type GaN cladding layer 22B, which is a low-temperature n-type layer, is an n-type that causes a decrease in crystallinity. An undoped layer 22B-1 that is not doped with impurities and an n-doped layer 22B-2 that is doped with an n-type impurity concentration to provide conductivity. Although this n-type GaN cladding layer 22B is formed at a lower growth temperature than usual, the undoped layer 22B-1 is grown first, and the n-doped layer 22B-2 is stacked thereon, The decrease in crystallinity is suppressed, and as a result, the quality of the active layer 23 formed on the n-type GaN cladding layer 22B is also improved. It seems that it was late. Further, since the n-doped layer 22B-2 has an n-type impurity concentration higher than that of the active layer and higher conductivity than that of the active layer, the inside of the n-type GaN cladding layer 22B when a high voltage is applied to the element. Thus, it is considered that the GaN-based light emitting device 200 has improved resistance to electrostatic breakdown as compared with the case where the n-doped layer 22B-2 is not provided.

(実施例)
以下、本発明を具体的な実施例に基づいて説明する。
図1は、本発明を実施したGaN系発光素子200の断面図である。20はサファイア基板で、その上には、GaNバッファ層(図示せず)を介して、アンドープGaN層21が形成されている。アンドープGaN層21の上には、Si(ケイ素)が約5×1018cm−3の濃度でドープされた膜厚約4μmのn型GaNクラッド層22Aが形成されている。n型GaNクラッド層22Aの上には、表面にピットを有する、膜厚200nmのn型GaNクラッド層22Bが形成されている。このn型GaNクラッド層22Bは、アンドープ層22B−1と、Siが約5×1018cm−3の濃度でドープされたnドープ層22B−2とからなっており、アンドープ層22B−1の膜厚は180nm、nドープ層22B−2の膜厚は20nmである。n型GaNクラッド層22Bの上には、7層の障壁層と、6層の井戸層とを、最下層および最上層が障壁層となるように交互に積層してなる、多重量子井戸構造の活性層23が形成されている。活性層23において、障壁層は膜厚10nmのSiドープGaN層(Si濃度:約5×1017cm−3)であり、井戸層
は膜厚5nmのアンドープInGaN層(発光波長400nm)である。このように、活性層23のn型不純物濃度(約5×1017cm−3)よりも、nドープ層22B−2のn型不純物濃度(約5×1018cm−3)の方が、高濃度となっている。活性層23の上には、Mg(マグネシウム)がドープされたAl0.1Ga0.9Nからなる膜厚30nmのp型AlGaNクラッド層24が形成され、その上には、Mgがドープされた膜厚150nmのp型GaNコンタクト層25が積層されている。部分的に露出されたn型GaNクラッド層22Aの表面には、Ti(チタン)層の上にAl(アルミニウム)層を積層し、熱処理してなるn側電極P1が形成されている。p型GaNコンタクト層25の上面には、Ni(ニッケル)層の上にAu(金)層を積層し、熱処理してなるp側電極P2が、該上面を略全面的に覆うように形成されている。p側電極P2の上には、Ti層の上にAu層を積層してなるパッド電極P23が形成されている。
(Example)
Hereinafter, the present invention will be described based on specific examples.
FIG. 1 is a cross-sectional view of a GaN-based light emitting device 200 embodying the present invention. Reference numeral 20 denotes a sapphire substrate, on which an undoped GaN layer 21 is formed via a GaN buffer layer (not shown). On the undoped GaN layer 21, an n-type GaN cladding layer 22A having a film thickness of about 4 μm doped with Si (silicon) at a concentration of about 5 × 10 18 cm −3 is formed. On the n-type GaN clad layer 22A, an n-type GaN clad layer 22B having a thickness of 200 nm and having pits on the surface is formed. The n-type GaN clad layer 22B includes an undoped layer 22B-1 and an n-doped layer 22B-2 doped with Si at a concentration of about 5 × 10 18 cm −3 . The film thickness is 180 nm, and the film thickness of the n-doped layer 22B-2 is 20 nm. On the n-type GaN clad layer 22B, a seven-layer barrier layer and a six-well layer are alternately stacked so that the lowermost layer and the uppermost layer are barrier layers. An active layer 23 is formed. In the active layer 23, the barrier layer is an Si-doped GaN layer (Si concentration: about 5 × 10 17 cm −3 ) having a thickness of 10 nm, and the well layer is an undoped InGaN layer (emission wavelength 400 nm) having a thickness of 5 nm. Thus, the n-type impurity concentration (about 5 × 10 18 cm −3 ) of the n-doped layer 22B-2 is higher than the n-type impurity concentration (about 5 × 10 17 cm −3 ) of the active layer 23. High concentration. A p-type AlGaN cladding layer 24 having a thickness of 30 nm made of Al 0.1 Ga 0.9 N doped with Mg (magnesium) is formed on the active layer 23, and Mg is doped thereon. A p-type GaN contact layer 25 having a thickness of 150 nm is laminated. On the partially exposed surface of the n-type GaN clad layer 22A, an n-side electrode P1 is formed by laminating an Al (aluminum) layer on a Ti (titanium) layer and performing a heat treatment. On the upper surface of the p-type GaN contact layer 25, a p-side electrode P2 formed by laminating an Au (gold) layer on a Ni (nickel) layer and performing heat treatment is formed so as to cover the entire upper surface. ing. On the p-side electrode P2, a pad electrode P23 formed by laminating an Au layer on a Ti layer is formed.

次に、このGaN系発光素子200の製造方法を説明する。GaN系半導体層の気相成長法としてはMOVPE法を用いたが、MOVPE法を用いたGaN系半導体結晶の成長技術は公知であり、装置(成長炉、制御系、配管系)、原材料、キャリアガス、基本的な成長条件などについては、従来技術を適宜参照することができる。   Next, a method for manufacturing the GaN-based light emitting device 200 will be described. The MOVPE method was used as the vapor phase growth method of the GaN-based semiconductor layer, but the growth technology of the GaN-based semiconductor crystal using the MOVPE method is known, and the apparatus (growth furnace, control system, piping system), raw material, carrier For the gas and basic growth conditions, the prior art can be referred to as appropriate.

まず、C面を主面とするサファイア基板20を準備し、これをMOVPE装置の成長炉内に設けられたサセプタに装着した。そして、水素ガスを成長炉内に供給しながら、該サファイア基板20を1100℃以上に加熱して、基板表面の有機汚染を除去した。それから、基板温度を500℃に下げ、原料としてトリメチルガリウム(TMG)およびアンモニアを供給して、GaNバッファ層を形成した。GaNバッファ層の形成後、基板温度を1000℃に上げ、TMG、アンモニアを供給して、膜厚約2μmのアンドープGaN層21を形成した。次に、TMG、アンモニア、シラン(SiH)を供給して、n型GaNクラッド層22Aを形成した。このn型GaNクラッド層22Aは、高温n型層に相当する。 First, a sapphire substrate 20 having a C-plane as a main surface was prepared, and this was mounted on a susceptor provided in a growth furnace of a MOVPE apparatus. Then, while supplying hydrogen gas into the growth furnace, the sapphire substrate 20 was heated to 1100 ° C. or higher to remove organic contamination on the substrate surface. Then, the substrate temperature was lowered to 500 ° C., and trimethylgallium (TMG) and ammonia were supplied as raw materials to form a GaN buffer layer. After the formation of the GaN buffer layer, the substrate temperature was raised to 1000 ° C. and TMG and ammonia were supplied to form an undoped GaN layer 21 having a thickness of about 2 μm. Next, TMG, ammonia, and silane (SiH 4 ) were supplied to form an n-type GaN cladding layer 22A. This n-type GaN cladding layer 22A corresponds to a high-temperature n-type layer.

次に、基板温度を750℃に下げて、ピットを有するn型GaNクラッド層22Bを形成した。このn型GaNクラッド層22Bは、低温n型層に相当する。n型GaNクラッド層22Bは、まず、TMGとアンモニアを供給して、アンドープ層22B−1を180nm成長させ、次に、TMG、アンモニアおよびシランを供給して、nドープ層22B−2を20nm成長させることにより、形成した。なお、n型GaNクラッド層22Bの成長までを行った後、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡(AFM)を用いて観察すると、n型GaNクラッド層22Bの表面には、正六角形状の開口部を有するピットが多数形成されていた。図2に示すように、この正六角形の向かい合う2つの角を結ぶ対角線の長さを「開口径」と定義すると、n型GaNクラッド層22Bに形成されたピットの開口径は、0.1μm〜0.2μmであった。   Next, the substrate temperature was lowered to 750 ° C. to form an n-type GaN clad layer 22B having pits. This n-type GaN cladding layer 22B corresponds to a low-temperature n-type layer. The n-type GaN clad layer 22B first supplies TMG and ammonia to grow the undoped layer 22B-1 by 180 nm, and then supplies TMG, ammonia and silane to grow the n-doped layer 22B-2 by 20 nm. To form. Note that, after the growth of the n-type GaN cladding layer 22B was performed, the substrate heating was stopped and the sample prepared by lowering the temperature to room temperature in an ammonia atmosphere was observed using an atomic force microscope (AFM). Many pits having regular hexagonal openings were formed on the surface of the type GaN cladding layer 22B. As shown in FIG. 2, when the length of the diagonal line connecting two opposite corners of this regular hexagon is defined as “opening diameter”, the opening diameter of the pit formed in the n-type GaN cladding layer 22B is 0.1 μm to It was 0.2 μm.

n型GaNクラッド層の形成後、基板温度を750℃に保ったまま、活性層23を形成した。障壁層を形成する際には、TMG、アンモニアおよびシランを供給し、井戸層を形成する際には、TMG、トリメチルインジウムおよびアンモニアを供給した。なお、活性層23の成長まで行った後、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡(AFM)を用いて観察すると、活性層23の表面にも多数のピットが存在していた。このピットの密度(単位面積に存在するピットの平均数)は、n型GaNクラッド層22Bの表面に形成されたピットの密度と実質的に同じであった。また、活性層23の膜厚はn型GaNクラッド層22Bよりも小さいが、活性層23の表面のピットの開口径は、n型GaNクラッド層22Bの表面のピットの開口径よりも大きかった。このことから、図3に模式的に示すように、活性層23の表面に観察されたピットは、n型GaNクラッド層22Bに形成されたピットが引き継がれたものであり、活性層23の表面からn型GaNクラッド層22Bに達しているものと考えられる。言い換えると、このピットの深さは、活性層23の膜厚よりも大きいと考えられる。   After forming the n-type GaN cladding layer, the active layer 23 was formed while maintaining the substrate temperature at 750 ° C. When forming the barrier layer, TMG, ammonia and silane were supplied, and when forming the well layer, TMG, trimethylindium and ammonia were supplied. In addition, after performing until the growth of the active layer 23, the substrate heating was stopped and the sample prepared by lowering the temperature to room temperature in an ammonia atmosphere was observed using an atomic force microscope (AFM). There were also many pits. The density of the pits (the average number of pits existing in the unit area) was substantially the same as the density of pits formed on the surface of the n-type GaN cladding layer 22B. Further, although the thickness of the active layer 23 is smaller than that of the n-type GaN cladding layer 22B, the opening diameter of pits on the surface of the active layer 23 is larger than the opening diameter of pits on the surface of the n-type GaN cladding layer 22B. Therefore, as schematically shown in FIG. 3, the pits observed on the surface of the active layer 23 are the pits formed on the n-type GaN cladding layer 22B, and the surface of the active layer 23 It is considered that the n-type GaN cladding layer 22B is reached. In other words, the depth of the pit is considered to be larger than the film thickness of the active layer 23.

次に、アンモニアを供給しながら、基板温度を1025℃に上げた。このときの昇温速度は110℃/分とし、約2.5分で昇温を完了させた。該昇温の後、TMG、トリメチルアルミニウム(TMA)、ビスシクロペンタジエニルマグネシウム(CpMg)およびアンモニアを供給し、p型AlGaNクラッド層24を形成した。なお、上記昇温まで行った後、p型AlGaNクラッド層24の形成を行わないで、基板加熱を停止し、アンモニア雰囲気中で室温まで降温して作製したサンプルを、原子間力顕微鏡(AFM)を用いて観察したところ、活性層23の表面に存在していたピットの埋め込みが生じており、活性層23の表面は平坦性の高い状態となっていた。 Next, the substrate temperature was raised to 1025 ° C. while supplying ammonia. The temperature increase rate at this time was 110 ° C./min, and the temperature increase was completed in about 2.5 minutes. After the temperature increase, TMG, trimethylaluminum (TMA), biscyclopentadienylmagnesium (Cp 2 Mg) and ammonia were supplied to form a p-type AlGaN cladding layer 24. In addition, after performing up to the said temperature rise, without forming the p-type AlGaN clad layer 24, a substrate heating was stopped, and the sample produced by temperature-falling to room temperature in ammonia atmosphere was made into the atomic force microscope (AFM). As a result of observation, the pits existing on the surface of the active layer 23 were buried, and the surface of the active layer 23 was in a highly flat state.

p型AlGaNクラッド層24の形成後、TMG、CpMgおよびアンモニアを供給して、p型コンタクト層25を形成した。その後、アンモニア雰囲気中で基板温度を室温まで降下させ、ウェハをMOVPE装置から取り出した。次に、このウェハに対して、p型層に不純物として添加したMgを活性化させるための、アニーリング処理を行った。n側電極P21、p側電極P22およびパッド電極P23の形成と、ウェハからのチップの切り出しは、この分野でよく知られた方法を用いて行った。このようにして、上面形状が正方形状で、その一辺の長さが0.35mmである、チップ状のGaN系発光素子200を得た。 After forming the p-type AlGaN cladding layer 24, TMG, Cp 2 Mg and ammonia were supplied to form the p-type contact layer 25. Thereafter, the substrate temperature was lowered to room temperature in an ammonia atmosphere, and the wafer was taken out of the MOVPE apparatus. Next, the wafer was subjected to an annealing process for activating Mg added as an impurity to the p-type layer. The formation of the n-side electrode P21, the p-side electrode P22, and the pad electrode P23, and the cutting of the chip from the wafer were performed using methods well known in this field. Thus, a chip-shaped GaN-based light emitting device 200 having a square top surface and a side length of 0.35 mm was obtained.

上記製造したチップ状の素子に、逆方向に5Vの電圧を印加したときに流れる逆方向電流を測定したところ、通電前の初期状態においては、0.05μA未満であった。次に、この素子に順方向に100mAの電流を50時間連続して流し、劣化させた後、同様にして逆方向電流を測定したところ、初期値より増加していたが、その値は0.5μA未満であった。また、通電を行う前の初期状態の素子の、静電破壊に対する耐性を、静電破壊試験の規格(ESDA規格のSTM5.1−1998)で定められている人体帯電モデル(Human Body Model;HBM)の方法に基づいて評価したところ、測定に用いたサンプル素子の大部分(全数の90%)は、2000V以下では破壊されなかった。   When the reverse current that flows when a voltage of 5 V was applied in the reverse direction to the manufactured chip-like element was measured, it was less than 0.05 μA in the initial state before energization. Next, a current of 100 mA was continuously applied to the device in the forward direction for 50 hours, and after the deterioration, the reverse current was measured in the same manner. It was less than 5 μA. In addition, the resistance of an element in an initial state before energization to electrostatic breakdown is determined by a human body model (HBM) as defined in the standard for electrostatic breakdown test (ESTM standard STM5.1-1998). ), The majority of sample elements used for measurement (90% of the total number) were not destroyed at 2000 V or less.

(比較例1)
比較例1として、n型GaNクラッド層22Bの全体をアンドープとしたこと以外は、上記実施例と同様にしてチップ状のGaN系発光素子を作製し、上記実施例と同様にして、通電前の初期状態と、100mAの電流を順方向に50時間流して劣化させた後の、逆方向電流を測定したところ、初期状態においては0.05μA未満であり、劣化後においても0.1μA未満という低い値であった。しかし、通電前の初期状態の素子について、静電破壊に対する耐性を実施例と同様の方法で評価したところ、測定に用いたサンプル素子の全数が150V以下で破壊された。
(Comparative Example 1)
As Comparative Example 1, a chip-like GaN-based light emitting device was fabricated in the same manner as in the above example except that the entire n-type GaN cladding layer 22B was undoped, and in the same manner as in the above example, When the reverse current was measured after the initial state was deteriorated by flowing a current of 100 mA in the forward direction for 50 hours, it was less than 0.05 μA in the initial state and low as less than 0.1 μA even after the deterioration. Value. However, when the elements in the initial state before energization were evaluated for resistance to electrostatic breakdown by the same method as in the example, the total number of sample elements used for the measurement was destroyed at 150 V or less.

(比較例2)
比較例2として、n型GaNクラッド層22Bの全体に、Siを約5×1018cm−3の濃度でドープしたこと以外は、上記実施例と同様にしてチップ状のGaN系発光素子を作製し、上記実施例と同様にして、通電前の初期状態と、100mAの電流を順方向に流して劣化させた後の、逆方向電流を測定した。その結果、素子に流れる逆方向電流は、初期状態においては実施例の素子よりも低い値であったが、10時間の通電後には1μAを超える値となり、50時間の通電後には約5μAと、実施例の素子の10倍以上の値まで増加していた。一方、通電前の初期状態の素子について、静電破壊に対する耐性を実施例と同様の方法で評価したところ、実施例の素子と同等であった。
(Comparative Example 2)
As Comparative Example 2, a chip-like GaN-based light emitting device was fabricated in the same manner as in the above example, except that the entire n-type GaN cladding layer 22B was doped with Si at a concentration of about 5 × 10 18 cm −3. Then, in the same manner as in the above example, the initial state before energization and the reverse current after degradation by flowing a current of 100 mA in the forward direction were measured. As a result, the reverse current flowing through the device was lower than that of the device of the example in the initial state, but it exceeded 1 μA after energization for 10 hours, and about 5 μA after 50 hours of energization. It increased to a value more than 10 times that of the device of the example. On the other hand, when the element in the initial state before energization was evaluated for resistance to electrostatic breakdown by the same method as in the example, it was equivalent to the element in the example.

上記に示した実施例と比較例の対比から、実施例に係るGaN系発光素子200では、通電による劣化の抑制と、静電破壊に対する耐性の改善とが、同時に達成されていることが分る。   From the comparison between the example and the comparative example described above, it can be seen that, in the GaN-based light emitting device 200 according to the example, suppression of deterioration due to energization and improvement in resistance to electrostatic breakdown are achieved at the same time. .

以上、本発明を具体的な実施例を用いて説明したが、本発明は上記実施例に限定されるものではない。GaN系発光素子200ではサファイア基板20が用いられているが、サファイア基板に代えて、GaN系半導体結晶の成長に適した他の基板を制限なく用いることができる。基板の結晶成長面には、GaN系半導体層を成長させる前に、SiOなどからなるマスクパターンを形成してもよいし、凹凸形状を加工してもよい。また、GaN系発光素子200は、GaN系半導体層の気相成長に用いられたサファイア基板20を含んでいるが、必須ではなく、例えば、該気相成長が完了した後、サファイア基板20を別途準備した基板に置き換えてもよい。 As mentioned above, although this invention was demonstrated using the specific Example, this invention is not limited to the said Example. In the GaN-based light emitting device 200, the sapphire substrate 20 is used, but another substrate suitable for the growth of the GaN-based semiconductor crystal can be used without limitation instead of the sapphire substrate. A mask pattern made of SiO 2 or the like may be formed on the crystal growth surface of the substrate before the GaN-based semiconductor layer is grown, or the uneven shape may be processed. The GaN-based light emitting device 200 includes the sapphire substrate 20 used for vapor phase growth of the GaN-based semiconductor layer, but is not essential. For example, after the vapor phase growth is completed, the sapphire substrate 20 is separately provided. You may replace with the prepared board | substrate.

本発明のGaN系発光素子において、n型層、活性層およびp型層からなる積層構造は、n型層に注入された電子とp型層に注入された正孔とが、活性層で再結合することによって発光が生じるように構成されていればよく、各層は任意の結晶組成を有するGaN系半導体で形成することができる。発光効率を高くするためには、ダブルヘテロ構造を構成することが好ましく、また、活性層は量子井戸構造(MQW、SQW)とすることが好ましい。GaN系発光素子200では、n型GaNクラッド層22Aがコンタクト層を兼用しているが、必須ではなく、n型層中にはクラッド層とコンタクト層とを別個の層として設けてもよい。導電性を有する基板を用いた場合には、n型層からコンタクト層を省略して、基板にn側電極を形成することもできる。クラッド層やコンタクト層の他、転位の伝播を制御するための層、不純物の拡散を抑制するための層、光の反射性や透過性を制御するための層、光を閉じ込めるための層、発光層を保護するための層など、各種の機能を有する層は、適宜設けてよく、n型層、活性層、p型層の全部または一部が、これらの機能層を兼ねるように構成することができる。サファイア基板20とn型GaNクラッド層22Aとの間にアンドープGaN層21を介在させる構成は、必須ではないが、n型GaNクラッド層22Aや、その上に成長させるGaN系半導体層の結晶性を向上させるうえで、好ましい構成である。p型層の上に、トンネル接合を介して第2のn型層を積層し、該第2のn型層にp側電極を形成することもできる。   In the GaN-based light emitting device of the present invention, the stacked structure composed of the n-type layer, the active layer, and the p-type layer has a structure in which electrons injected into the n-type layer and holes injected into the p-type layer are regenerated in the active layer. It is only necessary that light emission is generated by bonding, and each layer can be formed of a GaN-based semiconductor having an arbitrary crystal composition. In order to increase the light emission efficiency, it is preferable to form a double hetero structure, and the active layer preferably has a quantum well structure (MQW, SQW). In the GaN-based light emitting device 200, the n-type GaN clad layer 22A also serves as a contact layer, but is not essential, and the clad layer and the contact layer may be provided as separate layers in the n-type layer. In the case where a conductive substrate is used, the n-side electrode can be formed on the substrate by omitting the contact layer from the n-type layer. In addition to the cladding layer and contact layer, a layer for controlling dislocation propagation, a layer for suppressing impurity diffusion, a layer for controlling light reflectivity and transparency, a layer for confining light, and light emission A layer having various functions such as a layer for protecting the layer may be provided as appropriate, and the n-type layer, the active layer, and the p-type layer may be configured so that all or part of them also serve as these functional layers. Can do. The configuration in which the undoped GaN layer 21 is interposed between the sapphire substrate 20 and the n-type GaN cladding layer 22A is not essential, but the crystallinity of the n-type GaN cladding layer 22A and the GaN-based semiconductor layer grown on the n-type GaN cladding layer 22A is not limited. This is a preferable configuration for improvement. A second n-type layer may be stacked on the p-type layer via a tunnel junction, and a p-side electrode may be formed on the second n-type layer.

高温n型層および低温n型層の成長温度は、特許文献1の記載その他の従来技術を適宜参照して定めることができる。これらの温度は、いずれも、一定である必要はない。MOVPE法では、高温n型層の成長温度は、好ましくは、1000℃〜1200℃であり、低温n型層の成長温度は、好ましくは、650℃〜850℃である。低温n型層の表面のピットの開口径は、当該層の成長温度が低い程、また、成長時の雰囲気中の水素分圧が高い程、大きくなる傾向がある。本発明者等は、低温n型層の膜厚が小さ過ぎる場合にも、発光素子の通電による劣化が速くなる傾向があることを見出しており、このことから、低温n型層の膜厚は、好ましくは100nm以上であり、より好ましくは150nm以上である。また、低温n型層の膜厚を大きくし過ぎると、活性層の結晶性が低下する傾向が生じるので、該膜厚は600nm以下とすることが好ましい。   The growth temperature of the high-temperature n-type layer and the low-temperature n-type layer can be determined by appropriately referring to the description in Patent Document 1 and other conventional techniques. None of these temperatures need be constant. In the MOVPE method, the growth temperature of the high-temperature n-type layer is preferably 1000 ° C. to 1200 ° C., and the growth temperature of the low-temperature n-type layer is preferably 650 ° C. to 850 ° C. The opening diameter of the pits on the surface of the low-temperature n-type layer tends to increase as the growth temperature of the layer decreases and as the hydrogen partial pressure in the atmosphere during growth increases. The present inventors have found that even when the film thickness of the low-temperature n-type layer is too small, the light-emitting element tends to be deteriorated by energization, and from this, the film thickness of the low-temperature n-type layer is The thickness is preferably 100 nm or more, and more preferably 150 nm or more. Further, if the film thickness of the low-temperature n-type layer is excessively increased, the crystallinity of the active layer tends to be lowered. Therefore, the film thickness is preferably 600 nm or less.

低温n型層には、素子の静電破壊に対する耐性を改善するために、n型不純物が活性層よりも高濃度にドープされた領域(以下、「高濃度領域」ともいう。)を設けるが、そのような低温n型層の結晶性を改善するには、少なくとも、当該低温n型層の、高温n型層と接する部分に、n型不純物の濃度を高濃度領域よりも低くした領域(以下、「低濃度領域」ともいう。)を設ければよい。従って、低温n型層は、例えば、高温n型層から離れるにつれてn型不純物濃度が単調に増加するように、n型不純物がドープされたものであってもよいし、n型不純物濃度が相対的に低い2つの層の間に、n型不純物濃度が相対的に高い層が挟まれた3層構造を有するもの等であってもよい。GaN系半導体の結晶性は、含有する不純物の濃度が低い程、良好なものとなるので、低濃度領域を設けることによる低温n型層の結晶性改善効果は、低濃度領域を、アンドープで成長したGaN系半導体で形成したとき、最大となる。前記実施例から分るように、低温n型層の大部分を、アンドープで成長したGaN系半導体で形成した場合であっても、高温n型層とで該部分を挟むように高濃度領域を設けることによって、素子の静電破壊に対する耐性を飛躍的に向上させることができる。   In the low-temperature n-type layer, a region doped with n-type impurities at a higher concentration than the active layer (hereinafter also referred to as “high-concentration region”) is provided in order to improve the resistance of the device to electrostatic breakdown. In order to improve the crystallinity of such a low-temperature n-type layer, at least a region of the low-temperature n-type layer in contact with the high-temperature n-type layer in which the n-type impurity concentration is lower than that of the high-concentration region ( Hereinafter, it may be referred to as a “low concentration region”). Accordingly, the low-temperature n-type layer may be doped with an n-type impurity such that the n-type impurity concentration monotonously increases with distance from the high-temperature n-type layer. For example, a layer having a three-layer structure in which a layer having a relatively high n-type impurity concentration is sandwiched between two layers having low levels may be used. Since the crystallinity of GaN-based semiconductors becomes better as the concentration of impurities contained is lower, the effect of improving the crystallinity of the low-temperature n-type layer by providing a low-concentration region is that the low-concentration region grows undoped. It becomes the maximum when it is formed of a GaN-based semiconductor. As can be seen from the above embodiment, even when the majority of the low-temperature n-type layer is formed of an undoped GaN-based semiconductor, a high-concentration region is formed so as to sandwich the portion between the high-temperature n-type layer. By providing, the resistance to electrostatic breakdown of the element can be dramatically improved.

低温n型層の高濃度領域におけるn型不純物濃度を、好ましくは活性層のn型不純物濃度の5倍以上、更に好ましくは10倍以上とすることにより、素子の静電破壊に対する耐性をより高いものとすることができる。低温n型層の高濃度領域におけるn型不純物濃度に特に上限はないが、添加量を多くし過ぎると、結晶性の低下が問題となる。本発明者等は、上記実施例のGaN系発光素子200の構成において、nドープ層22B−2に添加するSiの濃度を2×1019cm−3まで高くしても、通電による劣化の抑制が十分に達成されることを確認している。 By making the n-type impurity concentration in the high-concentration region of the low-temperature n-type layer preferably 5 times or more, more preferably 10 times or more the n-type impurity concentration of the active layer, the device has higher resistance to electrostatic breakdown. Can be. There is no particular upper limit to the n-type impurity concentration in the high-concentration region of the low-temperature n-type layer. The present inventors suppressed deterioration due to energization even when the concentration of Si added to the n-doped layer 22B-2 was increased to 2 × 10 19 cm −3 in the configuration of the GaN-based light emitting device 200 of the above example. Is fully achieved.

高温n型層には、特許文献1に記載された従来のGaN系発光素子がそうであるように、n型不純物が2×1018cm−3以上の濃度に添加された、膜厚2μm以上の高キャリア濃度層が設けられることが一般的である。低温n型層の高濃度領域におけるn型不純物濃度は、このような高キャリア濃度層におけるn型不純物濃度を基準に設定することもできる。本発明者等は、上記実施例のGaN系発光素子200から低温n型層(n型GaNクラッド層22B)だけを省略した構成のGaN系発光素子において、通電による劣化が極めて短時間で生じる一方、静電破壊に対する耐性が良好であることを確認している。このことから、低温n型層の高濃度領域におけるn型不純物濃度は、高温n型層中の高キャリア濃度層におけるn型不純物濃度に匹敵する濃度以上(該高キャリア濃度層におけるn型不純物濃度の最大値の50%以上)とすることが好ましいといえる。更に好ましくは、低温n型層の高濃度領域におけるn型不純物濃度を、上記実施例の場合のように、高温n型層中の高キャリア濃度層におけるn型不純物濃度の最大値と同じとするか、あるいは、それよりも高濃度にする。 As in the conventional GaN-based light emitting device described in Patent Document 1, an n-type impurity is added to the high-temperature n-type layer at a concentration of 2 × 10 18 cm −3 or more, and the film thickness is 2 μm or more. Generally, a high carrier concentration layer is provided. The n-type impurity concentration in the high-concentration region of the low-temperature n-type layer can be set based on the n-type impurity concentration in the high-carrier concentration layer. In the GaN-based light-emitting device having a configuration in which only the low-temperature n-type layer (n-type GaN cladding layer 22B) is omitted from the GaN-based light-emitting device 200 of the above embodiment, deterioration due to energization occurs in a very short time. It has been confirmed that the resistance to electrostatic breakdown is good. From this, the n-type impurity concentration in the high-concentration region of the low-temperature n-type layer is equal to or higher than the n-type impurity concentration in the high carrier concentration layer in the high-temperature n-type layer (the n-type impurity concentration in the high carrier concentration layer). 50% or more of the maximum value of the above) is preferable. More preferably, the n-type impurity concentration in the high-concentration region of the low-temperature n-type layer is the same as the maximum value of the n-type impurity concentration in the high-carrier concentration layer in the high-temperature n-type layer, as in the above embodiment. Or higher concentration.

低温n型層は、任意の結晶組成を有するGaN系半導体で形成してよいが、In(インジウム)を多く含むGaN系半導体は分解温度が低くなることから、低温n型層を、GaN、AlGaN等の、Inを含まないGaN系半導体で形成した方が、素子の耐熱性を高くするうえで好ましい。また、低温n型層をInを含むGaN系半導体で形成すると、バンドギャップが狭くなるので光吸収性が大きくなり、特に、発光波長の短い素子(紫〜紫外発光素子)の場合には、出力に対する影響が無視できなくなってくる。この問題を軽減するためには、低温n型層を、Inを含まない、GaN、AlGaN等のGaN系半導体で形成することが好ましい。低温n型層の結晶性の低下を抑制するには、高温n型層と低温n型層とを、同一結晶組成を有するGaN系半導体で形成することも有効であり、その場合、更に、高温n型層と低温n型層の両方を2元結晶であるGaNで形成することが、より好ましい。   The low-temperature n-type layer may be formed of a GaN-based semiconductor having an arbitrary crystal composition. However, since the decomposition temperature of a GaN-based semiconductor containing a large amount of In (indium) is low, the low-temperature n-type layer is formed of GaN, AlGaN. In order to increase the heat resistance of the element, it is preferable to form a GaN-based semiconductor that does not contain In. Further, when the low-temperature n-type layer is formed of a GaN-based semiconductor containing In, the band gap is narrowed, so that the light absorption is increased. In particular, in the case of an element having a short emission wavelength (purple to ultraviolet light-emitting element), the output The influence on can not be ignored. In order to alleviate this problem, the low-temperature n-type layer is preferably formed of a GaN-based semiconductor such as GaN or AlGaN that does not contain In. In order to suppress a decrease in crystallinity of the low-temperature n-type layer, it is also effective to form the high-temperature n-type layer and the low-temperature n-type layer with a GaN-based semiconductor having the same crystal composition. More preferably, both the n-type layer and the low-temperature n-type layer are formed of GaN which is a binary crystal.

次の事項を付記する。
(1a)成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるように成長されたn型層を有し、該n型層の上に、活性層およびp型層が順次成長されてなるGaN系発光素子であって、前記n型層のうち、第1の温度で成長された層を高温n型層、第2の温度で成長された層を低温n型層としたとき、前記低温n型層は、前記高温n型層に接する部分に設けられた第1の領域と、該第1の領域よりも前記高温n型層から離れた位置に設けられた第2の領域と、を含んでおり、前記第1の領域は、n型不純物濃度が前記第2の領域よりも低くなるように設けられており、前記第2の領域は、n型不純物濃度が前記活性層よりも高くなるように設けられている、GaN系発光素子。
(2a)前記第1の領域が、アンドープで成長されたGaN系半導体を含む、前記(1a)に記載のGaN系発光素子。
(3a)成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるように成長されたn型層を有し、該n型層の上に、活性層およびp型層が順次成長されてなるGaN系発光素子であって、前記n型層のうち、第1の温度で成長された層を高温n型層、第2の温度で成長された層を低温n型層としたとき、前記低温n型層は、前記高温n型層に接する部分に設けられた第1の層と、該第1の層よりも前記高温n型層から離れた位置に設けられた第2の層と、を含んでおり、前記第1の層は、n型不純物濃度が前記第2の層よりも低くなるように設けられており、前記第2の層は、n型不純物濃度が前記活性層よりも高くなるように設けられている、GaN系発光素子。
(4a)前記第1の層が、アンドープで成長されたGaN系半導体層である、前記(3a)に記載のGaN系発光素子。
(5a)前記第1の層と前記第2の層とが重ねて形成されている、前記(3a)または(4a)に記載のGaN系発光素子。
(6a)前記低温n型層がGaNまたはAlGaNからなる、前記(1a)〜(5a)のいずれかに記載のGaN系発光素子。
(7a)前記高温n型層と前記低温n型層が、同じ結晶組成のGaN系半導体からなる、前記(1a)〜(6a)のいずれかに記載のGaN系発光素子。
The following matters are added.
(1a) An n-type layer grown so that pits are formed by lowering the growth temperature from the first temperature to the second temperature during the growth, and active on the n-type layer A GaN-based light emitting device in which a layer and a p-type layer are sequentially grown, wherein a layer grown at a first temperature is a high-temperature n-type layer and a layer grown at a second temperature among the n-type layers Is a low-temperature n-type layer, the low-temperature n-type layer includes a first region provided in a portion in contact with the high-temperature n-type layer, and a position farther from the high-temperature n-type layer than the first region. The first region is provided such that the n-type impurity concentration is lower than that of the second region, and the second region is A GaN-based light emitting device provided so that an n-type impurity concentration is higher than that of the active layer.
(2a) The GaN-based light emitting device according to (1a), wherein the first region includes an undoped GaN-based semiconductor.
(3a) An n-type layer grown so that pits are formed by lowering the growth temperature from the first temperature to the second temperature in the middle of growth, and active on the n-type layer A GaN-based light emitting device in which a layer and a p-type layer are sequentially grown, wherein a layer grown at a first temperature is a high-temperature n-type layer and a layer grown at a second temperature among the n-type layers Is a low-temperature n-type layer, the low-temperature n-type layer includes a first layer provided in a portion in contact with the high-temperature n-type layer, and a position farther from the high-temperature n-type layer than the first layer. The first layer is provided such that the n-type impurity concentration is lower than that of the second layer, and the second layer includes: A GaN-based light emitting device provided so that an n-type impurity concentration is higher than that of the active layer.
(4a) The GaN-based light emitting device according to (3a), wherein the first layer is a GaN-based semiconductor layer grown undoped.
(5a) The GaN-based light emitting device according to (3a) or (4a), wherein the first layer and the second layer are formed to overlap each other.
(6a) The GaN-based light emitting device according to any one of (1a) to (5a), wherein the low-temperature n-type layer is made of GaN or AlGaN.
(7a) The GaN-based light-emitting element according to any one of (1a) to (6a), wherein the high-temperature n-type layer and the low-temperature n-type layer are made of a GaN-based semiconductor having the same crystal composition.

本発明を実施したGaN系発光素子の構造を示す断面図である。It is sectional drawing which shows the structure of the GaN-type light emitting element which implemented this invention. ピットの開口径を説明する図である。It is a figure explaining the opening diameter of a pit. 図1に示すGaN系発光素子の製造時における、活性層の成長の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode of the growth of the active layer at the time of manufacture of the GaN-type light emitting element shown in FIG. 従来技術のGaN系発光素子の構造を示す断面図である。It is sectional drawing which shows the structure of the GaN-type light emitting element of a prior art.

符号の説明Explanation of symbols

100、200 GaN系発光素子
10、20 サファイア基板
11、21 アンドープGaN層
12A、22A n型GaNクラッド層
12B、22B ピットが形成されたn型GaNクラッド層
22B−1 アンドープ層
22B−2 nドープ層
13、23 活性層
14、24 p型AlGaNクラッド層
15、25 p型GaNコンタクト層
P11、P21 n側電極
P12、P22 p側電極
P13、P23 パッド電極
100, 200 GaN-based light emitting device 10, 20 Sapphire substrate 11, 21 Undoped GaN layer 12A, 22A n-type GaN cladding layer 12B, 22B n-type GaN cladding layer 22B-1 undoped layer 22B-2 n-doped layer 13, 23 Active layer 14, 24 p-type AlGaN cladding layer 15, 25 p-type GaN contact layer P11, P21 n-side electrode P12, P22 p-side electrode P13, P23 pad electrode

Claims (2)

成長の途中で成長温度を第1の温度から第2の温度に下げることによって、ピットが形成されるようにn型層を成長させる工程と、該n型層の上に活性層を成長させる工程と、該活性層の上にp型層を成長させる工程と、
を有し、
前記n型層のうち、前記第1の温度で成長される層を高温n型層、前記第2の温度で成長される層を低温n型層としたとき、
前記低温n型層を成長させる工程は、前記高温n型層に接する第1の層を形成する工程と、該第1の層よりも前記高温n型層から離れた位置に第2の層を形成する工程とを含み、
前記第1の層、n型不純物濃度が前記第2の層よりも低い、アンドープで成長されるGaN系半導体層とし、
前記第2の層、n型不純物濃度が前記活性層よりも高くなるように、かつ、n型不純物濃度が5×10 18 cm −3 以上となるように形成したGaN系半導層とし、
前記活性層は、前記n型層に接して、かつ、その上面にピットが開口するように成長させる、ことを特徴とするGaN系発光素子の製造方法。
A step of growing an n-type layer so that pits are formed by lowering the growth temperature from the first temperature to the second temperature during the growth, and a step of growing an active layer on the n-type layer And growing a p-type layer on the active layer;
Have
Wherein among the n-type layer, the first high-temperature n-type layer a layer which is grown at a temperature of, when a layer is grown at the second temperature and a low temperature n-type layer,
The step of growing the low-temperature n-type layer includes a step of forming a first layer in contact with the high-temperature n-type layer, and a second layer at a position farther from the high-temperature n-type layer than the first layer. Forming a process,
The first layer is an undoped GaN-based semiconductor layer having an n-type impurity concentration lower than that of the second layer,
The second layer is a GaN-based semiconductor layer formed so that the n-type impurity concentration is higher than that of the active layer and the n-type impurity concentration is 5 × 10 18 cm −3 or more. ,
The method of manufacturing a GaN-based light emitting device, wherein the active layer is grown so as to be in contact with the n-type layer and have a pit opened on an upper surface thereof.
請求項1に記載の製造方法により製造される、GaN系発光素子。 A GaN-based light emitting device manufactured by the manufacturing method according to claim 1 .
JP2006343967A 2006-01-12 2006-12-21 GaN-based light emitting device and manufacturing method thereof Active JP5305588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006343967A JP5305588B2 (en) 2006-01-12 2006-12-21 GaN-based light emitting device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006005442 2006-01-12
JP2006005442 2006-01-12
JP2006343967A JP5305588B2 (en) 2006-01-12 2006-12-21 GaN-based light emitting device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013108561A Division JP2013157648A (en) 2006-01-12 2013-05-23 GaN-BASED LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD OF THE SAME

Publications (2)

Publication Number Publication Date
JP2007214548A JP2007214548A (en) 2007-08-23
JP5305588B2 true JP5305588B2 (en) 2013-10-02

Family

ID=38492669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343967A Active JP5305588B2 (en) 2006-01-12 2006-12-21 GaN-based light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5305588B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525221B2 (en) * 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
JP2012169383A (en) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and method of manufacturing the same
CN106415860B (en) * 2014-06-03 2020-02-14 夏普株式会社 Nitride semiconductor light emitting device
JP6785455B2 (en) * 2018-05-11 2020-11-18 パナソニックIpマネジメント株式会社 Light emitting diode element and manufacturing method of light emitting diode element
JP7149486B2 (en) * 2020-04-21 2022-10-07 日亜化学工業株式会社 Method for manufacturing light-emitting element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612985B2 (en) * 1998-02-02 2005-01-26 豊田合成株式会社 Gallium nitride compound semiconductor device and manufacturing method thereof
JP3909811B2 (en) * 2001-06-12 2007-04-25 パイオニア株式会社 Nitride semiconductor device and manufacturing method thereof
JP5162809B2 (en) * 2004-02-09 2013-03-13 日亜化学工業株式会社 Nitride semiconductor device

Also Published As

Publication number Publication date
JP2007214548A (en) 2007-08-23

Similar Documents

Publication Publication Date Title
US9166102B2 (en) Group III nitride semiconductor light-emitting device including a superlatice layer
JP4940317B2 (en) Semiconductor light emitting device and manufacturing method thereof
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP4767020B2 (en) Method of manufacturing nitride compound semiconductor device
JP4882618B2 (en) GaN-based semiconductor light emitting diode manufacturing method
JPWO2008153130A1 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor
US20060169990A1 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JP2007504682A (en) III-nitride electronic device structure with high Al content AlGaN diffusion barrier
JP5861947B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4962130B2 (en) GaN-based semiconductor light emitting diode manufacturing method
JP5018037B2 (en) Manufacturing method of GaN-based light emitting diode
JP2006332258A (en) Nitride semiconductor device and its manufacturing method
WO2014061692A1 (en) Nitride semiconductor light emitting element
JP5305588B2 (en) GaN-based light emitting device and manufacturing method thereof
JP6128138B2 (en) Semiconductor light emitting device
JP5234814B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2013157648A (en) GaN-BASED LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP5200829B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP2009164489A (en) MANUFACTURING METHOD OF COMPOUND SEMICONDUCTOR, SEMICONDUCTOR LASER DIODE AND AlGaN-BASED SUPERLATTICE STRUCTURE
JP2005340789A (en) Group iii nitride semiconductor light-emitting element
JP6884505B2 (en) Semiconductor light emitting device and its manufacturing method
JP5151139B2 (en) Semiconductor light emitting device
JP7302814B2 (en) semiconductor light emitting device
JP2004096129A (en) Nitride semiconductor device
CN114664985A (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5305588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350