JP3612985B2 - Gallium nitride compound semiconductor device and manufacturing method thereof - Google Patents

Gallium nitride compound semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3612985B2
JP3612985B2 JP3662098A JP3662098A JP3612985B2 JP 3612985 B2 JP3612985 B2 JP 3612985B2 JP 3662098 A JP3662098 A JP 3662098A JP 3662098 A JP3662098 A JP 3662098A JP 3612985 B2 JP3612985 B2 JP 3612985B2
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
compound semiconductor
active layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3662098A
Other languages
Japanese (ja)
Other versions
JPH11220169A (en
Inventor
久喜 加藤
典克 小出
慎也 浅見
大志 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP3662098A priority Critical patent/JP3612985B2/en
Publication of JPH11220169A publication Critical patent/JPH11220169A/en
Application granted granted Critical
Publication of JP3612985B2 publication Critical patent/JP3612985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に窒化ガリウム系化合物半導体から成る層が積層された発光素子及びその製造方法に関し、特にその発光出力を大きくする構造を持つ発光素子及びその製造方法に関する。
【0002】
【従来の技術】
図3に従来の技術により製造された窒化ガリウム系化合物半導体から成る発光素子の断面図を示す。本素子100は、ダブルヘテロ型の青色LEDであり、有機金属気相成長法(以下「MOVPE」と略す)により製造されたものである。
図3に示すように、本素子100は、サファイヤ基板10、AlNバッファ層11、n型GaNクラッド層12、GaInN活性層13、p型AlGaNクラッド層14、p型GaNコンタクト層15、正電極16A、負電極16B、電極パッド17より構成されている。
【0003】
【発明が解決しようとする課題】
例えば、光を放出する活性層がGaInNにより形成されている従来のダブルヘテロ型のLEDでは、図3のGaInN活性層13のInモル分率を減少させることにより、発光波長を紫外に近づけるにつれて、素子100の発光出力が減少していた。これは、MOVPEによるダブルヘテロ型のLED製造時には、GaInN活性層13内に発光出力を維持する上で望ましくない応力が発生し易く、Inがこの時の歪みを緩和しこの応力を抑制する役割を果たしているためだと考えられる。即ち、素子100は、この歪みを緩和するInの減少により、InGaN活性層13内に存在する発光に直接寄与する電子の局在準位が形成されにくくなるために、発光出力を維持することができないものと思われる。
【0004】
本発明は、上記の課題を解決するために成されたものであり、その目的は、発光波長を紫外に近づけても発光出力を維持することができる構造を持つ発光素子を提供することである。
【0005】
【課題を解決するための手段】
第1の手段は、基板上に窒化ガリウム系化合物半導体から成る層が積層された発光素子において、光を放出する活性層を含む前記基板から前記活性層までの少なくとも一つの層に、前記基板上に成長する層の結晶構造上の歪みを緩和するためのピットが形成された、厚さが3000Åから6000Åの歪み緩和層を設けることである。
また、第2の手段は、第1の手段の歪み緩和層を不純物が添加された層により構成することである。
また、第3の手段は、活性層をGax In1-x N(0≦x≦1)で形成された層により構成することである。
【0006】
また、上記の構造を持つ窒化ガリウム系化合物半導体素子の製造方法としては、以下の手段がある。
即ち、第4の手段は、光を放出する活性層を含む前記基板から前記活性層までの少なくとも一つの層として、第1の所定の温度から第2の所定の温度にまで積層温度を降下させることにより、ピットが形成された、厚さが3000Åから6000Åの歪み緩和層を積層させる方法である。
また、第5の手段は、第4の手段の歪み緩和層をケイ素をドーピングしたn型の窒化ガリウムにより形成する方法である。
また、第6の手段は、上記の第1の所定の温度を1000℃から1150℃とする方法である。
また、第7の手段は、上記の第2の所定の温度を500℃から950℃とする方法である。
更に、第8の手段は、第4乃至第7のいずれか一つの手段において活性層の形成を歪み緩和層のピットが埋まって平らに成る前までに完了させることにより、活性層にもピットを形成する方法である。
更に、第9の手段は、第4乃至第8のいずれか一つの手段において活性層をGax In1-x N(0≦x≦1)を結晶成長させることにより形成する方法である。
以上の手段により、上記の課題を解決することができる。
【0007】
【作用および発明の効果】
ヘテロ成長の場合には、成長層に歪みが入りやすい。その歪みを活性層に至る前の層で緩和する歪み緩和層を設けることにより、活性層の結晶性を向上させることができる。この結果、発光素子の光出力を向上させる事が出来る。
例えば、図3に示す従来のMOVPEによるダブルヘテロ型のLED素子100は、GaInN活性層13内の発光出力を維持する上で望ましくない結晶構造上の歪みを緩和する役割を果たすInのモル分率が減少すると、GaInN活性層13内に存在する発光に直接寄与する電子の局在準位が形成されにくくなるために、発光出力を維持できないものと思われる。
そこで、例えば、第1図に示すように活性層23よりも下に、厚さが3000Åから6000Åの、ピットを持つ層を設け、その層の上に活性層を積層させることにした。これにより、活性層内に局所的に歪みの強弱ができるようになり、上記の歪みが緩和されるようになった。
以上の作用により、例えば、図1のGaInN活性層23におけるInのモル分率を減少させても、発光に直接寄与する電子の局在準位が形成されにくくならないため、発光出力が維持できるものと考えられる。
上記のピットは、歪み緩和層を500℃から950℃の低温領域で結晶成長させることにより、形成することができた。
また、前記第3の手段は、歪み緩和層に不純物を添加し電気伝導性を付与することにより、ピットの先端に静電気による高電界が形成されるのを防止するためのものであり、これにより歪み緩和層における絶縁破壊が防止され、本発光素子の寿命が維持できるようになる。
【0008】
【発明の実施の形態】
以下、本発明を具体的な実施例に基づいて説明する。
図1は、サファイア基板20上に形成されたGaN 系化合物半導体で形成された発光素子200の模式的な断面構成図である。基板20の上には窒化アルミニウム(AlN) から成る膜厚約200Åのバッファ層21が設けられ、その上にシリコン(Si)ドープのGaN から成る膜厚約4.0 μmの高キャリア濃度n層22Aが形成されている。この高キャリア濃度n層22Aの上にSiドープのn型GaN から成る膜厚約0.5 μmのクラッド層22Bが形成されている。
そして、クラッド層22Bの上に単一量子井戸構造(SQW)の中心となる膜厚約500Åの活性層23が形成されている。活性層23の上にはp型Al0.15Ga0.85N から成る膜厚約600Åのクラッド層24が形成されている。さらに、クラッド層24の上にはp型GaN から成る膜厚約1500Åのコンタクト層25が形成されている。
【0009】
又、コンタクト層25の上には金属蒸着による透光性の電極26Aが、n層22A上には電極26Bが形成されている。透光性の電極26Aは、コンタクト層25に接合する膜厚約15Åのコバルト(Co)と、Coに接合する膜厚約60Åの金(Au)とで構成されている。電極26Bは膜厚約 200Åのバナジウム(V) と、膜厚約1.8 μmのアルミニウム(Al)又はAl合金で構成されている。電極26A上の一部には、CoもしくはNiとAu、Al、又は、それらの合金から成る膜厚約1.5 μmの電極パッド27が形成されている。
【0010】
次に、この発光素子200の製造方法について説明する。
上記発光素子200は、MOVPEによる気相成長により製造された。用いられたガスは、アンモニア(NH) 、キャリアガス(H,N) 、トリメチルガリウム(Ga(CH)(以下「TMG 」と記す)、トリメチルアルミニウム(Al(CH)(以下「TMA 」と記す)、トリメチルインジウム(In(CH)(以下「TMI 」と記す)、シラン(SiH)とシクロペンタジエニルマグネシウム(Mg(C) (以下「CPMg 」と記す)である。
まず、有機洗浄及び熱処理により洗浄したa面を主面とした単結晶の基板20をMOVPE 装置の反応室に載置されたサセプタに装着する。次に、常圧でHを反応室に流しながら温度1150℃で基板20をベーキングした。
次に、基板20の温度を400 ℃まで低下させて、H、NH 及びTMA を供給してAlN のバッファ層21を約200Åの膜厚に形成した。
【0011】
次に、基板20の温度を1150℃にまで上げ、H、NH 、TMG 及びシランを供給し、膜厚約4.0 μm、電子濃度2 ×1018/cmのシリコン(Si)ドープのGaN から成る高キャリア濃度n層22Aを形成した。
次に、ピットを持つ歪み緩和層を形成した。即ち、基板20の温度を900℃にまで降下させ、N又はH、NH 、TMG 及びシランを供給して、膜厚約0.5μm、電子濃度1×1018/cmのシリコン(Si)ドープのGaNから成る、多数のピットを持つクラッド層22Bを形成した。このクラッド層22Bが歪み緩和層となる。
上記のクラッド層22Bを形成した後、結晶温度を850℃に降温し、N又はH、NH 、TMG 及びTMI を供給して、膜厚約500ÅのGa0.8In0.2N から成る活性層23を形成した。本活性層23は、上記のクラッド層22Bが持つピットが埋まって、平らに成る前までに積層を完了させた。これにより、図1に示すように、本活性層23自身の上部にもピットを形成することができた。
【0012】
次に、基板20の温度を1000℃に昇温し、N又はH、NH 、TMG 、TMA 及びCPMg を供給して、膜厚約50nm、マグネシウム(Mg)をドープしたp型Al0.15Ga0.85N から成るクラッド層24を形成した。
次に、基板20の温度を1000℃に保持し、N又はH、NH 、TMG 及びCPMg を供給して、膜厚約100nm 、Mgをドープしたp型GaN から成るコンタクト層25を形成した。
次に、コンタクト層25の上にエッチングマスクを形成し、所定領域のマスクを除去して、マスクで覆われていない部分のコンタクト層25、クラッド層24、活性層23、クラッド層22B、n層22Aの一部を塩素を含むガスによる反応性イオンエッチングによりエッチングして、n層22Aの表面を露出させた。
次に、以下の手順で、n層22Aに対する電極26Bと、コンタクト層25に対する透光性の電極26Aとを形成した。
【0013】
(1) フォトレジストを塗布し、フォトリソグラフィによりn層22Aの露出面上の所定領域に窓を形成して、10−6Torrオーダ以下の高真空に排気した後、膜厚約 200Åのバナジウム(V) と膜厚約 1.8μmのAlを蒸着した。次に、フォトレジストを除去する。これによりn層22Aの露出面上に電極26Bが形成される。
(2) 次に、表面上にフォトレジストを一様に塗布して、フォトリソグラフィにより、コンタクト層25の上の電極形成部分のフォトレジストを除去して、窓部を形成する。
(3) 蒸着装置にて、フォトレジスト及び露出させたコンタクト層25上に、10−6Torrオーダ以下の高真空に排気した後、膜厚約15ÅのCoを成膜し、このCo上に膜厚約60ÅのAuを成膜する。
【0014】
(4) 次に、試料を蒸着装置から取り出し、リフトオフ法によりフォトレジスト上に堆積したCo、Auを除去し、コンタクト層25上に透光性の電極26Aを形成する。
(5) 次に、透光性の電極26A上の一部にボンディング用の電極パッド27を形成するために、フォトレジストを一様に塗布して、その電極パッド27の形成部分のフォトレジストに窓を開ける。次に、CoもしくはNiとAu、Al、又は、それらの合金を膜厚1.5 μm程度に、蒸着により成膜させ、(4) の工程と同様に、リフトオフ法により、フォトレジスト上に堆積したCoもしくはNiとAu、Al、又はそれらの合金から成る膜を除去して、電極パッド27を形成する。
(6) その後、試料雰囲気を真空ポンプで排気し、Oガスを供給して圧力 3Paとし、その状態で雰囲気温度を約 550℃にして、3 分程度、加熱し、コンタクト層25、クラッド層24をp型低抵抗化すると共にコンタクト層25と電極26Aとの合金化処理、n層22Aと電極26Bとの合金化処理を行った。このようにして、発光素子200を形成した。
【0015】
図2に、窒化ガリウム系化合物半導体素子の活性層のフォトルミネセンス強度の波長特性を示した測定図を示す。グラフAは、本発明による発光素子200の活性層のフォトルミネセンス強度の波長特性を示した測定図であり、ピットが形成されたn型GaNクラッド層22Bの厚さは6000Å、成長温度は900℃のものを測定した。また、グラフBは、従来技術による発光素子の活性層のフォトルミネセンス強度の波長特性を示した測定図である。
本図より、本発明による窒化ガリウム系化合物半導体素子の発光強度が、従来のものよりも著しく増加していることが分かる。
【0016】
発光素子200の活性層23はSQW構造としたが、活性層の構造は、MQW構造でもよい。活性層、クラッド層、コンタクト層、その他の層は、任意の混晶比の4元、3元、2元系のAlGaIn1−x−y N (0≦x≦1,0≦y≦1)としても良い。又、p型不純物としてMgを用いたがベリリウム(Be)、亜鉛(Zn)等の2族元素を用いることができる。
一般に、ピットを持つ歪み緩和層を形成するには、その層の通常の結晶成長温度よりも低温でその層を成長させればよく、窒化ガリウム系化合物半導体素子の場合、その低温領域は、500℃から950℃である。
また、上記の実施例では、クラッド層を歪み緩和層としたが、活性層23を成長させる初期段階でGa0.8In0.2N を低温成長させ、ピットを形成したのちに通常の成長温度に昇温して、活性層を形成する方法も考えられる。
また、クラッド層よりも下の層に、一般式AlGaIn1−x−y N (0≦x≦1,0≦y≦1)で表される化合物を低温成長させてピットを形成して、歪み緩和層としてもよい。
ピット層の厚さは、約3000Åから6000Å程度が、最も適当な範囲であり、これよりも薄いと、活性層の歪みが緩和され難くなり、これよりも厚いと、活性層の結晶度が劣化する傾向にある。
【図面の簡単な説明】
【図1】本発明による窒化ガリウム系化合物半導体素子の断面図。
【図2】窒化ガリウム系化合物半導体素子の活性層のフォトルミネセンス強度の波長特性を示した測定図。
【図3】従来技術による窒化ガリウム系化合物半導体素子の断面図。
【符号の説明】
100,200…ダブルヘテロ型LED発光素子
10,20…サファイヤ基板
11,21…AlNバッファ層
12,22A…n型GaNクラッド層
22B…ピットが形成されたn型GaNクラッド層
13…GaInN活性層
23…ピットが形成されたGaInN活性層
14,24…p型AlGaNクラッド層
15,25…p型GaNコンタクト層
16A,26A…正電極
16B,26B…負電極
17,27…電極パッド
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a light emitting device in which a layer made of a gallium nitride compound semiconductor is stacked on a substrate and a method for manufacturing the same, and more particularly to a light emitting device having a structure for increasing the light output and a method for manufacturing the same.
[0002]
[Prior art]
FIG. 3 shows a cross-sectional view of a light emitting device made of a gallium nitride compound semiconductor manufactured by a conventional technique. The element 100 is a double hetero blue LED, which is manufactured by a metal organic chemical vapor deposition method (hereinafter abbreviated as “MOVPE”).
As shown in FIG. 3, the device 100 includes a sapphire substrate 10, an AlN buffer layer 11, an n-type GaN cladding layer 12, a GaInN active layer 13, a p-type AlGaN cladding layer 14, a p-type GaN contact layer 15, and a positive electrode 16A. , A negative electrode 16B and an electrode pad 17.
[0003]
[Problems to be solved by the invention]
For example, in a conventional double hetero-type LED in which an active layer that emits light is made of GaInN, by reducing the In mole fraction of the GaInN active layer 13 in FIG. The light emission output of the element 100 was decreased. This is because, when manufacturing a double hetero type LED by MOVPE, undesired stress is easily generated in the GaInN active layer 13 in maintaining the light emission output, and In plays a role of relaxing the strain and suppressing this stress. It is thought that it is because it plays. That is, the device 100 can maintain the light emission output because the decrease of In that relaxes the strain makes it difficult to form localized electron levels that directly contribute to the light emission existing in the InGaN active layer 13. It seems impossible.
[0004]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a light-emitting element having a structure capable of maintaining a light emission output even when the light emission wavelength is made close to ultraviolet. .
[0005]
[Means for Solving the Problems]
In the light emitting device in which a layer made of a gallium nitride compound semiconductor is stacked on a substrate, the first means includes at least one layer from the substrate including the active layer that emits light to the active layer. And providing a strain relaxation layer having a thickness of 3000 to 6000 mm in which pits are formed to relieve strain on the crystal structure of the layer to be grown.
The second means is that the strain relaxation layer of the first means is constituted by a layer to which an impurity is added.
The third means is that the active layer is composed of a layer formed of Ga x In 1-x N (0 ≦ x ≦ 1).
[0006]
In addition, as a method for producing a gallium nitride compound semiconductor device having the above structure, there are the following means.
That is, the fourth means lowers the stacking temperature from the first predetermined temperature to the second predetermined temperature as at least one layer from the substrate including the active layer that emits light to the active layer. In this method, a strain relaxation layer having a thickness of 3000 to 6000 mm in which pits are formed is laminated.
The fifth means is a method of forming the strain relaxation layer of the fourth means with n-type gallium nitride doped with silicon.
The sixth means is a method of setting the first predetermined temperature from 1000 ° C. to 1150 ° C.
The seventh means is a method of setting the second predetermined temperature from 500 ° C. to 950 ° C.
Further, the eighth means completes the formation of the active layer in any one of the fourth to seventh means before the pits of the strain relaxation layer are filled and flattened, whereby pits are also formed in the active layer. It is a method of forming.
Further, the ninth means is a method in which the active layer is formed by crystal growth of Ga x In 1-x N (0 ≦ x ≦ 1) in any one of the fourth to eighth means.
The above-described problems can be solved by the above means.
[0007]
[Operation and effect of the invention]
In the case of hetero growth, the growth layer tends to be distorted. By providing a strain relaxation layer that relaxes the strain in the layer before reaching the active layer, the crystallinity of the active layer can be improved. As a result, the light output of the light emitting element can be improved.
For example, the conventional MOVPE double hetero-type LED element 100 shown in FIG. 3 has a mole fraction of In that plays a role in relaxing undesired crystal structural distortion in maintaining the light emission output in the GaInN active layer 13. It is considered that the emission output cannot be maintained because the localized level of electrons that directly contribute to the light emission existing in the GaInN active layer 13 is difficult to be formed.
Therefore, for example, as shown in FIG. 1, a layer having a pit having a thickness of 3000 to 6000 mm is provided below the active layer 23, and the active layer is laminated on the layer. As a result, the strain can be locally increased or decreased in the active layer, and the above-described strain is alleviated.
With the above operation, for example, even if the molar fraction of In in the GaInN active layer 23 in FIG. 1 is decreased, it is difficult to form localized levels of electrons that directly contribute to light emission, so that the light emission output can be maintained. it is conceivable that.
The above pits could be formed by crystal growth of the strain relaxation layer in a low temperature region of 500 ° C. to 950 ° C.
Further, the third means is to prevent the formation of a high electric field due to static electricity at the tip of the pit by adding an impurity to the strain relaxation layer to impart electrical conductivity. The dielectric breakdown in the strain relaxation layer is prevented, and the lifetime of the light emitting element can be maintained.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on specific examples.
FIG. 1 is a schematic cross-sectional configuration diagram of a light emitting device 200 formed of a GaN compound semiconductor formed on a sapphire substrate 20. A buffer layer 21 made of aluminum nitride (AlN) and having a thickness of about 200 mm is provided on the substrate 20, and a high carrier concentration n + having a thickness of about 4.0 μm and made of silicon (Si) -doped GaN. A layer 22A is formed. On this high carrier concentration n + layer 22A, a clad layer 22B made of Si-doped n-type GaN and having a thickness of about 0.5 μm is formed.
Then, an active layer 23 having a thickness of about 500 mm is formed on the clad layer 22B and becomes the center of the single quantum well structure (SQW). On the active layer 23, a clad layer 24 made of p-type Al 0.15 Ga 0.85 N and having a thickness of about 600 mm is formed. Further, a contact layer 25 made of p-type GaN and having a thickness of about 1500 mm is formed on the cladding layer 24.
[0009]
Further, a translucent electrode 26A formed by metal deposition is formed on the contact layer 25, and an electrode 26B is formed on the n + layer 22A. The translucent electrode 26A is composed of cobalt (Co) having a thickness of about 15 mm bonded to the contact layer 25 and gold (Au) having a thickness of about 60 mm bonded to Co. The electrode 26B is made of vanadium (V) having a thickness of about 200 mm and aluminum (Al) or an Al alloy having a thickness of about 1.8 μm. On a part of the electrode 26A, an electrode pad 27 made of Co or Ni and Au, Al, or an alloy thereof and having a film thickness of about 1.5 μm is formed.
[0010]
Next, a method for manufacturing the light emitting element 200 will be described.
The light emitting device 200 was manufactured by vapor phase growth using MOVPE. The gases used were ammonia (NH 3 ), carrier gas (H 2 , N 2 ), trimethyl gallium (Ga (CH 3 ) 3 ) (hereinafter referred to as “TMG”), trimethyl aluminum (Al (CH 3 ) 3 (Hereinafter referred to as “TMA”), trimethylindium (In (CH 3 ) 3 ) (hereinafter referred to as “TMI”), silane (SiH 4 ) and cyclopentadienyl magnesium (Mg (C 5 H 5 ) 2 ) (Hereinafter referred to as “CP 2 Mg”).
First, the single crystal substrate 20 having the a-plane cleaned by organic cleaning and heat treatment is mounted on a susceptor mounted in a reaction chamber of the MOVPE apparatus. Next, the substrate 20 was baked at a temperature of 1150 ° C. while flowing H 2 into the reaction chamber at normal pressure.
Next, the temperature of the substrate 20 was lowered to 400 ° C., and H 2 , NH 3 and TMA were supplied to form the AlN buffer layer 21 with a film thickness of about 200 mm.
[0011]
Next, the temperature of the substrate 20 is increased to 1150 ° C., and H 2 , NH 3 , TMG and silane are supplied, and the silicon (Si) doping is performed with a film thickness of about 4.0 μm and an electron concentration of 2 × 10 18 / cm 3. A high carrier concentration n + layer 22A made of GaN was formed.
Next, a strain relaxation layer having pits was formed. That is, the temperature of the substrate 20 is lowered to 900 ° C., N 2 or H 2 , NH 3 , TMG and silane are supplied, and silicon having a film thickness of about 0.5 μm and an electron concentration of 1 × 10 18 / cm 3 ( A cladding layer 22B having a large number of pits made of Si) -doped GaN was formed. This clad layer 22B becomes a strain relaxation layer.
After forming the clad layer 22B, the crystal temperature is lowered to 850 ° C., and N 2 or H 2 , NH 3 , TMG and TMI are supplied to form a Ga 0.8 In 0.2 N film having a thickness of about 500 mm. An active layer 23 made of The active layer 23 was laminated before the pits of the cladding layer 22B were filled and flattened. As a result, as shown in FIG. 1, pits could be formed on the active layer 23 itself.
[0012]
Next, the temperature of the substrate 20 is raised to 1000 ° C., N 2 or H 2 , NH 3 , TMG, TMA and CP 2 Mg are supplied, and the p-type doped with magnesium (Mg) is about 50 nm thick. A clad layer 24 made of Al 0.15 Ga 0.85 N was formed.
Next, the temperature of the substrate 20 is kept at 1000 ° C., and N 2 or H 2 , NH 3 , TMG and CP 2 Mg are supplied, and the contact layer 25 made of p-type GaN doped with Mg and having a thickness of about 100 nm. Formed.
Next, an etching mask is formed on the contact layer 25, the mask in a predetermined region is removed, and the portions of the contact layer 25, the cladding layer 24, the active layer 23, the cladding layer 22B, and the n + that are not covered with the mask. A part of the layer 22A was etched by reactive ion etching using a gas containing chlorine to expose the surface of the n + layer 22A.
Next, an electrode 26B for the n + layer 22A and a translucent electrode 26A for the contact layer 25 were formed by the following procedure.
[0013]
(1) A photoresist is applied, a window is formed in a predetermined region on the exposed surface of the n + layer 22A by photolithography, and after evacuating to a high vacuum of the order of 10 −6 Torr or less, vanadium having a film thickness of about 200 mm (V) and Al having a film thickness of about 1.8 μm were deposited. Next, the photoresist is removed. As a result, an electrode 26B is formed on the exposed surface of the n + layer 22A.
(2) Next, a photoresist is uniformly applied on the surface, and the photoresist in the electrode formation portion on the contact layer 25 is removed by photolithography to form a window portion.
(3) After evacuating to a high vacuum of the order of 10 −6 Torr or less on the photoresist and the exposed contact layer 25 with a vapor deposition apparatus, a Co film having a thickness of about 15 mm is formed, and a film is formed on the Co. An Au film having a thickness of about 60 mm is formed.
[0014]
(4) Next, the sample is taken out from the vapor deposition apparatus, Co and Au deposited on the photoresist are removed by a lift-off method, and a translucent electrode 26A is formed on the contact layer 25.
(5) Next, in order to form a bonding electrode pad 27 on a part of the translucent electrode 26A, a photoresist is uniformly applied and applied to the photoresist in the portion where the electrode pad 27 is formed. Open the window. Next, Co or Ni and Au, Al, or an alloy thereof is deposited to a thickness of about 1.5 μm by vapor deposition, and deposited on the photoresist by the lift-off method in the same manner as the step (4). The electrode pad 27 is formed by removing the film made of Co or Ni and Au, Al, or an alloy thereof.
(6) Thereafter, the sample atmosphere is evacuated with a vacuum pump, O 2 gas is supplied to a pressure of 3 Pa, and in this state, the atmosphere temperature is set to about 550 ° C., and heating is performed for about 3 minutes. 24 was reduced in p-type resistance, alloyed with the contact layer 25 and the electrode 26A, and alloyed with the n + layer 22A and the electrode 26B. In this way, the light emitting element 200 was formed.
[0015]
FIG. 2 is a measurement diagram showing the wavelength characteristics of the photoluminescence intensity of the active layer of the gallium nitride compound semiconductor device. Graph A is a measurement diagram showing the wavelength characteristics of the photoluminescence intensity of the active layer of the light emitting device 200 according to the present invention. The thickness of the n-type GaN cladding layer 22B in which pits are formed is 6000 mm, and the growth temperature is 900. The thing of ° C was measured. Graph B is a measurement diagram showing the wavelength characteristics of the photoluminescence intensity of the active layer of the light emitting device according to the prior art.
From this figure, it can be seen that the emission intensity of the gallium nitride-based compound semiconductor device according to the present invention is remarkably increased as compared with the conventional one.
[0016]
Although the active layer 23 of the light emitting device 200 has an SQW structure, the structure of the active layer may be an MQW structure. The active layer, the clad layer, the contact layer, and the other layers are formed of any mixed crystal ratio of quaternary, ternary, and binary Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ It is good also as y <= 1). Further, Mg is used as the p-type impurity, but a Group 2 element such as beryllium (Be) or zinc (Zn) can be used.
In general, in order to form a strain relaxation layer having pits, the layer may be grown at a temperature lower than the normal crystal growth temperature of the layer. In the case of a gallium nitride compound semiconductor device, the low temperature region is 500 From 950 ° C to 950 ° C.
In the above embodiment, the cladding layer is a strain relaxation layer, but normal growth is performed after Ga 0.8 In 0.2 N is grown at a low temperature and pits are formed in the initial stage of growing the active layer 23. A method of forming the active layer by raising the temperature is also conceivable.
Further, a compound represented by the general formula Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is grown at a low temperature below the cladding layer to form pits. And it is good also as a distortion relaxation layer.
The thickness of the pit layer is about 3000 to 6000 mm, which is the most appropriate range. If the thickness is smaller than this, the distortion of the active layer is difficult to be relaxed, and if it is thicker than this, the crystallinity of the active layer is deteriorated. Tend to.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a gallium nitride compound semiconductor device according to the present invention.
FIG. 2 is a measurement diagram showing wavelength characteristics of photoluminescence intensity of an active layer of a gallium nitride-based compound semiconductor device.
FIG. 3 is a cross-sectional view of a conventional gallium nitride compound semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100,200 ... Double hetero type | mold LED light emitting element 10,20 ... Sapphire substrate 11,21 ... AlN buffer layer 12,22A ... n-type GaN clad layer 22B ... n-type GaN clad layer 13 with pit formed ... GaInN active layer 23 ... GaInN active layers 14, 24 with pits formed ... p-type AlGaN cladding layers 15, 25 ... p-type GaN contact layers 16A, 26A ... positive electrodes 16B, 26B ... negative electrodes 17, 27 ... electrode pads

Claims (9)

基板上に窒化ガリウム系化合物半導体から成る層が積層された発光素子において、
光を放出する活性層を含む前記基板から前記活性層までの少なくとも一つの層に、前記基板上に成長する層の結晶構造上の歪みを緩和するためのピットが形成された、厚さが3000Åから6000Åの歪み緩和層を設けたことを特徴とする窒化ガリウム系化合物半導体素子。
In a light emitting device in which a layer made of a gallium nitride compound semiconductor is stacked on a substrate,
At least one layer from the substrate including the active layer that emits light to the active layer is formed with pits for relaxing distortion on the crystal structure of the layer grown on the substrate, and has a thickness of 3000 mm. A gallium nitride-based compound semiconductor device characterized in that a strain relaxation layer of 1 to 6000 mm is provided.
前記歪み緩和層に不純物が添加されていることを特徴とする請求項1に記載の窒化ガリウム系化合物半導体素子。The gallium nitride-based compound semiconductor device according to claim 1, wherein an impurity is added to the strain relaxation layer. 前記活性層は、Gax In1-x N(0≦x≦1)であることを特徴とする請求項1または請求項2に記載の窒化ガリウム系化合物半導体素子。The gallium nitride-based compound semiconductor device according to claim 1, wherein the active layer is Ga x In 1-x N (0 ≦ x ≦ 1). 基板上に窒化ガリウム系化合物半導体から成る層が積層された発光素子の製造方法であって、
光を放出する活性層を含む前記基板から前記活性層までの少なくとも一つの層として、第1の所定の温度から第2の所定の温度にまで成長温度を降下させることにより、ピットが形成された、厚さが3000Åから6000Åの歪み緩和層を積層させることを特徴とする窒化ガリウム系化合物半導体素子の製造方法。
A method of manufacturing a light emitting device in which a layer made of a gallium nitride compound semiconductor is stacked on a substrate,
Pits were formed by lowering the growth temperature from a first predetermined temperature to a second predetermined temperature as at least one layer from the substrate including the active layer that emits light to the active layer. A method of manufacturing a gallium nitride-based compound semiconductor device comprising laminating a strain relaxation layer having a thickness of 3000 to 6000 mm .
前記歪み緩和層はケイ素をドーピングしたn型の窒化ガリウムにより形成することを特徴とする請求項4に記載の窒化ガリウム系化合物半導体素子の製造方法。5. The method of manufacturing a gallium nitride compound semiconductor device according to claim 4, wherein the strain relaxation layer is formed of n-type gallium nitride doped with silicon. 前記第1の所定の温度は1000℃から1150℃であることを特徴とする請求項4または請求項5に記載の窒化ガリウム系化合物半導体素子の製造方法。6. The method for manufacturing a gallium nitride-based compound semiconductor device according to claim 4, wherein the first predetermined temperature is 1000 ° C. to 1150 ° C. 前記第2の所定の温度は500℃から950℃であることを特徴とする請求項4乃至請求項6のいずれか1項に記載の窒化ガリウム系化合物半導体素子の製造方法。The method of manufacturing a gallium nitride compound semiconductor device according to any one of claims 4 to 6, wherein the second predetermined temperature is 500 ° C to 950 ° C. 前記活性層よりも先に積層された前記歪み緩和層のピットが埋まって平らになる前までに前記活性層の積層を完了させることにより、前記活性層にもピットを形成することを特徴とする請求項4乃至請求項7のいずれか1項に記載の窒化ガリウム系化合物半導体素子の製造方法。The pits are also formed in the active layer by completing the stacking of the active layer before the pits of the strain relaxation layer stacked before the active layer are filled and flattened. The method for manufacturing a gallium nitride-based compound semiconductor device according to any one of claims 4 to 7. 前記活性層は、Gax In1-x N(0≦x≦1)を結晶成長させることにより形成することを特徴とする請求項4乃至請求項8のいずれか1項に記載の窒化ガリウム系化合物半導体素子の製造方法。The gallium nitride system according to claim 4, wherein the active layer is formed by crystal growth of Ga x In 1-x N (0 ≦ x ≦ 1). A method for manufacturing a compound semiconductor device.
JP3662098A 1998-02-02 1998-02-02 Gallium nitride compound semiconductor device and manufacturing method thereof Expired - Fee Related JP3612985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3662098A JP3612985B2 (en) 1998-02-02 1998-02-02 Gallium nitride compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3662098A JP3612985B2 (en) 1998-02-02 1998-02-02 Gallium nitride compound semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11220169A JPH11220169A (en) 1999-08-10
JP3612985B2 true JP3612985B2 (en) 2005-01-26

Family

ID=12474858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3662098A Expired - Fee Related JP3612985B2 (en) 1998-02-02 1998-02-02 Gallium nitride compound semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3612985B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543475B2 (en) 2014-11-14 2017-01-10 Samsung Electronics Co., Ltd Light emitting device and method of manufacturing the same
JP2018022883A (en) * 2016-07-08 2018-02-08 ボルブ インク. Ultraviolet light light-emitting device with heavily doped strain-management interlayer
US10084111B2 (en) 2014-09-22 2018-09-25 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992334B1 (en) 1999-12-22 2006-01-31 Lumileds Lighting U.S., Llc Multi-layer highly reflective ohmic contacts for semiconductor devices
AT410266B (en) * 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh LIGHT SOURCE WITH A LIGHT-EMITTING ELEMENT
JP2002374002A (en) * 2001-06-15 2002-12-26 Seiwa Electric Mfg Co Ltd Gallium nitride-based compound semiconductor light- emitting device and manufacturing method therefor
JP2003282447A (en) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd Method of manufacturing substrate for semiconductor device, substrate for semiconductor device, and semiconductor device
DE10260937A1 (en) * 2002-12-20 2004-07-08 Technische Universität Braunschweig Radiation-emitting semiconductor body and method for its production
KR100678854B1 (en) * 2004-04-13 2007-02-05 엘지이노텍 주식회사 Light emitting diode and method for manufacturing led
JP5018037B2 (en) * 2005-12-28 2012-09-05 三菱化学株式会社 Manufacturing method of GaN-based light emitting diode
KR100668351B1 (en) * 2006-01-05 2007-01-12 삼성코닝 주식회사 Nitride-based light emitting device and method of manufacturing the same
JP2013157648A (en) * 2006-01-12 2013-08-15 Mitsubishi Chemicals Corp GaN-BASED LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP5305588B2 (en) * 2006-01-12 2013-10-02 三菱化学株式会社 GaN-based light emitting device and manufacturing method thereof
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
JP5321376B2 (en) * 2009-09-10 2013-10-23 ソニー株式会社 Semiconductor light emitting device and method for manufacturing the same, image display device, and electronic apparatus
CN102024888B (en) * 2009-12-30 2012-01-25 比亚迪股份有限公司 Light-emitting diode and manufacturing method thereof
JP2012169383A (en) * 2011-02-11 2012-09-06 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element and method of manufacturing the same
DE102013103601A1 (en) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
CN103618036B (en) * 2013-11-29 2017-02-08 中国科学院上海微系统与信息技术研究所 Monolithic in situ forming patterned substrate method
GB2597109B (en) * 2020-07-16 2023-05-10 Plessey Semiconductors Ltd Strain relaxation layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084111B2 (en) 2014-09-22 2018-09-25 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
US9543475B2 (en) 2014-11-14 2017-01-10 Samsung Electronics Co., Ltd Light emitting device and method of manufacturing the same
JP2018022883A (en) * 2016-07-08 2018-02-08 ボルブ インク. Ultraviolet light light-emitting device with heavily doped strain-management interlayer

Also Published As

Publication number Publication date
JPH11220169A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
JP3612985B2 (en) Gallium nitride compound semiconductor device and manufacturing method thereof
JP3567790B2 (en) Group III nitride compound semiconductor light emitting device
JP3909811B2 (en) Nitride semiconductor device and manufacturing method thereof
JP3606015B2 (en) Method for manufacturing group 3 nitride semiconductor device
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2016171127A (en) Group iii nitride semiconductor light-emitting element and method for manufacturing the same
JP2010080955A (en) Semiconductor device
JPH09312416A (en) Family-3 nitride compound semiconductor light emitting element
JP3753793B2 (en) Group 3 nitride compound semiconductor light emitting device
JP2000286448A (en) Iii group nitride compound semiconductor luminous element
JPH07263748A (en) Iii group nitride semiconductor light emitting element and manufacture of it
US11682691B2 (en) Light-emitting device
US6365923B1 (en) Nitride semiconductor light-emitting element and process for production thereof
JPH11145518A (en) Manufacture of gallium nitride compound semiconductor
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
JP3703975B2 (en) Gallium nitride compound semiconductor light emitting device
JP3741528B2 (en) Method for manufacturing gallium nitride based semiconductor device
JP3836245B2 (en) Gallium nitride compound semiconductor device
JP3341576B2 (en) Group III nitride compound semiconductor light emitting device
JP3336855B2 (en) Group III nitride compound semiconductor light emitting device
JP3335974B2 (en) Gallium nitride based semiconductor light emitting device and method of manufacturing the same
JP3646502B2 (en) Method for manufacturing group 3 nitride semiconductor device
JP3712870B2 (en) Gallium nitride compound semiconductor light emitting device
JP3480297B2 (en) Semiconductor element
JP3637662B2 (en) Group 3 nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040819

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees