JP5296838B2 - Optical receiver circuit - Google Patents

Optical receiver circuit Download PDF

Info

Publication number
JP5296838B2
JP5296838B2 JP2011131080A JP2011131080A JP5296838B2 JP 5296838 B2 JP5296838 B2 JP 5296838B2 JP 2011131080 A JP2011131080 A JP 2011131080A JP 2011131080 A JP2011131080 A JP 2011131080A JP 5296838 B2 JP5296838 B2 JP 5296838B2
Authority
JP
Japan
Prior art keywords
submount
chip
pad
tia
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011131080A
Other languages
Japanese (ja)
Other versions
JP2013005014A (en
Inventor
俊英 吉松
聡 児玉
好史 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2011131080A priority Critical patent/JP5296838B2/en
Publication of JP2013005014A publication Critical patent/JP2013005014A/en
Application granted granted Critical
Publication of JP5296838B2 publication Critical patent/JP5296838B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Communication System (AREA)

Description

本発明は、光通信技術に関し、特に高速な光信号を電気信号に変換する光受信回路の実装技術に関する。   The present invention relates to an optical communication technique, and more particularly, to an optical receiver circuit mounting technique for converting a high-speed optical signal into an electric signal.

光伝送システムに求められる伝送速度は年々増加しており、高速な光信号を電気信号に変換する光受信回路をより広帯域かつ安定に動作させると同時に、多チャンネルの光信号を一つの光受信回路で一括して電気信号に変換する技術に対する要求が高まっている。   The transmission speed required for an optical transmission system is increasing year by year, and an optical receiver circuit that converts a high-speed optical signal into an electric signal operates more broadly and stably, and at the same time, a multi-channel optical signal is converted into a single optical receiver circuit. Therefore, there is an increasing demand for a technique for collectively converting to an electric signal.

光受信回路は、光信号を電気信号に変換する受光素子と、入力電流を増幅して電圧に変換した電気信号を出力するトランスインピーダンスアンプ（ＴＩＡ）などからなる。高速光通信用の受光素子にはフォトダイオード（ＰＤ）を用いるのが一般的であるが、複数のＰＤを一つのチップに集積化することにより、一つのＰＤチップで多チャンネルの光信号を電気信号に変換することが出来る。また、複数の入出力信号端子を備えるＴＩＡを用いることにより、一つのＴＩＡチップで多チャンネルの入力電流を増幅して電圧に変換した電気信号を出力することが出来る（例えば、非特許文献１など参照）。   The optical receiving circuit includes a light receiving element that converts an optical signal into an electric signal, a transimpedance amplifier (TIA) that amplifies an input current and outputs an electric signal converted into a voltage, and the like. A photodiode (PD) is generally used as a light-receiving element for high-speed optical communication. However, by integrating a plurality of PDs on a single chip, a multi-channel optical signal can be electrically generated by a single PD chip. Can be converted to a signal. In addition, by using a TIA having a plurality of input / output signal terminals, an electric signal obtained by amplifying a multi-channel input current and converting it into a voltage can be output with a single TIA chip (for example, Non-Patent Document 1) reference).

図５は、従来の光受信回路の実装例を示す平面図である。図６は、従来の光受信回路の実装例を示す断面図である。ここでは、多チャンネルの光信号を入力して多チャンネルの電気信号を出力する光受信回路に用いられるＰＤの実装形態が示されている。図５，図６において、ＰＤチップ１１を搭載したＰＤサブマウント１０、ＴＩＡチップ２０、および複数のチップコンデンサ３０が、それぞれキャリア４０上にマウントされている。   FIG. 5 is a plan view showing a mounting example of a conventional optical receiving circuit. FIG. 6 is a cross-sectional view showing a mounting example of a conventional optical receiver circuit. Here, a mounting form of a PD used in an optical receiving circuit that inputs a multi-channel optical signal and outputs a multi-channel electrical signal is shown. 5 and 6, the PD submount 10 on which the PD chip 11 is mounted, the TIA chip 20, and the plurality of chip capacitors 30 are each mounted on a carrier 40.

ＰＤチップ１１は、アレイ化した４つのＰＤ素子を備えており、４チャンネルの光信号を電気信号に変換する。ＰＤサブマウント１０は、ＰＤチップ１１をダイボンディングにより搭載するための部品であり、電気信号を外部に出力するためのシグナルパッド１２，１３を備えている。   The PD chip 11 includes four arrayed PD elements, and converts four-channel optical signals into electrical signals. The PD submount 10 is a component for mounting the PD chip 11 by die bonding, and includes signal pads 12 and 13 for outputting electric signals to the outside.

ＴＩＡチップ２０は、４系統の増幅回路を備え、電源・制御・モニタを行うための電源・制御・モニタパッド２１、電気信号を外部から入力するためのシグナルパッド２２、電気信号を外部に出力するためのシグナルパッド２３、およびグランドパッド２４を備えている。
チップコンデンサ３０は、交流成分と直流成分を分離し、直流電圧を外部からＰＤに印加するために用いられる部品である。 The TIA chip 20 includes four amplifier circuits, and includes a power source / control / monitor pad 21 for power source / control / monitor, a signal pad 22 for inputting an electrical signal from the outside, and an electrical signal output to the outside. Signal pad 23 and ground pad 24 are provided.
The chip capacitor 30 is a component used to separate an AC component and a DC component and apply a DC voltage from the outside to the PD.

ボンディングワイヤ５２は、ＰＤサブマウント１０のシグナルパッド１２とＴＩＡ２０のシグナルパッド２２との間の電気的接続に用いられる。
ボンディングワイヤ５３は、ＰＤサブマウント１０のシグナルパッド１３とチップコンデンサ３０との間の電気的接続に用いられる。
ボンディングワイヤ５５は、ＴＩＡ２０のグランドパッド２４とキャリア４０のグランド電位との間の電気的接続に用いられる。 The bonding wire 52 is used for electrical connection between the signal pad 12 of the PD submount 10 and the signal pad 22 of the TIA 20.
The bonding wire 53 is used for electrical connection between the signal pad 13 of the PD submount 10 and the chip capacitor 30.
The bonding wire 55 is used for electrical connection between the ground pad 24 of the TIA 20 and the ground potential of the carrier 40.

図５および図６に示すように、ＴＩＡチップ２０上の複数のシグナルパッド２２の間にグランドパッド２４が挟まれている場合、ボンディングワイヤ５５を用いてグランドパッド２４をキャリア４０のグランド電位と接続するためには、ＰＤサブマウント１０とＴＩＡチップ２０の間に隙間５０を設ける必要があり、この隙間５０は、ワイヤボンディング装置のキャピラリツールと干渉しない程度に十分広くする必要がある。そのため、ＰＤサブマウント１０とＴＩＡチップ２０のシグナルパッド２２とを接続するボンディングワイヤ５２は、隙間５０の広さよりも長くなる。   As shown in FIGS. 5 and 6, when the ground pad 24 is sandwiched between the plurality of signal pads 22 on the TIA chip 20, the ground pad 24 is connected to the ground potential of the carrier 40 using the bonding wire 55. In order to achieve this, it is necessary to provide a gap 50 between the PD submount 10 and the TIA chip 20, and this gap 50 needs to be wide enough so as not to interfere with the capillary tool of the wire bonding apparatus. Therefore, the bonding wire 52 that connects the PD submount 10 and the signal pad 22 of the TIA chip 20 becomes longer than the width of the gap 50.

MAKIUCHI M. ; NORIMATSU M. ; SAKURAI C. ; KONDO K. ; YAMAMOTO N. ; YANO M., "Flip-chip planar GaInAs/InP p-i-n photodiodes : fabrication and characteristics", Journal of lightwave technology, vol. 13, no. 11, pp. noveember 1995.MAKIUCHI M.; NORIMATSU M.; SAKURAI C.; KONDO K.; YAMAMOTO N.; YANO M., "Flip-chip planar GaInAs / InP pin photodiodes: fabrication and characteristics", Journal of lightwave technology, vol. 13, no 11, pp. Noveember 1995.

しかしながら、このような従来技術を用いて光受信回路を構成した場合、上述のようにＰＤサブマウント１０のシグナルパッド１２とＴＩＡ２０のシグナルパッド２２とを接続するボンディングワイヤ５２が長くなるという問題があった。そのため、ボンディングワイヤ５２で生じるワイヤインダクタンスが大きくなり、周波数特性に悪影響を与えるという課題があった。
また、ワイヤ長に依存してインダクタンス量が変化し、インダクタンス量によって周波数特性が変化する。したがって、安定した周波数特性を得るためには、ＰＤサブマウント１０とＴＩＡチップ２０と間の隙間５０を、実装時に正確に制御しなければならず、チップ実装に要する工程が増大するという課題があった。 However, when the optical receiver circuit is configured using such a conventional technique, there is a problem that the bonding wire 52 for connecting the signal pad 12 of the PD submount 10 and the signal pad 22 of the TIA 20 becomes long as described above. It was. For this reason, there is a problem that the wire inductance generated in the bonding wire 52 is increased and the frequency characteristics are adversely affected.
Further, the inductance amount changes depending on the wire length, and the frequency characteristic changes depending on the inductance amount. Therefore, in order to obtain a stable frequency characteristic, the gap 50 between the PD submount 10 and the TIA chip 20 must be accurately controlled at the time of mounting, which increases the number of processes required for chip mounting. It was.

本発明はこのような課題を解決するためのものであり、チップ実装に要する工程を削減しつつ、良好な周波数特性が得られる光受信回路の実装技術を提供することを目的としている。   An object of the present invention is to solve such a problem, and an object of the present invention is to provide a technique for mounting an optical receiver circuit that can obtain a good frequency characteristic while reducing the steps required for chip mounting.

このような目的を達成するために、本発明にかかる光受信回路は、受光素子を搭載するサブマウントと、このサブマウントに隣接配置されて受光素子で得られた電気信号を増幅出力するトランスインピーダンスアンプを有するＴＩＡチップとを備え、ＴＩＡチップの上面に形成されたグランドバッドを、ボンディングワイヤを介して、サブマウントの上面に形成されてグランド電位と接続されているグランドバッドと接続し、これに加えて、サブマウントおよびＴＩＡチップを隣接して搭載するキャリアをさらに備え、サブマウントに、ＴＩＡチップと隣接する側面の一部または全部をメタライズして形成した側面メタライズと、当該サブマウントの底面の一部または全部をメタライズして形成した底面メタライズとを設け、サブマウントのグランドバッドを、側面メタライズおよび底面メタライズを通じて、キャリアのグランド電位に接続するようにしたものである。 In order to achieve such an object, an optical receiving circuit according to the present invention includes a submount on which a light receiving element is mounted, and a transimpedance that amplifies and outputs an electric signal obtained by the light receiving element that is disposed adjacent to the submount. a TIA chip with amplifier, ground bad formed on the upper surface of the TIA chip through a bonding wire, connected to a ground bud formed on the upper surface of the submount is connected to the ground potential, to In addition, the apparatus further includes a carrier on which the submount and the TIA chip are mounted adjacent to each other, and a side metallization formed by metallizing part or all of the side surface adjacent to the TIA chip on the submount, and a bottom surface of the submount. Provide a bottom metallization formed by metallizing part or all of the submount, A land bad, is obtained as through side metallization and the bottom surface metallization, is connected to the ground potential of the carrier.

また、本発明にかかる他の光受信回路は、受光素子を搭載するサブマウントと、このサブマウントに隣接配置されて受光素子で得られた電気信号を増幅出力するトランスインピーダンスアンプを有するＴＩＡチップとを備え、ＴＩＡチップの上面に形成されたグランドバッドを、ボンディングワイヤを介して、サブマウントの上面に形成されてグランド電位と接続されているグランドバッドと接続し、これに加えて、サブマウントおよびＴＩＡチップを隣接して搭載するキャリアをさらに備え、サブマウントに、ＴＩＡチップと隣接する側面に形成した側面スルーホールと、当該サブマウントの底面の一部または全部をメタライズして形成した底面メタライズとを設け、サブマウントのグランドバッドを、側面スルーホールおよび底面メタライズを介して、キャリアのグランド電位に接続するようにしたものである。 Another optical receiver circuit according to the present invention includes a submount on which a light receiving element is mounted, a TIA chip having a transimpedance amplifier that is disposed adjacent to the submount and amplifies and outputs an electric signal obtained by the light receiving element. The ground pad formed on the upper surface of the TIA chip is connected to the ground pad formed on the upper surface of the submount and connected to the ground potential via the bonding wire, in addition to the submount and A carrier on which the TIA chip is mounted adjacent to the submount; a side mount formed on a side surface adjacent to the TIA chip; and a bottom surface metallization formed by metallizing a part or all of the bottom surface of the submount; Submount ground pad, side through hole and bottom metal plate Via's, in which to be connected to the ground potential of the carrier.

本発明によれば、ＰＤサブマウントとＴＩＡチップの間の隙間が不要になる。このため、ＰＤサブマウントのシグナルパッドとＴＩＡチップのシグナルパッドを接続するボンディングワイヤの長さを短くすることが可能となる。したがって、ボンディングワイヤで生じるワイヤインダクタンスの量を低減することができ、結果として、広帯域の受光回路を実現することが可能になる。また、ＰＤサブマウントとＴＩＡチップの間の隙間の調整が不要になることから、チップ実装に要する工程を削減しつつ、良好な周波数特性を得ることが可能になる。   According to the present invention, there is no need for a gap between the PD submount and the TIA chip. For this reason, the length of the bonding wire connecting the signal pad of the PD submount and the signal pad of the TIA chip can be shortened. Therefore, the amount of wire inductance generated in the bonding wire can be reduced, and as a result, a broadband light receiving circuit can be realized. In addition, since it is not necessary to adjust the gap between the PD submount and the TIA chip, it is possible to obtain good frequency characteristics while reducing the steps required for chip mounting.

第１の実施の形態にかかる光受信回路の実装例を示す平面図である。It is a top view which shows the example of mounting of the optical receiver circuit concerning 1st Embodiment. 第１の実施の形態にかかる光受信回路の実装例を示す断面図である。It is sectional drawing which shows the example of mounting of the optical receiver circuit concerning 1st Embodiment. 第１の実施の形態にかかるＰＤサブマウントの構造例である。It is an example of structure of PD submount concerning a 1st embodiment. 第２の実施の形態にかかるＰＤサブマウントの構造例である。It is an example of structure of PD submount concerning a 2nd embodiment. 従来の光受信回路の実装例を示す平面図である。It is a top view which shows the example of mounting of the conventional optical receiver circuit. 従来の光受信回路の実装例を示す断面図である。It is sectional drawing which shows the example of mounting of the conventional optical receiver circuit.

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１の実施の形態にかかる光受信回路１００について説明する。図１は、第１の実施の形態にかかる光受信回路の実装例を示す平面図である。図２は、第１の実施の形態にかかる光受信回路の実装例を示す断面図である。 Next, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
First, the optical receiver circuit 100 according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view illustrating a mounting example of the optical receiver circuit according to the first embodiment. FIG. 2 is a cross-sectional view illustrating an example of mounting the optical receiver circuit according to the first embodiment.

この光受信回路１００は、多チャンネルの光信号を入力して多チャンネルの電気信号を出力する光受信回路であり、入力電流を増幅して電圧に変換した電気信号を出力するトランスインピーダンスアンプ（ＴＩＡ）などから構成されている。高速光通信用の受光素子にはフォトダイオード（ＰＤ）を用いるのが一般的であるが、複数のＰＤを一つのチップに集積化することにより、一つのＰＤチップで多チャンネルの光信号を電気信号に変換することが出来る。また、複数の入出力信号端子を備えるＴＩＡを用いることにより、一つのＴＩＡチップで多チャンネルの入力電流を増幅して電圧に変換した電気信号を出力することが出来る。   This optical receiving circuit 100 is an optical receiving circuit that inputs a multi-channel optical signal and outputs a multi-channel electrical signal, and transimpedance amplifier (TIA) that amplifies an input current and outputs an electrical signal converted into a voltage. ) Etc. A photodiode (PD) is generally used as a light-receiving element for high-speed optical communication. However, by integrating a plurality of PDs on a single chip, a multi-channel optical signal can be electrically generated by a single PD chip. Can be converted to a signal. In addition, by using a TIA having a plurality of input / output signal terminals, a single TIA chip can amplify a multi-channel input current and output an electric signal converted into a voltage.

図１および図２に示すように、この実装例では、ＰＤチップ１１を搭載したＰＤサブマウント１０、ＴＩＡチップ２０、および複数のチップコンデンサ３０が、それぞれキャリア４０上にマウントされている。   As shown in FIGS. 1 and 2, in this mounting example, the PD submount 10 on which the PD chip 11 is mounted, the TIA chip 20, and the plurality of chip capacitors 30 are each mounted on a carrier 40.

ＰＤチップ１１は、アレイ化した、例えば４つのＰＤ素子を備えており、４チャンネルの光信号を電気信号に変換する。ＰＤサブマウント１０は、ＰＤチップ１１をダイボンディングにより搭載するための部品である。本実施の形態では、ＰＤサブマウント１０のパッドとして、電気信号を外部に出力するためのシグナルパッド１２，１３に加えて、ＴＩＡチップ２０に形成されたグランドパッド２４のうち、ＰＤサブマウント１０と隣接するグランドパッド２４と対向する位置に、キャリア４０のグランド電位と接続されているグランドパッド１４が追加されている。   The PD chip 11 includes, for example, four PD elements arranged in an array, and converts four-channel optical signals into electric signals. The PD submount 10 is a component for mounting the PD chip 11 by die bonding. In this embodiment, in addition to the signal pads 12 and 13 for outputting electric signals to the outside as the pads of the PD submount 10, among the ground pads 24 formed on the TIA chip 20, the PD submount 10 A ground pad 14 connected to the ground potential of the carrier 40 is added at a position facing the adjacent ground pad 24.

ＴＩＡチップ２０は、例えば４系統の増幅回路を備え、上面周部に、電源・制御・モニタを行うための電源・制御・モニタパッド２１、電気信号を外部から入力するためのシグナルパッド２２、電気信号を外部に出力するためのシグナルパッド２３、およびグランドパッド２４を備えている。
チップコンデンサ３０は、交流成分と直流成分を分離し、直流電圧を外部からＰＤに印加するために用いられる部品である。 The TIA chip 20 includes, for example, four systems of amplifier circuits, and has a power supply / control / monitor pad 21 for performing power supply / control / monitoring on the periphery of the upper surface, a signal pad 22 for inputting an electrical signal from the outside, A signal pad 23 for outputting a signal to the outside and a ground pad 24 are provided.
The chip capacitor 30 is a component used to separate an AC component and a DC component and apply a DC voltage from the outside to the PD.

ボンディングワイヤ５２は、ＰＤサブマウント１０のシグナルパッド１２とＴＩＡ２０のシグナルパッド２２との間の電気的接続に用いられる。
ボンディングワイヤ５３は、ＰＤサブマウント１０のシグナルパッド１３とチップコンデンサ３０との間の電気的接続に用いられる。
ボンディングワイヤ５５は、ＴＩＡ２０のグランドパッド２４とキャリア４０のグランド電位との間の電気的接続に用いられる。 The bonding wire 52 is used for electrical connection between the signal pad 12 of the PD submount 10 and the signal pad 22 of the TIA 20.
The bonding wire 53 is used for electrical connection between the signal pad 13 of the PD submount 10 and the chip capacitor 30.
The bonding wire 55 is used for electrical connection between the ground pad 24 of the TIA 20 and the ground potential of the carrier 40.

本実施の形態では、これらボンディングワイヤ５２，５３，５５に加えて、ＴＩＡ２０のグランドパッド２４とＰＤサブマウント１０のグランドパッド１４との間の電気的接続に用いられるボンディングワイヤ５４が追加されている。   In the present embodiment, in addition to these bonding wires 52, 53, and 55, a bonding wire 54 used for electrical connection between the ground pad 24 of the TIA 20 and the ground pad 14 of the PD submount 10 is added. .

図３は、第１の実施の形態にかかるＰＤサブマウントの構造例である。このＰＤサブマウント１０は、シグナルパッド１２、ダイボンディングパッド１２Ｄ、グランドパッド１４、側面メタライズ１０Ａ、および底面（裏面）メタライズ１０Ｂが、サブキャリア（絶縁基台）に形成されたものである。   FIG. 3 is a structural example of a PD submount according to the first embodiment. In the PD submount 10, a signal pad 12, a die bonding pad 12D, a ground pad 14, a side surface metallization 10A, and a bottom surface (back surface) metallization 10B are formed on a subcarrier (insulation base).

ダイボンディングパッド１２Ｄは、ＰＤチップ１１をダイボンディングするためのパッドであり、ＰＤチップ１１から出力された電気信号は、ダイボンディングパッド１２Ｄを通じてシグナルパッド１２に出力される。ＰＤサブマウント１０のうち、出力側の側面、すなわちＴＩＡチップ２０と隣接する側面と、ＰＤサブマウント１０の底面とには、それぞれ金属メッキ処理などでメタライズすることにより、側面メタライズ１０Ａおよび底面メタライズ１０Ｂが形成されている。   The die bonding pad 12D is a pad for die bonding the PD chip 11, and an electric signal output from the PD chip 11 is output to the signal pad 12 through the die bonding pad 12D. Of the PD submount 10, the output side surface, that is, the side surface adjacent to the TIA chip 20 and the bottom surface of the PD submount 10 are metallized by metal plating or the like, respectively, so that the side metallization 10A and the bottom metallization 10B are obtained. Is formed.

グランドパッド１４は、これら側面メタライズ１０Ａおよび底面メタライズ１０Ｂを通じて、サブキャリアの底面と接するキャリア４０のグランド電位に導通することで、高周波的に安定なグランドをなしている。   The ground pad 14 conducts to the ground potential of the carrier 40 in contact with the bottom surface of the subcarrier through the side surface metallization 10A and the bottom surface metallization 10B, thereby forming a stable ground in terms of high frequency.

［第１の実施の形態の効果］
このように、本実施の形態は、ＴＩＡチップ２０の上面に形成されたグランドバッド２４を、ボンディングワイヤ５４を介して、ＰＤサブマウント１０の上面に形成されてグランド電位と接続されているグランドバッド１４と接続するようにしたので、ＴＩＡチップ２０のグランドバッド２４を、ボンディングワイヤを介してキャリア４０のグランド電位に接続するための、ＰＤサブマウント１０とＴＩＡチップ２０の間の隙間が不要になる。 [Effect of the first embodiment]
Thus, in the present embodiment, the ground pad 24 formed on the upper surface of the TIA chip 20 is formed on the upper surface of the PD submount 10 via the bonding wire 54 and connected to the ground potential. 14, the gap between the PD submount 10 and the TIA chip 20 for connecting the ground pad 24 of the TIA chip 20 to the ground potential of the carrier 40 via a bonding wire becomes unnecessary. .

このため、ＰＤサブマウント１０のシグナルパッド１２とＴＩＡチップ２０のシグナルパッド２２を接続するボンディングワイヤ５２の長さを短くすることが可能となる。したがって、ボンディングワイヤ５２で生じるワイヤインダクタンスの量を低減することができ、結果として、広帯域の受光回路を実現することが可能になる。   For this reason, the length of the bonding wire 52 that connects the signal pad 12 of the PD submount 10 and the signal pad 22 of the TIA chip 20 can be shortened. Therefore, the amount of wire inductance generated in the bonding wire 52 can be reduced, and as a result, a broadband light receiving circuit can be realized.

また、ＰＤサブマウント１０とＴＩＡチップ２０の間の隙間の調整が不要になることから、安定した周波数特性を得ることが可能になる。
なお、本実施の形態では、４チャンネルの光信号を電気信号に変換する光受信回路を用いて説明したが、いかなるチャネル数であっても良い。 In addition, since it is not necessary to adjust the gap between the PD submount 10 and the TIA chip 20, it is possible to obtain stable frequency characteristics.
In this embodiment, the description has been given using the optical receiving circuit that converts the optical signal of four channels into an electric signal, but any number of channels may be used.

また、本実施の形態は、ＰＤサブマウント１０に、ＴＩＡチップ２０と隣接する側面の一部または全部をメタライズして形成した側面メタライズ１０Ａと、ＰＤサブマウント１０の底面の一部または全部をメタライズして形成した底面メタライズ１０Ｂとを設け、ＰＤサブマウント１０のグランドバッド２４を、側面メタライズ１０Ａおよび底面メタライズ１０Ｂを通じて、キャリア４０のグランド電位に接続するようにしたので、極めて簡素な構成で、特別な組立工程を必要とすることなく、グランドバッド２４をグランド電位に導通させることができる。   In the present embodiment, the side metallization 10A formed by metallizing part or all of the side surface adjacent to the TIA chip 20 on the PD submount 10 and part or all of the bottom surface of the PD submount 10 are metallized. And the ground pad 24 of the PD submount 10 is connected to the ground potential of the carrier 40 through the side surface metallization 10A and the bottom surface metallization 10B. The ground pad 24 can be made to conduct to the ground potential without requiring an assembling process.

［第２の実施の形態］
次に、図４を参照して、本発明の第２の実施の形態にかかる光受信回路について説明する。図４は、第２の実施の形態にかかるＰＤサブマウントの構造例である。
第１の実施の形態では、側面メタライズ１０Ａ、および底面メタライズ１０Ｂを用いて、ＰＤサブマウント１０に形成したグランドパッド１４をグランド電位に接続する場合を例として説明した。
本実施の形態では、側面メタライズ１０Ａに代えて、側面スルーホール１０Ｃを用いることにより、ＰＤサブマウント１０に形成したグランドパッド１４をグランド電位に接続する場合について説明する。 [Second Embodiment]
Next, an optical receiver circuit according to a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a structural example of a PD submount according to the second embodiment.
In the first embodiment, the case where the ground pad 14 formed on the PD submount 10 is connected to the ground potential using the side surface metallization 10A and the bottom surface metallization 10B has been described as an example.
In the present embodiment, a case will be described in which the ground pad 14 formed on the PD submount 10 is connected to the ground potential by using the side surface through hole 10C instead of the side surface metallization 10A.

図４に示したＰＤサブマウント１０は、シグナルパッド１２、ダイボンディングパッド１２Ｄ、グランドパッド１４、側面スルーホール１０Ｃ、および底面メタライズ１０Ｂが、サブキャリア（絶縁基台）に形成されたものである。   The PD submount 10 shown in FIG. 4 has a signal pad 12, a die bonding pad 12D, a ground pad 14, a side surface through hole 10C, and a bottom metallization 10B formed on a subcarrier (insulating base).

ダイボンディングパッド１２Ｄは、ＰＤチップ１１をダイボンディングするためのパッドであり、ＰＤチップ１１から出力された電気信号は、ダイボンディングパッド１２Ｄを通じてシグナルパッド１２に出力される。ＰＤサブマウント１０のうち、サブキャリアの出力側の側面、すなわちＴＩＡチップ２０と隣接する側面には、半円筒形状の側面スルーホール１０Ｃが形成されている。また、ＰＤサブマウント１０の底面には、金属メッキ処理などでメタライズすることにより、底面メタライズ１０Ｂが形成されている。   The die bonding pad 12D is a pad for die bonding the PD chip 11, and an electric signal output from the PD chip 11 is output to the signal pad 12 through the die bonding pad 12D. In the PD submount 10, a side surface through hole 10C having a semi-cylindrical shape is formed on a side surface on the output side of the subcarrier, that is, a side surface adjacent to the TIA chip 20. Further, a bottom surface metallization 10B is formed on the bottom surface of the PD submount 10 by metallizing by metal plating or the like.

グランドパッド１４は、これら側面スルーホール１０Ｃおよび底面メタライズ１０Ｂを通じて、サブキャリアの底面と接するキャリア４０のグランド電位に導通することで、高周波的に安定なグランドをなしている。   The ground pad 14 conducts to the ground potential of the carrier 40 in contact with the bottom surface of the subcarrier through the side surface through hole 10C and the bottom surface metallization 10B, thereby forming a stable ground in terms of high frequency.

［第２の実施の形態の効果］
このように、本実施の形態は、ＰＤサブマウント１０に、ＴＩＡチップ２０と隣接する側面に形成した側面スルーホール１０Ｃと、ＰＤサブマウント１０の底面の一部または全部をメタライズして形成した底面メタライズ１０Ｂとを有し、ＰＤサブマウント１０のグランドバッド２４を、側面スルーホール１０Ｃおよび底面メタライズ１０Ｂを介して、キャリア４０のグランド電位に接続するようにしたので、極めて簡素な構成で、特別な組立工程を必要とすることなく、グランドバッド２４をグランド電位に導通させることができる。 [Effect of the second embodiment]
As described above, in the present embodiment, the PD submount 10 is formed by metallizing the side surface through hole 10C formed on the side surface adjacent to the TIA chip 20 and part or all of the bottom surface of the PD submount 10. Since the ground pad 24 of the PD submount 10 is connected to the ground potential of the carrier 40 via the side surface through hole 10C and the bottom surface metallization 10B, a special structure is obtained with a very simple configuration. The ground pad 24 can be conducted to the ground potential without requiring an assembly process.

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。 [Extended embodiment]
The present invention has been described above with reference to the embodiments, but the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.

１００…光受信回路、１０…ＰＤサブマウント、１０Ａ…側面メタライズ、１０Ｂ…底面メタライズ、１０Ｃ…側面スルーホール、１１…ＰＤチップ、１２，１３…シグナルパッド、１４…グランドパッド、２０…ＴＩＡチップ、２１…電源・制御・モニタパッド、２２，２３…シグナルパッド、２４…グランドパッド、３０…チップコンデンサ、４０…キャリア、５２，５３，５４，５５…ボンディングワイヤ。   DESCRIPTION OF SYMBOLS 100 ... Optical receiver circuit, 10 ... PD submount, 10A ... Side surface metallization, 10B ... Bottom metallization, 10C ... Side surface through hole, 11 ... PD chip, 12, 13 ... Signal pad, 14 ... Ground pad, 20 ... TIA chip, 21 ... Power supply / control / monitor pad, 22, 23 ... Signal pad, 24 ... Ground pad, 30 ... Chip capacitor, 40 ... Carrier, 52,53,54,55 ... Bonding wire.

Claims (2)

受光素子を搭載するサブマウントと、このサブマウントに隣接配置されて前記受光素子で得られた電気信号を増幅出力するトランスインピーダンスアンプを有するＴＩＡチップとを備え、前記ＴＩＡチップの上面に形成されたグランドバッドが、ボンディングワイヤを介して、前記サブマウントの上面に形成されてグランド電位と接続されているグランドバッドと接続されており、
前記サブマウントおよび前記ＴＩＡチップを隣接して搭載するキャリアをさらに備え、
前記サブマウントは、前記ＴＩＡチップと隣接する側面の一部または全部をメタライズして形成した側面メタライズと、当該サブマウントの底面の一部または全部をメタライズして形成した底面メタライズとを有し、前記サブマウントの前記グランドバッドは、前記側面メタライズおよび前記底面メタライズを通じて、前記キャリアのグランド電位に接続されている
ことを特徴とする光受信回路。 A submount including a light receiving element; and a TIA chip having a transimpedance amplifier that is disposed adjacent to the submount and amplifies and outputs an electrical signal obtained by the light receiving element, and is formed on an upper surface of the TIA chip. The ground pad is connected to the ground pad formed on the upper surface of the submount and connected to the ground potential via a bonding wire ,
A carrier for mounting the submount and the TIA chip adjacent to each other;
The submount has a side metallization formed by metallizing part or all of the side surface adjacent to the TIA chip, and a bottom metallization formed by metallizing a part or all of the bottom surface of the submount, The optical receiver circuit , wherein the ground pad of the submount is connected to a ground potential of the carrier through the side surface metallization and the bottom surface metallization . 受光素子を搭載するサブマウントと、このサブマウントに隣接配置されて前記受光素子で得られた電気信号を増幅出力するトランスインピーダンスアンプを有するＴＩＡチップとを備え、前記ＴＩＡチップの上面に形成されたグランドバッドが、ボンディングワイヤを介して、前記サブマウントの上面に形成されてグランド電位と接続されているグランドバッドと接続されており、
前記サブマウントおよび前記ＴＩＡチップを隣接して搭載するキャリアをさらに備え、
前記サブマウントは、前記ＴＩＡチップと隣接する側面に形成した側面スルーホールと、当該サブマウントの底面の一部または全部をメタライズして形成した底面メタライズとを有し、前記サブマウントの前記グランドバッドは、前記側面スルーホールおよび前記底面メタライズを介して、前記キャリアのグランド電位に接続されている
ことを特徴とする光受信回路。 A submount including a light receiving element; and a TIA chip having a transimpedance amplifier that is disposed adjacent to the submount and amplifies and outputs an electrical signal obtained by the light receiving element, and is formed on an upper surface of the TIA chip. The ground pad is connected to the ground pad formed on the upper surface of the submount and connected to the ground potential via a bonding wire,
A carrier for mounting the submount and the TIA chip adjacent to each other;
The submount includes a side surface through hole formed on a side surface adjacent to the TIA chip, and a bottom surface metallization formed by metallizing a part or all of the bottom surface of the submount, and the ground pad of the submount. Is connected to the ground potential of the carrier through the side surface through hole and the bottom surface metallization.
JP2011131080A 2011-06-13 2011-06-13 Optical receiver circuit Active JP5296838B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011131080A JP5296838B2 (en) 2011-06-13 2011-06-13 Optical receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011131080A JP5296838B2 (en) 2011-06-13 2011-06-13 Optical receiver circuit

Publications (2)

Publication Number Publication Date
JP2013005014A JP2013005014A (en) 2013-01-07
JP5296838B2 true JP5296838B2 (en) 2013-09-25

Family

ID=47673168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011131080A Active JP5296838B2 (en) 2011-06-13 2011-06-13 Optical receiver circuit

Country Status (1)

Country Link
JP (1) JP5296838B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530568B2 (en) 2013-03-29 2016-12-27 Panasonic Intellectual Property Management Co., Ltd. Method of manufacturing conductive polymer microparticle dispersion and method of manufacturing electrolytic capacitor containing the conductive polymer microparticle dispersion
JP6364830B2 (en) 2014-03-11 2018-08-01 住友電気工業株式会社 Semiconductor optical integrated device
JP6247169B2 (en) * 2014-07-04 2017-12-13 日本電信電話株式会社 Optical receiver circuit and optical receiver
JP6208640B2 (en) * 2014-09-10 2017-10-04 日本電信電話株式会社 Optical receiver
JP6500750B2 (en) 2015-11-05 2019-04-17 住友電気工業株式会社 Semiconductor optical device, semiconductor assembly
WO2021124398A1 (en) * 2019-12-16 2021-06-24 日本電信電話株式会社 Light-receiving circuit
US20240222532A1 (en) * 2021-04-19 2024-07-04 Nippon Telegraph And Telephone Corporation Light-Receiving Element and Light Receiving Circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139594B2 (en) * 2001-12-27 2008-08-27 三菱電機株式会社 Optical signal receiving module
JP4036008B2 (en) * 2002-02-13 2008-01-23 住友電気工業株式会社 Parallel transceiver module
JP4045830B2 (en) * 2002-03-28 2008-02-13 住友電気工業株式会社 Receiver module
JP2004128250A (en) * 2002-10-03 2004-04-22 Toshiba Corp Optical communication module and optical element carrier used therefor
JP2008103538A (en) * 2006-10-19 2008-05-01 Nec Electronics Corp Semiconductor light receiving module
JP5378915B2 (en) * 2009-08-31 2013-12-25 日本オクラロ株式会社 Optical receiver module and optical receiver
JP5625918B2 (en) * 2011-01-04 2014-11-19 富士通株式会社 Optical receiver and optical transmitter

Also Published As

Publication number Publication date
JP2013005014A (en) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5296838B2 (en) Optical receiver circuit
JP6247169B2 (en) Optical receiver circuit and optical receiver
US9229183B2 (en) Multi-channel receiver optical sub assembly
KR102180382B1 (en) Receiver optical modules
US9977204B2 (en) Optical apparatus, printed circuit board
US10950651B2 (en) Photodiode (PD) array with integrated back-side lenses and a multi-channel transceiver module implementing same
JP2013093345A (en) Optical module and multilayer substrate
KR20140082031A (en) Optical receiver module
JP2017034184A (en) Optical receiver module
JP5825917B2 (en) Optical receiver module
US8859946B2 (en) Light detecting device including a peaking circuit
JP2011221281A (en) Component for photoelectric conversion module and photoelectric conversion module
JP5117419B2 (en) Parallel transmission module
US10250334B2 (en) Optical receiver module and optical module
US20240222532A1 (en) Light-Receiving Element and Light Receiving Circuit
JP5291144B2 (en) Optical receiver circuit
JP5457297B2 (en) Multi-channel optical receiver
JP6740206B2 (en) Optical receiver
WO2021124398A1 (en) Light-receiving circuit
JP2020017657A (en) Optical reception sub assembly and optical module
WO2023112165A1 (en) Light-receiving element
WO2024009388A1 (en) Light receiver
JP6299857B2 (en) Optical module and digital coherent receiver
CN103415930B (en) Photodiode carrier and the optical sensor using it
JP7132671B2 (en) Optical receiver subassembly and optical module

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350