JP5287360B2 - Capacitor structure using conductive resin and manufacturing method thereof - Google Patents
Capacitor structure using conductive resin and manufacturing method thereof Download PDFInfo
- Publication number
- JP5287360B2 JP5287360B2 JP2009050768A JP2009050768A JP5287360B2 JP 5287360 B2 JP5287360 B2 JP 5287360B2 JP 2009050768 A JP2009050768 A JP 2009050768A JP 2009050768 A JP2009050768 A JP 2009050768A JP 5287360 B2 JP5287360 B2 JP 5287360B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- conductive
- conductive resin
- conductive filler
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
この発明は、導電性樹脂を用いるキャパシタ構造、特に電子機器を構成するマザーボード、半導体パッケージ基板、LSIチップへ形成されるキャパシタ構造及びその製造方法に関する。 The present invention relates to a capacitor structure using a conductive resin, in particular, a capacitor structure formed on a mother board, a semiconductor package substrate, and an LSI chip constituting an electronic device, and a method for manufacturing the same.
近年の電子機器とそれを構成する機能モジュール、半導体パッケージなどの機能部品の高機能化、高性能化の進展は、能動部品(半導体素子)の高集積化、高性能化に支えられている。それに伴い、回路を構成するキャパシタ、抵抗体、フィルタなどの回路を構成する受動素子の数、特にキャパシタと抵抗体に至っては飛躍的に搭載される数が増加している。 Recent advances in functional and functional performance of electronic devices and functional modules and semiconductor packages constituting the electronic devices are supported by higher integration and higher performance of active components (semiconductor elements). Along with this, the number of passive elements constituting circuits such as capacitors, resistors, and filters constituting the circuit, particularly the number of capacitors and resistors that are mounted dramatically increases.
キャパシタや抵抗体は、チップ型部品の形状で基板などの被実装体表面の電極部にはんだを介して接続・固定されているものが最も多い。また、チップ型部品のサイズは、機器の小型化の要求に伴って小型化の一途をたどり、現在では最小で0402タイプ(JIS規格、0.4mm×0.2mmサイズ)まで実用化が進んでいる。しかし、必要な受動素子数の飛躍的増加と、小型化しているとは言え増加する受動部品の実装面積、さらにはより高速な動作のための受動部品の配置自由度において課題があった。 Most capacitors and resistors are connected to and fixed to electrode portions on the surface of a mounted body such as a substrate in the shape of a chip-type component via solder. In addition, the size of chip-type parts has been steadily reduced with the demand for miniaturization of equipment, and at present, practical use has progressed to a minimum of 0402 type (JIS standard, 0.4 mm × 0.2 mm size). Yes. However, there has been a problem in the dramatic increase in the number of necessary passive elements, an increase in the mounting area of passive components even though the size is reduced, and the degree of freedom of placement of passive components for higher-speed operation.
そのような背景から、基板内に受動部品を内蔵した部品内蔵基板に関する研究開発がなされており、一部実用化されている。受動部品の部品内蔵基板は、受動部品をチップ型部品の形状で供給し、キャビティ形状をした基板構成材内に実装し埋め込むタイプと、薄膜プロセスを用いて受動素子を基板内に作りこんでいく薄膜タイプに大別され、部品の小型化・薄型化による高集積度、及び複数素子の一括形成による合理性の面で薄膜プロセスにより受動素子を作りこむタイプ(後者)が有利である。 Against this background, research and development have been conducted on component-embedded substrates in which passive components are embedded in the substrate, and some have been put into practical use. The passive component built-in board supplies passive components in the form of chip-type components, and mounts and embeds them in a cavity-shaped substrate component, and creates passive elements in the substrate using a thin film process. The type (the latter) in which passive elements are formed by a thin film process is advantageous in terms of high integration due to miniaturization and thinning of parts and rationality due to batch formation of a plurality of elements.
例えば特許文献1では、金、銀等を含有する導電性ペーストで補助電極層を形成し、チタンを主成分とする導電性ペーストを用いて導電膜を形成することでコンデンサを製造する技術が開示されている。また、特許文献2では、導電性粉末を混合した導電性ペーストで電極とアルミニウム金属板を接着させたコンデンサが開示されている。 For example, Patent Document 1 discloses a technique for manufacturing a capacitor by forming an auxiliary electrode layer using a conductive paste containing gold, silver, or the like, and forming a conductive film using a conductive paste containing titanium as a main component. Has been. Patent Document 2 discloses a capacitor in which an electrode and an aluminum metal plate are bonded with a conductive paste in which conductive powder is mixed.
しかし、薄膜タイプのキャパシタにおいても、複数素子が一括形成できるという面で合理性があるとは言え、コストの面ではまだ高く、その適用範囲は付加価値の高いハイエンド領域に事実上限定される。つまり、この薄膜タイプキャパシタは、基本的にフォトリソグラフィー技術をプロセスの基本にしており、プロセスステップ数が多く、また高価な設備を使用するため高コスト化に繋がる。1例として電極(導体)層の形成ステップを示すと、「導体の全面形成(銅箔貼り合わせなど)→感光樹脂(フォトレジスト)の全面塗布→露光→現像→余分な感光性樹脂除去→導体エッチング→エッチングレジスト除去」の大まかに分けても7つのステップを踏む必要がある。 However, even in a thin film type capacitor, although it is reasonable in terms of being able to form a plurality of elements at once, the cost is still high, and its application range is practically limited to a high-end region with high added value. In other words, this thin film type capacitor is basically based on the photolithography technology, has a large number of process steps, and uses expensive equipment, leading to high cost. As an example, the electrode (conductor) layer forming step is shown as follows: “Conducting the entire surface of the conductor (copper foil bonding, etc.) → Full-surface application of photosensitive resin (photoresist) → Exposure → Development → Removal of excess photosensitive resin → Conductor Even roughly dividing “etching → etching resist removal”, it is necessary to take seven steps.
また、薄膜タイプのキャパシタプロセスは、環境負荷が高いということもある。具体的には、フォトリソプロセスでは、エッチングにより多くの導体材料、誘電体材料、感光性樹脂材料を結果的には廃棄することになり、またエッチング処理に用いる薬液についても廃棄せざるを得ない。地球環境のサステイナビリティに全世界的に大きな関心が寄せられ、環境負荷物質に対する規制の動向も活発になりつつある中、廃棄物の低減は大きな課題と言える。 In addition, the thin film type capacitor process may have a high environmental load. Specifically, in the photolithography process, many conductor materials, dielectric materials, and photosensitive resin materials are eventually discarded by etching, and chemicals used for the etching process must also be discarded. Reducing waste is a major issue as global environmental sustainability is attracting worldwide attention and regulations on environmentally hazardous substances are becoming active.
本発明は、上述の事情を鑑みてなされたもので、誘電体層の両側を導体層で挟むタイプのキャパシタにおいて、製造コスト及び環境負荷の少なくともいずれかを改善又は低減することができるキャパシタ構造及びその製造プロセスを提供することを目的とする。 The present invention has been made in view of the above circumstances, and in a capacitor of a type in which both sides of a dielectric layer are sandwiched between conductor layers, a capacitor structure that can improve or reduce at least one of manufacturing cost and environmental load, and It aims at providing the manufacturing process.
一視点において、本発明に係るキャパシタ構造の製造方法は、導電性フィラーを含んで形成した第1の導電性樹脂層の、一方の表層部に含まれる該導電性フィラーの含有率を減少させる工程と、次いで該表層部の表面上の少なくとも一部に、導電性フィラーを含んだ第2の導電性樹脂層を形成する工程と、を含み、該第2の導電性樹脂層に含まれる導電性フィラーの粒度分布は、該第1の導電性樹脂層に含まれる導電性フィラーの粒度分布よりもより大きい側に分布し、前記導電性フィラー含有率を減少させる工程は、化学的エッチングにより行われる、ことを特徴とする。 In one aspect , the method for manufacturing a capacitor structure according to the present invention includes a step of reducing the content of the conductive filler contained in one surface layer portion of the first conductive resin layer formed including the conductive filler. And then forming a second conductive resin layer containing a conductive filler on at least a part of the surface of the surface layer portion, and the conductivity contained in the second conductive resin layer The particle size distribution of the filler is distributed on a larger side than the particle size distribution of the conductive filler contained in the first conductive resin layer, and the step of reducing the conductive filler content is performed by chemical etching. , characterized in that.
このように、例えば第1の導電性樹脂層の表層の導電性フィラーを減少させることにより、誘電体層として機能させ、見かけ上キャパシタの下部電極と誘電体膜を一体的に形成していることになる。従って、導電性樹脂層を必要な箇所に必要な量だけ供給し、加熱硬化させるという作製工程数が極めて少ないプロセスで、かつ下部電極膜と誘電体膜を一括して形成でき、コスト低減に繋がる。また、前述のように導電性樹脂電極、配線は必要な箇所に必要な量だけ供給し、廃棄材料、廃棄薬液などが非常に少ないため、環境負荷が非常に小さいという利点も併せ持つ。 Thus, for example, by reducing the conductive filler on the surface layer of the first conductive resin layer, it functions as a dielectric layer, and apparently the lower electrode of the capacitor and the dielectric film are integrally formed. become. Therefore, it is possible to form the lower electrode film and the dielectric film at the same time by supplying the necessary amount of the conductive resin layer to the required location and heat-curing, and the lower electrode film and the dielectric film can be formed at the same time, leading to cost reduction. . In addition, as described above, the conductive resin electrode and the wiring are supplied in a necessary amount to a necessary place, and since there are very few waste materials, waste chemicals, etc., there is an advantage that the environmental load is very small.
導電性フィラーは、粉末状又は繊維状の形状を有する、金、銀、銅、ニッケル、カーボンのうちの単体又はこれらの混合物、該元素同士又は該元素と他元素との合金、もしくは他元素よりなるフィラー表面に該元素のメッキを施したもののいずれかであることが好ましい。 The conductive filler has a powdery or fibrous shape, simple substance of gold, silver, copper, nickel, carbon or a mixture thereof, the elements or alloys of the element and other elements, or other elements It is preferable that the filler surface is any one obtained by plating the element.
また、一視点におけるキャパシタ構造の製造方法において、導電性フィラー含有率を減少させる工程は、化学的エッチングにより行われることで、比較的容易、かつ確実に表面近傍の導電性フィラーを除去でき、除去する領域厚さも薄く設定することができる。この導電性フィラーを除去する領域、つまり誘電体層として機能させる部位の厚さを薄く設定できることは、より大きなキャパシタ容量の実現に繋がる。 In the method for manufacturing a capacitor structure in one view point, the step of decreasing the conductive filler content is in the this to be performed by chemical etching, can be relatively easily and reliably remove the conductive filler in the vicinity of the surface, The region thickness to be removed can also be set thin. The ability to set the thickness of the region where the conductive filler is removed, that is, the portion functioning as the dielectric layer, leads to the realization of a larger capacitor capacity.
また、少なくとも第1の導電性樹脂の樹脂成分に熱硬化性樹脂と熱可塑性樹脂の両方を含むハイブリッド型とした場合において、第1の導電性樹脂の表面近傍の導電性フィラーを除去する工程の後、さらに加熱工程を含むことが好ましい。前記加熱工程において、ハイブリッドタイプ樹脂の熱可塑性樹脂成分が軟化し、流動性が上がることで、部分的に露出している導電性フィラーの表面を覆い、絶縁性を上げることが可能になる。 In the case of a hybrid type in which at least the resin component of the first conductive resin includes both a thermosetting resin and a thermoplastic resin, the step of removing the conductive filler near the surface of the first conductive resin After that, it is preferable to further include a heating step. In the heating step, the thermoplastic resin component of the hybrid type resin is softened and the fluidity is increased, so that the surface of the partially exposed conductive filler can be covered and the insulation can be improved.
次に、本発明のいくつかの典型的な実施例について図面を参照して詳細に説明する。 Several exemplary embodiments of the invention will now be described in detail with reference to the drawings.
(実施例1)
本発明に係る実施例1の詳細な構造を図3に示す。実施例1においては、基板10の上に第1の導電性樹脂層11が形成され、その最表面近傍(表層部)が導電性フィラー欠乏層(導電性フィラーの含有率が低い領域)13となっており、その上に第2の導電性樹脂層12が形成されている。導電性フィラー欠乏層13は、第1の導電性樹脂層の最表面近傍の導電性フィラーがエッチングにより除去されたものである。その後の第2の導電性樹脂層の供給時に、エッチングにより形成された空孔の少なくとも一部に、第2の導電性樹脂層の樹脂成分が充填されている。また、第1の導電性樹脂層と第2の導電性樹脂層では、第2の導電性樹脂層を構成する導電性フィラーの粒度分布のほうが、全体として大きい方に移動した粒度分布となっている。そうすることで、エッチングにより形成された空孔部分に第2の導電性樹脂層に含まれる導電性フィラーが入り込んで導通経路を形成するのを防ぎ、より確実に誘電体層を形成できる構成となっている。
Example 1
A detailed structure of the first embodiment according to the present invention is shown in FIG. In Example 1, the first
本実施例のキャパシタ作製プロセスを順次、図1に全体斜視図、図2に断面図として示す。なお、図1と図2に示す各工程を表す記号は対応している。最初に図1(a)、図2(a)に示すように基板10を用意する。その上に、図1(b)、図2(b)に示すように第1の導電性樹脂層11を所定のパターンに従ってスクリーン印刷法で供給する。第1の導電性樹脂層11は、銀(Ag)フィラー、エポキシ系の熱硬化性樹脂、分散剤、溶剤で構成されており、Agフィラーの粒度分布は0.3μm付近にピークを持つ。粒度分布は、JISZ8901に記載の定義に準ずる。本実施例では、第1の導電性樹脂層11(及び後述の第2の導電性樹脂層12を供給する方法にスクリーン印刷法を用いたが、この方法に限定されるものではなく、インクジェットやディスペンス、凹版印刷法や凸版印刷法、オフセット印刷法なども適宜用いることができる。ただし、それぞれの供給手法によって印刷材料に求められる物性が異なっており、手法に合う物性に適合させるために樹脂種や溶剤種、もしくはそれらの含有量などを調整する必要があるのは言うまでもない。
The capacitor fabrication process of this example is shown in order as an overall perspective view in FIG. 1 and a sectional view in FIG. In addition, the symbol showing each process shown in FIG. 1 and FIG. 2 respond | corresponds. First, a
次に、図1(c)、図2(c)に示すように導電性フィラー欠乏層13を形成する。具体的には、基板10ごとAgの溶解作用を有するアルカリ性のエッチング液に浸漬した。本実施例では、エッチング液に約3分浸漬した後、縦断面を作製してエッチングした部分を詳細に観察して導電性フィラー欠乏層13の厚さを確認したところ、約2μmであった。
Next, as shown in FIGS. 1C and 2C, a conductive filler
なお、本実施例では第1の導電性樹脂層11の供給時にキャパシタの下部電極と配線を同時に形成している。従って、エッチング時に配線が露出していれば、配線の表面もAgフィラーがエッチングされることになる。また、第1の導電性樹脂層11以外の部分もエッチング液に浸漬されるため、基板表面材料等との相性によってはダメージを受ける可能性がある。そのように、前記エッチング液への浸漬が不適切な場合は、エッチング処理の前にレジスト膜などを、エッチングを施したくない場所、またはエッチング液によってダメージを受けることが懸念される場所に形成し、キャパシタ部分のみをエッチングすることも可能である。
In this embodiment, when the first
また、本実施例では、基板10には大きな段差はないものを用いているが、他の部品が既に搭載されているなど、基板10の表面の凹凸がスクリーン印刷に供するのが難しいほど大きい場合には、インクジェットなど非接触式の印刷工法を用いるのが好適である。
In this embodiment, the
次に、図1(d)、図2(d)に示すように、第2の導電性樹脂層12を第1の導電性樹脂層11を形成したときと同じくスクリーン印刷法で供給した。この場合には、第1の導電性樹脂層11の厚さ分の段差を吸収して配線切れすることなく膜を形成する必要があるが、第1の導電性樹脂層11の厚さは15μm程度になるよう設計されており、スクリーン印刷法もスクリーンマスクをスキージでたわませながら印刷していくオフセット印刷を用いているため、配線切れなどの不具合を発生させることなく第2の導電性樹脂層12の供給が可能であった。
Next, as shown in FIGS. 1D and 2D, the second
本実施例では、第2の導電性樹脂層12のAgフィラーの粒度分布は0.8μm付近にピークを持つように調整し、第1の導電性樹脂層11の導電性フィラー径よりも全体的に大きくなるようにした。図4にフィラー径の設計における考え方を示す。粉末状の導電性フィラーの粒子サイズはある粒度分布を持っている。この粒度分布の形状は、金属種、フィラーの作製方法及び条件、粉末作製後の選別の細かさなどによってシャープになったりブロードになったりする。また、一般的にはシャープな粒度分布、つまりフィラーの径が非常にそろった粉末を得ようとすればするほど、プロセスコストの上昇や歩留まりの低下を招き、高価な粉末となってしまう。
In this embodiment, the particle size distribution of the Ag filler of the second
図4には、第1の導電性樹脂層11と第2の導電性樹脂層12に含まれる導電性フィラーの粒度分布イメージが示されており、両者が重なった部分が両方の導電性樹脂層に存在しうる粒径と、その含有割合を示している。つまり、これは第2の導電性樹脂層12の導電性フィラーがエッチングによりできた第1の導電性樹脂層表面の空孔に侵入する可能性に対応している。この重なり合った部分は、粒度分布が類似していればしている程大きく、また粒度分布がシャープになればなるほど小さくなることが容易に推察できる。従って、導電性フィラーの粒度分布に、第2の導電性樹脂層12の導電性フィラー径の方が大きくなる方向に差を持たせることで、空孔を経由して電気的なリークが起こる危険性を効率的に低減することができる。
FIG. 4 shows a particle size distribution image of the conductive filler contained in the first
最後に第2の導電性樹脂層を180℃、30分の条件で加熱、硬化させてキャパシタの作製が完了する(図示せず)。 Finally, the second conductive resin layer is heated and cured at 180 ° C. for 30 minutes to complete the capacitor fabrication (not shown).
なお、本実施例1では第1の導電性樹脂層11の導電性フィラーにAgフィラーを用いたが、Agに限定されるものではなく、他にも金(Au)、銅(Cu)、ニッケル(Ni)、カーボン(C)のいずれかよりなる粉末、又はそれらの混合物、または前記元素同士又はこれらの元素と他元素との合金、もしくは他元素よりなるフィラー表面に前記元素のめっきを施した粉末を用いても良い。
In Example 1, Ag filler was used as the conductive filler of the first
なお、本実施例では第1の導電性樹脂層11と第2の導電性樹脂層12は導電性フィラーの粒度分布は異なるものの、同一フィラー種(Ag)、同一樹脂成分、溶剤などを用いたが、フィラー種や樹脂種などが同一である必要は必ずしもなく、個別に適宜選択される。なお、硬化後の第1の導電性樹脂層11表面に対する、第2の導電性樹脂層の接着性、親和性については考慮されるべきであるが、これらは当業者には公知であるので詳細には述べない。
In the present embodiment, the first
(実施例2)
図5(a)に本発明に係る実施例2の構成を示す。本実施例2の概略の構成は実施例1と同一であり、実施例1と異なる点は第1の導電性樹脂層11の最表面付近への誘電体層の形成方法である。具体的には、実施例1においては、第1の導電性樹脂層11を供給、加熱硬化後、エッチングにより最表面付近の導電性フィラーを除去したが、本実施例2においては第1の導電性樹脂層11を供給後、遠心処理により導電性フィラーを偏在させ、第1の導電性樹脂層11の最表面近傍に導電性フィラーの存在が極めて少ない、もしくは存在しない樹脂層14を形成する。
(Example 2)
FIG. 5A shows the configuration of the second embodiment according to the present invention. The schematic configuration of the second embodiment is the same as that of the first embodiment. The difference from the first embodiment is a method for forming a dielectric layer near the outermost surface of the first
以下に、実施例1との差異プロセスである樹脂層14の形成部分に絞って詳細にプロセスを説明する。
Hereinafter, the process will be described in detail focusing on the formation portion of the
基板10に第1の導電性樹脂層11をスクリーン印刷により供給の後、図6に示すように、第1の導電性樹脂層を供給した基板21ごと全体を遠心分離装置100にセットする。第1の導電性樹脂層を供給した基板21は、遠心分離機の内壁に、印刷面を内側にしてセットする。そして約1500回転/分で1分間回転させる。すると、遠心力により基板方向への力を受けた導電性フィラーは、機械的に沈降させられ、図7に示すイメージのように、印刷直後(図7(a))にはほぼ均等に導電性フィラーが分布していたものが、遠心分離後(図7(b))は導電性フィラーが沈み込み、最表面近傍に樹脂層14が形成される。
After supplying the first
最後に樹脂層14の上に第2の導電性樹脂層12を形成する。この場合、図5(a)に示すように、見かけ上樹脂層14の上面が第1の導電性樹脂層11と第2の導電性樹脂層12との境界20となる。なお、代替手段として遠心分離でなく、所定の時間をかけて重力による自然沈降を利用しても良い。
Finally, the second
また、第1の導電性樹脂層11は導電性フィラーを沈降させず加熱硬化させた後、第2の導電性樹脂層12を供給の後に遠心分離によって導電性フィラーを強制的に偏在させる方法も有効である。この場合の詳細断面イメージを図5(b)に示し、遠心分離のイメージは図6と同じである(第1及び第2の導電性樹脂層を供給した基板22を配置する)。ただし、第2の導電性樹脂層12に遠心分離を掛ける場合は、導電性フィラーを最表面側へ偏在させるため、遠心力を掛ける向きが逆になる。従って、第2の導電性樹脂層12が外側になるように基板22を取り付ける必要がある。この場合、図5(b)に示すように、樹脂層14の下面が第1の導電性樹脂層11と第2の導電性樹脂層12との境界20となる。
In addition, the first
なお、導電性フィラーに用いられる金属と、樹脂成分では、金属の方が比重が5倍以上も大きく、混ぜ合わせると比重の違いから自然に分離していくが、通常の導電性樹脂層は、導電性フィラーの均一な分散を実現するため、樹脂の調整や分散剤の添加などを用いて沈降を極力抑制するよう設計されている。しかし、本実施例では導電性フィラーの沈降を促すことを意図しており、かつ安定した材料供給の面では導電性樹脂層の印刷前にフィラー沈降が起こるのでは課題がある。そこで、分散剤の調整や、樹脂の温度に対する粘度変化を調整し、樹脂の本硬化温度より低い温度への加熱で沈降が起こるようにすることで、より簡単に層分離を実現することができる。 In addition, in the metal used for the conductive filler and the resin component, the specific gravity of the metal is more than 5 times larger, and when mixed, it will naturally separate from the difference in specific gravity, but the normal conductive resin layer is In order to achieve uniform dispersion of the conductive filler, it is designed to suppress sedimentation as much as possible by adjusting the resin or adding a dispersant. However, this embodiment is intended to promote sedimentation of the conductive filler, and there is a problem in that the filler sedimentation occurs before printing of the conductive resin layer in terms of stable material supply. Therefore, it is possible to more easily realize layer separation by adjusting the dispersant and adjusting the change in viscosity with respect to the resin temperature so that sedimentation occurs by heating to a temperature lower than the main curing temperature of the resin. .
また、導電性樹脂層には、チタン酸バリウム(BaTiO3)やチタン酸ストロンチウム(SrTiO3)など、ペロブスカイト構造を有する誘電率の高いフィラーを適量含有させても良い。そうすることで、樹脂膜部分の見かけの誘電率を向上させ、引いてはキャパシタンスを向上させることに繋がる。 The conductive resin layer may contain an appropriate amount of a filler having a perovskite structure and a high dielectric constant such as barium titanate (BaTiO3) and strontium titanate (SrTiO3). By doing so, the apparent dielectric constant of the resin film portion is improved, which leads to an improvement in capacitance.
(実施例3)
本実施例3の概略の構成は実施例1と同一であり、実施例1と異なる点は第1の導電性樹脂層の樹脂成分を熱硬化性樹脂と熱可塑性樹脂のハイブリッド型にした点であり、それに伴ってプロセスを変更している(図示せず)。
(Example 3)
The schematic configuration of the third embodiment is the same as that of the first embodiment. The difference from the first embodiment is that the resin component of the first conductive resin layer is a hybrid type of a thermosetting resin and a thermoplastic resin. Yes, the process is changed accordingly (not shown).
具体的には、第1の導電性樹脂層の樹脂成分として、エポキシ系熱硬化性樹脂と熱可塑性樹脂のハイブリッド型を採用し、熱硬化性樹脂と熱可塑性樹脂の含有量がほぼ等しく設定した。 Specifically, a hybrid type of an epoxy thermosetting resin and a thermoplastic resin is adopted as the resin component of the first conductive resin layer, and the contents of the thermosetting resin and the thermoplastic resin are set to be approximately equal. .
プロセスとしては、第1の導電性樹脂層を形成してその表層部の導電性フィラーをエッチング除去した後、100℃、10分の予備加熱処理を施した後に、180℃、30分の本加熱を行った以外は、実施例1と同一である。これは、熱可塑性樹脂が一旦硬化後も再加熱によって軟化し、流動性を持つことを利用したもので、エッチングにより発生した空孔部内部の導電性フィラーの露出の危険性に対して、100℃加熱により流動性を高めた熱可塑性樹脂成分が露出している導電性フィラー部を覆い、絶縁を保持する効果が期待できる。 As a process, after forming the first conductive resin layer and removing the conductive filler on the surface layer portion by etching, preheating treatment is performed at 100 ° C. for 10 minutes, followed by main heating at 180 ° C. for 30 minutes. Example 1 is the same as in Example 1. This is because the thermoplastic resin is softened by reheating even after being cured and has fluidity, and it is 100 against the danger of exposure of the conductive filler inside the pores generated by etching. An effect of covering the conductive filler portion where the thermoplastic resin component having improved fluidity by heating at 0 ° C. is exposed and maintaining insulation can be expected.
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこれら実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。つまり実施例で示した導電性フィラー材料、導電性フィラー粒度分布、サンプルへの遠心力付加手法、ハイブリッド型導電性樹脂材料及び予備加熱条件等は一例を示したものであって、目的、用途等に応じて適宜変更することができる。また、実施例においては基板上へのキャパシタ作製を例示したが、適用範囲はそれに制約を受けるものではなく、シリコンチップ上やガラス上へのキャパシタ形成にも適用可能である。また、本発明で提案した手法を用いて、キャパシタを内蔵した多層基板を作製することも可能である。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to these embodiments, and the present invention can be changed even if there is a design change or the like without departing from the gist of the present invention. include. In other words, the conductive filler material, conductive filler particle size distribution, method of adding centrifugal force to the sample, hybrid type conductive resin material, preheating conditions, etc. shown in the examples are merely examples, and the purpose, application, etc. It can be changed as appropriate according to the situation. In the embodiment, capacitor fabrication on a substrate is illustrated, but the application range is not limited thereto, and it can be applied to formation of a capacitor on a silicon chip or glass. It is also possible to manufacture a multilayer substrate with a built-in capacitor using the method proposed in the present invention.
10 基板
11 第1の導電性樹脂層
12 第2の導電性樹脂層
13 導電性フィラー欠乏層
14 樹脂層
20 第1の導電性樹脂層と第2の導電性樹脂層の境界
21 第1の導電性樹脂層供給ずみ基板
22 第1及び第2の導電性樹脂層供給ずみ基板
100 遠心分離装置
DESCRIPTION OF
Claims (3)
次いで該表層部の表面上の少なくとも一部に、導電性フィラーを含んだ第2の導電性樹脂層を形成する工程と、を含み、
該第2の導電性樹脂層に含まれる導電性フィラーの粒度分布は、該第1の導電性樹脂層に含まれる導電性フィラーの粒度分布よりもより大きい側に分布し、
前記導電性フィラー含有率を減少させる工程は、化学的エッチングにより行われる、ことを特徴とする、キャパシタ構造の製造方法。 Reducing the content of the conductive filler contained in one surface layer portion of the first conductive resin layer formed including the conductive filler; and
Next, forming a second conductive resin layer containing a conductive filler on at least a part of the surface of the surface layer portion, and
The particle size distribution of the conductive filler contained in the second conductive resin layer is distributed on a larger side than the particle size distribution of the conductive filler contained in the first conductive resin layer ,
The method of manufacturing a capacitor structure, wherein the step of reducing the conductive filler content is performed by chemical etching .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050768A JP5287360B2 (en) | 2009-03-04 | 2009-03-04 | Capacitor structure using conductive resin and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009050768A JP5287360B2 (en) | 2009-03-04 | 2009-03-04 | Capacitor structure using conductive resin and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205993A JP2010205993A (en) | 2010-09-16 |
JP5287360B2 true JP5287360B2 (en) | 2013-09-11 |
Family
ID=42967190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009050768A Expired - Fee Related JP5287360B2 (en) | 2009-03-04 | 2009-03-04 | Capacitor structure using conductive resin and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5287360B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6320678B2 (en) * | 2013-03-18 | 2018-05-09 | 昭和電工株式会社 | Wireless power feeding method and wireless power feeding system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188146A (en) * | 1992-12-18 | 1994-07-08 | Taiyo Yuden Co Ltd | Thin-film body provided with surface nonprotruding conductor part and its manufacture |
JPH1197286A (en) * | 1997-09-24 | 1999-04-09 | Oki Electric Ind Co Ltd | Manufacture of dielectric substance and manufacture of capacitor |
JP2000208363A (en) * | 1999-01-08 | 2000-07-28 | Hokuriku Electric Ind Co Ltd | Circuit board equipped with capacitor and manufacture of the same |
JP3915387B2 (en) * | 2000-08-29 | 2007-05-16 | 昭栄化学工業株式会社 | Conductor paste |
JP4450148B2 (en) * | 2002-01-22 | 2010-04-14 | 株式会社村田製作所 | Method for applying conductive paste and method for manufacturing multilayer ceramic electronic component |
US7244999B2 (en) * | 2005-07-01 | 2007-07-17 | Alps Electric Co., Ltd. | Capacitor applicable to a device requiring large capacitance |
-
2009
- 2009-03-04 JP JP2009050768A patent/JP5287360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010205993A (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8373069B2 (en) | Electronic component mounting substrate and method for manufacturing electronic component mounting substrate | |
US7701052B2 (en) | Power core devices | |
EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
US8110896B2 (en) | Substrate structure with capacitor component embedded therein and method for fabricating the same | |
US20060284640A1 (en) | Structure of circuit board and method for fabricating the same | |
KR100816623B1 (en) | Power core devices and methods of making thereof | |
US20100314254A1 (en) | Method of manufacturing wiring substrate | |
US20130285254A1 (en) | Wiring substrate and method for manufacturing wiring subtrate | |
TW201034537A (en) | Method for manufacturing wiring board with built-in component | |
US20070057022A1 (en) | Component mounting method and component-mounted body | |
US20120160550A1 (en) | Printed circuit board having embedded electronic component and method of manufacturing the same | |
US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
WO2010067508A1 (en) | Multilayer substrate and method for manufacturing same | |
WO2011062252A1 (en) | Manufacturing method of module with built-in parts, and module with built-in parts | |
JP5139171B2 (en) | Via array type multilayer ceramic capacitor and method for manufacturing the same, wiring board with built-in capacitor | |
WO2011135926A1 (en) | Substrate with built-in electronic component, and composite module | |
JP5287360B2 (en) | Capacitor structure using conductive resin and manufacturing method thereof | |
JP2003124380A (en) | Module with incorporated electronic component and production method therefor | |
US20100164061A1 (en) | Semiconductor chip, semiconductor mounting module, mobile communication device, and process for producing semiconductor chip | |
US20110220403A1 (en) | Side packaged type printed circuit board | |
JP7131740B2 (en) | Printed circuit boards and packages | |
JP2009158690A (en) | Via array type multilayer ceramic capacitor, manufacturing method thereof, and capacitor built-in interconnection substrate | |
JP2007067189A (en) | Wiring board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
LAPS | Cancellation because of no payment of annual fees |