JP5285517B2 - 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法 - Google Patents

映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法 Download PDF

Info

Publication number
JP5285517B2
JP5285517B2 JP2009155104A JP2009155104A JP5285517B2 JP 5285517 B2 JP5285517 B2 JP 5285517B2 JP 2009155104 A JP2009155104 A JP 2009155104A JP 2009155104 A JP2009155104 A JP 2009155104A JP 5285517 B2 JP5285517 B2 JP 5285517B2
Authority
JP
Japan
Prior art keywords
video signal
signal processing
signal
video
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009155104A
Other languages
English (en)
Other versions
JP2011014993A (ja
Inventor
勇希 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009155104A priority Critical patent/JP5285517B2/ja
Priority to PCT/JP2009/005928 priority patent/WO2011001481A1/ja
Publication of JP2011014993A publication Critical patent/JP2011014993A/ja
Priority to US13/242,774 priority patent/US20120013709A1/en
Application granted granted Critical
Publication of JP5285517B2 publication Critical patent/JP5285517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106Processing image signals
    • H04N13/139Format conversion, e.g. of frame-rate or size
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106Processing image signals
    • H04N13/156Mixing image signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106Processing image signals
    • H04N13/161Encoding, multiplexing or demultiplexing different image signal components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30Image reproducers
    • H04N13/356Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359Switching between monoscopic and stereoscopic modes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2213/00Details of stereoscopic systems
    • H04N2213/007Aspects relating to detection of stereoscopic image format, e.g. for adaptation to the display format

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

本発明は、主に、デジタル映像/音声伝送送信規格であるHDMI規格を使用するに当たり、HDMI送信回路及びそのシステムに関する。
現在、ハイビジョン映像を非圧縮のデジタルデータで伝送する規格であるHDMI(High Definition Multimedia Interface)規格において、立体映像信号(以下、3D映像信号という)の伝送に関する規格化がなされようとしている。このHDMI規格は、例えば非特許文献1に記載されている。
3D映像信号は、この3D映像信号が格納されているブルーレイやDVD等映像再生機器からテレビ等の表示デバイスまで、3D映像信号対応のHDMI規格で伝送されることになるが、放送波では、本編は3D映像信号の伝送であるが、CM(コマーシャル)は通常映像信号(以下、2D映像信号という)が伝送される。このため、3D伝送と2D伝送とを動的に切り替える必要がある。
High Definition Multimedia Interface Specification Version 1.4 page 143-145 and 188-193 発行元 HDMI Licensing, LLC
しかしながら、前記従来の技術では、次の問題がある。即ち、3D伝送と2D伝送とを動的に切り替える場合には、図17にその様子を示すように、同図(A)に示す2D映像信号での垂直同期信号(以下、Vsyncという)100と、同図(B)に示す3D映像信号でのVsync101とでは、入力ビデオクロックやVsyncの形状が異なる。このため、HDMI規格上、認証シーケンスをその都度、やり直す必要がある。しかし、この認証シーケンスをその都度行うと、その認証の間の数秒程度は画面表示が黒画面となり、動的に変更するのには適さない。
そのため、例えば図18に示すように、同図(A)に示す3D伝送フォーマットで3D映像信号を伝送する場合には、通常通り、左目用データ(以下、Lデータという)200と、右目用データ(以下、Rデータという)201とが交互で送られてくるのに対し、同図(B)に示すように、3D伝送フォーマットに従って2D映像信号210を片面(同図ではL面)だけに搭載して伝送すると、映像伝送フォーマットに変更を伴わないので、認証シーケンスをやり直す必要がなく、瞬時に切り替え可能とすることが想定される。
しかしながら、上述の3D伝送フォーマットに従って2D映像信号の伝送を行う場合、2D映像信号の伝送元のブルーレイやDVD等映像再生機器では、図18(B)に示すように、有効データである2D映像信号210を片面だけに搭載し、残る片面(同図ではR面)には任意に所定データ(無効データ)211を搭載するが、この2D映像信号が未使用のR面での無効データ211に関しては、ブルーレイやDVD等映像再生機器からどのようなデータが送られてくるかが不明である。従って、この無効データがランダムなデータである場合には、映像データ系の不必要な回路が動作し、その結果、消費電力が増加するという問題がある。
図19は従来のHDMI送信側伝送システム小一例を示す。尚、構成としては、ブルーレイやDVDプレーヤーやレコーダー、又はデジタルビデオカメラ等の映像を送信するシステムを想定しているが、この限りではない。
図19において、HDMI送信側伝送システム302では、Video信号源301から伝送されたVideo信号を入力し、この入力されたVideo信号についてのデータ整形やデータ有効イネーブル信号の生成等を行う入力VIDEO制御部310と、入力Videoデータの色空間変更を行う色空間変更部311、とAudioデータや制御用パケットをVideo信号のブランク期間に搭載するPacket搭載部312と、差動伝送用に8b−10b変換を行い、差動ラインのDCバランスの均一化を行うEncode部313とを備える。入力されたVideo信号は以上の回路部を通過して、HDMI受信側に送られて表示装置304にて表示される。尚、HOST CPU303はレジスタ制御部314を制御している。
前記Video信号源301が3D伝送フォーマットに従って2D映像信号を伝送する場合には、このVideo信号源301が3D伝送フォーマットのL面及びR面の何れの未使用面にどのようなデータを搭載するかは不明である。そのため、仮に、前記未使用面にランダムなデータをHDMI送信側伝送システム302に伝送した場合には、前記入力VIDEO制御部310、色空間変更部311及びPacket搭載部312の各回路部で映像データ系の回路が動作してしまい、無駄な電力が消費されてしまうという課題がある。
本発明の目的は、3D伝送フォーマットに従って2D映像信号が伝送された来た場合にも、未使用の片面の無効データによっても映像データ系の回路が不要に動作しないように対処して、電力消費の削減を図ることにある。
前記の目的を達成するため、本発明の映像信号処理装置は、3D伝送フォーマットに従って2D映像信号が伝送された来た場合には、その3D伝送フォーマットのL面又はR面の期間を判定し、その判定結果に基づいて、未使用の片面の期間では、その未使用の片面の無効データを固定データに変換したり、不要に動作していた映像データ系の回路に供給するクロック信号を停止する構成を採用することとする。
具体的に、請求項1記載の発明の映像信号処理装置は、3D映像信号を処理する映像信号処理装置において、前記3D映像信号を受けて所定の信号処理を行う信号処理部と、L面に左目用データを搭載しR面に右目用データを搭載して伝送する3D映像伝送フォーマットに従って、2D映像信号が前記2面のうち何れか片面を使用して送信されてきた際、前記L面及びR面を判定し、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる片面MUTE制御部とを備えたことを特徴とする。
請求項2記載の発明は、前記請求項1記載の映像信号処理装置において、前記信号処理部は、HDMI規格に従って受けた映像信号に対して所定の信号処理を行うことを特徴とする。
請求項3記載の発明は、前記請求項1又は2記載の映像信号処理装置において、前記片面MUTE制御部は、前記2D映像信号が未使用の片面の期間において、前記信号処理部に対して固定データを出力して、前記信号処理部の動作を停止させることを特徴とする。
請求項4記載の発明は、前記請求項1又は2記載の映像信号処理装置において、前記片面MUTE制御部は、前記2D映像信号が未使用の片面の期間において、前記信号処理部に対するクロック信号の供給を停止して、前記信号処理部の動作を停止させることを特徴とする。
請求項5記載の発明は、前記請求項1又は2記載の映像信号処理装置において、前記片面MUTE制御部は、前記2D映像信号が未使用の片面の期間において、前記信号処理部に対して固定データを出力する共に、前記信号処理部に対するクロック信号の供給を停止して、前記信号処理部の動作を停止させることを特徴とする。
請求項6記載の発明は、請求項1〜3及び5の何れか1項に記載の映像処理装置において、前記片面MUTE制御部は、入力された2D映像信号の色空間指定信号を受けて、この色空間指定信号に対応した黒色データを、前記固定データとして、前記信号処理部に出力することを特徴とする。
請求項7記載の発明は、前記請求項1〜3及び5の何れか1項に記載の映像処理装置において、前記片面MUTE制御部は、HOST CPUから前記固定データを受け、この受けた固定データを前記信号処理部に出力することを特徴とする。
請求項8記載の発明は、前記請求項1〜3及び5の何れか1項に記載の映像処理装置において、前記片面MUTE制御部は、入力された2D映像信号の色空間指定信号を受けて、この色空間指定信号に対応した黒色データを、前記固定データとして、前記信号処理部に出力する機能と、HOST CPUから前記固定データを受け、この受けた固定データを前記信号処理部に出力する機能との2つの機能を有することを特徴とする。
請求項9記載の発明は、前記請求項4又は5記載の映像信号処理装置において、前記所定の信号処理を行う信号処理部は複数個備えられ、前記片面MUTE制御部は、外部から前記複数個の信号処理部の何れかを選択する選択信号を受け、前記2D映像信号が未使用の片面の期間において、前記選択信号により選択された信号処理部に対するクロック信号の供給を停止することを特徴とする。
請求項10記載の発明は、前記請求項9記載の映像信号処理装置において、前記片面MUTE制御部は、使用のモード設定信号を受け、この受けたモード設定信号に基づいて、前記2D映像信号が未使用の片面の期間においてクロック信号の供給を停止するか、使用中の片面でもクロック信号の供給を停止するかを判断することを特徴とする。
請求項11記載の発明は、前記請求項1〜5の何れか1項に記載の映像処理装置において、前記片面MUTE制御部は、外部から前記3D伝送フォーマットが設定され、この設定された3D伝送フォーマットに対応したL面及びR面を判定することを特徴とする。
請求項12記載の発明は、前記請求項1〜5の何れか1項に記載の映像処理装置において、前記片面MUTE制御部は、前記3D伝送フォーマットのL面及びR面を識別した識別信号が外部から入力され、この入力された識別信号に基づいて前記L面及びR面を判定することを特徴とする。
請求項13記載の発明は、前記請求項11又は12記載の映像信号処理装置において、前記片面MUTE制御部は、HOST CPUから、判定したL面又はR面の何れの面を前記2D映像信号が未使用の片面であるとするかの切替信号を受け、この受けた切替信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させることを特徴とする。
請求項14記載の発明は、前記請求項1〜5の何れか1項に記載の映像信号処理装置において、HOST CPUから、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させることを特徴とする。
請求項15記載の発明は、前記請求項1〜5の何れか1項に記載の映像信号処理装置において、外部から、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させることを特徴とする。
請求項16記載の発明は、前記請求項1〜5の何れか1項に記載の映像信号処理装置において、HOST CPU及び外部から、各々、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させることを特徴とする。
請求項17記載の発明の映像処理システムは、前記請求項1〜16の何れか1項に記載の映像信号処理装置を備えたことを特徴とする。
請求項18記載の発明の半導体集積回路は、前記請求項1〜16の何れか1項に記載の映像信号処理装置を備えたことを特徴とする。
請求項19記載の発明は、前記請求項2記載の映像信号処理装置において、前記信号処理部は、映像信号に所定の処理を施す処理回路部と、Packet搭載部とを備えることを特徴とする。
請求項20記載の発明は、前記請求項19記載の映像信号処理装置において、前記処理回路部は、入力VIDEO制御部と、色空間変更部とを備えることを特徴とする。
請求項21記載の発明の映像信号処理方法は、3D映像信号を処理する映像信号処理方法であって、L面に左目用データを搭載しR面に右目用データを搭載して伝送する3D映像伝送フォーマットに従って、前記2面のうち何れか片面を使用した2D映像信号を受信した後、前記受信した2D映像信号における前記L面及びR面を判定し、その判定結果に基づいて、前記2D映像信号が未使用の片面の期間において、前記3D映像信号を受けて所定の信号処理を行う信号処理部の動作を停止させることを特徴とする。
前述の構成を持つことにより、請求項1〜21記載の発明の映像信号処理装置及び方法では、3D伝送フォーマットに従って2D映像信号が伝送されて来た場合に、その3D伝送フォーマットのL面及びR面のうち未使用面を判定して、その未使用面の映像データを固定データに変更したり、未使用面だけ信号処理回路に供給するクロック信号を停止させたので、未使用面伝送時でのそれ等の信号処理回路の低消費電力化が可能である。
以上説明したように、請求項1〜21記載の発明の映像信号処理装置及び方法によれば、3D伝送フォーマットに従って2D映像信号を伝送されて来た場合にも、信号処理回路の不要な動作を抑制して、それ等の信号処理回路の低消費電力化が可能である。
本発明の第1の実施形態の映像信号処理装置の全体構成を示す図である。 同映像信号処理装置に備える片面MUTE部制御部の内部構成を示す図である。 (A)は同映像信号処理装置に備えるLR判定回路によるLR判定信号の生成例を示す図、同図(B)は同LR判定信号の他の生成例を示す図である。 片面MUTE制御部の動作例を示す図である。 本発明の第2の実施形態の映像信号処理装置の全体構成を示す図である。 本発明の第3の実施形態の映像信号処理装置の全体構成を示す図である。 本発明の第1〜第3実施形態の映像信号処理装置に備える片面MUTE部制御部の第1の変形例を示す図である。 同片面MUTE部制御部の第2の変形例を示す図である。 同片面MUTE部制御部の第3の変形例を示す図である。 本発明の第2及び第3実施形態の映像信号処理装置に備えるクロック制御部の第1の変形例を示す図である。 同クロック制御部の第2の変形例を示す図である。 本発明の第1〜第3実施形態の映像信号処理装置に備えるLR判定回路の第1の変形例を示す図である。 本発明の第1〜第3実施形態の映像信号処理装置に備える固定面出力部の第1の変形例を示す図である。 同固定面出力部の第2の変形例を示す図である。 同固定面出力部の第3の変形例を示す図である。 同固定面出力部の第4の変形例を示す図である。 2D映像伝送フォーマットと3D映像伝送フォーマットとの例を示す図である。 3D映像伝送フォーマットを用いて2D映像を伝送する一例を示す図である。 従来の映像信号処理装置の構成を示す図である。
以下、本発明の実施の形態の映像信号処理装置を図面を参照しながら説明する。尚、本発明の説明はHDMI送信システムを例にして記載するが、特にHDMIに限定するものではない。
(第1の実施形態)
本発明の実施形態1の映像信号処理装置を図1に示す。
図1において、ブルーレイやDVDプレーヤーやレコーダー等の映像機器400において、Video信号源401からHDMI伝送部402へ映像データが送られ、この装置全体をHOST CPU403が制御している。そのため、Video信号源401が3Dフォーマットに従った映像信号の伝送中に出力映像が3D出力か2D出力かは、HOST CPU403が把握している。
入力VIDEO制御部410の内部には、片面MUTE制御部411が新たに追加される。この片面MUTE制御部411には、HOST CPU403からレジスタ制御部414を通じて3D伝送フォーマット等の諸設定が行われる。また、入力VIDEO制御部410の内部には、片面MUTE制御部411の後段に電力削減ブロック412が配置され、この電力削減ブロック412は、入力VIDEO制御部(処理回路部)412a、色空間変更部(処理回路部)412b及びPacket搭載部412cで構成される。前記入力VIDEO制御部412aは、入力したVideo信号の整形や、データ有効イネーブル信号の生成等を行う。また、色空間変更部412bは入力されたVideo映像信号の色空間変更を行い、Packet搭載部412cは、Audioデータや制御用パケットをVideo映像信号のブランク期間に搭載する。尚、片面MUTE制御部411は、本実施形態では入力VIDEO制御部410の内部に配置したが、この構成に限るものではなく、入力VIDEO制御部410とは別ブロックであっても良く、また、どの位置に配置するかも本実施形態の限りではない。但し、HDMI伝送部402の初段にある方が本発明の効果が得られ易い。
入力VIDEO制御部410の内部には、更に、Encode部413が備えられる。このEncode部413は、差動伝送用に8b−10b変換を行い、差動ラインのDCバランスの均一化を行う。
次に、前記片面MUTE制御部411の内部構成を図2に基づいて説明する。図2に示した片面MUTE制御部500では、先ず、LR判定回路502に、レジスタ制御部501からの3D伝送フォーマット指定信号と映像制御信号Vsync、水平同期信号Hsync、3D映像信号のデータ有効領域信号DEを入力し、それ等の情報から、入力される3D伝送フォーマットでのL面/R面の領域判定を行う。尚、図2では、片面MUTE制御部500には、Video信号源401からデータ有効領域信号DEが入力される構成としたが、このデータ有効領域信号DEは、Video信号源401からは送信されないでHDMI伝送部402の内部で生成される場合には、このHDMI伝送部402の内部からLR判定回路502に入力される。
前記片面MUTE制御部500では、更に、LR判定回路502のLR判定信号を固定面出力部503に入力し、この固定面出力部503にて固定面選択信号を生成する。例えば、この固定面出力部503は、R面固定時の場合には、入力されたLR判定信号がR面の場合に1値の固定面選択信号を出力する。また、その逆にL面固定時の場合には、入力されたLR判定信号がL面の場合に1値の固定面選択信号を出力する。また、固定面出力部503は、レジスタ制御部501から2D伝送又は3D伝送の設定信号を受け、3D映像信号の伝送時にはHOST CPU403からレジスタ制御部501に3D伝送設定が行われ、レジスタ制御部501からその3D設定信号を受けて、固定面選択信号を0値に固定して、L面及びR面の何れのデータも固定しないようにする。
更に、図2の片面MUTE制御部500において、固定面出力部503の固定面選択信号はセレクタ505に入力される。セレクタ505は、前記固定面選択信号に基づいて、3D伝送フォーマットに従った2D映像信号の未使用面でのデータ入力時(固定面選択信号=1値)は固定データ504を出力し、2D映像信号の使用面でのデータ入力時(固定面選択信号=0値)は、その2D映像信号のデータを選択して出力する。
このようにして、片面MUTE制御部500は、3D伝送フォーマットに従った2D映像信号の未使用面でのデータを固定値に置換して、映像データ系の回路部である後段の電力削減ブロック412に出力して、その動作を停止させて、消費電力を抑える。
従って、前記固定データを0値又は1値に固定しておけば、後段の電力削減ブロック412(入力VIDEO制御部412a、色空間変更部及412bびPacket搭載部412c)では、データの変化、遷移がない状態が継続するので、低消費電力となる。
尚、固定データは、特に0値、1値等に限定されず、例えば、入力される映像データの色空間に応じた黒色データでも良い。
以上により、3D伝送フォーマットに従った2D映像信号の伝送を行う場合にも、その3D伝送フォーマットでの2D映像信号の未使用面の判定と、その未使用面でのデータの固定とにより、電力削減ブロック412の電力削減が可能となる。
そして、前記3D伝送フォーマットでの2D映像信号の未使用面の領域では、固定データ504に応じた映像信号がEncode部413に入力されて、HDMI規格に沿ったエンコード処理がなされて、表示装置404に伝送されて表示される。
尚、本実施形態では、DVDプレーヤーやレコーダー、デジタルカメラ等の異なるセット装置であっても、組み込み可能な構成である。
(LR判定回路の動作例)
次に、前記図2に示した片面MUTE制御部500内のLR判定回路502の動作の具体例を図3に示す。
図3において、例えば、図3(A)に示したように、垂直ライン数が画面の2倍の3D伝送フォーマットが入力された場合には、HOST CPU403はそのフォーマットの内容をLR判定回路502に通知する。これに従い、LR判定回路502は、入力されるVsyncのエッジでLR判定信号1400を初期化し、先ず0値(L面と判断)とする。次に、映像信号のデータ有効領域信号DEのエッジ数をカウントし、そのカウント数が所定ライン数に達すると、LR判定信号1400を反転して1値(R面と判断)にする。その後、入力されるVsyncのエッジの時点、又はデータ有効領域信号DEのエッジ数のカウント数が所定ライン数に達すると、LR判定信号1400を再び初期化する。このようにして、LR判定回路502では、図3(A)の3D伝送フォーマットに対するLR判定信号1400を生成する。
一方、図3(B)に示したように、水平ライン数が画面の2倍の3D伝送フォーマットが入力された場合は、HOST CPU403はその3D伝送フォーマットの内容をLR判定回路502に通知する。これに従い、LR判定回路502は、入力されるVsyncのエッジでLR判定信号1401を初期化し、先ず、0値(L面と判断)とする。次に、映像信号のデータ有効領域信号DEの立下りエッジの時点、又は画素数のカウント数が1ライン分に到達すると、LR判定信号1401を反転して、1値(R面と判断)にする。その後、例えばデータ有効領域信号DEの次の立下りエッジの時点でLR判定信号1401を再び初期化する。このようにして、LR判定回路502では、図3(B)の3D伝送フォーマットに対するLR判定信号1401を生成する。
以上、3D伝送フォーマットのL面及びR面を精度良く検出したLR判定信号1400、1401を生成したが、Video信号源401から3D伝送フォーマットで伝送される2D映像信号の不使用面(例えばR面)でのデータを固定データ504に置換する目的からは、例えばL面の領域の途中でLR判定信号1400、1401を1値(R面と判断)にしても良い。
また、本実施形態では、図3(A)及び図3(B)の2例を記載したが、3D伝送フォーマットは、この2例に限定されるものではない。
前記3D伝送フォーマットでの2D映像信号の未使用面でのデータ固定に伴う電力削減ブロック412での電力削減について説明する。電力削減ブロック412内の入力VIDEO制御部412a及び色空間変更部412bは、3D映像信号の場合には、図3(A)及び(B)に示したデータ有効領域信号DEのH期間でのみ動作し、データ有効領域信号DEのL期間、即ち、映像データのないブランク期間では停止する。一方、Packet搭載部412cは、データ有効領域信号DEのH期間で動作すると共に、Audioデータや制御用パケットの搭載のためにデータ有効領域信号DEのL期間の一部でも動作する。一方、Encode部413は常時動作する。3D映像フォーマットを使用した2D映像信号の場合には、3D伝送フォーマットのL面及びR面の両面のうち片面のデータ(無効データ)については、電力削減ブロック412、即ち、入力VIDEO制御部412a、色空間変更部412b及びPacket搭載部412c(3つの信号処理部)は動作するが、この無効データが本来の2D映像信号でない関係上、この片面の無効データが片面MUTE制御部500において固定データ504に置換されるので、これ等の回路部は、その無効データの片面の期間において動作を停止し、その分、消費電力が削減される。
具体的に、図4を用いてその詳細動作を示す。同図(A)において、Video信号源401から3D伝送フォーマットのL面に2D映像信号の有効データ700が、R面に無効データ701が送られて来た場合には、同図(B)に示すように、LR判定信号702はR面での無効データ入力時に1値となる。それを受けて、図2の片面MUTE制御部500内の固定面出力部503では、R面の場合に固定面選択信号703が1値になる。この固定面選択信号703を基づいて、同図(C)に示すように、L面ではセレクタ505によって2D映像信号自体(有効データ)704が選択され、R面では固定データ705が選択されるので、電力削減ブロック412での消費電力が有効に削減される。
(第2の実施形態)
次に、本発明の第2の実施形態を説明する。
図5は本発明の第2の実施形態を示し、前記図2に示した片面MUTE制御部500を変形したものである。
即ち、前記図2の片面MUTE制御部500では、固定面出力部503からの固定面選択信号に基づいてセレクタ505を制御して、3D伝送フォーマットに従った2D映像信号の未使用面では固定データ504を選択して、電力削減ブロック412に出力したが、これに代えて、電力削減ブロック412へのクロック信号の供給を停止して、その動作を制限するものである。
従って、図5の片面MUTE制御部600では、図2と同様に、レジスタ制御部601からの信号を受けるLR判定回路602と、固定面出力部603とを有すると共に、クロック制御部604を備える。前記クロック制御部604は、固定面出力部603からの固定面選択信号受け、この固定面選択信号が1値のとき、即ち、3D伝送フォーマットに従った2D映像信号の未使用面では、電力削減ブロック605へのクロック信号の供給を停止し、固定面選択信号が1値の2D映像信号の使用面では電力削減ブロック605へのクロック信号の供給を再開する。
従って、本実施形態においても、前記第1の実施形態と同様に、電力削減ブロック605での2D映像信号の未使用面での電力削減が可能である。
尚、本実施形態における電力削減ブロック605は、図1の電力削減ブロック412、つまり、入力VIDEO制御部412a、色空間変更部412b及びPacket搭載部412bで構成されるが、本発明は、この構成のみに限るものではなく、例えば、色空間変更部412bがない構成や、色空間変更部412bの前段に高画質化回路等が配置されている構成でも良いのは勿論である。
(第3の実施形態)
続いて、本発明の第3の実施形態を図6に基づいて説明する。
本実施形態は、前記第1の実施形態と第2の実施形態を組み合わせたものである。
即ち、図6に示した片面MUTE制御部800は、図2の片面MUTE制御部500と図5の片面MUTE制御部600との双方の構成を持ち、具体的には、LR判定回路802と、固定面出力部803と、セレクタ805とに加えて、クロック制御部806とを備える。
従って、本実施形態では、3D伝送フォーマットに従った2D映像信号の未使用面では、固定データ804を電力削減ブロック807に出力する同時に、クロック制御部806により電力削減ブロック807へのクロック信号の供給を停止して、後段の電力削減ブロック807の無駄な動作を確実に停止させることが可能である。
(片面MUTE制御部の変形例1)
次に、前記片面MUTE制御部の変形例1を図7に基づいて説明する。
図7に示した片面MUTE制御部900には、前記図2に示した片面MUTE制御部500の構成に固定データ選択部902が追加される。
映像信号では、入力される映像データの色空間によって黒色の値が異なる。例えば、RGBならば、R=0x00、G=0x00、B=0x00が黒色データとなる。また、YCbCr4:4:4ならば、Y=0x00、Cb=Cr=0x80が黒色データとなる。
本実施形態では、レジスタ制御部901から入力映像データの色空間指定信号を固定データ選択部902に入力し、この固定データ選択部902において、その入力映像データの色空間指定信号に対応した黒色データを選択して、この黒色データを固定データとしてセレクタ903に出力する。
この構成により、入力映像信号の色空間変更等に対し、自動で追従して絶えず黒色データを固定データとして出力することが出来る。
尚、本変形例1では、固定データとして黒色データを使用したが、不要な動作抑制による低消費電力化の観点からは、黒色に限定されず、種々の色のうち特定の1色を採用すれば良い。
(片面MUTE制御部の変形例2)
図8は、片面MUTE制御部の変形例2を示す。
同図の片面MUTE制御部1000では、セレクタ1003に入力される固定データ1002を、HOST CPU403からレジスタ制御部1001を経由して直接設定することが出来るように構成したものである。
(片面MUTE制御部の変形例3)
図9は、片面MUTE制御部の変形例3を示す。
同図の片面MUTE制御部1100は、前記図7の片面MUTE制御部900と図8の片面MUTE制御部1000とを組み合せたものである。
即ち、図9の片面MUTE制御部1100では、入力映像データの色空間指定信号に対応した黒色データを固定データとしてセレクタ1104に出力する固定データ選択部1102を備えると共に、HOST CPU403からレジスタ制御部1001を経由して直接設定された固定データ1103が前記セレクタ1104に出力される構成を有する。この固定データ1103と前記固定データ選択部1102からの固定データとの何れか一方がセレクタ1104にて選択される。セレクタ1104は、レジスタ制御部1101から出力される片面MUTE時固定値選択信号に基づいて、前記2つの固定データのうち一方を選択する。
(クロック制御部の変形例1)
図10は、前記図5の片面MUTE制御部600に備えるクロック制御部604の変形例1を示す。
図10のクロック制御部1200では、セレクタ1201が追加される。このセレクタ1201は、レジスタ制御部1202から電力削減ブロック412に属する各回路部A〜Nに対するA〜N個のクロック制御信号(選択信号)1203により制御が行われる。
例えば、回路部Nに対し固定面選択信号に連動してクロック信号の供給を停止させたい場合には、固定面選択信号がクロック停止信号となるように、回路部Nクロック制御信号1203を選択すると、固定面選択信号による動作停止制御が可能となる。
一方、回路部Nを固定面選択信号に関係なく連続して起動させたい場合は、0値がクロック信号の供給の停止信号となるように回路部Nクロック制御信号1203を選択すると、固定面選択信号に関わらず0値が出力されて、連続起動が可能となる。
次に、回路部Nを固定面選択信号に関係なく連続して停止させたい場合は、1値がクロック信号の供給の停止信号となるように回路部Nクロック制御信号1203を選択すると、固定面選択信号に関わらず1値が出力されて、連続停止が可能となる。
このように、回路部A〜N毎にそれ等の回路部仕様に応じて、自由にクロック信号の供給の停止又は起動モードを選択することが出来る。
尚、本実施形態では、回路部A〜N毎にクロック信号の供給の完全停止、完全起動、連動設定が行える例を示したが、特に、この構成に限定するものではなく、特定の回路部は完全起動、連動設定のみでも良く、接続される回路部の内容次第で種々の構成が採用可能である。
(クロック制御部の変形例2)
図11は、クロック制御部の変形例2を示す。
同図のクロック制御部1300には、クロック制御部1300とレジスタ制御部1301との間にクロック制御自動選択部1302が追加される。前記クロック制御自動選択部1302には、レジスタ制御部1301から来る回路部Nクロック制御信号1303と、モード設定信号1304とが入力される。
今、例えば、前記モード設定信号1304を入出力空間情報、クロック信号の供給が制御される回路部を色空間変更部とした場合を考える。
仮に、入出力の色空間変更の設定がされている場合には、2D映像信号(有効データ)の入力時は色空間変更が必要なため、色空間変更部にクロック信号を供給し、未使用の片面の無効データ入力時はクロック信号の供給を停止できる。一方、入出力の色空間変更に無設定がされている場合には、色空間変更部は、有効データの入力時と無効データの入力時との双方でクロック信号を供給する必要がない。
従って、モード設定信号1304により入出力色空間変更無という情報が送られた場合には、クロック制御自動選択部1302は、クロック信号の供給不要と判断して、クロック制御部1300にクロック信号の供給の完全停止設定信号を送って、色空間変更部のみに対しクロック信号の供給が完全停止される。
このように、各種の動作モードに応じて、動作が必要な回路部と、動作が不要な回路部とで制御方法を細かく設定し、かつ各動作モードにおいて自動的に動作を完全停止するか、固定面選択信号に応じて停止するかも自動で設定することが可能となる。
尚、本実施形態では、クロック制御自動選択部1302を1つだけ配置した例を記載したが、特にこの構成に限定するものではなく、全回路部、又は効果のある一部の回路部にだけ配置しても良いのは勿論である。
(LR判定回路の変形例1)
図12はLR判定回路の変形例1を示す。
同図のLR判定回路1500においては、レジスタ制御部1501からLR信号外部入力設定信号1502がセレクタ1503に入力される。このセレクタ1503は、前記LR信号外部入力設定信号1502に基づいて、LR判定信号生成部1606で内部生成されたLR判定信号1504と、外部から入力されたLR識別信号(識別信号)1505との何れかを選択する。
従って、本実施形態では、HOST CPUからの設定により、セレクタ1503の選択動作を制御できるので、外部からのLR識別信号1505が入力される場合には、そのLR識別信号1505をセレクタ1503で選択して、LR判定信号として使用することが出来る。
尚、本実施形態では、LR判定信号外部入力設定信号1502をレジスタ制御部1501から出力して、その設定信号1502をセレクタ1503の選択制御信号としたが、3Dフォーマット指定信号としてLR判定信号が外部から来るフォーマットを割り付ければ、その3Dフォーマット指定信号に基づいてLR判定信号が外部入力かどうかを判定し、その判定信号でもってセレクタ1503を選択動作させることも可能である。
(固定面出力部の変形例1)
図13は固定面出力部の変形例1を示す。
同図の固定面出力部1601では、レジスタ制御部1600から固定面出力部1601に対して固定面切替信号1602が入力され、この固定面切替信号1602によりセレクタ1605の選択制御が行われる。この固定面切替信号1602は、0値でR面固定、1値でL面固定とし、HOST CPUから設定される。
前記セレクタ1605には、LR判定信号生成部1606からのLR判定信号1603がそのまま入る系と、そのLR判定信号1603を反転器1604で反転して入る系とがあり、前記固定面切替信号1602が1値の時には、セレクタ1605は反転器1604で反転された信号を選択する。
この構成により、固定面切替信号1602が0値の時には、LR判定信号1603がそのまま固定面選択信号1605として出力されるので、セレクタ1605からはR面入力時に1値の固定面選択信号が出力されて、R面で固定データに固定されることになる。
逆に、固定面切替信号1602が1値の時には、LR判定信号1603の反転信号がセレクタ1605で固定面選択信号として選択出力されるので、L面で1値の固定面選択信号が出力されて、L面で固定データに固定されることになる。
このように、本変形例では、HOST CPUから、R面で固定データに設定するか、L面で固定データに設定するかを自由に設定することが出来る。
(固定面出力部の変形例2)
図14は固定面出力部の変形例2を示す。
同図の固定面出力部1701では、レジスタ制御部1700から2D設定信号又は3D設定信号1702が入力され、この2D/3D設定信号がセレクタ1703の制御信号とされる。HOST CPU403がレジスタ制御部1700に対し3D伝送設定をした場合には、セレクタ1703は3D設定信号1702に基づいて0値を出力し、固定面選択信号を絶えず0値に固定するので、片面MUTE制御は行わない。
一方、HOST CPU403が2D伝送設定をした場合には、セレクタ1703は固定面選択信号生成部1704からの固定面選択信号を選択する。
このようにして、HOST CPUから3D伝送モードか2D伝送モードかを通知し、2D伝送モード時は片面MUTE機能を発揮させ、3D伝送モード時は片面MUTE機能を確実に停止させて、3D映像信号の伝送を保障することができる。
(固定面出力部の変形例3)
図15は固定面出力部の変形例3を示す。
前記図14の固定面出力部1701では、HOST CPUからのレジスタ制御部1700を介した2D/3D設定信号に基づいてセレクタ1703を選択制御したのに代え、図15の固定面出力部1800では、外部から入力される3D/2D識別信号1801をセレクタ1802の選択制御信号としたものである。
従って、本変形例でも、外部からの3D/2D識別信号1801が2D伝送モードの時はセレクタ1802で固定面選択信号生成部1803の固定面選択信号を選択して、片面MUTE機能を発揮させ、一方、3D伝送モード時は、0値を固定面選択信号として選択して、片面MUTE機能の停止により3D映像信号の伝送を保障することが出来る。
(固定面出力部の変形例4)
図16は固定面出力部の変形例4を示す。
同図の固定面出力部1901は、図14及び図15の固定面出力部1701、1800を組み合せたものであり、HOST CPUから2D/3D選択設定と、外部からの2D/3D識別信号の入力との双方を備える。
具体的には、固定面選択信号生成部1907とセレクタ1906と共に、更に他のセレクタ1903を備え、このセレクタ1903にレジスタ制御部1900からの2D/3D設定信号1905と、外部からの3D/2D識別信号1904とを入力し、このセレクタ1903の切換制御信号として、前記レジスタ制御部1900から外部3D識別信号使用設定信号1902を使用する。
HOST CPU403が外部3D識別信号使用設定信号1902を外部3D/2D識別信号側にすると、外部3D/2D識別信号1904がセレクタ1906の選択制御信号となる。この選択制御信号に基づいてセレクタ1906は、固定面選択信号生成部1907からの固定面選択信号と0値とを切り換える。
一方、HOST CPU403が外部3D識別信号使用設定信号1902をHOST CPU設定側にすると、レジスタ制御部1900からの2D設定信号又は3D設定信号1905がセレクタ1906の制御信号となる。
このようにして、外部3D/2D識別信号1904を使用して固定面選択信号を制御するか、HOST CPU403から2D/3D選択設定をするかをHOST CPU403で自由に選択することが出来る。
以上説明したように、本発明は、HDMI伝送における3D伝送フォーマットに従って2D映像信号が伝送されて来た場合にも、映像信号処理装置内の信号処理回路の不要な動作を抑制して、低消費電力化が可能であるので、ブルーレイやDVDプレーヤー等の組み込み機器に適用して有用である。
401 Video信号源
402 HDMI伝送部
403 HOST CPU
404 表示装置
410 入力VIDEO制御部
411、500、600、800、
900、1000、1100 片面MUTE制御部
412、605 電力削減ブロック
412a 入力VIDEO制御部(信号処理部)
412b 色空間変更部(信号処理部)
412c Packet搭載部(信号処理部)
413 Encode部
414、501、601、801、
901、1001、1101、
1202、1301、1501、
1600、1700、1900 レジスタ制御部
502、602、802、1500 LR判定回路
503、603、803、1601、
1701、1800、1901 固定面出力部
505、805、1104、1201、
1503、1605、1703、
1802、1903、1906 セレクタ
604、806、1200、1300 クロック制御部
902、1102 固定データ選択部
1302 クロック制御自動選択部
1604 反転器

Claims (21)

  1. 3D映像信号を処理する映像信号処理装置において、
    前記3D映像信号を受けて所定の信号処理を行う信号処理部と、
    L面に左目用データを搭載しR面に右目用データを搭載して伝送する3D映像伝送フォーマットに従って、2D映像信号が前記2面のうち何れか片面を使用して送信されてきた際、前記L面及びR面を判定し、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる片面MUTE制御部とを備えた
    ことを特徴とする映像信号処理装置。
  2. 前記請求項1記載の映像信号処理装置において、
    前記信号処理部は、HDMI規格に従って受けた映像信号に対して所定の信号処理を行う
    ことを特徴とする映像信号処理装置。
  3. 前記請求項1又は2記載の映像信号処理装置において、
    前記片面MUTE制御部は、
    前記2D映像信号が未使用の片面の期間において、前記信号処理部に対して固定データを出力して、前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  4. 前記請求項1又は2記載の映像信号処理装置において、
    前記片面MUTE制御部は、
    前記2D映像信号が未使用の片面の期間において、前記信号処理部に対するクロック信号の供給を停止して、前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  5. 前記請求項1又は2記載の映像信号処理装置において、
    前記片面MUTE制御部は、
    前記2D映像信号が未使用の片面の期間において、前記信号処理部に対して固定データを出力する共に、前記信号処理部に対するクロック信号の供給を停止して、前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  6. 請求項1〜3及び5の何れか1項に記載の映像処理装置において、
    前記片面MUTE制御部は、
    入力された2D映像信号の色空間指定信号を受けて、この色空間指定信号に対応した黒色データを、前記固定データとして、前記信号処理部に出力する
    ことを特徴とする映像信号処理装置。
  7. 前記請求項1〜3及び5の何れか1項に記載の映像処理装置において、
    前記片面MUTE制御部は、
    HOST CPUから前記固定データを受け、この受けた固定データを前記信号処理部に出力する
    ことを特徴とする映像処理処理装置。
  8. 前記請求項1〜3及び5の何れか1項に記載の映像処理装置において、
    前記片面MUTE制御部は、
    入力された2D映像信号の色空間指定信号を受けて、この色空間指定信号に対応した黒色データを、前記固定データとして、前記信号処理部に出力する機能と、
    HOST CPUから前記固定データを受け、この受けた固定データを前記信号処理部に出力する機能との2つの機能を有する
    ことを特徴とする映像信号処理装置。
  9. 前記請求項4又は5記載の映像信号処理装置において、
    前記所定の信号処理を行う信号処理部は複数個備えられ、
    前記片面MUTE制御部は、
    外部から前記複数個の信号処理部の何れかを選択する選択信号を受け、
    前記2D映像信号が未使用の片面の期間において、前記選択信号により選択された信号処理部に対するクロック信号の供給を停止する
    ことを特徴とする映像信号処理装置。
  10. 前記請求項9記載の映像信号処理装置において、
    前記片面MUTE制御部は、
    使用のモード設定信号を受け、この受けたモード設定信号に基づいて、前記2D映像信号が未使用の片面の期間においてクロック信号の供給を停止するか、使用中の片面でもクロック信号の供給を停止するかを判断する
    ことを特徴とする映像信号処理装置。
  11. 前記請求項1〜5の何れか1項に記載の映像処理装置において、
    前記片面MUTE制御部は、
    外部から前記3D伝送フォーマットが設定され、この設定された3D伝送フォーマットに対応したL面及びR面を判定する
    ことを特徴とする映像信号処理装置。
  12. 前記請求項1〜5の何れか1項に記載の映像処理装置において、
    前記片面MUTE制御部は、
    前記3D伝送フォーマットのL面及びR面を識別した識別信号が外部から入力され、この入力された識別信号に基づいて前記L面及びR面を判定する
    ことを特徴とする映像信号処理装置。
  13. 前記請求項11又は12記載の映像信号処理装置において、
    前記片面MUTE制御部は、
    HOST CPUから、判定したL面又はR面の何れの面を前記2D映像信号が未使用の片面であるとするかの切替信号を受け、この受けた切替信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  14. 前記請求項1〜5の何れか1項に記載の映像信号処理装置において、
    HOST CPUから、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  15. 前記請求項1〜5の何れか1項に記載の映像信号処理装置において、
    外部から、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  16. 前記請求項1〜5の何れか1項に記載の映像信号処理装置において、
    HOST CPU及び外部から、各々、現在入力されている映像信号が2D映像信号か3D映像信号かの2D/3D設定信号を受け、この受けた2D/3D設定信号に基づいて、前記2D映像信号が未使用の片面の期間において前記信号処理部の動作を停止させる
    ことを特徴とする映像信号処理装置。
  17. 前記請求項1〜16の何れか1項に記載の映像信号処理装置を備えた
    ことを特徴とする映像処理システム。
  18. 前記請求項1〜16の何れか1項に記載の映像信号処理装置を備えた
    ことを特徴とする半導体集積回路。
  19. 前記請求項2記載の映像信号処理装置において、
    前記信号処理部は、映像信号に所定の処理を施す処理回路部と、Packet搭載部とを備える
    ことを特徴とする映像信号処理装置。
  20. 前記請求項19記載の映像信号処理装置において、
    前記処理回路部は、入力VIDEO制御部と、色空間変更部とを備える
    ことを特徴とする映像信号処理装置。
  21. 3D映像信号を処理する映像信号処理方法であって、
    L面に左目用データを搭載しR面に右目用データを搭載して伝送する3D映像伝送フォーマットに従って、前記2面のうち何れか片面を使用した2D映像信号を受信した後、
    前記受信した2D映像信号における前記L面及びR面を判定し、
    その判定結果に基づいて、前記2D映像信号が未使用の片面の期間において、前記3D映像信号を受けて所定の信号処理を行う信号処理部の動作を停止させる
    ことを特徴とする映像信号処理方法。
JP2009155104A 2009-06-30 2009-06-30 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法 Expired - Fee Related JP5285517B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009155104A JP5285517B2 (ja) 2009-06-30 2009-06-30 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法
PCT/JP2009/005928 WO2011001481A1 (ja) 2009-06-30 2009-11-06 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法
US13/242,774 US20120013709A1 (en) 2009-06-30 2011-09-23 Video signal processing device, video processing system, semiconductor integrated circuit, and video signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155104A JP5285517B2 (ja) 2009-06-30 2009-06-30 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法

Publications (2)

Publication Number Publication Date
JP2011014993A JP2011014993A (ja) 2011-01-20
JP5285517B2 true JP5285517B2 (ja) 2013-09-11

Family

ID=43410582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155104A Expired - Fee Related JP5285517B2 (ja) 2009-06-30 2009-06-30 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法

Country Status (3)

Country Link
US (1) US20120013709A1 (ja)
JP (1) JP5285517B2 (ja)
WO (1) WO2011001481A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11237419B2 (en) * 2020-03-05 2022-02-01 E Ink Corporation Switchable light modulator comprising a polymer wall structure having a mould part and a cast part disposed between first and second substrates

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332531B2 (ja) * 2008-11-18 2013-11-06 ソニー株式会社 画像表示装置と画像表示方法および画像表示システム
JPWO2012014354A1 (ja) * 2010-07-27 2013-09-09 パナソニック株式会社 映像データの出力装置
US9594598B1 (en) 2015-06-12 2017-03-14 Amazon Technologies, Inc. Live migration for virtual computing resources utilizing network-based storage
US9836327B1 (en) 2015-06-12 2017-12-05 Amazon Technologies, Inc. Network-based storage access control for migrating live storage clients
CN107622250A (zh) * 2017-09-27 2018-01-23 深圳市得色科技有限公司 基于机器学习的3d图像识别方法及其系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3273074B2 (ja) * 1993-03-08 2002-04-08 オリンパス光学工業株式会社 映像表示装置
JP3498570B2 (ja) * 1998-04-15 2004-02-16 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法並びに電子機器
JP2005051505A (ja) * 2003-07-28 2005-02-24 Fuji Photo Film Co Ltd 立体撮影装置
US7907150B2 (en) * 2003-08-09 2011-03-15 Doubleshot, Inc. Method of fusion or merging imagery data for improved visual perception using monoscopic and stereographic fusion and retinal decay techniques
US20060139448A1 (en) * 2004-12-29 2006-06-29 Samsung Electronics Co., Ltd. 3D displays with flexible switching capability of 2D/3D viewing modes
US7525600B2 (en) * 2005-01-14 2009-04-28 Broadcom Corporation Single integrated high definition television (HDTV) chip for analog and digital reception
JP2007293748A (ja) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd クロック制御装置
JP5055570B2 (ja) * 2006-08-08 2012-10-24 株式会社ニコン カメラおよび画像表示装置並びに画像記憶装置
AU2009275052B2 (en) * 2008-07-24 2014-05-29 Panasonic Corporation Playback device capable of stereoscopic playback, playback method, and program
EP2400772B1 (en) * 2009-02-17 2016-04-13 Panasonic Intellectual Property Management Co., Ltd. Playback device, playback method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11237419B2 (en) * 2020-03-05 2022-02-01 E Ink Corporation Switchable light modulator comprising a polymer wall structure having a mould part and a cast part disposed between first and second substrates

Also Published As

Publication number Publication date
US20120013709A1 (en) 2012-01-19
WO2011001481A1 (ja) 2011-01-06
JP2011014993A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP5285517B2 (ja) 映像信号処理装置、映像処理システム及び半導体集積回路並びに映像信号処理方法
KR101623513B1 (ko) 비디오 소스 디바이스와 비디오 싱크 디바이스 간에 비디오 프로세싱을 배분하기 위한 방법, 장치, 및 기계판독가능 매체
US20170054942A1 (en) Device for playing audio and video
US8854434B2 (en) Transmission device, receiving device, program, and communication system
US9720638B2 (en) Display system and control method of the same
US9557952B2 (en) Electronic apparatus, control method, and storage medium
WO2017032072A1 (zh) 音视频播放设备
US20070044138A1 (en) Display apparatus and control method thereof
JP2006203333A (ja) 双方向リモートコントロールユニット
US20170054939A1 (en) Audio and video player
US20170055028A1 (en) Device for playing audio and video
JP2014096746A (ja) 画像処理装置及び画像処理方法
JP2012244625A (ja) 適応型タイミングコントローラ及びその駆動方法
WO2017032115A1 (zh) 音视频播放设备和音视频播放方法
JP6036228B2 (ja) 車両用映像処理装置および車両用映像処理システム
TW201441998A (zh) 顯示裝置與方法
JP5375509B2 (ja) コンテンツ送受信装置およびそのプログラム
US20170055027A1 (en) Device and method for playing audios and videos
JP2008284128A (ja) 映像表示装置
JP4723944B2 (ja) 信号処理装置および方法
WO2013140592A1 (ja) 表示装置及び表示装置の動作制御方法
JP2009065584A (ja) 映像信号通信装置
JP5444435B2 (ja) 電子機器、消費電力制御方法
WO2019113742A1 (zh) 图像处理方法、头戴显示设备和头戴显示系统
KR101219442B1 (ko) 3차원 영상 자동 포맷 변환장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

LAPS Cancellation because of no payment of annual fees