JP5278705B2 - エンジン・プロセッサ連携システム、及び連携方法 - Google Patents

エンジン・プロセッサ連携システム、及び連携方法 Download PDF

Info

Publication number
JP5278705B2
JP5278705B2 JP2009507453A JP2009507453A JP5278705B2 JP 5278705 B2 JP5278705 B2 JP 5278705B2 JP 2009507453 A JP2009507453 A JP 2009507453A JP 2009507453 A JP2009507453 A JP 2009507453A JP 5278705 B2 JP5278705 B2 JP 5278705B2
Authority
JP
Japan
Prior art keywords
time
session
timeout
processing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009507453A
Other languages
English (en)
Other versions
JPWO2008120566A1 (ja
Inventor
憲晋 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009507453A priority Critical patent/JP5278705B2/ja
Publication of JPWO2008120566A1 publication Critical patent/JPWO2008120566A1/ja
Application granted granted Critical
Publication of JP5278705B2 publication Critical patent/JP5278705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Description

本発明は、エンジン・プロセッサ連携システムにおいて、特に、タイムアウト監視を並列実行可能なエンジン・プロセッサ連携システムに関する
外部からの入力に対して何らかの演算を行い外部に何らかの出力を行う演算システムにおいて、演算システムの構成は大きく分類すると、図9に示すように、外部からのデータを受信する受信部と、外部に対してデータを送信する送信部と、受信部から受信したデータに対して、演算処理を実行し、送信回路に出力する演算部から構成される。
演算システムの例としては、図10に示すようなプロセッサを利用したソフトウェア演算システムと、図11に示すようなハードウェア演算システムが一般的である。
ソフトウェア演算システムは、受信回路、送信回路、プロセッサ、メモリ、その他周辺機器、と各モジュールを接続するプロセッサバスとから構成される。すべてのモジュールがプロセッサバスを経由して接続することで、プロセッサバスの規格に一致するモジュールを自由に追加が可能な柔軟なアーキテクチャーである。
しかしながら、すべてのモジュール間のアクセスに関してプロセッサバスを経由してデータの送受信を行う必要があるため、一般的に演算処理性能は低い。特にプロセッサ自体がメモリデバイスに対して逐次アクセスを繰り返して処理を行う。
このため、一般にソフトウェア演算システムは、柔軟に多様な処理を実現可能ではあるが、高い性能を実現することが困難という特徴がある。
ハードウェア演算システムは、受信回路、送信回路、とハードウェア演算処理部から構成される。受信回路から受信されたデータはハードウェア演算分に直接入力され、ハードウェア演算処理部が、演算処理を実施した後で、送信回路に対して出力され、送信回路から送信データが外部へ出力される。
一般にハードウェア演算システムは、各モジュール間が固定的に接続され、演算に必要な処理を、並列・パイプライン処理が可能であるため、ソフトウェア演算システムに比べて高性能な処理を実現可能である。
逆に、処理が固定的であることから、柔軟にシステムを構築することが困難であるとともに、処理に応じて専用のロジックを設計する必要があるため、回路規模の問題と設計期間の問題が存在し、複雑な論理を実現することが困難である。
このようにソフトウェア演算システムとハードウェア演算システムはそれぞれ長所と短所を有するが、この両方のメリットを生かした演算システムがAlteraより提案されている。
従来例1(非特許文献1)としてAlteraのC2Hの例を図12に示す。
従来例1の演算システムは、受信回路、送信回路、プロセッサ、メモリ、DMAエンジン、ハードウェアエンジンから構成される。
受信回路に入力されたデータは、いったんプロセッサの汎用メモリ上に展開される。プロセッサは、受信したデータがハードウェアエンジンにて処理可能なデータであると判断した場合、DMAエンジンを利用して、処理対象のデータをメモリからハードウェアエンジンへと転送する。ハードウェアエンジンは、処理対象データが入力されると、該当データに対する演算処理を実行し、演算結果をDMAエンジン経由で、プロセッサからアクセス可能なメモリに対して転送する。
従来例1の演算システムを利用することで、複雑な処理はプロセッサを利用しつつも、処理のボトルネックとなっている単純処理をハードウェアエンジンで実現することが可能であり、プロセッサによる柔軟性とハードウェアエンジンにより高速性を両立することが可能である。
しかし、受信回路から入力した処理に対して、ハードウェアエンジンを利用するかどうかの判断、ハードウェアエンジンへのデータの送信指示などをプロセッサ経由で行う必要があり、ハードウェアエンジンを利用する場合も必ずプロセッサ処理が必要となる。よって、ハードウェアエンジンだけを利用した場合と比べると性能が低下してしまう。
また、従来例1でタイムアウト処理を実現する場合、やはり、ハードウェアエンジンを利用するかどうかの判断、ハードウェアエンジンへのデータの送信指示などをプロセッサ経由で行うため、ハードウェアエンジンを利用する場合も必ずプロセッサ処理が必要となり、性能が低下してしまう。
Altera C2H(http://www.altera.co.jp/products/ip/processors/nios2/tools/c2h/ni2−c2h.html,http://www.altera.co.jp/products/ip/processors/nios2/benefits/performance/ni2−acceleration.html,http://www.altera.co.jp/literature//wp/wp−aghrdwr.pdf)
本発明は以上の問題点を鑑み発案されたものであり、複雑かつ高い性能の必要の無い演算処理はプロセッサで実施し、単純かつ高い性能の必要な演算処理をハードウェアエンジンで実施するエンジン・プロセッサ連携システムにおいて、タイムアウト監視処理を実現するに当たり、タイムアウトイベントが発生しない限りはハードウェア処理回路の動作をとめずに高速に処理をし続けるエンジン・プロセッサ連携システムを実現することを目的とする。
上記課題を解決するための本発明は、エンジン・プロセッサ連携システムであって、セッションに関する情報であるセッションデータをセッション毎に管理しているセッションデータメモリと、入力されたコマンドが属するセッションのセッションデータを前記セッションデータメモリから読み出す読出部と、前記入力されたコマンドとセッションデータとを蓄積する蓄積部と、前記読み出したセッションデータに基づいて、前記蓄積されている入力コマンドとセッションデータをソフトウェアで処理するかハードウェア処理部で処理するかを決定する処理決定部と、前記処理決定部がハードウェア処理部で処理すると決定した場合に、前記入力コマンドを処理し、更に現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定する高速エンジンとを有するハードウェア処理部と、前記処理決定部がソフトウェア処理部で処理すると決定した場合に、前記蓄積されている入力コマンドを処理し、更に現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定するソフトウェア処理部とを有し、前記ソフトウェア処理部は、前記セッションデータに設定されたタイムアウトの時刻を監視してタイムアウトが発生したかを検出することを特徴とする。
上記課題を解決するための本発明は、エンジンとプロセッサとの連携方法であって、入力されたコマンドが属するセッションのセッションデータを、セッションに関する情報であるセッションデータをセッション毎に管理しているセッションデータメモリから読み出す読出ステップと、前記入力されたコマンドとセッションデータとを蓄積させる蓄積ステップと、前記読み出されたセッションデータに基づいて、前記蓄積させた入力コマンドとセッションデータをソフトウェアで処理するかハードウェア処理部で処理するかを決定する処理決定ステップと、前記処理決定ステップにおいてハードウェア処理部で処理すると決定した場合にハードウェア処理部で処理し、前記処理決定ステップにおいてソフトウェア処理部で処理すると決定した場合にソフトウェア処理部で処理する処理ステップと、現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定するタイムアウト設定ステップと、前記セッションデータに設定されたタイムアウトの時刻を監視してタイムアウトが発生したかを検出する検出ステップとを有することを特徴とする。
本発明によると、タイムアウト監視処理の実行時には、セッションデータに対するロック処理を行わないため、タイムアウトイベントが実際に発生しない限りは、高速エンジンよりハードウェア処理を性能劣化無く実現することが可能である。
図1は、本発明のエンジン・プロセッサ連携システムのブロック図である。 図2は、受信回路のブロック図である。 図3は、送信回路のブロック図である。 図4は、ハードウェアにて処理を行う場合の入力データの流れを説明するための図である。 図5は、ソフトウェアにて処理を行う場合の入力データの流れを説明するための図である。 図6は、ソフトウェアにて処理を行う場合の入力データの流れを説明するための図である。 図7は、セッションデータメモリのエントリ例を説明するための図である。 図8は、エンジン・プロセッサ連携システムの動作タイミング例を説明するための図である。 図9は、従来の演算システムのブロック図である。 図10は、従来のソフトウェア演算システムのブロック図である。 図11は、従来のハードウェア演算システムのブロック図である。 図12は、従来例1のブロック図である。
符号の説明
1 受信回路
2 送信回路
2−1 セッション送信回路
2−2 外部送信回路
2−3 タイマ送信回路
3 ハードウェア処理部
4 ソフトウェア処理部
6 セッションメモリ管理部
6 MUX回路
7 プロセッサバス
8 エンジン・プロセッサ連携システム
30 高速エンジン
31 処理選択部
32 処理管理部
33 タイマ部
40 プロセッサ
41 メモリ
42 周辺回路
50 セッションデータメモリ
51 セッションロックメモリ
52 セッションデータ読出処理部
53 セッションデータ書込処理部
本発明のエンジン・プロセッサ連携システムは、ソフトウェアで処理するプロセッサとハードウェアで処理する高速エンジンの双方がタイマ部から現在時刻を取得できる構成となっている。
高速エンジン、及び、プロセッサは、各セッションにおける一連のフロー処理を実行する間、該当するセッションデータをロックして読み出しが出来ないようにする。更に、取得した現在時刻を利用して各タイマのタイムアウト時刻を算出して、セッションデータメモリに格納する。
プロセッサは、タイムアウトが発生しているかどうかを各セッションに関してチェックするにあたり、セッションデータのロック状態に関係なく、セッションデータのタイムアウト時刻を読み出し、タイムアウトが発生しているかどうかを監視する。
プロセッサが該当セッションデータを読み出している間に対してのロックはかけていない。そのため、タイムアウト時刻の読み出し中に高速エンジン及びプロセッサが各セッションにおける一連のフロー処理を終了して、セッションデータが更新されることもありうる。しかしながら、セッションメモリ管理部は、タイムアウト時刻の読み出しがアトミックである、すなわち、セッションデータの更新タイミングと、タイムアウト時刻の読み出しタイミングがほぼ同時であった場合、更新前のタイムアウト時刻か、更新後のタイムアウト時刻のどちらかが読まれることを保証する。
以上のように、本発明のエンジン・プロセッサ連携システムは、タイムアウト監視処理の実行時には、セッションデータに対するロック処理を行わないため、タイムアウトイベントが実際に発生しない限りは、高速エンジンよりハードウェア処理を性能劣化無く実現することが可能である。
プロセッサは、タイムアウト監視により、タイムアウトが発生したことを確認すると、タイマ送信回路経由で、セッションの読み出しを実施し、タイムアウト処理を実行する。プロセッサが、タイムアウト状態を検出してから、セッションの読み出しを実施するまでの間に、セッションデータが更新されることもある。よって、プロセッサ、もしくは、処理選択部は、タイムアウト処理用のセッションデータが読み出された際に、タイムアウトが発生しているかどうかを再チェックする。タイムアウト処理対象タイマのタイマ監視がキャンセルされていたり、タイムアウト時刻が再設定されていたりする場合は、タイムアウト処理の実施をキャンセルする。本キャンセル処理により、タイマ監視時にセッションのロックを行わなくても、該当セッションに対する処理の不整合を防止できる。
本発明の特徴を詳細に説明するために、以下において、図面を参照して具体的に述べる。
図1に、発明を実施するための最良の形態におけるエンジン・プロセッサ連携システム8の構成例を示す。
エンジン・プロセッサ連携システム8は、受信回路1、各送信回路2(セッション送信回路2−1、外部送信回路2−2、タイマ送信回路2−3)、ハードウェア処理部3、ソフトウェア処理部4、セッションメモリ管理部5、プロセッサバス6、及びMUX回路7を有する。
ハードウェア処理部3は、処理選択部31、処理管理部32、高速エンジン30、及びタイマ部33を有する。
ソフトウェア処理部4は、プロセッサ40、メモリ41、及び周辺回路42を有する。そして、ソフトウェア処理部4は、プロセッサバス6に接続しており、このプロセッサバス6を介してソフトウェア処理を実施する。
セッションメモリ管理部5は、セッションデータ書込処理部53、セッションデータ読出処理部52、セッションデータメモリ50、及びセッションロックメモリ51を有する。
セッションメモリ管理部5は、セッションデータメモリ50に各セッションの固有データ(セッションデータメモリ)を蓄積・管理する。セッションデータメモリ50が保持しているセッションデータメモリは、セッションデータ読出処理部52経由で読み出しが行われ、セッションデータ書込処理部53経由で更新が行われる。
また、セッションロックメモリ51において、セッションデータのロックをかけることで、セッションデータメモリ50の該当セッションデータへのアクセスを禁止する機能を有する。具体的には、セッションデータの読み出し後、書込処理が実行されるまでの間、そのセッションデータをロックすることで、次に同一のセッションに対するセッションデータの読み出しコマンドを受信しても、セッションデータ読出部52は、該当セッションのセッションデータのロックが解除されるまでは該当セッションのセッションデータの読み出しを待ち合わせする。
以上により、前のコマンドの処理が完了してセッションデータが更新される前に、同一セッションの次のコマンドによりセッションデータが読み出しされて、セッションデータの不整合が発生することを防止する。また、セッションデータメモリ50は、プロセッサバス6とも接続しており、これによりプロセッサ40はセッションデータメモリ50のセッションデータにアクセス可能である。
プロセッサバス6は、受信回路1、各送信回路2、プロセッサ40、メモリ41、周辺回路42、処理管理部32、セッションデータメモリ50と接続されている。そしてこれにより、プロセッサ40は、各ブロックにアクセスし、ソフトウェア処理を実行可能なものとする。
MUX回路7は、外部より受信したパケット及びコマンド、そして、タイマ送信回路2−3から受信したコマンドから一つのコマンドを選択して、セッションメモリ読出処理部52に転送する。読み出し方法としては、固定的に優先順序を決める方法や、ラウンドロビンで決める方法と、読み出し比率に従って読み出す等の方法があるが、本発明においてはどの方法を用いても良い。
セッションデータ読出処理部52は、MUX回路7からコマンドを受信すると、セッションロックメモリ51が該当セッションのロック状態をチェックし、ロックされていなければ、セッションデータメモリ50より該当するセッションのセッションデータの読み出し処理を行う。該当セッションデータがロックされている場合は、ロックが解除されるまでセッションデータメモリ50の読み出しを停止する。該当セッションデータのロックの解除は、セッションメモリ書込処理部53が、セッション送信回路2−1よりコマンド(更新情報)を受信した際に実行される。
セッションデータ読出処理部52は、セッションデータの読み出しが完了すると、受信コマンドの内容(パケット・コマンドデータ)と共に、受信回路1へ転送する。
受信回路1は、セッションデータ読出処理部52から入力されるデータを一時的に保持する。
受信回路1は、受信したコマンドデータとセッションデータとをハードウェア処理部3と、ソフトウェア処理部4の両方から読み出しできるためのインタフェースを提供する。
処理選択部31は、受信回路1に蓄積されたコマンドデータとセッションデータとを参照し、高速エンジン30とプロセッサ40のどちらで処理するかを決定する。
ここで、高速エンジン30で処理すると決定された場合は、高速エンジン30に通知され、高速エンジン30は、受信回路1からコマンドデータとセッションデータとを読み出して処理を実行した後で、実行結果を各送信回路2に出力する。
一方、プロセッサ40で処理すると決定された場合は、プロセッサ40は、処理管理部32経由でプロセッサ40によるコマンド処理の対象であることを識別し、コマンド処理を実行し、実行結果を各送信回路に出力する。
送信回路2−1は、セッションデータ書込処理部53と接続され、プロセッサ40もしくは高速エンジン30は、コマンド処理を実行した結果として、セッションデータの更新情報を送信回路2−1に出力する。
セッション送信回路2−1は、セッションデータ書込処理部53と接続されており、プロセッサ40もしくは高速エンジン30からのコマンド処理を実行した結果を受信して、セッションデータの更新情報をセッション送信回路2−1に出力する。
セッションデータ書込処理部53は、セッション送信回路2−1からのセッションデータの更新情報に基づいてセッションデータメモリ50を更新し、セッションロックメモリ51のロックを解除する。
プロセッサ40は、受信回路1に一時的に保持されているコマンドデータとセッションデータとを処理する以外に、タイマ監視の処理を実施しており、タイムアウトイベントが発生した際には、タイマ送信回路2−3経由でコマンドを送出し、タイマ送信回路2−3は、MUX送信回路に対してコマンドを送出する。
ここで、受信回路1について詳細に説明する。
図2は、受信回路1の構成例である。
受信回路1は、受信データ蓄積メモリ10、受信データ管理部11、受信ソフトウェアインタフェース12、及びデータ展開処理部13を有する。
受信回路1に入力されたパケット・コマンドデータとセッションデータ(入力データ)は、受信データ蓄積メモリ10に蓄積される。
受信データ管理部11は、受信データ蓄積メモリ10に蓄積された入力データを管理する。
受信回路1は、受信データ蓄積メモリ10に蓄積された入力データを読み出す手段として、ハードウェアインタフェースとソフトウェアインタフェースの2つを有する。
データ展開処理部13は、読み出し対象のデータとして、受信データ蓄積メモリ10に入力された入力データを読み出し、ハードウェアインタフェースから一度にアクセス可能な形式に展開する。入力データが展開されると、受信データ管理部11は、ハードウェアインタフェースに対して受信パケット通知信号を出力する。また、ハードウェアでの処理が完了し、ハードウェアインタフェース部から処理完了通知が入力されると、読み出し対象データの処理が完了したことを認識し、読み出し対象データを破棄する。ハードウェアインタフェース部から処理完了通知が入力されるまで、受信データ蓄積メモリ10を監視し、次の読み出し対象データが存在する場合は、次の読み出し対象データを受信データ蓄積メモリ10より読み出して展開する。
受信ソフトウェアインタフェース12は、ソフトウェア処理部4に対して、プロセッサバス6を介して、受信データ蓄積メモリ10に蓄積されている入力データにアクセス可能なインタフェースである。受信ソフトウェアインタフェース12では、受信データ蓄積メモリ10に読み出し対象データが存在するかどうかを通知する手段、読み出しデータが存在する場合は読み出し対象データの長さ、読み出し対象データへのリードアクセス手段、ソフトウェア処理部4から受信回路1に対して、読み出し対象データの処理が完了したことを受信データ管理部11に通知する手段を提供する。
このように受信回路1では、ハードウェアインタフェースと、ソフトウェアインタフェースとの両方に対して、読み出し対象データが存在するかどうか、存在する場合はデータ長、読み出し対象データへのアクセス手段、および、受信回路1に対して、読み出し対象データの処理が完了したことを通知するための手段を提供する。
続いて、送信回路2−1について説明する。
図3は、送信回路2−1の構成例である。
送信回路2−1は、送信データ蓄積メモリ20、送信データ管理部21、送信ソフトウェアインタフェース22、及び展開データ書き込み部23を有する。
送信回路2−1は、ハードウェアインタフェースもしくはソフトウェアインタフェースから送信された入力データを、一時的に送信データ蓄積メモリ20に格納し、外部から入力データを受信可能かどうかの通知信号に従って入力データの出力を行う。外部から入力データを受信可能かどうかの通知信号としては、データ読み出しを細かく外部から制御する方法と、外部側でコマンドを受信できないときだけ、バックプレッシャー信号により受信できないことを通知する方法とがあり、本発明においてはどちらの方法を用いても良い。
送信データ管理部21は、送信データ蓄積メモリ20のデータ蓄積量および送信データ蓄積メモリ20のアクセス管理を行う。送信データ管理部21は、送信データ蓄積メモリ20の空きバッファ量をハードウェアインタフェース部および送信ソフトウェアインタフェース22に通知する。
高速エンジン30は、ハードウェアインタフェース部を介して、送信データの送出を通知する。高速エンジン30は、送出対象の入力データをあらかじめ展開し、展開データとして準備する。展開データの準備が完了すると、送出対象データのデータ長と通知された空きバッファ量とを比較し、送出対象データのデータ長よりも空きバッファ量の方が大きくなると、送出対象データのデータ長分のパケット転送を通知する。
展開データ書込部23は、パケット転送通知が入力されると、展開データを、送信データ蓄積メモリ20に書き込む。通常、送信データ蓄積メモリ20に一度に書き込みが可能なデータ幅は、展開データのデータ幅よりも小さいため、展開データは複数クロックかけて書き込みが行われる。
送信データ管理部21は、展開データ書込部23が送信データ蓄積メモリ20に展開データの書き込みを行っている間は、次の展開データの書き込みがされないことを保証する。一つの実現例は、展開データ書込部23のデータ書き込み中は、空きバッファ通知量を0として、ハードウェアインタフェース部および送信ソフトウェアインタフェース22に通知することで、新たなアクセス要求を発生させないようにすることである。
送信ソフトウェアインタフェース22は、ソフトウェア処理部4に対して、プロセッサバス6を介して、送出データの転送を要求するためのインタフェースである。送信ソフトウェアインタフェース22は、送信データ蓄積メモリ20の空きバッファ量確認する手段、送信データの内容を設定する手段、送信データの送出を要求する手段を有する。
このように送信回路2−1では、ハードウェアインタフェースとソフトウェアインタフェースの両方に対して、送信データ蓄積メモリ20の空きバッファ量を確認する手段、送信対象データの中身を設定する手段、実際のデータ送出を要求する手段を提供する。
次に、本発明のエンジン・プロセッサ連携システム8の受信コマンドを処理する動作に関して説明する。図4は、入力された受信コマンドが高速エンジン30にて処理される場合の、受信コマンドの流れを説明するための図である。
まず、受信コマンドが高速エンジン30にて処理される際の動作例を示す。
MUX回路7は、パケット・コマンドデータを受信すると、セッションデータ読出処理部52へコマンドを転送する。
セッションデータ読出処理部52は、セッションデータメモリ50からセッションデータの読み出しを行い、受信回路1へ出力する。
受信回路1は、パケット・コマンドデータを受信すると、処理選択部31に対して、パケット受信を通知する。
処理選択部31では、その受信データを参照し、例えばセッションデータに記述されているセッション状況等に応じてあらかじめ決められた演算ルールに基づいて、高速エンジン30が処理をすべきか、ソフトウェア処理部4が処理をすべきかを判断して、処理管理部32に通知する。
処理管理部32は、処理状態を高速エンジン30処理状態とすることで、ソフトウェア処理部4が処理管理部32の状態をチェックした際に、ソフトウェア処理部4の処理すべきコマンドが存在しないことを通知する。
処理選択部31は、受信データを高速エンジン30が処理すべきであることを高速エンジン30に対して通知することで、高速エンジン30は、受信データに対して、演算処理を実行し、演算結果に基づいて送出するデータを決定して、各送信回路にデータ送出通知を出力する。ここでの演算処理には、タイムアウト時刻の設定・解除・更新も含まれる。高速エンジン30は、タイマ部33より現在時刻を取得し、設定の必要なタイマに関して、タイムアウト時刻を計算してセッションデータを更新する。
高速エンジン30は、データ送出通知が完了すると、処理管理部32に対して高速エンジン30の処理が完了したことを通知する。ただし、高速エンジン30内の処理が固定サイクルで完了することが決まっているシステムでは、処理管理部32が、自立的に高速エンジン30の処理完了を認識してもよい。
処理管理部32は、現在の処理対象データの処理が完了したことを認識し、受信回路1、および、処理選択部31に対して、コマンド処理が完了したことを通知する。
受信回路1は、コマンド処理の完了が通知されると、次のコマンドが蓄積されているかどうかの確認を行い、次のコマンドが蓄積されている場合は、再度、データ展開処理部13で受信データを展開した後、処理選択部31に対してパケット受信を通知する。
本発明のエンジン・プロセッサ連携システム8において、低速なソフトウェア処理を実行するのは、ソフトウェア処理部4である。受信データが高速エンジン30にて処理される場合は、低速なソフトウェア処理部4を経由することなく、ハードウェア動作だけで動作するため、ソフトウェア処理の介在しない高速処理が可能であることが特徴である。
続いて、受信コマンドがソフトウェア処理部4にて処理される際の動作例を示す。図5及び図6は、受信コマンドがプロセッサ40にて処理される場合の、受信コマンドの流れを説明するための図である。尚、図5は受信回路1に対して処理管理部32経由で処理完了を通知する場合の図であり、図6は受信回路1に対して直接、処理完了の通知を送信する場合の図である。
MUX回路7は、パケット・コマンドデータを受信すると、セッションデータ読出処理部52へコマンドを転送する。セッションデータ読出処理部52は、セッションデータメモリ50から該当するセッションのセッションデータの読み出しを行い、受信回路1へ出力する。
受信回路1が、パケット・コマンドデータとセッションデータとを受信して、処理選択部31に通知し、処理選択部31で高速エンジン30とソフトウェア処理部4のどちらで処理すべきかを判断して、処理管理部32に通知するところまでは同一動作である。
処理管理部32は、処理選択部31から、対象データがソフトウェアの処理対象であることが通知されると、処理状態をソフトウェア処理可能状態に変更する。
ソフトウェア処理部4内のプロセッサ40は、プロセッサバス6経由で、処理管理部32の処理状態レジスタをポーリングにより読み出しを実施し、対象データがソフトウェア処理部4で実行すべきコマンドであることを認識する。
プロセッサ40は、受信回路1からパケット・コマンドデータとセッションデータとを読み出して必要な演算処理を実行する。ここでの演算処理には、タイムアウト時刻の設定・解除・更新も含まれる。プロセッサ40は、タイマ部33より現在時刻を取得し、設定の必要なタイマに関して、タイムアウト時刻を計算してセッションデータを更新する。
プロセッサ40は、演算実行後、対象データの処理を行った受信回路1に対して、処理が完了したことをプロセッサバス6経由、若しくは処理管理部32経由で通知するとともに、各送信回路2に対して、必要なコマンドの送信処理を通知する。
プロセッサ40は、処理が完了したことをプロセッサバス6経由で通知した場合、処理管理部32に対して対象データの処理完了を通知する。
処理管理部32は、ソフトウェア処理部4から対象データの処理完了が通知されると、処理状態レジスタをアイドル状態にし、次のコマンドの処理が可能であることを、処理選択部31に通知する。
次に、本発明のエンジン・プロセッサ連携システム8におけるタイムアウト監視処理の動作に関して説明する。
図7は、セッションデータメモリ50が保持しているセッションデータのセッションエントリの一例を説明知るための図である。尚、セッションデータは、このセッションエントリ以外に、セッション状況等のセッション固有の情報を保持している。
セッションデータメモリ50のセッションデータのセッションエントリは、セッション番号毎に、セッションデータそのものと、各種タイマのタイムアウト時刻が格納される。図7の例では、タイマ0、タイマ1、タイマ2の3種類のタイマが動作しているものとする。
プロセッサ40は、タイマ監視機能を有し、一定周期毎にタイマ監視処理を実行する。以下、プロセッサ40のタイマ監視機能について説明する。
プロセッサ40は、タイマ部33より現在時刻を取得する。
プロセッサ40は、セッションデータメモリ50にアクセスし、利用中のセッションデータのセッションエントリを参照し、タイマ0,タイマ1、タイマ2のいずれかが、現在時刻よりも小さい値、すなわち、タイムアウトイベントが発生した状態になっていないかをチェックする。
プロセッサ40は、タイムアウトイベントの発生したセッションが存在すると、タイムアウト処理を実行する。
続いて、タイムアウト処理について説明する。タイムアウト処理は、以下の手順で実行される。
プロセッサ40は、タイマ送信回路2−3に対して、タイムアウトの発生したセッションに対するタイムアウト処理コマンドの送出を通知するだけである。
タイマ送信回路2−3は、タイムアウト処理コマンドをMUX回路7に送出し、MUX回路7は、コマンドをセッションデータ読出処理部52に送出する。以降は、上記受信コマンドの処理と同様の動作であり、高速エンジン30もしくはソフトウェア処理部4にて該当セッションに対するタイムアウト処理が実行される。
タイムアウト処理を、高速エンジン30とソフトウェア処理部4のどちらで実行するかは、タイムアウトイベントの発生頻度と、処理の複雑度、要求される処理性能といったタイムアウトに関する情報に依存する。タイムアウトイベントは、頻繁に発生する訳ではなく、処理も例外的で複雑であるため、ソフトウェア処理部4で実行されるように設定する。逆に、比較的頻繁にタイムアウトイベントの発生するタイムアウト監視処理、もしくは、高速エンジン30による高性能プロセッシングで実現する性能を落としたくない状況においては、高速エンジン30にてタイムアウト処理を実施するように設定する。
次に、上述したタイムアウト処理をソフトウェア処理で実施する場合の動作に関して説明する。
処理選択部31は、受信回路1から出力されたパケット・コマンドデータとセッションデータとを参照して、タイムアウト処理の要求コマンドであることを識別し、処理管理部32に対して、プロセッサ40の処理対象であることを通知する。
プロセッサ40は、処理管理部32にアクセスし、プロセッサ40の処理対象コマンドを受信したことを認識すると、受信回路1内のコマンド内のタイムアウト時刻情報をチェックする。タイムアウトイベントが発生している、すなわち、現在時刻がいずれかのタイマのタイムアウト時刻を超過している場合には、該当するタイマに対するタイムアウト処理を実行する。
一方、どのタイマもタイムアウトイベントが発生していない場合は、タイムアウト処理自体をキャンセルする。タイムアウト処理のキャンセルを実現するには、セッション情報を更新せず、外部送信回路2−2から外部に対してコマンドを出力しなければよい。ここではセッション情報の更新はしないが、該当セッションの読み出しがロック状態になっているため、プロセッサ40はセッション送信回路2−1経由で、該当セッションの読み出しのロックを解除する会場要求コマンドを送出する。
タイマ監視では、タイムアウト状態を検出したにも関わらず、実際にタイムアウト処理を行う際に、タイムアウト状態が解消されているのは、タイムアウト状態を検出してから、タイムアウト処理実行開始までの間に、セッションデータメモリ50内の該当セッションエントリが更新されたためである。
タイムアウト監視実行時に該当セッションのセッションエントリをロックすれば、このような問題は、発生しないが、セッションエントリをロックしてしまうと、ロック状態の間は、高速エンジン30が、該当セッションを処理できなくなってしまうために処理性能が劣化したり、処理遅延にばらつきが発生したりする。
本発明のエンジン・プロセッサ連携システム8では、タイムアウト監視時には、セッションエントリにロックをかけず、タイムアウトの検出を行い、実際にタイムアウト処理を実行する際に、セッションエントリのロックを行い、再度、タイムアウトイベントが発生しているかどうかを再チェックすることで、セッションエントリの整合を取っている。
次に、タイムアウト処理を実行するに当たり、タイマ種別によりプロセッサ40で実行するのか、高速エンジン30で実行するのかを切り替える場合の動作に関して説明する。
処理選択部31は、受信回路1から出力されたコマンドを参照して、タイムアウト処理の要求コマンドであることを識別し、さらに、高速エンジン30の処理条件をチェックする。
高速エンジン30の処理条件は、例えば、以下のような条件になる。
・タイマ2でタイムアウトが発生している、もしくは、タイマ3でタイムアウトが発生している、ただし、タイマ2とタイマ3の両方のタイムアウトが同時には発生していない。
上記の例では、タイマ2、もしくは、タイマ3のどちらか片方だけがタイムアウトが発生している場合は、高速エンジン30にてタイムアウト処理が実行され、その他の条件、例えば、タイマ1でタイムアウトが発生したり、タイマ2とタイマ3の両方でタイムアウトが発止していたり、いずれのタイマもタイムアウトが発生していない異常処理のような場合は、プロセッサ40にて処理が実行される。
次に、タイムアウト処理を実行するに当たり、タイマ種別によりプロセッサ40で実行するのか、高速エンジン30で実行するのかを切り替えるが、タイムアウトがどのタイマでも発生していない異常処理を高速エンジンで処理する場合の動作例に関して説明する。
処理選択部31は、受信回路1から出力されたコマンドを参照して、タイムアウト処理の要求コマンドであることを識別し、さらに、高速エンジン30の処理条件をチェックする。
高速エンジン30の処理条件は、例えば、以下のような条件になる。
・タイマ2でタイムアウトが発生している、もしくは、どのタイマもタイムアウトが発生していない。
高速エンジン30は、タイマ2のタイムアウトが発生している場合は、タイマ2に対するタイムアウト処理を実施する。どのタイマもタイムアウトが発生していない場合は、タイムアウト処理をキャンセルするために、セッション送信回路2−1経由で、セッションデータ書込処理部に対して、該当セッションのロック解除要求コマンドを送出する。
次に、エンジン・プロセッサ連携システム8の動作タイミングについて説明する。
図8は、エンジン・プロセッサ連携システム8の動作タイミングの一例である。
MUX回路7に入力されたパケット・コマンドデータは、セッション読出処理部52での処理、高速エンジン30での処理、セッションデータ更新処理部53での処理という順に実行されていく。
図8の各処理内の数字は、セッション番号とパケット番号を意味する。例えば、1−2は、セッション番号1の2番目のパケットである。
タイマ監視処理は、ソフトウェア処理部4で実行されるため、ハードウェア処理部3で実行されるセッション読み出し、高速エンジン30での演算処理、セッションデータ更新処理部53でのセッションデータ更新の処理よりも遅いのが普通である。尚、図8の例では、高速エンジン30の処理に比べて7倍の時間を要している場合を示しているが、実際の処理では数十倍から数百倍の差があることも珍しくない。
本発明のエンジン・プロセッサ連携システム8では、セッション1のタイマ監視を実現するに当たり、セッションデータメモリに対するロック処理を行わないので、セッション1のタイマ監視中に、受信したセッション1のコマンドに対する高速エンジン30の処理を停止する必要がない。よって、タイマ監視処理の影響により、性能が劣化したり、処理遅延量が増加したり、更に、処理遅延量が揺らいでしまったりというような現象を防止することが可能である。
上述したとおり、本発明のエンジン・プロセッサ連携システムでは、プロセッサと高速エンジンの双方が現在時刻を取得可能なタイマ部を有し、高速エンジン、及び、プロセッサは、セッション処理を実行する際に、前記現在時刻を利用して各タイマのタイムアウト時刻を算出して、セッションメモリに格納する。プロセッサ部は、タイムアウトが発生しているかどうかを各セッションに関してチェックするにあたり、セッションデータのロック状態に関係なく、セッションエントリ内のタイムアウト時刻の読み出しを行い、タイムアウトが発生しているかどうかを確認する。該当セッションデータに対してロックをかけていないため、タイムアウト時刻の読み出し中にセッション情報が更新されることもありうるが、セッションメモリ管理部は、タイムアウト時刻の読み出しがアトミックである、すなわち、セッションデータの更新タイミングと、タイムアウト時刻の読み出しタイミングがほぼ同時であった場合、更新前のタイムアウト時刻か、更新後のタイムアウト時刻のどちらかが読まれることを保証する。以上のように、本発明のエンジン・プロセッサ連携システムは、タイムアウト監視処理の実行時には、セッションデータに対するロック処理を行わないため、タイムアウトイベントが実際に発生しない限りは、高速エンジンよりハードウェア処理を性能劣化無く実現することが可能である。
また、プロセッサは、タイムアウト監視により、タイムアウトが発生したことを確認すると、タイマ送信回路経由で、セッションの読み出しを実施し、タイムアウト処理を実行する。プロセッサが、タイムアウト状態を検出してから、セッションの読み出しを実施するまでの間に、セッションデータが更新されることもある。
よって、プロセッサ、もしくは、処理選択部は、タイムアウト処理用のセッションデータが読み出された際に、タイムアウトが発生しているかどうかを再チェックする。タイムアウト処理対象タイマのタイマ監視がキャンセルされていたり、タイムアウト時刻が再設定されていたりする場合は、タイムアウト処理の実施をキャンセルする。
本キャンセル処理により、タイマ監視時にセッションのロックを行わなくても、該当セッションに対する処理の不整合を防止できる。
本出願は、2007年3月29日に出願された日本出願特願2007−089009号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (8)

  1. エンジン・プロセッサ連携システムであって、
    セッションに関する情報であるセッションデータをセッション毎に管理しているセッションデータメモリと、
    入力されたコマンドが属するセッションのセッションデータを前記セッションデータメモリから読み出す読出部と、
    前記入力されたコマンドとセッションデータとを蓄積する蓄積部と、
    前記読み出したセッションデータに基づいて、前記蓄積されている入力コマンドとセッションデータをソフトウェアで処理するかハードウェア処理部で処理するかを決定する処理決定部と、前記処理決定部がハードウェア処理部で処理すると決定した場合に、前記入力コマンドを処理し、更に現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定する高速エンジンとを有するハードウェア処理部と、
    前記処理決定部がソフトウェア処理部で処理すると決定した場合に、前記蓄積されている入力コマンドを処理し、更に現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定するソフトウェア処理部と
    を有し、
    前記ソフトウェア処理部は、前記セッションデータに設定されたタイムアウトの時刻を監視してタイムアウトが発生したかを検出する
    ことを特徴とするエンジン・プロセッサ連携システム。
  2. 前記ソフトウェア処理部がタイムアウトを検出すると、タイムアウトに関する処理を行うためのタイムアウトコマンドを前記読出部に送信するタイムアウトコマンド送信部を有することを特徴とする請求項1に記載のエンジン・プロセッサ連携システム。
  3. 前記読出部は、前記高速エンジン又は前記ソフトウェア処理部で前記蓄積されている入力コマンドを処理している間は、その入力コマンドが属するセッションのセッションデータを読み出さないように読出禁止の設定をすることを特徴とする請求項1又は請求項2に記載のエンジン・プロセッサ連携システム。
  4. 前記処理決定部は、前記入力コマンドがタイムアウトに関する処理を行うためのタイムアウトコマンドである場合、前記ソフトウェア処理部で処理することを決定し、
    前記ソフトウェア処理部は、タイムアウトコマンドを処理する際に、現在時刻と前記設定されたタイムアウト時刻とを比較してタイムアウトが発生しているかを監視し、タイムアウトが発生していない場合は、前記設定された読出禁止の設定を解除することを特徴とする請求項3に記載のエンジン・プロセッサ連携システム。
  5. 前記処理決定部は、前記入力コマンドがタイムアウトに関する処理を行うためのタイムアウトコマンドである場合、現在時刻と前記設定されたタイムアウト時刻とを比較してタイムアウが発生しているかを監視し、タイムアウトが発生していない場合は、前記ソフトウェア処理部がその入力コマンドを処理することを決定することを特徴とする請求項3に記載のエンジン・プロセッサ連携システム。
  6. 前記処理決定部は、前記入力コマンドがタイムアウトに関する処理を行うためのタイムアウトコマンドである場合、現在時刻と前記設定したタイムアウト時刻とを比較してタイムアウトが発生しているかを監視し、タイムアウトが発生していない場合は、前記高速エンジンが前記設定された読出禁止の設定を解除することを特徴とする請求項3に記載のエンジン・プロセッサ連携システム。
  7. 前記設定された読出禁止の設定を解除する際、セッションデータの更新は行わないことを特徴とする請求項4から請求項6のいずれかに記載のエンジン・プロセッサ連携システム。
  8. エンジンとプロセッサとの連携方法であって、
    入力されたコマンドが属するセッションのセッションデータを、セッションに関する情報であるセッションデータをセッション毎に管理しているセッションデータメモリから読み出す読出ステップと、
    前記入力されたコマンドとセッションデータとを蓄積させる蓄積ステップと、
    前記読み出されたセッションデータに基づいて、前記蓄積させた入力コマンドとセッションデータをソフトウェアで処理するかハードウェア処理部で処理するかを決定する処理決定ステップと、
    前記処理決定ステップにおいてハードウェア処理部で処理すると決定した場合にハードウェア処理部で処理し、前記処理決定ステップにおいてソフトウェア処理部で処理すると決定した場合にソフトウェア処理部で処理する処理ステップと、
    現在の時刻を取得してタイムアウト時刻を算出して、前記セッションデータにタイムアウトの時刻を設定するタイムアウト設定ステップと、
    前記セッションデータに設定されたタイムアウトの時刻を監視してタイムアウトが発生したかを検出する検出ステップと
    を有することを特徴とする連携方法。
JP2009507453A 2007-03-29 2008-03-17 エンジン・プロセッサ連携システム、及び連携方法 Expired - Fee Related JP5278705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009507453A JP5278705B2 (ja) 2007-03-29 2008-03-17 エンジン・プロセッサ連携システム、及び連携方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007089009 2007-03-29
JP2007089009 2007-03-29
JP2009507453A JP5278705B2 (ja) 2007-03-29 2008-03-17 エンジン・プロセッサ連携システム、及び連携方法
PCT/JP2008/054865 WO2008120566A1 (ja) 2007-03-29 2008-03-17 エンジン・プロセッサ連携システム、及び連携方法

Publications (2)

Publication Number Publication Date
JPWO2008120566A1 JPWO2008120566A1 (ja) 2010-07-15
JP5278705B2 true JP5278705B2 (ja) 2013-09-04

Family

ID=39808148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507453A Expired - Fee Related JP5278705B2 (ja) 2007-03-29 2008-03-17 エンジン・プロセッサ連携システム、及び連携方法

Country Status (3)

Country Link
US (1) US20100115242A1 (ja)
JP (1) JP5278705B2 (ja)
WO (1) WO2008120566A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9191444B2 (en) * 2011-06-09 2015-11-17 Alcatel Lucent Intelligent network management of network-related events
WO2016098142A1 (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 産業コントローラおよび産業コントローラシステム
US10671721B1 (en) * 2016-03-25 2020-06-02 Fireeye, Inc. Timeout management services
US10785255B1 (en) 2016-03-25 2020-09-22 Fireeye, Inc. Cluster configuration within a scalable malware detection system
US10601863B1 (en) 2016-03-25 2020-03-24 Fireeye, Inc. System and method for managing sensor enrollment
US10476906B1 (en) 2016-03-25 2019-11-12 Fireeye, Inc. System and method for managing formation and modification of a cluster within a malware detection system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266843A (ja) * 2002-09-30 2004-09-24 Sanyo Electric Co Ltd 通信装置、通信方法、およびその方法を利用可能な電話装置、ビデオ電話装置、撮像装置
JP2005004699A (ja) * 2003-06-16 2005-01-06 Trecenti Technologies Inc コンピュータシステム異常検出システム、コンピュータシステム異常検出方法およびコンピュータシステム
JP2006279531A (ja) * 2005-03-29 2006-10-12 Nec Corp ネットワーク処理装置、ネットワーク処理方法及びネットワーク処理プログラム
JP2007018177A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 処理状態監視方法、処理状態監視プログラム、記録媒体および画像表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358154A (ja) * 1989-07-26 1991-03-13 Nec Ibaraki Ltd 入出力制御装置のタイムアウト監視方式
US6052773A (en) * 1995-02-10 2000-04-18 Massachusetts Institute Of Technology DPGA-coupled microprocessors
US6346824B1 (en) * 1996-04-09 2002-02-12 Xilinx, Inc. Dedicated function fabric for use in field programmable gate arrays
US6006266A (en) * 1996-06-03 1999-12-21 International Business Machines Corporation Multiplexing of clients and applications among multiple servers
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US5970254A (en) * 1997-06-27 1999-10-19 Cooke; Laurence H. Integrated processor and programmable data path chip for reconfigurable computing
US6115826A (en) * 1997-09-16 2000-09-05 Tandem Computers, Inc. Interval-timing facility using overbuilt hierarchical timing wheels
EP1417590A2 (en) * 2000-10-02 2004-05-12 Altera Corporation (a Delaware Corporation) Programmable logic integrated circuit devices including dedicated processor components
JP4564390B2 (ja) * 2005-03-31 2010-10-20 東芝ストレージデバイス株式会社 情報処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266843A (ja) * 2002-09-30 2004-09-24 Sanyo Electric Co Ltd 通信装置、通信方法、およびその方法を利用可能な電話装置、ビデオ電話装置、撮像装置
JP2005004699A (ja) * 2003-06-16 2005-01-06 Trecenti Technologies Inc コンピュータシステム異常検出システム、コンピュータシステム異常検出方法およびコンピュータシステム
JP2006279531A (ja) * 2005-03-29 2006-10-12 Nec Corp ネットワーク処理装置、ネットワーク処理方法及びネットワーク処理プログラム
JP2007018177A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 処理状態監視方法、処理状態監視プログラム、記録媒体および画像表示装置

Also Published As

Publication number Publication date
JPWO2008120566A1 (ja) 2010-07-15
US20100115242A1 (en) 2010-05-06
WO2008120566A1 (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5278705B2 (ja) エンジン・プロセッサ連携システム、及び連携方法
JP4954986B2 (ja) Gps処理構成
CN102630315B (zh) 用于防止死锁状态的数据处理方法及系统
JP5829890B2 (ja) 半導体データ処理装置、タイムトリガ通信システム及び通信システム
US20060155907A1 (en) Multiprocessor system
US20100306430A1 (en) Bus control system and semiconductor integrated circuit
US20050120358A1 (en) Event notifying method, device and processor system
JP4829038B2 (ja) マルチプロセッサシステム
US20210132998A1 (en) Semiconductor device and control method thereof
US20130275989A1 (en) Controller for managing a reset of a subset of threads in a multi-thread system
US20160246740A1 (en) Processor system having nested vectored interrupt controller
US8185668B2 (en) System having processor and I/O controller
US8706923B2 (en) Methods and systems for direct memory access (DMA) in-flight status
US9582438B2 (en) Method and apparatus for identifying cause of interrupt
JP6133614B2 (ja) 障害ログ採取装置、障害ログ採取方法、及び、障害ログ採取プログラム
US9959173B2 (en) Node, arithmetic processing device, and arithmetic processing method
JP5587530B2 (ja) エンジン・プロセッサ連携システム及び連携方法
JP4567586B2 (ja) 処理装置
JP4592944B2 (ja) Cpuインターフェース回路
JP2001022718A (ja) 並列処理装置
TWI486783B (zh) 存取資料的方法及系統
JPH09204311A (ja) 情報処理システム
WO2018180664A1 (ja) 車両制御装置
JP3058972B2 (ja) Cpu間通信データ履歴の蓄積方式
JP5601167B2 (ja) コンピュータシステム、処理装置、及び例外処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Ref document number: 5278705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees