JP5277733B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5277733B2
JP5277733B2 JP2008148156A JP2008148156A JP5277733B2 JP 5277733 B2 JP5277733 B2 JP 5277733B2 JP 2008148156 A JP2008148156 A JP 2008148156A JP 2008148156 A JP2008148156 A JP 2008148156A JP 5277733 B2 JP5277733 B2 JP 5277733B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
film
gate insulating
silicon film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008148156A
Other languages
Japanese (ja)
Other versions
JP2009295802A (en
Inventor
勉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008148156A priority Critical patent/JP5277733B2/en
Publication of JP2009295802A publication Critical patent/JP2009295802A/en
Application granted granted Critical
Publication of JP5277733B2 publication Critical patent/JP5277733B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device which allows transistor characteristics to be used stably for a long period of time. <P>SOLUTION: The manufacturing method of the semiconductor device includes a step of forming a gate insulating film 2 on a semiconductor substrate 1, a step of forming an amorphous silicon film 3 on the gate insulating film 2, a step of implanting impurity ions 4 into the amorphous silicon film 3, and a step of forming a gate electrode 3a on the gate insulating film 2 by processing the amorphous silicon film 3. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、半導体装置及びその製造方法に係わり、特に長期使用によるゲート絶縁膜または、ゲート絶縁膜界面への電子捕獲を抑制することができる半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device and a manufacturing method thereof that can suppress electron capture at a gate insulating film or a gate insulating film interface due to long-term use.

図9(a)〜(c)は従来の多結晶シリコン(ポリシリコン)膜の製造工程を示す断面図である。   9 (a) to 9 (c) are cross-sectional views showing a manufacturing process of a conventional polycrystalline silicon (polysilicon) film.

まず、図9(a)に示すように、シリコン基板51の表面上にゲート絶縁膜52となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD(Chemical Vapor Deposition)法により、ゲート絶縁膜52上にポリシリコン膜58を形成する。   First, as shown in FIG. 9A, a gate oxide film to be a gate insulating film 52 is formed on the surface of a silicon substrate 51 by a thermal oxidation method. Next, a polysilicon film 58 is formed on the gate insulating film 52 by a CVD (Chemical Vapor Deposition) method.

次に、図9(b)に示すように、不純物イオン54をポリシリコン膜58にイオン注入する。この際に、イオン注入する不純物イオン54にはボロンまたは、リンなどの比較的軽元素を用いている。不純物イオン54をゲート電極材となるポリシリコン膜58へイオン注入することにより、低抵抗化を行っている。   Next, as shown in FIG. 9B, impurity ions 54 are ion-implanted into the polysilicon film 58. At this time, a relatively light element such as boron or phosphorus is used for the impurity ions 54 to be ion-implanted. Impurity ions 54 are ion-implanted into a polysilicon film 58 serving as a gate electrode material to reduce resistance.

その後、図9(c)に示すように、イオン注入後のポリシリコン膜58に熱処理を行うことによって、ポリシリコン膜58内に不純物イオン54が熱拡散される。(例えば特許文献1参照)   Thereafter, as shown in FIG. 9C, impurity ions 54 are thermally diffused in the polysilicon film 58 by performing heat treatment on the polysilicon film 58 after the ion implantation. (For example, see Patent Document 1)

その後、図9(d)に示すように、ポリシリコン膜58をフォトリソグラフィー法及びドライエッチング法を用いて加工し、ゲート電極58aを形成する。次いで、シリコン基板51に低濃度不純物層によるLDD(Lightly Doped Drain)領域56を形成する。次いで、ゲート電極58aの側壁にサイドウォール55を形成し、シリコン基板51にソース・ドレイン領域57を形成する。   Thereafter, as shown in FIG. 9D, the polysilicon film 58 is processed using a photolithography method and a dry etching method to form a gate electrode 58a. Next, an LDD (Lightly Doped Drain) region 56 made of a low concentration impurity layer is formed on the silicon substrate 51. Next, sidewalls 55 are formed on the side walls of the gate electrode 58 a, and source / drain regions 57 are formed on the silicon substrate 51.

特開2004−55793号公報(段落0003〜0005)JP 2004-55793 A (paragraphs 0003 to 0005)

MOSトランジスタのゲート電極に電荷を印加して、高温で試験を行うと、Vthシフト(閾値電圧)が観察される。つまり、MOSトランジスタを長期使用すると、ゲート電極及びソース・ドレインの電界の影響によりゲート電極中のイオンがゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲され、トランジスタ特性の劣化や変動の原因となる。その為、トランジスタの長期特性安定のためにこの現象の抑制が課題となっている。   When a charge is applied to the gate electrode of the MOS transistor and the test is performed at a high temperature, a Vth shift (threshold voltage) is observed. That is, when a MOS transistor is used for a long period of time, ions in the gate electrode are trapped in the gate insulating film or the interface of the gate insulating film due to the influence of the electric field of the gate electrode and the source / drain, causing deterioration and fluctuation of transistor characteristics. For this reason, suppression of this phenomenon is an issue for stabilizing the long-term characteristics of the transistor.

本発明に係る幾つかの態様は、長期使用によるゲート絶縁膜中または、ゲート絶縁膜界面へ不純物イオンが捕獲されることを抑制することによって、トランジスタ特性を長期安定化して使用することができる半導体装置及びその製造方法である。   Some embodiments according to the present invention are semiconductors that can be used with stable transistor characteristics for a long period of time by suppressing trapping of impurity ions in the gate insulating film or the interface of the gate insulating film due to long-term use. An apparatus and a manufacturing method thereof.

上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Forming an amorphous silicon film on the gate insulating film;
Ion implantation of impurity ions into the amorphous silicon film;
Forming a gate electrode on the gate insulating film by processing the amorphous silicon film;
It is characterized by comprising.

上記半導体装置の製造方法によれば、ゲート電極材としてアモルファスシリコン膜を使用することにより、ゲート電極中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。   According to the manufacturing method of the semiconductor device, the ion mobility in the gate electrode is reduced by using the amorphous silicon film as the gate electrode material. Thereby, impurity ions in the gate electrode are less likely to be trapped in the gate insulating film or at the gate insulating film interface. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜に不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Forming an amorphous silicon film on the gate insulating film;
Forming a polysilicon film on the amorphous silicon film;
Ion implantation of impurity ions into the amorphous silicon film and the polysilicon film;
Forming a gate electrode made of the amorphous silicon film and the polysilicon film on the gate insulating film by processing the amorphous silicon film and the polysilicon film;
It is characterized by comprising.

上記半導体装置の製造方法によれば、ゲート電極材にアモルファスシリコン膜及びポリシリコン膜を使用し、ゲート絶縁膜に接するゲート電極の下層部をアモルファスシリコン膜によって形成することにより、ゲート絶縁膜付近のアモルファスシリコン膜中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。また、ゲート電極を全てアモルファスシリコン膜で形成した場合よりゲート電極を低抵抗化することが可能となる。   According to the method for manufacturing a semiconductor device, an amorphous silicon film and a polysilicon film are used as a gate electrode material, and a lower layer portion of the gate electrode that is in contact with the gate insulating film is formed of the amorphous silicon film. The ion mobility in the amorphous silicon film is reduced. Thereby, impurity ions in the gate electrode are less likely to be trapped in the gate insulating film or at the gate insulating film interface. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained. Further, the resistance of the gate electrode can be reduced as compared with the case where the gate electrode is entirely formed of an amorphous silicon film.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に重元素の不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜に前記重元素より質量の小さい軽元素の不純物イオンをイオン注入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Forming an amorphous silicon film on the gate insulating film;
Ion implantation of heavy element impurity ions into the amorphous silicon film;
Forming a polysilicon film on the amorphous silicon film;
Ion-implanting light element impurity ions having a mass smaller than that of the heavy element into the polysilicon film;
Forming a gate electrode made of the amorphous silicon film and the polysilicon film on the gate insulating film by processing the amorphous silicon film and the polysilicon film;
It is characterized by comprising.

上記半導体装置の製造方法によれば、ゲート絶縁膜に接するゲート電極の下層部分のアモルファスシリコン膜に、軽元素イオンよりゲート絶縁膜中に捕獲されにくい重元素イオンをイオン注入している。それにより、アモルファスシリコン膜に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。   According to the semiconductor device manufacturing method, heavy element ions that are less likely to be trapped in the gate insulating film than the light element ions are ion-implanted into the amorphous silicon film under the gate electrode in contact with the gate insulating film. As a result, impurity ions in the gate electrode are less likely to be trapped in the gate insulating film or at the gate insulating film interface than when light element ions are implanted into the amorphous silicon film. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜上にポリシリコン膜を形成する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜側に前記重元素イオンを導入するとともに前記ポリシリコン膜側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜及び前記ポリシリコン膜を加工することにより、前記ゲート絶縁膜上に前記アモルファスシリコン膜及び前記ポリシリコン膜からなるゲート電極を形成する工程と、
を具備することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Forming an amorphous silicon film on the gate insulating film;
Forming a polysilicon film on the amorphous silicon film;
Introducing the heavy element ions into the amorphous silicon film and the polysilicon film by implanting heavy element impurity ions and light element impurity ions having a smaller mass than the heavy elements into the amorphous silicon film side Introducing the light element ions into the polysilicon film side;
Forming a gate electrode made of the amorphous silicon film and the polysilicon film on the gate insulating film by processing the amorphous silicon film and the polysilicon film;
It is characterized by comprising.

なお、前記アモルファスシリコン膜及び前記ポリシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することは、軽元素の不純物イオン及び重元素の不純物イオンを同時にイオン注入する場合も含むし、軽元素の不純物イオン及び重元素の不純物イオンを別々にイオン注入する場合も含む意味であり、イオン注入する手順は軽元素の不純物イオン及び重元素の不純物イオンのどちらが先でも良い。   It is to be noted that ion implantation of heavy element impurity ions and light element impurity ions having a mass smaller than that of the heavy element into the amorphous silicon film and the polysilicon film includes the light element impurity ions and the heavy element impurity ions. This includes the case where ion implantation is performed simultaneously, and also includes the case where light element impurity ions and heavy element impurity ions are implanted separately, and the procedure for ion implantation is the same as that of light element impurity ions and heavy element impurity ions. Whichever is better.

また、本発明に係る半導体装置の製造方法において、前記アモルファスシリコン膜は前記ポリシリコン膜より薄く形成されることが好ましい。これにより、アモルファスシリコン膜を成膜する成膜時間はポリシリコン膜の成膜時間と比較して長い為、ゲート電極の形成工程の短縮化が可能となる。   In the method for manufacturing a semiconductor device according to the present invention, it is preferable that the amorphous silicon film is formed thinner than the polysilicon film. As a result, the film formation time for forming the amorphous silicon film is longer than the film formation time for the polysilicon film, so that the gate electrode formation process can be shortened.

本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜の下層側に前記重元素イオンを導入するとともに前記アモルファスシリコン膜の上層側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a gate insulating film on a semiconductor substrate,
Forming an amorphous silicon film on the gate insulating film;
The amorphous silicon film is implanted with heavy element impurity ions and light element impurity ions having a mass smaller than that of the heavy element, thereby introducing the heavy element ions into the lower layer side of the amorphous silicon film and the amorphous silicon film. Introducing the light element ions into the upper layer side of the film;
Forming a gate electrode on the gate insulating film by processing the amorphous silicon film;
It is characterized by comprising.

上記半導体装置の製造方法によれば、アモルファスシリコン膜の下層側にゲート絶縁膜又はゲート絶縁膜の界面に捕獲されにくい重元素イオンのイオン注入を行っている。それにより、アモルファスシリコン膜の下層側に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。   According to the semiconductor device manufacturing method, heavy element ions that are difficult to be trapped at the gate insulating film or the interface of the gate insulating film are implanted into the lower layer side of the amorphous silicon film. Thereby, impurity ions in the gate electrode are more difficult to be trapped in the gate insulating film or at the gate insulating film interface than when light element ions are implanted into the lower layer side of the amorphous silicon film. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained.

本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアモルファスシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備することを特徴とする。
A semiconductor device according to the present invention includes a semiconductor substrate,
A gate insulating film formed on the semiconductor substrate;
A gate electrode made of an amorphous silicon film formed on the gate insulating film;
Impurity ions introduced into the gate electrode;
It is characterized by comprising.

上記半導体装置によれば、ゲート電極材としてアモルファスシリコン膜を使用することにより、ゲート電極中のイオン移動度を低減させている。それにより、ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。   According to the semiconductor device described above, the ion mobility in the gate electrode is reduced by using an amorphous silicon film as the gate electrode material. Thereby, impurity ions in the gate electrode are less likely to be trapped in the gate insulating film or at the gate insulating film interface. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained.

また、本発明に係る半導体装置において、前記不純物イオンは、前記ゲート電極の下層側に導入された重元素の不純物イオンと、前記ゲート電極の上層側に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することが好ましい。   Further, in the semiconductor device according to the present invention, the impurity ions include a heavy element impurity ion introduced into the lower layer side of the gate electrode and a lighter mass that is smaller in mass than the heavy element introduced into the upper layer side of the gate electrode. It is preferable to have elemental impurity ions.

本発明に係る半導体装置は、半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、下層側がアモルファスシリコン膜からなり上層側がポリシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備することを特徴とする。
A semiconductor device according to the present invention includes a semiconductor substrate,
A gate insulating film formed on the semiconductor substrate;
A gate electrode formed on the gate insulating film, the lower layer side being an amorphous silicon film and the upper layer side being a polysilicon film;
Impurity ions introduced into the gate electrode;
It is characterized by comprising.

また、本発明に係る半導体装置において、前記不純物イオンは、前記アモルファスシリコン膜に導入された重元素の不純物イオンと、前記ポリシリコン膜に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することが好ましい。   In the semiconductor device according to the present invention, the impurity ions include heavy element impurity ions introduced into the amorphous silicon film and light element impurity ions having a mass smaller than that of the heavy element introduced into the polysilicon film. It is preferable to have.

以下、図面を参照して本発明の実施形態について説明する。
図1(a)〜(d)は本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1A to 1D are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention.

まず、図1(a)に示すように、シリコン基板1の表面上にゲート絶縁膜2となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜2上にアモルファスシリコン膜3を形成する。この際に、アモルファスシリコン膜3の形成は、例えば200℃〜400℃程度の低温でシランまたはシランジシラン等の熱分解により行うことができる。   First, as shown in FIG. 1A, a gate oxide film to be a gate insulating film 2 is formed on the surface of a silicon substrate 1 by a thermal oxidation method. Next, an amorphous silicon film 3 is formed on the gate insulating film 2 by a CVD method. At this time, the amorphous silicon film 3 can be formed by thermal decomposition of silane, silanedisilane, or the like at a low temperature of about 200 ° C. to 400 ° C., for example.

次いで、図1(b)に示すように、アモルファスシリコン膜3に不純物イオン4をイオン注入する。この際に、アモルファスシリコン膜3に注入する不純物イオン4は軽元素イオンとし、軽元素イオンには例えばボロン又は、リンを用いる。その後、図1(c)に示すように、シリコン基板1に熱処理を施すことにより、アモルファスシリコン膜3に注入された不純物イオン4を拡散させる。   Next, as shown in FIG. 1B, impurity ions 4 are implanted into the amorphous silicon film 3. At this time, the impurity ions 4 implanted into the amorphous silicon film 3 are light element ions, and boron or phosphorus, for example, is used as the light element ions. Thereafter, as shown in FIG. 1C, the silicon substrate 1 is heat-treated to diffuse the impurity ions 4 implanted into the amorphous silicon film 3.

次いで、図1(d)に示すように、アモルファスシリコン膜3をフォトリソグラフィー法及びドライエッチング法を用いて加工することにより、ゲート絶縁膜2上にはゲート電極3aが形成される。次いで、シリコン基板1に低濃度不純物層によるLDD領域6を形成する。次いで、ゲート電極3aの側壁にサイドウォール5を形成する。その後、シリコン基板1に不純物層によるソース・ドレイン領域7の拡散層を形成する。   Next, as shown in FIG. 1D, the amorphous silicon film 3 is processed using a photolithography method and a dry etching method, whereby a gate electrode 3a is formed on the gate insulating film 2. Next, an LDD region 6 made of a low concentration impurity layer is formed on the silicon substrate 1. Next, sidewalls 5 are formed on the sidewalls of the gate electrode 3a. Thereafter, a diffusion layer of the source / drain region 7 is formed on the silicon substrate 1 by an impurity layer.

以上、本発明の第1の実施形態によれば、ゲート電極材としてアモルファスシリコン膜3を使用することにより、ゲート電極3a中のイオン移動度を低減させている。その為、ゲート電極3a中の不純物イオン4はゲート絶縁膜2中もしくはゲート絶縁膜界面に捕獲されにくくなる。その結果、トランジスタ特性の劣化や変動の抑制が可能となり、トランジスタ特性の長期安定化の効果が得られる。   As described above, according to the first embodiment of the present invention, the ion mobility in the gate electrode 3a is reduced by using the amorphous silicon film 3 as the gate electrode material. Therefore, the impurity ions 4 in the gate electrode 3a are not easily trapped in the gate insulating film 2 or at the gate insulating film interface. As a result, it is possible to suppress deterioration and fluctuation of transistor characteristics, and an effect of long-term stabilization of transistor characteristics can be obtained.

次に、本発明の第2の実施形態に係る半導体装置の製造方法について図2(a)〜(c)及び、図3(a)、(b)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 2 (a) to 2 (c) and FIGS. 3 (a) and 3 (b).

まず、図2(a)に示すように、シリコン基板11の表面上にゲート絶縁膜12となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜12上にアモルファスシリコン膜13を薄く形成する。この際に、アモルファスシリコン膜13は30nm〜50nm程度の膜厚で成膜することが望ましい。   First, as shown in FIG. 2A, a gate oxide film to be the gate insulating film 12 is formed on the surface of the silicon substrate 11 by a thermal oxidation method. Next, an amorphous silicon film 13 is thinly formed on the gate insulating film 12 by a CVD method. At this time, the amorphous silicon film 13 is desirably formed with a film thickness of about 30 nm to 50 nm.

次いで、図2(b)に示すように、アモルファスシリコン膜13上にCVD法によりポリシリコン膜18を形成する。この際に、ポリシリコン膜18の形成は、例えば400℃〜750℃の温度でモノシランの熱分解により行うことができる。また、ポリシリコン膜18の膜厚は、アモルファスシリコン膜13と合わせて150nm〜300nmになるように成膜することが望ましい。   Next, as shown in FIG. 2B, a polysilicon film 18 is formed on the amorphous silicon film 13 by a CVD method. At this time, the polysilicon film 18 can be formed by thermal decomposition of monosilane at a temperature of 400 ° C. to 750 ° C., for example. Further, it is desirable that the polysilicon film 18 be formed so as to have a film thickness of 150 nm to 300 nm together with the amorphous silicon film 13.

その後、図2(c)に示すように、アモルファスシリコン膜13及びポリシリコン膜18に不純物イオン14をイオン注入する。この際に、アモルファスシリコン膜13及びポリシリコン膜18に注入する不純物イオン14は軽元素イオンとし、軽元素イオンには例えばボロン又は、リンを用いる。その後、図3(a)に示すように、シリコン基板11に熱処理を施すことにより、不純物イオン14をアモルファスシリコン膜13及びポリシリコン膜18内に拡散させる。   Thereafter, as shown in FIG. 2C, impurity ions 14 are implanted into the amorphous silicon film 13 and the polysilicon film 18. At this time, the impurity ions 14 implanted into the amorphous silicon film 13 and the polysilicon film 18 are light element ions, and boron or phosphorus, for example, is used as the light element ions. Thereafter, as shown in FIG. 3A, the silicon substrate 11 is heat treated to diffuse the impurity ions 14 into the amorphous silicon film 13 and the polysilicon film 18.

次いで、図3(b)に示すように、アモルファスシリコン膜13及びポリシリコン膜18をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜12上にはアモルファスシリコン膜13a及びポリシリコン膜18aの2層構造からなるゲート電極が形成される。次いで、シリコン基板11に低濃度不純物層によるLDD領域16を形成する。次いで、ゲート電極の側壁にサイドウォール15を形成する。その後、シリコン基板11に不純物層によるソース・ドレイン領域17の拡散層を形成する。   Next, as shown in FIG. 3B, the amorphous silicon film 13 and the polysilicon film 18 are processed using a photolithography method and a dry etching method. As a result, a gate electrode having a two-layer structure of an amorphous silicon film 13a and a polysilicon film 18a is formed on the gate insulating film 12. Next, an LDD region 16 made of a low concentration impurity layer is formed on the silicon substrate 11. Next, sidewalls 15 are formed on the sidewalls of the gate electrode. Thereafter, a diffusion layer of the source / drain region 17 is formed on the silicon substrate 11 by an impurity layer.

以上、本発明の第2の実施形態においても第1の実施形態と同様の効果を得ることができる。詳細には、ゲート絶縁膜12に接するゲート電極の下層部をアモルファスシリコン膜13aによって形成することにより、ゲート絶縁膜12付近のアモルファスシリコン膜13a中のイオン移動度を低減させることができる。その結果、アモルファスシリコン膜13a中の不純物イオン14がゲート絶縁膜12中もしくはゲート絶縁膜界面に捕獲されるのを抑制できる。   As described above, also in the second embodiment of the present invention, the same effect as that of the first embodiment can be obtained. Specifically, by forming the lower layer portion of the gate electrode in contact with the gate insulating film 12 with the amorphous silicon film 13a, the ion mobility in the amorphous silicon film 13a in the vicinity of the gate insulating film 12 can be reduced. As a result, it is possible to suppress the impurity ions 14 in the amorphous silicon film 13a from being trapped in the gate insulating film 12 or at the gate insulating film interface.

さらに、ゲート電極はアモルファスシリコン膜13a及びポリシリコン膜18aの2層構造を有している。その結果、ゲート電極の上層部においてポリシリコン膜18aを形成することにより、ゲート電極を全てアモルファスシリコン膜で形成した場合よりゲート電極を低抵抗化することができる。   Further, the gate electrode has a two-layer structure of an amorphous silicon film 13a and a polysilicon film 18a. As a result, by forming the polysilicon film 18a in the upper layer portion of the gate electrode, the resistance of the gate electrode can be reduced as compared with the case where the gate electrode is entirely formed of an amorphous silicon film.

また、アモルファスシリコン膜を成膜する成膜時間はポリシリコン膜の成膜時間と比較して長い為、アモルファスシリコン膜を30nm〜50nm程度の薄膜としている。その結果、ゲート電極の形成工程の短縮化が可能となる。   Further, since the film formation time for forming the amorphous silicon film is longer than the film formation time for the polysilicon film, the amorphous silicon film is a thin film of about 30 nm to 50 nm. As a result, the gate electrode formation process can be shortened.

次に、本発明の第3の実施形態に係る半導体装置の製造方法について図4(a)〜(c)及び図5(a)〜(c)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. 4 (a) to 4 (c) and FIGS. 5 (a) to 5 (c).

まず、図4(a)に示すように、シリコン基板21の表面上にゲート絶縁膜22となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜22上にアモルファスシリコン膜23を薄く形成する。この際に、アモルファスシリコン膜23は30nm〜50nm程度の膜厚で成膜することが望ましい。   First, as shown in FIG. 4A, a gate oxide film to be the gate insulating film 22 is formed on the surface of the silicon substrate 21 by a thermal oxidation method. Next, an amorphous silicon film 23 is thinly formed on the gate insulating film 22 by CVD. At this time, the amorphous silicon film 23 is desirably formed with a film thickness of about 30 nm to 50 nm.

次いで、図4(b)に示すように、アモルファスシリコン膜23に不純物イオン29をイオン注入する。この際に、アモルファスシリコン膜23に注入する不純物イオン29は重元素イオン29とし、重元素イオン29には例えばインジウム又は、アンチモンを用いる。   Next, as shown in FIG. 4B, impurity ions 29 are implanted into the amorphous silicon film 23. At this time, the impurity ions 29 implanted into the amorphous silicon film 23 are heavy element ions 29, and for example, indium or antimony is used for the heavy element ions 29.

次いで、図4(c)に示すように、アモルファスシリコン膜23上にCVD法によりポリシリコン膜28を形成する。その後、図5(a)に示すように、ポリシリコン膜28に不純物イオン24をイオン注入する。この際に、ポリシリコン膜28に注入する不純物イオン24は軽元素イオン24とし、軽元素イオン24には例えばボロン又は、リンを用いる。   Next, as shown in FIG. 4C, a polysilicon film 28 is formed on the amorphous silicon film 23 by the CVD method. Thereafter, as shown in FIG. 5A, impurity ions 24 are implanted into the polysilicon film. At this time, the impurity ions 24 implanted into the polysilicon film 28 are light element ions 24. For the light element ions 24, for example, boron or phosphorus is used.

その後、図5(b)に示すように、シリコン基板21に熱処理を施すことにより、アモルファスシリコン膜23及びポリシリコン膜28に注入された軽元素イオン24及び重元素イオン29を拡散させる。この熱処理により、軽元素イオン24は主にポリシリコン膜28側で熱拡散され、重元素イオン29は主にアモルファスシリコン膜23側で熱拡散される。   Thereafter, as shown in FIG. 5B, the silicon substrate 21 is heat-treated to diffuse the light element ions 24 and the heavy element ions 29 implanted into the amorphous silicon film 23 and the polysilicon film 28. By this heat treatment, the light element ions 24 are mainly thermally diffused on the polysilicon film 28 side, and the heavy element ions 29 are mainly thermally diffused on the amorphous silicon film 23 side.

次いで、図5(c)に示すように、アモルファスシリコン膜23及びポリシリコン膜28をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜22上にはアモルファスシリコン膜23a及びポリシリコン膜28aの2層構造からなるゲート電極が形成される。次いで、シリコン基板21に低濃度不純物層によるLDD領域26を形成する。次いで、ゲート電極の側壁にサイドウォール25を形成する。その後、シリコン基板21に不純物層によるソース・ドレイン領域27の拡散層を形成する。   Next, as shown in FIG. 5C, the amorphous silicon film 23 and the polysilicon film 28 are processed using a photolithography method and a dry etching method. Thus, a gate electrode having a two-layer structure of an amorphous silicon film 23a and a polysilicon film 28a is formed on the gate insulating film 22. Next, an LDD region 26 made of a low concentration impurity layer is formed on the silicon substrate 21. Next, a sidewall 25 is formed on the side wall of the gate electrode. Thereafter, a diffusion layer of the source / drain region 27 is formed on the silicon substrate 21 by an impurity layer.

以上、本発明の第3の実施形態においても第2の実施形態と同様の効果を得ることができる。   As described above, also in the third embodiment of the present invention, the same effect as in the second embodiment can be obtained.

さらに、ゲート電極の下層部分であるアモルファスシリコン膜に重元素イオンをイオン注入後、ゲート電極の上層部分であるポリシリコン膜に軽元素イオンをイオン注入している。つまり、ゲート絶縁膜に接するゲート電極の下層部分のアモルファスシリコン膜に、軽元素イオンよりゲート絶縁膜中に捕獲されにくい重元素イオンをイオン注入している。その為、アモルファスシリコン膜に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。   Further, heavy element ions are ion-implanted into the amorphous silicon film that is the lower layer portion of the gate electrode, and then light element ions are implanted into the polysilicon film that is the upper layer portion of the gate electrode. In other words, heavy element ions that are less likely to be trapped in the gate insulating film than light element ions are ion-implanted into the amorphous silicon film under the gate electrode in contact with the gate insulating film. Therefore, impurity ions in the gate electrode are further less likely to be trapped in the gate insulating film or at the gate insulating film interface than when light element ions are implanted into the amorphous silicon film.

次に、本発明の第4の実施形態に係る半導体装置の製造方法について図6(a)〜(c)及び図7(a)、(b)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS. 6 (a) to 6 (c) and FIGS. 7 (a) and 7 (b).

まず、図6(a)に示すように、シリコン基板31の表面上にゲート絶縁膜32となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜32上にアモルファスシリコン膜33を薄く形成する。この際に、アモルファスシリコン膜33は30nm〜50nm程度の膜厚で成膜することが望ましい。   First, as shown in FIG. 6A, a gate oxide film to be the gate insulating film 32 is formed on the surface of the silicon substrate 31 by a thermal oxidation method. Next, an amorphous silicon film 33 is thinly formed on the gate insulating film 32 by the CVD method. At this time, the amorphous silicon film 33 is desirably formed with a film thickness of about 30 nm to 50 nm.

次いで、図6(b)に示すように、アモルファスシリコン膜33上にCVD法によりポリシリコン膜38を形成する。この際に、アモルファスシリコン膜33及びポリシリコン膜38は工程を分けることなく同一のCVD装置で連続して形成することも可能である。   Next, as shown in FIG. 6B, a polysilicon film 38 is formed on the amorphous silicon film 33 by a CVD method. At this time, the amorphous silicon film 33 and the polysilicon film 38 can be continuously formed by the same CVD apparatus without dividing the process.

その後、図6(c)に示すように、アモルファスシリコン膜33及びポリシリコン膜38に軽元素イオン34、重元素イオン39による不純物イオンを同時にイオン注入する。この際に、導入イオンガスを複数のイオン種にし、重元素イオン39はアモルファスシリコン膜33に深くイオン注入し、軽元素イオン34はポリシリコン膜38に浅くイオン注入する。なお、本実施形態では、軽元素イオン34及び重元素イオン39を同時にイオン注入しているが、軽元素イオン34及び重元素イオン39は分けてイオン注入することも可能であり、イオン注入する手順は軽元素イオン34及び重元素イオン39のどちらが先でも良い。   Thereafter, as shown in FIG. 6C, impurity ions of light element ions 34 and heavy element ions 39 are simultaneously implanted into the amorphous silicon film 33 and the polysilicon film 38. At this time, the introduced ion gas is made into a plurality of ion species, the heavy element ions 39 are deeply implanted into the amorphous silicon film 33, and the light element ions 34 are shallowly implanted into the polysilicon film 38. In the present embodiment, the light element ions 34 and the heavy element ions 39 are simultaneously implanted. However, the light element ions 34 and the heavy element ions 39 can be separately implanted. Either the light element ion 34 or the heavy element ion 39 may be first.

その後、図7(a)に示すように、シリコン基板31に熱処理を施すことにより、アモルファスシリコン膜33及びポリシリコン膜38に注入された軽元素イオン34及び重元素イオン39を拡散させる。この熱処理により、軽元素イオン34は主にポリシリコン膜38側で熱拡散され、重元素イオン39は主にアモルファスシリコン膜33側で熱拡散される。   Thereafter, as shown in FIG. 7A, the silicon substrate 31 is heat-treated to diffuse the light element ions 34 and the heavy element ions 39 implanted into the amorphous silicon film 33 and the polysilicon film 38. By this heat treatment, the light element ions 34 are thermally diffused mainly on the polysilicon film 38 side, and the heavy element ions 39 are mainly thermally diffused on the amorphous silicon film 33 side.

次いで、図7(b)に示すように、アモルファスシリコン膜33及びポリシリコン膜38をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜32上には、アモルファスシリコン膜33a及びポリシリコン膜38aの2層構造からなるゲート電極が形成される。次いで、シリコン基板31に低濃度不純物層によるLDD領域36を形成する。次いで、ゲート電極の側壁にサイドウォール35を形成する。その後、シリコン基板31に不純物層によるソース・ドレイン領域37の拡散層を形成する。   Next, as shown in FIG. 7B, the amorphous silicon film 33 and the polysilicon film 38 are processed using a photolithography method and a dry etching method. Thus, a gate electrode having a two-layer structure of an amorphous silicon film 33a and a polysilicon film 38a is formed on the gate insulating film 32. Next, an LDD region 36 made of a low concentration impurity layer is formed on the silicon substrate 31. Next, sidewalls 35 are formed on the sidewalls of the gate electrode. Thereafter, a diffusion layer of the source / drain region 37 is formed on the silicon substrate 31 by the impurity layer.

以上、本発明の第4の実施形態においても第3の実施形態と同様の効果を得ることができる。さらに、アモルファスシリコン膜及びポリシリコン膜にそれぞれ重元素イオン及び軽元素イオンを同時にイオン注入を行っている。その為、工程を分ける必要がない。   As described above, also in the fourth embodiment of the present invention, the same effect as that of the third embodiment can be obtained. Further, heavy element ions and light element ions are simultaneously implanted into the amorphous silicon film and the polysilicon film, respectively. Therefore, there is no need to divide the process.

次に、本発明の第5の実施形態に係る半導体装置の製造方法について図8(a)〜(d)を参照しつつ説明する。   Next, a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIGS.

まず、図8(a)に示すように、シリコン基板41の表面上にゲート絶縁膜42となるゲート酸化膜を熱酸化法にて形成する。次いで、CVD法により、ゲート絶縁膜42上にアモルファスシリコン膜43を形成する。   First, as shown in FIG. 8A, a gate oxide film to be the gate insulating film 42 is formed on the surface of the silicon substrate 41 by a thermal oxidation method. Next, an amorphous silicon film 43 is formed on the gate insulating film 42 by a CVD method.

次いで、図8(b)に示すように、アモルファスシリコン膜43内に重元素イオン49及び軽元素イオン44による不純物イオンを同時に注入する。この際に、導入イオンガスを複数のイオン種にし、重元素イオン49はアモルファスシリコン膜43に深くイオン注入し、軽元素イオン44はアモルファスシリコン膜43に浅くイオン注入する。なお、本実施形態では、軽元素イオン44及び重元素イオン49を同時にイオン注入しているが、軽元素イオン44及び重元素イオン49は分けてイオン注入することも可能であり、イオン注入する手順は軽元素イオン44及び重元素イオン49のどちらが先でも良い。   Next, as shown in FIG. 8B, impurity ions of heavy element ions 49 and light element ions 44 are simultaneously implanted into the amorphous silicon film 43. At this time, the introduced ion gas is made into a plurality of ion species, heavy element ions 49 are deeply implanted into the amorphous silicon film 43, and light element ions 44 are shallowly implanted into the amorphous silicon film 43. In this embodiment, the light element ions 44 and the heavy element ions 49 are simultaneously implanted. However, the light element ions 44 and the heavy element ions 49 can be separately implanted. Either the light element ion 44 or the heavy element ion 49 may be first.

その後、図8(c)に示すように、シリコン基板41に熱処理を施すことにより、アモルファスシリコン膜43に注入された軽元素イオン44及び重元素イオン49を拡散させる。これにより、アモルファスシリコン膜43内の軽元素イオン44による不純物は上層側で主に熱拡散され、重元素イオン49による不純物イオンは下層側で主に熱拡散される。その結果、アモルファスシリコン膜43内に拡散された不純物は、アモルファスシリコン膜43の上層側は軽元素イオン44の比率が高くなり、アモルファスシリコン膜43の下層側は重元素イオン49の比率が高くなり、軽元素イオン44と重元素イオン49からなる2層構造となる。   Thereafter, as shown in FIG. 8C, the silicon substrate 41 is subjected to a heat treatment to diffuse the light element ions 44 and heavy element ions 49 implanted into the amorphous silicon film 43. Thereby, impurities due to the light element ions 44 in the amorphous silicon film 43 are mainly thermally diffused on the upper layer side, and impurity ions due to the heavy element ions 49 are mainly thermally diffused on the lower layer side. As a result, the impurity diffused in the amorphous silicon film 43 has a higher ratio of light element ions 44 on the upper layer side of the amorphous silicon film 43 and a higher ratio of heavy element ions 49 on the lower layer side of the amorphous silicon film 43. A two-layer structure consisting of light element ions 44 and heavy element ions 49 is formed.

次いで、図8(d)に示すように、アモルファスシリコン膜43をフォトリソグラフィー法及びドライエッチング法を用いて加工する。これにより、ゲート絶縁膜42上には、ゲート電極43aが形成される。次いで、シリコン基板41に低濃度不純物層によるLDD領域46を形成する。次いで、ゲート電極43aの側壁にサイドウォール45を形成する。その後、シリコン基板41に不純物層によるソース・ドレイン領域47の拡散層を形成する。   Next, as shown in FIG. 8D, the amorphous silicon film 43 is processed using a photolithography method and a dry etching method. As a result, a gate electrode 43 a is formed on the gate insulating film 42. Next, an LDD region 46 made of a low concentration impurity layer is formed on the silicon substrate 41. Next, sidewalls 45 are formed on the sidewalls of the gate electrode 43a. Thereafter, a diffusion layer of the source / drain region 47 is formed on the silicon substrate 41 by an impurity layer.

以上、本発明の第5の実施形態においても第1の実施形態と同様の効果を得ることができる。   As described above, also in the fifth embodiment of the present invention, the same effect as that of the first embodiment can be obtained.

さらに、アモルファスシリコン膜43に不純物をイオン注入する工程において、下層側にゲート絶縁膜42又はゲート絶縁膜42の界面に捕獲されにくい重元素イオン49のイオン注入を行っている。その為、アモルファスシリコン膜の下層側に軽元素イオンを注入した場合より一層ゲート電極中の不純物イオンはゲート絶縁膜中もしくはゲート絶縁膜界面に捕獲されにくくなる。   Further, in the step of ion-implanting impurities into the amorphous silicon film 43, ion implantation of heavy element ions 49 that are difficult to be trapped at the gate insulating film 42 or the interface of the gate insulating film 42 is performed on the lower layer side. Therefore, impurity ions in the gate electrode are more unlikely to be trapped in the gate insulating film or at the gate insulating film interface than when light element ions are implanted into the lower layer side of the amorphous silicon film.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記第1〜第5の実施形態では、アモルファスシリコン膜形成後に不純物イオンのイオン注入を行っているが、アモルファスシリコン形成ガスと、導入したいイオン種のガスを同時に反応させるCVD法により成膜することにより、アモルファスシリコン成膜と同工程において不純物イオンのイオン導入を行うことが可能である。また、同様にしてポリシリコン成膜と同工程において不純物イオンのイオン導入を行うことが可能である。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the first to fifth embodiments, ion implantation of impurity ions is performed after the amorphous silicon film is formed, but the film is formed by a CVD method in which an amorphous silicon forming gas and a gas of an ion species to be introduced are reacted at the same time. Thus, impurity ions can be introduced in the same process as the amorphous silicon film formation. Similarly, it is possible to introduce impurity ions in the same process as the polysilicon film formation.

(a)、(b)、(c)及び(d)は第1の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A), (b), (c) and (d) are sectional drawings for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Embodiment. (a)、(b)及び(c)は第2の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A), (b) and (c) are sectional drawings for demonstrating the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. (a)及び(b)は図2の次の工程を説明する為の断面図。(A) And (b) is sectional drawing for demonstrating the next process of FIG. (a)、(b)及び(c)は第3の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A), (b) and (c) is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on 3rd Embodiment. (a)、(b)及び(c)は図4の次の工程を説明する為の断面図。(A), (b) and (c) is sectional drawing for demonstrating the next process of FIG. (a)、(b)及び(c)は第4の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A), (b) and (c) is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on 4th Embodiment. (a)及び(b)は図6の次の工程を説明する為の断面図。(A) And (b) is sectional drawing for demonstrating the next process of FIG. (a)、(b)、(c)及び(d)は第5の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A), (b), (c) and (d) is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on 5th Embodiment. (a)、(b)、(c)及び(d)は従来の半導体装置の製造方法を説明する為の断面図。(A), (b), (c) and (d) is sectional drawing for demonstrating the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

1,11,21,31,41,51・・・シリコン基板、2,12,22,32,42,52・・・ゲート絶縁膜、3,13,23,33,43,3a,13a,23a,33a,43a・・・アモルファスシリコン膜(ゲート電極)、4,14,24,34,44,54・・・不純物イオン(軽元素イオン)、5,15,25,35,45,55・・・サイドウォール、7,17,27,37,47,57・・・ソース・ドレイン領域、18,28,38,58,18a,28a,38a,58a・・・ポリシリコン膜(ゲート電極)、29,39,49・・・不純物イオン(重元素イオン)、6,16,26,36,46,56・・・LDD領域   1, 11, 21, 31, 41, 51 ... silicon substrate, 2, 12, 22, 32, 42, 52 ... gate insulating film, 3, 13, 23, 33, 43, 3a, 13a, 23a , 33a, 43a ... amorphous silicon film (gate electrode), 4, 14, 24, 34, 44, 54 ... impurity ions (light element ions), 5, 15, 25, 35, 45, 55,. Side walls, 7, 17, 27, 37, 47, 57... Source / drain regions, 18, 28, 38, 58, 18a, 28a, 38a, 58a... Polysilicon films (gate electrodes), 29 , 39, 49... Impurity ions (heavy element ions), 6, 16, 26, 36, 46, 56... LDD regions

Claims (2)

半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜に、重元素の不純物イオン及び前記重元素より質量の小さい軽元素の不純物イオンをイオン注入することにより、前記アモルファスシリコン膜の下層側に前記重元素イオンを導入するとともに前記アモルファスシリコン膜の上層側に前記軽元素イオンを導入する工程と、
前記アモルファスシリコン膜を加工することにより、前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Forming a gate insulating film on the semiconductor substrate;
Forming an amorphous silicon film on the gate insulating film;
The amorphous silicon film is implanted with heavy element impurity ions and light element impurity ions having a mass smaller than that of the heavy element, thereby introducing the heavy element ions into the lower layer side of the amorphous silicon film and the amorphous silicon film. Introducing the light element ions into the upper layer side of the film ;
Forming a gate electrode on the gate insulating film by processing the amorphous silicon film;
A method for manufacturing a semiconductor device, comprising:
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたアモルファスシリコン膜からなるゲート電極と、
前記ゲート電極に導入された不純物イオンと、
を具備し、
前記不純物イオンは、前記ゲート電極の下層側に導入された重元素の不純物イオンと、前記ゲート電極の上層側に導入された前記重元素より質量の小さい軽元素の不純物イオンとを有することを特徴とする半導体装置。
A semiconductor substrate;
A gate insulating film formed on the semiconductor substrate;
A gate electrode made of an amorphous silicon film formed on the gate insulating film;
Impurity ions introduced into the gate electrode;
Equipped with,
The impurity ions, and heavy elements impurity ions introduced into the lower layer of the gate electrode, to have a impurity ions of small light element of mass from introduced the heavy elements on the upper side of the gate electrode A featured semiconductor device.
JP2008148156A 2008-06-05 2008-06-05 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5277733B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008148156A JP5277733B2 (en) 2008-06-05 2008-06-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008148156A JP5277733B2 (en) 2008-06-05 2008-06-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009295802A JP2009295802A (en) 2009-12-17
JP5277733B2 true JP5277733B2 (en) 2013-08-28

Family

ID=41543726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008148156A Expired - Fee Related JP5277733B2 (en) 2008-06-05 2008-06-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5277733B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233762A (en) * 1998-02-10 1999-08-27 Matsushita Electron Corp Semiconductor device and its manufacture
JP2000164732A (en) * 1998-11-30 2000-06-16 Sony Corp Semiconductor device and manufacture thereof
JP2001308325A (en) * 2000-04-27 2001-11-02 Nec Corp Semiconductor device and its manufacturing method
US6803611B2 (en) * 2003-01-03 2004-10-12 Texas Instruments Incorporated Use of indium to define work function of p-type doped polysilicon
JP4521327B2 (en) * 2005-07-19 2010-08-11 株式会社東芝 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2009295802A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5173582B2 (en) Semiconductor device
US8841191B2 (en) Semiconductor device and method of manufacturing same
US7611951B2 (en) Method of fabricating MOS transistor having epitaxial region
JP2007073578A (en) Semiconductor device and its manufacturing method
JP2008283182A (en) Method of manufacturing pmos transistor, and method of manufacturing cmos transistor
JP2009065020A (en) Semiconductor device and its manufacturing method
JP4005055B2 (en) Semiconductor device and manufacturing method thereof
JP5365054B2 (en) Manufacturing method of semiconductor device
JP2009238877A (en) Method of manufacturing semiconductor device
JP5277733B2 (en) Semiconductor device and manufacturing method thereof
JP2009064875A (en) Semiconductor device
JP2008171999A (en) Semiconductor device and its manufacturing method
US10971592B2 (en) Semiconductor device with gate electrode having side surfaces doped with carbon
JP5277719B2 (en) Manufacturing method of semiconductor device
JP2016004952A (en) Semiconductor device manufacturing method
KR100950756B1 (en) Soi device and method for fabricating the same
JP2008124489A (en) Method of manufacturing semiconductor device
JPH02309647A (en) Manufacture of semiconductor device
KR100600243B1 (en) Semiconductor device fabricating method
JP6110686B2 (en) Manufacturing method of semiconductor device
KR100689677B1 (en) A semiconductor device and method for manufacturing the same
JP2007227694A (en) Semiconductor device and its manufacturing method
JP2010098236A (en) Semiconductor device and manufacturing method thereof
TW202024363A (en) Methods and apparatus for integrated selective monolayer doping
JP2010278464A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees