JP2010278464A

JP2010278464A - Method of manufacturing semiconductor device

Info

Publication number: JP2010278464A
Application number: JP2010178186A
Authority: JP
Inventors: Kenji Kimoto; 賢治木本; Hiroshi Iwata; 浩岩田; Akihide Shibata; 晃秀柴田; Narihiro Morosawa; 成浩諸沢; Satoshi Morishita; 敏森下; Seizo Kakimoto; 誠三柿本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2010-12-09

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device that prevents impurity ions of a source-drain region from being diffused abnormally and partially toward a channel region by suppressing diffusion of impurities in a gate electrode through a gate insulating film. <P>SOLUTION: Nitrogen is newly introduced in the gate insulating film 3 nearby an end of the gate electrode 5 by carrying out nitriding processing in an atmosphere containing nitrogen after a polysilicon film 4 is bonded onto the gate insulating film 3 and the gate electrode 5 is patterned in a pattern and before the source-drain region 9 is formed. Alternatively, part of damage and contamination caused during patterning of the gate electrode 5 is taken into an oxide film through oxidation processing to be removed after the gate electrode 5 is patterned and before the source-drain region 9 is formed. Then the nitriding is carried out to positively introduce nitrogen in the oxide film formed through the oxidation processing nearby the end of the gate electrode 5 and including the damage. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法に関し、さらに、動作特性が安定し、高い信頼性を有する半導体装置を容易に製造することができる半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device including an insulated gate field effect transistor, and further relates to a method for manufacturing a semiconductor device that can easily manufacture a semiconductor device having stable operation characteristics and high reliability.

近年、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを始めとする絶縁ゲート型電界効果トランジスタの微細化が益々進行している。これに伴って、ゲート絶縁膜の膜厚が薄くなり、以下のように、ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネルに達する等の問題が生じている。 In recent years, miniaturization of insulated gate field effect transistors such as MOS (Metal Oxide Semiconductor) transistors has been progressing more and more. Along with this, the thickness of the gate insulating film is reduced, and there are problems such as the following: impurities in the gate electrode penetrate the gate insulating film and reach the channel.

微細化が進んで、ゲート長が例えば０．２５μｍ程度のＭＯＳトランジスタになると、Ｎ型ＭＯＳトランジスタの場合には高濃度Ｎ型ポリシリコンを用い、Ｐ型ＭＯＳトランジスタの場合には高濃度Ｐ型ポリシリコンを用いて、シリコン基板表面にチャネル領域を設けた表面チャネル型が用いられる。 As the miniaturization advances and the MOS transistor has a gate length of, for example, about 0.25 μm, high-concentration N-type polysilicon is used in the case of the N-type MOS transistor, and high-concentration P-type poly-silicon is used in the case of the P-type MOS transistor. A surface channel type in which a channel region is provided on the surface of a silicon substrate using silicon is used.

この表面チャネル型ＭＯＳトランジスタの製造においては、通常、シリコン基板表面にゲート絶縁膜（酸化シリコン膜）を形成し、その上に不純物を導入しないままポリシリコン膜を形成してゲート電極形状に加工する。その後、ゲート電極およびソース・ドレイン領域となるシリコン基板表面に、同時に不純物イオンを注入して、熱処理を加えることにより不純物領域の活性化を行うという方法が用いられる。 In the manufacture of this surface channel MOS transistor, a gate insulating film (silicon oxide film) is usually formed on the surface of a silicon substrate, and a polysilicon film is formed on the gate insulating film without introducing impurities and processed into a gate electrode shape. . Thereafter, a method is used in which impurity ions are simultaneously implanted into the surface of the silicon substrate to be the gate electrode and the source / drain regions, and the impurity regions are activated by applying heat treatment.

このときの不純物としては、Ｎ型ＭＯＳトランジスタの場合にはリン、Ｐ型ＭＯＳトランジスタの場合にはボロンが用いられる。そして、Ｐ型ＭＯＳトランジスタにおいては、酸化シリコン膜中のボロンの拡散速度がリンのそれに比べて非常に大きいため、不純物活性化のための熱処理を行う際にゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散する。その結果、トランジスタの閾値電圧がばらつく等、トランジスタ特性に悪影響を与えてしまうという問題が生じる。 As the impurities at this time, phosphorus is used in the case of an N-type MOS transistor, and boron is used in the case of a P-type MOS transistor. In the P-type MOS transistor, since the diffusion rate of boron in the silicon oxide film is much larger than that of phosphorus, boron in the gate electrode forms a gate insulating film when performing heat treatment for impurity activation. It penetrates and diffuses into the channel region. As a result, there arises a problem that the transistor characteristics are adversely affected, for example, the threshold voltage of the transistor varies.

この問題を解決するために、例えばＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２５−４２８，１９９０やＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２９−４３２，１９９０には、酸化シリコン膜中に窒素を導入することにより酸窒化シリコン膜を形成し、これをゲート絶縁膜として用いる方法が報告されている。この酸窒化シリコン膜中のボロンの拡散速度は、酸化シリコン膜中のそれに比べて小さいため、ゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散してしまうのを防ぐことができる。 In order to solve this problem, for example, IEDMTech. Dig. pp. 425-428, 1990 and IEDM Tech. Dig. pp. Nos. 429-432 and 1990 report a method of forming a silicon oxynitride film by introducing nitrogen into the silicon oxide film and using this as a gate insulating film. Since the diffusion rate of boron in the silicon oxynitride film is smaller than that in the silicon oxide film, it is possible to prevent boron in the gate electrode from penetrating the gate insulating film and diffusing into the channel region.

以下に、この酸窒化シリコン膜を用いたトランジスタの製造方法の一例について、図５（ａ）〜図５（ｆ）を参照しながら説明する。 Hereinafter, an example of a method for manufacturing a transistor using this silicon oxynitride film will be described with reference to FIGS.

図５（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。その上に、例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。 As shown in FIG. 5A, a field oxide film 2 as an element isolation film is formed on an n-type silicon substrate 1 by a known method, and a gate insulating film 3 is formed on the silicon substrate 1 in the element region to a thickness of about 5 nm. To form. At this time, by using nitrogen monoxide, dinitrogen monoxide, or the like, nitrogen is taken into the silicon oxide film and in the vicinity of the boundary between the silicon substrate 1 and the silicon oxide film, and impurities are diffused as compared with the silicon oxide film. A gate insulating film 3 made of a difficult silicon oxynitride film is formed. On top of that, a polysilicon film 4 is formed to a thickness of about 150 nm by using, for example, a CVD (Chemical Vapor Deposition) method.

次に、図５（ｂ）に示すように、公知のエッチング技術、例えばカーボンやフッ素系ガスを含む異方性ＲＩＥ（ＲｉａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。 Next, as shown in FIG. 5B, the polysilicon film is etched using a known etching technique, for example, anisotropic RIE (reactive ion etching) containing carbon or a fluorine-based gas to form the gate electrode 5. To do.

次に、図５（ｃ）に示すように、フッ酸を用いて表面に露出しているゲート絶縁膜（酸窒化シリコン膜）３を除去する。 Next, as shown in FIG. 5C, the gate insulating film (silicon oxynitride film) 3 exposed on the surface is removed using hydrofluoric acid.

次に、図５（ｄ）に示すように、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜１０を１０ｎｍ程度の厚みに形成する。そして、加速エネルギー：１０ｋｅＶ、ドーズ量：１×１０¹³／ｃｍ²の条件でボロンをイオン注入し、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域７を形成する。 Next, as shown in FIG. 5D, a silicon oxide film 10 having a thickness of about 10 nm is formed over the entire surface of the gate electrode 5 and the entire surface of the silicon substrate 1 by thermal oxidation. Then, boron is ion-implanted under conditions of acceleration energy: 10 keV and dose amount: 1 × 10 ¹³ / cm ² , thereby forming an LDD (Lightly Doped Drain) region 7.

次に、図５（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜（ＨｉｇｈＴｅｍｐｅｒａｔｕｒｅＯｘｉｄｅ：高温ＣＶＤ酸化膜）を形成し、異方性エッチングを用いた周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。そして、加速エネルギー：１５ｋｅＶ、ドーズ量：５×１０¹⁵／ｃｍ²の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。 Next, as shown in FIG. 5E, an HTO film (High Temperature Oxide) is formed on the entire silicon substrate 1 and etched back by a known etching method using anisotropic etching. As a result, sidewalls 8 are formed on the sidewalls of the gate electrode 5. Then, boron is ion-implanted under the conditions of acceleration energy: ¹⁵ keV and dose: 5 × 10 ¹⁵ / cm ² , and impurities are introduced into the regions to be the source / drain regions 9 and the gate electrode 5.

最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図５（ｆ）に示すようなＭＯＳトランジスタを作製する。 Finally, heat treatment is performed under conditions of a temperature of 850 ° C. to 900 ° C. and a time of about 10 minutes to 30 minutes to activate the impurity implantation region, and a MOS transistor as shown in FIG.

上述したように、ゲート絶縁膜として酸窒化シリコン膜を用いた場合、酸化膜を用いた場合に比べて、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制することができる。しかし、実際には、ゲート電極をプラズマエッチング等によりパターンニングする際に、シリコン基板、ゲート電極およびゲート絶縁膜にダメージが生じる。 As described above, when a silicon oxynitride film is used as a gate insulating film, impurities in the gate electrode, in particular, boron penetrates the gate insulating film and diffuses into the channel region as compared with the case where an oxide film is used. Can be suppressed. However, in actuality, when the gate electrode is patterned by plasma etching or the like, the silicon substrate, the gate electrode, and the gate insulating film are damaged.

このため、上述した従来例のように、ゲート電極５形成後、フッ酸を用いて表面に露出したゲート絶縁膜３を除去し、熱酸化法によって改めてゲート電極５およびシリコン基板１全体に渡って表面に酸化シリコン膜１０を形成する方法が用いられている。この場合、フッ酸で処理するときに酸化膜は等方的にエッチングされるため、ゲート電極５端部ではゲート電極５とシリコン基板１に挟まれた部分のゲート絶縁膜（酸窒化シリコン膜）３も一部エッチングされる。その後、熱酸化法により改めて酸化シリコン膜１０を形成すると、図６に示すように、ゲート電極５端部付近においてゲート絶縁膜の一部が窒素を含まない酸化シリコン膜１０ａに置き換わってしまう。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっている。 Therefore, as in the conventional example described above, after the gate electrode 5 is formed, the gate insulating film 3 exposed on the surface is removed using hydrofluoric acid, and the gate electrode 5 and the entire silicon substrate 1 are again formed by thermal oxidation. A method of forming a silicon oxide film 10 on the surface is used. In this case, since the oxide film is isotropically etched when treated with hydrofluoric acid, the gate insulating film (silicon oxynitride film) in the portion sandwiched between the gate electrode 5 and the silicon substrate 1 at the end of the gate electrode 5 3 is also partially etched. Thereafter, when the silicon oxide film 10 is formed again by the thermal oxidation method, as shown in FIG. 6, a part of the gate insulating film is replaced with the silicon oxide film 10a not containing nitrogen in the vicinity of the end portion of the gate electrode 5. Further, the silicon oxide film 10a is a film including damage caused by etching at the time of forming the gate electrode.

以上の理由により、ゲート電極５端部付近のシリコン酸化膜１０ａに置き換わった部分では、酸窒化シリコン膜に比べてボロンの拡散速度が大きくなり、トランジスタ閾値がばらついたり、サブスレッショルド係数がばらつく等のトランジスタ特性が悪化するという問題が生じる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んでいるため、Ｎ型ＭＯＳトランジスタにおいても、ゲート電極中の不純物（リン、砒素等）の拡散速度が大きくなり、後の工程の熱処理時にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域１３に拡散し、トランジスタ特性が悪化することもある。 For the above reasons, the portion where the silicon oxide film 10a near the end of the gate electrode 5 is replaced has a higher boron diffusion rate than the silicon oxynitride film, the transistor threshold value varies, the subthreshold coefficient varies, etc. There arises a problem that transistor characteristics deteriorate. In particular, the portion near the end of the gate insulating film 3 has a large influence because it is thin. Further, since this silicon oxide film 10a includes damage caused by etching at the time of forming the gate electrode, the diffusion rate of impurities (phosphorus, arsenic, etc.) in the gate electrode also increases in the N-type MOS transistor, During heat treatment in a later step, impurities in the gate electrode may penetrate through the gate insulating film and diffuse into the channel region 13 to deteriorate transistor characteristics.

さらに、上記ダメージの影響によって、ソース・ドレイン領域９の不純物イオンが部分的にチャネル領域１３方向に異常拡散して、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついて、トランジスタのオフ電流がばらつくという問題もある。 Furthermore, due to the influence of the damage, impurity ions in the source / drain region 9 are partially diffused abnormally in the direction of the channel region 13, and the short channel effect is partially deteriorated or the subthreshold coefficient varies, resulting in the transistor There is also a problem that the off-current varies.

本発明は、このような従来技術の課題を解決すべくなされたものであり、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制し、さらに、ソース・ドレイン領域の不純物イオンが部分的にチャネル領域方向に異常拡散するのを防いで、安定したトランジスタ特性を実現することができる半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve such problems of the prior art, and suppresses impurities in the gate electrode, particularly boron, from penetrating the gate insulating film and diffusing into the channel region. An object of the present invention is to provide a method of manufacturing a semiconductor device that can prevent impurity ions in the drain region from being partly abnormally diffused in the direction of the channel region and realize stable transistor characteristics.

本発明の半導体装置の製造方法は、半導体基板表面にチャネル領域およびソース・ドレイン領域を有し、該チャネル領域上にゲート絶縁膜を間に介してゲート電極を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法において、該半導体基板上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に該ゲート電極形成用の膜を被着し、ゲート電極パターンにパターンニングする工程と、該ソース・ドレイン領域を形成する工程とを含み、該ゲート電極パターンにパターニングする工程の後であって、該ソース・ドレイン領域を形成する工程の前に、窒素を含む雰囲気中で窒化処理を行って、ゲート電極端部付近のゲート絶縁膜中に窒素を導入する工程を含み、そのことにより上記目的が達成される。 A method of manufacturing a semiconductor device according to the present invention includes an insulated gate field effect transistor having a channel region and a source / drain region on the surface of a semiconductor substrate, and having a gate electrode on the channel region with a gate insulating film interposed therebetween. In the method of manufacturing a semiconductor device, the step of forming a gate insulating film on the semiconductor substrate, the step of depositing the film for forming the gate electrode on the gate insulating film, and patterning the gate electrode pattern, Forming a source / drain region, and performing a nitriding treatment in an atmosphere containing nitrogen after the step of patterning the gate electrode pattern and before the step of forming the source / drain region. And the step of introducing nitrogen into the gate insulating film in the vicinity of the end portion of the gate electrode, thereby achieving the above object.

本発明の半導体装置の製造方法は、半導体基板表面にチャネル領域およびソース・ドレイン領域を有し、該チャネル領域上にゲート絶縁膜を間に介してゲート電極を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法において、該半導体基板上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に該ゲート電極形成用の膜を被着し、ゲート電極パターンにパターンニングする工程と、該ソース・ドレイン領域を形成する工程とを含み、該ゲート電極パターンにパターニングする工程の後であって、該ソース・ドレイン領域を形成する工程の前に、酸素を含む雰囲気中で酸化処理を行って、ゲート電極端部付近および基板表面に酸化膜を形成する工程と、窒素を含む雰囲気中で窒化処理を行って、ゲート電極端部付近の該酸化膜中に窒素を導入する工程とを含み、そのことにより上記目的が達成される。 A method of manufacturing a semiconductor device according to the present invention includes an insulated gate field effect transistor having a channel region and a source / drain region on the surface of a semiconductor substrate, and having a gate electrode on the channel region with a gate insulating film interposed therebetween. In the method of manufacturing a semiconductor device, the step of forming a gate insulating film on the semiconductor substrate, the step of depositing the film for forming the gate electrode on the gate insulating film, and patterning the gate electrode pattern, Forming a source / drain region, and performing an oxidation treatment in an atmosphere containing oxygen after the step of patterning the gate electrode pattern and before the step of forming the source / drain region. Then, a step of forming an oxide film in the vicinity of the gate electrode end and on the substrate surface, and nitriding in an atmosphere containing nitrogen, And a step of introducing nitrogen into the oxide film, the object is achieved.

前記窒化処理により窒素が導入された領域にフッ素を注入する工程を含むのが好ましい。 It is preferable to include a step of injecting fluorine into the region into which nitrogen has been introduced by the nitriding treatment.

前記窒素を含む雰囲気中で窒化処理を行う工程において、窒素ラジカル、一酸化窒素、一酸化二窒素およびアンモニアのうちの少なくとも１つを含む雰囲気中で熱処理を行うのが好ましい。 In the step of performing the nitriding treatment in the atmosphere containing nitrogen, it is preferable to perform the heat treatment in an atmosphere containing at least one of nitrogen radicals, nitrogen monoxide, dinitrogen monoxide, and ammonia.

以下に、本発明の作用について説明する。 The operation of the present invention will be described below.

本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に新たに窒素を導入する。これにより、今後のゲート絶縁膜の更なる薄膜化（４ｎｍ以下）に対しても、ゲート電極からのボロンを始めとする不純物の突き抜けを抑制可能となる。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。 In the present invention, after a gate electrode formation film is deposited on the gate insulating film and patterned into a gate electrode pattern, nitriding is performed in an atmosphere containing nitrogen before forming the source / drain regions. As a result, nitrogen is newly introduced into the gate insulating film near the edge of the gate electrode. Thereby, even if the gate insulating film is further thinned (4 nm or less) in the future, the penetration of impurities such as boron from the gate electrode can be suppressed. Therefore, a transistor with stable characteristics can be formed without variation in threshold voltage or subthreshold coefficient. Furthermore, by introducing nitrogen, abnormal diffusion of impurities from the source / drain regions at both ends of the gate electrode is also suppressed. Therefore, it is possible to prevent problems such as partial deterioration of the short channel effect and variations in transistor off-current due to variations in subthreshold coefficients.

本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことにより、ゲート電極パターニング時に生じるダメージや汚染の一部を酸化膜中に取り込んで半導体基板から除去することができる。しかし、このとき、ゲート電極端部付近のゲート絶縁膜が、窒素を含まず、しかもダメージを含んだ酸化膜に置き代わってしまう。さらに、ゲート絶縁膜として、酸窒化膜等の窒素を含んだ膜を用いた場合、ゲート絶縁膜のダメージを含んだ酸化膜に置き代わった部分は窒素を含んでいないため、不純物拡散抑制効果が薄れてしまう。このため、ゲート電極からのボロンを始めとする不純物の突き抜けが生じて、閾値電圧やサブスレッショルド係数がばらつく等のトランジスタ特性の悪化が起こる。そこで、本発明では、窒素を含む雰囲気中で窒化処理を行うことにより、その酸化膜中に積極的に窒素を導入することにより、不純物、特にボロンの突き抜けを抑制する。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。 In the present invention, after forming a gate electrode forming film on the gate insulating film and patterning the gate electrode patterning, before the source / drain regions are formed, an oxidation treatment is performed in an atmosphere containing oxygen. By performing the above, damage or contamination that occurs during gate electrode patterning can be taken into the oxide film and removed from the semiconductor substrate. However, at this time, the gate insulating film in the vicinity of the end portion of the gate electrode is replaced with an oxide film that does not contain nitrogen and contains damage. Furthermore, when a film containing nitrogen, such as an oxynitride film, is used as the gate insulating film, the portion replaced with the oxide film containing damage to the gate insulating film does not contain nitrogen. It will fade. Therefore, impurities such as boron penetrate from the gate electrode, and transistor characteristics such as threshold voltage and subthreshold coefficient vary. Therefore, in the present invention, nitriding is performed in an atmosphere containing nitrogen, and nitrogen is positively introduced into the oxide film, thereby suppressing the penetration of impurities, particularly boron. Therefore, a transistor with stable characteristics can be formed without variation in threshold voltage or subthreshold coefficient. Furthermore, by introducing nitrogen, abnormal diffusion of impurities from the source / drain regions at both ends of the gate electrode is also suppressed. Therefore, it is possible to prevent problems such as partial deterioration of the short channel effect and variations in transistor off-current due to variations in subthreshold coefficients.

ところで、アンモニア雰囲気中での熱処理により窒化処理を行う場合、窒素が導入されるだけではなく水素も導入されるが、この結合は非常に弱いため、容易に切断されてダングリングボンドが生じ、界面準位や電界トラップの原因となる。そこで、イオン注入等によりフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、トランジスタの信頼性が向上する。 By the way, when performing nitriding treatment by heat treatment in an ammonia atmosphere, not only nitrogen is introduced but also hydrogen is introduced, but since this bond is very weak, it is easily cut to form a dangling bond, and the interface It causes level and electric field trap. Therefore, by introducing fluorine by ion implantation or the like, dangling bonds can be terminated with stable fluorine, and the reliability of the transistor is improved.

窒素ラジカルやアンモニアを含む雰囲気中で窒化処理を行うと、より窒化能力が高く、ゲート電極からのボロンの突き抜けに対して効果が高い。また、一酸化窒素や一酸化二窒素を含む雰囲気中で窒化処理を行うと、窒化と同時に酸化も進行するので、より信頼性が向上する。この理由としては以下のようなことが考えられる。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙｐｐ．１３１−１３２）。そして、酸化と窒化が同時に進行した場合、基板と酸窒化膜の界面付近で窒素濃度が高くなることなく、膜全体に渡って一様に窒素が分布するため、窒素を導入することによる界面準位の増加やキャリア移動度の低下を抑えることができる。なお、トランスコンダクタンスＧ_mとはドレイン電流Ｉ_Dをゲート電圧Ｖ_Gで偏微分した値（Ｇｍ＝∂Ｉ_D／∂Ｖ_G）であり、入力（ゲート電圧）に対する出力（ドレイン電流）の変化の割合を表す。 When nitriding is performed in an atmosphere containing nitrogen radicals or ammonia, the nitriding ability is higher and the effect of boron penetration through the gate electrode is higher. In addition, when nitriding is performed in an atmosphere containing nitrogen monoxide or dinitrogen monoxide, the oxidation proceeds at the same time as the nitriding, so that the reliability is further improved. The reason for this is considered as follows. An oxynitride film containing a large amount of nitrogen has many interface states. When such a film is used as a gate insulating film, the mobility of holes (carriers of a P-type transistor) is reduced, and a P-type MOS is used. It has been reported that transistor transconductance is reduced (1990 Symposium on VLSI Technology pp. 131-132). When oxidation and nitridation proceed at the same time, the nitrogen concentration does not increase near the interface between the substrate and the oxynitride film, and nitrogen is uniformly distributed throughout the film. An increase in position and a decrease in carrier mobility can be suppressed. The transconductance G _m is a value obtained by partial differentiation of the drain current I _D with respect to the gate voltage V _G (Gm = ∂I _D / ∂V _G ), and the change in the output (drain current) with respect to the input (gate voltage). Represents a percentage.

以上詳述したように、本発明によれば、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に窒素を導入する。 As described above in detail, according to the present invention, after forming a gate electrode forming film on the gate insulating film and patterning the gate electrode pattern, before forming the source / drain regions, nitrogen radicals are formed. Nitrogen is introduced into the gate insulating film near the end of the gate electrode by performing nitriding in an atmosphere containing nitrogen, such as nitrogen monoxide, dinitrogen monoxide and ammonia.

或いは、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことによりゲート電極およびシリコン基板全体にわたって酸化シリコン膜を形成した後、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、酸化の際にゲート電極端部付近に形成される窒素を含まない酸化シリコン膜に窒素を導入する。 Alternatively, after forming a gate electrode formation film on the gate insulating film and patterning it to pattern the gate electrode, before forming the source / drain regions, an oxidation treatment is performed in an oxygen-containing atmosphere. After forming a silicon oxide film over the electrode and the entire silicon substrate, nitriding is performed in an atmosphere containing nitrogen, such as nitrogen radicals, nitrogen monoxide, dinitrogen monoxide, ammonia, etc. Nitrogen is introduced into a silicon oxide film that does not contain nitrogen and is formed in the vicinity.

これらによって、後の工程で熱処理を行う際にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡散するのを防ぐことができ、さらに、ソース・ドレイン領域からチャネル領域への不純物の異常拡散を抑制することができる。その結果、閾値電圧やサブスレッショルド係数のばらつき等のトランジスタ特性の悪化や、オフ電流の増加等を防ぐことができ、動作特性の均一性が良く、安定し、高い信頼性を有する半導体装置を容易に製造することができる。 As a result, impurities in the gate electrode can be prevented from penetrating the gate insulating film and diffusing into the channel region when heat treatment is performed in a later process. Further, abnormal impurities from the source / drain region to the channel region can be prevented. Diffusion can be suppressed. As a result, it is possible to prevent deterioration in transistor characteristics such as variations in threshold voltage and subthreshold coefficient and increase in off-current, and it is easy to achieve a stable, highly reliable semiconductor device with good uniformity of operating characteristics. Can be manufactured.

さらに、回路設計においては、ばらつきに対する最悪のトランジスタ性能を見込んで設計を行い、歩留りを向上させているが、本発明によればトランジスタ特性のばらつきを抑制することが可能であるため、回路設計時に良好なトランジスタ性能を見込んで設計することができる。よって、ＬＳＩとしての性能を大幅に向上させることができる。 Furthermore, in circuit design, the worst transistor performance against variations is designed and the yield is improved, but according to the present invention, it is possible to suppress variations in transistor characteristics. It can be designed in anticipation of good transistor performance. Therefore, the performance as an LSI can be greatly improved.

実施形態１におけるＭＯＳトランジスタの製造工程を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a manufacturing step of the MOS transistor according to the first embodiment. 酸化処理を行った場合にゲート電極両端に生じるバーズビークを説明するための断面図である。It is sectional drawing for demonstrating the bird's beak which arises at both ends of a gate electrode when an oxidation process is performed. 実施形態２におけるＭＯＳトランジスタの製造工程を説明するための断面図である。11 is a cross-sectional view for explaining a manufacturing process of the MOS transistor according to the second embodiment. FIG. 実施形態２および従来技術により作製したＭＯＳトランジスタのサブスレッショルド特性のばらつきを示す図である。It is a figure which shows the dispersion | variation in the subthreshold characteristic of the MOS transistor produced by Embodiment 2 and a prior art. 従来のＭＯＳトランジスタの製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the conventional MOS transistor. 従来のＭＯＳトランジスタの製造方法における問題点を説明するための拡大断面図である。It is an expanded sectional view for demonstrating the problem in the manufacturing method of the conventional MOS transistor.

以下に、本発明の実施形態について、図面を参照しながら説明する。なお、本発明は、以下の実施形態によって限定されるものではない。 Embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited by the following embodiment.

（実施形態１）
本実施形態では、ゲート電極のパターンニング後に、フッ酸を用いてソース・ドレインとなる領域のシリコン基板表面を露出させ、その後、窒化処理を行う例について、図１（ａ）〜図１（ｆ）を参照しながら説明する。 (Embodiment 1)
In this embodiment, after patterning the gate electrode, the silicon substrate surface in the region to be the source / drain is exposed using hydrofluoric acid, and then nitriding is performed, as shown in FIGS. ) And will be described.

図１（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。このように２回に分けて処理を行っている理由は以下の通りである。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙｐｐ．１３１−１３２）。本実施形態のように、シリコン基板を窒化（または酸窒化）した後に酸化を行うと、窒化膜と基板の界面付近から酸素が取り込まれるため、ゲート絶縁膜中の窒素濃度は、基板との界面付近ではなく、界面から離れた膜中にピークを持つようになる。従って、窒素を導入したことによる界面準位の増加やキャリア移動度の減少を抑えつつ、ボロンを始めとする不純物がゲート絶縁膜を突き抜けるのを抑制することができる。 As shown in FIG. 1A, a field oxide film 2 as an element isolation film is formed on an n-type silicon substrate 1 by a known method, and a gate insulating film 3 is formed on the silicon substrate 1 in the element region to a thickness of about 5 nm. To form. At this time, by using nitrogen monoxide, dinitrogen monoxide, or the like, nitrogen is taken into the silicon oxide film and in the vicinity of the boundary between the silicon substrate 1 and the silicon oxide film, and impurities are diffused as compared with the silicon oxide film. A gate insulating film 3 made of a difficult silicon oxynitride film is formed. In this embodiment, after performing oxynitriding treatment at 900 ° C. for about 10 minutes in a dinitrogen monoxide atmosphere, switching to an oxygen atmosphere was performed at 900 ° C. for about 10 minutes. The reason why processing is performed in two steps in this way is as follows. An oxynitride film containing a large amount of nitrogen has many interface states. When such a film is used as a gate insulating film, the mobility of holes (carriers of a P-type transistor) is reduced, and a P-type MOS is used. It has been reported that transistor transconductance is reduced (1990 Symposium on VLSI Technology pp. 131-132). When the silicon substrate is nitrided (or oxynitrided) and then oxidized as in the present embodiment, oxygen is taken in from the vicinity of the interface between the nitride film and the substrate, so that the nitrogen concentration in the gate insulating film is equal to the interface with the substrate. It has a peak in the film away from the interface, not in the vicinity. Therefore, impurities such as boron can be prevented from penetrating through the gate insulating film while suppressing an increase in interface state and a decrease in carrier mobility due to the introduction of nitrogen.

この酸窒化シリコン膜中では、酸化シリコン膜中に比べて不純物が拡散しにくいため、後の工程で熱処理を行う際に、ゲート電極５中に含まれるボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散するのを抑制することができる。 In this silicon oxynitride film, since impurities are less likely to diffuse than in the silicon oxide film, boron contained in the gate electrode 5 penetrates through the gate insulating film 3 when heat treatment is performed in a later step. 13 can be prevented from diffusing.

また、今後のトランジスタの微細化に伴って、２ｎｍ〜３ｎｍ程度の厚みのゲート絶縁膜に関しては、上記一酸化二窒素雰囲気中での窒化処理後に、アンモニア雰囲気中、８００℃〜９５０℃で１０分〜１２０分程度の条件で熱処理を行い、より積極的にシリコン基板１と酸化シリコン膜の境界付近に窒素を取り込むようにしてもよい。 Further, with future miniaturization of transistors, the gate insulating film having a thickness of about 2 nm to 3 nm is subjected to nitriding treatment in the dinitrogen monoxide atmosphere and then in an ammonia atmosphere at 800 ° C. to 950 ° C. for 10 minutes. The heat treatment may be performed under a condition of about ~ 120 minutes, and nitrogen may be more actively taken in the vicinity of the boundary between the silicon substrate 1 and the silicon oxide film.

なお、本発明者らの実験では、アンモニア雰囲気による積極的な窒化処理後のゲート絶縁膜に対してフッ素を導入することにより、ゲート絶縁膜の信頼性を向上させることに成功している。この理由としては、以下のようなことが考えられる。アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。 In the experiments of the present inventors, the reliability of the gate insulating film has been successfully improved by introducing fluorine into the gate insulating film after the aggressive nitriding treatment in an ammonia atmosphere. The reason for this is considered as follows. When heat treatment is performed in an ammonia atmosphere, not only nitrogen is introduced but also hydrogen is introduced, so that a Si—H bond is formed. This bond is very weak and easily broken, causing interface states or charge traps. Therefore, when fluorine is introduced by ion implantation or the like, the Si—H bond is cut and a stable Si—F bond is obtained, so that the reliability of the gate insulating film is improved.

さらに、この窒化処理は、上記に限られず、窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。 Further, the nitriding treatment is not limited to the above, and the heat treatment may be performed in an atmosphere containing nitrogen radicals or nitric oxide.

なお、ボロンを始めとする不純物のゲート絶縁膜突き抜けを抑制するためには、膜中の窒素濃度が重要である。よって、酸窒化の程度は、膜中の窒素濃度（原子数の濃度：ａｔｏｍ％）を用いて定義することとする。ゲート絶縁膜中の窒素ピーク濃度は、高ければ高いほど不純物拡散抑制効果が大きくなるので好ましい。しかし、モモセらの報告（Ｈ．Ｓ．Ｍｏｍｏｓｅｅｔ．ａｌ．，ＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐ．６５１９９０）によれば、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度が２ａｔｏｍ％を超えると、急激にＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少するため、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度は２ａｔｏｍ％以下であるのが好ましい。 Note that the nitrogen concentration in the film is important in order to suppress penetration of impurities such as boron into the gate insulating film. Therefore, the degree of oxynitridation is defined using the nitrogen concentration in the film (the concentration of the number of atoms: atom%). The higher the nitrogen peak concentration in the gate insulating film, the better the effect of suppressing impurity diffusion. However, according to a report by Momose et al. (HS Momose et.al., IEDM Tech.Dig.p.65 1990), when the nitrogen concentration near the interface between the gate insulating film and the silicon substrate exceeds 2 atom%, Since the transconductance of the P-type MOS transistor rapidly decreases, the nitrogen concentration in the vicinity of the interface between the gate insulating film and the silicon substrate is preferably 2 atom% or less.

次に、その上に、例えばＣＶＤ法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。 Next, a polysilicon film 4 having a thickness of about 150 nm is formed thereon using, for example, a CVD method.

次に、図１（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ₂：３ｓｃｃｍの混合ガスを用いた。なお、本実施形態ではエッチングの際にハロゲン含有ガスとしてＨＢｒを用いたが、これに限られず、ポリシリコン膜のエッチングにはＣｌ₂、ＣｌＦ、ＣｌＦ₃、ＢｒＦ₃、ＢｒＦ₅、ＩＦ₅、ＩＦ₇等のハロゲン化合物を用いてもよい。 Next, as shown in FIG. 1B, the polysilicon film is etched using a known anisotropic etching technique to form the gate electrode 5. In this embodiment, etching was performed using an inductively coupled plasma (ICP) etching apparatus under conditions of input power: 400 W to 600 W, substrate bias power: 50 W to 200 W, discharge pressure: 5 mTorr to 60 mTorr. As an etching gas, a mixed gas of HBr: 130 sccm and O ₂ : 3 sccm was used. In this embodiment, HBr is used as the halogen-containing gas in the etching. However, the present invention is not limited to this. For etching the polysilicon film, Cl ₂ , ClF, ClF ₃ , BrF ₃ , BrF ₅ , IF ₅ , IF Halogen compounds such as ₇ may be used.

なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図１（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。 At this time, damage is caused to the exposed gate insulating film portion 3a and the surface of the silicon substrate 1, particularly a portion surrounded by a circle in FIG. 1B, and also due to halogen such as carbon and bromine. Contamination occurs.

次に、図１（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。 Next, as shown in FIG. 1C, a gate insulating film (silicon oxynitride film) portion 3a exposed on the surface is left by using hydrofluoric acid, leaving the gate insulating film 3 below the gate electrode 5. Remove. At this time, the gate insulating film (silicon oxynitride film) between the gate electrode 5 and the silicon substrate 1 is also partially over-etched from the portion exposed on the surface near the end of the gate electrode.

次に、窒素を含む雰囲気中で窒化処理を行うことにより、図１（ｄ）に示すように、ゲート電極５端部付近のゲート絶縁膜（酸窒化シリコン膜）３にさらに窒素が導入され、ボロン突き抜けの抑制効果を向上することができる。特に、今後、ゲート絶縁膜の薄膜化（４ｎｍ以下）され、ボロンを始めとする不純物がゲート絶縁膜を突き抜けやすい条件になった場合、非常に有効になると考えられる。なお、このとき、露出したシリコン基板１表面およびゲート電極５表面にも窒素が導入され、厚み２０オングストローム程度の窒化シリコン膜１２が形成される。後述するように窒化処理後に酸化処理を行う場合、酸化膜中に窒素が導入されるため、フッ素によってゲート膜がオーバーエッチングされたゲート電極端部付近（図６の１０ａに相当する部分）に酸窒化膜が導入され、この部分でボロンが突き抜けるのを防ぐことができる。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。 Next, by performing nitriding in an atmosphere containing nitrogen, nitrogen is further introduced into the gate insulating film (silicon oxynitride film) 3 near the end of the gate electrode 5 as shown in FIG. The effect of suppressing boron penetration can be improved. In particular, it will be very effective in the future when the gate insulating film is made thinner (4 nm or less) and boron and other impurities are likely to penetrate the gate insulating film. At this time, nitrogen is also introduced into the exposed surface of the silicon substrate 1 and the surface of the gate electrode 5 to form a silicon nitride film 12 having a thickness of about 20 angstroms. As will be described later, when an oxidation process is performed after the nitriding process, nitrogen is introduced into the oxide film. A nitride film is introduced, and boron can be prevented from penetrating through this portion. In this embodiment, thermal nitriding treatment was performed in an ammonia atmosphere at 900 ° C. for 60 minutes. The thermal nitriding treatment may be performed at 800 ° C. to 950 ° C. for 10 minutes to 120 minutes. The preferable range of the degree of oxynitriding (nitrogen concentration) at this time is the same as that of the gate insulating film near the center of the gate electrode.

この窒化処理は、上記に限られず、アンモニア、窒素ラジカル、一酸化窒素および一酸化二窒素のうち、少なくとも１つを含む雰囲気中で熱処理を行ってもよい。アンモニアを含まない場合には、水素を導入することなく窒素を導入することができるので、さらに信頼性が向上する。特に、窒素ラジカルを含む雰囲気中では、高濃度の窒素を導入することができる。 This nitriding treatment is not limited to the above, and the heat treatment may be performed in an atmosphere containing at least one of ammonia, nitrogen radicals, nitric oxide, and dinitrogen monoxide. When ammonia is not included, nitrogen can be introduced without introducing hydrogen, so that reliability is further improved. In particular, a high concentration of nitrogen can be introduced in an atmosphere containing nitrogen radicals.

また、窒化処理の後に酸化処理を行ってもよい。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙｐｐ．１３１−１３２）。窒化処理後に酸化を行った場合、窒化膜とシリコン基板の界面付近から酸素が取り込まれて酸化が進行し、窒素濃度のピークがシリコン基板との界面付近ではなく、界面から離れた膜中にある酸窒化膜が形成される（この酸窒化膜は窒化膜を形成した場所に形成される）。従って、シリコン基板と酸窒化膜との界面付近の窒素濃度は小さくなるため、界面準位が減少し、トランスコンダクタンスが増加すると共に、ゲート絶縁膜の信頼性が向上する。酸化処理によって界面準位が減少し、トランジスタのトランスコンダクタンスが増大すると共に、ゲート絶縁膜の信頼性が向上する。 Further, an oxidation treatment may be performed after the nitriding treatment. An oxynitride film containing a large amount of nitrogen has many interface states. When such a film is used as a gate insulating film, the mobility of holes (carriers of a P-type transistor) is reduced, and a P-type MOS is used. It has been reported that transistor transconductance is reduced (1990 Symposium on VLSI Technology pp. 131-132). When oxidation is performed after nitriding, oxygen is taken in from the vicinity of the interface between the nitride film and the silicon substrate, and the oxidation proceeds, and the peak of the nitrogen concentration is not in the vicinity of the interface with the silicon substrate but in the film away from the interface An oxynitride film is formed (this oxynitride film is formed where the nitride film is formed). Therefore, since the nitrogen concentration near the interface between the silicon substrate and the oxynitride film is reduced, the interface state is reduced, the transconductance is increased, and the reliability of the gate insulating film is improved. The interface state is reduced by the oxidation treatment, the transconductance of the transistor is increased, and the reliability of the gate insulating film is improved.

さらに、上記窒化処理の後に、または窒化処理後の酸化処理の後に、フッ素イオン注入を行ってもよい。このフッ素イオンは、窒化された部分全体に行う。この場合、さらなるトランジスタのトランスコンダクタンスの増大、およびゲート絶縁膜の信頼性向上を図ることができる。なお、フッ素注入は、例えば加速エネルギー：１０ｋｅＶ〜１５ｋｅＶ、ドーズ量：５×１０¹³／ｃｍ²〜５×１０^{1 5}／ｃｍ²程度の条件で行えばよい。 Further, fluorine ion implantation may be performed after the nitriding treatment or after the nitriding treatment. This fluorine ion is applied to the entire nitrided portion. In this case, it is possible to further increase the transconductance of the transistor and improve the reliability of the gate insulating film. Note that fluorine implantation may be performed under conditions of, for example, acceleration energy: 10 keV to 15 keV and dose amount: 5 × 10 ¹³ / cm ^{2 to} 5 × 10 ¹⁵ / cm ² .

また、フッ素注入はポリシリコン膜形成後に行うこともできる。この場合、後の工程で熱処理を行う際にフッ素がゲート絶縁膜付近まで熱拡散し、ゲート絶縁膜付近のダングリングボンドをフッ素で終端させることができる。さらに、フッ素注入を行う前に酸化シリコン膜、ＨＴＯ膜等の絶縁膜を形成し、これを注入マスクとしてフッ素を注入してもよい。 Further, fluorine implantation can be performed after the polysilicon film is formed. In this case, when heat treatment is performed in a later step, fluorine is thermally diffused to the vicinity of the gate insulating film, and dangling bonds in the vicinity of the gate insulating film can be terminated with fluorine. Further, an insulating film such as a silicon oxide film or an HTO film may be formed before fluorine implantation, and fluorine may be implanted using this as an implantation mask.

次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０¹²／ｃｍ²〜５×１０¹⁴／ｃｍ²程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。 Next, using the gate electrode 5 as a mask, boron is ion-implanted under conditions of acceleration energy: 5 keV to 10 keV and dose amount: 1 × 10 ¹² / cm ^{2 to} 5 × 10 ¹⁴ / cm ² to form the LDD region 7. To do. Note that the ion implantation conditions for forming the LDD vary depending on the transistor design, and are not limited to these conditions.

次に、図１（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。 Next, as shown in FIG. 1E, an HTO film is formed on the entire silicon substrate 1 and etched back by a known etching method to form a sidewall 8 on the side wall of the gate electrode 5.

そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０¹⁴／ｃｍ²〜５×１０¹⁶／ｃｍ²の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。 Then, the gate electrode 5 and the sidewall 8 as a mask, an acceleration energy: 5KeV～25keV, ^{^{dose: 5 × 10 14 / cm 2}} ~5 × 10 16 / cm boron ions are implanted at a ^second condition, the source-drain Impurities are introduced into the region to be the region 9 and the gate electrode 5. As a result, the region where the impurity under the gate electrode 5 is not introduced becomes the channel region 13. Note that this ion implantation condition also varies depending on the transistor design, and is not limited to this condition.

最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図１（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。 Finally, heat treatment is performed under conditions of a temperature of 850 ° C. to 900 ° C. and a time of about 10 minutes to 30 minutes to activate the impurity implantation region, and a MOS transistor as shown in FIG. At this time, since the gate insulating film 3 is a silicon oxynitride film whose boron diffusion rate is lower than that of the silicon oxide film in all portions, boron in the gate electrode 5 penetrates the gate insulating film 3 and forms a channel region. Thus, a transistor having favorable characteristics can be manufactured.

さらに、ゲート電極５両端部付近のゲート酸化膜とシリコン基板界面に窒素を積極的に導入するため、ゲート電極５両端部においてソース・ドレイン領域９からチャネル領域１３への不純物の異常拡散を抑制することができ、短チャネル効果の悪化や、ソース・ドレイン領域間の部分的な電流リークによるサブスレッショルド係数のばらつき等によって、トランジスタオフ電流がばらつくのを防ぐことができる。 Further, nitrogen is actively introduced into the interface between the gate oxide film near both ends of the gate electrode 5 and the silicon substrate, so that abnormal diffusion of impurities from the source / drain region 9 to the channel region 13 is suppressed at both ends of the gate electrode 5. Therefore, it is possible to prevent the transistor off-current from varying due to the deterioration of the short channel effect or the variation of the subthreshold coefficient due to the partial current leakage between the source and drain regions.

なお、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。 Note that the manufacturing method of this embodiment only adds a thermal nitridation process after gate electrode patterning compared to the conventional manufacturing method, and a highly reliable semiconductor device can be manufactured very easily. .

また、本実施形態では、ゲート電極パターンニング後、フッ酸処理を経て酸化せずに直接窒化している。窒化速度は酸化速度に比べて遅いため、酸化した場合のような図２に示すゲート電極５両端でのバーズビーク１１が生じず、実効ゲート絶縁膜厚が厚くなるという問題が生じない。この問題は、ゲート絶縁膜がより薄膜化し、ゲート長がより短くなると顕著になるため、本実施形態の製造方法がより有効になる。 In the present embodiment, after the gate electrode patterning, nitriding is performed directly without oxidization through hydrofluoric acid treatment. Since the nitridation rate is slower than the oxidation rate, the bird's beak 11 at both ends of the gate electrode 5 shown in FIG. 2 as in the case of oxidation does not occur, and the problem that the effective gate insulating film thickness increases does not occur. This problem becomes more prominent when the gate insulating film becomes thinner and the gate length becomes shorter, so that the manufacturing method of this embodiment becomes more effective.

さらに、本実施形態では、ゲート電極エッジ部から直接窒素をゲート絶縁膜とシリコン基板の界面に導入することができ、ゲート絶縁膜のボロン突き抜け防止に対して、さらなる効果がある。また、窒化処理後にフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、さらに信頼性を向上することができる。 Furthermore, in this embodiment, nitrogen can be directly introduced into the interface between the gate insulating film and the silicon substrate from the edge portion of the gate electrode, which has a further effect on preventing boron penetration of the gate insulating film. Further, by introducing fluorine after the nitriding treatment, dangling bonds can be terminated with stable fluorine, and the reliability can be further improved.

（実施形態２）
本実施形態では、ゲート電極のパターンニング後に酸化処理を行い、その後、窒化処理を行う例について、図３（ａ）〜図３（ｆ）を参照しながら説明する。 (Embodiment 2)
In the present embodiment, an example in which an oxidation process is performed after patterning of a gate electrode and then a nitridation process is performed will be described with reference to FIGS. 3 (a) to 3 (f).

図３（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。この工程は、実施形態１において図１（ａ）に示した工程と同様に行うことができる。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。この窒化処理は、上記に限られず、アンモニアや窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。 As shown in FIG. 3A, a field oxide film 2 as an element isolation film is formed on an n-type silicon substrate 1 by a well-known method, and a gate insulating film 3 is formed to a thickness of about 5 nm on the silicon substrate 1 in the element region. To form. This step can be performed in the same manner as the step shown in FIG. In this embodiment, after performing oxynitriding treatment at 900 ° C. for about 10 minutes in a dinitrogen monoxide atmosphere, switching to an oxygen atmosphere was performed at 900 ° C. for about 10 minutes. This nitriding treatment is not limited to the above, and the heat treatment may be performed in an atmosphere containing ammonia, nitrogen radicals, or nitric oxide.

次に、図３（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。この工程は、実施形態１において図１（ｂ）に示した工程と同様に行うことができる。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ₂：３ｓｃｃｍの混合ガスを用いた。このエッチングの際のハロゲン含有ガスとしては、ＨＢｒに限られず、ポリシリコン膜のエッチングにはＣｌ₂、ＣｌＦ、ＣｌＦ₃、ＢｒＦ₃、ＢｒＦ₅、ＩＦ₅、ＩＦ₇等のハロゲン化合物を用いてもよい。 Next, as shown in FIG. 3B, the polysilicon film is etched using a known anisotropic etching technique to form the gate electrode 5. This step can be performed in the same manner as the step shown in FIG. In this embodiment, etching was performed using an inductively coupled plasma (ICP) etching apparatus under conditions of input power: 400 W to 600 W, substrate bias power: 50 W to 200 W, discharge pressure: 5 mTorr to 60 mTorr. As an etching gas, a mixed gas of HBr: 130 sccm and O ₂ : 3 sccm was used. The halogen-containing gas used in this etching is not limited to HBr, and halogen compounds such as Cl ₂ , ClF, ClF ₃ , BrF ₃ , BrF ₅ , IF ₅ , and IF ₇ may be used for etching the polysilicon film. Good.

なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図３（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。 At this time, damage occurs to the exposed gate insulating film portion 3a and the surface of the silicon substrate 1, particularly the portion surrounded by a circle in FIG. 3B, and is caused by halogen such as carbon and bromine. Contamination occurs.

次に、図３（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。この工程は、実施形態１において図１（ｃ）に示した工程と同様に行うことができる。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。 Next, as shown in FIG. 3C, a gate insulating film (silicon oxynitride film) portion 3a exposed on the surface is left by using hydrofluoric acid, leaving the gate insulating film 3 below the gate electrode 5. Remove. This step can be performed in the same manner as the step shown in FIG. At this time, the gate insulating film (silicon oxynitride film) between the gate electrode 5 and the silicon substrate 1 is also partially over-etched from the portion exposed on the surface near the end of the gate electrode.

次に、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜を１０ｎｍ程度の厚みに形成する。これにより、図３（ｂ）に示したゲート電極のパターンニングの際に発生したシリコン基板１表面のダメージおよび汚染の一部を酸化シリコン膜中に取り込んで、そのダメージや汚染の一部をシリコン基板１から除去することができる。 Next, a silicon oxide film is formed to a thickness of about 10 nm over the surface of the gate electrode 5 and the entire surface of the silicon substrate 1 by thermal oxidation. Thereby, part of the damage and contamination of the surface of the silicon substrate 1 generated during the patterning of the gate electrode shown in FIG. 3B is taken into the silicon oxide film, and part of the damage and contamination is taken into silicon. It can be removed from the substrate 1.

しかし、この酸化によって、図３（ｃ）に示したフッ酸処理によってゲート絶縁膜３がオーバーエッチングされたゲート電極端部付近にも酸化シリコン膜が形成される。その結果、図６に示したように、ゲート電極５端部付近において、のゲート電極５とシリコン基板１との間に窒素を含まない酸化シリコン膜からなる部分１０ａが形成される。このため、後の工程において熱処理を行う際に、この部分からゲート電極５中のボロンが突き抜けてチャネル領域１３に拡散しやすくなる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっているため、通常の酸化シリコン膜よりもボロンが突き抜けやすくなっている。 However, by this oxidation, a silicon oxide film is also formed in the vicinity of the end portion of the gate electrode where the gate insulating film 3 is over-etched by the hydrofluoric acid treatment shown in FIG. As a result, as shown in FIG. 6, a portion 10 a made of a silicon oxide film not containing nitrogen is formed between the gate electrode 5 and the silicon substrate 1 in the vicinity of the end of the gate electrode 5. For this reason, when heat treatment is performed in a later step, boron in the gate electrode 5 penetrates from this portion and becomes easy to diffuse into the channel region 13. In particular, the portion near the end of the gate insulating film 3 has a large influence because it is thin. Further, since the silicon oxide film 10a is a film including damage caused by etching at the time of forming the gate electrode, boron can penetrate more easily than a normal silicon oxide film.

これを防ぐため、窒素を含む雰囲気中で窒化処理を行って、酸化シリコン膜とシリコン基板１の界面付近に積極的に窒素を導入し、図３（ｄ）に示すように、酸化シリコン膜を、ボロンが拡散しにくい酸窒化膜６とする。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。 In order to prevent this, nitriding is performed in an atmosphere containing nitrogen, and nitrogen is positively introduced in the vicinity of the interface between the silicon oxide film and the silicon substrate 1, and as shown in FIG. The oxynitride film 6 is difficult to diffuse boron. In this embodiment, thermal nitriding treatment was performed in an ammonia atmosphere at 900 ° C. for 60 minutes. The thermal nitriding treatment may be performed at 800 ° C. to 950 ° C. for 10 minutes to 120 minutes.

この場合、窒素は酸化シリコン膜表面から酸化シリコン膜とシリコン基板の界面、および酸化シリコン膜とゲート電極との界面まで熱拡散し、これら界面付近で窒化反応が起こる。従って、図６に示した酸化シリコン膜１０は窒化されて窒素濃度のピークがシリコン基板との界面付近にある酸窒化シリコン膜となり、酸化シリコン膜１０ａはシリコン基板との界面付近およびゲート電極との界面付近に窒素濃度のピークを持つ酸窒化シリコン膜となる。すなわち、窒化は酸化膜とシリコンとの界面付近全体に渡って起こる。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。 In this case, nitrogen is thermally diffused from the surface of the silicon oxide film to the interface between the silicon oxide film and the silicon substrate and the interface between the silicon oxide film and the gate electrode, and a nitriding reaction occurs near these interfaces. Therefore, the silicon oxide film 10 shown in FIG. 6 is nitrided to become a silicon oxynitride film having a nitrogen concentration peak near the interface with the silicon substrate, and the silicon oxide film 10a is formed near the interface with the silicon substrate and the gate electrode. A silicon oxynitride film having a nitrogen concentration peak near the interface is formed. That is, nitriding occurs over the entire vicinity of the interface between the oxide film and silicon. The preferable range of the degree of oxynitriding (nitrogen concentration) at this time is the same as that of the gate insulating film near the center of the gate electrode.

なお、酸化シリコン膜は、その厚みが厚くなるほど窒化されにくくなって窒化処理時間が長くなり、薄くなるほど窒化されやすいが基板のダメージを取り込みにくくなる。また、ゲート絶縁膜中の不純物（本実施形態ではボロン）がゲート絶縁膜を突き抜けてチャネルに拡散したり、閾値やサブスレッショルド係数がばらつく等のトランジスタ特性が悪化したりするのを、熱窒化によって酸化シリコン膜中に窒素を導入することにより抑制するためには、酸化シリコン膜の膜厚を５ｎｍ〜３０ｎｍ程度にするのが好ましい。さらに、ゲート絶縁膜３が本実施形態よりも薄膜化されている場合には、２４の円内に示すように酸化処理によるゲート電極５両端にバーズビーク１１が生じるのを抑制するために、酸化シリコン膜１０の膜厚がゲート絶縁膜３の膜厚程度からゲート絶縁膜３の膜厚の６倍程度になるように形成するのが好ましい、さらに好ましくは、ゲート絶縁膜３の膜厚の２倍程度から４倍程度である。 Note that, as the thickness of the silicon oxide film increases, nitriding becomes difficult and the nitriding treatment time increases. As the thickness of the silicon oxide film decreases, nitriding tends to occur, but damage to the substrate is less likely to be captured. In addition, impurities in the gate insulating film (boron in this embodiment) penetrate through the gate insulating film and diffuse into the channel, and transistor characteristics such as variations in threshold and subthreshold coefficients are deteriorated by thermal nitridation. In order to suppress the introduction of nitrogen into the silicon oxide film, the thickness of the silicon oxide film is preferably about 5 nm to 30 nm. Further, when the gate insulating film 3 is made thinner than that of the present embodiment, silicon oxide is used to suppress the occurrence of bird's beaks 11 at both ends of the gate electrode 5 due to oxidation treatment as shown in the circle of 24. It is preferable to form the film 10 so that the film thickness of the film 10 is about 6 times the film thickness of the gate insulating film 3, more preferably twice the film thickness of the gate insulating film 3. About 4 times.

さらに、上記窒化処理の後に、酸窒化シリコン膜６中にフッ素を導入してもよい。例えば、アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。 Further, fluorine may be introduced into the silicon oxynitride film 6 after the nitriding treatment. For example, when heat treatment is performed in an ammonia atmosphere, not only nitrogen is introduced but also hydrogen is introduced, so that a Si—H bond is formed. This bond is very weak and easily broken, causing interface states or charge traps. Therefore, when fluorine is introduced by ion implantation or the like, the Si—H bond is cut and a stable Si—F bond is obtained, so that the reliability of the gate insulating film is improved.

次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０¹²／ｃｍ²〜１×１０¹⁴／ｃｍ²程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。 Next, using the gate electrode 5 as a mask, boron is ion-implanted under conditions of acceleration energy: 5 keV to 10 keV and dose amount: 1 × 10 ¹² / cm ² to 1 × 10 ¹⁴ / cm ² , thereby forming the LDD region 7. To do. Note that the ion implantation conditions for forming the LDD vary depending on the transistor design, and are not limited to these conditions.

次に、図３（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。 Next, as shown in FIG. 3E, an HTO film is formed on the entire silicon substrate 1 and etched back by a known etching method to form a sidewall 8 on the side wall of the gate electrode 5.

そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０¹⁴／ｃｍ²〜５×１０¹⁶／ｃｍ²の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。 Then, boron is ion-implanted under the conditions of acceleration energy: 5 keV to 25 keV and dose amount: 5 × 10 ¹⁴ / cm ^{2 to} 5 × 10 ¹⁶ / cm ^{2 using} the gate electrode 5 and the sidewall 8 as a mask, and the source / drain Impurities are introduced into the region to be the region 9 and the gate electrode 5. As a result, the region where the impurity under the gate electrode 5 is not introduced becomes the channel region 13. Note that this ion implantation condition also varies depending on the transistor design, and is not limited to this condition.

最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図３（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。 Finally, heat treatment is performed under conditions of a temperature of 850 ° C. to 900 ° C. and a time of about 10 minutes to 30 minutes to activate the impurity implantation region, and a MOS transistor as shown in FIG. At this time, since the gate insulating film 3 is a silicon oxynitride film whose boron diffusion rate is lower than that of the silicon oxide film in all portions, boron in the gate electrode 5 penetrates the gate insulating film 3 and forms a channel region. Thus, a transistor having favorable characteristics can be manufactured.

図４（ａ）に本実施形態で作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示し、図４（ｂ）に従来技術を用いて作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示す。これらの図から明らかなように、サブスレッショルド係数のばらつきは、従来技術を用いて作製したものに比べて本実施形態で作製したトランジスタの方が非常に少なく、より信頼性の高いトランジスタが得られている。さらに、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。 FIG. 4A shows the variation in subthreshold coefficient of the P-type MOS transistor fabricated in this embodiment, and FIG. 4B shows the variation in sub-threshold coefficient of the P-type MOS transistor fabricated using the conventional technique. . As is clear from these figures, the variation in subthreshold coefficient is much smaller in the transistor fabricated in this embodiment than in the transistor fabricated using the conventional technique, and a more reliable transistor can be obtained. ing. Furthermore, the manufacturing method of this embodiment only adds a thermal nitridation process after the gate electrode patterning compared to the conventional manufacturing method, and a highly reliable semiconductor device can be manufactured very easily. .

上記実施形態１および実施形態２では、Ｐ型ＭＯＳトランジスタの製造について説明したが、Ｎ型ＭＯＳトランジスタについても同様の方法により作製することができる。この場合、ｎ型単結晶シリコン基板の代わりにｐ型単結晶シリコン基板を用い、ホウ素の代わりにリンまたは砒素を用いればよい。但し、Ｎ型ＭＯＳトランジスタの場合には、ゲート絶縁膜が３ｎｍ以上の厚い膜の場合、不純物（リンや砒素等）の突き抜けは起こりにくく、本発明の効果が顕在化しにくい。しかし、今後、ゲート絶縁膜が薄膜化され、３ｎｍ以下になると不純物の突き抜けが起こりやすくなるため、本発明の効果が顕著に表れるようになってくる。 In the first embodiment and the second embodiment, the manufacture of the P-type MOS transistor has been described. However, the N-type MOS transistor can also be manufactured by the same method. In this case, a p-type single crystal silicon substrate may be used instead of the n-type single crystal silicon substrate, and phosphorus or arsenic may be used instead of boron. However, in the case of an N-type MOS transistor, when the gate insulating film is a thick film of 3 nm or more, impurities (phosphorus, arsenic, etc.) do not easily penetrate, and the effect of the present invention is not easily realized. However, in the future, when the gate insulating film is thinned and the thickness is 3 nm or less, impurities penetrate easily, so that the effect of the present invention is remarkably exhibited.

さらに、上記実施形態１および実施形態２では、ＬＤＤ構造を有するＭＯＳトランジスタの製造方法について説明したが、本発明は必ずしもＬＤＤ構造を有するＭＯＳトランジスタに限られず、例えばシングルドレイン構造のＭＯＳトランジスタや積み上げ拡散層を有するＭＯＳトランジスタ等、ＭＯＳ構造を有するものであれば何れも適用可能である。但し、ここで言うＭＯＳ構造とは、金属−酸化物−半導体という構造に限らず、導電体−絶縁体−半導体という構造も含むものとする。 Furthermore, in the first embodiment and the second embodiment, the manufacturing method of the MOS transistor having the LDD structure has been described. However, the present invention is not necessarily limited to the MOS transistor having the LDD structure. Any MOS transistor having a MOS structure such as a MOS transistor having a layer can be applied. However, the MOS structure here is not limited to a metal-oxide-semiconductor structure, but also includes a conductor-insulator-semiconductor structure.

また、上記実施形態１および実施形態２では、ゲート絶縁膜として酸窒化シリコン膜を用いた例について説明したが、これに限るものではない。 In the first and second embodiments, the example in which the silicon oxynitride film is used as the gate insulating film has been described. However, the present invention is not limited to this.

１ｎ型シリコン基板
２フィールド酸化膜（素子分離膜）
３ゲート絶縁膜（酸窒化シリコン膜）
４ポリシリコン膜
５ゲート電極
６酸窒化シリコン膜
７ＬＤＤ領域
８サイドウォール
９ソース・ドレイン領域
１０酸化シリコン膜
１１バーズビーク
１２窒化シリコン膜 1 n-type silicon substrate 2 field oxide film (element isolation film)
3 Gate insulating film (silicon oxynitride film)
4 Polysilicon film 5 Gate electrode 6 Silicon oxynitride film 7 LDD region 8 Side wall 9 Source / drain region 10 Silicon oxide film 11 Bird's beak 12 Silicon nitride film

Claims

In a method for manufacturing a semiconductor device comprising an insulated gate field effect transistor having a channel region and a source / drain region on the surface of a semiconductor substrate and having a gate electrode on the channel region with a gate insulating film interposed therebetween,
Forming a gate insulating film made of a silicon oxynitride film on a semiconductor substrate;
Depositing a polysilicon film for forming a gate electrode on the gate insulating film, patterning the polysilicon film into a gate electrode pattern by plasma etching, and exposing the gate insulating film on the semiconductor substrate; ,
Next, the exposed gate insulating film is removed using hydrofluoric acid to expose the surface of the semiconductor substrate;
Next, an oxidation process is performed in an atmosphere containing oxygen to form an oxide film on the surface of the semiconductor substrate including a portion where the gate insulating film is over-etched;
Next, nitriding is performed in an atmosphere containing nitrogen element in the composition, nitrogen is introduced into the oxide film, and the semiconductor including the end portion of the polysilicon film in which the gate insulating film is over-etched Forming an oxynitride film on the surface of the substrate;
Then, after introducing impurities into the polysilicon film and the semiconductor substrate, a heat treatment is performed to form a gate electrode and source / drain regions.

The method for manufacturing a semiconductor device according to claim 1, wherein the step of performing nitriding in an atmosphere containing nitrogen in the composition further includes a step of injecting fluorine into the region into which nitrogen has been introduced.

3. The nitriding treatment in an atmosphere containing nitrogen element in the composition is performed in an atmosphere containing at least one of nitrogen radicals, nitrogen monoxide, dinitrogen monoxide, and ammonia. The manufacturing method of the semiconductor device as described in any one of.