JP5275980B2 - 多数のパルスを使用するパルス幅駆動方法 - Google Patents

多数のパルスを使用するパルス幅駆動方法 Download PDF

Info

Publication number
JP5275980B2
JP5275980B2 JP2009513326A JP2009513326A JP5275980B2 JP 5275980 B2 JP5275980 B2 JP 5275980B2 JP 2009513326 A JP2009513326 A JP 2009513326A JP 2009513326 A JP2009513326 A JP 2009513326A JP 5275980 B2 JP5275980 B2 JP 5275980B2
Authority
JP
Japan
Prior art keywords
pulse width
frame
period
pixel
modulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009513326A
Other languages
English (en)
Other versions
JP2009540342A (ja
Inventor
ジョナサン エー． サクス
ジェイムス エル． スタンフォード
ホワード ヴィー． ゲッツ
Original Assignee
コンパウンド フォトニクス リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38802111&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5275980(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by コンパウンド フォトニクス リミティド filed Critical コンパウンド フォトニクス リミティド
Publication of JP2009540342A publication Critical patent/JP2009540342A/ja
Application granted granted Critical
Publication of JP5275980B2 publication Critical patent/JP5275980B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/02—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes by tracing or scanning a light beam on a screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Description

背景
投影ディスプレイシステムにおける液晶マイクロディスプレイの偏光回転特性（および、正味の透過光）を変調するための以前の方法は、ディスプレイに内蔵される電子機器を使用して、画素要素における電圧を直接制御する。このようなマイクロディスプレイにおいて、最も一般的に使用される型のLC（Liquid Crystal；液晶）であるネマチック液晶は、画素電圧の二乗平均平方根（Root Mean Squared; RMS）値に応答する。このようなディスプレイのグレースケール制御を実現するためには、個々の画素電圧を変調する必要がある。一般的に、この変調を実装するには、アナログまたはデジタルという２つの手法が存在する。
アナログ変調方法は、初期のマイクロディスプレイで一般的に使用されていた。しかしながら、画素サイズが小さいこと、正確なアナログ電圧の保存が難しいことから、超高密度ディスプレイに対する適合が良くなかった。この難しさにより、多くの場合、デバイス歩留りの悪化および画素不均一がもたらされる。このことから、マイクロディスプレイ産業は、ますますデジタル変調方法を使用するようになっている。
デジタル変調は、通常、パルス幅変調（Pulse Width Modulation; PWM）またはデューティ比変調（Duty Factor Modulation; DFM）の形式をとる。PWMスキームは、固定振幅および可変幅を有する電圧パルスをLCDに印加することを伴い、典型的には、可変幅はゼロから全フレーム期間の範囲であり、0からフルスケールのグレーレベルに対応する。PWMスキームは、優れたグレースケール結果をもたらすことが可能であり、本質的に単調性であり、かつLCの起動時間および停止時間と無関係である。しかしながら、実際のディスプレイシステムにおいて実装するには非常に複雑であり、極めて高いデータレートを有する相当量のシステムメモリを必要とし、また、色順次動作に使用する場合に画素において多数のデータラッチを必要とする場合がある。PWMを達成する代替方法によって、画素回路の複雑性を低減することが可能であるが、極めて高いデータレートを必要とすることになる。実際、一般的に、PWMスキームは、マイクロディスプレイにおいて使用するには難し過ぎるまたはコストがかかり過ぎるため、あまり見られない。
DFMスキームは、最もよく使用されるデジタルLC変調の形式である。DFMにおいて、グレーレベルビット毎の固定振幅電圧パルスは、LCに印加される。表示される特定のグレーレベルに応じて、典型的には、フレーム時間中に画素を駆動するためのいくつかの電圧パルスが存在する。存在するグレーレベルビットの最大半分の数のパルスが存在可能であり、個々のパルスの幅は、個々のビットの２進重み付けに対応する。その名称が示すように、DFMにおいては、全フレーム時間により分割されるパルスの全持続時間の計によって、電圧のデューティ比が決まる。このスキームに関する問題は、LCの有限立ち上がり時間および立ち下がり時間を考慮しないことにあり、具体的には、立ち上がり時間および立ち下がり時間が多くの場合相互に異なるという事実を有する。これにより、実際のRMS電圧が、電圧のみから計算される理論的なデューティ比とは異なる。より重大なことには、この誤差は、立ち上がりエッジおよび立ち下がりエッジの組の数および存在するパルスの数に依存し、誤差が、求めるグレースケールレベルの関数として大幅に変化することである。結果として、DFMスキームは、一般的に、多くのグレーレベルにおいて非単調性となり、これは深刻な問題となる。多数のスキームは、非単調性の挙動を補償するように開発されてきたが、これらのスキームのいずれもが十分に満足できるものではなく、そのほとんどがコスト、複雑性、およびデータレートに関して大幅な増加を必要とする。
参照することにより組み込まれ、かつ名称が「光アドレス式グレースケール電荷蓄積型空間光変調器」である米国仮出願第60／803,747号の共同出願は、DFM問題のいくつかを扱う。しかしながら、超高速LCスイッチング速度およびパルス照射が必要となる。多くのディスプレイシステムにおいて、超高速のLCスイッチング速度やパルス照射は可能ではない。PWMよりも複雑性が低いが、大部分のDFM駆動方法の非単調性挙動を克服し、かつ極めて高速なLC応答時間を必要としないLC駆動方法に関する必要性が存在する。
摘要
本発明の一実施形態によると、光書き込み型ライトバルブの電気光学層の複数の画素位置について、ならびに複数の連続フレームの各々において、前記フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調することを含む方法が提供される。前記方法において、前記第１および第２のパルス幅期間ならびに隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられる。ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい期間である。さらに、前記方法において、各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記複数の画素位置の各々から書き込み光を出力する。
本発明の別の実施形態によると、光書き込み型ライトバルブは、電気光学層と、前記電気光学層の画素位置を画定するバックプレーンと、光源と、メモリが組み合わされる制御器とを含む。前記光源は、前記電気光学層と光通信して配置される。前記制御器は、画素位置毎におよび複数の連続フレームの各々において、前記光源の照射に同期して電圧を印加して、フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調するように構成され、前記第１および第２のパルス幅期間ならびに隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられる。ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい。前記電気光学層は、各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記画素位置の各々から書き込み光を出力するように構成される。
本発明の別の実施形態によると、メモリ上で具現化され、かつ書き込み光を出力するために行なわれる作用を実行するためのコンピュータにより可読であるコンピュータプログラムが提供される。本実施形態において、前記動作は、光書き込み型ライトバルブの電気光学層の複数の画素位置について、ならびに複数の連続フレームの各々において適用し、前記動作は、前記フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調することであって、前記第１および第２のパルス幅期間ならびに隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられることを含む。ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい。前記動作は、各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記複数の画素位置の各々から書き込み光を出力することをさらに含む。
本発明のこれらの側面およびその他の側面について、以下に詳細に述べる。
パルスオフ期間を含む２つのパルス幅期間を示すタイミング図であり、パルスオフ期間は、２つのパルス幅期間の間に存在する。フレームの開始時にはディスプレイの液晶層はパワーオフとなっている。
図1に類似のタイミング図であるが、画素電極データが、 第１および第２のフレームにおけるある時間に、１つの行にアップロードされるタイミングを示す。
図1に類似のタイミング図であるが、さらに、４つの固有のパルス幅のみに拘束され、512：1のグレースケールを可能にするパルス幅により変調される照射パルスが示されている。
図3に類似のタイミング図であるが、照射レベル／振幅により変調される照射パルスを代替的に示す。
電気光学材料層および感光性半導体材料層を含む従来技術の光アドレス式空間光変調器に関する図である。
光アドレス式空間光変調器システムに関する簡略化ブロック図であり、デジタル変調を実行して、実質的に単調性なグレースケール応答によって特徴付けられる光出力を達成する。
本発明の例示的実施形態に従う方法のステップを概説するフロー図である。
詳細な説明
多くのディスプレイシステムにおいて、デジタル駆動方法は、アナログ駆動スキームに取って代わるものとなってきている。具体的には、液晶（LC）技術を使用するデジタルアクティブマトリクスディスプレイシステムに適用可能である新しいデジタル駆動方法が開示される。新しいデジタル駆動方法は、画素データを２つ以上のパルス幅変調パルスに符号化する。パルスは、LCのパワーオフが可能な時間に電子的に分離される。パルス分離によれば、単純なデューティ比変調DFM駆動方法では不可能な単調性の電気光学挙動が、LC立ち上がり応答時間およびLC立ち下がり応答時間に大幅な違いがある場合であっても、実現される。多重パルス幅変調（Multiple Pulse Width Modulation; MPWM）により、ディスプレイシステムの電子機器のデータレートが、単一のパルス幅変調（Pulse Width Modulation; PWM）システムに比べて大幅に減少することが可能になる。データ帯域幅をさらに減少させるために、高次の重み部分の駆動パルスではなく低次の重み部分の駆動パルスで低レベルの照射を使用してもよい。入射照射レベルの変化は、可変幅で照射をパルスすることによって、または時間において振幅を変動させることによって、あるいは両方法の組み合わせによって、達成することができる。
デジタルライトバルブ変調において、単純なパルス幅変調は最良の結果をもたらすが、一般的には実装が複雑過ぎる。デューティ比変調はより単純であるが、その従来技術の実装は好ましくない結果をもたらすことが多い。以下に、単純なパルス幅変調とほぼ同じように作動するが、難易度が中程度であるパルス幅変調に関する変形について、詳細に説明する。本発明の基礎となる重要な概念は、（単純なパルス幅変調におけるように）１つのパルスを用いる代わりに、２つの可変幅パルスで書き込みバルブを変調することにある。少なくともLC応答時間によって２つのパルスが時間的に分離される限り、その結果は、単純なPWMとほぼ同じように良好であることが可能であるが、達成するために約1／4多くのロジックおよび帯域幅を必要とするだけである。本発明の実施形態は、書き込み光を時間及び／又は振幅に関して変調することも伴ういくつかの技法を包含し、これにより、実装はさらに簡素化され、かつ性能が改善される。以下の説明から明白になるように、グレースケール情報のビット（以下において、非限定的例として10ビットが使用される）がパルス（以下において、非限定的例として２つのパルスが使用される）間で如何に分割されるか、ならびに照射が如何に制御されるかに関する可能な選択肢がいくつか存在する。
LC応答時間がフレーム期間より大幅に短い場合、フレーム時間の一部は、ディスプレイの輝度を大幅に低下させることなくLCのパワーオンおよびパワーオフに割り当て可能である。この場合、この時間を利用して、パルス間でLCが完全にパワーオフするように、２つ（またはそれ以上）のパルス幅変調パルスを分離することが可能である。パルス間でLCが完全にパワーオフすることによって、パルスの立ち上がり特徴および立ち下がり特性が重ならないため、相互に干渉しないことが保証される。これは、セルの変調に対する影響が、相互に完全に独立していることを保証するが、それは単調性グレースケール変調の必要条件である。また、（２つのパルス事例において、およびゼロを上回るグレーレベルについて）少なくとも１組および最大で２組の立ち上がり／立ち下がりエッジが常に存在するため、この変調モードによって、立ち上がりエッジおよび立ち下がりエッジにより引き起こされるデューティサイクル誤差の補正が簡単になる。これは、少なくとも１組および最大で10組ある10個のパルスの事例とは対照的である。フレームの全PWMを２つ（またはそれ以上の）パルス幅変調パルスに分割することにより、単一のパルスPWMよりも、ディスプレイシステムにおけるメモリおよびデータレートを実質的に減少させることが可能である。
一例として、10ビットグレーレベル駆動が求められていると仮定する。10個のグレーレベルビットを使用するMPWMでは、データは、５ビットの第１および第２の群に分割され、その各々は、その２つの群の間に共通の開始基準時間が設けられる。各５ビット群は、31ビットおよびフレーム期間における関連する時間に復号されうる。復号されるビットの総数は62である。しかしながら、10ビットのデータを２つに分離した５ビットデータパルスに分解すること、ならび５ビットデータパルスを２つおよび３つのパルス開始／終了時間の２つの群に分割することは、それぞれ符号化パルス開始／終了時間の数を22に、つまり５ビットデータパルス毎に11の時間点に減少させることを可能にする。これにより、ディスプレイシステムのメモリの必要性や帯域幅、ディスプレイ制御器およびディスプレイ間のデータレートが、本例において約１／３に減少する。
多重パルス幅変調パルスを使用して、メモリデータレート、システムメモリの量、および画素における回路データラッチの数を減少させることが可能である。所要の画素回路データラッチの数は、データ符号化、帯域幅を表示するディスプレイ制御器、ディスプレイフォーマット、およびその他のいくつかのシステム要件の関数である。経済的なディスプレイシステムを実現するには、１／３の減少は非常に重要である。
10ビットのデータワードが、4ビットパルスおよび6ビットパルスに分解可能であることに留意されたい。メモリの量は、２つの５ビットパルス、つまり22の符号化パルス開始／終了時間の場合と同じである。10ビットデータワードは、さらに少ないデータ（17のパルス開始／終了時間）とするために、２つの３ビットパルスおよび１つの４ビットパルスに分離可能である。しかしながら、これは、より高速のLC応答を必要とし、または全パルス時間および対応する照射を減少させ得る。同様に、10ビットデータワードは、16のパルス開始／終了時間とするために、２つの３ビットパルスおよび２つの２ビットパルスに分離可能である。さらに、10ビットデータワードは、ちょうど15のパルス開始／終了時間に対し、５つの２ビットパルスに分解可能である。上記は、多重パルスの組み合わせに関する完全なリストではなく、その他のパルスの組み合わせも可能である。
フレーム毎にパルス幅変調パルスが２つまたは３つである場合、LC応答は、単調性DFM駆動方法で必要とされるほど高速である必要がない。パルスの数の減少により、より遅いLC応答に対応可能になる。
単調性挙動に対する必要性により、パルス幅変調パルスを分離して、LCをパワーオフ可能にする必要がある。パルス幅変調パルスが２つの場合、グレースケール応答に影響する２組の立ち上がり時間および立ち下がり時間が存在する。立ち上がり時間および立ち下がり時間が異なる場合、応答は線形でないが、単調性にはなる。
図1において、タイミング図100は、表示フレーム期間内に２つのパルスを有するMPWMを描いている。照度は一定であると仮定する。表示フレーム期間101は、第１のパルス幅期間102、第２のパルス幅期間103、第１のパルスオフ期間104、および第２のパルスオフ期間105を含む。第１のパルス幅期間102および第２のパルス幅期間103の各々は、第１のパルス幅中央部106および第２のパルス幅中央部107のそれぞれを中心に符号化された５個の画素データビットを含む。パルス幅中央部の前および後のそれぞれに、復号データされた時間期間の第１の部分群および第２の部分群が存在する。データ重みは、２進重み付けされたビット領域に広がるように加算又は減算される数字と共に、最小有効ビット（Least Significant Bit; LSB）から最大有効ビット（Most Significant Bit; MSB）として本明細書に記載される。以下の左右括弧内に示されるものは相対ビット重みである。
タイミング図100において、MSBビットからLSBビット間の領域が512:1であるため、２進重みデータ時間の時間重みを描くことが不可能である。LSB（1）時間108、MSB（512）時間117、LSB+3（8）時間111、LSB+4（16）時間112、およびMSB-4（32）時間113は、第１のパルス幅中央部106に対して時間で２進重み付けされたものである。同様に、LSB+1（2）時間109、MSB-1（256）時間116、LSB+2（4）時間110、MSB-3（64）時間114、およびMSB-2（128）時間115は、第２のパルス幅中央部107に対して時間で２進重み付けされたものである。
第１のパルス幅期間102の第１の部分群において、第１のパルスは、第１のパルス幅期間102の開始またはLSB（1）時間108またはMSB（512）時間117またはパルス幅中央部106においてHighに設定される。LSB（1）ビットおよびMSB（512）の両方がHighである場合、第１のパルス期間102の開始はHighである。第１のパルス幅期間102の第２の部分群は、パルス幅中央部106またはLSB+3（8）時間111またはLSB+4（16）時間112またはMSB-4（32）時間113においてLowに設定される。第１のパルス幅期間102の終了は、LSB+3ビット、LSB+4ビット、およびMSB-4ビットが全てHighである場合に第１のパルスがLowに設定される時刻である。第２の部分群における他の非標示の期間は、LSB+3、LSB+4、およびMSB-4ビットのその他の３つのオンビット組み合わせに対応する。
第２のパルス幅期間103の第１の部分群において、第２のパルスは、第２のパルス幅期間103の開始またはLSB+1（2）時間109またはMSB-1（256）時間116またはパルス幅中央部107においてHighに設定されてもよい。LSB（1）ビットおよびMSB（512）の両方がHighである場合に、第２のパルス期間103の開始はHighに設定される。第２のパルス幅期間103の第２の部分群は、パルス幅中央部107またはLSB+2（4）時間110またはMSB-3（64）時間114またはMSB-2（128）時間115においてLowに設定される。第２のパルス幅期間103の終了は、LSB+2ビット、MSB-3ビット、およびMSB-2ビットが全てHighである場合に第２のパルスがLowに設定される時刻である。第２の部分群における他の非標示期間は、LSB+2、MSB-2、およびMSB-2ビットのその他の３つのオンビット組み合わせに対応する。
図1における、符号化された、ビット重み付けされたタイミング配置は、画素配列に対する平均データレートを低下させるように選択された。その他の可能なビット重み付けされたタイミング配置構成が多く存在することに留意されたい。
図2は、連続照射ディスプレイシステムの行電極タイミングを示す。ここで、新しい画素電極データは、１行ずつに更新される。タイミング図200は、タイミング図100が、第１のフレームの第１の行タイミング201、第１のフレームの第２の行タイミング202、第１のフレームの最終行タイミング203、第２のフレームの第１の行タイミング204、および第２のフレームの第２の行タイミング205として繰り返されている様子を示している。第１のフレームの第２の行タイミング202および第２のフレームの第２の行タイミング205は、第１のフレームの第１の行タイミング201および第２のフレームの第１の行タイミング204のそれぞれから若干遅延している。行は、画素配列における第１、第２、および最終行に対応する。第１のフレームの第１の行タイミング201に対する第１のフレームの最終の行タイミング203の遅延は、第１のフレームの第２の行タイミング202の後にいくらか遅れるように示される。
ランダム行アクセス行駆動により、フレームの開始に対する最終行タイミング203の遅延が、ほぼフレーム時間に等しくなる場合がある。なお、フレーム時間はフレーム期間206として示されている。このような遅延により、第１のフレームの最終行タイミングが、第２のフレームの第１行タイミング204に実質的に重なってしまう可能性がある。フレームレートによっては、このような過度の遅延は望ましくない。
照度が一定の10ビットグレースケールデータにおいて、MSB部分およびLSBを露光する時間の差は512対1である。これは、次のビットパルスインクリメントデータを提示する前に、LSBパルスインクリメントを提示する時間がほとんど無いことを意味する。一般的に、これは、非常に高いデータレートまたは帯域幅が依然として必要とされることを意味する。この必要性は、以下の手法によりいくらか低減される。
照度が一定で、色順次ではないシステムでは、図２に描かれる上から下への行走査と同じように、データを行画素電極に順次的に提示することができる。ランダムアクセス行アドレス指定は、ディスプレイ画素配列に対する配列データレートを低下させるのに役立つことが可能であることに留意されたい。
あるいは、画素回路が２つのデータ記憶ノードを含む場合、画素データは、"グローバルアップデート"（Grobal updating）として知られているように、全アレイ画素電極に同時に提示することができる。この特徴は、一般的に色順次動作または振幅変動照射またはパルス照射に必要である。パルス照射または振幅変動照射は、アレイデータ帯域幅の要求度を低減させるために役立つこともできる。
照射が典型的に一定である間、非常に速いLC応答を有するパルス重み付け照射により、ディスプレイ制御器およびディスプレイバックプレーンをさらに簡素化することが可能になる。図3のタイミング図300は、パルス照射を使用する10ビットの2重パルスLC駆動方法を示す。表示フレーム期間301は、第１のパルス幅期間302、第２のパルス幅期間303、第１のパルスオフ期間304、および第２のパルスオフ期間305を含む。第１のパルス幅期間302および第２のパルス幅期間303の各々は、同等の持続時間構成を有する10個の10ビットデータに復号される5データビットを含む。LSB（1）およびLSB+1（2）データビットは、データ時間308の開始、第１のパルス幅中央部を基準にして、データ時間306、307、および308に復号される。LSB+2（4）、LSB+3（8）、およびLSB+4（16）ビットは、データ時間309の終了、第１のパルス幅中央部を基準にして、データ時間309、310、311、312、313、314、および315に復号される。MSB-4（32）およびMSB-3（64）ビットは、データ時間318の開始、第２のパルス幅中央部に対して、データ時間316、317、および318に復号される。MSB-2（128）、MSB-1（256）、およびMSB（512）ビットは、データ時間319の終了、第２のパルス幅中央部を基準にしてデータ時間319、320、321、322、323、324、および325に復号される。データ時間の長さが同等であることにより、表示データレートが低下する。
照射パルスタイミング330は、４つのパルス群331、332、333、および334を含み、各々は異なるパルス幅を有する。照射レベル331、332、333、および334は、それぞれが128、32、4、および1の相対的なパルス幅を有する。時間における照射レベル331は、MSB（512）、MSB-1（256）、およびMSB-2（128）の復号されたデータ時間319、320、321、322、323、324、および325に対応する。照射レベル332は、MSB-3（64）、MSB-4（32）の復号されたデータ時間316、317、および318に対応する。照射レベル332は、第２のパルスオフ期間305にまで延びる。照射レベル333は、LSB+2（4）、LSB+3（8）、およびLSB+4（16）の復号されたデータ時間309、310、311、312、313、314、および315に対応する。照射レベル334は、LSB（1）およびLSB+1（2）データ復号時間期間306、307、および308に対応する。照射レベル334は、図示されない次のフレーム期間の第１のパルスオフ期間304まで延びる。
タイミング図300は、タイミング図100または200における時間重み付けの利用とは対照的に照射重み付けを利用することにより、データビットをフレーム期間においてより均一に拡散することによって、ディスプレイ制御器およびディスプレイ間のデータ帯域幅を大幅に減少させる。各データビットは、フレーム期間の約1／22に提示され、これは、フレーム期間の1／1024であるタイミング図100におけるLSBビット露光よりも大幅に長い時間である。
タイミング図300において、帯域幅の減少は、タイミング図100および200で必要とされるよりも高速のLC応答を必要とすることによって得られる。タイミング図300において、応答時間は、フレーム期間の1／22未満でなければならない。タイミング図100および200において、LC応答に配分される分割フレーム期間時間は、データ帯域幅トレードオフを表示するディスプレイ制御器であり、LC応答時間は、１／２フレーム期間よりも大幅に小さくなくてはならない。
タイミング図300において、データ復号および照射タイミング順序は、図示される順番である必要はない。２つの５ビット復号パルスが選択される場合、多くの異なるデータ復号ならびに照射タイミングおよび重み付け構成が可能になる。
タイミング図300は、固定または同じ持続時間のデータ時間期間（データ時間306から325）を示しているが、最大有効ビット時間期間に多くの時間を配分するように、最小有効ビットデータ時間を、照射が必要としない時間を利用することによって短くすることができる。さらに、許容可能なビット重み付け照射誤差は、ビット重みの逆数の約１／２である。従って、低位ビットになるほど短いLC応答時間が使用され、高位ビットになるほど長いLC応答時間が使用されうる。これらの技法は、より遅いLC応答を許容しうる。
照射タイミング330におけるパルスの輝度領域は128対1である。照射タイミング330における第１のパルスの開始において積算期間が始まる光アドレス式空間光変調器OASLMの使用により、パルス輝度範囲は128:1から約25:1に低下しうる。OASLM積算特性は、読み出しバルブフレーム期間の始めに提示されるデータを重み付けすることによって、所要のパルス輝度領域を低下させる。20個の照射パルスの各々は、OASLM積算効果により、異なるパルス幅または振幅を有する。
照射シーケンス330は、最小有効ビットの持続時間が短く、最大有効ビットの持続時間が長い照射パルスを示す。重み付けがされたパルス持続時間の代わりに、照射の振幅を変更してもよい。図4において、タイミング図400は、振幅が変動する照射を用いた10ビットの２重パルスLC駆動方法を示す。表示フレーム期間401は、第１のパルス幅期間402、第２のパルス幅期間403、第１のパルスオフ期間404、および第２のパルスオフ期間405を含む。第１のパルス幅期間402および第２のパルス幅期間403の各々は、５個のデータビットを含み、それぞれ10ビットのデータおよび10個の同じ持続時間構成に復号される。LSB（1）およびLSB+1（2）データビットは、データ時間408の開始、第１のパルス幅中央部を基準にして、データ時間406、407、および408に復号される。LSB+2（4）、LSB+3（8）、およびLSB+4（16）ビットは、データ時間409の終了、第１のパルス幅中央部を基準にして、データ時間409、410、411、412、413、414、および415に復号される。MSB-4（32）およびMSB-3（64）ビットは、データ時間418の開始、第２のパルス幅中央部に対して、データ時間416、417、および418に復号される。MSB-2（128）、MSB-1（256）、およびMSB（512）ビットは、データ時間419の終了、第２のパルス幅中央部を基準にして、データ時間419、420、421、422、423、424、および425に復号される。データ時間長さが同等であることにより、表示データ帯域幅が低下する。
照射パルスタイミング430は、４つの異なる照射振幅レベル431、432、433、および434を含む。照射レベル431、432、433、および434は、それぞれが128、32、4、および1の相対振幅を有する。時間における照射レベル431は、MSB（512）、MSB-1（256）、およびMSB-2（128）の復号されたデータ時間419、420、421、422、423、424、および425に対応する。照射レベル432は、MSB-3（64）、MSB-4（32）の復号されたデータ時間416、417、および418に対応する。照射レベル432は、第２のパルスオフ期間405にまで延長する。照射レベル433は、LSB+2（4）、LSB+3（8）、およびLSB+4（16）の復号されたデータ時間409、410、411、412、413、414、および415に対応する。照射レベル434は、LSB（1）およびLSB+1（2）のデータ復号時間期間406、407、および408に対応する。照射レベル434は、図示されない次のフレーム期間の第１のパルスオフ期間まで延長する。
振幅が変動する照射方式を使用する一つの明白な利点は、LC応答時間が、パルス照射の使用で必要とされるほど高速である必要がない。しかしながら、LC応答は、一定照射よりも高速である必要がある。一方、この駆動方法のアレイデータレートは可能な限り低く抑えられる。
ディスプレイドライバが、アレイの画素を別の外部信号によって同時にパワーオフするように設計される場合、２つのパルス幅変調パルス間でLCをパワーオフするのに必要なデータは、復号段階からなくすることが可能である。この特徴により、メモリおよびアレイに対する平均データレートをさらに10％低下させることが可能になりうる。
実施形態は、有機発光ダイオード（Organic Light Emitting Diode; OLED）または恐らくはデジタルマイクロミラーデバイス（Digital Micromirror Device; DMD）等の、パワーオンおよびパワーオフ時間に差異を有するその他のディスプレイでバイスに適用可能である。ディスプレイに加えて、データレートおよびメモリシステムの簡素化は、プリンタシステムにも重要でありうる。MPWMはその他の用途でも有用でありうる。
前述の通り、本明細書に詳述される手法は、光アドレス式空間光変調器OASLMのアドレスに使用するのに特に有利である。図5は、現在入手可能な反射型OASLM10に関する図であり、このOASLM10は、本明細書に組み込まれる参考文献の「光アドレス式グレースケール電荷蓄電式空間光変調器」米国仮出願第60/803,747において詳述されている。OASLM10は、電気光学材料（例えば、液晶）層12と、半導体材料から通常作製される光受容層14と含む。この例における半導体材料は、可視波長範囲（400nm〜700nm）の光を吸収する多種多様の材料から選択されており、例えば、非晶質ケイ素、非晶質炭化ケイ素、単結晶Bi12SiO20、ケイ素、GaAs、ZnS、およびCdSが挙げられる。液晶層12および感光性層14は、それぞれの基板20および22上に支持される光透過性電極16および18間に配置される。可視出力光（読み出し光）は、誘電体反射鏡24に反射する。透過モードにおいては、書き込み光と読み出し光の両方が基板20を通過し、誘電体反射鏡24は存在せず、光受容層14は、書き込み光を吸収して読み出し光を通過させなければならない。
上に詳述されるようなフレームおよびパルス幅期間に変調される画素データは、書き込み光として使用されてもよい。この書き込み光によって、グレースケール変調画像がOASLM10に書き込まれ、その後読み出し光によって読み出される。
本明細書に組み込まれる参考文献である米国仮出願第60/803,747号に詳述されるシステム全体内で、フレームおよびパルス幅期間を使用するシステム全体に関するより具体的な実施形態が図6に示される。この図はOASLMシステム600の簡略化ブロック図である。このシステムは、デジタル変調を実行し、実質的に単調性なグレースケール応答によって特徴付けられる光出力を達成する。OASLMシステム600は、書き込み光路602および読み出し光路604を画定する。書き込み光路602は、画像画定ビームがそれに沿って伝播する部分を含む。UV LED605は、パルスUV書き込み光ビーム源を提供する。UV LED605から発光されるパルスUVビームは、トンネル積分器606、中継レンズ群608、および偏向ビーム分割器610を通って伝播し、LCOSマイクロディスプレイデバイス612の画像縦横比に一致する均一で長方形の照射を提供する。照射のp偏光は、偏光ビーム分割器610を通過する。照射のs偏光は、偏光ビーム分割器610によってLCOSデバイス612上に反射する。光制御信号は、制御器614によってUV LED605に提供される。
制御器614によってLCOSデバイス612に配信される画像データに応答して、LCOSデバイス612は、原色（RGB）の選択色成分にUV書き込み光パターンを提供する。LCOSデバイス612から後方反射された変調照射は、偏光ビーム分割器に後方伝播する。反射された変調照射のp偏光は、偏光ビーム分割器を通過し、撮像レンズ640によって撮像され、OASLM644における入射のための傾斜型ダイクロイックミラー642に反射する。OASLM644は、図5に記載されるタイプまたはそれに類似するタイプ、ならびに国際出願第PCT/US2005/018305号の図1〜3、4A、および4Bに見られるタイプであることが好ましい。OASLM644の光導電層における変調入射光により、その液晶層において電圧を生成する。この電圧により、関連のUV書き込み入射光ビームの積算強度に対応するダイレクタフィールド配向が引き起こされる。制御器614は、電圧信号をOASLM644に提供し、UV書き込み光の入射との適切なタイミング関係で液晶電圧を生成可能にする。
読み出し光路604は、ランダムに偏光される白色光を発光するアークランプ646を含む。白色光は、フライズアイ小型レンズ配列650および652のアセンブリと一体的に形成される偏光変換器（Polarization Converter ）648を通って伝播し、その後、集束レンズ654およびリニアに偏光子656を通って、読み出しバルブOASLM644の画像縦横比と一致する均一で長方形の照射形態で、リニアに偏光した光を提供する。傾斜型ダイクロイックミラー642は、白色光を選択原色光源成分に分離し、フィールドレンズ（図示せず）を通って読み出しバルブOASLM644にこれらを誘導する。UV書き込み光ビームに画定される画像に応じて、色光成分は、読み出しバルブOASLM644に近接する分析器658を透過するか、または分析器658によって吸収され、結果として、対応する色画像内容の強度変調がもたらされる。読み出しバルブOASLM644を通って伝播する変調光ビームは、投影レンズ660を通って誘導され、ディスプレイ画面（図示せず）に投影するために色画像を生成する。
制御器614は、画像プレーンデータ、UV LED605からのパルス発光のタイミング、および読み出しバルブOASLM644のアナログ変調制御に応じて、LCOSデバイス612のデジタル変調を調整して、実質的に単調性なグレースケール応答を有する可視アナログ変調出力照射を生成する。語句の「実質的に単調性な」は、単調性なグレーレベル応答が存在すること、またはほぼ存在することを意味するように使用する。デジタル駆動方法により、8ビット画素データをテーブルルックアップで使用して、10ビットのデータを生成する。追加の2ビットのデータを使用して、液晶の非線形電気光学特性等の種々の非線形性を説明する。例えば、10ビットのデータ転送機能が、8個の最大有効ビットについて単調性であることが視覚的に許容可能であってもよい。しかしながら、これらの10ビットの画素データは達成され、上に詳述されるように、フレームにおいてマッピングおよび変調される。
OASLMにおいて、光受容体／液晶アセンブリにおける電圧は、各フレームの終了時に極性を反転する。電圧極性反転が発生すると、液晶に蓄積する積算電荷が中和されることによって、液晶層における前の光誘起電圧が除去される。したがって、液晶電圧積分は、各フレームの始めに再びゼロから開始する。ゆえに、光受容体における電荷の蓄積により生成された電圧は、生成時からフレームの終了時まで液晶層のみに影響を与える。フレームの始めに生成された電圧は、フレームの終了付近に生成されたものよりも実質的に大きく重み付けされる。
ここで、上に詳述されるパルス幅／振幅駆動方法の教示は、OASLMのLCにおける積算と関連する。ビットが変調されるフレーム構造は、OASLMのLCの順々な積算のビット重みを変更しない。フレーム構造の重要な利点は、LCoS／書き込みバルブの電気光学層における立ち上がり時間および立ち下がり時間を考慮して、書き込みバルブからのより正確な応答を可能にすることにある。パルス幅／振幅を駆動するフレーム構造は、フレーム時間によるビット重みと共に使用する必要がないが、これは特に相乗的な一実施形態である。
フレーム構造化の手法が図7にまとめられている。この手法は、ビデオその他のデジタル的にリフレッシュされる表示における、個々の画素位置ならびに複数の連続したフレームの各々に対して適用される。ブロック702では、例えば図１に描かれるように、第１のパルスオフ期間がフレームに設けられる。ある組の画素データビットのいくつかは、第１のパルス幅期間における実際のパルス開始時間およびパワーオフ時間を検知するために復号される（上の例では５つのビットが選択され、その５ビットがフレームの２つのパルス幅期間の各々に変調されている）。これらの復号されたビットは、ブロック704において、同一フレームの第１のパルス幅期間に変調される。ここで、第１のパルス幅期間は、時間軸上で第１のパルスオフ期間と隣接する。次に、ブロック706において、第２のパルスオフ期間が第１のパルス幅期間に隣接して設けられ、ブロック708において、ブロック704の処理と同じように、その他の組の画素データビットを第２の期間に変調する。第２のパルス幅期間は、フレームの終了によって終了する。データが変調される期間が、フレームにおいて移動してもよいことは明らかであり、フレームがデータ期間で開始し、パルスオフ期間で終わるようにしてもよい。上の例ではわかりやすくするために期間が２つの場合について詳細に説明されたが、期間（データ期間およびパルスオフ期間）が２つ以上であってもよく、上の例は限定の目的で説明されたものではない。
留意すべき点は、ブロック702および704におけるパルスオフ期間を、LCoSの電気光学（LC）層の画素位置に印加される電圧をゼロにすることによって設定する必要はないことである。代わりに、パルスオフ期間の持続時間に、その電気光学層の閾値駆動電圧直下の非ゼロ値にその電圧を下げることによって、電圧を正確にゼロにするよりも改善された速度でLC層が応答可能になり、また、適切な動作のためのLC駆動電子機器における十分な効果的な電圧変動も提供される。
この時点で、LCoSの画素位置の画素データの組の全体が、フレームの両パルス幅期間に跨って変調され、同様に変調された光源でLCoSの電気光学層を同期的に照射した後に、ブロック710において、OASLMのLC等の読み出しバルブの光応答層の画素位置に書き込み光を出力する。ビットが変調され、LCoSが光源によって照射される際に書き込み光を出力するため、ブロック710は、ブロック704および708において連続的であり、これらの後半２つのブロックが完了した後の一括出力ではないことに留意されたい。次に、ブロック712において、読み出しバルブが読み出され（これもフレームにおいて連続的）、読み出しバルブの画素位置に対応するディスプレイ画面画素は、画素データビットにより書き込みバルブにおいて元々変調されたグレースケール応答を提示する。OASLM読み出しバルブまたはマイクロディスプレイそれ自体は、前述のとおりフレーム間で極性を反転（一瞬「パワーオフ」）するが、これは、一般的に、本質的に平均化された光レベルとして表示するOASLMのLCの典型的な応答時間内にはない。フレーム内のパルスオフ期間中に、ディスプレイ画面は、電圧ならびに第１のパルス幅期間中に達成する変調値を維持する。従って、単一のフレーム中に、ディスプレイ画面は、可変グレースケールレベルに照射されるが、あるフレームから次のフレームへの遷移は、観察者に明らかではない。
上に詳述されるように、各フレーム期間のビットは、ビット群にさらに解析されてもよい。ここでビット群の各ビットは、同一のビット群内の１つおきのビットとして同一のパルス幅または照射レベルで変調される。これは、ブロック714および716における破線矢印によって示され、例における10ビットが４つのみのパルス幅（図3）または照射レベル（図4）によって変調された技法である。また、これらの図面に関して詳述したように、フレームの単一期間の異なるビット群において、異なる数のビット（例えば、2および3）が存在してもよく、また、さらに同数のビット（例えば、5）がフレームの２つの異なる期間に変調されてもよい。図1に示されるように、フレーム全体の最大有効ビットおよび最小有効ビットの両方が、フレームの同一のパルス幅期間の同一の部分群／ビット群内にあってもよい。あるいは、図3〜4において、第１の期間における全ビットは、第２の期間のいずれのビットよりも重要であってもよい。一部の変調ビットが、その他の重要度が低いビットよりもその持続時間の多くを占有するようにPWMが使用されてもよいが、ビットの各々は、全ビットにおいて一定であるフレームの持続時間に変調されてもよい。
本発明の実施形態は、図示される制御器614等のデータプロセッサにより実行可能なコンピュータソフトウェアまたはハードウェア回路、あるいはソフトウェアおよびハードウェア回路の組み合わせによって実装されてもよい。さらに、この点において、図7の論理フロー図の種々のブロックが、プログラムステップ、または相互接続論理回路、ブロックおよび機能、あるいはプログラムステップおよび論理回路、ブロック、および特定タスクを実行するための機能の組み合わせを表してもよいことに留意されたい。
明らかに、これらの一般的な教示は、本概念における合理的な変形を含むように解釈されたい。この合理的な変形には、本明細書で示される一般的な概念に従う解析の異なる方式、ならびにフレームの異なる区画にビットを割り当てる異なる方式を含む。いくつかの変形について開示されたが、この開示は、本発明の限度を含むものではなく、当業者に対する発明概念の教示を含むものである。フレームによって変調される異なる数のグレースケールビット、フレーム内のパルス幅期間の異なる区画、同一フレーム内の異なる長さのパルスオフ期間、パルス幅期間内の異なる重みレベル／部分群、およびその他の変形は、特定の例によって本明細書に詳述されていないが、依然としてこれらの教示の範囲内にあることが明らかである。特定の実施形態の内容において記載されているが、これらの教示に対する多数の修正および種々の変更が発生してもよいことが当業者には明白であるだろう。上記の本発明の範囲および精神を逸脱することなく、または以下の請求項の範囲から、特定の修正および変化を加えてもよい。

Claims (32)

  1. 光書き込み型ライトバルブの電気光学層の複数の画素位置について、また複数の連続するフレームに亘って、
    ・ 前記フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調することであって、前記第１および第２のパルス幅期間ならびに隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられ、ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい、前記変調することと、
    ・ 各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記複数の画素位置の各々から書き込み光を出力することと、
    を含む、方法。
  2. 前記１組の画素データビットを変調することは、光源の照射に同期して電圧を印加することを含む、請求項１に記載の方法。
  3. 前記光源の照射に同期して前記電圧を印加することは、前記画素データビット毎に、前記電気光学層のバックプレーンにおける画素位置に電圧を印加することと、該電圧が印加されている間、時間および振幅のうちの少なくとも１つによって変調された前記光源で前記画素位置を照射することとを含む、請求項２に記載の方法。
  4. 前記画素位置に印加される前記電圧は、前記パルスオフ期間の持続時間の間、前記電気光学層の作動電圧閾値未満の値に調整される、請求項３に記載の方法。
  5. 前記応答時間は、前記電気光学層に印加されるパルス間の電圧立ち下がり時間と立ち上がり時間との重なりを含まない、請求項１から４のいずれかに記載の方法。
  6. 前記フレームの前記第１および第２のパルス幅期間の長さが等しくない、請求項１に記載の方法。
  7. 個々のフレームについて、前記１組の前記画素データビットの各々は、次のように、互いに離れて位置する前記第１および第２のパルス幅期間に変調される、請求項１から４のいずれかに記載の方法。
    ・ 前記第１のパルス幅期間の少なくとも２つの異なる位置が、第１のビット重みを表し、
    ・ 前記第１のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第１のビット重み未満の第２のビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つの異なる位置が、前記第２のビット重み未満の第３ビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第３のビット重み未満の第４のビット重みを表す。
  8. 個々のフレームについて、前記第１および第２のパルス幅期間の各々は、その間に前記画素ビットの一つが変調される、等しい持続時間のデータ時間に分割される、請求項１から４のいずれかに記載の方法。
  9. 個々のフレームについて、前記第１のパルス幅期間に変調される各画素データビットは、前記フレームの前記第２のパルス幅期間に変調されるいずれの画素データビットよりも上位のビットを表す、請求項１から４のいずれかに記載の方法。
  10. フレーム毎に、前記１組の画素データビットは、１組のグレースケールビットを含み、前記出力書き込み光は、単調性グレースケール応答である、請求項１から４のいずれかに記載の方法。
  11. 書き込み光を出力することは、光読み出しバルブの光応答層に前記出力書き込み光を誘導することと、ディスプレイ画面の画素を全体的に同時に更新することによって、前記光応答層を前記ディスプレイ画面に読み出すことと、をさらに含む、請求項１から４のいずれかに記載の方法。
  12. 電気光学層と、
    前記電気光学層の画素位置を画定するバックプレーンと、
    前記電気光学層と光学的に接続される光源と、
    メモリが組み合わされる制御器であって、画素位置毎におよび複数の連続フレームの各々において、前記光源の照射に同期して電圧を印加して、フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調するように構成される制御器と、
    を、備える光書き込み型ライトバルブであって、
    前記第１および第２のパルス幅期間および隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられ、ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい期間であり、
    前記電気光学層は、各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記画素位置の各々から書き込み光を出力するように構成される、
    光書き込み型ライトバルブ。
  13. 前記制御器は、前記画素データビット毎に、前記電気光学層のバックプレーンにおける画素位置に電圧を印加すると共に、該電圧が印加されている間、時間および振幅のうちの少なくとも１つによって変調された前記光源で前記画素位置を照射することによって、前記光源の照射に同期して前記電圧を印加するように構成される、請求項１２に記載の光書き込み型ライトバルブ。
  14. 前記制御器は、前記画素位置に印加される前記電圧を、前記パルスオフ期間の持続時間の間、前記電気光学層の作動電圧閾値未満の値に調整するように構成される、請求項１３に記載の光書き込み型ライトバルブ。
  15. 前記応答時間は、前記電気光学層に印加されるパルス間の電圧立ち下がり時間と立ち上がり時間との重なりを含まない、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  16. 前記フレームの前記第１および第２のパルス幅期間の長さが等しくない、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  17. 個々のフレームについて、前記１組の前記画素データビットの各々は、次のように、互いに離れて位置する前記第１および第２のパルス幅期間に変調される、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
    ・ 前記第１のパルス幅期間の少なくとも２つの異なる位置が、第１のビット重みを表し、
    ・ 前記第１のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第１のビット重み未満の第２のビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つの異なる位置が、前記第２のビット重み未満の第３ビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第３のビット重み未満の第４のビット重みを表す。
  18. 個々のフレームについて、前記第１および第２のパルス幅期間の各々は、その間に前記画素ビットの一つが変調される、等しい持続時間のデータ時間に分割される、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  19. 個々のフレームについて、前記第１のパルス幅期間に変調される各画素データビットは、前記フレームの前記第２のパルス幅期間に変調されるいずれの画素データビットよりも上位のビットを表す、
    請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  20. フレーム毎に、前記１組の画素データビットは１組のグレースケールビットを備え、前記出力書き込み光は単調性グレースケール応答である、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  21. 前記出力書き込み光と光学的に接続される光読み出しバルブの光応答層と、
    前記光応答層に光学的に接続されるディスプレイ画面であって、前記ディスプレイ画面の画素を全体的に同時に更新するように構成されるディスプレイ画面と、
    をさらに備える、請求項１２から１４のいずれかに記載の光書き込み型ライトバルブ。
  22. メモリに具現化され、書き込み光を出力するための動作を実行するための、コンピュータ可読のコンピュータプログラムであって、前記動作は、光書き込み型ライトバルブの電気光学層の複数の画素位置について、並びに複数の連続フレームの各々において、
    前記フレームの第１および第２のパルス幅期間に跨って１組の画素データビットを変調することであって、前記第１および第２のパルス幅期間ならびに隣接するフレームのパルス幅期間はパルスオフ期間によって互いに隔てられ、ただし前記パルスオフ期間は、前記電気光学層の応答時間であって何のビットも変調されない応答時間に少なくとも等しい、前記変調することと、
    各フレームにおいてそれぞれ、該フレームにおいて前記変調された画素データビットに従い、前記複数の画素位置の各々から書き込み光を出力することと、
    を備える、コンピュータプログラム。
  23. 前記１組の画素データビットを変調することは、光源の照射に同期して電圧を印加することを含む、請求項２２に記載のコンピュータプログラム。
  24. 前記光源の照射に同期して前記電圧を印加することは、前記画素データビット毎に、前記電気光学層のバックプレーンにおける画素位置に電圧を印加すると共に、該電圧が印加されている間、時間および振幅のうちの少なくとも１つによって変調された前記光源で前記画素位置を照射することを含む、請求項２３に記載のコンピュータプログラム。
  25. 前記画素位置に印加される前記電圧は、前記パルスオフ期間の持続時間の間、前記電気光学層の作動電圧閾値未満の値に調整される、請求項２４に記載のコンピュータプログラム。
  26. 前記応答時間は、前記電気光学層に印加されるパルス間の電圧立ち下がり時間と立ち上がり時間との重なりを含まない、請求項２２から２５のいずれかに記載のコンピュータプログラム。
  27. 前記フレームの前記第１および第２のパルス幅期間の長さが等しくない、請求項２２から２５のいずれかに記載のコンピュータプログラム。
  28. 個々のフレームについて、前記１組の前記画素データビットの各々は、次のように、互いに離れて位置する前記第１および第２のパルス幅期間に変調される、請求項２２から２５のいずれかに記載のコンピュータプログラム。
    ・ 前記第１のパルス幅期間の少なくとも２つの異なる位置が、第１のビット重みを表し、
    ・ 前記第１のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第１のビット重み未満の第２のビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つの異なる位置が、前記第２のビット重み未満の第３ビット重みを表し、
    ・ 前記第２のパルス幅期間の少なくとも２つのその他の異なる位置が、前記第３のビット重み未満の第４のビット重みを表す。
  29. 個々のフレームについて、前記第１および第２のパルス幅期間の各々は、、その間に前記画素ビットの各々が変調される、等しい持続時間のデータ時間に分割される、請求項２２から２５のいずれかに記載のコンピュータプログラム。
  30. 個々のフレームについて、前記第１のパルス幅期間に変調される各画素データビットは、前記フレームの前記第２のパルス幅期間に変調されるいずれの画素データビットよりも上位のビットを表す、
    請求項２２から２５のいずれかに記載のコンピュータプログラム。
  31. フレーム毎に、前記１組の画素データビットは１組のグレースケールビットを備え、前記出力書き込み光は単調性グレースケール応答である、請求項２２から２５のいずれかに記載のコンピュータプログラム。
  32. 書き込み光を出力することは、光読み出しバルブの光応答層に前記出力書き込み光を誘導することと、ディスプレイ画面の画素を全体的に同時に更新することによって、前記光応答層を前記ディスプレイ画面に読み出すことと、をさらに備える、請求項２２から２５のいずれかに記載のコンピュータプログラム。
JP2009513326A 2006-06-02 2007-06-01 多数のパルスを使用するパルス幅駆動方法 Active JP5275980B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80375206P 2006-06-02 2006-06-02
US60/803,752 2006-06-02
PCT/US2007/013069 WO2007143171A2 (en) 2006-06-02 2007-06-01 Pulse width driving method using multiple pulse

Publications (2)

Publication Number Publication Date
JP2009540342A JP2009540342A (ja) 2009-11-19
JP5275980B2 true JP5275980B2 (ja) 2013-08-28

Family

ID=38802111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513326A Active JP5275980B2 (ja) 2006-06-02 2007-06-01 多数のパルスを使用するパルス幅駆動方法

Country Status (17)

Country Link
US (1) US8013820B2 (ja)
EP (2) EP2033076B1 (ja)
JP (1) JP5275980B2 (ja)
KR (1) KR101413127B1 (ja)
CN (1) CN101495948B (ja)
AU (1) AU2007254834B2 (ja)
BR (1) BRPI0712687C8 (ja)
CA (1) CA2655097C (ja)
DK (1) DK2033076T3 (ja)
ES (1) ES2459342T3 (ja)
HK (1) HK1133315A1 (ja)
IL (1) IL195621A (ja)
MY (1) MY149552A (ja)
PL (1) PL2033076T3 (ja)
RU (1) RU2445662C2 (ja)
TW (1) TWI435305B (ja)
WO (1) WO2007143171A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749463B2 (en) 2007-01-19 2014-06-10 Hamamatsu Photonics K.K. Phase-modulating apparatus
US7956831B2 (en) * 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
JP2010054989A (ja) * 2008-08-29 2010-03-11 Mitsubishi Electric Corp 階調制御方法および表示装置
CN101776836B (zh) * 2009-12-28 2013-08-07 武汉全真光电科技有限公司 投影显示系统及桌面计算机
KR101850994B1 (ko) * 2011-11-18 2018-04-23 삼성디스플레이 주식회사 표시 장치의 휘도 조절 방법 및 이를 이용한 표시 장치
RU2590894C2 (ru) * 2012-04-05 2016-07-10 Абб Аг Система управления осветительной установкой
CN102892236B (zh) * 2012-10-16 2015-01-07 深圳市天微电子有限公司 Led驱动方法及驱动电路
CN103606362A (zh) * 2013-11-27 2014-02-26 深圳市长江力伟股份有限公司 液晶显示器的数字脉宽调制灰度的方法及液晶显示器
EP3522522B1 (en) * 2014-03-03 2020-04-29 Photoneo S.R.O Methods and apparatus for superpixel modulation
AU2016231931B2 (en) * 2015-03-18 2021-11-25 Bae Systems Plc Digital display
JP6589360B2 (ja) * 2015-05-01 2019-10-16 株式会社Ｊｖｃケンウッド 表示装置および表示装置の駆動方法
CN105430804A (zh) * 2015-12-20 2016-03-23 合肥艾斯克光电科技有限责任公司 一种led驱动方法
US10923016B2 (en) 2016-09-19 2021-02-16 Apple Inc. Controlling emission rates in digital displays
WO2018192661A1 (en) * 2017-04-20 2018-10-25 Huawei Technologies Co., Ltd. System, apparatus and method for displaying image data
KR20200019179A (ko) * 2017-06-22 2020-02-21 컴파운드 포토닉스 유.에스. 코퍼레이션 디스플레이 장치를 구동하는 시스템 및 방법
CN107909976B (zh) * 2017-11-22 2020-01-31 深圳市华星光电技术有限公司 显示驱动方法及装置
US10861380B2 (en) * 2018-05-14 2020-12-08 Facebook Technologies, Llc Display systems with hybrid emitter circuits
CN112470464B (zh) * 2018-07-23 2023-11-28 奇跃公司 场顺序显示器中的场内子码时序
TWI671732B (zh) * 2018-08-07 2019-09-11 緯創資通股份有限公司 亮度調整方法及其相關驅動裝置
US11527209B2 (en) 2020-03-31 2022-12-13 Apple Inc. Dual-memory driving of an electronic display

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140448A (en) 1990-10-24 1992-08-18 Greyhawk Systems, Inc. Apparatus for and method of operation of smectic liquid crystal light valve having scattering centers
JP3071999B2 (ja) * 1994-07-13 2000-07-31 シャープ株式会社 反射型液晶プロジェクター
US5757348A (en) * 1994-12-22 1998-05-26 Displaytech, Inc. Active matrix liquid crystal image generator with hybrid writing scheme
US7253794B2 (en) 1995-01-31 2007-08-07 Acacia Patent Acquisition Corporation Display apparatus and method
DE69736533T2 (de) * 1996-01-12 2007-05-03 Kabushiki Kaisha Topcon Vorrichtung und Verfahren zur Erzeugung eines Laserstrahls
JP3692495B2 (ja) * 1996-01-12 2005-09-07 株式会社トプコン レーザ照準装置及びレーザー発光方法
JP3840746B2 (ja) * 1997-07-02 2006-11-01 ソニー株式会社 画像表示装置及び画像表示方法
US6798550B1 (en) * 1999-11-18 2004-09-28 Corning Applied Technologies Corporation Spatial light modulator
JP2001184031A (ja) * 1999-12-27 2001-07-06 Citizen Watch Co Ltd 液晶表示装置
US7209129B2 (en) * 2001-06-13 2007-04-24 Kawasaki Microelectronics, Inc. Method and apparatus for driving passive matrix liquid crystal
US6621615B2 (en) * 2001-07-25 2003-09-16 Eastman Kodak Company Method and system for image display
US6985164B2 (en) * 2001-11-21 2006-01-10 Silicon Display Incorporated Method and system for driving a pixel
US6967759B2 (en) 2001-12-31 2005-11-22 Texas Instruments Incorporated Pulse width modulation sequence generation
CN100396105C (zh) 2002-08-13 2008-06-18 汤姆森许可贸易公司 操作具有混合编码的脉冲宽度调制显示系统的方法
US6781737B2 (en) * 2002-08-13 2004-08-24 Thomson Licensing S.A. Pulse width modulated display with hybrid coding
US20040046705A1 (en) * 2002-09-20 2004-03-11 Minolta Co., Ltd. Liquid crystal display apparatus
GB0307923D0 (en) * 2003-04-05 2003-05-14 Holographic Imaging Llc Spatial light modulator imaging system
US7453478B2 (en) 2004-07-29 2008-11-18 Hewlett-Packard Development Company, L.P. Address generation in a light modulator
US20060066645A1 (en) * 2004-09-24 2006-03-30 Ng Sunny Y Method and apparatus for providing a pulse width modulation sequence in a liquid crystal display

Also Published As

Publication number Publication date
KR101413127B1 (ko) 2014-07-01
AU2007254834B2 (en) 2011-10-27
EP2033076A4 (en) 2010-04-21
BRPI0712687C8 (pt) 2019-09-10
JP2009540342A (ja) 2009-11-19
WO2007143171A3 (en) 2008-12-04
EP2033076A2 (en) 2009-03-11
MY149552A (en) 2013-09-13
ES2459342T3 (es) 2014-05-09
IL195621A (en) 2014-03-31
US8013820B2 (en) 2011-09-06
BRPI0712687B1 (pt) 2019-05-28
AU2007254834A1 (en) 2007-12-13
CN101495948A (zh) 2009-07-29
BRPI0712687B8 (pt) 2019-08-27
PL2033076T3 (pl) 2014-09-30
KR20090031381A (ko) 2009-03-25
TW200807389A (en) 2008-02-01
HK1133315A1 (en) 2010-03-19
BRPI0712687A2 (pt) 2012-07-17
DK2033076T3 (da) 2014-05-26
EP2033076B1 (en) 2014-02-26
RU2008151937A (ru) 2010-07-20
US20070296663A1 (en) 2007-12-27
WO2007143171A2 (en) 2007-12-13
CN101495948B (zh) 2012-02-01
EP2515208A3 (en) 2013-01-16
EP2515208A2 (en) 2012-10-24
CA2655097C (en) 2016-03-22
TWI435305B (zh) 2014-04-21
RU2445662C2 (ru) 2012-03-20
CA2655097A1 (en) 2007-12-13
IL195621A0 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
JP5275980B2 (ja) 多数のパルスを使用するパルス幅駆動方法
JP6073996B2 (ja) 光アドレス式グレースケール電荷蓄積型空間光変調器を備えた画像システム
US6037922A (en) Optical modulation or image display system
US6133894A (en) Driving method for optical apparatus
WO2008013961A2 (en) Control system for micromirror device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120612

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350