JP5274462B2 - Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method - Google Patents

Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method Download PDF

Info

Publication number
JP5274462B2
JP5274462B2 JP2009525299A JP2009525299A JP5274462B2 JP 5274462 B2 JP5274462 B2 JP 5274462B2 JP 2009525299 A JP2009525299 A JP 2009525299A JP 2009525299 A JP2009525299 A JP 2009525299A JP 5274462 B2 JP5274462 B2 JP 5274462B2
Authority
JP
Japan
Prior art keywords
substrate
ceramic
glass
functional
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009525299A
Other languages
Japanese (ja)
Other versions
JPWO2009016862A1 (en
Inventor
敏彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009525299A priority Critical patent/JP5274462B2/en
Publication of JPWO2009016862A1 publication Critical patent/JPWO2009016862A1/en
Application granted granted Critical
Publication of JP5274462B2 publication Critical patent/JP5274462B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349Creating layers of material on a substrate
    • B81C1/00357Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/04Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass
    • C04B37/042Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass in a direct manner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019Bonding or gluing multiple substrate layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Products (AREA)
  • Micromachines (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、機能素子が設けられる基板とガラスセラミックスからなる基板とが接合された複合基板、およびその複合基板を用いた機能デバイス、並びに複合基板および機能デバイスの製造方法に関する。   The present invention relates to a composite substrate in which a substrate on which a functional element is provided and a substrate made of glass ceramics are bonded, a functional device using the composite substrate, and a composite substrate and a method for manufacturing the functional device.

シリコン(Si)等の半導体材料からなる半導体基板は、種々の電子機器において、幅広く用いられている。しかし、半導体基板は、電気的な絶縁性が低いことから、リーク電流の発生および高周波特性の低下等の問題があり、ガラスまたはセラミックス等の絶縁基板に接合して使用する場合がある。   A semiconductor substrate made of a semiconductor material such as silicon (Si) is widely used in various electronic devices. However, since the semiconductor substrate has low electrical insulation, there are problems such as generation of leakage current and deterioration of high frequency characteristics, and the semiconductor substrate may be used by being bonded to an insulating substrate such as glass or ceramics.

また、弾性表面波(SAW)素子が設けられる圧電体基板等の他の基板も、機械的強度の観点から、別の基板に接合して使用する場合がある。そして、その際、剛性および耐薬品製に優れる等の理由から、セラミック基板が用いられる場合がある。   In addition, another substrate such as a piezoelectric substrate provided with a surface acoustic wave (SAW) element may be used by being bonded to another substrate from the viewpoint of mechanical strength. In this case, a ceramic substrate may be used for reasons such as excellent rigidity and chemical resistance.

このような半導体または圧電体等からなる基板とセラミック基板とは、例えば、2つの基板の間にフリットガラス等の無機接合層を介在させ、これを溶融させることにより接合することができる。   Such a substrate made of a semiconductor or a piezoelectric material and a ceramic substrate can be bonded by, for example, interposing an inorganic bonding layer such as frit glass between two substrates and melting it.

しかし、上記2つの基板をフリットガラスを介して接合する場合、2つの基板の各接合面における凹凸、および反りの影響により、部分的な接合不良が発生しやすいという問題があった。その結果、2つの基板の間の接合部における強度が弱くなるという問題があった。   However, when the two substrates are bonded via frit glass, there is a problem that partial bonding failure is likely to occur due to the effects of unevenness and warpage on the bonding surfaces of the two substrates. As a result, there is a problem that the strength at the joint between the two substrates becomes weak.

よって、接合される2つの基板の接合部における強度が強い複合基板、およびそのような複合基板の製造方法が求められている。   Therefore, there is a need for a composite substrate having a high strength at the joint between the two substrates to be joined, and a method for manufacturing such a composite substrate.

本発明の機能デバイスは、機能素子が設けられる第1基板と第1基板に融着により接合されたガラスセラミックスからなる第2基板とを有する複合基板と、第1基板に設けられた機能素子とを有する。第1基板と第2基板との界面には、結晶化したガラスが存在する。第2基板は、結晶化度が70%以上であり、複数のガラスセラミック層が積層されたガラスセラミック積層体である。複合基板は、ガラスセラミック積層体の内部に設けられた配線を備える。機能素子は流路を含む。配線は、流路内の流体を加熱するヒータとして作用する。
The functional device of the present invention includes a composite substrate having a first substrate on which a functional element is provided and a second substrate made of glass ceramics bonded to the first substrate by fusion, and a functional element provided on the first substrate. Have Crystallized glass exists at the interface between the first substrate and the second substrate. The second substrate has a crystallinity of 70% or more and is a glass ceramic laminate in which a plurality of glass ceramic layers are laminated. The composite substrate includes wiring provided in the glass ceramic laminate. The functional element includes a flow path. The wiring acts as a heater for heating the fluid in the flow path.

本発明の機能デバイスの製造方法は、少なくとも1つのガラスセラミックグリーンシートと第1基板とを準備する準備工程と、ガラスセラミックグリーンシートと第1基板とを
熱圧着により密着させて一体化する工程と、第1基板とガラスセラミックグリーンシートを焼成して、ガラスセラミックスからなる第2基板と第1基板とを有する複合基板を形成する工程と、複合基板の第1基板に機能素子を形成する工程とを備え、準備工程において、複数の前記ガラスセラミックグリーンシートを準備し、密着化工程の前に、複数のガラスセラミックグリーンシートのうち少なくとも1つに導体ペーストを塗布する塗布工程と、複数のガラスセラミックグリーンシートを熱圧着により積層して、セラミック生積層体を形成する積層工程とを有し、第1基板として、あらかじめ犠牲層が形成された半導体基板を準備し、密着させて一体化する工程において、セラミック生積層体と第1基板とを密着させ、機能素子を形成する工程において、犠牲層を除去する。
The functional device manufacturing method of the present invention includes a preparation step of preparing at least one glass ceramic green sheet and a first substrate, a step of bringing the glass ceramic green sheet and the first substrate into close contact by thermocompression, and integrating them. Firing a first substrate and a glass ceramic green sheet to form a composite substrate having a second substrate made of glass ceramics and the first substrate; and forming a functional element on the first substrate of the composite substrate; An application step of preparing a plurality of the glass ceramic green sheets in a preparation step, and applying a conductive paste to at least one of the plurality of glass ceramic green sheets before the adhesion step; and a plurality of glass ceramics Laminating a green sheet by thermocompression bonding to form a ceramic green laminate, In the step of preparing a semiconductor substrate on which a sacrificial layer has been formed in advance as a single substrate and bringing them into close contact and integrating them, the sacrificial layer is formed in the step of bringing the ceramic green laminate and the first substrate into close contact to form a functional element. Remove.

本発明の第1の実施の形態による複合基板を示し、(a)は側面図、(b)は、模式的な断面図である。The composite substrate by the 1st Embodiment of this invention is shown, (a) is a side view, (b) is typical sectional drawing. 図1の複合基板の製造方法を示す図である。It is a figure which shows the manufacturing method of the composite substrate of FIG. 本発明の第2の実施の形態による機能デバイスを示し、(a)は上面図、(b)は、(a)の直線A−Aにおける断面図、(c)は下面図を示している。The functional device by the 2nd Embodiment of this invention is shown, (a) is a top view, (b) is sectional drawing in the straight line AA of (a), (c) has shown the bottom view. セラミック積層体上にシリコン結晶からなる梁状構造体を形成する方法の一例を説明するための図である。It is a figure for demonstrating an example of the method of forming the beam-like structure which consists of a silicon crystal on a ceramic laminated body. 本発明の第2の実施の形態による機能デバイスの製造方法を示す図である。It is a figure which shows the manufacturing method of the functional device by the 2nd Embodiment of this invention. 本発明の第2の実施の形態による機能デバイスの製造方法を示す図である。It is a figure which shows the manufacturing method of the functional device by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による機能デバイスの構成例を示す図であり、(a)は上面図、(b)は、(a)の直線B−Bにおける断面図である。It is a figure which shows the structural example of the functional device by the 3rd Embodiment of this invention, (a) is a top view, (b) is sectional drawing in the straight line BB of (a). 本発明の第4の実施の形態による機能デバイスの構成例を示す側面図である。It is a side view which shows the structural example of the functional device by the 4th Embodiment of this invention.

以下に、添付の図面を参照して、本発明の実施の形態について説明する。
(第1の実施の形態)
図1に示すように、本発明の第1の実施の形態による複合基板は、半導体基板2とセラミック基板3とを有する。セラミック基板3は、半導体基板2に融着により直接的に接合される。本実施の形態による複合基板1では、半導体基板2はシリコン基板であり、セラミック基板3はガラスセラミックス(結晶化ガラスとセラミックフィラーとの混合物の焼結体)からなる。この複合基板1では、図1(b)に示すように、半導体基板2とセラミック基板3との界面に結晶化したガラスが存在している。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
(First embodiment)
As shown in FIG. 1, the composite substrate according to the first embodiment of the present invention includes a semiconductor substrate 2 and a ceramic substrate 3. The ceramic substrate 3 is directly bonded to the semiconductor substrate 2 by fusion. In the composite substrate 1 according to the present embodiment, the semiconductor substrate 2 is a silicon substrate, and the ceramic substrate 3 is made of glass ceramics (a sintered body of a mixture of crystallized glass and a ceramic filler). In the composite substrate 1, crystallized glass exists at the interface between the semiconductor substrate 2 and the ceramic substrate 3 as shown in FIG.

以下に、図2を用いて、この複合基板1の製造方法について説明する。まず、図2(a)に示すように、半導体基板2と複数のセラミックグリーンシート(以下、「グリーンシート」ともいう。)4a〜4cとを準備する。ここで、セラミックグリーンシートとは、ガラス粉末およびセラミック粉末に、有機バインダ、有機溶剤、および可塑剤等を混合してスラリーとし、そのスラリーを例えばドクターブレード法またはカレンダロール法により、シート状に成形したものをいう。   Below, the manufacturing method of this composite substrate 1 is demonstrated using FIG. First, as shown in FIG. 2A, a semiconductor substrate 2 and a plurality of ceramic green sheets (hereinafter also referred to as “green sheets”) 4a to 4c are prepared. Here, the ceramic green sheet is made by mixing glass powder and ceramic powder with an organic binder, an organic solvent, a plasticizer, etc. to form a slurry, and the slurry is formed into a sheet by, for example, a doctor blade method or a calendar roll method. What you did.

上記セラミック粉末としては、例えばアルミナ、コーディエライト、β−クォーツ、またはムライトなどが挙げられ、ガラス粉末としては、例えばSiO2−B2O3系,SiO2−B2O3−Al2O3系、またはSiO2−B2O3−Al2O3―MgO系などが挙げられる。   Examples of the ceramic powder include alumina, cordierite, β-quartz, and mullite. Examples of the glass powder include SiO 2 -B 2 O 3, SiO 2 -B 2 O 3 -Al 2 O 3, or SiO 2 -B 2 O 3 -Al 2 O 3 -MgO. The system etc. are mentioned.

上記有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系、ポリビニルブチラール系、ポリビニルアルコール系、ポリプロピレンカーボネート系、若しくはセルロース系等の単独重合体または共重合体が挙げられる。   As the organic binder, those conventionally used in ceramic green sheets can be used. For example, acrylic, polyvinyl butyral, polyvinyl alcohol, polypropylene carbonate, or cellulose-based homopolymer or copolymer Coalescence is mentioned.

グリーンシートを成形するためのスラリーに用いられる有機溶剤としては、その有機溶剤、ガラス粉末、セラミック粉末、および有機バインダを混練してグリーンシートの成形に適した粘度のスラリーが得られるように、例えば炭化水素類、エーテル類、エステル類、ケトン類、またはアルコール類等から成るものが利用される。   As an organic solvent used in a slurry for forming a green sheet, the organic solvent, glass powder, ceramic powder, and an organic binder are kneaded so that a slurry having a viscosity suitable for forming a green sheet can be obtained. Those composed of hydrocarbons, ethers, esters, ketones, alcohols or the like are used.

次に、図2(b)に示すように、複数のセラミックグリーンシート4a〜4cを3〜20MPaの圧力と50〜80℃の温度で加熱圧着してセラミック生積層体4を形成する。   Next, as shown in FIG. 2 (b), the ceramic green laminate 4 is formed by thermocompression bonding the plurality of ceramic green sheets 4 a to 4 c at a pressure of 3 to 20 MPa and a temperature of 50 to 80 ° C.

次に、図2(c)に示すように、そのセラミック生積層体4と半導体基板2とを熱圧着により密着させて一体化する。例えば、セラミック生積層体4と半導体基板2とを合わせて、50〜80℃の温度で3〜10MPaの圧力をかけることにより、加熱圧着を行う。   Next, as shown in FIG.2 (c), the ceramic raw laminated body 4 and the semiconductor substrate 2 are closely_contact | adhered and integrated by thermocompression bonding. For example, the thermocompression bonding is performed by combining the ceramic raw laminate 4 and the semiconductor substrate 2 and applying a pressure of 3 to 10 MPa at a temperature of 50 to 80 ° C.

さらに、図2(d)に示すように、半導体基板2と一体化されたセラミック生積層体4を焼成して複合基板1を得る。この場合、例えば、大気中で800〜1000℃の温度で焼成を行う。   Furthermore, as shown in FIG. 2 (d), the ceramic raw laminate 4 integrated with the semiconductor substrate 2 is fired to obtain the composite substrate 1. In this case, for example, baking is performed at a temperature of 800 to 1000 ° C. in the atmosphere.

ここで、セラミック生積層体4を焼成する過程において、焼成温度がグリーンシートのガラス成分のガラス転移点温度以上になると、そのガラス成分は流動する。このとき、ガラス成分は、グリーンシートの内部におけるボイドの隙間を埋める。そして、焼成温度がガラス転移点を超えると、結晶化ガラスが結晶化を開始する。この結晶化したガラスは、ガラス成分とセラミックフィラーとの接触界面およびガラス成分と半導体基板2との接触界面から析出するため、焼成後の複合基板1において、半導体基板2とセラミック積層体3との界面にガラスの微小結晶が存在する。   Here, in the process of firing the ceramic raw laminate 4, if the firing temperature is equal to or higher than the glass transition temperature of the glass component of the green sheet, the glass component flows. At this time, the glass component fills the void gap inside the green sheet. And when a calcination temperature exceeds a glass transition point, crystallized glass will start crystallization. Since this crystallized glass precipitates from the contact interface between the glass component and the ceramic filler and from the contact interface between the glass component and the semiconductor substrate 2, in the composite substrate 1 after firing, the semiconductor substrate 2 and the ceramic laminate 3 There are glass microcrystals at the interface.

本実施の形態による複合基板1の製造方法では、セラミック生積層体4と半導体基板2とを熱圧着させる時点で、セラミック生積層体4のセラミックグリーンシートが柔軟性を有し、半導体基板2の表面の凹凸および反り等を容易に吸収することができる。よって、焼成後の複合基板1において、半導体基板2とセラミック焼結体3との接合界面における接合不良を低減することができる。   In the method of manufacturing the composite substrate 1 according to the present embodiment, the ceramic green sheet of the ceramic raw laminate 4 has flexibility when the ceramic raw laminate 4 and the semiconductor substrate 2 are thermocompression bonded. Surface irregularities and warpage can be easily absorbed. Therefore, in the composite substrate 1 after firing, it is possible to reduce the bonding failure at the bonding interface between the semiconductor substrate 2 and the ceramic sintered body 3.

また、本実施の形態による複合基板1の製造方法では、半導体基板2によって、セラミック生積層体4の平面方向の収縮が抑制され、セラミック生積層体4の厚み方向(積層方向)の収縮が進行する。すなわち、半導体基板2がセラミック生積層体4の平面方向の収縮を拘束する。よって、セラミック焼結体3の寸法精度を高くすることができ、結果として、複合基板1の寸法精度を高くすることができる。   Further, in the method for manufacturing the composite substrate 1 according to the present embodiment, the semiconductor substrate 2 suppresses the shrinkage of the ceramic raw laminate 4 in the planar direction, and the ceramic raw laminate 4 shrinks in the thickness direction (stacking direction). To do. That is, the semiconductor substrate 2 restrains the shrinkage of the ceramic raw laminate 4 in the planar direction. Therefore, the dimensional accuracy of the ceramic sintered body 3 can be increased, and as a result, the dimensional accuracy of the composite substrate 1 can be increased.

さらに、上述の製造方法により得られた複合基板1では、セラミック基板3と半導体基板2との界面に、焼成過程において析出した結晶が存在する。例えば、セラミック基板3と半導体基板2とをフリットガラスを介して接合した場合は、半導体基板2とセラミック基板3とは、フリットガラス中のガラス液相が冷却しガラスが固相化することで接合が行われる。その場合、半導体基板2とセラミック基板3の接合界面に存在するガラス成分は非晶質ガラスであるため、接合界面に結晶相は存在しない。本実施の形態による複合基板1では、半導体基板2とセラミック基板3との界面に結晶が存在するため、シリコン基板とセラミック焼結体との接合部における強度がより強くなる。   Furthermore, in the composite substrate 1 obtained by the above-described manufacturing method, crystals precipitated in the firing process exist at the interface between the ceramic substrate 3 and the semiconductor substrate 2. For example, when the ceramic substrate 3 and the semiconductor substrate 2 are bonded via frit glass, the semiconductor substrate 2 and the ceramic substrate 3 are bonded by cooling the glass liquid phase in the frit glass and solidifying the glass. Is done. In that case, since the glass component present at the bonding interface between the semiconductor substrate 2 and the ceramic substrate 3 is amorphous glass, there is no crystal phase at the bonding interface. In the composite substrate 1 according to the present embodiment, since crystals exist at the interface between the semiconductor substrate 2 and the ceramic substrate 3, the strength at the joint between the silicon substrate and the ceramic sintered body is further increased.

なお、上述の説明では、複合基板1として、半導体基板2とセラミック基板3とを接合しているが、半導体基板2の代わりに、例えば水晶、チタン酸ジルコン酸鉛(PZT)、若しくはリチウムタンタレート(LiTaO3)等からなる圧電体基板、チタン酸バリウム(BaTiO3)等からなる誘電体基板、フェライト基板等の磁性体基板、またはサファイア基板等を用いてもよい。セラミック基板と接合される基板(以下、「第1基板」ともいう。)として、これらの基板を用いた場合でも、第1基板とセラミック基板3との接合界面における接合不良を低減することができるとともに、複合基板1の寸法精度を高くすることができる。   In the above description, the semiconductor substrate 2 and the ceramic substrate 3 are bonded as the composite substrate 1, but instead of the semiconductor substrate 2, for example, quartz, lead zirconate titanate (PZT), or lithium tantalate. A piezoelectric substrate made of (LiTaO3) or the like, a dielectric substrate made of barium titanate (BaTiO3) or the like, a magnetic substrate such as a ferrite substrate, or a sapphire substrate may be used. Even when these substrates are used as substrates to be bonded to the ceramic substrate (hereinafter also referred to as “first substrate”), it is possible to reduce bonding defects at the bonding interface between the first substrate and the ceramic substrate 3. At the same time, the dimensional accuracy of the composite substrate 1 can be increased.

さらに、上記半導体基板2以外の基板を用いた場合でも、第1基板とセラミック基板との界面に、焼成過程においてガラスの結晶が析出することから、第1基板とセラミック基板との接合部における強度がより強くなる。   Further, even when a substrate other than the semiconductor substrate 2 is used, glass crystals are precipitated in the firing process at the interface between the first substrate and the ceramic substrate, so that the strength at the joint between the first substrate and the ceramic substrate is increased. Becomes stronger.

(第2の実施の形態)
次に、第1の実施の形態による複合基板1を利用した機能デバイスについて説明する。なお、図3(a)は、図示の簡単化のために、リッド17を省略して示している。
(Second Embodiment)
Next, a functional device using the composite substrate 1 according to the first embodiment will be described. In FIG. 3A, the lid 17 is omitted for simplification of illustration.

図3に示されるように、本発明の第2の実施の形態による微小構造デバイス11は、半導体基板12とセラミック基板13とが接合された複合基板14Aを有する。セラミック基板13は、複数のセラミック層からなるセラミック積層体である。   As shown in FIG. 3, the microstructure device 11 according to the second embodiment of the present invention has a composite substrate 14A in which a semiconductor substrate 12 and a ceramic substrate 13 are bonded. The ceramic substrate 13 is a ceramic laminate composed of a plurality of ceramic layers.

また、半導体基板12の表面には、微小構造体15が形成されている。微小構造体15は、半導体基板12をいわゆる半導体マイクロマシーニングプロセス(micromachiningprocess)を利用して加工した構造体であり、サイズとしては、例えば100nm〜数百μm程度の構造体である。なお、ここでは、微小構造体15として、微小電子機械機構(以下、「MEMS」という。)を例に挙げて説明する。MEMSは、半導体の微細加工技術を駆使して作製された微小な部品(マイクロスケールのデバイス)から構成される電気機械システムである。MEMSを備える微小構造デバイス11は、例えば、高速のRF信号の切り替えを行うRF−MEMS、加速度センサ若しくはGyroセンサなどの各種センサ、または微細な鏡面体を可動式に形成したマイクロミラーデバイスなどの光学デバイスである。   A microstructure 15 is formed on the surface of the semiconductor substrate 12. The microstructure 15 is a structure obtained by processing the semiconductor substrate 12 using a so-called semiconductor micromachining process, and has a size of about 100 nm to several hundred μm, for example. Here, the micro structure 15 will be described by taking a micro electro mechanical mechanism (hereinafter referred to as “MEMS”) as an example. MEMS is an electromechanical system composed of minute parts (microscale devices) fabricated by making full use of semiconductor microfabrication technology. The microstructure device 11 including a MEMS is, for example, an optical sensor such as an RF-MEMS that switches high-speed RF signals, various sensors such as an acceleration sensor or a Gyro sensor, or a micromirror device in which a fine mirror body is movably formed. It is a device.

また、セラミック積層体13の内部には多層配線層16が形成されている。さらに、微小構造デバイス11は、微小構造体15を保護するとともに気密封止を行うリッド17(封止体)を備える。このリッド17により、微小構造体15が外部からのダストなどにより汚染されることを抑制することができる。   A multilayer wiring layer 16 is formed inside the ceramic laminate 13. Further, the microstructure device 11 includes a lid 17 (sealing body) that protects the microstructure 15 and performs hermetic sealing. The lid 17 can prevent the microstructure 15 from being contaminated by dust from the outside.

複合基板14Aは、シリコン結晶からなる半導体基板12とセラミック積層体13を構成するセラミック層とが積層されて一体化された基板である。複合基板14Aは、半導体基板12にセラミックグリーンシートを密着させ、そのセラミックグリーンシートを焼結させて形成することができる。ここで、セラミックグリーンシートは、ガラス粉末およびセラミック粉末に、有機バインダ、有機溶剤、および可塑剤等を混合してスラリーとし、そのスラリーを例えばドクターブレード法またはカレンダロール法により、シート状に成形したものをいう。この場合、焼成によって、セラミック層に含まれるガラス成分が半導体基板12に融着することにより、半導体基板12とセラミック積層体13とは一体化される。   The composite substrate 14A is a substrate in which a semiconductor substrate 12 made of silicon crystal and a ceramic layer constituting the ceramic laminate 13 are laminated and integrated. The composite substrate 14A can be formed by attaching a ceramic green sheet to the semiconductor substrate 12 and sintering the ceramic green sheet. Here, the ceramic green sheet is made into a slurry by mixing glass powder and ceramic powder with an organic binder, an organic solvent, a plasticizer, and the like, and the slurry is formed into a sheet by, for example, a doctor blade method or a calendar roll method. Say things. In this case, the glass substrate contained in the ceramic layer is fused to the semiconductor substrate 12 by firing, so that the semiconductor substrate 12 and the ceramic laminate 13 are integrated.

半導体基板12は、例えば、シリコンウエハを利用した単結晶または多結晶のシリコン基板である。この半導体基板12は、微小構造体15の設計に合わせて、部分的にシリカ層、ポリシリコン層、または金属層を有してもよい。   The semiconductor substrate 12 is, for example, a single crystal or polycrystalline silicon substrate using a silicon wafer. The semiconductor substrate 12 may partially have a silica layer, a polysilicon layer, or a metal layer in accordance with the design of the microstructure 15.

複合基板14Aの下面には、多層配線層16を外部の配線基板に電気的に接続する電極パッド18が形成されている。   Electrode pads 18 that electrically connect the multilayer wiring layer 16 to an external wiring substrate are formed on the lower surface of the composite substrate 14A.

以下に、図3に示した微小構造デバイス11のように、セラミック積層体13上にシリコン結晶からなる梁状構造体を形成する際の加工プロセスを、図4(a)〜図4(f)を用いて説明する。   Hereinafter, as in the microstructure device 11 shown in FIG. 3, a processing process when forming a beam-like structure made of silicon crystal on the ceramic laminate 13 will be described with reference to FIGS. Will be described.

まず、図4(a),(b)に示すように、犠牲層19を有する半導体基板12にセラミック積層体13が接合された積層基板を得る。ここで、図4(a)は、積層基板の断面図、図4(b)は、積層基板の平面図である。この積層基板は、半導体基板12に所望のパターン形状の溝状加工を施し、その溝部分に犠牲層19となる金(Al)等の金属膜を埋め込み、その半導体基板12にセラミックグリーンシートを密着させ、セラミックグリーンシートを焼結させて得られる。   First, as shown in FIGS. 4A and 4B, a multilayer substrate is obtained in which a ceramic multilayer body 13 is bonded to a semiconductor substrate 12 having a sacrificial layer 19. Here, FIG. 4A is a cross-sectional view of the multilayer substrate, and FIG. 4B is a plan view of the multilayer substrate. In this laminated substrate, a groove pattern having a desired pattern shape is applied to the semiconductor substrate 12, a metal film such as gold (Al), which becomes the sacrificial layer 19, is embedded in the groove portion, and a ceramic green sheet is adhered to the semiconductor substrate 12 Obtained by sintering the ceramic green sheet.

図4(c),(d)は、図4(a),(b)に示した半導体基板12上に所望の形状の金属膜からなるレジストを形成し、ドライエッチング加工を利用して一部のシリコン結晶を除去した場合の積層基板の構成を示している。   4 (c) and 4 (d) are partially formed by forming a resist made of a metal film having a desired shape on the semiconductor substrate 12 shown in FIGS. 4 (a) and 4 (b) and using dry etching. The structure of the laminated substrate when the silicon crystal is removed is shown.

図4(e),(f)は、図4(c),(d)に示した積層基板に対して、ドライエッチングプロセスを利用して、犠牲層19を除去した場合の積層基板の構成を示している。このように犠牲層19を除去することにより、シリコンからなる梁構造体を形成することができる。   4E and 4F show the configuration of the laminated substrate when the sacrificial layer 19 is removed using a dry etching process with respect to the laminated substrate shown in FIGS. 4C and 4D. Show. By removing the sacrificial layer 19 in this way, a beam structure made of silicon can be formed.

半導体基板12の厚みは、0.05〜0.5mmとすることが望ましい。半導体基板12の厚みを0.05mm以上とした場合、微小構造体15の厚みを確保できるため、微小構造体15の強度が強く、稼動による疲労破壊などを抑えることができる。   The thickness of the semiconductor substrate 12 is desirably 0.05 to 0.5 mm. When the thickness of the semiconductor substrate 12 is set to 0.05 mm or more, the thickness of the microstructure 15 can be ensured. Therefore, the strength of the microstructure 15 is strong and fatigue failure due to operation can be suppressed.

さらに、半導体基板12の厚みを0.5mm以下とすることより、半導体マイクロマシーニングプロセスのエッチングプロセスにおける除去量が過剰となることなく、微小構造体15のアスペクト比の低下、および微小構造体15の形成コストの増大を抑制ことができる。   Furthermore, since the thickness of the semiconductor substrate 12 is 0.5 mm or less, the removal amount in the etching process of the semiconductor micromachining process is not excessive, and the aspect ratio of the microstructure 15 is reduced, and the microstructure 15 The increase in the formation cost of can be suppressed.

このように、微小構造体15が形成された半導体基板12に、その半導体基板12を覆うようにセラミック積層体13を接合することにより、特に、微小構造体15がRF−MEMS等のように高周波で駆動する場合には、電源若しくはグランドノイズおよび外部電磁波ノイズに強い微小構造デバイス11を作製することができる。   In this way, by bonding the ceramic laminate 13 to the semiconductor substrate 12 on which the microstructure 15 is formed so as to cover the semiconductor substrate 12, in particular, the microstructure 15 has a high frequency such as RF-MEMS. In the case of driving with the above, it is possible to manufacture the microstructure device 11 that is resistant to power supply or ground noise and external electromagnetic noise.

また、セラミック積層体13は、ガラスセラミック焼結体からなることから、多層配線層16として、Ag,Cu、Au,AgPd、またはAgPtを主体とする低抵抗の金属導体を用いることができるため、多層配線層16における電気損失を抑制できる。これは、特に微小構造体15がRF−MEMSである場合に好ましい。   Moreover, since the ceramic laminate 13 is made of a glass ceramic sintered body, a low resistance metal conductor mainly composed of Ag, Cu, Au, AgPd, or AgPt can be used as the multilayer wiring layer 16. Electric loss in the multilayer wiring layer 16 can be suppressed. This is particularly preferable when the microstructure 15 is an RF-MEMS.

ガラスセラミック焼結体は、低熱膨張係数および高結晶化度を有することが望ましく、好ましくは、その熱膨張係数が2.5乃至3.5×10−6/℃、その結晶化度は70%以上とするのがよい。そのようなガラスセラミック焼結体を得るために、例えば、ガラス粉末としてコーディライト、β−クォーツ、若しくはβ―スポジュメンなどを析出する結晶化ガラス、セラミック粉末としてコーディエライト、若しくはムライトなどの低熱膨張フィラーをそれぞれ用いるのがよい。   The glass ceramic sintered body desirably has a low coefficient of thermal expansion and a high degree of crystallinity. Preferably, the coefficient of thermal expansion is 2.5 to 3.5 × 10 −6 / ° C., and the degree of crystallinity is 70%. It is good to be the above. In order to obtain such a glass ceramic sintered body, for example, crystallized glass on which cordierite, β-quartz, or β-spodumene is precipitated as glass powder, low thermal expansion such as cordierite or mullite as ceramic powder Each filler may be used.

セラミック層の熱膨張係数が2.5乃至3.5×10−6/℃である場合、セラミック層と半導体基板12の熱膨張係数が十分近く、セラミック層と半導体基板12との間に発生する熱応力を小さくすることができる。従って、半導体基板12およびセラミック層の反り、並びに半導体基板12におけるクラックの発生を抑制することができる。   When the thermal expansion coefficient of the ceramic layer is 2.5 to 3.5 × 10 −6 / ° C., the thermal expansion coefficients of the ceramic layer and the semiconductor substrate 12 are close enough to be generated between the ceramic layer and the semiconductor substrate 12. Thermal stress can be reduced. Therefore, warpage of the semiconductor substrate 12 and the ceramic layer and occurrence of cracks in the semiconductor substrate 12 can be suppressed.

また、セラミック積層体13は、結晶化度が70%以上の材料からなることが好ましい。この場合、半導体マイクロマシーニングプロセスで利用される加工用エッチングガス、若しくはエッチング液からセラミック層が受けるダメージを十分抑制することができ、セラミック積層体13の腐食を抑制することができる。その結果、セラミック層からの脱粒を抑制し、微小構造体15へのダスト(脱粒)の付着による微小構造体15の故障を抑制することができる。   The ceramic laminate 13 is preferably made of a material having a crystallinity of 70% or more. In this case, damage to the ceramic layer from the processing etching gas or etching liquid used in the semiconductor micromachining process can be sufficiently suppressed, and corrosion of the ceramic laminate 13 can be suppressed. As a result, degranulation from the ceramic layer can be suppressed, and failure of the microstructure 15 due to adhesion of dust (degranulation) to the microstructure 15 can be suppressed.

多層配線層16は、セラミック積層体13の内部に配置され、公知のグリーンシート積層法を用いて形成される。グリーンシート積層法は、以下の工程を有する。まず、セラミックグリーンシートにパンチングまたはレーザ加工等の公知の技術を用いて穴加工を施し、その穴にAgまたはCu等からなる金属粉末をペースト状にしたものを充填する。その後、そのグリーンシートに導体層をスクリーン印刷等の公知の手法で形成する。そしてこれらのグリーンシートを複数層積層して焼成する。   The multilayer wiring layer 16 is disposed inside the ceramic laminate 13 and is formed using a known green sheet lamination method. The green sheet lamination method includes the following steps. First, a hole processing is performed on a ceramic green sheet using a known technique such as punching or laser processing, and the hole is filled with a paste made of metal powder made of Ag or Cu. Thereafter, a conductor layer is formed on the green sheet by a known method such as screen printing. A plurality of these green sheets are laminated and fired.

多層配線層16は、微小構造体15とプリント配線基板等の外部基板との電気導通経路として機能する。この多層配線層16により、セラミック積層体13の内部で配線を引き回すことができるため、電極パッド18、すなわち2次実装電極パッド18を複合基板14Aの一方の主面において所望の位置に設けた場合でも、他方の主面に形成された微小構造体15と2次実装電極パッド18との電気的接続を行うことができる。その結果、2次実装電極パッド18の配置の設計自由度が高くなり、実装信頼性の向上が可能となる。   The multilayer wiring layer 16 functions as an electrical conduction path between the microstructure 15 and an external substrate such as a printed wiring board. Since the multilayer wiring layer 16 can route the wiring inside the ceramic laminate 13, the electrode pad 18, that is, the secondary mounting electrode pad 18 is provided at a desired position on one main surface of the composite substrate 14A. However, electrical connection between the microstructure 15 formed on the other main surface and the secondary mounting electrode pad 18 can be performed. As a result, the degree of freedom in designing the arrangement of the secondary mounting electrode pads 18 is increased, and the mounting reliability can be improved.

また、セラミック多層配線技術を利用することによって、ガラス基板にビア導体を設けた場合と比較して、絶縁基板の内部に配置したビア導体と絶縁基板との間の密着性を良好に保ち、ビア導体からのリークを抑制することが可能である。特に、各セラミック層のビア導体を非直行構造にした場合、より気密信頼性を高めることができる。   In addition, by using ceramic multilayer wiring technology, compared with the case where a via conductor is provided on a glass substrate, the adhesion between the via conductor disposed inside the insulating substrate and the insulating substrate is kept good, and the via It is possible to suppress leakage from the conductor. In particular, when the via conductor of each ceramic layer has a non-perpendicular structure, the hermetic reliability can be further improved.

また、多層配線層16は、微小構造体15を駆動する駆動回路の少なくとも一部をなす配線を有することが好ましい。微小構造体15を駆動する駆動回路の少なくとも一部がセラミック積層体13の内部に含まれていることから、駆動回路全体を半導体基板12の表面に形成する必要がない。そして、駆動回路と微小構造体15とを3次元に配置できることから、微小構造デバイス11の設計自由度を高め、微小構造デバイス11を小型化することができる。従って、1枚のウエハに複数個の微小構造体15を形成し、1枚のウエハから複数の微小構造デバイス11を製造する方法では、ウエハ1枚当たりの形成可能な微小構造デバイス11が多くなり、微小構造デバイス11の単価当たりのコストを下げることができるという効果がある。   The multilayer wiring layer 16 preferably has a wiring that forms at least a part of a drive circuit that drives the microstructure 15. Since at least a part of the drive circuit for driving the microstructure 15 is included in the ceramic laminate 13, it is not necessary to form the entire drive circuit on the surface of the semiconductor substrate 12. And since a drive circuit and the microstructure 15 can be arrange | positioned three-dimensionally, the design freedom of the microstructure device 11 can be raised and the microstructure device 11 can be reduced in size. Therefore, in the method of forming a plurality of microstructures 15 on one wafer and manufacturing a plurality of microstructure devices 11 from one wafer, the number of microstructure devices 11 that can be formed per wafer increases. There is an effect that the cost per unit price of the microstructure device 11 can be reduced.

また、微小構造体15が静電駆動型MEMSである場合、半導体基板12のMEMSが形成された一方主面に電極(以下、「上部電極」という。)を形成し、多層配線層16の一部を下部電極とすることにより、上部電極と下部電極との間に電圧を印加した際に発生する電界を利用して、静電駆動型MEMSの可動部を駆動するスイッチングデバイスを形成することができる。   Further, when the microstructure 15 is an electrostatic drive type MEMS, an electrode (hereinafter referred to as “upper electrode”) is formed on one main surface of the semiconductor substrate 12 on which the MEMS is formed. By using the lower electrode as the part, a switching device for driving the movable part of the electrostatically driven MEMS can be formed by using an electric field generated when a voltage is applied between the upper electrode and the lower electrode. it can.

下部電極がセラミック積層体13の内部に配置されている場合、MEMSが形成された半導体基板12に下部電極を形成した場合と異なり、下部電極の位置および面積の影響を受けることなく、半導体基板12に静電駆動型MEMSおよび配線等の他の構成を設けることができることから、静電駆動型MEMSの配置自由度および半導体マイクロマシーニングプロセスのプロセス設計自由度を高めることができるとともに、微小構造デバイス11を小型化することができる。また、MEMSが形成された半導体基板に下部電極を形成した場合と異なり、下部電極上に絶縁層を設け、その絶縁層上に静電駆動型MEMSおよび配線等の他の構成を設ける必要がないことから、下部電極の凹凸の影響を受けることなく静電駆動型MEMSおよび配線等を形成することができる。よって、静電駆動型MEMSおよび配線等の配置自由度並びに半導体マイクロマシーニングプロセスのプロセス設計自由度を高めることができる。   When the lower electrode is disposed inside the ceramic laminate 13, unlike the case where the lower electrode is formed on the semiconductor substrate 12 on which the MEMS is formed, the semiconductor substrate 12 is not affected by the position and area of the lower electrode. Since other configurations such as electrostatic drive MEMS and wiring can be provided on the semiconductor device, the degree of freedom in placement of the electrostatic drive MEMS and the process design freedom in the semiconductor micromachining process can be increased, and the microstructure device 11 can be reduced in size. Further, unlike the case where the lower electrode is formed on the semiconductor substrate on which the MEMS is formed, it is not necessary to provide an insulating layer on the lower electrode and to provide other structures such as electrostatic drive type MEMS and wiring on the insulating layer. Therefore, it is possible to form the electrostatic drive type MEMS and the wiring without being affected by the unevenness of the lower electrode. Therefore, it is possible to increase the degree of freedom of arrangement of the electrostatic drive type MEMS and wiring, and the degree of freedom of process design of the semiconductor micromachining process.

また、微小構造体15が磁界駆動型MEMSである場合、多層配線層16の一部を駆動用回路としてコイル状に形成し、そのコイルパターンを流れる電流によって発生する磁界により、その磁界駆動型MEMSの稼動電極を駆動することができる。   When the microstructure 15 is a magnetic field drive type MEMS, a part of the multilayer wiring layer 16 is formed in a coil shape as a drive circuit, and the magnetic field drive type MEMS is generated by a magnetic field generated by a current flowing through the coil pattern. The working electrode can be driven.

駆動用コイルパターンがセラミック積層体13の内部に配置されている場合、半導体基板12上に駆動用コイルおよび磁界駆動型MEMSを共に形成する場合と異なり、駆動用コイル上に他の層を介して磁界駆動型MEMSを形成する必要がなくなることから、駆動用コイルの凹凸による影響を受けることなく磁界駆動型MEMSおよび配線等を形成することができる。よって、磁界駆動型MEMSおよび配線等の配置自由度並びに半導体マイクロマシーニングプロセスのプロセス設計自由度を高めることができる。また、磁界を確保するために、駆動用コイルとなるスパイラル状配線の配線長を長くしても、他の配線を3次元的に配置することができることから、微小構造デバイス11のサイズの大型化を抑制でき、その結果、ウエハ1枚当たりに形成可能微小構造デバイス11の数量が低下すること、および微小構造デバイス11の単価当たりのコストが増加することを抑制することができる。   When the driving coil pattern is arranged inside the ceramic laminate 13, unlike the case where the driving coil and the magnetic field driving type MEMS are formed together on the semiconductor substrate 12, the driving coil pattern is interposed on the driving coil via another layer. Since it becomes unnecessary to form the magnetic field drive type MEMS, it is possible to form the magnetic field drive type MEMS, wiring, and the like without being affected by the unevenness of the drive coil. Therefore, it is possible to increase the degree of freedom of arrangement of the magnetic field driven MEMS and wiring, and the degree of process design of the semiconductor micromachining process. In addition, in order to secure a magnetic field, even if the wiring length of the spiral wiring serving as the driving coil is increased, other wiring can be three-dimensionally arranged, so that the size of the microstructure device 11 is increased. As a result, it is possible to suppress a decrease in the number of microstructure devices 11 that can be formed per wafer and an increase in cost per unit price of the microstructure devices 11.

リッド17は、微小構造体15を気密封止し、外部よりダストや水分の浸入を抑制する。リッド17は、複合基板14上にAuSnなどのロウ材、SnAgCu半田等の半田、またはガラスフリット等を用いて実装することができる。また、リッド17は、複合基板14との熱応力を小さくするために、パイレックス(登録商標)ガラスまたはシリコンからなることが望ましい。   The lid 17 hermetically seals the microstructure 15 and suppresses intrusion of dust and moisture from the outside. The lid 17 can be mounted on the composite substrate 14 using a brazing material such as AuSn, solder such as SnAgCu solder, or glass frit. The lid 17 is preferably made of Pyrex (registered trademark) glass or silicon in order to reduce thermal stress with the composite substrate 14.

次に、このような微小構造デバイス11の製造方法について、図5および図6に基づいて説明する。   Next, a method for manufacturing such a microstructure device 11 will be described with reference to FIGS.

まず、図5(a)に示すように、複数のガラスセラミックグリーンシート20を準備する。このセラミックグリーンシートは、ガラス粉末およびセラミック粉末に、有機バインダ、有機溶剤、および可塑剤等を添加混合してスラリーとし、そのスラリーを、ドクターブレード法またはカレンダロール法を採用してシート状に形成することにより得られる。   First, as shown in FIG. 5A, a plurality of glass ceramic green sheets 20 are prepared. This ceramic green sheet is formed by adding a glass powder and ceramic powder to an organic binder, organic solvent, plasticizer, etc. to make a slurry, and forming the slurry into a sheet using the doctor blade method or the calender roll method. Can be obtained.

上記セラミック粉末としては、例えばアルミナ、コーディエライト、β−クォーツ、またはムライトなどが挙げられ、ガラス粉末としては、例えばSiO2−B2O3系、SiO2−B2O3−Al2O3系、またはSiO2−B2O3−Al2O3―MgO系などが挙げられる。ここで、セラミック粉末としてコーディエライト、ガラス粉末としてコーディエライトを70%以上析出する結晶化ガラスをそれぞれ選択した場合、得られるガラスセラミック焼結体の熱膨張係数は2.5乃至3.5×10−6/℃、その結晶化度は70%以上となり、微小構造デバイス11としてより適している。   Examples of the ceramic powder include alumina, cordierite, β-quartz, and mullite. Examples of the glass powder include SiO 2 -B 2 O 3, SiO 2 -B 2 O 3 -Al 2 O 3, or SiO 2 -B 2 O 3 -Al 2 O 3 -MgO. The system etc. are mentioned. Here, when cordierite is selected as the ceramic powder and crystallized glass in which 70% or more of cordierite is precipitated as the glass powder, the thermal expansion coefficient of the obtained glass ceramic sintered body is 2.5 to 3.5. × 10 −6 / ° C. The crystallinity is 70% or more, which is more suitable as the microstructure device 11.

上記有機バインダとしては、従来からセラミックグリーンシートに使用されているものが使用可能であり、例えばアクリル系、ポリビニルブチラール系、ポリビニルアルコール系、ポリプロピレンカーボネート系、若しくはセルロース系等の単独重合体または共重合体が挙げられる。   As the organic binder, those conventionally used in ceramic green sheets can be used. For example, acrylic, polyvinyl butyral, polyvinyl alcohol, polypropylene carbonate, or cellulose-based homopolymer or copolymer Coalescence is mentioned.

グリーンシートを成形するためのスラリーに用いられる有機溶剤としては、その有機溶剤、ガラス粉末、セラミック粉末、および有機バインダを混練してグリーンシート成形に適した粘度のスラリーが得られるように、例えば炭化水素類、エーテル類、エステル類、ケトン類、若しくはアルコール類等から成るものが利用される。   The organic solvent used in the slurry for forming the green sheet is, for example, carbonized so that a slurry having a viscosity suitable for green sheet forming can be obtained by kneading the organic solvent, glass powder, ceramic powder, and organic binder. Those made of hydrogen, ethers, esters, ketones, alcohols, or the like are used.

次に、図5(b)に示すように、図5(a)で作製したガラスセラミックグリーンシート20に、必要に応じて金型加工、レーザ加工、マイクロドリル、若しくはパンチング等の機械的加工により貫通孔を形成する。この貫通孔に、Ag,Cu,Ag−Pt,またはAg−Pd等の金属粉末およびガラス粉末に適当な有機バインダおよび溶剤を添加混合した配線導体形成用導体ペースト21を、スクリーン印刷等公知の手法を用いて充填する。   Next, as shown in FIG. 5 (b), the glass ceramic green sheet 20 produced in FIG. 5 (a) is subjected to mechanical processing such as die processing, laser processing, micro drilling, or punching as necessary. A through hole is formed. A well-known technique such as screen printing is applied to the conductor paste 21 for forming a wiring conductor in which a metal powder such as Ag, Cu, Ag-Pt, or Ag-Pd and a glass powder are mixed with an appropriate organic binder and solvent. Fill with.

次に、図5(c)に示すように、これらガラスセラミックグリーンシート20の表面にAg,Cu,Ag−Pt,またはAg−Pd等の金属粉末とガラス粉末に適当な有機バインダおよび溶剤を添加混合した配線導体用ペースト22を、ガラスセラミックグリーンシート状にスクリーン印刷等により塗布し、多層配線層16を形成する。   Next, as shown in FIG. 5 (c), metal powder such as Ag, Cu, Ag-Pt, or Ag-Pd and an appropriate organic binder and solvent are added to the surface of the glass ceramic green sheet 20. The mixed wiring conductor paste 22 is applied to a glass ceramic green sheet by screen printing or the like to form the multilayer wiring layer 16.

次に、図5(d)に示すように、多層配線層16を形成したガラスセラミックグリーンシートを3〜20MPaの圧力と50〜80℃の温度で加熱圧着してセラミック生積層体23を作製する。このとき、セラミック生積層体23の最上層、すなわち半導体基板12に接合される層に用いられるガラスセラミックグリーンシートは、密着時の加熱時に溶融する溶融成分を含有していることが望ましい。   Next, as shown in FIG.5 (d), the glass ceramic green sheet in which the multilayer wiring layer 16 was formed is thermocompression-bonded by the pressure of 3-20 MPa and the temperature of 50-80 degreeC, and the ceramic raw laminated body 23 is produced. . At this time, it is desirable that the glass ceramic green sheet used for the uppermost layer of the ceramic raw laminate 23, that is, the layer bonded to the semiconductor substrate 12, contains a melting component that melts when heated during adhesion.

次に、図5(e)に示すように、半導体基板12とセラミック生積層体23とを3〜10MPaの圧力と50〜80℃の温度で加熱圧着する。なお、本製造方法では、半導体基板12のセラミック生積層体23に接する表面に、電極24が形成されている。ここで、セラミック生積層体23の最上層が密着時の熱で溶融する溶融成分を含有している場合、半導体基板12とセラミック生積層体23とを低圧力でかつ良好に密着できる。また、半導体基板12にはあらかじめ部分的に犠牲層19を形成しておいてもよい。   Next, as shown in FIG.5 (e), the semiconductor substrate 12 and the ceramic raw laminated body 23 are thermocompression-bonded by the pressure of 3-10 MPa, and the temperature of 50-80 degreeC. In this manufacturing method, the electrode 24 is formed on the surface of the semiconductor substrate 12 in contact with the ceramic raw laminate 23. Here, when the uppermost layer of the ceramic raw laminate 23 contains a melting component that is melted by the heat at the time of adhesion, the semiconductor substrate 12 and the ceramic raw laminate 23 can be satisfactorily adhered with low pressure. The sacrificial layer 19 may be partially formed on the semiconductor substrate 12 in advance.

次に、図6(a)に示すように、半導体基板12に加熱圧着されたセラミック生積層体23を焼成して、複数の微小構造デバイスを含む複合基板14Bを形成する。ここで、多層配線層16がAg,Ag−Pt,またはAg−Pd等からなる場合には、大気中で焼成を行い、多層配線層16がCuからなる場合は、窒素雰囲気下で焼成を行う。また、焼成温度は、800乃至1000℃の範囲である。   Next, as shown in FIG. 6A, the ceramic raw laminate 23 heat-pressed to the semiconductor substrate 12 is fired to form a composite substrate 14B including a plurality of microstructure devices. Here, when the multilayer wiring layer 16 is made of Ag, Ag-Pt, Ag-Pd or the like, firing is performed in the air, and when the multilayer wiring layer 16 is made of Cu, firing is performed in a nitrogen atmosphere. . The firing temperature is in the range of 800 to 1000 ° C.

このとき、セラミック生積層体23の平面方向の収縮が半導体基板12によって抑制されるため、セラミック生積層体23は積層方向のみに収縮し、平面方向の寸法精度を高精度に保つことができる。   At this time, since the shrinkage of the ceramic raw laminate 23 in the planar direction is suppressed by the semiconductor substrate 12, the ceramic raw laminate 23 contracts only in the laminating direction, and the dimensional accuracy in the planar direction can be kept high.

次に、図6(b)および図6(c)に示すように、複合基板14Bの半導体基板12に微小構造体15として複数のMEMSを形成する。以下では、半導体基板12がシリコン単結晶からなり、犠牲層19がシリカからなる場合を例として説明する。   Next, as shown in FIGS. 6B and 6C, a plurality of MEMS is formed as the microstructure 15 on the semiconductor substrate 12 of the composite substrate 14B. Hereinafter, a case where the semiconductor substrate 12 is made of silicon single crystal and the sacrificial layer 19 is made of silica will be described as an example.

MEMSは、半導体基板12において、所望の箇所をレジスト等で保護し、非保護部をエッチング等にて除去することにより形成できる。シリコン単結晶のエッチングには、例えばKOHまたは水酸化テトラメチルアンモニウム水溶液(TMAH)などを用いることができる。シリコン単結晶をエッチングした後、犠牲層19(SiO2)をフッ硝酸など用いてエッチングすると、シリコン単結晶とシリカ層はエッチングレートが大きく異なるため、シリカ層のみがエッチングされ、シリコン単結晶からなるMEMS15の一部をセラミック積層体から浮かせた状態で構成ことができる。   The MEMS can be formed by protecting a desired portion of the semiconductor substrate 12 with a resist or the like and removing the non-protected portion by etching or the like. For example, KOH or tetramethylammonium hydroxide aqueous solution (TMAH) can be used for etching the silicon single crystal. When the sacrificial layer 19 (SiO 2) is etched using hydrofluoric acid or the like after the silicon single crystal is etched, the etching rate of the silicon single crystal and the silica layer are greatly different. Therefore, only the silica layer is etched, and the MEMS 15 made of the silicon single crystal Can be configured in a state where a part of the substrate is floated from the ceramic laminate.

次に、図6(d)に示すように、各MEMS15に対応した複数のリッド部を有する基板(以下、「封止基板」という。)26を準備する。封止基板26は、例えば複合基板14BのMEMSに対応する部分に凹部を形成したシリコンウエハである。このシリコンウェハは、例えばシリコンウエハの凹部に対応する領域以外の領域をレジストで保護し、シリコンウエハをKOH溶液でエッチングすることにより形成できる。封止基板26と複合基板14Bとは、例えば、ガラスフリット材を封止基板26上に所望のパターン形状に形成した後、封止基板26と複合基板14Bとを、所定の温度および圧力で加圧することによって接合することができる。なお、フリットガラスで封止基板26と複合基板14Bとを接合する以外にも、例えば封止基板26および複合基板14Bの各接合面に枠状の導体パターンをそれぞれ形成し、その導体パターン同士をAuSnロウ材、またはSnAgCu半田を用いて接合してもよい。   Next, as shown in FIG. 6D, a substrate (hereinafter referred to as “sealing substrate”) 26 having a plurality of lid portions corresponding to each MEMS 15 is prepared. The sealing substrate 26 is, for example, a silicon wafer in which a concave portion is formed in a portion corresponding to the MEMS of the composite substrate 14B. This silicon wafer can be formed, for example, by protecting a region other than the region corresponding to the concave portion of the silicon wafer with a resist and etching the silicon wafer with a KOH solution. For example, after the glass frit material is formed on the sealing substrate 26 in a desired pattern shape, the sealing substrate 26 and the composite substrate 14B are applied to the sealing substrate 26 and the composite substrate 14B at a predetermined temperature and pressure. It can join by pressing. In addition to joining the sealing substrate 26 and the composite substrate 14B with frit glass, for example, a frame-like conductor pattern is formed on each joint surface of the sealing substrate 26 and the composite substrate 14B, and the conductor patterns are connected to each other. You may join using an AuSn brazing material or SnAgCu solder.

次に、図6(e)に示すように、封止基板26と複合基板14Bとを、MEMS15毎及びリッド17部毎にダイシング等で個片化することにより、単一の微小構造デバイス11を形成することができる。なお、図5(a)〜図5(e)および図6(a)〜図6(d)において、微小構造デバイスの単位構成がよくわかるように、各微小構造デバイスに個片化する場合の切断線を示しているが、図6(d)の工程までは、封止基板26および複合基板14Bは、一つの基板である。   Next, as shown in FIG. 6E, the sealing substrate 26 and the composite substrate 14B are separated into individual pieces by dicing or the like for each MEMS 15 and for each 17 parts of the lid, so that a single microstructure device 11 is obtained. Can be formed. In FIGS. 5A to 5E and FIGS. 6A to 6D, in order to understand the unit configuration of the microstructure device, it is necessary to separate each microstructure device. Although the cutting line is shown, until the step of FIG. 6D, the sealing substrate 26 and the composite substrate 14B are one substrate.

また、図6(c)に示されるように犠牲層19を除去した後、半導体基板12のセラミック積層体に対向する表面に微小構造体15を設けて、その後、エッチングにより除去した部分をポリシリコン等の薄膜で埋める場合には、リッド17を設ける必要がなくなる。   Further, as shown in FIG. 6C, after the sacrificial layer 19 is removed, the microstructure 15 is provided on the surface of the semiconductor substrate 12 facing the ceramic laminate, and the portion removed by etching is then removed by polysilicon. In the case of filling with a thin film such as, it is not necessary to provide the lid 17.

本実施の形態による複合基板1の製造方法では、セラミック生積層体23と半導体基板12とを熱圧着させる時点で、セラミック生積層体23のセラミックグリーンシートが柔軟性を有し、半導体基板12の表面の凹凸および反り等を容易に吸収することができる。よって、焼成後の複合基板14Bにおいて、半導体基板12とセラミック焼結体との接合界面における接合不良を低減することができる。   In the method of manufacturing the composite substrate 1 according to the present embodiment, the ceramic green sheet of the ceramic raw laminate 23 has flexibility when the ceramic raw laminate 23 and the semiconductor substrate 12 are thermocompression bonded. Surface irregularities and warpage can be easily absorbed. Therefore, in the composite substrate 14B after firing, it is possible to reduce the bonding failure at the bonding interface between the semiconductor substrate 12 and the ceramic sintered body.

また、本実施の形態による複合基板11の製造方法では、半導体基板12によって、セラミック生積層体23の平面方向の収縮が抑制され、セラミック生積層体23の厚み方向の収縮が進行する。すなわち、半導体基板12がセラミック生積層体23の平面方向の収縮を拘束する。よって、セラミック焼結体の寸法精度を高くすることができ、結果として、複合基板11の寸法精度を高くすることができる。   Further, in the method for manufacturing the composite substrate 11 according to the present embodiment, the semiconductor substrate 12 suppresses the shrinkage of the ceramic green laminate 23 in the planar direction, and the ceramic green laminate 23 shrinks in the thickness direction. That is, the semiconductor substrate 12 restrains the shrinkage of the ceramic green laminate 23 in the planar direction. Therefore, the dimensional accuracy of the ceramic sintered body can be increased, and as a result, the dimensional accuracy of the composite substrate 11 can be increased.

また、上述の微小構造デバイスの製造方法では、半導体基板12に密着するセラミックグリーンシートは密着時の加熱時に溶融する溶融成分を含有していることから、半導体基板12とガラスセラミックグリーンシートとを低圧力で密着することができる。その結果、半導体基板12とセラミックグリーンシートとに圧力をかけて密着させる際に、半導体基板12の割れを抑制することができる。   Further, in the above-described method for manufacturing a microstructure device, since the ceramic green sheet that is in close contact with the semiconductor substrate 12 contains a melting component that melts during heating at the time of close contact, the semiconductor substrate 12 and the glass ceramic green sheet are reduced. It can be adhered by pressure. As a result, cracking of the semiconductor substrate 12 can be suppressed when the semiconductor substrate 12 and the ceramic green sheet are brought into close contact with each other by applying pressure.

なお、上述の説明では、半導体基板12とセラミック積層体13からなるセラミック基板とを一体化して複合基板14Bを形成したが、半導体基板12と単一のセラミック層からなるセラミック基板とを一体化して複合基板14Bを形成してもよい。   In the above description, the semiconductor substrate 12 and the ceramic substrate made of the ceramic laminate 13 are integrated to form the composite substrate 14B. However, the semiconductor substrate 12 and the ceramic substrate made of a single ceramic layer are integrated. The composite substrate 14B may be formed.

(第3の実施の形態)
次に、第1の実施の形態による複合基板1を利用した別の機能デバイスについて、図7を用いて説明する。なお、図7において、図3の微小構造デバイス11と同様の構成には同一の符号を付し、説明を省略する。
(Third embodiment)
Next, another functional device using the composite substrate 1 according to the first embodiment will be described with reference to FIG. In FIG. 7, the same components as those of the microstructure device 11 of FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.

図7に示された微小構造デバイス31が、図3の微小構造デバイス11と異なる点は、微小構造体15が流路32を有する点、および複合基板14A内に、流路32を流れる流体に所定の作用を施す作用部33を有する点である。ここで、微小構造体15は、半導体の微細加工技術を駆使して作製された微小な流路を含むマイクロ化学システムやガスセンサ等の各種センサである。   The microstructure device 31 shown in FIG. 7 is different from the microstructure device 11 of FIG. 3 in that the microstructure 15 has a flow path 32 and the fluid flowing through the flow path 32 in the composite substrate 14A. This is a point having an action part 33 that performs a predetermined action. Here, the microstructure 15 is a variety of sensors such as a microchemical system or a gas sensor including a minute flow path manufactured by making full use of a semiconductor microfabrication technique.

本実施の形態による微小構造デバイス31の場合、半導体基板12を加工することにより形成された微小流路32に対して立体交差する微小流路をセラミック積層体13の内部に形成することができる。従って、微小構造デバイス31の設計自由度を高くすることができるとともに、微小構造デバイス31を小型化することができる。また、セラミック積層体13において半導体基板12に接合される主面以外の主面にその流路に通じる開口を設けることにより、その開口から試薬を投入および排出できることから、流体の供給および排出も容易に行なうことができる。   In the case of the microstructure device 31 according to the present embodiment, a microchannel that three-dimensionally intersects the microchannel 32 formed by processing the semiconductor substrate 12 can be formed inside the ceramic laminate 13. Accordingly, the degree of freedom in designing the microstructure device 31 can be increased, and the microstructure device 31 can be reduced in size. Further, by providing an opening leading to the flow path on the main surface other than the main surface bonded to the semiconductor substrate 12 in the ceramic laminate 13, the reagent can be input and discharged from the opening, so that the fluid can be easily supplied and discharged. Can be done.

また、本実施の形態による微小構造デバイス31は、マイクロ弁、またはマイクロポンプなどの作用部33を設けることができる。この作用部33としては、例えば、熱バイモルフアクチュエータなどの熱膨張係数の差によって動作するアクチュエータ、電気浸透流を利用した電気浸透流ポンプ等のマイクロポンプ、またはヒータ等がある。これらの作用部33は、複合基板14内の半導体基板12に設けてもよいし、セラミック積層体13に設けてもよい。半導体基板12に設ける場合には、半導体マイクロマシーニングプロセスによって形成することができる。

半導体基板12に形成されたマイクロ弁若しくはマイクロポンプは、セラミック積層体13の内部に形成された多層配線層16を用いてセラミック積層体13の他方主面に設けられた電極パッド18と電気的に接続することができるため、外部より容易に電力供給することが可能となる。
In addition, the microstructure device 31 according to the present embodiment can be provided with an action portion 33 such as a micro valve or a micro pump. Examples of the action unit 33 include an actuator that operates based on a difference in thermal expansion coefficient such as a thermal bimorph actuator, a micropump such as an electroosmotic flow pump that uses electroosmotic flow, or a heater. These action portions 33 may be provided on the semiconductor substrate 12 in the composite substrate 14 or may be provided on the ceramic laminate 13. When provided on the semiconductor substrate 12, it can be formed by a semiconductor micromachining process.

The microvalve or micropump formed on the semiconductor substrate 12 is electrically connected to the electrode pad 18 provided on the other main surface of the ceramic laminate 13 using the multilayer wiring layer 16 formed inside the ceramic laminate 13. Since they can be connected, power can be easily supplied from the outside.

また、図7(b)に示されるように、作用部33として、セラミック積層体13の内部に、流路32内の流体を加熱するヒータを設けてもよい。ヒータは、多層配線層16と同様にグリーンシート積層法を用いて形成することができる。   Further, as shown in FIG. 7B, a heater for heating the fluid in the flow path 32 may be provided inside the ceramic laminate 13 as the action portion 33. The heater can be formed by using a green sheet lamination method as with the multilayer wiring layer 16.

また、微小構造体15がμTASである場合、流路32を封止するために、流路32を覆うように、パイレックス(登録商標)ガラスを半導体基板12に対して陽極接合によって接合することが望ましい。陽極接合時の半導体基板12への電圧印加はセラミック積層体13の他方主面に設けた接合用電気供給部からシリコン基板に対し電圧を印加することによって行うことが可能である。   When the microstructure 15 is μTAS, in order to seal the flow path 32, Pyrex (registered trademark) glass may be bonded to the semiconductor substrate 12 by anodic bonding so as to cover the flow path 32. desirable. Voltage application to the semiconductor substrate 12 during anodic bonding can be performed by applying a voltage to the silicon substrate from the bonding electric supply unit provided on the other main surface of the ceramic laminate 13.

本実施の形態による微小構造デバイス31は、半導体基板12を加工した微小流路に対して立体交差する微小流路をセラミック積層体13の内部に形成できることから、2次元方向のみに流路を形成した微小構造デバイス(μTASなど)に比べて、設計自由度を高めることができる。その結果、微小構造デバイス31を小型化することができる。   The microstructure device 31 according to the present embodiment can form a flow path that is three-dimensionally intersected with the fine flow path obtained by processing the semiconductor substrate 12 inside the ceramic laminate 13, so that the flow path is formed only in the two-dimensional direction. The degree of freedom in design can be increased as compared with a microstructure device (such as μTAS). As a result, the microstructure device 31 can be reduced in size.

また、半導体基板12上に形成されたマイクロ弁、若しくはマイクロポンプなどの作用部33、またはセラミック積層体13の内部に形成されたヒータなどの作用部33に対して、外部から電力供給する導通経路をセラミック積層体13の内部の多層配線層16を利用して形成できることから、微小構造デバイス31の設計自由度を高くすることができ、微小構造デバイス31を小型化することができる。また、2次実装電極パッド18の配置の設計自由度が高くなり、実装信頼性の向上が可能となる。   Further, a conduction path for supplying power from the outside to the action portion 33 such as a microvalve or micropump formed on the semiconductor substrate 12 or the action portion 33 such as a heater formed inside the ceramic laminate 13. Can be formed using the multilayer wiring layer 16 inside the ceramic laminate 13, the degree of freedom in designing the microstructure device 31 can be increased, and the microstructure device 31 can be reduced in size. Further, the degree of freedom in designing the arrangement of the secondary mounting electrode pads 18 is increased, and the mounting reliability can be improved.

なお、半導体基板12のセラミック基板に対向する表面にあらかじめ犠牲層を設けて、その後、ウェットエッチング等により、犠牲層19のみを除去することにより、セラミック基板に対向する表面に流路32を設けることができる。そのような場合には、流路32を封止するパイレックス(登録商標)ガラスを設ける必要がなくなる。   A channel 32 is provided on the surface facing the ceramic substrate by providing a sacrificial layer in advance on the surface of the semiconductor substrate 12 facing the ceramic substrate, and then removing only the sacrificial layer 19 by wet etching or the like. Can do. In such a case, there is no need to provide Pyrex (registered trademark) glass for sealing the flow path 32.

(第4の実施の形態)
次に、第4の実施の形態による複合基板1を利用した別の機能デバイスについて、図8を用いて説明する。
(Fourth embodiment)
Next, another functional device using the composite substrate 1 according to the fourth embodiment will be described with reference to FIG.

図8に示されるように、本発明の第4の実施の形態による機能デバイス41は、表面弾性波デバイスであり、圧電体基板42とセラミック基板43とが接合された複合基板44を有する。また、圧電体基板42の表面には、櫛形電極45が形成されている。ここでは、2つの櫛形電極45を示したが、表面弾性波を用いたデバイスに用いられる電極はこれに限らず、用途に応じて任意に設計可能である。圧電体基板42は、例えば、水晶、チタン酸ジルコン酸鉛(PZT)、若しくはリチウムタンタレート等からなる。   As shown in FIG. 8, the functional device 41 according to the fourth embodiment of the present invention is a surface acoustic wave device, and includes a composite substrate 44 in which a piezoelectric substrate 42 and a ceramic substrate 43 are bonded. A comb-shaped electrode 45 is formed on the surface of the piezoelectric substrate 42. Here, the two comb-shaped electrodes 45 are shown, but the electrodes used in the device using the surface acoustic wave are not limited to this, and can be arbitrarily designed according to the application. The piezoelectric substrate 42 is made of, for example, quartz, lead zirconate titanate (PZT), or lithium tantalate.

このように圧電体基板42を、セラミック基板43に接合することにより、セラミック基板42によって強度が保持されるため、圧電体基板42の厚みを薄くすることができる。これにより、圧電体基板42の表面に形成された櫛形電極45の加工が容易になる。   By bonding the piezoelectric substrate 42 to the ceramic substrate 43 in this way, the strength is maintained by the ceramic substrate 42, and thus the thickness of the piezoelectric substrate 42 can be reduced. This facilitates processing of the comb-shaped electrode 45 formed on the surface of the piezoelectric substrate 42.

本実施の形態による機能デバイス41の製造方法は、第2の実施の形態による機能デバイス11の製造方法において、半導体基板2を圧電体基板42にした場合と同様である。なお、機能デバイス11の製造方法では、複合基板14Aの半導体基板2に加工を施してMEMS15を形成していたが、本実施の形態による機能デバイス41の製造方法では、圧電体基板42に密着させたガラスセラミックグリーンシートを焼成して複合基板44を形成した後、例えば圧電体基板42上に導体膜を形成し、パターンニングすることにより、櫛形電極45を形成する。   The manufacturing method of the functional device 41 according to the present embodiment is the same as the manufacturing method of the functional device 11 according to the second embodiment when the semiconductor substrate 2 is the piezoelectric substrate 42. In the method of manufacturing the functional device 11, the MEMS 15 is formed by processing the semiconductor substrate 2 of the composite substrate 14A. However, in the method of manufacturing the functional device 41 according to the present embodiment, the semiconductor device 2 is adhered to the piezoelectric substrate 42. After the glass ceramic green sheet is fired to form the composite substrate 44, a comb-shaped electrode 45 is formed by forming a conductor film on the piezoelectric substrate 42 and patterning it, for example.

本実施の形態による複合基板41によれば、圧電体基板42とセラミック基板43との接合界面における接合不良を低減することができるとともに、複合基板41の寸法精度を高くすることができる。また、圧電体基板42とセラミック基板43との界面に、焼成過程においてガラスの結晶が析出することから、圧電体基板42とセラミック基板43との接合部における強度がより強くなる。   According to the composite substrate 41 according to the present embodiment, it is possible to reduce the bonding failure at the bonding interface between the piezoelectric substrate 42 and the ceramic substrate 43 and to increase the dimensional accuracy of the composite substrate 41. Further, since glass crystals are deposited at the interface between the piezoelectric substrate 42 and the ceramic substrate 43 in the firing process, the strength at the joint between the piezoelectric substrate 42 and the ceramic substrate 43 is further increased.

なお、セラミック基板に接合される第1基板に設けられる機能素子とは、例えばMEMSまたは水晶振動子等のように第1基板に部分的に形成される構造体だけでなく、上述の櫛形電極45と圧電体基板42とを有する圧電素子のように第1基板全体を含んで構成される構造体も含む。   Note that the functional element provided on the first substrate bonded to the ceramic substrate is not only a structure body partially formed on the first substrate such as a MEMS or a crystal resonator, but also the comb electrode 45 described above. And a structure that includes the entire first substrate, such as a piezoelectric element having a piezoelectric substrate 42.

なお、本発明は、上述の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば、種々の変形は可能である。例えば、複合基板として、サファイア基板とセラミック基板とを接合してもよい。その場合には、複合基板のサファイア基板上に、各種エピタキシャル成長法によって薄膜を形成し、その後、例えば各種電子デバイス等の電気的機能素子または光学的機能素子を設けてもよい。   Note that the present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the gist of the present invention. For example, a sapphire substrate and a ceramic substrate may be bonded as a composite substrate. In that case, a thin film may be formed on the sapphire substrate of the composite substrate by various epitaxial growth methods, and thereafter an electrical functional element or an optical functional element such as various electronic devices may be provided.

Claims (7)

機能素子が設けられる第1基板と、該第1基板に融着により接合されたガラスセラミックスからなる第2基板とを有し、前記第1基板と前記第2基板との界面に結晶化したガラスが存在しており、前記第2基板は結晶化度が70%以上である複合基板と、
前記第1基板に設けられた機能素子とを備えており、
前記複合基板は、前記ガラスセラミック積層体の内部に設けられた配線を備え、
前記第2基板は、複数のガラスセラミック層が積層されたガラスセラミック積層体であり、
前記機能素子は流路を含み、
前記配線は、前記流路内の流体を加熱するヒータとして作用する機能デバイス
Glass having a first substrate on which a functional element is provided and a second substrate made of glass ceramics bonded to the first substrate by fusion bonding, and crystallized at an interface between the first substrate and the second substrate And the second substrate is a composite substrate having a crystallinity of 70% or more ,
A functional element provided on the first substrate,
The composite substrate includes wiring provided in the glass ceramic laminate,
The second substrate is a glass ceramic laminate in which a plurality of glass ceramic layers are laminated,
The functional element includes a flow path;
The wiring is a functional device that acts as a heater for heating the fluid in the flow path .
記配線は、前記機能素子を駆動する駆動回路の少なくとも一部をなす請求項記載の機能デバイス。 Before SL wiring function device of claim 1 wherein forming at least a part of the driving circuit for driving the functional element. 前記機能素子を覆って封止する封止体を備える請求項または請求項記載の機能デバイス。 The functional device of Claim 1 or Claim 2 provided with the sealing body which covers and seals the said functional element. 少なくとも1つのガラスセラミックグリーンシートと第1基板とを準備する準備工程と、
前記ガラスセラミックグリーンシートと前記第1基板とを熱圧着により密着させて一体化する密着化工程と、
前記第1基板と一体化された前記ガラスセラミックグリーンシートを焼成して、ガラスセラミックスからなる第2基板と前記第1基板とを有する複合基板を形成する焼成工程と
前記複合基板の前記第1基板に機能素子を形成する機能素子形成工程と
を備えており、
前記準備工程において、複数の前記ガラスセラミックグリーンシートを準備し、
前記密着化工程の前に、
前記複数のガラスセラミックグリーンシートのうち少なくとも1つに導体ペーストを塗布する塗布工程と、
前記複数のガラスセラミックグリーンシートを熱圧着により積層して、セラミック生積層体を形成する積層工程と
を有し、
前記密着化工程において、前記セラミック生積層体と前記第1基板とを密着させ、
前記準備工程において、前記第1基板として、あらかじめ犠牲層が形成された半導体基板を準備し、
前記機能素子形成工程において、前記犠牲層を除去する
機能デバイスの製造方法。
A preparation step of preparing at least one glass ceramic green sheet and a first substrate;
An adhesion step for bringing the glass ceramic green sheet and the first substrate into close contact with each other by thermocompression bonding; and
Firing the glass ceramic green sheet integrated with the first substrate to form a composite substrate having a second substrate made of glass ceramics and the first substrate ;
A functional element forming step of forming a functional element on the first substrate of the composite substrate ,
In the preparation step, preparing a plurality of the glass ceramic green sheets,
Before the adhesion step,
An application step of applying a conductor paste to at least one of the plurality of glass ceramic green sheets;
A laminating step of laminating the plurality of glass ceramic green sheets by thermocompression bonding to form a ceramic green laminate;
Have
In the adhesion step, the ceramic raw laminate and the first substrate are adhered to each other,
In the preparation step, a semiconductor substrate on which a sacrificial layer is formed in advance is prepared as the first substrate,
In the functional element forming step, the sacrificial layer is removed.
A method of manufacturing a functional device .
前記準備工程において、ガラス粉末およびセラミックフィラーに有機バインダを混合することにより作製された前記ガラスセラミックグリーンシートを準備し、
前記密着化工程において、前記ガラスセラミックグリーンシート中の前記有機バインダを溶融させる請求項記載の機能デバイスの製造方法。
In the preparation step, preparing the glass ceramic green sheet prepared by mixing an organic binder with glass powder and ceramic filler,
The method for producing a functional device according to claim 4 , wherein in the adhesion step, the organic binder in the glass ceramic green sheet is melted.
前記機能素子形成工程の後で、前記複合基板上に、前記機能素子を覆って封止する封止体を接続する接続工程を備える請求項に記載の機能デバイスの製造方法。 The manufacturing method of the functional device of Claim 4 provided with the connection process of connecting the sealing body which covers and seals the said functional element on the said composite substrate after the said functional element formation process. 記機能素子形成工程において、前記複合基板の前記第1基板に複数の機能素子を形成し、
前記複合基板を前記機能素子毎に個片化して、複数の機能デバイスを得る工程と
を備える請求項に記載の機能デバイスの製造方法。
Prior Symbol functional device forming step, forming a plurality of functional elements to the first substrate of the composite substrate,
The method of manufacturing a functional device according to claim 4 , further comprising: dividing the composite substrate into individual functional elements to obtain a plurality of functional devices.
JP2009525299A 2007-07-30 2008-03-28 Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method Expired - Fee Related JP5274462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009525299A JP5274462B2 (en) 2007-07-30 2008-03-28 Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007197323 2007-07-30
JP2007197323 2007-07-30
PCT/JP2008/056214 WO2009016862A1 (en) 2007-07-30 2008-03-28 Composite substrate, functional device utilizing the same, and process for producing them
JP2009525299A JP5274462B2 (en) 2007-07-30 2008-03-28 Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method

Publications (2)

Publication Number Publication Date
JPWO2009016862A1 JPWO2009016862A1 (en) 2010-10-14
JP5274462B2 true JP5274462B2 (en) 2013-08-28

Family

ID=40304103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009525299A Expired - Fee Related JP5274462B2 (en) 2007-07-30 2008-03-28 Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method

Country Status (2)

Country Link
JP (1) JP5274462B2 (en)
WO (1) WO2009016862A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590869B2 (en) * 2009-12-07 2014-09-17 新光電気工業株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE
JP5974493B2 (en) * 2012-01-18 2016-08-23 株式会社村田製作所 Piezoelectric pump, method for manufacturing piezoelectric pump

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001294489A (en) * 2000-04-07 2001-10-23 Tokuyama Corp Jointed body of crystallized glass and aluminum nitride sintered compact
JP2005274553A (en) * 2004-02-24 2005-10-06 Kyocera Corp Wiring board and manufacturing method therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0957903A (en) * 1995-08-21 1997-03-04 Toshiba Corp Multilayer ceramic board and its preparation
JP2002234781A (en) * 2001-02-06 2002-08-23 Murata Mfg Co Ltd Copper-metallized composition, ceramic wiring board using the composition and production method therefor
JP3716783B2 (en) * 2001-11-22 2005-11-16 株式会社村田製作所 Method for manufacturing ceramic multilayer substrate and semiconductor device
JP4632653B2 (en) * 2003-10-24 2011-02-16 京セラ株式会社 Multilayer wiring board
JP4535778B2 (en) * 2004-05-26 2010-09-01 京セラ株式会社 Device device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001294489A (en) * 2000-04-07 2001-10-23 Tokuyama Corp Jointed body of crystallized glass and aluminum nitride sintered compact
JP2005274553A (en) * 2004-02-24 2005-10-06 Kyocera Corp Wiring board and manufacturing method therefor

Also Published As

Publication number Publication date
JPWO2009016862A1 (en) 2010-10-14
WO2009016862A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4408266B2 (en) Microswitch and manufacturing method thereof
JP4495711B2 (en) Functional element and manufacturing method thereof
US8378436B2 (en) Electromechanical transducer and method of manufacturing the same
JP5892378B2 (en) Manufacturing method of package material
JP5610177B2 (en) Functional device and manufacturing method thereof
TW200414574A (en) Piezoelectric actuator for tunable electronic components
US7554136B2 (en) Micro-switch device and method for manufacturing the same
TW201205728A (en) Method of manufacturing package, and method of manufacturing piezoelectric vibrator
JP5274462B2 (en) Composite substrate and functional device using composite substrate, and composite substrate and functional device manufacturing method
Fischer et al. Silicon-ceramic composite substrate: a promising RF platform for heterogeneous integration
JP2014205235A (en) Functional device
JP4761713B2 (en) Electronic component sealing substrate, multi-component electronic component sealing substrate, and method of manufacturing electronic device
JP2005072419A (en) Electronic component sealing board, and method for manufacturing electronic device using the same
JP5349024B2 (en) Optical device and method of manufacturing optical device
JP2009288008A (en) Multilayered substrate and method of manufacturing the same
JP4731291B2 (en) Electronic component sealing substrate, electronic device using the same, and method of manufacturing electronic device
JP6245086B2 (en) Package and package manufacturing method
JP5734099B2 (en) Electronic equipment
JP4116954B2 (en) Electronic component sealing substrate and electronic device using the same
JP2005212016A (en) Electronic part sealing substrate, electronic part sealing substrate for installing a large number and method of manufacturing electronic device
JP2009140799A (en) Switch and its manufacturing method
JP2006074567A (en) Piezoelectric device
JP2005153067A (en) Substrate for sealing of electronic part and manufacturing method of electronic device using it
JP4404647B2 (en) Electronic device and electronic component sealing substrate
JP2012244003A (en) Electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Ref document number: 5274462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees